DE1810498B2 - Signalübertragungsstufe mit einer Speicheranordnung - Google Patents
Signalübertragungsstufe mit einer SpeicheranordnungInfo
- Publication number
- DE1810498B2 DE1810498B2 DE681810498A DE1810498A DE1810498B2 DE 1810498 B2 DE1810498 B2 DE 1810498B2 DE 681810498 A DE681810498 A DE 681810498A DE 1810498 A DE1810498 A DE 1810498A DE 1810498 B2 DE1810498 B2 DE 1810498B2
- Authority
- DE
- Germany
- Prior art keywords
- inverter
- gate
- input
- output
- memory arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Shift Register Type Memory (AREA)
Description
Die Erfindung betrifft eine Signalübertragungsstufe nach dem Oberbegriff des Patentanspruches 1.
Eine solche Signalübertragungsstufe ist beispielsweise in Schieberegistern verwendbar, die im allgemeinen
aus einer Anzahl von in Kaskade geschalteten Stufen mit jeweils einem primären und einem sekundären ω
Speicherelement bestehen. Das primäre Speicherelement in jeder Stufe speichert jeweils die betreffende
Information. Beim Eintreffen eines entsprechenden Taktsignals wird in jeder Stufe die Information zum
sekundären Speicherelement der nächstfolgenden Stufe geschoben. Beim nächsten Taktsignal wird dann die
Information in sämtlichen Stufen vom sekundären zum dazugehörigen primären Speicherelement geschoben.
Durch dieses Zweischritt-Verfahren, bei dem die primären Speicherelemente voneinander entkoppelt
sind, werden Zeitsteuerungsschwierigkeiten (manchmal bezeichnet als »Durchgehen« oder »Durchlaufen«)
vermieden.
Bei einer bekannten Schieberegisteranordnung bestehen die primären und sekundären Speicherelemente in
den einzelnen Stufen jeweils aus einem bistabilen Multivibrator (Flipflop}. Dabei benötigt jedes Flipflop
mindestens zwei !nverterelemente, so daß pro Stufe insgesamt vier Inverterelemente erforderlich sind.
Wenn eine derartige Schieberegisterstufe als integrierte Schaltung (z. B. mit Isolierschicht-Feldeffekttransistoren)
aufgebaut wird, benötigt man mindestens vier Invertertransistoren und vier L.astelemente, um die vier
Inverter zu realisieren. Die hierfür erforderliche Substratf'äche ist verhältnismäßig groß, so daß die
Anzahl von Stufen, die auf einem Subsfat oder Plättchen angebracht werden können, ziemlich begrenzt
ist.
Eine Signalübertragungsstufe der eingangs genannten Art für ein Register, bei dem diese Beschränkung
besteht, ist aus der DE-AS 11 53 553 bekannt; es enthält
untereinander gleiche statische Flipflops und gewöhnliche UND-Glieder.
Um mehr Schieberegisterslufen auf einem Substrat
gegebener Fläche anzubringen, hat man sogenannte dynamische Schieberegister verwendet, die aus einer
Anzahl von in Kaskade geschalteten Inverterelementen bestehen. Bei einer dynamischen Schiberegisterstufe
wird für die Primär- und Sekundärspeicherung die Kapazität der Eingangsknotenpunkte zweier in Kaskade
geschalteter Inverter verwendet. Zur Isolierung des kapazitiven Eingangsknotenpunktes jedes Inverters
vom Ausgang des vorausgehenden Inverters der Kaskade sind getrennte sogenannte Übertragungs-Torglieder
vorgesehen. Während eines ersten Zeitintervalls TX sind die mit den Eingangsknotenpunkten der
sekundären Speicherinverter in den verschiedenen Stufen gekoppelten Übertragungs-Torglieder gesperrt,
während die mit den Eingangsknotenpunkten der primären Speicherinverter in den verschiedenen Stufen
gekoppelten Torglieder geöffnet sind. Während eines zweiten Zeitintervalls T2 herrschen die umgekehrten
Verhältnisse. Während der Zeit, da ein solches Torglied gesperrt ist, ändert sich die Ladung am dazugehörigen
Eingangsknotenpunkt infolge des Leckstroms durch das betreffende Torglied. Die Kapazitätsspeicherung ist
daher zeitlich, d.h. auf eine maximale Zeitspanne für jedes der Intervalle Π und T2 begrenzt. Durch diese
Maximalzeiten ist die niedrigstmögliche Folgefrequenz für das Schieberegister bestimmt.
Der Erfindung liegt die Aufgabe zugrunde, eine insbesondere für ein Schieberegister geeignete Signalübertragungsstufe
anzugeben, die mit weniger Aufwand auskommt als bekannte Register mit statischen
Flipflops, nämlich mit nur drei Invertern.
Diese Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruches 1 gelöst.
Die Erfindung hat den Vorteil, daß gegenüber einem rein statischen Register wegen der geringeren Anzahl
von Invertern mehr Stufen auf einer gegebenen Substratfläche untergebracht werden können, während
andererseits eine größere Flexibilität besteht als bei bekannten dynamischen Schieberegistern, die nicht mit
niedrigen Betriebsfrequenzen arbeiten können. Durch die Herabsetzung des Schaltungsaufwandes ergibt sich
zugleich eine höhere Zuverlässigkeit.
Durch die Merkmale des Patentanspruches 2 ergibi
sich der zusätzliche Vorteil, daß die erforderliche Eingangsleistung für das statische Flipflop herabgesetzt
wird, weil das dritte Torglied nur während eines gewählten Zeitintervalls leitet.
Die Inverter und die Clbertragungs-Torglieder können
jeweils durch Isolierschicht-Feldeffekttransistoren von entweder sämtlich dem gleichen oder dem
entgegengesetzten Leitungstyp realisiert werden.
In den Zeichnungen, in denen gleiche Elemente jeweils mit gleichen Byzugszeichen bezeichnet sind,
zeigt
F i g. 1 das Schaltschema einer Ausführungsform der Signalübertragungsstufe unter Verwendung von komplementären
Isolierschicht-Feldeffekttransistoren für die Inverter und Übertragungs-Torglieder,
F i g. 2 ein Diagramm, das den zeitlichen Verlauf des^
Taktsignals, des Eingangssignals und des Ausgangssignals der Schaltung nach Fig. 1 wiedergibt,
F i g. 3 das Schaltschema einer anderen Ausführungsform der Stufe unter Verwendung von isolierschicht-Feldeffekttransistoren
nur eines Leitungstyps, -_nd
F i g. 4 ein Diagramm, das den zeitlichen Verlauf des Taktsignals, des Eingangssignals und des Ausgangssignals
für die Schaltung nach F i g. 3 wiedergibt.
Die Signalübertragungsstufe läßt sich entweder aus diskreten Bauelementen oder als integrierte Schaltung
aufbauen, bei der eine vollständige Schaltungsanordnung aus mehreren Schaltungsstufen, z. B. durch
Diffusion oder in Form von Dünnschichten in bzw. auf einem oder mehreren Substraten aus beispielsweise
Silicium, Glas, Saphier und dergleichen gebildet ist. Beispielsweise können für die Schaltung Isolierschichtfeldeflekttransistoren
verwendet werden, die bei einer der hier erläuterten Ausführungsformen von komplementären
(entgegengesetzten) Leitungstyp und bei einer anderen Ausführungsform von nur einem Leitungstyp
sind. Als Halbleitermaterial können dabei beliebige der in der Technologie der Feldeffektbauelemente
allgemein bekannten Materialien verwendet werden. Nachstehend ist beispielsweise vorausgesetzt,
daß als Halbleitermaterial, außer wenn anders angegeben, durchwegs Silicium verwendet wird.
Bei der Ausführungsform mit komplementären Feldeffekttransistoren ist in der Zeichnung ein p-Transistör
durch «inen Pfeil an der Quelle;izuleitung, dessen
Spitze gegen den Transistor gerichtet ist, und ein η-Transistor durch einen Pfeil an der Quellenzuleitung,
dessen Spitze vom Transistor wegweist, gekennzeichnet. Bei den als Übertirgungs-Torglied arbeitenden
Feldeffekttransistoren sind solche Pfeile an beiden Kanalansch'üssen angebracht, da in diesem Fall Quelle
und Abfluß in ihren Funktionen untereinander vertauschbar sind.
Die in Fig. I gezeigte Signalübertragungsschaltung hat drei Inverter 10, 20 und 30 und drei Übertragungs-Torglieder
40, 50 und 60. Ein vierterjnverter 70 dient zur Gewinnung des Komplementes CPdes Taktsignals
CP. Die beiden Inverter 10 und 20 sind zu einem als erster Speicherkreis dienenden Flipflop überkreuz
gekoppelt. Die Eifigangskapazität C33des Eingangskapazitätsknotens
33 des dritten Inverters 30 besorgt die Speicherung für den zweiten Speicherkreis.
Die einzelnen Inverter 10, 20, 30 und 70 sind schaltungsmäßig im wesentlichen gleichartig ausgebildet.
Bei diesen Inverlern bezeichnet die Zehnerstelle des betreffenden Bezugsz-ichens jeweils den Inverter,
während die Einerstelle gleichartige Komponenten, Knoten und Zuleitungen innerhalb des Inverters
bezeichnet. Es wird daher nur der Inverter 30 hier irn einzelnen beschrieben.
Der Inverter 30 ist ein komplementärer Inverter mit enem Isolierschicht-Feldeffekttransistor 31 vom p-Typ
und einem Isolierschicht-Feldeffekttransistor 32 vom η-Typ. Die Abflüsse 31 dund 32dsindam Ausgangskapazitätsknoten
34 des Inverters 30 zusammengeschallet. Die Stcuerelektroden 31^ und 32^ sind am Eingangskapazitätsknoten
33 des Inverters 30 zusammengeschaltet. Die Quelle 31s ist an eine erste Speiseleitung 80
angeschlossen, während die Quelle 32s an eine zweite Speiseleitung 81 angeschlossen ist. In entsprechender
Weise sind die Quellen der η-Transistoren der übrigen Inverter 10, 20 und 70 mit der Speiseleitung 81
verbunden, während die Quellen der p-Transisioren dieser übrigen Inverter mit der Speiseleitung 80
verbunden sind.
Bei der hier gegebenen Verschaltung der Inverter 10, 20,30 und 70 mit den Speiseleitungen ?-0 und 81 muß zur
Versorgung der Inverter mit den f-rforderlichen
Betriebsspannungen die Speiseleitung 80 positiv gegenüber der Speiseleitung 81 gespannt sein. Diese
Betriebsspannung kann beispielsweise mittels einer Gleichspannungsquelle 82 von Vo Volt erhalten werden,
wobei der Absolutwert |Vo| größer als die Absolutwerte \VTN\ und \Vtp\ der Schwellenspannungen für die n- und
p-Transistoren ist. Die Spannungsquelle 82 ist mit ihrem positiven Pol an die Speiseleitung 80 und mit ihrem
negativen Pol an einen Bezugspotentialpunkt, dargestellt durch das übliche Massesymbol, angeschlossen.
Die Speiseleitung 81 ist ebenfalls mit dem Masseanschluß verbunden.
Die Arbeitsprinzipien von Inverterschaltungen mit
J5 Feldeffekttransistoren vom komplementären Leitungstyp sind in der Fachliteratur beschrieben. Hier genügt es
zu erwähnen, daß, wenn der Eingangskapazitätsknoten auf eine Spannung von z. B. V0 Volt aufgeladen wird, die
größer ist als die Schwellenspannung VV/vdes n-Transistors,
der η-Transistor eingeschaltet (leitend gemacht) und 'er p-Transistor abgeschaltet (gesperrt) wird. Der
Ausgangskapazitätsknoten führt dann Massepotential oder Nullspannung. Wenn dagegen der Eingangskapazitätsknoten
Massepotential oder Nullspannung annimmt, wird der η-Transistor gesperrt und der p-Transistor
leitend. Der Ausgangskapazitätsknoten wird dann über den Leitungsweg (Kanal) des p-Transistors auf + V0
aufgeladen.
Die einzelnen Torglieder 40, 50 und 60 sind
so schaltungsmäßig ebenfalls im wesentlichen identisch ausgebildet. Hier bezeichnet jeweils die Zehnerstelle
das betreffende Torglied während die Einerstellen spezielle Elemente und Leitungen innerhalb des
Torgliedes bezeichnen. Es wird daher hier nur das Torglicd 40 im einzelnen beschrieben.
Das Torglied 40 enthält einen Isolierschicht-Feldeffekttransistor 41 vom p-Typ und einen Isolierschicht-Feldeffekttransistor
45 vom η-Typ in komplementärer Schaltungsauslegunj,- Und zwar ist die eine Quellen/Abflußelektrode
42 des Transistors 41 mit der einen Quellen/Abflußelektrode 46 des Transistors 45 verbunden,
während die andere Quellen/Abflußciektrode 43 des Transistors 41 mit der ander ;n Quellen/Abflußelektrode
47 des Transistors 45 verbunden ist. Dadurch werden die stromführenden Kanäle der Transistoren 41
und 45 effektiv zu einem symmetrischen Stromweg parallelgeschaltet. Die Steuerelektrode 44 des p-Transistors
ist mit einer ein Taktsienal CP liefernden
Taklsignalleifiing 83 verbunden, wahrend die Steuerelektrode
48 desn-Transistors 45 mit einer weiteren, das
Komplement (Tdes Taktsignals liefernden Taktsignalleitung
84 verbunden ist. Das Taktsignal (Vwird mittels einer Taktsignalquclle 85 zwischen die Taktsignallei- Ί
tiing 83 und Masse gelegt. Als Takisignalquelle 85 kann
irgendeine geeignete Schaltungsanordnung dienen, die
laktsignale von der in F-" i g. 2 gezeigten Art zu liefern in
der Lage ist. Wie man in F-" i g. 2 sieht, hat das Taktsignal
(Veinen Wert von entweder 0 Volt oder + Vn Volt.
Wie bereits erwähnt, wird das Taktsignalkomplcmcnl CP mittels des Inverters 70 gewonnen, der mit seinem
Eingang 73 an die ("/'-Leitung 83 und mit seinem Ausgang 74 an die ("/'-Leitung 84 angeschlossen ist.
bezüglich der Arbeitsweise von Übertragungs-Torgliedern
mit komplementären Feldeffekttransistoren oder mit nur einem einzigen Feldeffekttransistor genügt
es, hier festzustellen, dali das Torglied durch Anlegen
von .Sipiipr<.iun;i!<Mi an /jj£ Sieiicrclek'.riidc b/"'. ii" die
Steuerclektroden leitend gemacht und gesperrt und dadurch eine Fingangssignalquellc mit einem Verbraucher
verbunden bzw. vom Verbraucher getrennt wird. Im vorliegenden lalle werden die Torglicder 40, 50 und
60 durch das Taktsignal (7'und dessen Komplement CP gesteuert. Beispielsweise wird das Torglied 40 gesperrt.
wenn ('/'einen Wert von + V„ und ΖΨeinen Wert von
0 Volt hat. d. h. sowohl der p-Transistor 41 als auch der n-Transistor 45 gesperrt sind. Wenn dagegen
(V=OVoIt und CT= +Vn Volt, sind beide Transistoren
41 und 45 leitend. jo
Das Torglied 40 dient dazu, eine Fingangsignalquelle
86 (bezeichnet mit iv^mit dem F.ingangskapazitätsknoten
13 des Inverters 10 zu koppeln und von diesem Fingangskapazitätsknoten zu entkoppeln, zu welchem
/.weck der Stromweg des Torglicdes 40 zwischen die ii
eine Klemme der Signalquclle 86 und den F.ingangskapazitätsknoten 13 geschaltet ist.
'">as Torglied 50 dient dazu, die Inverter 10 und 20 zu
einem F-lipflop-Speicherkreis zu verkoppeln und ferner
den Flipflop-Speicherkreis bei der Lingabe von Information zu entkoppeln. Zu diesem Zweck ist der
Stromweg des Torgliedes 50 zwischen den Eingangskapazitätsknoten 13 des Inverters 10 und den Ausgangskapazitätsknoten
24 des Inverters 20 geschaltet. Die Steuerelektrode 58 des n-Transistors 55 ist an die -15
CP-Taktsignalleitung 83 angeschlossen, während die
Steuerelektrode 54 des p-Transistors 51 an die (TP-Taktsignalleitung 84 angeschlossen ist. Zur Vervollständigung
der Überkreuzkopplung ist der Ausgangskapazitätsknoten 14 des Inverters 10 mit dem FJngangskapazitätsknoten
23 des Inverters 20 verbunden.
Das Torglied 60 dient dazu, den Ausgang des ersten Speicherkreises (Flipflops) mit dem Eingangskapazitätsknoten
33 des Inverters 30 im zweiten Speicherkreis zu koppeln und hiervon zu entkoppeln. Zu diesem Zweck
ist der Stromweg des Torgliedes 60 zwischen den Ausgangskapazitätsknoten 14 des Inverters 10 unr1 den
Eingangskapazitätsknoten 33 des Inverters 30 geschaltet.
Als Quelle 86 der Eingangssignaie e,„ kann irgendeine
geeignete Schaltungsanordnung dienen, die Signale mit Werten von entweder 0 Voll oder + K0 Volt, wie in
F i g. 2 gezeigt, erzeugen kann. Beispielsweise bei einem Schieberegister, in dem mehrere Signalübertragungsstufen
in Kaskade geschaltet sind, dient als Quelle 86 für eine gegebene Siufe die jeweils vorausgehende Stufe.
Ferner repräsentiert die Last- oder Verbraucherkapazität Ci. (gestrichelt dargestellt am Ausgang 34 des
Inverters 30) nicht nur den Ausgangskapazitäisknoten
des Inverters .30. sondern auch die Lingangskapazitäl
ber nächstfolgenden Stufe.
Die Arbeitsweise der .Signalübertragungsstufe nach F-ig. I soll an Hand der Sigmilverläufc in Fig. 2
erläutert werden. Die einzelnen Perioden des Taktsignals bestehen hier aus jeweils zwei aufeinanderfolgenden,
sich nicht überlappenden, el. h. konsekutiven Zeilintervallen. In den beiden gezeigten Taktsignalperioden
sind die beiden Intervalle der ersten Periode mit T\a und T2n und der zweiten Periode mit 7"W) und
TIb bezeichnet.
Vor dem Intervall T\;i hat das Taktsignal ("/'den
höheren Wert oder Pegel von + Vn Volt. Der Inverter 70
liefert durch Umkehren des (7'Taktsignals das Komplement ("/'in der Leitung 84. Hei dem Zustand des
Taktsignals unmittelbar vor TIu ist das Torglied 40 gesperrt, so daß der Fingangskapa/itätsknotcn 13 des
ist. Dagegen ist das Torglied 50 leitend, so daß die
Inverter 10 und 20 als Flipflop gekoppelt sind und damit eine statische Informationsspeicherung bewirken.
Außerdem ist das Torgliccl 60 leitend, so daß der Ausgang des Flipflops (Ausgangskapazitätsknoten 14
des Inverters 10) operativ mit dem Fingangskapazitätsknoten Ϊ3 des Inverters 30 gekoppelt ist.
Sodann ist vorausgesetzt, daß vor dem Zeitintervall 7"I;) d' Flipfloplnverter 10 und 20 einen Zustand
einnehmen, in welchem die Ausgangskapazitätsknoten 14 und 24 den Pegel von 0 Volt bzw. den Pegel von + V„
Volt führen. In diesem Zustand des Flipflops sind die Transistoren 12 und 21 leitend ui:d die Transistoren ti
und 22 gesperrt. Wegen des leitenden Zustands des Torgliedes 60 führt der F.ingangskapazitätsknoten 33
des Inverters 30 den Pegel von 0 Volt. Die Ausgangsoder Lastkapazität Ci ist daher auf + V0 Volt
aufgeladen, wie durch den Verlauf des Ausgangssignals cn in Fi g. 2 angedeutet. Der leitende Transistor 12 sorgt
dafür, daß die Knoten 14 und 23 sowie der Knoten 33 über das Torglied 60 sich nach Masse entladen können.
Der leitende Transistor 21 sorgt dafür, daß die Ladung von + V0 Volt am Knoten 24 sowie am Knoten 13 über
das leitende Torglied 50 aufrechterhalten bleibt.
Das Eingangssignal e,„ vor dem Intervall Tla hat
ebenfalls den höheren Pegel von + Vn Volt. Während des Intervalls 7"la wechselt das Taktsignal CPvon + Vn
Volt auf 0 Volt. Die Tc rglieder 50 und 60 werden gesperrt, so daß der Inverter 30 vom Inverter 10 und der
Ausgangsknoten 24 des Inverters 20 vom Eingangsknoten Jjdes Inverters 10 entkoppelt werden. Der inverter
10 ist jetzt für den störungsfreien oder instabilitätsf. eien Empfang von Information vom Ausgangsknoten 24 des
Inverters 20 konditioniert. Durch die Entkopplung des Inverters 10 vom Inverter 30 ist die Informationsübertragung
vom Inverter 30 zur Ausgangskapazität Cl ohne Störung durch irgendwelche Zustandsänderung
des Inverters 10 möglich. Ferner ist während des Intervalls Tia das Torglied 40 leitend, so daß der
Ausgangspegel (+Vo Volt) der Signalquelle 86 auf den Eingangskapazitätsknoten 13 des Inverters IO gekoppelt
wird. Da der Kapazitätsknoten 13 bereits auf + V0
Volt aufgeladen ist, findet keine Zustandsänderung des Inverters 10 statt. Da der Zustand des Inverters IO sich
nicht ändert, findet auch keine Zustandsänderung des Inverters 20 statt.
Während des anschließenden invervaiis T2a kehrt
das Taktsignal CP auf den Pegel von + V0 Volt zurück.
Das Übertragungsgatter 40 wird gesperrt, so daß der
Inverter 10 von der Eingangssignalquellc 86 entkoppelt
wird. Das Torglied 50 wird leitend, so daß die Inverter 10 und 20 zum Flipflop-Speicherkreis verkoppelt
werden. Das Torglied 60 wird leitend, so daß der Flipflopausgang (Knoten 14) mit dem Eingangsknoten
33 des Inverters 30 verbunden wird. Da während des Intervalls TIa keine Zustandsänderung des Inverters IO
stattgefunden hat, erfolgt während des Intervalls T2a
keine Zustandsänderung des Inverters 30, so daß das Ausgangssignal eo auf -I- Ko Volt verbleibt. Es ist somit
der c,„-Signalwert von + V0 Volt durch die Signalübertragungsstufc
unter Steuerung durch das Taktsignal CP zum Ausgangskapazitätsknoten 34 übertragen worden.
Während des Intervalls T2a wechselt nach F i g. 2 das
Eingangssignal c,„ von + V0 Volt auf 0 Volt. Dies kann
ι. B. durch eine Zustandsänderung der vorausgehenden Stufe in einem Schieberegister bewirkt werden.
Während des nächsten Intervalls Tib wechselt das Taktsignal Cr wieder auf 0 Voii. Die Torgiieuer 50 und
60 werden gesperrt, während das Torglied 40 leitend wird. Der Eingangskapazitätsknoten 13 des Inverters IO
entlädt sich über das Torglied 40 und die niedrige Impedanz der Signalquelle 86 von + K0 auf 0 Volt. Es
ändert sich somit der Zustand des Inverters 10, indem der Transistor 12 gesperrt und der Transistor 11 leitend
wird. Der Ausgangskapazitätsknoten 14 des Inverters 10 sowie der Eingangskapazitätsknoten des Inverters 20
laden sich dann auf + V0 Volt auf. Der Zustand des
Inverters 20 wird ebenfalls geändert, so daß der Pegel an seinem Ausgangsknoten 24 auf 0 Volt wechselt.
De; Inverter 30 wird durch das Umschalten der Inverter 10 und 20 während des Intervalls Tib nicht
beeinflußt, da das Torglied 60 gesperrt ist. Dies ist deshalb wichtig, weil in den meisten Anwendungsfällen
(z. B. bei Schieberegistern) die in der Eingangskapazität C33 des Inverters 30 gespeicherte Information
während des Intervalls Tib zur Lastkapazität Cl übertragen wird. d. h. der Inverter 30 die nächste Stufe
steuert. Ohne die durch das gesperrte Torglied 60 bewirkte Isolierung könnten sich Zeitsteuerprobleme *o
ergeben, die zur Übertragung von Falschinformationen führen. Während des nächsten Intervalls TIb kehrt da:
Taktsignal CP auf den Pegel von + V0 Volt zurück. Das
Torglied 40 wird gesperrt, während die Torglieder 50 und 60 leitend werden. Das leitende Torglied 50 *5
verkoppelt die Inverter 10 und 20 zu einem statischen Speicherkreis, und das Torglied 60 koppelt den
Eingangskapazitätsknoten 33 des Inverters 30 mit dem Ausgangsknoten 14 des Flipflops. Die Eingangskapazität
C33 des inverters 30 iädt sich dann über das Torglied 60 und den leitenden Transistor 11 am Inverter
!0 von 0 Volt auf + V0 Volt auf. Der Transistor 31 sowie
der Transistor 32 werden gesperrt, so daß die Lastkapazität Q sich auf 0 Volt entlädt. Am Ende des
Intervalls Tib ist somit der e,„-Signalpegel von OVoIt
auf den Ausgangsknoten 34 der Signalübertragungsstufe übertragen. Nachfolgende Änderungen der Eingangssignalspannung
e/„ werden in entsprechender Weise durch die Stufe unter Steuerung durch das Taktsignal
CP übertragen.
Die maximale Dauer des Zeitintervalls T\a oder Tib ist durch die Ableitung des gesperrten Torgliedes
60 begrenzt. Das heißt, die Eingangskapazität C33 des Inverters 30 und die Ableitung des Übertragungsgatters
60 bilden einen Entladungsweg, aufgrund dessen die zulässige Dauer oder Breite des ersten Intervalls Ti der
Taktsignalperiode begrenzt oder beschränkt wird. Daeeeen
ist die Dauer oder Breite des zweiten Intervalls 7~2 der Taklsignalpcriodc nicht begrenzt, da die Information
durch das leitende Torglied 50 statisch in FMpflopspeicherung festgehalten ist.
Wie aus F i g. I ersichtlich, bilden die Inverter IO und
20 das sekundäre Speicherelement der Stufe, während die Eingangskapazität C 33 des Inverters 30 das primäre
Speicherelement bildet. Jedoch ist die Reihenfolge, in der die Eingangskapazitätsspeicherungunddie Flipflopspeicherung
erfolgen, lediglich eine Sache der Wahl der Einteilung. Beispielsweise können bei einem Schieberegister
aus mehreren in Kaskade geschalteten Stufen die Stufen so eingeteilt sein, daß das Flipflop (Inverter IO
und 20) das primäre Speicherelement und die Invertereingangskapazität C 33 das sekundäre Speicherelement
bildet.
Die Torglieder 40, 50 und 60 brauchen nicht unbedingt als komplementäre Gatter ausgebildet zu
sein. Beispielsweise kann man die Transistoren 45, 51
dieser Transistoren würde sich jedoch infolge Abschaltung eines als Quellenfolger arbeitenden Isolierschicht-Feldeffekttransistors
eine Signalherabsetzung oder -abschwächung ergeben. In Fällen, wo die Komponentenzahl
kritisch ist. könnte man, um ein besseres Arbeiten der Anordnung zu erreichen, das mit einem
einzigen Isolierschicht-Feldeffekttransistor ausgestattete Übertragungs-Torglied durch das Taktsignal CP
übersteuern, d. h. den positiven Spitzenwert des Signals CP größer als + V0 und den negativen Spitzenwert
kleiner als 0 Volt bei den angegebenen Betriebsspannungswerten machen. Durch die positive Übersteuerung
wird dabei sichergestellt, daß der volle Signalwert durch die n-Transistoren 55 und 65 in den Torgliedern
50 und 60 übertragen wird, während durch die negative Übersteuerung sichergestellt wird, daß der volle
Signalwert durch den p-Transistor 41 im Torglied 40 übertragen wird.
Die Signalübertragungsstufe nach Fig. I arbeitet nichtumkehrend, d. h. das Ausgangssignal eh folgt dem
Eingangssignal e,„. Dies bedeutet, daß bei einem Schieberegister mit einer geraden Anzahl von Stufen
die Serienausgangsgröße des Registers nicht umgekehrt ist. Um eine umgekehrte Ausgangsgröße zu erhalten,
müßte man eine ungerade Anzahl von Stufen verwenden. Jedoch können diese Verhältnisse dadurch ins
Gegenteil verkehrt werden, daß man den Ausgangsknoten 24 des Inverters 20 statt des Ausgangsknotens 14 des
Inverters 10 für die Verbindung über das Torglied 30 zum Kapazitätsknoten 33 des Inverters 30 verwendet.
Bei der in F i g. 3 gezeigten Ausführjngsforrn
der Signalübertragungsschaltung werden Isolierschicht-Feldeffekttransistoren nur eines Leitungstyps, im vorliegenden Falle beispielsweise des
p-Typs, verwendet. Die Anordnung nach Fig.3 ist in ihrem Schaltungsaufbau und in ihrer Arbeitsweise der
nach F i g. 1 insofern ähnlich, als auch hier mit Flipflopspeicherung, Invertereingangskapazitätsspeicherung
und Übertragungsgattern gearbeitet wird. Es sind lediglich die komplementären Inverter und
Torglieder nach Fig. 1 durch Inverter und Torglieder
mit p-Ieitenden Feldeffekttransistoren ersetzt Und
zwar entsprechen die Inverter 110, 120, 130 und 170 in F i g. 3 den Invertern 10, 20, 30 und 70 in F i g. 1 und die
Torglieder 140, 150 und 160 in F i g. 3 den Torgliedern 40,50und60in Fig. 1.
Inverter mit Feldeffekttransistoren nur eines Leitungstyps
mit n-lekc:ndem Kanal sind bekannt. Inverter
mit Feldeffekttransistoren mit D-Kanal sind im wesentli-
chen gleichartig. Beispielsweise hat der Inverter 130 einen ersten Feldeffekttransistor 132 vom p-Typ, der in
Quellenschaltung (d. h. mit Quellenelektrode als gemeinsamer Elektrode) arbeitet, da seine Steuerelektrode
\32g mit dem Eingangskapazitätsknoten 133 des Inverters, seine Quelle 132s mit der geerdeten
Speiseleitung 181 und sein Abfluß 132b mit dem Ausgangskapiuitätsknoten 134 verbunden sind. Der
p-leitende Feldeffekttransistor 131 dient als Lastelement für den Quellenschaltungs- oder Invertertransistor
132, da seine Quelle 1.31.« mit dem Kapazitätsknoten 134,
sein Abfluß 131c/ mit der Speiseleitung 180 und seine
Steuerelektrode 131g· ebenfalls mit der Speiseleitung
180 verbunden sind. Die Speiseleitung 180 wird durch die Vorspannquelle 182, die mit ihrem negativen Pol an
die Speiseleitung 180 und mit ihrem positiven Pol an Masse angeschlossen ist, auf einem negativeren
Potential als die Speiseleitung 181 gehalten. Die Vui!>pariiK|uciic iS2iicieii eine Spannung von Vp/jVuii.
Statt dessen kann die Steuerelektrode 13Ig- auch an irgendeine andere negative Spannung angeschlossen
sein. Um am Ausgangskapazitätsknoten 134 den richtigen Spannungspegel für den Zustand, bei dem der
Transistor 132 leitend ist, herzustellen, macht man die Steilheit oder Transkonduktanz (g,„)des Transii.tors 132
im allgemeinen größer als die Transkonduktanz g„, des
Transistors 131. Die übrigen Inverter 110, 120 und 170 sind schaltungsmäßig im wesentlichen gleich ausgebildet
wie der Inverter 130.
Die Torglieder 150 und 160 werden durch das über die CP-Taktsignalleitung 183 den entsprechenden Steuerelektroden
150£ und 160^ zugeführte Taktsignal CP
leitend _gemacb' und gesperrt. Das Taktsignalkomplement CP wird von einer_ ΓΡ-Taktsignalquelle 107
erhalten und ist über die CPTaktsignalleitung 184 der
Steuerelektrode HO^desTorgliedes 140 zugeführt. Wie
sein Gegenstück 40 in Fig. I dient auch das Torglied 140 dazu, die Quelle 186 der Eingangssignale e,„ mit dem
Eingangskapazitätsknoten 113 des Inverters 110 zu koppeln und hiervon zu entkoppeln.
Im Signalverlaufsdiagramm nach Fig. 4 sind die Signalverläufe des Eingangssignals e,„ und des Ausgangssignals
en im wesentlichen gleich wie die Signalvcrläufe c,„ und C0 in Fi g. 2. während das Taktsignal CP
gegenüber dem Taktsignal in Fig. 2 umgekehrt ist, so daß in F i g. 2 und F i g. 4 eine Entsprechung zwischen
den Zeitintervallen 7"1 und T2 besteht. Die Signalpegel
für die Schaltung nach F i g. 3 sind 0 Volt und - Von V-.,It
angenähert, wie bei den Signalverläufen für cmund e» ;n
Fig. 4 angedeutet. Das Taktsignal CP übersteuert, wie man sieht, die Signaipegtri, um eine Verkuppiung ucs
vollen Signalwertes durch die Torglieder zu gewährleisten. Und zwar übersteigt der Spitzenwert oder
Scheitelwert des CP-TaktsignaJs_V/j/>
Volt, wie in F i g. 4 gezeigt. Der Scheitelwert des CP-Signals sollte ebenfalls
Von Volt übersteigen. Im übrigen bewirkt die Signal-Übertragungsstufe
nach F i g. 3 in gleichartiger Weise
wie die Stufe nach F i g. 1 die Übertragung der Eingangssignal c,nzum AusgangskapazitätskruMen 134.
Durch die gestrichelte Fortsetzung der CP-Taktsi-
gnalleitung 184 soll angedeutet werden, daß diese Leitung mehreren Signalübertragungsstufen gemeinsam
sein kann.
Hierzu 2 Blatt Zeichnungen
Claims (3)
1. Signalübertragungsstufe zum Übertragen von Informationssignalen während zweier aufeinanderfolgender
Zeitintervalle vom Eingang zum Ausgang der Stufe, mit einer ersten Speicheranordnung,
deren Eingang mit dem Eingang der Stufe über ein erstes Verknüpfungsglied gekoppelt ist, einer zweiten
Speicheranordnung, deren Eingang mit dem Ausgang der ersten Speicheranordnung über ein
zweites Verknüpfungsglied gekoppelt ist, während ihr Ausgang dem Ausgang der Stufe entspricht, und
einer an die Verknüpfungsglieder angeschlossenen Taktschaltung, die das erste Verknüpfungsglied nur is
während des ersten Zeitintervalls und das zweite Verknüpfungsglied nur während des zweiten Zeitintervalls
aufsteuert, dadurch gekennzeichnet,
daß die eine Speicheranordnung ein aus zwei kreuzweise gekoppelten Invertern (10, 20) gebildetes
statisches Flipflop ist, während die andere Speicheranordnung ein dynamisches Flipflop ist, das
durch einen dritten Inverter (30) mit einer Eingangsknotenkapazität (C33) zur zeitweisen Ladungsspeicherung
gebildet ist, und daß die beiden Verknüpfungsglieder jeweils aus Übertragungs-Torgliedern
(40,60) bestehen, diebei ihrer Aufsteuerung doppelseitig leitend und andernfalls gesperrt sind.
2. Signalübertragungsstufe nach Anspruch 1, dadurch gekennzeichnet, daß ein drittes Übertragungs-Torglied
(50) mit einem Leitungspfad in dem statischen Flipflop zwischen den Eingang
des ersten Inverters (10) u<.d den Ausgang des
zweiten Inverters (20) geschaltet ist, und daß von der Taktschaltung (83) zu dem di: ten Übertragungs-Torglied
(50) eine Verbindung besteht, welche das dritte Torglied nur während eines gewählten der
beiden Zeitinvervalle aufsteuert.
3. Signalübertragungsstufe nach Anspruch 2, dadurch gekennzeichnet, daß das statische Flipflop
(10, 20) der ersten Speicheranordnung und das dynamische Flipflop (30, C33) der zweiten Speicheranordnung
entspricht, daß das gewählte Zeitintervall das zweite Zeitintervall ist, und daß während des
ersten Zeitintervalls das erste Torglied (40) aufgesteuert und das zweite und dritte Torglied (60, 50)
gesperrt werden und während des zweiten Zeitintervalls das erste Torglied (40) gesperrt und das
zweite und dritte Torglied (60, 50) aufgesteuert werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US68537667A | 1967-11-24 | 1967-11-24 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1810498A1 DE1810498A1 (de) | 1969-06-26 |
DE1810498B2 true DE1810498B2 (de) | 1979-03-08 |
DE1810498C3 DE1810498C3 (de) | 1979-10-31 |
Family
ID=24751939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1810498A Expired DE1810498C3 (de) | 1967-11-24 | 1968-11-22 | Signalübertragungsstufe mit einer Speicheranordnung |
Country Status (5)
Country | Link |
---|---|
US (1) | US3573498A (de) |
DE (1) | DE1810498C3 (de) |
FR (1) | FR1592847A (de) |
GB (1) | GB1245983A (de) |
MY (1) | MY7300499A (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3646369A (en) * | 1970-08-28 | 1972-02-29 | North American Rockwell | Multiphase field effect transistor dc driver |
US3702945A (en) * | 1970-09-08 | 1972-11-14 | Four Phase Systems Inc | Mos circuit with nodal capacitor predischarging means |
US3718915A (en) * | 1971-06-07 | 1973-02-27 | Motorola Inc | Opposite conductivity gating circuit for refreshing information in semiconductor memory cells |
US3716724A (en) * | 1971-06-30 | 1973-02-13 | Ibm | Shift register incorporating complementary field effect transistors |
CA934015A (en) * | 1971-09-30 | 1973-09-18 | K. Au Kenneth | Field effect transistor driver circuit |
US3781570A (en) * | 1971-11-22 | 1973-12-25 | Rca Corp | Storage circuit using multiple condition storage elements |
CA998746A (en) * | 1972-02-14 | 1976-10-19 | Yoshikazu Hatsukano | Digital circuit |
JPS5223712B2 (de) * | 1972-06-26 | 1977-06-25 | ||
US3989955A (en) * | 1972-09-30 | 1976-11-02 | Tokyo Shibaura Electric Co., Ltd. | Logic circuit arrangements using insulated-gate field effect transistors |
JPS5738996B2 (de) * | 1973-03-20 | 1982-08-18 | ||
JPS57116424A (en) * | 1981-01-13 | 1982-07-20 | Toshiba Corp | Parallel-to-serial converting circuit |
US4484087A (en) * | 1983-03-23 | 1984-11-20 | General Electric Company | CMOS latch cell including five transistors, and static flip-flops employing the cell |
JPS62272722A (ja) * | 1986-05-21 | 1987-11-26 | Clarion Co Ltd | Ttl論理レベルcmos入力バツフア |
US5170484A (en) * | 1986-09-18 | 1992-12-08 | Digital Equipment Corporation | Massively parallel array processing system |
JPH03147598A (ja) * | 1989-11-02 | 1991-06-24 | Sony Corp | シフトレジスタ |
US5631941A (en) * | 1993-06-15 | 1997-05-20 | Yozan Inc. | Register circuit |
CN111435155B (zh) * | 2018-12-25 | 2022-03-01 | 北京兆易创新科技股份有限公司 | 一种电容检测单元、电荷泵电路及非易失存储器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3243600A (en) * | 1960-06-13 | 1966-03-29 | Honeywell Inc | Computer circuit for use as a forward counter, a reverse counter or shift register |
US3260863A (en) * | 1964-03-19 | 1966-07-12 | Rca Corp | Threshold circuit utilizing field effect transistors |
US3267295A (en) * | 1964-04-13 | 1966-08-16 | Rca Corp | Logic circuits |
GB1113111A (en) * | 1964-05-29 | 1968-05-08 | Nat Res Dev | Digital storage devices |
US3363115A (en) * | 1965-03-29 | 1968-01-09 | Gen Micro Electronics Inc | Integral counting circuit with storage capacitors in the conductive path of steering gate circuits |
US3395292A (en) * | 1965-10-19 | 1968-07-30 | Gen Micro Electronics Inc | Shift register using insulated gate field effect transistors |
US3483400A (en) * | 1966-06-15 | 1969-12-09 | Sharp Kk | Flip-flop circuit |
-
1967
- 1967-11-24 US US685376A patent/US3573498A/en not_active Expired - Lifetime
-
1968
- 1968-11-08 GB GB53077/68A patent/GB1245983A/en not_active Expired
- 1968-11-22 FR FR1592847D patent/FR1592847A/fr not_active Expired
- 1968-11-22 DE DE1810498A patent/DE1810498C3/de not_active Expired
-
1973
- 1973-12-30 MY MY499/73A patent/MY7300499A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
DE1810498C3 (de) | 1979-10-31 |
GB1245983A (en) | 1971-09-15 |
FR1592847A (de) | 1970-05-19 |
MY7300499A (en) | 1973-12-31 |
DE1810498A1 (de) | 1969-06-26 |
US3573498A (en) | 1971-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1810498C3 (de) | Signalübertragungsstufe mit einer Speicheranordnung | |
DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE2425973C3 (de) | Komplementär-Feldeffekttransistor-Verstärker | |
DE19855602A1 (de) | Puffer, welcher einen dynamischen Schwellenspannungs-MOS-Transistor verwendet | |
DE2657948C3 (de) | Logikschaltung | |
DE2225428C3 (de) | Inverterstufe mit einem Paar komplementärer Feldeffekttransistoren und damit aufgebautes Schieberegister | |
DE2752473A1 (de) | Gegentakt-treiberschaltung | |
DE2525057A1 (de) | Spannungsvervielfacherschaltung | |
DE2222521C3 (de) | N-stufiger Ringzähler | |
DE1293848B (de) | Mit Feldeffekttransistoren aufgebaute logische Schaltung mit mehreren Eingaengen und zwei Ausgaengen | |
DE3051096C2 (de) | ||
DE2309080C3 (de) | Binäruntersetzerstufe | |
DE2140305B2 (de) | Statisches Schieberegister | |
DE3237778A1 (de) | Dynamisches schieberegister | |
DE2743450A1 (de) | Sperrbare zaehlerstufe | |
DE3343700C2 (de) | ||
DE2415098A1 (de) | Ausschnittdetektor | |
DE2835692B2 (de) | Binäres logisches ODER-Glied für programmierte logische Anordnungen | |
DE2851111C2 (de) | Zweidimensionale Analog-Speicheranordnung | |
DE1814213C3 (de) | J-K-Master-Slave-Flipflop | |
DE2435454A1 (de) | Dynamischer binaerzaehler | |
DE2255210C3 (de) | Datenspeicherschaltung | |
DE2640653A1 (de) | Binaere frequenzteilerschaltung | |
DE1907791A1 (de) | Logikschaltung | |
DE1807105B2 (de) | Treiberschaltung für Flip-Flops |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |