DE2255210C3

DE2255210C3 - Datenspeicherschaltung

Info

Publication number: DE2255210C3
Application number: DE2255210A
Authority: DE
Inventors: Edward Charles Hopewell N.J. Ross (V.St.A.)
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1971-11-22
Filing date: 1972-11-10
Publication date: 1975-03-13
Also published as: FR2160969A1; DE2255210B2; CA993105A; FR2160969B1; US3781570A; GB1401487A; JPS5112979B2; JPS4863649A; DE2255210A1

Description

Die Erfindung betrifft eine Datenspeicherschaltung mit einem Halbleiterbauelement, das zwei verschiedene Zustände annehmen kann. Die Datenspeicherschaltung ist für Schieberegister, insbesondere für dynamische Schieberegister, in denen Information statisch speicherbar ist, geeignet.

Dynamische Schieberegister erfordern normalerweise weniger Schaltungselemente und sind daher weniger kostspielig als statische Schieberegister. Jedoch verwenden dynamische: Schieberegister Kondensatoren

3 ^₄

für die zeitweilige Speicherung, und während des Um- dioxyd-Doppelschicht besteht und der gewöhnlich als laufs der gespeicherten Daten muß Energie in die Re- MNOS-Transistor (MetaU-Nitrid-Oxyd-Sflicium) begister eingegeben werden, um den Ladungsverlust in zeichnet wird. Ein solcher MNOS-Transistor kann naci diesen Kondensatoren zu kompensieren. Dynamische üblichen Verfahren für MOS-Transistoren (Metall-Schieberegister kommen daher im allgemeinen mit 5 Oxyd-Halbleiter) hergestellt werden, außer daß unemem geringeren Schaltungsaufwand aus als statische mittelbar vor dem Metallisierungsvorgang das Gate-Schieberegister, benötigen jedoch mehr Betriebsener- Oxyd sehr dünn gemacht und zwischen dem Siliciumgie, und außerdem ist wie bei anderen dynamischen dioxyd und der Gate-Elektrode eine Nitridschicht anSystemen die Möglichkeit des Auftretens von Fehlern gebracht wird. Der so erhaltene Transistor kann entverhältnismäßig groß, da die einzelnen Stufen ständig io weder einen P-Kanal oder einen N-Kanal haben und zwischen verschiedenen Betriebszuständen geschaltet weist zwei die beiden Enden des stromführenden werden. Em weiterer Nachteil von mit Halbleiterbau- Kanals bildende Hauptelektroden sowie eine Gate elementen arbeitenden Schieberegistern besteht darin, Elektrode zum Steuern der Stromleitung im Kanal auf daß die gespeicherte Information zerstört werden kann, Der Transistor hat die gleichen allgemeinen Eigenwenn die Energiezufuhr auch nur kurzzeitig unter- 15 schäften wie ein herkömmlicher MOS-Transistor, brechen wird. _auße_r daß auf Grund der zusätzlichen isolierenden

Der Erfindung liegt die Aufgabe zugrunde, eine Nitridschicht über dem dünnen Oxydgebiet an odei Datenspeicherschaltung zu schaffen, die bei einem nahe der Grenzfläche zwischen den beiden Isolatoren Schaltungsaufwand, der mit dem ve η dynamischen Ladung gespeichert werden kann, so daß sich die in Schaltungen vergleichbar ist, die obigen Schwierig- ao Fig. I und 2 gezeigten Charakteristiken ergeben,

keiten vermeidet. Fig. 1 zeigt in idealisierter Darstellung die Hystere-

Eine Datenspeicherschaltung der eingangs genann- sischarakteristik der Schweilenspannung Vt als Funkten Art ist erfindungsgemäß gekennzeichnet durch tion der anliegenden Gate-Substrat-Spannung (Kess] eine Einrichtung, die zur dynamischen Übertragung für einen P-Kanal-M NOS-Feldeffekttransistor. Vt ist von binären Datenbits durch die Speicherschaltung as definiert als diejenige Gate-Source-Spannung, bei dei das Halbleiterbauelement auf den einen Zustand ein- ein Stromfluß im Kanal des Feldeffekttransistors einstellt und in diesem Zustand hält; und durch eine Ein- setzen kann. Der mit Vtl bezeichnete Punkt entspricht richtung zum statischen Speichern der Datenbits mit dem Tiefwert von Vt, und der mit Vth bezeichnete einer Einrichtung, die bei Empfang einer Steuerspan- Punkt entspricht dem Hochwert von Vt- Beispielsweise nung und des der Schaltung zugeleiteten Bits das Halb- 30 kann Vtl den Wert -2 Volt und Vth den Wert leiterbauelement, wenn das zugeleitete Bit den einen —10 Volt haben. Die Bezugsspannungen Vrbf* und Wert hat, in den einen Zustand und, wenn das züge- Vrbf~ sind diejenigen Gate-Source-Spannungen, bei leitete Bit den anderen Wert hat, in den anderen Zu- denen der Feldeffekttransistor seinen Zustand ändert, stand schaltet Es wird also je nach dem Wert des ein- d. h. umschaltet. Die Werte von Vrbf* und Vrbf gegebenen Datenbits die Schweilenspannung des Halb- 35 hängen von dem jeweils verwendeten Bauelement so· leiterbauelements auf entweder den einen oder den wie von der verwendeten Impulsbreite ab; im vorlie· anderen der beiden Zustände eingestellt. genden Fall sei vorausgesetzt, daß diese Werte zwi·

Die Erfindung wird nachstehend an Hand der Zeich- sehen —IS Volt und +1S Volt liegen. Das heißt

nung im einzelnen erläutert. Es zeigt wenn zwischen Gate und Substrat (oder Halbleiter

Fig. 1 ein idealisiertes Diagramm der Schwellen- 40 körper) eine Spannung von 15 Volt in einer die Stromspannung (Vt) als Funktion der angelegten Gate- leitung unterbindenden Polarität gelegt wird, schaltet Substrat-Spannung eines für die erfindungsgemäße der Transistor auf die niedrige Schwelknipannunf Schaltung verwendbaren MNOS-Transistors; (Vtl), während bei Anlegen einer Spannung vor

Fig. 2 ein die Arbeitscharakteristik eines MNOS- IS Volt zwischen Gate und Substrat (oder Halbleiter Transistors mit den Eigenschaften nach Fig. 1 wieder- 45 körper) in einer die Stromleitung bewirkenden Polari-

gebendes Diagramm; tat der Transistor auf die hohe Schwellenspannunj

Fig. 3 das Schaltschema eines Schieberegisters mit (Vth) schaltet,

erfindungsgemäßer Datenspeicherschaltung; und Fig. 2 zeigt die Arbeitscharakteristik des P-Kanal·

Fig. 4 ein Diagramm, das in der Schaltung nach MNOS-Feldeffekttransistors mit der Hysteresischaiak Fig. 3 auftretende Signal- und Spannungsverläufe 50 teristik nach Fig. 1. Für den einen Zustand (Kurve A,

wiedergibt. beträgt die Schweilenspannung (Vtl) —2 Volt, wäh

Ein bekannter Typ von Halbleiterbauelementen, der rend sie für den anderen Zustand (Kurve B) —10 Voll

für die erfindungsgemäße Datenspeicherschaltung (Vth) beträgt. Das heißt, im einen Fall (Kurve A

geeignet ist, hat eine veränderliche Schweilenspannung erfolgt Stromleitung, wenn die Gate-Elektrode uir

(Vt), die auf elektrischem Wege auf je einen von 55 2 Volt negativer ist als die Source-Elektrode, und in

mehreren Werten eingestellt werden kann, indem man anderen Fall (Kurve B) erfolgt Stromleitung, wem

zwischen die Steuerelektrode (Gate-Elektrode) und die Gate-Elektrode um 10 Volt negativer ist als di<

das Substrat des Bauelements eine Spannung mit einer Source-Elektrode. Sobald die Schweilenspannung Vj

einen gegebenen Wert übersteigenden Amplitude legt, einmal eingestellt ist, verhält sich der MNOS-Transistoi

wobei die eingestellte Schwelienspannung (V_T) über ^6o wie ein MOS-Transistor mit dieser gegebenen Schwel

einen erheblichen Zeitraum erhalten bleibt. Zu dieser lenspannung, vorausgesetzt, daß die Gate-Spannunj

Klasse von Halbleiterbauelementen gehören Feld- nicht den Wert dei einen oder der anderen Bezugs

effekttransistoren mit einem MIS-Aufbau (Metall- spannung übersteigt.

Isolator-Halbleiter), in dem Ladung gespeichert wer- Die Schaltungsanordnung nach Fig. 3 enthält zwei

den kann. 65 Stufen eines «-stufigen Schieberegisters, wobei die

Ein spezielles, jedoch nicht einschränkend aufzu- einzelnen Stufen identisch ausgebildet sind. Jede Stufe

fassendes Beispiel hierfür ist ein Feldeffekttransistor, hat einen ersten. Abschnitt (P-Kanal-Feldeffekttran-

dessen Isolierschicht aus einer Siliciumnitrid-Silicium- sistoren Tl, Tl, TS), der durch einen ersten Takt-

5 6

impuls (^₁) gesteuert wird, und einen zweiten Abschnitt Vs₁ und Fd₁ auf +20 Volt und die Spannungen V_Si, (P-Kanal-Peldeffekttransistoren TA, TS, Γ6), der durch V_Dt sowie die Taktimpulse ^₁ und ^₁ auf 0 Volt geeinen zweiten Taktimpuls (<p_t) gesteuert wird. Der die schaltet.

Datensignale empfangende Eingang 16 ist an die Gate- Bei Fu₁ = +20 Volt und ^₁ = 0 Volt ist der Tran-Elektrode des verstärkenden und polaritätsumkehren- 5 sistor Tl leitend und erscheint am Schaltungspunkt 30 den Transistors Π angeschlossen. Die Source-Drain- im wessntlichen die volle FD^-Spannung von +20VoIt. Strecke dieses Transistors Γ1 liegt zwischen einem Bei Vs₁ — +20 Volt ist der. Transistor Ti, dessen Anschluß'3, dem eine Betriebsspannung Ks₁ zugeleitet Gate-Spannung entweder 0 oder -10 Volt beträgt, ist, und einem Schaltungspunkt 30. Die Source-Drain- ebenfalls leitend und liegt am Schaltungspunkt 30 im Strecke des als Last arbeitenden Transistors Tl liegt io wesentlichen die volle Fs !-Spannung. Selbst wenn der zwischen dem Schaltungspunkt 30 und einem An- Transistor TX gesperrt wäre, würde die Spannung von Schluß; 5, dem eine Betriebsspannung Vd₁ zugeleitet +20 Volt am Schaltungspunkt 30 dadurch nicht beist. Die Source-Drain-Strecke des als Torelement ar- einflußt. Der Transistor Γ3 ist leitend, da seine (dem beitenden Transistors T3 liegt zwischen dem Schal- Schaltungspunkt 30 gemeinsame) Source-Elektrode tungspunkt 30 und der Gate-Elektrode 46 des Tran- 15 +20 Volt und seine Gate-Elektrode 36 eine Spannung sistors TA. Ein Anschluß 7, dem der ^-Taktimpuls von 0 Volt (^₁ = 0) führt. Es gelangt daher zur Gatezugeleitet ist, ist an die Gate-Elektrode 26 des Tran- Elektrode 46 des Transistors TA im wesentlichen die sistors Tl und an die Gate-Elektrode 36 des Tran- volle Spannung von +20 Volt von Vd₁ und V_Sl. Die sistors Γ3 angeschlossen. Spannung von +20 Volt an der Gate-Elektrode des

Der als Verstärker und Polaritätsumkehrer arbei- »o Transistors TA ergibt sich durch Aufladung der Gatetende Transistor TA ist ein MNOS-Feldeffekttransistor Kapazität über die Kanäle der Transistoren Tl und mit den oben erläuterten, in Fig. 1 und 2 wiedergege- T3. Dies beansprucht eine endliche Zeitspanne, benen. Eigenschaften. Um ihn von den anderen Tran- Bei Fu₂ = 0 Volt und q>_t — 0 Volt sind die Transistoren der Stufe zu unterscheiden, sind bei ihm sistoren TS und Γ6 gesperrt und liegt der Schaltungszwischen der Gate-Elektrode und dem Halbleiter- »5 punkt 60 an keinerlei Potential. Da dem Schaltungskörper Strichelchen gezeichnet. Die Source-Drain- punkt 60 niemals eine positive Spannung zugeführt ist. Strecke des Transistors TA liegt zwischen einem beträgt sein Potential 0 Volt oder weniger. Mithin Schaltungspunkt 60 und einem Anschluß 9, dem eine führt die an den Schaltungspunkt 60 angeschlossene Betriebsspannung Fs₁ zugeleitet ist. Die Source- Elektrode (Drain-Elektrode) des Transistors TA eine Drain-Strecke des als Last arbeitenden Transistors TS 30 Spannung von höchstens 0 Volt, und die an den Anliegt zwischen dem Schaltungspunkt 60 und einem schluß 9 angeschlossene Elektrode (Source-Elektrode) Anschluß 11, dem eine Bttriegsspannung F_Di züge- des Tiansistors TA führt die Spannung V_St, die ebenleitet ist. Die Source-Drain-Strecke des als Torelement falls 0 Volt beträgt. Der Transistor Γ4 führt daher an arbeitenden Transistors T6 liegt zwischen dem Schal- seiner Gate-Elektrode eine Spannung von +20 Volt tungspunkt 60 und der Gate-Elektrode 16 a eines 35 und an seiner Source-Drain-Strecke eine Spannung Transistors TIa. Ein Anschluß 13, dem der 9~_t-Takt- von 0 Volt, und durch diese Spannungen wird der impuls zugeleitet wird, ist an die Gate-Elektrode 56 Transistor TA (sowie sämtliche entsprechenden M NOS-des Transsitors TS und an die Gate-Elektrode 66 des Transistoren in den anderen Registerstufen) auf den Transistors T6 angeschlossen. Die gestrichelt darge- niedrigen Schwellenspannungszustand (Ftl) eingestellten Kondensatoren Cl und Cl stellen die Gesamt- 40 stellt

kapazität der Schaltungspunkte 16 bzw. 46 dar. Diese Bei auf ungefähr —2 Volt eingestelltem V_T der Kondensatoren speichern zeitweilig die den entspre- MNOS-Transistoren und bei ungefähr auf dem gleichenden Schaltungspunkten zugeleitete Ladung. chen Wert befindlichem V_T der übrigen MOS-Tran-

Die zweite Stufe (sowie die nicht gezeigten nachge- sistoren kann das Register als ein übliches dynamisches schalteten weiteren Stufen) ist in ihrem Aufbau und 45 Schieberegister betrieben werden. Die dem Register in ihrer Arbeitsweise der ersten Stufe identisch, und während dieser Phase zugeleiteten Spannungen sind ihre entsprechenden Schaltungselemente sind mit den in F ig. 4 für das Zeitintervall Pl gezeigt Die während gleichen Bezugszeichen wie die betreffenden Schal- des Intervalls Pl den Transistoren zugeleiteten Spantungselemente der ersten Stufe, jedoch mit angefügtem nungen werden zwischen 0 und —10 Volt gehalten, um Kiembuchstaben α bezeichnet so sicherzustellen, daß die MNOS-Transistoren nicht

Die Arbeitsweise der Schaltungsanordnung nach aber den kritischen Wert von IS Volt hinaus bean-F ig. 3 wird am besten an Hand der Signal verlaufe spracht werden. Die normale Betriebsart einer Stufe, nach Fig. 4 verständlich.'Während des Zettintervalls die aligemein bekannt ist, ist in Kürze wie folgt: P\ sind sämtliche MNOS-Transistoren auf den Zu- Ein Datenemgangssigaal, das entweder 0 Volt (willstand ihrer niedrigen Schwellenspannung (Vtl) von 55 kurlich definiert als binäre »0«) oder -10 Volt (will- -2 Volt eingestellt, die ungefähr gleich der Schwellen- kürlich definiert als binäre »I«) betragen kann, wird spannung V_T der MOS-Transistoren der Schaltung ist dem Dateneingang 16 zugeleitet Dieses Datensignal Die Schwellenspannung V_Tl des M N OS-Transistors wird mittels eines aktivierenden φ,-Takttmpulses in braucht nicht genau gleich der Schwellenspannung V_T den ersten Abschnitt eingeschleust and vorübergehend der MOS-Transistoren zu sein, muß jedoch in der Nähe ^6o (in polaritätsverkehrter Form) in der Schaitungskapadieser Schwelknispannung liegen. Unter dieser Voraus- zität (C2) des zweiten Abschnitte gespeichert. Das vorsetzung arbeitet das Schieberegister als ein herkömm- übergehend gespeicherte Signal wird vom Schaltungsliches dynamisches Register mit Infonnationsüber- punkt 46 unter Steuerung durch ein» ^Traktimpuls tragung von Stufe zu Stufe durch das Register. Um rom Ausgangspunkt Ifα übertrafen end dabei aberdie MNOS-Transistoren auf den F_ri.-Zustand einzu- «5 mais in seiner Polarität umgekehrt Der Schahungssteflen, wird zwischen Gate-Elektrode und Halbleiter- punkt 16a ist natürlich der Sileiga für die körper der Transistoren eine Sperrspannung von 20 nächstfolgende Stufe. Während de» dynamischen BeVolt gelegt. Zu diesem Zweck werden die Spannungen triebs können beide Taktinipulse ψχ und φ, den Wert

J 2 255 210

j 7 8

j, \ 0 Volt haben, jedoch dürfen nicht beide gleichzeitig haben, sind die Transistoren 7*2 und 73 ebenfalls e- j den Wert —10 Volt (Aktivierungswert) haben. Wäh- leitend. Die Transistoren 7*1 und Tl sind leitend, j rend des dynamischen Betriebs sind normalerweise indem ihre Source-Drain-Strecken in Reihe zwischen i- i zunächst ψχ= —10 und ψ₂ = 0, dann 9J₁ = φ₂ = 0, Ksi und Vd_x liegen. Jedoch liegt, da die Impedanz des · dann φ_Λ = 0 und φ₂ = —10, dann ^₁ = 9J₂ = 0, 5 Transistors 7*2 im leitenden Zustand erheblich größer t. { woraufhin sich der Zyklus wiederholt. ist als die des Transistors 7*1 und da Ks₁ bei 0 Volt η Wenn ψ_χ, das normalerweise 0 Volt, ist auf — 10 Volt liegt, die Spannung am Schaltungspunkt 30 auf Grund t,- schaltet, werden die Transistoren T3 und Tl einge- von Spannungsteilerwirkung dicht bei 0 Volt. Der η schaltet (leitend). Bei leitendem Transistor Tl (d. h. Transistor 7*3 koppelt die am Schaltungspunkt 30 an-T —10 Volt an seiner Gate-Elektrode) sind die Transisto- 10 stehende Spannung von ungefähr 0 Volt auf die Gaten ren Tl und Tl beide leitend, indem ihre Source- Elektrode 46 des Transistors TA. Die Gate-Spannung Drain-Strecken in Reihe zwischen Vd_x (- 10 Volt) und des MNOS-Transistors TA liegt somit dicht bei 0 Volt, η Ksi (0 Volt) liegen. Die Transistoren sind so ange- und die Source-Drain-Strecke führt ebenfalls eine e ' fertigt, daß die Impedanz des Last-Transistors Tl im Spannung von oder nahe 0 Volt. Die Beaufschlagung g leitenden Zustand erheblich größer ist als die des 15 des MNOS-Transistors 7*4 mit Gate-Substrat-Span-Verstärker-Transistors 7*1. Auf Grund von Spannungs- nung ist somit niedriger als der kritische Wert von ie teilerwirkung liegt daher die Spannung am Schaltungs- 15 Volt, und der Transistor bleibt ungestört in seinem punkt 30 nahe bei Massepotential, und es sei hier vor- Krj-Zustand, auf den er zuvor eingestellt worden ist. •s ! ausgesetzt, daß sie tatsächlich auf Massepotential Wenn daher der Transistor 7*1 leitet, ist die Spannung (0 Volt) liegt. Der Tor-Transistor 7*3 mit —10 Volt an ao am Schaltungspunkt 30 stets positiver als —15 Volt, j j seiner Gate-Elektrode ist leitend und koppelt das und die Schwellenspannung des MNOS-Transistors 0-Volt-Signal am Schaltungspunkt 30 zur Gate-Elek- bleibt auf Vtl eingestellt.

trodc 46, die den Kondensator Cl auf 0 Volt auflädt. Es sei jetzt angenommen, daß unter den obiger Wenn φ_χ auf — 11 Volt schaltet, leiten bei gesperrtem Voraussetzungen der Transistor 7*1 gesperrt ist (d. h. Transistor 7*1 (d. h. 0 Volt an seiner Gate-Elektrode) as 0 Volt am Eingang 16). Bei gesperrtem Transistor 7*1 die Transistoren Tl und T3 »m Source-Folgerbetrieb, und leitenden Transistoren 7*2 und 7*3 geht sie Spanwodurch die Spannung an der Gate-Elektrode 46 des nung am Schaltungspunkt 30 gegen —20 Volt. Dei Transistors 7*4 in negativer Richtung gegen —10 Volt Transistor T3 leitet im Source-Folgerbetrieb, wodurch gedruckt wird. Auf Grund der Schwellenspannungs- der Kondensator Cl auf annähernd den Pegel vor abfalle der Transistoren Tl und T3 (voraussetzungs- 30 —20 Volt aufgeladen wird. Wegen der Schwellengemäß —2 Volt) wird die Spannung an der Gate- spannungsabfäüe der Transistoren Tl und 7*3 isl Elektrode 46 auf ungefähr —6 Volt begrenzt. Wenn jedoch die tatsächliche Spannung etwas positiver ah der Impuls 9J₁ auf 0 Volt zurückschaltet, werden die —20 Volt (z. B. —16 Volt). Der Transistor TA hat Transistoren Tl und Γ3 gesperrt, und die Spannung an somit an seiner Gate-Elektrode eine Spannung vor der Gate-Elektrode 46 bleibt wegen der Haltewirkung 35 ungefähr —16 Volt und an seiner Source-Drain· der Kapazität Cl an der Gate-Elektrode 46 erhalten. Strecke eine Spannung von ungefähr 0 Volt. Es liegi Es erzeugt also, wenn der Taktimpuls 9P₁ von 0 Voll also an der Gate-Isolation eine Spannung von mehl auf —10 Volt schaltet, der Abschnitt 1 jeder Stufe an als 15 Volt, und zwar in einer den Transistor leitenc seinem Ausgangspunkt (46) das Komplement des am machenden Polarität. Diese Spannung übersteigt der Eingang 16 anstehenden Datensignals. 40 kritischen Wert von 15 Volt und reicht aus, um der Der Abschnitt 2 jeder Stufe arbeitet bei auf Vtl Transistor in seinen hohen Schwellenspannungszustanc eingestelltem V_T des MNOS-Transistors (z. B. TA) in {Vth) zu schalten.

der gleichen Weise wie der Abschnitt 1. Und zwar Bei den Schaltungsspannungen entsprechend den

erzeugt der Abschnitt 2 an seinem Ausgang 16a das Intervall P3 in Fig. 4 bleibt also, wenn am Eingang K

Komplement des an seinem Eingang 46 anstehenden 45 einer Stufe eine binäre »1« (—10 Volt) ansteht, di< Datensignals, wenn der Taktimpuls 9^₂ von 0 Volt auf SchweUenspannung des MNOS-Transistors TA de;

—10 Volt schaltet. So wird im Anschluß an die Eingabe Stufe auf Vtl, während, wenn am Eingang 16 eine

eines Taktimpulses φ, und eines Taktimpulses 9"₂ ein Stufe eine binäre »0« (0 Volt) ansteht, der MNOS

Eingangssignal vom Eingang 16 einer Stufe zum Ein- Transistor TA der Stufe auf die SchweUenspannung V_Ti

gang 16a der nächsten Stufe fibertragen. 5« eingestellt wird.

Man kann eine Kette oder Folge von Eingangs- Aus der obigen Erläuterung wird deutlich, daß be

impulsen seriell m das Register eingeben und die in Durchführung des für das Zeitintervall P3 beschrie

der oben beschriebenen Weise in das Register einge- benen Vorganges nach Beladen des Registers die Zu

gebene Information dann statisch und leistungslos stände der MNOS-Transistoren {Vtl oder Vτα) dei

speichern, indem man die verschiedenen Betriebs- 55 zuvor dynamisch an den verschiedenen Eingängen 16

spannungen in der für das Zeitintervall P3 in Fig. 4 16e, 16fc ... 16n gespeicherten BHs entsprechen. So

gezeigten Weise verändert. Und zwar werden Vs₁, bald diese Vorgänge durchgeführt sind, kann die Be

Vs* VDt und der Taktimpuls <p_t auf 0 Volt und K_Dl triebsenergie für die Schaltungsanordirang voHständij

sowie der Taktimpuls φ_χ auf —20 Volt geschaltet. abgeschaltet werden, und die MNOS-Transistorei

Wenn Vd_%, Vs₉ und φ₈ den Wert 0 Volt haben, sind 6° bleiben für lange Zeit (hunderte von Stunden) in dei

die Transistoren Γ5 und Tb gesperrt. Die Spannung Zuständen, auf die sie eingestellt sind, so daß sie di

am Schaltungspunkt 60 beträgt ungefähr 0 Volt (wie Registerdaten über diesen Zeitraum speichern

oben erläutert), und da Ks₁ an 0 Volt angeklammert Die im Register statisch gespeicherte Infonnatioi

ist, beträgt die vom Substrat der MNOS-Transistoren kann nach dem Zeitraum der leistungtlosen Speiche

angenommene Spannung ungefähr 0 Volt. ⁶5 rung wieder herausgeholt werden, indem man den

Es sei angenommen, daß unter den obigen Voraus- Register die für das Zeitintervall PA in Fig. 4 ge Setzungen der Transistor Tl leitend ist (d. h. - IO Volt zeigten Spannungen zuleitet. Ab erstes werden für da

am Esr.gang !6). Wenn V_Dt und y,den Wert -20 Volt Zeitintervall von P40 bis /»41 die Spannungen Vs

und <p₂ auf 0 Volt und Vs₁, V_Dv V_{n z} und ^₁ auf -10 Volt geschaltet. Fs₁ wird auf - IO Volt geschaltet, um sicherzustellen, daß auch bei leitendem Transistor Tl die Spannung am Schaltungspunkt 30 dadurch nicht beeinflußt wird.

Wenn Kd₁ und φ₁ den Wert - IO Volt haben, leiten die Last-Transistoren (Γ2, TIa) und die Tor-Transistoren (Γ3, T3a) im Abschnitt 1 sämtlicher Stufen im Source-Folgerbetrieb unter Entladung der Schaltungskapazitäten (C2, CIa) gegen -Vd₁ Volt. Bei Arbeiten im Source-Folgerbetrieb ergibt sich an jedem Transistor ein Spannungsabfall, der gleich ist seiner Schwellenspannung, die voraussetzungsgemäß 2 Volt beträgt. Die auf die Gate-Elektrode der Transistoren TA und TAa gekoppelte Spannung beträgt daher annähernd —6 Volt.

Die an der Gate-Elektrode des MNOS-Transistors T4 auftretende Spannung von —6 Volt liegt in der Mitte des Bereiches zwischen V_Tl ( — 2 Volt) und Vth (—10 Volt), und als Folge davon bleiben die auf Vth eingestellten MNOS-Transistoren gesperrt, während die auf V_Tl eingestellten Transistoren leitend werden. Wenn der Taktimpuls ^₁ zum Zeitpunkt PAl in Fig. 4 auf 0 Volt zurückgeschaltet wird, bleiben die Gate-Elektroden der MNOS-Transistoren auf Grund der in ihren Kapazitäten angesammelten Ladung auf -6 Volt. Durch einen zum Zeitpunkt /»41 auf —10 Volt geschalteten Taktimpuls ^₂ werden die Tor-Transistoren im Abschnitt 2 sämtlicher Stufen leitend gemacht und die Ausgänge (Schaltungspunkt 60, 60a ... usw.) der MNOS-Transistoren mit dem Eingang (16a, 16b ... usw.) der jeweils nächsten Stufe gekoppelt. Wenn beispielsweise der Transistor TA auf Vtl eingestellt ist und folglich leitet, so liegt die Spannung am Schaltungspunkt 60 dicht bei 0 Volt, und diese Spannung wird durch den Transistor T6 auf den Eingang des Transistors 7"Ia gekoppelt. Wenn jetzt der Transistor TAa auf Vth eingestellt ist, so leitet er nicht, und der Schaltungspunkt 60a wird gegen —10 Volt aufgeladen, und diese Spannung wird über den Tor-Transistor T6a auf den Eingang 166 des Transistors TIb (nicht gezeigt) der nächsten Stufe gekoppelt.
Der Schwellenspannungszustand der Transistoren,

der entsprechend gegebenen Binärdaten eingestellt worden ist, wird daher in normale Spannungswerte rückgewandelt und um einen Abschnitt nach unten verschoben. Die in den MNOS-Tramsistoren gespeicherten Daten werden somit wiedergewonnen oder

ίο herausgeholt. Die MNOS-Transistoren können jetzt auf den niedrigen Schwellenspannungszustand rückgestellt werden, wie oben für das Zeitintervall Pl beschrieben, und der Vorgang des normalen Registerbetriebs, wie für das Zeitintervall Pl beschrieben,

is kann wiederholt werden.

Zu beachten ist, daß beim Speichern und Wiederherausholen der Information eine Inversion oder Umkehrung der einen Stufe zugeleiteten Daten stattfindet. Und zwar schaltet ein Stufeneingangssignal von

—10 Volt den MNOS-Transistor auf Vtl, wodurch ein Stufenausgangssignal von 0 Volt erzeugt wird, während ein Srufeneingangssignal von 0 Volt den MNOS-Transistor auf Vth schaltet, wodurch ein Stufenausgangssignal von —10 Volt erzeugt wird. Dies

as steht im Gegensatz zur üblichen dynamischen Betriebsweise, wo keine Umkehrung der von einer Stufe übertragenen Daten erfolgt. Jedoch iyt damit keine ernsthafte Schwierigkeit verbunden. Wenn das Schieberegister so betrieben wird, daß pro eingegebenem Satz von Datenbits nur ein Speichervorgang erfolgt, so wird durch eine einzige Inversions- oder Umkehrstufe am Ende des Registers die Information wieder auf das richtige Format gebracht Wird mit mehr als einem Speichervorgang pro Satz oder Teilsatz von in das

Register eingegebenen Datenbits gearbeitet, so kann mit Hilfe einer einfachen Zähleranordnung eine Inversionsstufe für die ungeradzahlige Anzahl von Speichervorgängen eingeschaltet und für eine geradzahlige Anzahl von Speichervorgängen ausgeschaltet werden.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Datenspeicherschaltung mit einem Halbleiterbauelement, das zwei verschiedene Zustände annehmen kann, gekennzeichnet durch eine Einrichtung, die zur dynamischen Übertragung von binären Datenbits durch die Speicherschaltung das Hablleiterbauelement (Γ4) auf den einen Zustand einstellt und in diesem Zustand hält; und durch eine Einrichtung zum statischen Speichern der Datenbits mit einer Einrichtung, die bei Empfang einer Steuerspannung und des der Schaltung zugeleiteten Bits das Halbleiterbauelement (T4), wenn das zugeleitete Bit den einen Wert hat, in den einen Zustand und, wenn das zugeleitete Bit den anderen Wert hat, in den anderen Zustand schaltet

2. Datenspeicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleiterbauelement (7"4) ein Feldeffekttransistor mit auf elektrischem Wege veränderbarer Schwellenspannung ist.

3. Datenspeicherschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Feldeffekttransistor ein MNOS-Transistor ist.

4. Datenspeicherschaltung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß sie zwei, während zweier aufeinanderfolgender Zeitintervalle betreibbare Abschnitte aufweist, deren erster Signale vom Stufeneingang (16) auf einen mittleren Schaltungspunkt und deren zweiter Signale von diesem Schaltungspunkt auf den Stvfenausgang (16a) koppelt; daß das Halbleiterbauelement (74) ein Feldeffekttransistor mit auf elektrischem Wege veränderbarer Schwellenspannung ist und sich in einem (2) der beiden Abschnitte befindet; daß die Einrichtung, die das Halbleiterbauelement (Γ4) einitellt und in seinem Zustand hält, eine Einrichtung zum Betreiben des Transistors bei einer ersten Schwellenspannung für die dynamische Datenübertragung enthält; und daß die Einrichtung zum statischen Speichern eine Einrichtung enthält, die bei Anwesenheit eines Datensignals am Stufeneingang (16) und einer Steuersignaldarstellung (q>_lt ^₂) den Transistor, wenn das Datensignal den einen Binärwert darstellt, auf der ersten Schwellenspannung hält und, wenn das Datensignal den anderen Binärwert darstellt, die Schwellenspannung des Transistors auf einen zweiten Wert schaltet, derart, daß das Datensignal statisch gespeichert wird.

5. Datenspeicherschaltung nach Anspruch 4, gekennzeichnet durch eine Einrichtung zum Zurückschaltung vom statischen auf den dynamischen Betrieb mit einer Einrichtung zum Zuleiten eines Steuersignals an den Transistor (Γ4) zwecks Erzeugung eines Datensignals am Stufenausgang (16a), das der Schwellenspannung, auf die der Transistor eingestellt ist, entspricht, und zum anschließenden Zurückschalten des Transistors auf die erste Schwellenspannung.

6. Datenspeicherschaltung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der Feldeffekttransistor (Γ4) mit seiner Steuerelektrode an einen Eingangspunkt (46), mit seiner Source-Elektrode an einen ersten Betriebsspannungsanschluß (Ks₂) und mit seiner Drain-Elektrode an das eine Ende eines Lastelements (TS) angeschlossen ist, das mit seinem anderen Ende an einen zweiten Betriebssapnnungsanschluß (KjJ₂) angeschlossen ist; daß zwischen die Drain-Elektrode des Feldeffekttransistors (T4) und den Stufenausgang (16a) ein Torelement (Γ6) geschaltet ist; und daß vorgesehen sind: eine Einrichtung zum Einstellen der Schwellenspannung des Feldeffekttransistors (7*4) auf einen ersten Wert mit einer Einrichtung, welche die Source-Drain-Strecke des Feldeffekttransistors auf einem gegebenen Spannungswert hält und die

ίο Steuerlektrode mit einer Sperrspannung beaufschlagt; eine Einrichtung zum Koppeln von Datensignalen auf den Eingangspunkt (46) und eine Einrichtung, die bei Empfang von Signalen eines gegebenen Wertes die Schwellenspannung des FeIdeffekttransistors (T4) auf einen zweiten Wert einstellt, mit einer Einrichtung, welche die Source-Drain-Streckc des Feldeffekttransistors auf dem einen Spannungswert hält und die Steuerelektrode mit einer Durchlaßspannung beaufschlagt

ao

7. Datenspeicherschaltung nach Anspruch 6,

dadurch gekennzeichnet, daß der Eingangsabschnitt (1) der Stufe einen Eingangsanschluß (16) aufweist; daß die Einrichtung zum Einstellen des Feldeffekttransistors (7"4) und zum Koppeln von Datensignalen auf den Eingangspunkt (46) einen Signalübertragungsabschnitt mit einem zweiten Feldeffekttransistor (Tl), der mit seiner Steuerelektrode an den Eingangsanschluß (16), mit seiner Source-Elektrode an einen dritten Betriegsspannungsanschluß (Vs₁) und mit seiner Drain-Elektrode über ein Lastelement (Tl) an einen vierten Betriebsspannungsanschluß (VdJ angeschlossen ist, enthält und daß die an der Drain-Elektrode des zweiten Feldeffekttransistors (Tl) erzeugten Signale über ein Torelement (Γ3) auf den Eingangspunkt (46) gekoppelt werden.

8. Datenspeicherschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Lastelemente und die Torelemente Feldeffekttransistoren mit isolierter Steuerelektrode sind.

9. Datenspeicherschaltung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Einrichtung zum Einstellen des Feldeffekttransistors mit auf elektrischem Wege veränderbarer Schwellenspannung eine Einrichtung zum Zuleiten bestimmter gewählter Spannungen an den dritten und den vierten Betriebsspannungsanschluß sowie eine Einrichtung enthält, welche die Last- und Torelemente des Signalübertragungsabschnitts leitend macht, derart, daß die gewählten Spannungen vom dritten . und vom vierten Betriebsspannungsanschluß der Steuerelektrode des Feldeffekttransistors (T4) mit veränderbarer Schwellenspannung zugeleitet werden.