JP2003008370A - 差動信号出力装置、該差動信号出力装置を有する半導体集積回路装置、及び差動信号伝送システム - Google Patents

Abstract

(57)【要約】 【課題】 回路構成や製造ばらつきから生ずる応答特性
のずれ、配線遅延差から生ずる入力信号タイミングのず
れ等による差動出力端子の電圧オーバーシュート／アン
ダーシュートを抑制し、差動入力信号の安定した高速切
り替えを実現できる差動出力信号回路を提供すること。 【解決手段】 第１電流源Ｃ１を介して電源電圧ＶＤＤ
と接続されＰＭＯＳトランジスタＱ１、Ｑ２で構成され
る第１差動対と、第２電流源Ｃ２を介して接地電圧ＧＮ
Ｄと接続されＮＭＯＳトランジスタＱ３、Ｑ４で構成さ
れる第２差動対とが、差動出力端子ＯＵＴ、ＯＵＴＸで
互いに接続され、各差動対と電流源との接続ノードＮ
１、Ｎ２間にコンデンサＣＣ１が接続されて差動信号出
力回路が構成される。差動入力端子ＩＰ、ＩＭへの差動
入力信号の切り替わり時に差動対がオフ状態となって
も、コンデンサＣＣ１が過渡的な電流パスを形成してノ
ードＮ１、Ｎ２の電圧変動を抑制する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、伝送線路に差動信
号を出力する差動信号出力装置に関するものであり、特
に、高速なシリアル通信に用いて好適な差動信号出力装
置に関するものである。

【０００２】

【従来の技術】従来より、ＩＥＥＥ１３９４シリアルバ
スに代表される高速なシリアル通信においては、同軸ケ
ーブルやツイストペアケーブルを伝送線路として、差動
信号が伝送されている。この差動信号は、例えばＩＥＥ
Ｅ１３９４−１９９５規格では、差動振幅が２００ｍＶ
程度であり、データ転送レートが最大で４００メガビッ
ト／秒という高速なデータ転送速度を有しており、ＩＥ
ＥＥ１３９４ｂ規格では、差動振幅が８００ｍＶ程度で
あり、データ転送レートが最大で８００メガビット／秒
という高速なデータ転送速度である。

【０００３】この高速伝送を実現するために、差動出力
信号の駆動能力を高めた回路構成として、例えば、図９
に示すような差動信号出力回路１００が考えられてい
る。

【０００４】図９において、第１電流源Ｃ１を介して電
源電圧ＶＤＤと接続されるノードＮ１は、ＰＭＯＳトラ
ンジスタＱ１、Ｑ２のソース端子が共通に接続されてい
る。ＰＭＯＳトランジスタＱ１、Ｑ２のドレイン端子
は、各々ＮＭＯＳトランジスタＱ３、Ｑ４のドレイン端
子と接続され、差動出力端子ＯＵＴ、ＯＵＴＸとなる。
ＮＭＯＳトランジスタＱ３、Ｑ４のソース端子はノード
Ｎ２で共通に接続されて第２電流源Ｃ２を介して接地電
圧ＧＮＤに接続されている。また、ＰＭＯＳトランジス
タＱ１のゲート端子とＮＭＯＳトランジスタＱ３のゲー
ト端子とが接続されて一方の差動入力端子ＩＰを構成
し、ＰＭＯＳトランジスタＱ２のゲート端子とＮＭＯＳ
トランジスタＱ４のゲート端子とが接続されて他方の差
動入力端子ＩＮを構成している。

【０００５】インバータ構成をしたＰＭＯＳトランジス
タＱ１とＮＭＯＳトランジスタＱ３、及びＰＭＯＳトラ
ンジスタＱ２とＮＭＯＳトランジスタＱ４とにおいて、
ＰＭＯＳトランジスタＱ１、Ｑ２、及びＮＭＯＳトラン
ジスタＱ３、Ｑ４とが各々第１及び第２差動対を構成し
ている。そして、ソース電流側の第１電流源Ｃ１、及び
シンク電流側の第２電流源Ｃ２の電流を第１及び第２差
動対のうち何れの側のトランジスタに流すかを制御して
いる。これら２組の第１及び第２差動対を相互に接続し
て接続点を差動出力端子ＯＵＴ、ＯＵＴＸとすることに
より、差動入力ＩＰ，ＩＮに対する差動出力ＯＵＴ、Ｏ
ＵＴＸの応答において、差動出力端子ＯＵＴ、ＯＵＴＸ
にダイレクトにソース／シンク電流を供給して駆動する
ことができ、高速応答性を実現している。

【０００６】

【発明が解決しようとする課題】しかしながら、図９の
差動信号出力回路１００では、インバータ構成をしてい
る第１及び第２差動対Ｑ１とＱ２、Ｑ３とＱ４におい
て、ＰＭＯＳトランジスタＱ１、Ｑ２とＮＭＯＳトラン
ジスタＱ３、Ｑ４の各々のソース端子は、それぞれ第１
電流源Ｃ１を介して電源電圧ＶＤＤと、第２電流源Ｃ２
を介して接地電圧ＧＮＤとに接続されている。従って、
ＰＭＯＳトランジスタＱ１、Ｑ２のソース端子が接続さ
れているノードＮ１は、電源電圧ＶＤＤから第１電流源
Ｃ１の動作電圧分の電圧降下をした電圧になっており、
ＮＭＯＳトランジスタＱ３、Ｑ４のソース端子が接続さ
れているノードＮ２は、接地電圧ＧＮＤから第２電流源
Ｃ２の動作電圧分の電圧上昇をした電圧になっている。
ここで、第１及び第２電流源Ｃ１、Ｃ２をＭＯＳトラン
ジスタによるカレントミラー回路であるとし、ＭＯＳト
ランジスタの閾値を絶対値で０．７Ｖと仮定すると、第
１及び第２電流源Ｃ１、Ｃ２の動作電流は、トランジス
タサイズ、電流値にもよるが、１Ｖ程度と仮定すること
ができる。電源電圧ＶＤＤが３．３Ｖであれば、インバ
ータ構成の第１及び第２差動対Ｑ１とＱ２、Ｑ３とＱ４
のソース端子間には、３．３Ｖ−１Ｖ−１Ｖ＝１．３Ｖ
程度の電圧が印加されるにとどまる。ＭＯＳトランジス
タの閾値が０．７Ｖであるため、インバータ構成のトラ
ンジスタＱ１とＱ３、Ｑ２とＱ４の動作点である中間電
圧は、各ソース端子から０．６５Ｖ（＝１．３Ｖ／２）
となる。動作点は、入力信号の切り替わりの中心である
が、このポイントでインバータ構成のトランジスタＱ１
とＱ３、Ｑ２とＱ４は、共にオフ状態になってしまう。
即ち、差動入力信号の切り替わり時における過渡状態
で、インバータ構成のトランジスタＱ１とＱ３、Ｑ２と
Ｑ４が全てオフし電流パスが切断されてしまう期間を有
することとなる。

【０００７】図９の差動信号出力回路１００において、
第１及び第２電流源Ｃ１、Ｃ２は常時、一定電流を流し
つづけているので、電流パスが切断されてしまうと、第
１電流源Ｃ１に接続されているノードＮ１へは電流が流
れ込み、ノードＮ１に接続されているトランジスタＱ
１、Ｑ２のソース端子の容量成分や配線容量等の寄生の
容量成分に電荷を充電することとなりノードＮ１の電圧
は上昇する。同様に、第２電流源Ｃ２に接続されている
ノードＮ２からは電流が流れ出し、ノードＮ２に接続さ
れているトランジスタＱ３、Ｑ４のソース端子の容量成
分や配線容量等の寄生の容量成分から電荷を放電するこ
ととなりノードＮ２の電圧は下降する。

【０００８】差動入力信号の切り替わり期間が終了する
と、切り替わり前には非導通であった側のトランジスタ
が導通し電流パスが再び接続される。この時、電流パス
が切断されていた期間に充電／放電されていた電荷がこ
の電流パスを介して差動出力端子ＯＵＴ、ＯＵＴＸに放
電／充電される。即ち、切り替わり直後に差動出力端子
ＯＵＴ、ＯＵＴＸに電圧オーバーシュート／アンダーシ
ュートが発生してしまい問題である。

【０００９】また、図９の差動信号出力回路１００や、
図９における２組の第１及び第２差動対Ｑ１とＱ２、Ｑ
３とＱ４のうち何れか一方を抵抗素子等で置き換えたタ
イプの差動信号出力回路、更には高速伝送用に限らず一
般的な用途においても使用される、図１０の受動負荷、
あるいは能動負荷を備えた公知の差動信号出力回路にお
いて、各々対となるトランジスタＱ１とＱ２、Ｑ３とＱ
４、Ｑ５とＱ６、Ｑ７とＱ８間に、製造ばらつきによる
素子特性の違いが生ずる場合がある。この素子特性の違
いから応答特性の違いが生じ、差動対Ｑ１とＱ２乃至Ｑ
７とＱ８への差動入力信号の切り替わり時に動作タイミ
ングがずれて、差動対を構成する両トランジスタＱ１と
Ｑ２乃至Ｑ７とＱ８が共にオフ状態となる期間が存在す
る虞がある。この場合にも、電流源Ｃ１、Ｃ２、Ｃ３、
Ｃ４からの電流パスが切断されてしまうため、電流源Ｃ
１乃至Ｃ４に接続されているノードＮ１、Ｎ２、Ｎ３、
Ｎ４の電圧が過渡的に変動し、次のタイミングで差動対
Ｑ１とＱ２乃至Ｑ７とＱ８の他方のトランジスタがオン
したタイミングで差動出力端子に伝播し、差動出力端子
にオーバーシュート、あるいはアンダーシュートが発生
してしまい問題である。

【００１０】更に、差動入力信号における配線遅延差な
どが存在すると、差動対Ｑ１とＱ２乃至Ｑ７とＱ８の切
り替わりタイミングにずれが生ずることとなる。この場
合にも、遅延関係が差動対Ｑ１とＱ２乃至Ｑ７とＱ８を
共にオフする期間を発生させるように付加されれば、上
記の説明と同様に差動出力端子に電圧オーバーシュート
／アンダーシュートが発生してしまい問題である。

【００１１】本発明は前記従来技術の問題点を解消する
ためになされたものであり、高速動作を要する差動信号
出力装置においても、装置構成、あるいは製造ばらつき
から生ずる応答特性のずれ、配線遅延の差から生ずる差
動入力信号のタイミングのずれ等による差動出力端子の
電圧オーバーシュート／アンダーシュートを抑制して、
差動入力信号の安定した高速切り替えを実現できる差動
出力信号装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】前記目的を達成するため
に、請求項１に係る差動信号出力装置は、差動信号を入
力する差動対と、差動対の一端に接続され、差動対に電
流を供給する電流源と、電流源から差動対の各構成トラ
ンジスタへの分岐ノードと、低インピーダンスノードと
の間に接続されるコンデンサとを備えることを特徴とす
る。また、請求項６に係る差動信号出力装置は、請求項
１乃至５の少なくとも何れか１項に記載の差動信号出力
装置において、コンデンサは、差動対への電流が過渡的
に遮断された際、電流源が供給する電流を過渡的に流す
電流パスを形成することを特徴とする。

【００１３】請求項１の差動信号出力装置では、差動対
の一端に接続された電流源から供給される電流を、差動
対への差動入力信号により、差動対の各構成トランジス
タ間で切り替える際の過渡期間において、電流源から差
動対の各構成トランジスタへの分岐ノードと、低インピ
ーダンスノードとの間に接続されているコンデンサを介
して過渡的に電流が流れる。請求項６の差動信号出力装
置では、コンデンサが、差動対への電流が過渡的に遮断
された際に電流パスを形成し、電流源が供給する電流を
過渡的に流す。

【００１４】これにより、差動対を構成する各構成トラ
ンジスタ間に製造ばらつきによる素子特性の違いにより
差動対の応答特性の違いが生じ、差動入力信号の切り替
わり時に動作タイミングがずれて両トランジスタが共に
オフ状態となる期間が存在しても、コンデンサを介して
低インピーダンスノードとの間で過渡的な電流パスが確
保されるので、差動対と電流源との接続ノードの電圧が
変動することはない。従って、差動入力信号の切り替わ
りの終了により差動対の他方の構成トランジスタがオン
するタイミングで、差動出力端子に電圧オーバーシュー
トや電圧アンダーシュートが発生することはない。差動
入力信号の高速な切り替えに対しても安定した差動出力
信号を得ることができる。

【００１５】また、請求項２に係る差動信号出力装置
は、請求項１に記載の差動信号出力装置において、低イ
ンピーダンスノードは、電源電圧、あるいは接地電圧で
あることを特徴とする。

【００１６】請求項２の差動信号出力装置では、差動入
力信号の切り替わり時に、コンデンサに流れる過渡的な
電流は、電源電圧、あるいは接地電圧という低インピー
ダンスノードとの間で流れる。

【００１７】これにより、電源電圧、あるいは接地電圧
という低インピーダンスノードとの間で過渡的な電流が
流れるので、過渡電流の供給能力を十分に確保すること
ができ、差動対と電流源との接続ノードの電圧変動を確
実に抑制することができる。従って、差動出力端子にお
ける電圧オーバーシュートや電圧アンダーシュートを確
実に抑制することができる。

【００１８】また、請求項３に係る差動信号出力装置
は、差動信号を入力する差動対と、差動対の一端に接続
され、差動対に電流を供給する第１電流源と、第１電流
源から差動対の各構成トランジスタへの分岐ノードと電
流供給装置との間に接続されるコンデンサとを備えるこ
とを特徴とする。また、請求項４に係る差動信号出力装
置は、請求項３に記載の差動信号出力装置において、電
流供給装置は、第２電流源であることを特徴とする。

【００１９】請求項３の差動信号出力装置では、差動対
の一端に接続された第１電流源から供給される電流を、
差動対への差動入力信号により、差動対の各構成トラン
ジスタ間で切り替える際の過渡期間において、電流源か
ら差動対の各構成トランジスタへの分岐ノードと電流供
給装置との間に接続されているコンデンサを介して過渡
的な電流が流れる。また、請求項４の差動信号出力装置
では、第１電流源と同等以上の電流供給能力を有する第
２電流源から過渡電流を供給する。

【００２０】これにより、電流供給装置が、第１電流源
の出力する電流値と同等以上の電流供給能力を有してい
れば、過渡電流の供給能力を十分に確保することがで
き、差動対と電流源との接続ノードの電圧変動を確実に
抑制することができる。従って、差動出力端子における
電圧オーバーシュートや電圧アンダーシュートを確実に
抑制することができる。

【００２１】また、請求項５に係る差動信号出力装置
は、請求項４に記載の差動信号出力装置において、第１
導電型で構成される第１差動対と、第１差動対の一端に
接続され、第１差動対に電流を供給する第１電流源と、
差動出力端子を第１差動対の差動出力端子に接続し、第
２導電型で構成される第２差動対と、第２差動対の一端
に接続され、第２差動対に電流を供給する第２電流源
と、第１電流源から第１差動対の各構成トランジスタへ
の第１分岐ノードと、第２電流源から第２差動対の各構
成トランジスタへの第２分岐ノードとの間に接続される
コンデンサとを備えることを特徴とする。また、請求項
６に係る差動信号出力装置は、請求項１乃至５の少なく
とも何れか１項に記載の差動信号出力装置において、コ
ンデンサは、第１差動対あるいは第２差動対の少なくと
も何れか一方への電流が過渡的に遮断された際、第１電
流源と第２電流源との間で電流を過渡的に流す電流パス
を形成することを特徴とする。

【００２２】請求項５の差動信号出力装置では、差動出
力端子間が接続された第１及び第２差動対の各々の一端
に接続された第１及び第２電流源から供給される電流
を、第１及び第２差動対への差動入力信号により、各構
成トランジスタ間で導通関係を切り替える際の過渡期間
において、第１及び第２分岐ノード間に接続されている
コンデンサを介して第１電流源と第２電流源との間で過
渡的な電流が流れる。請求項６の差動信号出力装置で
は、コンデンサが、第１及び第２差動対への電流が過渡
的に遮断された際に電流パスを形成し、第１及び第２電
流源間の電流を過渡的に流す。

【００２３】これにより、装置構成により、差動入力信
号の切り替わり時に第１及び第２差動対を構成するトラ
ンジスタがオフ状態となっても、また、製造ばらつきに
より第１あるいは第２差動対を構成する各構成トランジ
スタ間に素子特性の違いが生じ、第１あるいは第２差動
対の応答特性のアンバランスにより切り替わり時に動作
タイミングがずれて第１あるいは第２差動対のトランジ
スタがオフ状態となる期間が存在しても、コンデンサを
介して第１電流源と第２電流源との間で過渡的な電流パ
スが確保されるので、第１及び第２差動対と第１及び第
２電流源との各接続ノードの電圧が変動することはな
い。従って、差動入力信号の切り替わりの終了により第
１及び第２差動対の他方の構成トランジスタがオンする
タイミングで、差動出力端子に電圧オーバーシュートや
電圧アンダーシュートが発生することはない。差動入力
信号の高速な切り替えに対しても安定した差動出力信号
を得ることができる。

【００２４】また、請求項７に係る差動信号出力装置
は、請求項６に記載の差動信号出力装置において、差動
信号出力装置における負荷インピーダンスに比して、コ
ンデンサに過渡的な電流が流れる過渡応答周波数におけ
るコンデンサのインピーダンスが小さいことを特徴とす
る。

【００２５】請求項７の差動信号出力装置では、コンデ
ンサに過渡的な電流が流れる過渡応答周波数におけるコ
ンデンサのインピーダンスを、差動信号出力装置におけ
る負荷インピーダンスに比して、小さくなるようにコン
デンサの容量値を設定する。

【００２６】これにより、過渡応答時に過渡的な電流を
流すコンデンサのインピーダンスが、負荷インピーダン
スよりも小さいので、差動対と電流源との接続点の電圧
変動を有効に抑制することができる。

【００２７】また、請求項８に係る半導体集積回路装置
は、差動入力信号間、及び差動出力信号間を各々配線
し、第１導電型の構成トランジスタを対称に配置してな
る第１差動対と、第１差動対の一端に接続され、第１導
電型の各構成トランジスタへの接続配線が対称になるよ
うに配置された第１電流源と、第１差動対に対向して配
置され、差動入力信号間、及び差動出力信号間を各々配
線して、第２導電型の構成トランジスタを対称に配置し
てなる第２差動対と、第２差動対の一端に接続され、第
２導電型の各構成トランジスタへの接続配線が対称にな
るように配置された第２電流源と、第１電流源から第１
導電型の各構成トランジスタへの接続配線の第１分岐ノ
ードと、第２電流源から第２導電型の各構成トランジス
タへの接続配線の第２分岐ノードとの間に接続され、第
１差動対と第２差動対とに囲まれた領域に配置したコン
デンサとを備えた差動信号出力装置を有することを特徴
とする。

【００２８】請求項８の半導体集積回路装置では、差動
入力信号間、及び差動出力信号間を各々配線する。ま
た、第１及び第２差動対の各構成トランジスタ、第１及
び第２電流源を各々対称に配置する。更に、各々対称配
置された第１及び第２差動対の各構成トランジスタを対
向させて配置する。そして、第１及び第２差動対とに囲
まれた領域にコンデンサを配置して差動信号出力装置を
構成する。

【００２９】これにより、差動信号出力装置を構成する
各構成素子を対称配置することにより、構成素子間の素
子特性のばらつきを最小限に抑え、また差動入力信号間
や差動出力信号間の配線負荷をバランスさせることがで
き、差動信号間の伝搬遅延の差異を最小限に抑えること
ができる。同時に、各構成素子、配線に対するコンデン
サの配置の対称性を高めることができるので、コンデン
サによる差動入力信号の切り替わり時における第１及び
第２差動対と第１及び第２電流源との各接続ノードの電
圧変動のアンバランスを最小限に抑制することができ
る。従って、差動出力端子の電圧オーバーシュートや電
圧アンダーシュートを有効に抑制することができる。更
に、半導体集積回路装置上の熱源からの位置に応じてチ
ップの温度が異なるという、いわゆる熱勾配を有する場
合に、熱源に対して対称的なレイアウトパターンを有し
ていれば、各構成素子を同様の温度特性で動作させるこ
とができる。また、差動入力信号間や差動出力信号間の
配線の配線種、配線経路等を同一にして配線してやれ
ば、配線負荷をより良くバランスさせることができ好都
合である。

【００３０】また、請求項９に係る差動信号伝送システ
ムは、差動信号を入力する、第１導電型で構成された第
１差動入力部と、第１差動入力部に電流を供給する第１
電流供給部と、差動出力端子を前記第１差動入力部の差
動出力端子に接続し差動信号を入力する、第２導電型で
構成された第２差動対と、第２差動入力部に電流を供給
する第２電流入力部と、第１差動入力部と第１電流入力
部との接続ノードと、第２差動入力部と第２電流入力部
との接続ノードとの間に接続されるコンデンサとを備え
た差動信号出力装置を有してなることを特徴とする。

【００３１】これにより、差動入力信号に応答する差動
出力信号に電圧オーバーシュートや電圧アンダーシュー
トを含むことはなく、差動入力信号の高速な切り替えに
対しても安定した差動出力信号が得られる差動信号伝送
システムを提供することができる。

【００３２】

【発明の実施の形態】以下、本発明の差動信号出力装
置、差動信号出力装置を有する半導体集積回路装置、及
び差動信号伝送システムについて具体化した実施形態を
図１乃至図８に基づき図面を参照しつつ詳細に説明す
る。図１は、第１実施形態の差動信号出力回路を示す回
路図である。図２は、第１実施形態における電流源の回
路例を示す回路図である。図３は、第１実施形態におけ
るコンデンサの具体例を示す回路図である。図４は、第
１実施形態の具体例を示す回路図である。図５は、第１
実施形態の具体例のシミュレーション結果による差動出
力波形を示す波形図である。図６は、第１実施形態の差
動信号出力回路のレイアウトを示すパターン図である。
図７は、第２実施形態の差動信号出力回路を示す回路図
である。図８は、差動信号伝送システムの一例を示すブ
ロック図である。

【００３３】図１に示す第１実施形態の差動信号出力回
路１では、図９に示す従来技術における差動信号出力回
路１００に加えて、ノードＮ１、Ｎ２間にコンデンサＣ
Ｃ１が追加されて構成されている。図１では、差動信号
伝送システムにおいて差動出力端子ＯＵＴ、ＯＵＴＸに
接続される負荷も記載されている。即ち、各差動出力端
子ＯＵＴ、ＯＵＴＸに接続される抵抗負荷ＲＬと、各抵
抗負荷ＲＬと接地電圧ＧＮＤとの間に接続されている容
量負荷ＣＬとにより負荷回路を構成している。また、図
２に示すように、第１電流源Ｃ１、及び第２電流源Ｃ２
の回路例として、各々、制御電圧をゲート端子に入力し
たＰＭＯＳトランジスタ、及びＮＭＯＳトランジスタを
使用することができる。更に、図３に示すように、コン
デンサＣＣ１の具体例として、ＮＭＯＳトランジスタの
ゲート容量を利用することができる。

【００３４】差動入力端子ＩＰ、ＩＭへ差動入力信号の
うち、差動入力端子ＩＰへの信号の電圧レベルが差動入
力端子ＩＭへの信号の電圧レベルに比して高い場合に
は、第１差動対を構成するＰＭＯＳトランジスタＱ１、
Ｑ２については、トランジスタＱ１がオフ状態となりト
ランジスタＱ２がＯＮ状態となる。また、第２差動対を
構成するＮＭＯＳトランジスタＱ３、Ｑ４については、
トランジスタＱ３がオン状態となりトランジスタＱ４が
オフ状態となる。従って、これらの２組の差動対が構成
する定常的な電流パスは、第１電流源Ｃ１からＰＭＯＳ
トランジスタＱ２を介して差動出力端子ＯＵＴＸの電圧
レベルを上昇させる。更に差動出力端子ＯＵＴＸに供給
された第１電流源Ｃ１からの電流は、２つの負荷抵抗Ｒ
Ｌを介して差動出力端子ＯＵＴからＮＭＯＳトランジス
タＱ３を介して第２電流源Ｃ２から接地電圧ＧＮＤに流
れる。差動出力端子ＯＵＴは電流をひかれることとな
り、電流を供給される差動出力端子ＯＵＴＸに比して低
い電圧レベルとなる。この結果、差動出力端子ＯＵＴ、
ＯＵＴＸには、差動出力端子ＯＵＴＸをハイレベルとす
る差動出力信号が出力される。差動入力端子ＩＰへの信
号の電圧レベルが差動入力端子ＩＭへの信号の電圧レベ
ルに比して低い場合には、電圧関係を入れ替えてやれば
同様な動作をすることとなり、差動出力端子ＯＵＴをハ
イレベルとする差動出力信号が出力される。以上が差動
入力端子ＩＰ、ＩＭ間における信号の電圧レベルの大小
関係が切り替わらない場合の定常状態における差動信号
出力回路１の動作である。

【００３５】次に、上記の定常状態から差動入力端子Ｉ
Ｐ、ＩＭの信号の電圧レベルが切り替わる場合について
説明する。図１における回路構成では、電源電圧ＶＤ
Ｄ、ＭＯＳトランジスタＱ１乃至Ｑ４の閾値電圧、第１
及び第２電流源Ｃ１、Ｃ２における電圧降下、差動入力
信号の電圧レベル等の諸条件により、差動入力端子Ｉ
Ｐ、ＩＭへの信号の切り替わり期間において第１及び第
２差動対を構成しているＭＯＳトランジスタＱ１とＱ
２、Ｑ３とＱ４が、全てオフ状態となってしまう場合が
ある。また、製造ばらつきによる各構成トランジスタＱ
１乃至Ｑ４の素子特性の違いや、差動入力端子ＩＰ、Ｉ
Ｍの信号配線等における寄生抵抗・寄生容量等から生ず
る伝播信号の伝播遅延の違いから切り替わり時の応答特
性にずれを生じ、第１差動対を構成するＰＭＯＳトラン
ジスタＱ１とＱ２、あるいは第２差動対を構成するＮＭ
ＯＳトランジスタＱ３とＱ４の少なくとも何れか一方が
オフ状態となってしまう場合がある。

【００３６】このとき、定常的な電流パスが遮断されて
しまう。しかしながら、第１及び第２電流源Ｃ１、Ｃ２
は、常に一定電流を流しつづけるので、第１及び第２電
流源Ｃ１、Ｃ２が接続されているノードＮ１、Ｎ２に
は、定常的な電流パスが遮断されているにも関わらず電
流が流れ続けようとする。コンデンサＣＣ１が無けれ
ば、ノードＮ１には第１電流源Ｃ１からの電流が流れ込
みノードＮ１に接続されている容量成分を充電すること
によりノードＮ１の電圧は過渡的に上昇する。また、ノ
ードＮ２からは第２電流源Ｃ２への電流が流れ出しノー
ドＮ２に接続されている容量成分を放電することにより
ノードＮ２の電圧は過渡的に下降する。

【００３７】第１実施形態の差動信号出力回路１には、
ノードＮ１及びＮ２間にコンデンサＣＣ１が接続されて
いるため、差動入力端子ＩＰ、ＩＭへの信号の切り替わ
り時に電流パスが過渡的に遮断されてしまう場合におい
て、過渡的な電流をコンデンサＣＣ１を介して流すこと
ができる。この過渡電流は、差動入力端子ＩＰ、ＩＭに
印加される差動入力信号の過渡的な切り替わり時間にの
み流れる電流であり、周波数成分を有する交流的な電流
である。またコンデンサＣＣ１は、その素子特性から流
れ込む過渡電流の周波数に反比例するインピーダンスを
有する。従って、過渡電流が有する周波数成分、即ち切
り替わり時の電流パスの遮断時間に応じて、コンデンサ
ＣＣ１のインピーダンスを適宜に調整すれば、特定の周
波数成分を有する過渡電流に対してコンデンサＣＣ１の
有するインピーダンスを小さく設定することができ、コ
ンデンサＣＣ１は過渡電流を充分に流すことができる。
ここで、差動信号出力回路１の回路動作の対称性から第
１電流源Ｃ１と第２電流源Ｃ２との電流値は同じ値に設
定してあるので、コンデンサを介して第１電流源Ｃ１か
ら第２電流源Ｃ２に流れる過渡電流はバランスし、ノー
ドＮ１、Ｎ２に接続されている容量成分を充／放電する
ことはなく、ノードＮ１、Ｎ２の過渡的な電圧変動は無
い。従って、この電圧変動に起因する差動出力端子ＯＵ
Ｔ、ＯＵＴＸの電圧オーバーシュート／アンダーシュー
トを抑制することができる。

【００３８】コンデンサＣＣ１のインピーダンスは、差
動入力信号の切り替わり時における電流パスの過渡的な
遮断時間を、コンデンサＣＣ１に流れる過渡電流パルス
の周期として周波数成分をｆとすると、コンデンサＣＣ
１の容量値をＣとして、 Ｘｃ＝１／（２πｆＣ） として求められる。このインピーダンスＸｃを、差動信
号出力回路１の負荷抵抗ＲＬ×２に対して充分に小さく
設定してやれば（Ｘｃ＜＜ＲＬ×２）、ノードＮ１、Ｎ
２に現れる電圧変動を殆んど無視できるレベルにまで抑
制することができる。従来技術において電流パスの過渡
的な遮断時間に発生するノードＮ１、Ｎ２の電圧変動が
そのまま差動出力端子ＯＵＴ、ＯＵＴＸに移った後、負
荷抵抗ＲＬ×２で接続されて電圧オーバーシュート／ア
ンダーシュートの電圧ピーク値が決定されるのであるか
ら、負荷抵抗ＲＬ×２に比して充分小さなインピーダン
スＸｃを有するコンデンサＣＣ１でノードＮ１、Ｎ２間
を接続してやれば、ノードＮ１、Ｎ２の電圧変動、即
ち、差動出力端子の電圧オーバーシュート／アンダーシ
ュートは殆んど発生しなくなるからである。尚、電流パ
スの遮断時間は、回路シミュレーション等により容易に
算出することができる。

【００３９】図４に第１実施形態の具体例を示す。基本
的な回路接続は図１における第１実施形態の差動信号出
力回路１と同じである。第１電流源Ｃ１は、ＰＭＯＳト
ランジスタＣ０１との間で第１カレントミラー回路を構
成している。同様に第２電流源Ｃ２は、ＮＭＯＳトラン
ジスタＣ０２との間で第２カレントミラー回路を構成し
ている。第１カレントミラー回路と第２カレントミラー
回路とは、ＰＭＯＳトランジスタＣ０１とＮＭＯＳトラ
ンジスタＣ０２とが接続されることにより同一の電流値
が流れるように構成されており、第１及び第２電流源Ｃ
１、Ｃ２は同一電流値を出力する。そして、第２カレン
トミラー回路のゲート端子ＶＲ１の電圧を調整可能とし
て、電流値を可変としている。第１及び第２電流源を構
成するＭＯＳトランジスタＣ０１、Ｃ１、Ｃ０２、Ｃ
２、及び第１及び第２差動対を構成するＭＯＳトランジ
スタＱ１乃至Ｑ４のバックゲート端子は、電源電圧ＶＤ
Ｄ（ＰＭＯＳトランジスタの場合）、及び接地電圧ＧＮ
Ｄ（ＮＭＯＳトランジスタの場合）に接続されている。
ノードＮ１、Ｎ２間には、コンデンサＣＣ１が接続され
ている。また、差動出力端子ＴＰＢ、ＴＰＢＸには、負
荷抵抗ＲＬ、ＲＬＸが接続され、負荷抵抗ＲＬ、ＲＬＸ
の他端は負荷容量ＣＬに共通に接続され、更に負荷容量
ＣＬの他端は接地電圧ＧＮＤに接続されている。各構成
素子のパラメータは表１のとおりである。

【表１】

【００４０】表１のパラメータを有する図４の回路にお
いて、電源電圧ＶＤＤを３．３Ｖとし、差動入力信号を
５００ＭＨｚのスキューの無い台形波として、Ｂｓｉｍ
３モデルを使用してスパイスシミュレータによる過渡解
析を行った結果を図５（Ｂ）に示す。波形は差動出力端
子ＴＰＢ、ＴＰＢＸに出力される差動出力信号である。
参考のため、図５（Ａ）に、図４におけるコンデンサＣ
Ｃ１を削除した従来技術の差動信号出力回路１００につ
いて同様の条件で行ったシミュレーション結果の差動出
力信号波形を示す。

【００４１】図５（Ａ）の波形から、差動出力信号の切
り替わり時に、ローレベルからハイレベルへの遷移に対
して６０ｍＶ程度の電圧オーバーシュートが発生し、ハ
イレベルからローレベルへの遷移に対して−１２０ｍＶ
程度の電圧アンダーシュートが発生していることが確認
できる。また、電圧オーバーシュート／アンダーシュー
トの電圧パルス周期は２５０ｐｓｅｃ程度であり、周波
数として４ＧＨｚ程度であることを確認することができ
る。これに対して、図５（Ｂ）に示すように、過渡電流
パス用のコンデンサＣＣ１を追加した第１実施形態の差
動信号出力回路１では、電圧オーバーシュートは４０ｍ
Ｖ以下に抑制され、電圧アンダーシュートは−３０ｍＶ
以下に抑制されていることが確認できる。このときのコ
ンデンサＣＣ１の容量値は１０ｐＦであり、周波数４Ｇ
ＨｚではコンデンサＣＣ１のインピーダンスは、 Ｘｃ（４ＧＨｚ）＝１／（２π×４ＧＨｚ×１０ｐＦ）
≒４Ω となる。差動出力端子ＴＰＢ、ＴＰＢＸの負荷抵抗ＲＬ
が５５Ωであるので、ＲＬ×２＝１１２Ωに対してコン
デンサＣＣ１のインピーダンスが充分に小さくなってい
ることがわかる。このため、従来技術における、負荷抵
抗１１２Ωで発生していた電圧オーバーシュート／アン
ダーシュートを、第１実施形態におけるコンデンサＣＣ
１のインピーダンス４Ωでは充分に小さくすることがで
きる。

【００４２】図６に示すように、第１実施形態の差動信
号出力回路１を半導体集積回路装置としてレイアウトす
る場合には、第１及び第２差動対を構成するＭＯＳトラ
ンジスタＱ１乃至Ｑ４を対称に配置することが好まし
い。更に、第１及び第２電流源Ｃ１、Ｃ２についても対
称配置することが好ましい。そして、第１及び第２差動
対を構成するＭＯＳトランジスタＱ１乃至Ｑ４で囲まれ
た領域にコンデンサＣＣ１を対称配置することが好まし
い。ここで、コンデンサＣＣ１は、占有面積に対して大
きな容量値を確保することができるＭＯＳトランジスタ
のゲート容量を使用するＭＯＳコンデンサＣＭ１、ＣＭ
２と、容量値の面積効率は高くないが精度よく容量値を
設定することができる平行平板型のコンデンサＣＰとの
両タイプを使用して構成することが好ましい。これによ
り、ＭＯＳコンデンサＣＭ１、ＣＭ２により大まかな容
量値を設定しておき、平行平板コンデンサＣＰにより容
量値の微調整を行うことができ、最小の面積で精度よく
コンデンサＣＣ１を構成することができる。精度向上を
図るため、ＭＯＳコンデンサＣＭ１、ＣＭ２の中間に平
行平板コンデンサＣＰを配置する等、対称性を考慮した
配置を行うことが好ましい。ここで、平行平板コンデン
サＣＰに使用される平行平板とは、例えば、拡散層とメ
タル層、あるいはメタル層同士等、半導体集積回路装置
の構成要素を適宜に組合わせることにより構成すること
ができる。尚、図６では、平行平板コンデンサＣＰを中
心に配置し、その両側にＭＯＳコンデンサＣＭ１、ＣＭ
２を配置する構成を示したが、配置関係を逆にしてＭＯ
Ｓコンデンサを中心に配置する他、配置の対称性を維持
することができる配置関係であれば同様の効果を有する
ことはいうまでもない。

【００４３】ここで、対称的な配置を行うことにより、
イオン打ち込み量の擾乱等による拡散濃度差や配線層の
シート抵抗差、化学反応のミクロな不均一等による層間
絶縁膜の厚みの違い等に起因する製造工程における各構
成素子間の条件不均一を相殺することができ、製造ばら
つきにおける素子間の特性差を最小限に抑制することが
できる。また、半導体集積回路装置の回路動作に伴う発
熱があると、半導体集積回路装置上の熱源からの位置に
応じてチップ上の温度が異なるという、いわゆる熱勾配
を有する場合がある。このとき、熱源に対して対称的な
レイアウトパターンを有していれば、各構成素子を同様
の温度特性で動作させることができる。図６の場合、紙
面上部、あるいは下部に熱源があれば、各構成素子が受
ける温度特性を一致させることができる。

【００４４】以上詳細に説明したとおり、第１実施形態
に係る差動信号出力回路１、及びこの差動信号出力回路
１を有する半導体集積回路装置では、回路構成により、
差動入力信号の切り替わり時に第１及び第２差動対を構
成するトランジスタＱ１乃至Ｑ４がオフ状態となって
も、また、製造ばらつきにより第１あるいは第２差動対
を構成する各構成トランジスタＱ１乃至Ｑ４間に素子特
性の違いが生じ、第１あるいは第２差動対の応答特性の
アンバランスにより切り替わり時に動作タイミングがず
れて第１あるいは第２差動対のトランジスタＱ１とＱ２
あるいはＱ３とＱ４がオフ状態となる期間が存在して
も、コンデンサＣＣ１を介して第１電流源Ｃ１と第２電
流源Ｃ２との間で電流パスが確保されるので、第１及び
第２差動対と第１及び第２電流源Ｃ１、Ｃ２との各接続
ノードＮ１、Ｎ２の電圧が変動することはない。従っ
て、差動入力信号の切り替わりの終了により第１及び第
２差動対の他方の構成トランジスタがオンするタイミン
グで、差動出力端子ＯＵＴ、ＯＵＴＸ（第１実施形態の
具体例においては、ＴＰＢ、ＴＰＢＸ）に電圧オーバー
シュートや電圧アンダーシュートが発生することはな
い。差動入力信号の高速な切り替えに対しても安定した
差動出力信号を得ることができる。

【００４５】このとき、過渡応答時に過渡的な電流を流
すコンデンサＣＣ１のインピーダンスＸｃが、負荷イン
ピーダンスＲＬ×２よりも小さいので、ノードＮ１、Ｎ
２の電圧変動を有効に抑制することができる。

【００４６】また、差動信号出力回路１を構成する各構
成素子を対称配置することにより、構成素子間の素子特
性のばらつきを最小限に抑え、また差動入力信号間や、
差動出力信号間の配線を等長配線とすることにより、差
動信号間の伝搬遅延の差異を最小限に抑えることができ
る。同時に、各構成素子、配線に対するコンデンサＣＣ
１の配置の対称性を高めることができるので、コンデン
サＣＣ１による差動入力信号の切り替わり時における第
１及び第２差動対と第１及び第２電流源Ｃ１、Ｃ２との
各接続ノードＮ１、Ｎ２の電圧変動のアンバランスを最
小限に抑制することができる。従って、差動出力端子Ｏ
ＵＴ、ＯＵＴＸの電圧オーバーシュートや電圧アンダー
シュートを有効に抑制することができる。更に、半導体
集積回路装置上の熱源からの位置に応じてチップの温度
が異なるという、いわゆる熱勾配を有する場合に、熱源
に対して対称的なレイアウトパターンを有していれば、
各構成素子を同様の温度特性で動作させることができ
る。

【００４７】図７に示す第２実施形態の差動信号出力回
路２Ａ、２Ｂ、２Ｃ、２Ｄでは、図１０に示す従来技術
における差動信号出力回路２００Ａ、２００Ｂに加え
て、差動対と電流源との接続ノードＮ３ｎ、Ｎ４ｎと電
源電圧ＶＤＤとの間にコンデンサＣＣ２ｎ、ＣＣ３ｎが
接続され、あるいは接続ノードＮ３ｐ、Ｎ４ｐと接地電
圧ＧＮＤとの間にコンデンサＣＣ２ｐ、ＣＣ３ｐが接続
されて構成されている。また、第１実施形態と同様に、
電流源Ｃ３ｎ、Ｃ４ｎを図２に示すＮＭＯＳトランジス
タで構成し、電流源Ｃ３ｐ、Ｃ４ｐを図２に示すＰＭＯ
Ｓトランジスタで構成することができる。更に、コンデ
ンサＣＣ２ｎ、ＣＣ３ｎを図３に示すＮＭＯＳトランジ
スタで構成し、コンデンサＣＣ２ｐ、ＣＣ３ｐを図３に
示すＮＭＯＳトランジスタに対して極性を反転したＰＭ
ＯＳトランジスタで構成することができる。

【００４８】第２実施形態では、過渡的な電流を流すコ
ンデンサＣＣ２ｎ、ＣＣ３ｎ、ＣＣ２ｐ、ＣＣ３ｐの一
方を電源電圧ＶＤＤや、接地電圧ＧＮＤといった低イン
ピーダンスノードに接続することにより構成している。
図７における（Ａ）は、差動信号出力回路２Ａ、２Ｃを
構成する際、受動負荷を使用する場合であり、（Ｂ）
は、差動信号出力回路２Ｂ、２Ｄを構成する際、能動負
荷を使用する場合である。何れの場合にも、同様の効果
を奏することができる。具体的動作については、第１実
施形態における場合と同様であるので、ここでの説明は
省略する。

【００４９】また、第２実施形態においても、半導体集
積回路装置上にレイアウトする場合には、各構成素子は
対称性を有して配置することが好ましい。

【００５０】以上説明したとおり、第２実施形態に係る
差動信号出力回路２Ａ乃至２Ｄ、及びこの差動信号出力
回路２Ａ乃至２Ｄを有する半導体集積回路装置では、差
動対を構成する各構成トランジスタＱ５ｎとＱ６ｎ、Ｑ
７ｎとＱ８ｎ、Ｑ５ｐとＱ６ｐ、Ｑ７ｐとＱ８ｐ間に製
造ばらつきによる素子特性の違いにより差動対の応答特
性の違いが生じ、差動入力信号の切り替わり時に動作タ
イミングがずれて両トランジスタＱ５ｎとＱ６ｎ、Ｑ７
ｎとＱ８ｎ、Ｑ５ｐとＱ６ｐ、Ｑ７ｐとＱ８ｐがオフ状
態となる期間が存在しても、コンデンサＣＣ２ｎ、ＣＣ
３ｎ、ＣＣ２ｐ、ＣＣ３ｐを介して低インピーダンスノ
ードである電源電圧ＶＤＤ、あるいは接地電圧ＧＮＤと
の間で電流パスが確保されるので、差動対と電流源Ｃ３
ｎ、Ｃ４ｎ、Ｃ３ｐ、Ｃ４ｐとの接続ノードＮ３ｎ、Ｎ
４ｎ、Ｎ３ｐ、Ｎ４ｐの電圧が変動することはない。従
って、差動入力信号の切り替わりの終了により差動対の
他方の構成トランジスタがオンするタイミングで、差動
出力端子に電圧オーバーシュートや電圧アンダーシュー
トが発生することはない。差動入力信号の高速な切り替
えに対しても安定した差動出力信号を得ることができ
る。

【００５１】電源電圧ＶＤＤ、あるいは接地電圧ＧＮＤ
という低インピーダンスノードとの間で過渡電流が流れ
るので、過渡電流の供給能力を十分に確保することがで
き、差動対と電流源との接続ノードＮ３ｎ、Ｎ４ｎ、Ｎ
３ｐ、Ｎ４ｐの電圧変動を確実に防止することができ
る。従って、差動出力端子における電圧オーバーシュー
トや電圧アンダーシュートを確実に防止することができ
る。

【００５２】差動信号出力回路２Ａ乃至２Ｄを構成する
各構成素子を対称配置してやれば、構成素子間の素子特
性のばらつきを最小限に抑え、差動入力信号間や、差動
出力信号間の配線を等長配線として差動信号間の伝搬遅
延の差異を最小限に抑えることができる。また、半導体
集積回路装置上の熱勾配に対しても各構成素子を対称的
に配置することができる。従って、差動入力信号の切り
替わり時における接続ノードＮ３ｎ、Ｎ４ｎ、Ｎ３ｐ、
Ｎ４ｐの電圧変動のアンバランスを最小限に抑制するこ
とができる。従って、差動出力端子の電圧オーバーシュ
ートや電圧アンダーシュートを有効に抑制することがで
きる。

【００５３】図８に示す差動信号伝送システムの一例
は、ＩＥＥＥ１３９４ｂ規格におけるツイストペアケー
ブルを使用した場合の例である。このシステムにおい
て、ラインドライバを第１実施形態の差動信号出力回路
１を使用することにより、あるいは第２実施形態の差動
信号出力回路２Ａ乃至２Ｄを使用することにより、差動
出力端子ＯＵＴ、ＯＵＴＸに、差動入力信号の切り替わ
り時の過渡的な電圧オーバーシュートや電圧アンダーシ
ュートが発生してしまうことはなく、ツイストペアケー
ブルにおける高速な差動信号を安定して伝送することが
できる差動信号伝送システムを提供することができる。

【００５４】尚、本発明は前記第１及び第２実施形態に
限定されるものではなく、本発明の趣旨を逸脱しない範
囲内で種々の改良、変形が可能であることは言うまでも
ない。例えば、第１及び第２実施形態においては、ＭＯ
Ｓトランジスタで構成する場合を例にとり説明したが、
本発明はこれに限定されるものではなく、バイポーラト
ランジスタで構成する場合、あるいはＭＯＳトランジス
タとバイポーラトランジスタとを適宜に組み合わせて構
成する場合にも同様に適用することができる。また、第
１及び第２実施形態においては、過渡的な電流パスを形
成するコンデンサを電流源や、電源電圧あるいは接地電
圧に接続する場合について説明したが、本発明はこれに
限定されるものではなく、電流供給能力が充分に大きい
低インピーダンスノード等であれば接続することができ
る。例えば、ソースフォロア、エミッタフォロア等のバ
ッファ出力や、内部電源等のその他の低インピーダンス
ノードに接続しても同様な効果を奏することができる。
更に、大きな電流を流すことができる他の回路構成中の
電流源を使用することも可能である。また、従来技術に
おける差動信号出力回路１００に対しては、第１実施形
態においてノードＮ１とＮ２とをコンデンサで接続する
場合を示したが、ノードＮ１と接地電圧ＧＮＤとの間に
第１コンデンサを接続すると共に、ノードＮ２と電源電
圧ＶＤＤとの間に第２コンデンサを接続する構成とする
こともできる。

【００５５】（付記１） 差動信号を入力する差動対
と、前記差動対の一端に接続され、前記差動対に電流を
供給する電流源と、前記電流源から前記差動対の各構成
トランジスタへの分岐ノードと、低インピーダンスノー
ドとの間に接続されるコンデンサとを備えることを特徴
とする差動信号出力回路。 （付記２） 前記低インピーダンスノードは、電源電
圧、あるいは接地電圧であることを特徴とする付記１に
記載の差動信号出力回路。 （付記３） 差動信号を入力する差動対と、前記差動対
の一端に接続され、前記差動対に電流を供給する第１電
流源と、前記第１電流源から前記差動対の各構成トラン
ジスタへの分岐ノードと電流供給装置との間に接続され
るコンデンサとを備えることを特徴とする差動信号出力
回路。 （付記４） 前記電流供給回路は、第２電流源であるこ
とを特徴とする付記３に記載の差動信号出力回路。 （付記５） 第１導電型で構成される第１差動対と、前
記第１差動対の一端に接続され、前記第１差動対に電流
を供給する第１電流源と、差動出力端子を前記第１差動
対の差動出力端子に接続し、第２導電型で構成される第
２差動対と、前記第２差動対の一端に接続され、前記第
２差動対に電流を供給する第２電流源と、前記第１電流
源から前記第１差動対の各構成トランジスタへの第１分
岐ノードと、前記第２電流源から前記第２差動対の各構
成トランジスタへの第２分岐ノードとの間に接続される
コンデンサとを備えることを特徴とする付記４に記載の
差動信号出力回路。 （付記６） 前記コンデンサは、前記差動対への電流が
過渡的に遮断された際、又は前記第１差動対あるいは前
記第２差動対の少なくとも何れか一方への電流が過渡的
に遮断された際、前記電流源、前記第１電流源、又は前
記第２電流源が供給する電流を過渡的に流す電流パスを
形成することを特徴とする付記１乃至５の少なくとも何
れか１項に記載の差動信号出力回路。 （付記７） 差動信号を入力する差動対と、前記差動対
の一端に接続され、前記差動対に電流を供給する電流源
とを備え、前記差動対への電流が過渡的に遮断された
際、前記電流源が供給する電流を過渡的に流す電流パス
を形成する過渡応答回路を備えることを特徴とする差動
信号出力回路。 （付記８） 前記過渡応答回路は、コンデンサであるこ
とを特徴とする付記７に記載の差動信号出力回路。 （付記９） 前記差動信号出力回路における負荷インピ
ーダンスに比して、前記コンデンサに過渡的な電流が流
れる過渡応答周波数における前記コンデンサのインピー
ダンスが小さいことを特徴とする付記６又は８に記載の
差動信号出力回路。 （付記１０） 差動入力信号間、及び差動出力信号間を
各々配線し、構成トランジスタを対称に配置してなる差
動対と、前記差動対の一端に接続され、前記各構成トラ
ンジスタへの接続配線が対称になるように配置された電
流源と、前記電流源から前記各構成トランジスタへの接
続配線の分岐ノードと、低インピーダンスノードとの間
に接続され、前記各構成トランジスタに挟まれた領域に
配置したコンデンサを備えた差動信号出力回路を有する
ことを特徴とする半導体集積回路装置。 （付記１１） 差動入力信号間、及び差動出力信号間を
各々配線し、構成トランジスタを対称に配置してなる差
動対と、前記差動対の一端に接続され、前記各構成トラ
ンジスタへの接続配線が対称になるように配置された第
１電流源と、前記電流源から前記各構成トランジスタへ
の接続配線の分岐ノードと、前記第１電流源が出力する
電流値と同等以上の電流供給能力を有する電流供給回路
との間に接続され、前記構成トランジスタにおける配置
の対称性と同じ対称性を有して配置されたコンデンサを
備えた差動信号出力回路を有することを特徴とする半導
体集積回路装置。 （付記１２） 差動入力信号間、及び差動出力信号間を
各々配線し、第１導電型の構成トランジスタを対称に配
置してなる第１差動対と、前記第１差動対の一端に接続
され、第１導電型の前記各構成トランジスタへの接続配
線が対称になるように配置された第１電流源と、前記第
１差動対に対向して配置され、差動入力信号間、及び差
動出力信号間を各々配線して、第２導電型の構成トラン
ジスタを対称に配置してなる第２差動対と、前記第２差
動対の一端に接続され、第２導電型の前記各構成トラン
ジスタへの接続配線が対称になるように配置された第２
電流源と、前記第１電流源から第１導電型の前記各構成
トランジスタへの接続配線の第１分岐ノードと、前記第
２電流源から第２導電型の前記各構成トランジスタへの
接続配線の第２分岐ノードとの間に接続され、前記第１
差動対と前記第２差動対とに囲まれた領域に配置したコ
ンデンサとを備えた差動信号出力回路を有することを特
徴とする半導体集積回路装置。 （付記１３） 差動信号を入力する差動入力部と、前記
差動入力部に電流を供給する電流供給部と、前記差動入
力部と前記電流供給部との接続ノードと、低インピーダ
ンスノードとの間に接続されるコンデンサとを備えた差
動信号出力回路を有してなることを特徴とする差動信号
伝送システム。 （付記１４） 差動信号を入力する差動入力部と、前記
差動入力部に電流を供給する第１電流供給部と、前記差
動入力部と前記第１電流供給部との接続ノードと、前記
第１電流供給部が出力する電流値と同等以上の電流供給
能力を有する第２電流供給部との間に接続されるコンデ
ンサとを備えた差動信号出力回路を有してなることを特
徴とする差動信号伝送システム。 （付記１５） 差動信号を入力する、第１導電型で構成
された第１差動入力部と、前記第１差動入力部に電流を
供給する第１電流供給部と、差動出力端子を前記第１差
動入力部の差動出力端子に接続し差動信号を入力する、
第２導電型で構成された第２差動対と、前記第２差動入
力部に電流を供給する第２電流入力部と、前記第１差動
入力部と前記第１電流入力部との接続ノードと、前記第
２差動入力部と前記第２電流入力部との接続ノードとの
間に接続されるコンデンサとを備えた差動信号出力回路
を有してなることを特徴とする差動信号伝送システム。

【００５６】

【発明の効果】本発明によれば、高速動作を要する差動
信号出力回路においても、回路構成、あるいは製造ばら
つきから生ずる応答特性のずれ、配線遅延の差から生ず
る入力信号のタイミングのずれ等による差動出力端子電
圧の電圧オーバーシュート／アンダーシュートを抑制し
て、差動入力信号の安定した高速切り替えを実現できる
差動信号出力回路を提供することが可能となる。

【図面の簡単な説明】

【図１】第１実施形態の差動信号出力回路を示す回路図
である。

【図２】第１実施形態における電流源の回路例を示す回
路図である。

【図３】第１実施形態におけるコンデンサの具体例を示
す回路図である。

【図４】第１実施形態の具体例を示す回路図である。

【図５】第１実施形態の具体例のシミュレーション結果
による差動出力波形を示す波形図である。

【図６】第１実施形態の差動信号出力回路のレイアウト
を示すパターン図である。

【図７】第２実施形態の差動信号出力回路を示す回路図
である。

【図８】差動信号伝送システムの一例を示すブロック図
である。

【図９】従来技術における差動信号出力回路を示す回路
図である。

【図１０】従来技術における他の差動信号出力回路を示
す回路図である。

【符号の説明】

１ 第１実施形態の差動信号
出力回路 ２Ａ、２Ｂ、２Ｃ、２Ｄ 第２実施形態の差動信号
出力回路 Ｃ１ 第１電流源 Ｃ２ 第２電流源 Ｃ３、Ｃ３ｎ、Ｃ３ｐ、Ｃ４、Ｃ４ｎ、Ｃ４ｐ電流源 ＣＣ１、ＣＣ２ｎ、ＣＣ２ｐ、ＣＣ３ｎ、ＣＣ３ｐ過渡
電流パス用コンデンサ ＣＬ 負荷容量 ＣＭ１、ＣＭ２ ＭＯＳコンデンサ ＣＰ 平行平板コンデンサ Ｑ１、Ｑ２ 第１差動対を構成するＰ
ＭＯＳトランジスタ Ｑ３、Ｑ４ 第２差動対を構成するＮ
ＭＯＳトランジスタ Ｑ５ｐ、Ｑ６ｐ、Ｑ７ｐ、Ｑ８ｐ差動対を構成するＰＭ
ＯＳトランジスタ Ｑ５、Ｑ６、Ｑ５ｎ、Ｑ６ｎ、Ｑ７、Ｑ８、Ｑ７ｎ、Ｑ
８ｎ差動対を構成するＮＭＯＳトランジスタ ＲＬ 負荷抵抗 ＴＰ ツイストペアケーブル Ｘｃ 過渡電流パス用コンデン
サのインピーダンス

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J066 AA01 AA12 CA14 CA22 CA65 FA20 HA08 HA10 HA17 HA18 HA25 HA29 HA31 KA05 KA06 KA09 ND04 ND11 ND22 ND23 PD01 QA04 SA13 TA06

Claims (9)

【特許請求の範囲】
1. 【請求項１】 差動信号を入力する差動対と、 前記差動対の一端に接続され、前記差動対に電流を供給
   する電流源と、 前記電流源から前記差動対の各構成トランジスタへの分
   岐ノードと、低インピーダンスノードとの間に接続され
   るコンデンサとを備えることを特徴とする差動信号出力
   装置。
2. 【請求項２】 前記低インピーダンスノードは、電源電
   圧、あるいは接地電圧であることを特徴とする請求項１
   に記載の差動信号出力装置。
3. 【請求項３】 差動信号を入力する差動対と、 前記差動対の一端に接続され、前記差動対に電流を供給
   する第１電流源と、 前記第１電流源から前記差動対の各構成トランジスタへ
   の分岐ノードと電流供給装置との間に接続されるコンデ
   ンサとを備えることを特徴とする差動信号出力装置。
4. 【請求項４】 前記電流供給装置は、第２電流源である
   ことを特徴とする請求項３に記載の差動信号出力装置。
5. 【請求項５】 第１導電型で構成される第１差動対と、 前記第１差動対の一端に接続され、前記第１差動対に電
   流を供給する第１電流源と、 差動出力端子を前記第１差動対の差動出力端子に接続
   し、第２導電型で構成される第２差動対と、 前記第２差動対の一端に接続され、前記第２差動対に電
   流を供給する第２電流源と、 前記第１電流源から前記第１差動対の各構成トランジス
   タへの第１分岐ノードと、前記第２電流源から前記第２
   差動対の各構成トランジスタへの第２分岐ノードとの間
   に接続されるコンデンサとを備えることを特徴とする請
   求項４に記載の差動信号出力装置。
6. 【請求項６】 前記コンデンサは、前記差動対への電流
   が過渡的に遮断された際、又は前記第１差動対あるいは
   前記第２差動対の少なくとも何れか一方への電流が過渡
   的に遮断された際、前記電流源、前記第１電流源、又は
   前記第２電流源が供給する電流を過渡的に流す電流パス
   を形成することを特徴とする請求項１乃至５の少なくと
   も何れか１項に記載の差動信号出力装置。
7. 【請求項７】 前記差動信号出力装置における負荷イン
   ピーダンスに比して、前記コンデンサに過渡的な電流が
   流れる過渡応答周波数における前記コンデンサのインピ
   ーダンスが小さいことを特徴とする請求項６に記載の差
   動信号出力装置。
8. 【請求項８】 差動入力信号間、及び差動出力信号間を
   各々配線し、第１導電型の構成トランジスタを対称に配
   置してなる第１差動対と、 前記第１差動対の一端に接続され、第１導電型の前記各
   構成トランジスタへの接続配線が対称になるように配置
   された第１電流源と、 前記第１差動対に対向して配置され、差動入力信号間、
   及び差動出力信号間を各々配線して、第２導電型の構成
   トランジスタを対称に配置してなる第２差動対と、 前記第２差動対の一端に接続され、第２導電型の前記各
   構成トランジスタへの接続配線が対称になるように配置
   された第２電流源と、 前記第１電流源から第１導電型の前記各構成トランジス
   タへの接続配線の第１分岐ノードと、前記第２電流源か
   ら第２導電型の前記各構成トランジスタへの接続配線の
   第２分岐ノードとの間に接続され、前記第１差動対と前
   記第２差動対とに囲まれた領域に配置したコンデンサと
   を備えた差動信号出力装置を有することを特徴とする半
   導体集積回路装置。
9. 【請求項９】 差動信号を入力する、第１導電型で構成
   された第１差動入力部と、 前記第１差動入力部に電流を供給する第１電流供給部
   と、 差動出力端子を前記第１差動入力部の差動出力端子に接
   続し差動信号を入力する、第２導電型で構成された第２
   差動対と、 前記第２差動入力部に電流を供給する第２電流入力部
   と、 前記第１差動入力部と前記第１電流入力部との接続ノー
   ドと、前記第２差動入力部と前記第２電流入力部との接
   続ノードとの間に接続されるコンデンサとを備えた差動
   信号出力装置を有してなることを特徴とする差動信号伝
   送システム。