JPH1168522A - 発振回路 - Google Patents

発振回路

Info

Publication number
JPH1168522A
JPH1168522A JP9230608A JP23060897A JPH1168522A JP H1168522 A JPH1168522 A JP H1168522A JP 9230608 A JP9230608 A JP 9230608A JP 23060897 A JP23060897 A JP 23060897A JP H1168522 A JPH1168522 A JP H1168522A
Authority
JP
Japan
Prior art keywords
current
inverters
inverter
ring oscillator
constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9230608A
Other languages
English (en)
Other versions
JP3613779B2 (ja
Inventor
Satoru Miyabe
悟 宮部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Precision Circuits Inc
Original Assignee
Nippon Precision Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Precision Circuits Inc filed Critical Nippon Precision Circuits Inc
Priority to JP23060897A priority Critical patent/JP3613779B2/ja
Priority to TW087111535A priority patent/TW384566B/zh
Priority to KR1019980033708A priority patent/KR100295035B1/ko
Priority to US09/140,355 priority patent/US6025756A/en
Publication of JPH1168522A publication Critical patent/JPH1168522A/ja
Application granted granted Critical
Publication of JP3613779B2 publication Critical patent/JP3613779B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption

Landscapes

  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】 カレントインバータからなるリングオシレー
タにおいて、クロスカップリングを実現することにより
デューティ制御性を向上させる。 【解決手段】 電流供給回路４ａ〜４ｃ、６ａ〜６ｃ
は、それらのソースが電源と接続し、それらのドレイン
はそれぞれ対応するカレントインバータ内の端子Ａと接
続してある。それらのゲートにはそれらが接続するカレ
ントインバータと１対１で対応するカレントインバータ
の出力が入力する。

Description

【発明の詳細な説明】
【０００１】
【発明の技術分野】本発明は、発振回路に関するもので
ある。さらに詳しくは、２つのリングオシレータをクロ
スカップリングさせて動作を行う発振回路に関するもの
である。
【０００２】
【従来の技術】従来、リングオシレータを用いた発振回
路としては、図７（ａ）に示すように、それぞれ奇数個
のＣＭＯＳインバータ１０１ａ〜１０１ｃからなる２つ
のリングオシレータ１０２、１０３をインバータ１０
４、１０５を用いてクロスカップリングさせて発振を行
うものがある。この場合、ＣＭＯＳインバータを用いて
クロスカップリングさせているので、デューティ制御性
が良い発振回路が実現できる。
【０００３】また、図８に示すような複数のカレントイ
ンバータ１０６よりなるリングオシレータもある。この
場合、電流モードで信号の伝達を行うので、電流の積分
である電圧モードで信号を伝達するＣＭＯＳインバータ
を用いたタイプに比べて高速化に向いている。また、カ
レントインバータは電源側またはグランド側のいずれか
のトランジスタが定電流源になっているため、ＣＭＯＳ
タイプよりスイッチングノイズが少ないという特徴を有
している。
【０００４】
【発明が解決しようとする課題】しかしながら、前者は
ＣＭＯＳインバータ１０１の拡大図である図７（ｂ）に
示したように、端子ｘより入力する制御バイアス入力に
より制御バイアスをかけるためのトランジスタ１０７
を、電源−グランド間に設けられたＰチャネルＭＯＳト
ランジスタ１０８とＮチャネルＭＯＳトランジスタ１０
９とからなるＣＭＯＳインバータ１０１に対して直列に
挿入しなくてはならない。したがって、電源−グランド
間にトランジスタが３個直列に接続することになり、電
源電圧の低電圧化は困難となる。また、ＣＭＯＳインバ
ータを用いているので、スイッチングノイズの問題も有
している。
【０００５】後者の場合、電源−グランド間に直列に接
続されるＰチャネルＭＯＳトランジスタとＮチャネルＭ
ＯＳトランジスタはすべて１個ずつとなるよう構成され
ているので、前者に比べて低電源電圧化に向いている
が、ＣＭＯＳインバータを用いていないのでデューティ
制御性の点で前者に劣っている。
【０００６】そこで、後者のデューティ制御性を向上さ
せるために、後者のリングオシレータを２つ用意し、そ
れらをクロスカップリング用のカレントインバータを用
いて前者のように反転出力を互いに生成・伝達し合うよ
うに図９（ａ）の如くクロスカップリングに接続しよう
とすると、その要部拡大図である図９（ｂ）に示すよう
にセルフバイアスされた２つのトランジスタが１つの端
子で接続されるため、動作不能に陥ってしまう。すなわ
ち、前者のようにリングオシレータの互いの反転出力を
供給し合うようにすると、動作しなくなってしまう。
【０００７】
【課題を解決するための手段】本発明は、それぞれ定電
流源を備えた複数のカレントインバータからなる第１お
よび第２のリングオシレータをクロスカップリングして
なる発振回路において、第１の電流供給回路により第１
のリングオシレータ内の少なくとも１つの第１のカレン
トインバータの出力電流に対応した電流を、第２のリン
グオシレータ内のいずれか１つの第２のカレントインバ
ータの定電流源に供給し、第２の電流供給回路により第
２のカレントインバータの出力電流に対応した電流を第
１のカレントインバータの定電流源に供給することによ
って、すなわちそれぞれの第１および第２のカレントイ
ンバータの電流出力を反転せずに互いのカレントインバ
ータの定電流源に流し込むことによって、カレントイン
バータからなる２つのリングオシレータのクロスカップ
リングが実現できる。よって、低電源電圧化、高速動作
化、低ノイズ化および良好なデューティ制御が同時に図
れる。
【０００８】また、第１のリングオシレータ内のそれぞ
れのカレントインバータを第２のリングオシレータ内の
カレントインバータとそれぞれ１対１で対応させ、複数
の第１の電流供給回路により第１のリングオシレータ内
のそれぞれのカレントインバータの出力電流に対応した
電流を第２のリングオシレータ内のそれぞれ対応するカ
レントインバータの定電流源に供給し、複数の第２の電
流供給回路により第２のリングオシレータ内のそれぞれ
のカレントインバータの出力電流に対応した電流を第１
のリングオシレータ内のそれぞれ対応するカレントイン
バータの定電流源に供給するようにしても良い。
【０００９】
【発明の実施の形態】本願の請求項１の係る発明は、第
１および第２のリングオシレータをクロスカップリング
してなる発振回路において、上記第１および第２のリン
グオシレータは、それぞれ定電流源を備えた複数のカレ
ントインバータからなり、上記第１のリングオシレータ
内の少なくとも１つの第１のカレントインバータの出力
電流に対応した電流を、上記第２のリングオシレータ内
のいずれか１つの第２のカレントインバータの定電流源
に供給する第１の電流供給回路と、上記第２のカレント
インバータの出力電流に対応した電流を上記第１のカレ
ントインバータの定電流源に供給する第２の電流供給回
路とを備えている。
【００１０】本願の請求項２に係る発明は、第１および
第２のリングオシレータをクロスカップリングしてなる
発振回路において、上記第１および第２のリングオシレ
ータは、それぞれ定電流源を備えた複数のカレントイン
バータからなり、かつ上記第１のリングオシレータ内の
それぞれのカレントインバータは、上記第２のリングオ
シレータ内のカレントインバータとそれぞれ１対１で対
応しており、上記第１のリングオシレータ内のそれぞれ
のカレントインバータの出力電流に対応した電流を、上
記第２のリングオシレータ内のそれぞれ対応するカレン
トインバータの定電流源に供給する複数の第１の電流供
給回路と、上記第２のリングオシレータ内のそれぞれの
カレントインバータの出力電流に対応した電流を、上記
第１のリングオシレータ内のそれぞれ対応するカレント
インバータの定電流源に供給する複数の第２の電流供給
回路とを備えている。
【００１１】
【実施例】以下、本発明を図面に示す実施例に基づいて
具体的に説明する。
【００１２】図１において、１、２は第１、第２のリン
グオシレータで、第１のリングオシレータ１はカレント
インバータ３ａ〜３ｃおよび第２の電流供給回路４ａ〜
４ｃとからなり、第２のリングオシレータ２はカレント
インバータ５ａ〜５ｃおよび第１の電流供給回路６ａ〜
６ｃとからなる。電流供給回路４ａ〜４ｃおよび６ａ〜
６ｃはそれぞれカレントインバータ３ａ〜３ｃおよび５
ａ〜５ｃに対応して設けてある。また、カレントインバ
ータ３ａと５ａは１対１で対応しており、カレントイン
バータ３ｂは５ｂと、カレントインバータ３ｃは５ｃと
それぞれ１対１で対応している。なお、カレントインバ
ータ３ａ〜３ｃおよび５ａ〜５ｃは同一構成なので、こ
こではカレントインバーター３ａの構成のみを説明し、
その他の説明は省略する。
【００１３】カレントインバーター３ａは、Ｐチャネル
ＭＯＳトランジスタＴ１、Ｔ２および定電流源を構成す
るＮチャネルＭＯＳトランジスタＴ３からなる。トラン
ジスタＴ１、Ｔ２のソースは電源に接続してあり、それ
ぞれのドレインはともに端子Ａに接続してある。トラン
ジスタＴ１のゲートは前段のカレントインバータ２の出
力が入力するよう接続してある。トランジスタＴ２のゲ
ートは、トランジスタＴ２のドレインと接続し、セルフ
バイアスしてある。トランジスタＴ３のソースはグラン
ドに接続し、そのドレインは端子Ａに接続してある。ま
た、トランジスタＴ３のゲートには端子Ｙより入力する
制御バイアス信号が入力する。
【００１４】電流供給回路４ａ〜４ｃ、６ａ〜６ｃは、
それぞれＰチャネルＭＯＳトランジスタで構成し、それ
らのソースは電源と接続し、それらのドレインはそれぞ
れ対応するカレントインバータ内の端子Ａと接続してあ
る。それらのゲートにはそれらが接続するカレントイン
バータと１対１で対応するカレントインバータの出力が
入力する。
【００１５】次に、図２〜４を参照して動作原理を説明
する。なお、図２〜４において、図１と同一番号のもの
は同一のものとするが、説明を簡単にするためにトラン
ジスタＴ３を定電流源７として示してある。
【００１６】図２は、第１のリングオシレータ１内のカ
レントインバータ３ａを示したものである。
【００１７】同図において、定電流源７を流れる定電流
値をIcとすると、カレントインバータ３ａは、入力側ト
ランジスタＴ１の流す電流値IaをIcから除いた残りの電
流値Ib＝Ic−Iaに相当するカレントミラー電圧出力を出
力側トランジスタＴ２において発生する。
【００１８】ここで、図３に示すように第２のリングオ
シレータ２を考え、カレントインバータ３ａに対応する
カレントインバータ５ａ内の定電流源７を流れる定電流
値をIc'、入力側トランジスタＴ１の流す電流値をIa'と
し、カレントインバータ５ａの出力側トランジスタＴ２
の出力電圧が電流値Ib'＝Ic'−Ia'に相当するカレント
ミラー電圧出力である場合（Ic'＝Ic）、これと同相の
電流を対応するカレントインバータ３ａ内の定電流源７
にそのまま流し込むと、カレントインバータ３ａ内の出
力側トランジスタＴ２に流れる電流は、定電流値Icから
IaとIb'を除いた残り、すなわちIb＝Ic−Ia−Ib'とな
る。つまり、カレントインバータ３ａの出力側トランジ
スタＴ２は、対応するカレントインバータ５ａの出力側
トランジスタＴ２とは逆相の電流変化を第２のリングオ
シレータ２によって促される。
【００１９】さらに、図４に示すようにカレントインバ
ータ３ａの出力をカレントインバータ５ａ内の定電流源
７に流し込むことにより、クロスカップリングが実現す
る。すなわち、相手側と同相の出力を受けて逆相の変化
を自己内部で生成することを利用して、カレントインバ
ータを用いた２つのリングオシレータのクロスカップリ
ングが実現される。なお、実際に、対応するカレントイ
ンバータ出力電流を定電流源７に流す場合、電流供給回
路を構成するトランジスタのサイズを調整することで、
その出力電流は定数倍される。
【００２０】このように、それぞれ複数のカレントイン
バータからなる２つのリングオシレータをクロスカップ
リングできるので、デューティ制御性が向上する。しか
も、カレントインバータからなるリングオシレータが有
している効果、すなわち低電源電圧化、高速動作性、低
スイッチングノイズ化等を損なうことなくデューティ制
御性を向上できる。
【００２１】さらに、クロスカップリングすることによ
って、コモンモード・ノイズ、例えば電源に載ってくる
ノイズを緩和できる。すなわち、上述したIbがIb＋Δ
I、Ib'がIb'＋ΔIとなってしまうようなコモンモード・
ノイズが生じても、クロスカップリングすることによ
り、ΔIとは逆相の電流が発生するので、ノイズΔIはキ
ャンセル（緩和）される。
【００２２】次に他の実施例を図５を参照して説明す
る。
【００２３】図１では、すべてのカレントインバータの
動作トランジスタをＰチャネルＭＯＳトランジスタとし
た例を示したが、図５ではＰチャネルＭＯＳトランジス
タとＮチャネルＭＯＳトランジスタとをできる限り交互
に動作するよう構成した例を示している。
【００２４】同図において、８、９はそれぞれ第１およ
び第２のリングオシレータで、それぞれカレントインバ
ータ１０ａ〜１０ｃおよび１１ａ〜１１ｃからなり、カ
レントインバータ１０ａ、１０ｃ、１１ａ、１１ｃは図
１に示したカレントインバータと極性が逆で、カレント
インバータ１０ｂ、１０ｂは図１のものと同一である。
【００２５】この場合、極性の異なるカレントインバー
タを用いているので、定電流源を構成するトランジスタ
もＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳト
ランジスタの２種類となり、それぞれ端子Ｐ、Ｎから入
力するＰチャネル制御バイアス信号とＮチャネル制御バ
イアス信号のいずれかが入力する。また、それぞれのリ
ングオシレータにおいて隣接するカレントインバータ間
には極性反転用回路１２が設けてある。
【００２６】動作は図１で示した例とほぼ同様であり、
図１の例と同様の効果を奏する。
【００２７】また、図６に示したように構成しても上記
と同様の効果が得られる。なお、同図において、図１と
同一番号のものは同一のものである。
【００２８】なお、図６は図１に示した回路の変形例で
あり、具体的には図１において第１のリングオシレータ
１内に設けていた第２の電流供給回路４ａと定電流回路
Ｔ３との直列回路を第２のリングオシレータ２内に設
け、第２のリングオシレータ２内に設けていた第１の電
流供給回路６ａと定電流回路Ｔ３との直列回路を第１の
リングオシレータ１内に設けたものである。
【００２９】
【発明の効果】本発明によれば、発振回路において低電
源電圧化、高速動作化、低ノイズ化および良好なデュー
ティ制御が行える。
【図面の簡単な説明】
【図１】本発明の実施例を示した回路図。
【図２】図１の動作説明のための説明図。
【図３】図１の動作説明のための説明図。
【図４】図１の動作説明のための説明図。
【図５】本発明の他の実施例を示した回路図。
【図６】本発明の他の実施例を示した回路図。
【図７】従来の発振回路を示した説明図。
【図８】従来の発振回路を示した説明図。
【図９】図７、８の発振回路を単純に組み合わせた例を
示した説明図。
【符号の説明】
１ 第１のリングオシレータ ２ 第２のリングオシレータ ３ａ〜３ｃ カレントインバータ ４ａ〜４ｃ 第２の電流供給回路 ５ａ〜５ｃ カレントインバータ ６ａ〜６ｃ 第１の電流供給回路 ８ 第１のリングオシレータ ９ 第２のリングオシレータ １０ａ〜１０ｃ カレントインバータ １１ａ〜１１ｂ カレントインバータ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 第１および第２のリングオシレータをク
    ロスカップリングしてなる発振回路において、 上記第１および第２のリングオシレータは、それぞれ定
    電流源を備えた複数のカレントインバータからなり、 上記第１のリングオシレータ内の少なくとも１つの第１
    のカレントインバータの出力電流に対応した電流を、上
    記第２のリングオシレータ内のいずれか１つの第２のカ
    レントインバータの定電流源に供給する第１の電流供給
    回路と、 上記第２のカレントインバータの出力電流に対応した電
    流を上記第１のカレントインバータの定電流源に供給す
    る第２の電流供給回路とを備えていることを特徴とする
    発振回路。
  2. 【請求項２】 第１および第２のリングオシレータをク
    ロスカップリングしてなる発振回路において、 上記第１および第２のリングオシレータは、それぞれ定
    電流源を備えた複数のカレントインバータからなり、か
    つ上記第１のリングオシレータ内のそれぞれのカレント
    インバータは、上記第２のリングオシレータ内のカレン
    トインバータとそれぞれ１対１で対応しており、 上記第１のリングオシレータ内のそれぞれのカレントイ
    ンバータの出力電流に対応した電流を、上記第２のリン
    グオシレータ内のそれぞれ対応するカレントインバータ
    の定電流源に供給する複数の第１の電流供給回路と、 上記第２のリングオシレータ内のそれぞれのカレントイ
    ンバータの出力電流に対応した電流を、上記第１のリン
    グオシレータ内のそれぞれ対応するカレントインバータ
    の定電流源に供給する複数の第２の電流供給回路とを備
    えていることを特徴とする発振回路。
JP23060897A 1997-08-27 1997-08-27 発振回路 Expired - Fee Related JP3613779B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP23060897A JP3613779B2 (ja) 1997-08-27 1997-08-27 発振回路
TW087111535A TW384566B (en) 1997-08-27 1998-07-15 Oscillator circuit
KR1019980033708A KR100295035B1 (ko) 1997-08-27 1998-08-20 발진 회로
US09/140,355 US6025756A (en) 1997-08-27 1998-08-26 Oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23060897A JP3613779B2 (ja) 1997-08-27 1997-08-27 発振回路

Publications (2)

Publication Number Publication Date
JPH1168522A true JPH1168522A (ja) 1999-03-09
JP3613779B2 JP3613779B2 (ja) 2005-01-26

Family

ID=16910432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23060897A Expired - Fee Related JP3613779B2 (ja) 1997-08-27 1997-08-27 発振回路

Country Status (4)

Country Link
US (1) US6025756A (ja)
JP (1) JP3613779B2 (ja)
KR (1) KR100295035B1 (ja)
TW (1) TW384566B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005094754A (ja) * 2003-09-16 2005-04-07 Samsung Electronics Co Ltd ハイパーリングオシレータ、該リングオシレータを備えたシステム、及びリングオシレーティング方法
JPWO2007063965A1 (ja) * 2005-12-02 2009-05-07 パナソニック株式会社 多相発振器
WO2010004670A1 (ja) * 2008-07-07 2010-01-14 パナソニック株式会社 結合型リング発振器及びその初期化方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0981858B1 (en) * 1998-03-04 2004-01-02 Koninklijke Philips Electronics N.V. Device with an oscillator circuit
WO2001043274A2 (en) * 1999-12-13 2001-06-14 Broadcom Corporation Oscillator having multi-phase complementary outputs
US6674774B1 (en) 2000-05-10 2004-01-06 Infineon Technologies North America Corp. Chopped laser driver for low noise applications
US6617936B2 (en) * 2001-02-20 2003-09-09 Velio Communications, Inc. Phase controlled oscillator
ATE416511T1 (de) * 2001-09-12 2008-12-15 Thine Electronics Inc Integrierte halbleiterschaltung
US6700452B1 (en) * 2002-01-07 2004-03-02 Big Bear Networks, Inc. Method and apparatus for producing high-frequency oscillations
US20070052483A1 (en) * 2005-03-09 2007-03-08 Markus Dietl Oscillator
JP4623679B2 (ja) * 2005-05-27 2011-02-02 パナソニック株式会社 結合型リング発振器
EP1772794A1 (en) * 2005-10-10 2007-04-11 Axalto S.A. Method and circuit for local clock generation and smartcard including it thereon
KR100842404B1 (ko) * 2007-04-12 2008-07-01 삼성전자주식회사 ４－위상 전압 제어 발진기
US7683725B2 (en) * 2007-08-14 2010-03-23 International Business Machines Corporation System for generating a multiple phase clock
US20100045389A1 (en) * 2008-08-20 2010-02-25 Pengfei Hu Ring oscillator
WO2011022005A1 (en) * 2009-08-19 2011-02-24 Integrated Device Technology, Inc. Ring oscillator
KR200491910Y1 (ko) 2018-11-16 2020-06-30 강미현 자석 착탈형 앨범

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69226627T2 (de) * 1992-05-15 1998-12-24 Sgs-Thomson Microelectronics S.R.L., Agrate Brianza, Mailand/Milano Generator für Signale mit höher Frequenz und nicht-überlappenden Phasen

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005094754A (ja) * 2003-09-16 2005-04-07 Samsung Electronics Co Ltd ハイパーリングオシレータ、該リングオシレータを備えたシステム、及びリングオシレーティング方法
JPWO2007063965A1 (ja) * 2005-12-02 2009-05-07 パナソニック株式会社 多相発振器
US7944316B2 (en) 2005-12-02 2011-05-17 Panasonic Corporation Multi-phase oscillator
JP4714747B2 (ja) * 2005-12-02 2011-06-29 パナソニック株式会社 多相発振器
WO2010004670A1 (ja) * 2008-07-07 2010-01-14 パナソニック株式会社 結合型リング発振器及びその初期化方法
CN102084591A (zh) * 2008-07-07 2011-06-01 松下电器产业株式会社 耦合式环形振荡器及其初始化方法
US8130608B2 (en) 2008-07-07 2012-03-06 Panasonic Corporation Coupled ring oscillator and method for initializing the same

Also Published As

Publication number Publication date
US6025756A (en) 2000-02-15
TW384566B (en) 2000-03-11
JP3613779B2 (ja) 2005-01-26
KR100295035B1 (ko) 2001-07-12
KR19990023721A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
JPH1168522A (ja) 発振回路
US6995620B2 (en) Oscillator having multi-phase complementary outputs
JPH06104638A (ja) 電流／電圧制御される高速オッシレータ回路
JP2005536923A (ja) 多相発振器およびそのための方法
JP2005312053A (ja) 相互結合型の電圧制御発振器
JPH11150471A (ja) 差動増幅回路
US6794905B2 (en) CMOS inverter
JPH08191243A (ja) レベル変換回路
JP3987262B2 (ja) レベルコンバータ回路
US5774007A (en) Clock distributing apparatus having V/I and I/V converters
KR100324163B1 (ko) 발진 회로
JPH07273618A (ja) クロックドライバ回路
KR100391023B1 (ko) 입력회로
US5675294A (en) Single pin crystal oscillator circuit
JP3456849B2 (ja) 信号伝送回路、信号受信回路及び送受信回路、信号伝送方法、信号受信方法及び信号送受信方法、並びに半導体集積回路及びその制御方法
US5909151A (en) Ring oscillator circuit
KR102695245B1 (ko) 전압 제어 발진기용 지연 셀
JPH07254847A (ja) 発振回路およびｐｌｌ回路
JPH11143564A (ja) 差動増幅回路及びこれを用いた基準電圧発生回路
JP3567077B2 (ja) 電圧制御発振器
JP3587096B2 (ja) リングオシュレータ
US5612649A (en) Inverter amplifier circuits
JP2007088885A (ja) 遅延回路およびそれを用いた電圧制御発振器
JPH1117525A (ja) 分周器およびクロック生成回路
JP2000148280A (ja) クロック信号生成システム

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees