JP3613779B2 - 発振回路 - Google Patents
発振回路 Download PDFInfo
- Publication number
- JP3613779B2 JP3613779B2 JP23060897A JP23060897A JP3613779B2 JP 3613779 B2 JP3613779 B2 JP 3613779B2 JP 23060897 A JP23060897 A JP 23060897A JP 23060897 A JP23060897 A JP 23060897A JP 3613779 B2 JP3613779 B2 JP 3613779B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- ring oscillator
- inverting amplifier
- amplifier circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 13
- 238000006880 cross-coupling reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
Landscapes
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の技術分野】
本発明は、発振回路に関するものである。さらに詳しくは、２つのリングオシレータをクロスカップリングさせて動作を行う発振回路に関するものである。
【０００２】
【従来の技術】
従来、リングオシレータを用いた発振回路としては、図７（ａ）に示すように、それぞれ奇数個のＣＭＯＳインバータ１０１ａ〜１０１ｃからなる２つのリングオシレータ１０２、１０３をインバータ１０４、１０５を用いてクロスカップリングさせて発振を行うものがある。この場合、ＣＭＯＳインバータを用いてクロスカップリングさせているので、デューティ制御性が良い発振回路が実現できる。
【０００３】
また、図８に示すような複数のカレントインバータ１０６よりなるリングオシレータもある。この場合、電流モードで信号の伝達を行うので、電流の積分である電圧モードで信号を伝達するＣＭＯＳインバータを用いたタイプに比べて高速化に向いている。また、カレントインバータは電源側またはグランド側のいずれかのトランジスタが定電流源になっているため、ＣＭＯＳタイプよりスイッチングノイズが少ないという特徴を有している。
【０００４】
【発明が解決しようとする課題】
しかしながら、前者はＣＭＯＳインバータ１０１の拡大図である図７（ｂ）に示したように、端子ｘより入力する制御バイアス入力により制御バイアスをかけるためのトランジスタ１０７を、電源−グランド間に設けられたＰチャネルＭＯＳトランジスタ１０８とＮチャネルＭＯＳトランジスタ１０９とからなるＣＭＯＳインバータ１０１に対して直列に挿入しなくてはならない。したがって、電源−グランド間にトランジスタが３個直列に接続することになり、電源電圧の低電圧化は困難となる。また、ＣＭＯＳインバータを用いているので、スイッチングノイズの問題も有している。
【０００５】
後者の場合、電源−グランド間に直列に接続されるＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタはすべて１個ずつとなるよう構成されているので、前者に比べて低電源電圧化に向いているが、ＣＭＯＳインバータを用いていないのでデューティ制御性の点で前者に劣っている。
【０００６】
そこで、後者のデューティ制御性を向上させるために、後者のリングオシレータを２つ用意し、それらをクロスカップリング用のカレントインバータを用いて前者のように反転出力を互いに生成・伝達し合うように図９（ａ）の如くクロスカップリングに接続しようとすると、その要部拡大図である図９（ｂ）に示すようにセルフバイアスされた２つのトランジスタが１つの端子で接続されるため、動作不能に陥ってしまう。すなわち、前者のようにリングオシレータの互いの反転出力を供給し合うようにすると、動作しなくなってしまう。
【０００７】
【課題を解決するための手段】
本発明による発振回路は、定電流源を有し電流モードで動作する反転増幅回路を奇数段直列に接続し、最終段の出力を最初の段の入力に接続した第１のリングオシレータと、定電流源を有し電流モードで動作する反転増幅回路を奇数段直列に接続し、最終段の出力を最初の段の入力に接続した第２のリングオシレータと、上記第１のリングオシレータ内の一つの反転増幅回路の出力端子が、第２のリングオシレータ内の制御端子に接続され、該出力端子の電流に対応した電流を、上記第２のリングオシレータ内の一つの反転増幅回路の定電流源の電流路に供給する第１の電流供給源と、第２のリングオシレータ内の上記一つの反転増幅回路の出力端子が、上記第１のリングオシレータ内の制御端子に接続され、該出力端子の電流に対応した電流を、第１のリングオシレータ内の上記一つの反転増幅回路の定電流源の電流路に供給する第２の電流供給源とを備えることによって、すなわちそれぞれの第１および第２のカレントインバータ（定電流源を有し電流モードで動作する反転増幅回路）の電流出力を反転せずに互いのカレントインバータの定電流源に流し込むことによって、カレントインバータからなるからなる２つのリングオシレータのクロスカップリングが実現できる。よって、低電源電圧化、高速動作化、低ノイズ化および良好なデューティ制御が同時に図れる。
【０００８】
また、定電流源を有し電流モードで動作する反転増幅回路を奇数段直列に接続し、最終段の出力を最初の段の入力に接続した第１のリングオシレータと、定電流源を有し電流モードで動作する反転増幅回路を、上記第１のリングオシレータ中の反転増幅回路にそれぞれ対応して、同数段直列に接続し、最終段の出力を最初の段の入力に接続した第２のリングオシレータと、上記第１のリングオシレータ内の反転増幅回路の出力端子が、制御端子に接続され、該出力端子の電流に対応した電流を、上記第２のリングオシレータ内の対応する反転増幅回路の定電流源の電流路に供給する複数の第１の電流供給源と、上記第２の反転増幅回路の出力端子が、制御端子に接続され、該出力端子の電流に対応した電流を、上記第１のリングオシレータ内の対応する反転増幅回路の定電流源の電流路に供給する複数の第２の電流供給源とにより構成するようにしても良い。
【０００９】
【発明の実施の形態】
本願の請求項１に係る発明は、定電流源を有し電流モードで動作する反転増幅回路を奇数段直列に接続し、最終段の出力を最初の段の入力に接続した第１のリングオシレータと、定電流源を有し電流モードで動作する反転増幅回路を奇数段直列に接続し、最終段の出力を最初の段の入力に接続した第２のリングオシレータと、上記第１のリングオシレータ内の一つの反転増幅回路の出力端子が、第２のリングオシレータ内の制御端子に接続され、該出力端子の電流に対応した電流を、上記第２のリングオシレータ内の一つの反転増幅回路の定電流源の電流路に供給する第１の電流供給源と、第２のリングオシレータ内の上記一つの反転増幅回路の出力端子が、上記第１のリングオシレータ内の制御端子に接続され、該出力端子の電流に対応した電流を、第１のリングオシレータ内の上記一つの反転増幅回路の定電流源の電流路に供給する第２の電流供給源とを備える発振回路である。
【００１０】
本願の請求項２に係る発明は、定電流源を有し電流モードで動作する反転増幅回路を奇数段直列に接続し、最終段の出力を最初の段の入力に接続した第１のリングオシレータと、定電流源を有し電流モードで動作する反転増幅回路を、上記第１のリングオシレータ中の反転増幅回路にそれぞれ対応して、同数段直列に接続し、最終段の出力を最初の段の入力に接続した第２のリングオシレータと、上記第１のリングオシレータ内の反転増幅回路の出力端子が、制御端子に接続され、該出力端子の電流に対応した電流を、上記第２のリングオシレータ内の対応する反転増幅回路の定電流源の電流路に供給する複数の第１の電流供給源と、上記第２の反転増幅回路の出力端子が、制御端子に接続され、該出力端子の電流に対応した電流を、上記第１のリングオシレータ内の対応する反転増幅回路の定電流源の電流路に供給する複数の第２の電流供給源とを備える発振回路である。
【００１１】
【実施例】
以下、本発明を図面に示す実施例に基づいて具体的に説明する。
【００１２】
図１において、１、２は第１、第２のリングオシレータである。第１のリングオシレータは、定電流源（Ｔ３）を有する３段のカレントインバータ（電流モードで動作する反転増幅回路）３ａ〜３ｃ、及び第２の電流供給回路４ａ〜４ｃとからなり、カレントインバータ３ａ〜３ｃは、直列に接続され、最終段であるカレントインバータ３ｃの出力は最初の段であるカレントインバータ３ａの入力に接続される。そして、第２のリングオシレータは、定電流源を有する３段のカレントインバータ（電流モードで動作する反転増幅回路）５ａ〜５ｃ、及び第１の電流供給回路６ａ〜６ｃとからなり、カレントインバータ５ａ〜５ｃは、直列に接続され、最終段であるカレントインバータ５ｃの出力は最初の段であるカレントインバータ５ａの入力に接続される。電流供給回路４ａ〜４ｃおよび６ａ〜６ｃはそれぞれカレントインバータ３ａ〜３ｃおよび５ａ〜５ｃに対応して設けてある。また、カレントインバータ３ａと５ａは１対１で対応しており、カレントインバータ３ａは５ｂと、カレントインバータ３ｃは５ｃと１対１で対応している。なお、カレントインバータ３ａ〜３ｃおよび５ａ〜５ｃは同一構成なので、ここではカレントインバータ３の構成のみを説明し、その他の説明は省略する。
【００１３】
カレントインバーター３ａは、ＰチャネルＭＯＳトランジスタＴ１、Ｔ２および定電流源を構成するＮチャネルＭＯＳトランジスタＴ３からなる。トランジスタＴ１、Ｔ２のソースは電源に接続してあり、それぞれのドレインはともに端子Ａに接続してある。トランジスタＴ１のゲートは前段のカレントインバータ２の出力が入力するよう接続してある。トランジスタＴ２のゲートは、トランジスタＴ２のドレインと接続し、セルフバイアスしてある。トランジスタＴ３のソースはグランドに接続し、そのドレインは端子Ａに接続してある。また、トランジスタＴ３のゲートには端子Ｙより入力する制御バイアス信号が入力する。
【００１４】
電流供給回路４ａ〜４ｃ、６ａ〜６ｃは、それぞれＰチャネルＭＯＳトランジスタで構成し、それらのソースは電源と接続し、それらのドレインはそれぞれ対応するカレントインバータ内の端子Ａと接続してある。それらのゲートにはそれらが接続するカレントインバータと１対１で対応するカレントインバータの出力が入力する。
【００１５】
次に、図２〜４を参照して動作原理を説明する。なお、図２〜４において、図１と同一番号のものは同一のものとするが、説明を簡単にするためにトランジスタＴ３を定電流源７として示してある。
【００１６】
図２は、第１のリングオシレータ１内のカレントインバータ３ａを示したものである。
【００１７】
同図において、定電流源７を流れる定電流値をＩｃとすると、カレントインバータ３ａは、入力側トランジスタＴ１の流す電流値ＩａをＩｃから除いた残りの電流値Ｉｂ＝Ｉｃ−Ｉａに相当するカレントミラー電圧出力を出力側トランジスタＴ２において発生する。
【００１８】
ここで、図３に示すように第２のリングオシレータ２を考え、カレントインバータ３ａに対応するカレントインバータ５ａ内の定電流源７を流れる定電流値をＩｃ’、入力側トランジスタＴ１の流す電流値をＩａ’とし、カレントインバータ５ａの出力側トランジスタＴ２の出力電圧が電流値Ｉｂ’＝Ｉｃ’−Ｉａ’に相当するカレントミラー電圧出力である場合（Ｉｃ’＝Ｉｃ）、これと同相の電流を対応するカレントインバータ３ａ内の定電流源７にそのまま流し込むと、カレントインバータ３ａ内の出力側トランジスタＴ２に流れる電流は、定電流値ＩｃからＩａとＩｂ’を除いた残り、すなわちＩｂ＝Ｉｃ−Ｉａ−Ｉｂ’となる。つまり、カレントインバータ３ａの出力側トランジスタＴ２は、対応するカレントインバータ５ａの出力側トランジスタＴ２とは逆相の電流変化を第２のリングオシレータ２によって促される。
【００１９】
さらに、図４に示すようにカレントインバータ３ａの出力をカレントインバータ５ａ内の定電流源７に流し込むことにより、クロスカップリングが実現する。すなわち、相手側と同相の出力を受けて逆相の変化を自己内部で生成することを利用して、カレントインバータを用いた２つのリングオシレータのクロスカップリングが実現される。なお、実際に、対応するカレントインバータ出力電流を定電流源７に流す場合、電流供給回路を構成するトランジスタのサイズを調整することで、その出力電流は定数倍される。
【００２０】
このように、それぞれ複数のカレントインバータからなる２つのリングオシレータをクロスカップリングできるので、デューティ制御性が向上する。しかも、カレントインバータからなるリングオシレータが有している効果、すなわち低電源電圧化、高速動作性、低スイッチングノイズ化等を損なうことなくデューティ制御性を向上できる。
【００２１】
さらに、クロスカップリングすることによって、コモンモード・ノイズ、例えば電源に載ってくるノイズを緩和できる。すなわち、上述したＩｂがＩｂ＋ΔＩ、Ｉｂ’がＩｂ’＋ΔＩとなってしまうようなコモンモード・ノイズが生じても、クロスカップリングすることにより、ΔＩとは逆相の電流が発生するので、ノイズΔＩはキャンセル（緩和）される。
【００２２】
次に他の実施例を図５を参照して説明する。
【００２３】
図１では、すべてのカレントインバータの動作トランジスタをＰチャネルＭＯＳトランジスタとした例を示したが、図５ではＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとをできる限り交互に動作するよう構成した例を示している。
【００２４】
同図において、８、９はそれぞれ第１および第２のリングオシレータで、それぞれカレントインバータ１０ａ〜１０ｃおよび１１ａ〜１１ｃからなり、カレントインバータ１０ａ、１０ｃ、１１ａ、１１ｃは図１に示したカレントインバータと極性が逆で、カレントインバータ１０ｂ、１０ｂは図１のものと同一である。
【００２５】
この場合、極性の異なるカレントインバータを用いているので、定電流源を構成するトランジスタもＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタの２種類となり、それぞれ端子Ｐ、Ｎから入力するＰチャネル制御バイアス信号とＮチャネル制御バイアス信号のいずれかが入力する。また、それぞれのリングオシレータにおいて隣接するカレントインバータ間には極性反転用回路１２が設けてある。
【００２６】
動作は図１で示した例とほぼ同様であり、図１の例と同様の効果を奏する。
【００２７】
また、図６に示したように構成しても上記と同様の効果が得られる。なお、同図において、図１と同一番号のものは同一のものである。
【００２８】
なお、図６は図１に示した回路の変形例であり、具体的には図１において第１のリングオシレータ１内に設けていた第２の電流供給回路４ａと定電流回路Ｔ３との直列回路を第２のリングオシレータ２内に設け、第２のリングオシレータ２内に設けていた第１の電流供給回路６ａと定電流回路Ｔ３との直列回路を第１のリングオシレータ１内に設けたものである。
【００２９】
【発明の効果】
本発明によれば、発振回路において低電源電圧化、高速動作化、低ノイズ化および良好なデューティ制御が行える。
【図面の簡単な説明】
【図１】本発明の実施例を示した回路図。
【図２】図１の動作説明のための説明図。
【図３】図１の動作説明のための説明図。
【図４】図１の動作説明のための説明図。
【図５】本発明の他の実施例を示した回路図。
【図６】本発明の他の実施例を示した回路図。
【図７】従来の発振回路を示した説明図。
【図８】従来の発振回路を示した説明図。
【図９】図７、８の発振回路を単純に組み合わせた例を示した説明図。
【符号の説明】
１ 第１のリングオシレータ
２ 第２のリングオシレータ
３ａ〜３ｃ カレントインバータ
４ａ〜４ｃ 第２の電流供給回路
５ａ〜５ｃ カレントインバータ
６ａ〜６ｃ 第１の電流供給回路
８ 第１のリングオシレータ
９ 第２のリングオシレータ
１０ａ〜１０ｃ カレントインバータ
１１ａ〜１１ｂ カレントインバータ
【発明の技術分野】
本発明は、発振回路に関するものである。さらに詳しくは、２つのリングオシレータをクロスカップリングさせて動作を行う発振回路に関するものである。
【０００２】
【従来の技術】
従来、リングオシレータを用いた発振回路としては、図７（ａ）に示すように、それぞれ奇数個のＣＭＯＳインバータ１０１ａ〜１０１ｃからなる２つのリングオシレータ１０２、１０３をインバータ１０４、１０５を用いてクロスカップリングさせて発振を行うものがある。この場合、ＣＭＯＳインバータを用いてクロスカップリングさせているので、デューティ制御性が良い発振回路が実現できる。
【０００３】
また、図８に示すような複数のカレントインバータ１０６よりなるリングオシレータもある。この場合、電流モードで信号の伝達を行うので、電流の積分である電圧モードで信号を伝達するＣＭＯＳインバータを用いたタイプに比べて高速化に向いている。また、カレントインバータは電源側またはグランド側のいずれかのトランジスタが定電流源になっているため、ＣＭＯＳタイプよりスイッチングノイズが少ないという特徴を有している。
【０００４】
【発明が解決しようとする課題】
しかしながら、前者はＣＭＯＳインバータ１０１の拡大図である図７（ｂ）に示したように、端子ｘより入力する制御バイアス入力により制御バイアスをかけるためのトランジスタ１０７を、電源−グランド間に設けられたＰチャネルＭＯＳトランジスタ１０８とＮチャネルＭＯＳトランジスタ１０９とからなるＣＭＯＳインバータ１０１に対して直列に挿入しなくてはならない。したがって、電源−グランド間にトランジスタが３個直列に接続することになり、電源電圧の低電圧化は困難となる。また、ＣＭＯＳインバータを用いているので、スイッチングノイズの問題も有している。
【０００５】
後者の場合、電源−グランド間に直列に接続されるＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタはすべて１個ずつとなるよう構成されているので、前者に比べて低電源電圧化に向いているが、ＣＭＯＳインバータを用いていないのでデューティ制御性の点で前者に劣っている。
【０００６】
そこで、後者のデューティ制御性を向上させるために、後者のリングオシレータを２つ用意し、それらをクロスカップリング用のカレントインバータを用いて前者のように反転出力を互いに生成・伝達し合うように図９（ａ）の如くクロスカップリングに接続しようとすると、その要部拡大図である図９（ｂ）に示すようにセルフバイアスされた２つのトランジスタが１つの端子で接続されるため、動作不能に陥ってしまう。すなわち、前者のようにリングオシレータの互いの反転出力を供給し合うようにすると、動作しなくなってしまう。
【０００７】
【課題を解決するための手段】
本発明による発振回路は、定電流源を有し電流モードで動作する反転増幅回路を奇数段直列に接続し、最終段の出力を最初の段の入力に接続した第１のリングオシレータと、定電流源を有し電流モードで動作する反転増幅回路を奇数段直列に接続し、最終段の出力を最初の段の入力に接続した第２のリングオシレータと、上記第１のリングオシレータ内の一つの反転増幅回路の出力端子が、第２のリングオシレータ内の制御端子に接続され、該出力端子の電流に対応した電流を、上記第２のリングオシレータ内の一つの反転増幅回路の定電流源の電流路に供給する第１の電流供給源と、第２のリングオシレータ内の上記一つの反転増幅回路の出力端子が、上記第１のリングオシレータ内の制御端子に接続され、該出力端子の電流に対応した電流を、第１のリングオシレータ内の上記一つの反転増幅回路の定電流源の電流路に供給する第２の電流供給源とを備えることによって、すなわちそれぞれの第１および第２のカレントインバータ（定電流源を有し電流モードで動作する反転増幅回路）の電流出力を反転せずに互いのカレントインバータの定電流源に流し込むことによって、カレントインバータからなるからなる２つのリングオシレータのクロスカップリングが実現できる。よって、低電源電圧化、高速動作化、低ノイズ化および良好なデューティ制御が同時に図れる。
【０００８】
また、定電流源を有し電流モードで動作する反転増幅回路を奇数段直列に接続し、最終段の出力を最初の段の入力に接続した第１のリングオシレータと、定電流源を有し電流モードで動作する反転増幅回路を、上記第１のリングオシレータ中の反転増幅回路にそれぞれ対応して、同数段直列に接続し、最終段の出力を最初の段の入力に接続した第２のリングオシレータと、上記第１のリングオシレータ内の反転増幅回路の出力端子が、制御端子に接続され、該出力端子の電流に対応した電流を、上記第２のリングオシレータ内の対応する反転増幅回路の定電流源の電流路に供給する複数の第１の電流供給源と、上記第２の反転増幅回路の出力端子が、制御端子に接続され、該出力端子の電流に対応した電流を、上記第１のリングオシレータ内の対応する反転増幅回路の定電流源の電流路に供給する複数の第２の電流供給源とにより構成するようにしても良い。
【０００９】
【発明の実施の形態】
本願の請求項１に係る発明は、定電流源を有し電流モードで動作する反転増幅回路を奇数段直列に接続し、最終段の出力を最初の段の入力に接続した第１のリングオシレータと、定電流源を有し電流モードで動作する反転増幅回路を奇数段直列に接続し、最終段の出力を最初の段の入力に接続した第２のリングオシレータと、上記第１のリングオシレータ内の一つの反転増幅回路の出力端子が、第２のリングオシレータ内の制御端子に接続され、該出力端子の電流に対応した電流を、上記第２のリングオシレータ内の一つの反転増幅回路の定電流源の電流路に供給する第１の電流供給源と、第２のリングオシレータ内の上記一つの反転増幅回路の出力端子が、上記第１のリングオシレータ内の制御端子に接続され、該出力端子の電流に対応した電流を、第１のリングオシレータ内の上記一つの反転増幅回路の定電流源の電流路に供給する第２の電流供給源とを備える発振回路である。
【００１０】
本願の請求項２に係る発明は、定電流源を有し電流モードで動作する反転増幅回路を奇数段直列に接続し、最終段の出力を最初の段の入力に接続した第１のリングオシレータと、定電流源を有し電流モードで動作する反転増幅回路を、上記第１のリングオシレータ中の反転増幅回路にそれぞれ対応して、同数段直列に接続し、最終段の出力を最初の段の入力に接続した第２のリングオシレータと、上記第１のリングオシレータ内の反転増幅回路の出力端子が、制御端子に接続され、該出力端子の電流に対応した電流を、上記第２のリングオシレータ内の対応する反転増幅回路の定電流源の電流路に供給する複数の第１の電流供給源と、上記第２の反転増幅回路の出力端子が、制御端子に接続され、該出力端子の電流に対応した電流を、上記第１のリングオシレータ内の対応する反転増幅回路の定電流源の電流路に供給する複数の第２の電流供給源とを備える発振回路である。
【００１１】
【実施例】
以下、本発明を図面に示す実施例に基づいて具体的に説明する。
【００１２】
図１において、１、２は第１、第２のリングオシレータである。第１のリングオシレータは、定電流源（Ｔ３）を有する３段のカレントインバータ（電流モードで動作する反転増幅回路）３ａ〜３ｃ、及び第２の電流供給回路４ａ〜４ｃとからなり、カレントインバータ３ａ〜３ｃは、直列に接続され、最終段であるカレントインバータ３ｃの出力は最初の段であるカレントインバータ３ａの入力に接続される。そして、第２のリングオシレータは、定電流源を有する３段のカレントインバータ（電流モードで動作する反転増幅回路）５ａ〜５ｃ、及び第１の電流供給回路６ａ〜６ｃとからなり、カレントインバータ５ａ〜５ｃは、直列に接続され、最終段であるカレントインバータ５ｃの出力は最初の段であるカレントインバータ５ａの入力に接続される。電流供給回路４ａ〜４ｃおよび６ａ〜６ｃはそれぞれカレントインバータ３ａ〜３ｃおよび５ａ〜５ｃに対応して設けてある。また、カレントインバータ３ａと５ａは１対１で対応しており、カレントインバータ３ａは５ｂと、カレントインバータ３ｃは５ｃと１対１で対応している。なお、カレントインバータ３ａ〜３ｃおよび５ａ〜５ｃは同一構成なので、ここではカレントインバータ３の構成のみを説明し、その他の説明は省略する。
【００１３】
カレントインバーター３ａは、ＰチャネルＭＯＳトランジスタＴ１、Ｔ２および定電流源を構成するＮチャネルＭＯＳトランジスタＴ３からなる。トランジスタＴ１、Ｔ２のソースは電源に接続してあり、それぞれのドレインはともに端子Ａに接続してある。トランジスタＴ１のゲートは前段のカレントインバータ２の出力が入力するよう接続してある。トランジスタＴ２のゲートは、トランジスタＴ２のドレインと接続し、セルフバイアスしてある。トランジスタＴ３のソースはグランドに接続し、そのドレインは端子Ａに接続してある。また、トランジスタＴ３のゲートには端子Ｙより入力する制御バイアス信号が入力する。
【００１４】
電流供給回路４ａ〜４ｃ、６ａ〜６ｃは、それぞれＰチャネルＭＯＳトランジスタで構成し、それらのソースは電源と接続し、それらのドレインはそれぞれ対応するカレントインバータ内の端子Ａと接続してある。それらのゲートにはそれらが接続するカレントインバータと１対１で対応するカレントインバータの出力が入力する。
【００１５】
次に、図２〜４を参照して動作原理を説明する。なお、図２〜４において、図１と同一番号のものは同一のものとするが、説明を簡単にするためにトランジスタＴ３を定電流源７として示してある。
【００１６】
図２は、第１のリングオシレータ１内のカレントインバータ３ａを示したものである。
【００１７】
同図において、定電流源７を流れる定電流値をＩｃとすると、カレントインバータ３ａは、入力側トランジスタＴ１の流す電流値ＩａをＩｃから除いた残りの電流値Ｉｂ＝Ｉｃ−Ｉａに相当するカレントミラー電圧出力を出力側トランジスタＴ２において発生する。
【００１８】
ここで、図３に示すように第２のリングオシレータ２を考え、カレントインバータ３ａに対応するカレントインバータ５ａ内の定電流源７を流れる定電流値をＩｃ’、入力側トランジスタＴ１の流す電流値をＩａ’とし、カレントインバータ５ａの出力側トランジスタＴ２の出力電圧が電流値Ｉｂ’＝Ｉｃ’−Ｉａ’に相当するカレントミラー電圧出力である場合（Ｉｃ’＝Ｉｃ）、これと同相の電流を対応するカレントインバータ３ａ内の定電流源７にそのまま流し込むと、カレントインバータ３ａ内の出力側トランジスタＴ２に流れる電流は、定電流値ＩｃからＩａとＩｂ’を除いた残り、すなわちＩｂ＝Ｉｃ−Ｉａ−Ｉｂ’となる。つまり、カレントインバータ３ａの出力側トランジスタＴ２は、対応するカレントインバータ５ａの出力側トランジスタＴ２とは逆相の電流変化を第２のリングオシレータ２によって促される。
【００１９】
さらに、図４に示すようにカレントインバータ３ａの出力をカレントインバータ５ａ内の定電流源７に流し込むことにより、クロスカップリングが実現する。すなわち、相手側と同相の出力を受けて逆相の変化を自己内部で生成することを利用して、カレントインバータを用いた２つのリングオシレータのクロスカップリングが実現される。なお、実際に、対応するカレントインバータ出力電流を定電流源７に流す場合、電流供給回路を構成するトランジスタのサイズを調整することで、その出力電流は定数倍される。
【００２０】
このように、それぞれ複数のカレントインバータからなる２つのリングオシレータをクロスカップリングできるので、デューティ制御性が向上する。しかも、カレントインバータからなるリングオシレータが有している効果、すなわち低電源電圧化、高速動作性、低スイッチングノイズ化等を損なうことなくデューティ制御性を向上できる。
【００２１】
さらに、クロスカップリングすることによって、コモンモード・ノイズ、例えば電源に載ってくるノイズを緩和できる。すなわち、上述したＩｂがＩｂ＋ΔＩ、Ｉｂ’がＩｂ’＋ΔＩとなってしまうようなコモンモード・ノイズが生じても、クロスカップリングすることにより、ΔＩとは逆相の電流が発生するので、ノイズΔＩはキャンセル（緩和）される。
【００２２】
次に他の実施例を図５を参照して説明する。
【００２３】
図１では、すべてのカレントインバータの動作トランジスタをＰチャネルＭＯＳトランジスタとした例を示したが、図５ではＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとをできる限り交互に動作するよう構成した例を示している。
【００２４】
同図において、８、９はそれぞれ第１および第２のリングオシレータで、それぞれカレントインバータ１０ａ〜１０ｃおよび１１ａ〜１１ｃからなり、カレントインバータ１０ａ、１０ｃ、１１ａ、１１ｃは図１に示したカレントインバータと極性が逆で、カレントインバータ１０ｂ、１０ｂは図１のものと同一である。
【００２５】
この場合、極性の異なるカレントインバータを用いているので、定電流源を構成するトランジスタもＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタの２種類となり、それぞれ端子Ｐ、Ｎから入力するＰチャネル制御バイアス信号とＮチャネル制御バイアス信号のいずれかが入力する。また、それぞれのリングオシレータにおいて隣接するカレントインバータ間には極性反転用回路１２が設けてある。
【００２６】
動作は図１で示した例とほぼ同様であり、図１の例と同様の効果を奏する。
【００２７】
また、図６に示したように構成しても上記と同様の効果が得られる。なお、同図において、図１と同一番号のものは同一のものである。
【００２８】
なお、図６は図１に示した回路の変形例であり、具体的には図１において第１のリングオシレータ１内に設けていた第２の電流供給回路４ａと定電流回路Ｔ３との直列回路を第２のリングオシレータ２内に設け、第２のリングオシレータ２内に設けていた第１の電流供給回路６ａと定電流回路Ｔ３との直列回路を第１のリングオシレータ１内に設けたものである。
【００２９】
【発明の効果】
本発明によれば、発振回路において低電源電圧化、高速動作化、低ノイズ化および良好なデューティ制御が行える。
【図面の簡単な説明】
【図１】本発明の実施例を示した回路図。
【図２】図１の動作説明のための説明図。
【図３】図１の動作説明のための説明図。
【図４】図１の動作説明のための説明図。
【図５】本発明の他の実施例を示した回路図。
【図６】本発明の他の実施例を示した回路図。
【図７】従来の発振回路を示した説明図。
【図８】従来の発振回路を示した説明図。
【図９】図７、８の発振回路を単純に組み合わせた例を示した説明図。
【符号の説明】
１ 第１のリングオシレータ
２ 第２のリングオシレータ
３ａ〜３ｃ カレントインバータ
４ａ〜４ｃ 第２の電流供給回路
５ａ〜５ｃ カレントインバータ
６ａ〜６ｃ 第１の電流供給回路
８ 第１のリングオシレータ
９ 第２のリングオシレータ
１０ａ〜１０ｃ カレントインバータ
１１ａ〜１１ｂ カレントインバータ
Claims (2)
- 定電流源を有し電流モードで動作する反転増幅回路を奇数段直列に接続し、最終段の出力を最初の段の入力に接続した第１のリングオシレータと、
定電流源を有し電流モードで動作する反転増幅回路を奇数段直列に接続し、最終段の出力を最初の段の入力に接続した第２のリングオシレータと、
上記第１のリングオシレータ内の一つの反転増幅回路の出力端子が、第２のリングオシレータ内の制御端子に接続され、該出力端子の電流に対応した電流を、上記第２のリングオシレータ内の一つの反転増幅回路の定電流源の電流路に供給する第１の電流供給源と、
第２のリングオシレータ内の上記一つの反転増幅回路の出力端子が、上記第１のリングオシレータ内の制御端子に接続され、該出力端子の電流に対応した電流を、第１のリングオシレータ内の上記一つの反転増幅回路の定電流源の電流路に供給する第２の電流供給源とを備えていることを特徴とする発振回路。 - 定電流源を有し電流モードで動作する反転増幅回路を奇数段直列に接続し、最終段の出力を最初の段の入力に接続した第１のリングオシレータと、
定電流源を有し電流モードで動作する反転増幅回路を、上記第１のリングオシレータ中の反転増幅回路にそれぞれ対応して、同数段直列に接続し、最終段の出力を最初の段の入力に接続した第２のリングオシレータと、
上記第１のリングオシレータ内の反転増幅回路の出力端子が、制御端子に接続され、該出力端子の電流に対応した電流を、上記第２のリングオシレータ内の対応する反転増幅回路の定電流源の電流路に供給する複数の第１の電流供給源と、
上記第２の反転増幅回路の出力端子が、制御端子に接続され、該出力端子の電流に対応した電流を、上記第１のリングオシレータ内の対応する反転増幅回路の定電流源の電流路に供給する複数の第２の電流供給源とを備えていることを特徴とする発振回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23060897A JP3613779B2 (ja) | 1997-08-27 | 1997-08-27 | 発振回路 |
| TW087111535A TW384566B (en) | 1997-08-27 | 1998-07-15 | Oscillator circuit |
| KR1019980033708A KR100295035B1 (ko) | 1997-08-27 | 1998-08-20 | 발진 회로 |
| US09/140,355 US6025756A (en) | 1997-08-27 | 1998-08-26 | Oscillation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23060897A JP3613779B2 (ja) | 1997-08-27 | 1997-08-27 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1168522A JPH1168522A (ja) | 1999-03-09 |
| JP3613779B2 true JP3613779B2 (ja) | 2005-01-26 |
Family
ID=16910432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23060897A Expired - Fee Related JP3613779B2 (ja) | 1997-08-27 | 1997-08-27 | 発振回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6025756A (ja) |
| JP (1) | JP3613779B2 (ja) |
| KR (1) | KR100295035B1 (ja) |
| TW (1) | TW384566B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999045646A1 (en) * | 1998-03-04 | 1999-09-10 | Koninklijke Philips Electronics N.V. | Device with an oscillator circuit |
| WO2001043274A2 (en) * | 1999-12-13 | 2001-06-14 | Broadcom Corporation | Oscillator having multi-phase complementary outputs |
| US6674774B1 (en) * | 2000-05-10 | 2004-01-06 | Infineon Technologies North America Corp. | Chopped laser driver for low noise applications |
| US6617936B2 (en) * | 2001-02-20 | 2003-09-09 | Velio Communications, Inc. | Phase controlled oscillator |
| ATE416511T1 (de) * | 2001-09-12 | 2008-12-15 | Thine Electronics Inc | Integrierte halbleiterschaltung |
| US6700452B1 (en) * | 2002-01-07 | 2004-03-02 | Big Bear Networks, Inc. | Method and apparatus for producing high-frequency oscillations |
| TWI254506B (en) * | 2003-09-16 | 2006-05-01 | Samsung Electronics Co Ltd | Ring oscillator, memory system comprising the same, and method for generating oscillating signals |
| US20070052483A1 (en) * | 2005-03-09 | 2007-03-08 | Markus Dietl | Oscillator |
| JP4623679B2 (ja) * | 2005-05-27 | 2011-02-02 | パナソニック株式会社 | 結合型リング発振器 |
| EP1772794A1 (en) * | 2005-10-10 | 2007-04-11 | Axalto S.A. | Method and circuit for local clock generation and smartcard including it thereon |
| US7944316B2 (en) | 2005-12-02 | 2011-05-17 | Panasonic Corporation | Multi-phase oscillator |
| KR100842404B1 (ko) * | 2007-04-12 | 2008-07-01 | 삼성전자주식회사 | ４－위상 전압 제어 발진기 |
| US7683725B2 (en) * | 2007-08-14 | 2010-03-23 | International Business Machines Corporation | System for generating a multiple phase clock |
| JPWO2010004670A1 (ja) * | 2008-07-07 | 2011-12-22 | パナソニック株式会社 | 結合型リング発振器及びその初期化方法 |
| US20100045389A1 (en) * | 2008-08-20 | 2010-02-25 | Pengfei Hu | Ring oscillator |
| WO2011022005A1 (en) * | 2009-08-19 | 2011-02-24 | Integrated Device Technology, Inc. | Ring oscillator |
| KR200491910Y1 (ko) | 2018-11-16 | 2020-06-30 | 강미현 | 자석 착탈형 앨범 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0569658B1 (en) * | 1992-05-15 | 1998-08-12 | STMicroelectronics S.r.l. | Signals generator having not-overlapping phases and high frequency |
-
1997
- 1997-08-27 JP JP23060897A patent/JP3613779B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-15 TW TW087111535A patent/TW384566B/zh not_active IP Right Cessation
- 1998-08-20 KR KR1019980033708A patent/KR100295035B1/ko not_active IP Right Cessation
- 1998-08-26 US US09/140,355 patent/US6025756A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1168522A (ja) | 1999-03-09 |
| KR100295035B1 (ko) | 2001-07-12 |
| TW384566B (en) | 2000-03-11 |
| US6025756A (en) | 2000-02-15 |
| KR19990023721A (ko) | 1999-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3613779B2 (ja) | 発振回路 | |
| US6995620B2 (en) | Oscillator having multi-phase complementary outputs | |
| US7112998B2 (en) | Method utilizing a one-stage level shift circuit | |
| JP3464372B2 (ja) | 発振器 | |
| JP3234732B2 (ja) | レベル変換回路 | |
| JP3987262B2 (ja) | レベルコンバータ回路 | |
| ATE363766T1 (de) | Schmitt-trigger-schaltung in soi-technik | |
| US5789942A (en) | High speed signal level converting circuit having a reduced consumed electric power | |
| JPH07273618A (ja) | クロックドライバ回路 | |
| JPH10242834A (ja) | Ｃｍｏｓ回路 | |
| JP2001068978A (ja) | レベルシフタ回路 | |
| JP3456849B2 (ja) | 信号伝送回路、信号受信回路及び送受信回路、信号伝送方法、信号受信方法及び信号送受信方法、並びに半導体集積回路及びその制御方法 | |
| US5909151A (en) | Ring oscillator circuit | |
| US5675294A (en) | Single pin crystal oscillator circuit | |
| JP3370256B2 (ja) | 分周器およびクロック生成回路 | |
| JP2002026715A (ja) | レベルシフト回路 | |
| JPH0377537B2 (ja) | ||
| US5684420A (en) | Small signal amplifier for independent p-channel and n-channel drives | |
| JPH03222515A (ja) | ２相クロック発生回路 | |
| JPH08228146A (ja) | Ｃｍｏｓ集積回路 | |
| JPH0736667A (ja) | 全加算回路 | |
| KR19990003888A (ko) | 전원 전압에 따른 지연 장치 | |
| JPH0746095A (ja) | 基準信号発生回路 | |
| KR19990057767A (ko) | 레벨 쉬프터 | |
| JPH05110415A (ja) | ３ステート出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041022 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |