JPH0746095A - 基準信号発生回路 - Google Patents
基準信号発生回路Info
- Publication number
- JPH0746095A JPH0746095A JP18616793A JP18616793A JPH0746095A JP H0746095 A JPH0746095 A JP H0746095A JP 18616793 A JP18616793 A JP 18616793A JP 18616793 A JP18616793 A JP 18616793A JP H0746095 A JPH0746095 A JP H0746095A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- reference signal
- input
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成にて、高速動作かつ低電力動作を
可能とする基準信号発生回路を提供すること。 【構成】 ＣＭＯＳインバータ１ａの入出力間に水晶振
動子１ｂおよび帰還抵抗１ｃを接続し、ＣＭＯＳインバ
ータ１ａの入力側および出力側から互いに１８０度位相
のずれた正弦波を出力する水晶発振回路１を設けるとと
もに、上記水晶発振回路からの互いに位相のずれた２つ
の正弦波をレベルシフタ３の差動入力ＩＮ1 、ＩＮ2 に
直接入力し、これらを波形整形して矩形波を出力する。
これにより、高速動作かつ低電力動作を可能とする基準
信号発生回路を提供することが可能となる。
可能とする基準信号発生回路を提供すること。 【構成】 ＣＭＯＳインバータ１ａの入出力間に水晶振
動子１ｂおよび帰還抵抗１ｃを接続し、ＣＭＯＳインバ
ータ１ａの入力側および出力側から互いに１８０度位相
のずれた正弦波を出力する水晶発振回路１を設けるとと
もに、上記水晶発振回路からの互いに位相のずれた２つ
の正弦波をレベルシフタ３の差動入力ＩＮ1 、ＩＮ2 に
直接入力し、これらを波形整形して矩形波を出力する。
これにより、高速動作かつ低電力動作を可能とする基準
信号発生回路を提供することが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、計数回路等の各種処理
回路の基準信号源として用いられる基準信号発生回路に
関し、特に、水晶発振回路よりの出力を波形整形して矩
形波を出力する基準信号発生回路に関するものである。
回路の基準信号源として用いられる基準信号発生回路に
関し、特に、水晶発振回路よりの出力を波形整形して矩
形波を出力する基準信号発生回路に関するものである。
【０００２】
【従来の技術】従来より、計数回路等の各種処理回路の
基準信号源として、ＣＭＯＳインバータの入出力間に接
続された水晶振動子の出力側に現れる正弦波を波形整形
して基準信号を得る基準信号発生回路がある。これらは
一般に消費電力を抑えるため、目的の処理回路に用いら
れる電源電圧より低い電圧の電源を用いて水晶振動子を
駆動しており、水晶振動子の一端に現れる正弦波を矩形
波に整形した後、これをさらに、レベルシフタ等により
目的の処理回路に用いられる電源電圧と等しい波高にシ
フトさせた後、基準信号として出力している。このよう
なものには、図５に示すような基準信号発生回路があ
る。これは以下のように構成され動作する。同図におい
て、５１は水晶発振回路であり、ＣＭＯＳインバータ５
１ａの入出力間に水晶振動子５１ｂおよび帰還抵抗５１
ｃを接続し、さらに、水晶振動子５１ｂの両端には負荷
容量として、接地されたコンデンサ５１ｄを接続してな
る。このように構成される水晶発振回路５１はＣＭＯＳ
インバータ５１ａの出力側に正弦波が現れ、これを出力
する。５２は波形整形用のシュミットトリガであり、水
晶発振回路５１よりの正弦波を波形整形して得た矩形波
を出力する。なお、シュミットトリガ５２は、電源投入
直後に発振回路用電源回路５３が受ける水晶振動子の初
期発振による影響を無くし、水晶発振回路５１の出力を
安定化させるものである。これに代わって、ＣＭＯＳイ
ンバータ５１ａとしきい値の異なるＣＭＯＳインバータ
を用いたものもある。５４はインバータであり、シュミ
ットトリガ５２の出力を受け、これを反転して出力す
る。５５はレベルシフタであり、シュミットトリガ５２
の出力とインバータ５３の出力とを差動入力ＩＮ１、Ｉ
Ｎ２に受け、これらを波形整形して所望の波高の基準信
号を生成し出力する。
基準信号源として、ＣＭＯＳインバータの入出力間に接
続された水晶振動子の出力側に現れる正弦波を波形整形
して基準信号を得る基準信号発生回路がある。これらは
一般に消費電力を抑えるため、目的の処理回路に用いら
れる電源電圧より低い電圧の電源を用いて水晶振動子を
駆動しており、水晶振動子の一端に現れる正弦波を矩形
波に整形した後、これをさらに、レベルシフタ等により
目的の処理回路に用いられる電源電圧と等しい波高にシ
フトさせた後、基準信号として出力している。このよう
なものには、図５に示すような基準信号発生回路があ
る。これは以下のように構成され動作する。同図におい
て、５１は水晶発振回路であり、ＣＭＯＳインバータ５
１ａの入出力間に水晶振動子５１ｂおよび帰還抵抗５１
ｃを接続し、さらに、水晶振動子５１ｂの両端には負荷
容量として、接地されたコンデンサ５１ｄを接続してな
る。このように構成される水晶発振回路５１はＣＭＯＳ
インバータ５１ａの出力側に正弦波が現れ、これを出力
する。５２は波形整形用のシュミットトリガであり、水
晶発振回路５１よりの正弦波を波形整形して得た矩形波
を出力する。なお、シュミットトリガ５２は、電源投入
直後に発振回路用電源回路５３が受ける水晶振動子の初
期発振による影響を無くし、水晶発振回路５１の出力を
安定化させるものである。これに代わって、ＣＭＯＳイ
ンバータ５１ａとしきい値の異なるＣＭＯＳインバータ
を用いたものもある。５４はインバータであり、シュミ
ットトリガ５２の出力を受け、これを反転して出力す
る。５５はレベルシフタであり、シュミットトリガ５２
の出力とインバータ５３の出力とを差動入力ＩＮ１、Ｉ
Ｎ２に受け、これらを波形整形して所望の波高の基準信
号を生成し出力する。
【０００３】また、特開昭５５−１１２００８号公報に
は、上述の水晶発振回路１と同一の構成の水晶発振回路
内のＣＭＯＳインバータの入力側、出力側より出力され
る互いに１８０度位相の異なる正弦波により分周段を駆
動することで、レベルシフタを設けること無く基準信号
を得る技術が開示されている。
は、上述の水晶発振回路１と同一の構成の水晶発振回路
内のＣＭＯＳインバータの入力側、出力側より出力され
る互いに１８０度位相の異なる正弦波により分周段を駆
動することで、レベルシフタを設けること無く基準信号
を得る技術が開示されている。
【０００４】
【発明が解決しようとする課題】従来のものでは、水晶
発振回路５１よりの正弦波を波形整形するためにシュミ
ットトリガ５２を用いた場合、シュミットトリガ５２そ
のものの構成が複雑であるため、高速動作、低電力動
作、発振に影響を与えないといったことを同時に解消す
ることは難しい。また、シュミットトリガ５２に代わっ
て、ＣＭＯＳインバータ５１ａとしきい値の異なるＣＭ
ＯＳインバータを用いたものでは、出力のデューティが
５０％から異なる値となり好ましくない。また、レベル
シフタ５４が互いに反転した２入力を必要とするため、
正弦波を矩形波に波形整形した後、さらにその反転出力
を得るためのインバータ５４を設けなくてはならず、回
路構成が複雑になっていた。
発振回路５１よりの正弦波を波形整形するためにシュミ
ットトリガ５２を用いた場合、シュミットトリガ５２そ
のものの構成が複雑であるため、高速動作、低電力動
作、発振に影響を与えないといったことを同時に解消す
ることは難しい。また、シュミットトリガ５２に代わっ
て、ＣＭＯＳインバータ５１ａとしきい値の異なるＣＭ
ＯＳインバータを用いたものでは、出力のデューティが
５０％から異なる値となり好ましくない。また、レベル
シフタ５４が互いに反転した２入力を必要とするため、
正弦波を矩形波に波形整形した後、さらにその反転出力
を得るためのインバータ５４を設けなくてはならず、回
路構成が複雑になっていた。
【０００５】また、上記公報に開示されるものでは、水
晶振動子の発振周波数を分周して使用することを前提と
しており、高周波数の水晶振動子の出力をその周波数を
下げることなく基準信号として用いることはできなかっ
た。
晶振動子の発振周波数を分周して使用することを前提と
しており、高周波数の水晶振動子の出力をその周波数を
下げることなく基準信号として用いることはできなかっ
た。
【０００６】本発明の目的は、簡単な構成にて、高速動
作かつ低電力動作を可能とする基準信号発生回路を提供
することにある。
作かつ低電力動作を可能とする基準信号発生回路を提供
することにある。
【０００７】
【課題を解決するための手段】ＣＭＯＳインバータの入
出力間に水晶振動子および帰還抵抗を接続してなり、上
記ＣＭＯＳインバータの入力側および出力側から互いに
１８０度位相のずれた正弦波を出力する水晶発振回路を
設けるとともに、上記水晶発振回路からの互いに位相の
ずれた２つの正弦波を入力とし、これらを波形整形して
矩形波を出力する波形整形回路を設けることにより上記
目的を達成する。
出力間に水晶振動子および帰還抵抗を接続してなり、上
記ＣＭＯＳインバータの入力側および出力側から互いに
１８０度位相のずれた正弦波を出力する水晶発振回路を
設けるとともに、上記水晶発振回路からの互いに位相の
ずれた２つの正弦波を入力とし、これらを波形整形して
矩形波を出力する波形整形回路を設けることにより上記
目的を達成する。
【０００８】波形整形回路としては、差動入力に上記水
晶発振回路からの互いに位相のずれた２つの正弦波を受
けるレベルシフタであることは、上記水晶発振回路から
の互いに位相のずれた２つの正弦波の一方をセット入力
とし、他方をリセット入力とするＲ−Ｓフリップフロッ
プであることが好ましい。
晶発振回路からの互いに位相のずれた２つの正弦波を受
けるレベルシフタであることは、上記水晶発振回路から
の互いに位相のずれた２つの正弦波の一方をセット入力
とし、他方をリセット入力とするＲ−Ｓフリップフロッ
プであることが好ましい。
【０００９】
【実施例】次に本発明の一実施例の基準信号発生回路に
ついて説明する。図１は本例の構成を示す電気回路図で
あり、同図において１は水晶発振回路であり、ＣＭＯＳ
インバータ１ａの入出力間に水晶振動子１ｂおよび帰還
抵抗１ｃを接続し、さらに、水晶振動子１ｂの両端には
負荷容量として、接地されたコンデンサ１ｄを接続して
なる。このように構成される水晶発振回路１はＣＭＯＳ
インバータ１ａの入力側、出力側に互いに１８０度位相
の異なる正弦波が現れ、これら２つの正弦波を出力す
る。水晶発振回路１は発振回路用電源回路２からの電力
を受け駆動される。この発振回路用電源回路２は上述し
たように、消費電力を抑えるため、基準信号を送る目的
の処理回路（図示せず。）に用いられる電源電圧より電
圧を低く抑えた電源である。
ついて説明する。図１は本例の構成を示す電気回路図で
あり、同図において１は水晶発振回路であり、ＣＭＯＳ
インバータ１ａの入出力間に水晶振動子１ｂおよび帰還
抵抗１ｃを接続し、さらに、水晶振動子１ｂの両端には
負荷容量として、接地されたコンデンサ１ｄを接続して
なる。このように構成される水晶発振回路１はＣＭＯＳ
インバータ１ａの入力側、出力側に互いに１８０度位相
の異なる正弦波が現れ、これら２つの正弦波を出力す
る。水晶発振回路１は発振回路用電源回路２からの電力
を受け駆動される。この発振回路用電源回路２は上述し
たように、消費電力を抑えるため、基準信号を送る目的
の処理回路（図示せず。）に用いられる電源電圧より電
圧を低く抑えた電源である。
【００１０】３はレベルシフタであり、差動入力端子Ｉ
Ｎ1 、ＩＮ2 にそれぞれ水晶発振回路１からの互いに１
８０度位相の異なる正弦波を直接受け、これらを波形整
形して上記処理回路の電源電圧に応じた所望の波高の矩
形波を基準信号として出力する。このレベルシフタ３は
例えば図２に示すように、差動部３ａと、波形整形部３
ｂとよりなる。差動部３ａは、定電圧源ＶDDにソースを
接続したＰチャネルＭＯＳトランジスタＰ１と、それぞ
れのソースをＰチャネルＭＯＳトランジスタＰ１のドレ
インに接続され、互いのドレインをゲートに接続された
ＰチャネルＭＯＳトランジスタＰ２、Ｐ３と、それぞれ
のドレインをそれぞれＰチャネルＭＯＳトランジスタＰ
２、Ｐ３のドレインに接続され、それぞれのゲートをそ
れぞれ差動入力端子ＩＮ1 、ＩＮ2 に接続され、ソース
を接地したＮチャネルＭＯＳトランジスタＮ１、Ｎ２と
よりなる。この差動部３ａは通常、ＰチャネルＭＯＳト
ランジスタＰ１をオンとし、定電圧源の電圧を受けて作
動する。波形整形部３ｂは、定電圧源ＶDDにソースを接
続し、ＮチャネルＭＯＳトランジスタＮ１のドレインを
ゲートに接続し、ドレインに出力端子ＯＵＴを接続した
ＰチャネルＭＯＳトランジスタＰ４と、ＰチャネルＭＯ
ＳトランジスタＰ４のドレインにドレインを接続し、Ｎ
チャネルＭＯＳトランジスタＮ１のドレインをゲートに
接続し、ソースを接地したＮチャネルＭＯＳトランジス
タＮ３とよりなる。
Ｎ1 、ＩＮ2 にそれぞれ水晶発振回路１からの互いに１
８０度位相の異なる正弦波を直接受け、これらを波形整
形して上記処理回路の電源電圧に応じた所望の波高の矩
形波を基準信号として出力する。このレベルシフタ３は
例えば図２に示すように、差動部３ａと、波形整形部３
ｂとよりなる。差動部３ａは、定電圧源ＶDDにソースを
接続したＰチャネルＭＯＳトランジスタＰ１と、それぞ
れのソースをＰチャネルＭＯＳトランジスタＰ１のドレ
インに接続され、互いのドレインをゲートに接続された
ＰチャネルＭＯＳトランジスタＰ２、Ｐ３と、それぞれ
のドレインをそれぞれＰチャネルＭＯＳトランジスタＰ
２、Ｐ３のドレインに接続され、それぞれのゲートをそ
れぞれ差動入力端子ＩＮ1 、ＩＮ2 に接続され、ソース
を接地したＮチャネルＭＯＳトランジスタＮ１、Ｎ２と
よりなる。この差動部３ａは通常、ＰチャネルＭＯＳト
ランジスタＰ１をオンとし、定電圧源の電圧を受けて作
動する。波形整形部３ｂは、定電圧源ＶDDにソースを接
続し、ＮチャネルＭＯＳトランジスタＮ１のドレインを
ゲートに接続し、ドレインに出力端子ＯＵＴを接続した
ＰチャネルＭＯＳトランジスタＰ４と、ＰチャネルＭＯ
ＳトランジスタＰ４のドレインにドレインを接続し、Ｎ
チャネルＭＯＳトランジスタＮ１のドレインをゲートに
接続し、ソースを接地したＮチャネルＭＯＳトランジス
タＮ３とよりなる。
【００１１】次に本例の動作を上記図１、２および図３
のタイミングチャートを参照しながら説明する。まず、
発振回路用電源回路２より水晶発振回路１に電力が供給
される。この電力は他の処理回路に供給されるものより
小さく、低電力化を図るものである。これにより、水晶
発振回路１は互いに１８０度位相の異なる正弦波を出力
する。この２つの正弦波はそれぞれレベルシフタ３の差
動入力端子ＩＮ1 、ＩＮ2 に入力される。ここで、例え
ば、差動入力端子ＩＮ1 に入力される正弦波の電圧レベ
ルが差動入力端子ＩＮ2 に入力される正弦波の電圧レベ
ルより高いこととする。このとき差動部３ａはＮチャネ
ルＭＯＳトランジスタＮ１がより強くオンとなるので、
そのドレインがより低い電位となり、これをゲートに受
けるＰチャネルＭＯＳトランジスタＰ３がオンとなり、
そのドレインがより高い電位となり、ＰチャネルＭＯＳ
トランジスタＰ２をオフとする。これにより差動部３ａ
の端子Ａの状態が、ローレベルとなっている。波形整形
部３ｂでは、ＰチャネルＭＯＳトランジスタ４がオン、
ＮチャネルＭＯＳトランジスタ３がオフとなり、定電圧
源ＶDDの電圧を受けた出力端子ＯＵＴからハイレベルが
出力される。これにより、出力端子ＯＵＴの出力は、差
動入力端子ＩＮ1 、ＩＮ2 に入力される正弦波の電圧レ
ベルを上記処理回路の電源電圧に応じた電圧にレベルシ
フトしたものとなる。
のタイミングチャートを参照しながら説明する。まず、
発振回路用電源回路２より水晶発振回路１に電力が供給
される。この電力は他の処理回路に供給されるものより
小さく、低電力化を図るものである。これにより、水晶
発振回路１は互いに１８０度位相の異なる正弦波を出力
する。この２つの正弦波はそれぞれレベルシフタ３の差
動入力端子ＩＮ1 、ＩＮ2 に入力される。ここで、例え
ば、差動入力端子ＩＮ1 に入力される正弦波の電圧レベ
ルが差動入力端子ＩＮ2 に入力される正弦波の電圧レベ
ルより高いこととする。このとき差動部３ａはＮチャネ
ルＭＯＳトランジスタＮ１がより強くオンとなるので、
そのドレインがより低い電位となり、これをゲートに受
けるＰチャネルＭＯＳトランジスタＰ３がオンとなり、
そのドレインがより高い電位となり、ＰチャネルＭＯＳ
トランジスタＰ２をオフとする。これにより差動部３ａ
の端子Ａの状態が、ローレベルとなっている。波形整形
部３ｂでは、ＰチャネルＭＯＳトランジスタ４がオン、
ＮチャネルＭＯＳトランジスタ３がオフとなり、定電圧
源ＶDDの電圧を受けた出力端子ＯＵＴからハイレベルが
出力される。これにより、出力端子ＯＵＴの出力は、差
動入力端子ＩＮ1 、ＩＮ2 に入力される正弦波の電圧レ
ベルを上記処理回路の電源電圧に応じた電圧にレベルシ
フトしたものとなる。
【００１２】ここで、差動入力端子ＩＮ1 に入力される
正弦波の電圧レベルが差動入力端子ＩＮ2 に入力される
正弦波の電圧レベルより低くなると、差動部３ａの端子
Ａの状態が、ハイレベルとなり、波形整形部３ｂでは、
ＰチャネルＭＯＳトランジスタＰ４がオフ、Ｎチャネル
ＭＯＳトランジスタＮ３がオンとなり、出力端子ＯＵＴ
は定電圧源ＶDDと遮断されるとともに、ＮチャネルＭＯ
ＳトランジスタＮ３を介して接地され、出力端子ＯＵＴ
からはローレベルが出力される。次に再び、差動入力端
子ＩＮ1 に入力される正弦波の電圧レベルが差動入力端
子ＩＮ2 に入力される正弦波の電圧レベルより高くなる
と、差動部３ａの端子Ａの状態が、ローレベルとなる。
波形整形部３ｂでは、ＰチャネルＭＯＳトランジスタＰ
４がオン、ＮチャネルＭＯＳトランジスタＮ３がオフと
なり、出力端子ＯＵＴには定電圧源ＶDDの電圧が印可さ
れ、出力端子ＯＵＴからはハイレベルが出力される。
正弦波の電圧レベルが差動入力端子ＩＮ2 に入力される
正弦波の電圧レベルより低くなると、差動部３ａの端子
Ａの状態が、ハイレベルとなり、波形整形部３ｂでは、
ＰチャネルＭＯＳトランジスタＰ４がオフ、Ｎチャネル
ＭＯＳトランジスタＮ３がオンとなり、出力端子ＯＵＴ
は定電圧源ＶDDと遮断されるとともに、ＮチャネルＭＯ
ＳトランジスタＮ３を介して接地され、出力端子ＯＵＴ
からはローレベルが出力される。次に再び、差動入力端
子ＩＮ1 に入力される正弦波の電圧レベルが差動入力端
子ＩＮ2 に入力される正弦波の電圧レベルより高くなる
と、差動部３ａの端子Ａの状態が、ローレベルとなる。
波形整形部３ｂでは、ＰチャネルＭＯＳトランジスタＰ
４がオン、ＮチャネルＭＯＳトランジスタＮ３がオフと
なり、出力端子ＯＵＴには定電圧源ＶDDの電圧が印可さ
れ、出力端子ＯＵＴからはハイレベルが出力される。
【００１３】以上の動作を繰り返し行なうことにより、
水晶発振回路１より出力される互いに１８０度位相の異
なる正弦波が、互いに等しい電圧レベルとなるのと若干
遅れてハイレベルからローレベルへ、ローレベルからハ
イレベルへと状態を変える上記処理回路の電源電圧に応
じた波高の矩形波が出力端子ＯＵＴより出力される。こ
のため、水晶発振回路１の発振周波数をそのまま上記処
理回路に供給することができ高速動作が可能となる。ま
た、水晶発振回路よりの正弦波は差動部３ａを介した後
波形整形されるため、水晶発振回路の発振に影響を与え
ることがない。以上のように本例は簡単な構成にて、高
速動作、低電力動作、発振に影響を与えないといったこ
とを同時に解消する。
水晶発振回路１より出力される互いに１８０度位相の異
なる正弦波が、互いに等しい電圧レベルとなるのと若干
遅れてハイレベルからローレベルへ、ローレベルからハ
イレベルへと状態を変える上記処理回路の電源電圧に応
じた波高の矩形波が出力端子ＯＵＴより出力される。こ
のため、水晶発振回路１の発振周波数をそのまま上記処
理回路に供給することができ高速動作が可能となる。ま
た、水晶発振回路よりの正弦波は差動部３ａを介した後
波形整形されるため、水晶発振回路の発振に影響を与え
ることがない。以上のように本例は簡単な構成にて、高
速動作、低電力動作、発振に影響を与えないといったこ
とを同時に解消する。
【００１４】また、本発明の他の実施例として、水晶発
振回路に供給される電力と他の処理回路に供給される電
力とが等しい場合には、上記一実施例のレベルシフタ３
に代わり、Ｒ−Ｓフリップロップを用いてもよい。これ
は、図４に示すようにＮＯＲゲート３１、３２の互いの
入出力をブリッジ接続してなる一般的なＲ−Ｓフリップ
ロップ３３であり、それぞれ上記一実施例の差動入力端
子ＩＮ1 、ＩＮ2 に対応するリセット端子Ｒ、セット端
子Ｓに互いに１８０度位相の異なる正弦波を受け、上記
一実施例と同様のタイミングの矩形波を端子ｏｕｔより
出力する。Ｒ−Ｓフリップロップを用いた場合も、簡単
な構成にて、高速動作、発振に影響を与えないといった
ことを同時に解消することが可能である。
振回路に供給される電力と他の処理回路に供給される電
力とが等しい場合には、上記一実施例のレベルシフタ３
に代わり、Ｒ−Ｓフリップロップを用いてもよい。これ
は、図４に示すようにＮＯＲゲート３１、３２の互いの
入出力をブリッジ接続してなる一般的なＲ−Ｓフリップ
ロップ３３であり、それぞれ上記一実施例の差動入力端
子ＩＮ1 、ＩＮ2 に対応するリセット端子Ｒ、セット端
子Ｓに互いに１８０度位相の異なる正弦波を受け、上記
一実施例と同様のタイミングの矩形波を端子ｏｕｔより
出力する。Ｒ−Ｓフリップロップを用いた場合も、簡単
な構成にて、高速動作、発振に影響を与えないといった
ことを同時に解消することが可能である。
【００１５】
【発明の効果】本発明によれば、簡単な構成にて、高速
動作かつ低電力動作を可能とする基準信号発生回路を提
供することが可能となる。
動作かつ低電力動作を可能とする基準信号発生回路を提
供することが可能となる。
【図１】本発明の一実施例の基準信号発生回路の構成を
示す電気回路図。
示す電気回路図。
【図２】図１の要部を示す電気回路図。
【図３】図１の動作説明のためのタイミングチャート。
【図４】本発明の他の実施例の基準信号発生回路の構成
を示す電気回路図。
を示す電気回路図。
【図５】従来の技術の構成を示す電気回路図。
１ 水晶発振回路 １ａ ＣＭＯＳインバータ １ｂ 水晶振動子 １ｃ 帰還抵抗 ３ レベルシフタ（波形整形回路） ＩＮ1 差動入力 ＩＮ2 差動入力 ３３ フリップフロップ
Claims (3)
- 【請求項１】 ＣＭＯＳインバータの入出力間に水晶振
動子および帰還抵抗を接続してなり、上記ＣＭＯＳイン
バータの入力側および出力側から互いに１８０度位相の
ずれた正弦波を出力する水晶発振回路と、 上記水晶発振回路からの互いに位相のずれた２つの正弦
波を入力とし、これらを波形整形して矩形波を出力する
波形整形回路とを具備することを特徴とする基準信号発
生回路。 - 【請求項２】 上記波形整形回路は、差動入力に上記水
晶発振回路からの互いに位相のずれた２つの正弦波を受
けるレベルシフタであることを特徴とする請求項１記載
の基準信号発生回路。 - 【請求項３】 上記波形整形回路は、上記水晶発振回路
からの互いに位相のずれた２つの正弦波の一方をセット
入力とし、他方をリセット入力とするＲ−Ｓフリップフ
ロップであることを特徴とする請求項１記載の基準信号
発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18616793A JPH0746095A (ja) | 1993-07-28 | 1993-07-28 | 基準信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18616793A JPH0746095A (ja) | 1993-07-28 | 1993-07-28 | 基準信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0746095A true JPH0746095A (ja) | 1995-02-14 |
Family
ID=16183568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18616793A Pending JPH0746095A (ja) | 1993-07-28 | 1993-07-28 | 基準信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746095A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014157907A1 (ko) | 2013-03-25 | 2014-10-02 | 주식회사 우진 | 고온용 초음파 센서 및 그 제조방법 |
-
1993
- 1993-07-28 JP JP18616793A patent/JPH0746095A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014157907A1 (ko) | 2013-03-25 | 2014-10-02 | 주식회사 우진 | 고온용 초음파 센서 및 그 제조방법 |
| US9494453B2 (en) | 2013-03-25 | 2016-11-15 | Woojin Inc. | Ultrasonic sensor for high temperature and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6995620B2 (en) | Oscillator having multi-phase complementary outputs | |
| US4321562A (en) | Crystal oscillator circuit capable of changing the number of inverter stages coupled in series | |
| JP4680448B2 (ja) | 高速サンプリングレシーバー | |
| US6025756A (en) | Oscillation circuit | |
| US6794905B2 (en) | CMOS inverter | |
| JPH08265108A (ja) | 電圧制御発振回路 | |
| KR19990077574A (ko) | 발진회로 | |
| JPS584492B2 (ja) | ダイナミツクブンシユウカイロ | |
| KR960026760A (ko) | 펄스 신호 정형회로 | |
| JPH0746095A (ja) | 基準信号発生回路 | |
| JP2560698B2 (ja) | ラツチ回路 | |
| US5923201A (en) | Clock signal generating circuit | |
| JPH07202646A (ja) | 電圧制御発振回路 | |
| US5909151A (en) | Ring oscillator circuit | |
| US5675294A (en) | Single pin crystal oscillator circuit | |
| JP2009194560A (ja) | 分周回路 | |
| JPH01272315A (ja) | 単相／差動信号変換回路 | |
| KR100476868B1 (ko) | 고속동작이가능한d플립플롭 | |
| KR100401493B1 (ko) | 피크전류 감쇠회로 | |
| JP2690694B2 (ja) | 並列ｃｍｏｓインバータ発振回路 | |
| JPH066135A (ja) | 水晶発振器 | |
| JPH04273602A (ja) | 発振制御回路 | |
| JPH05145385A (ja) | Ｃｍｏｓ出力バツフア回路 | |
| JPH0590922A (ja) | 二相クロツク発生回路 | |
| KR19990030378U (ko) | 주파수 분주 장치 |