TWI751363B - 緩衝器電路 - Google Patents

緩衝器電路 Download PDF

Info

Publication number
TWI751363B
TWI751363B TW107126842A TW107126842A TWI751363B TW I751363 B TWI751363 B TW I751363B TW 107126842 A TW107126842 A TW 107126842A TW 107126842 A TW107126842 A TW 107126842A TW I751363 B TWI751363 B TW I751363B
Authority
TW
Taiwan
Prior art keywords
voltage
output node
supply
buffer circuit
signal
Prior art date
Application number
TW107126842A
Other languages
English (en)
Other versions
TW201929435A (zh
Inventor
洪基汶
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201929435A publication Critical patent/TW201929435A/zh
Application granted granted Critical
Publication of TWI751363B publication Critical patent/TWI751363B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H04L25/0294—Provision for current-mode coupling

Abstract

一種緩衝器電路可以包括耦接在第一輸出節點及第二輸出節點與共同節點之間的輸入單元。輸入單元可以被配置為基於輸入訊號來改變第一輸出節點的電壓位準和第二輸出節點的電壓位準。緩衝器電路可以在第一操作模式下產生在一電壓與第一電壓之間擺動的輸出訊號，並且可以在第二操作模式下產生在該電壓與和第一低電壓具有不同位準的第二低電壓之間擺動的輸出訊號。

Description

緩衝器電路
各種實施例總體而言係關於一種半導體技術，更具體地，關於一種與訊號緩衝有關的緩衝器電路。
電子設備包括很多電子元件，且電腦系統包括很多包含半導體的半導體裝置。包含在電腦系統中的半導體裝置可以藉由傳輸與接收時脈和數據來與另一個半導體裝置進行通信。因此，大多數半導體裝置可以包括被配置為接收從外部裝置提供的時脈和數據的緩衝器電路。
通常，使用電流模式邏輯(current mode logic，CML)型緩衝器和CMOS型緩衝器。CML型緩衝器可藉由限制輸出訊號的擺動寬幅來迅速操作。CMOS型緩衝器可以產生完整擺動寬幅的輸出訊號，但是會緩慢操作。隨著半導體裝置的操作速度的提高，半導體裝置可以提供具有小振幅和高頻率的訊號。因此，半導體裝置可以包括能夠迅速操作的CML型緩衝器和被配置為相對緩慢操作的CMOS型緩衝器兩者，以便接收從外部裝置提供的訊號。
本發明申請案主張2017年12月21日向韓國知識產權局提交的申請號為10-2017-0176619的韓國專利申請的優先權，其藉由引用整體合併於此，如全文所述。
在本公開的一個實施例中，一種緩衝器電路可以包括輸入單元，其被配置為基於輸入訊號來將第一輸出節點和第二輸出節點電耦接到共同節點。所述緩衝器電路可以被配置為在第一操作模式下基於所述輸入訊號來將高電壓提供給所述第一輸出節點和所述第二輸出節點中的一個輸出節點，並且可以被配置為在所述第一操作模式下將第一低電壓提供給所述共同節點。所述緩衝器電路可以被配置為在第二操作模式下將所述高電壓提供給所述第一輸出節點和所述第二輸出節點兩者，並且可以被配置為在所述第二操作模式下將與所述第一低電壓具有不同位準的第二低電壓提供給所述共同節點。
在本公開的一個實施例中，一種緩衝器電路可以包括輸入單元，其電耦接在第一輸出節點、第二輸出節點與共同節點之間。所述輸入單元可以被配置為基於輸入訊號來改變所述第一輸出節點的電壓位準和所述第二輸出節點的電壓位準。所述緩衝器電路可以被配置為在第一操作模式下將第一高電壓提供給所述共同節點，並且可以被配置為在所述第一操作模式下基於所述輸入訊號來將低電壓提供給所述第一輸出節點和所述第二輸出節點中的一個輸出節點。所述緩衝器電路可以被配置為在第二操作模式下將與所述第一高電壓具有不同位準的第二高電壓提供給所述共同節點，並且可以被配置為在所述第二操作模式下將所述低電壓提供給所述第一輸出節點和所述第二輸出節點兩者。
在本公開的一個實施例中，一種緩衝器電路可以包括輸入單元，其電耦接在第一輸出節點、第二輸出節點與共同節點之間。所述輸入單元可以被配置為基於輸入訊號來改變所述第一輸出節點的電壓位準和所述第二輸出節點的電壓位準。所述緩衝器電路可以包括閘極單元(gating unit)，其被配置 為基於第一操作模式訊號和所述輸入訊號來將高電壓提供給所述第一輸出節點 和所述第二輸出節點。
在本公開的一個實施例中，一種緩衝器電路可以包括輸入單元，其電耦接在第一共同節點與第二共同節點之間。輸入單元可以被配置為基於輸入訊號來改變第一輸出節點的電壓位準和第二輸出節點的電壓位準。所述緩衝器電路可以被配置為根據操作模式而將第一高電壓和與所述第一高電壓具有不同位準的第二高電壓中的一個高電壓提供給所述第一共同節點，並且可以被配置為根據所述操作模式而將第一低電壓和與所述第一低電壓具有不同位準的第二低電壓中的一個低電壓提供給所述第二共同節點。
100:混合緩衝器電路
110:輸入單元
111:第一開關元件
112:第二開關元件
120:第一低電壓供給單元
121:第一供給元件
130:第二低電壓供給單元
131:電壓限制元件
132:第二供給元件
140、140':閘極單元
141:第一閘極元件
142:第二閘極元件
150、150':負載單元
151:第一電阻元件
152:第二電阻元件
160:緩衝器控制電路
161:模式選擇器
162:閘極控制器
171:第一反或閘
172:第二反或閘
200:混合緩衝器電路
210:輸入單元
211:第一開關元件
212:第二開關元件
220:第一高電壓供給單元
221:第一供給元件
230:第二高電壓供給單元
231:電壓限制元件
232:第二供給元件
230:第二高電壓供給單元
241:第一閘極元件
251:第一電阻元件
252:第二電阻元件
300:混合緩衝器電路
310:輸入單元
311A:第一開關元件
311B:第三開關元件
312A:第二開關元件
312B:第四開關元件
320A:第一低電壓供給單元
320B:第一高電壓供給單元
321A:第一低電壓供給元件
321B:第一高電壓供給元件
330A:第二低電壓供給單元
330B:第二高電壓供給單元
331A:第一開關元件
331B:第三開關元件
332A:第二低電壓供給元件
332B:第二高電壓供給元件
360:緩衝器控制電路
CMOSEN:第一操作模式訊號
CMLEN:第二操作模式訊號
CN:共同節點
CN1:第一共同節點
CN2:第二共同節點
GC1:第一閘極訊號
GC2:第二閘極訊號
IN:輸入訊號
INB:輸入訊號
MS:模式選擇訊號
NBIAS:偏置電壓
NO:第二輸出節點
OUT:輸出訊號
OUTB:輸出訊號
PBIAS:偏置電壓
PO:第一輸出節點
V1:第一電源電壓
V2:第二電源電壓
VH:高電壓
VH1:第一高電壓
VH2:第二高電壓
VINH:輸入高電壓
VINL:輸入低電壓
〔圖1〕係為表示根據本公開的一個實施例的混合緩衝器電路配置的示例之示意圖。
〔圖2〕係為表示圖1所示緩衝器控制電路配置的示例之示意圖。
〔圖3〕係為表示圖2所示閘極控制器配置的示例之示意圖。
〔圖4〕圖4A和圖4B係為表示圖1所示混合緩衝器電路操作的示例之示意圖。
〔圖5〕係為表示根據本公開的一個實施例的混合緩衝器電路配置的示例的示意圖。
〔圖6〕係為表示根據本公開的一個實施例的混合緩衝器電路配置的示例之示意圖。
〔圖7〕圖7A和圖7B係為表示圖6所示混合緩衝器電路操作的示例之示意圖。
〔圖8〕係為表示根據本公開的一個實施例的混合緩衝器電路配置的示例之示意圖。
〔圖9〕圖9A和圖9B係為表示圖8所示混合緩衝器電路操作的示例之示意圖。
在下文中，將在下面參考附圖藉由實施例的示例來描述根據本公開的半導體裝置。
圖1係為根據本公開的一個實施例的混合緩衝器電路100的配置的示例之示意圖。參考圖1，混合緩衝器電路100可以在第一操作模式和第二操作模式下操作。第一操作模式可以是CMOS操作模式，而第二操作模式可以是CML操作模式。混合緩衝器電路100可以在第一操作模式下作為CMOS型緩衝器來操作，而可以在第二操作模式下作為CML型緩衝器來操作。混合緩衝器電路100可以根據例如包括混合緩衝器電路100的半導體裝置的操作速度而在第一操作模式和第二操作模式下操作。例如，當半導體裝置緩慢操作時，混合緩衝器電路100可以在第一操作模式下操作，而當半導體裝置快速操作時，混合緩衝器電路100可以在第二操作模式下操作。
混合緩衝器電路100可被提供第一電源電壓V1和第二電源電壓V2，並且可藉由接收輸入訊號IN和輸入訊號INB來產生輸出訊號OUT和輸出訊號OUTB。第一電源電壓V1可以比第二電源電壓V2具有更高的位準。例如，第一電源電壓V1可以是從外部電源提供的電源電壓，或者可以是在半導體裝置之內產生的內部電壓。例如，第二電源電壓V2可以是接地電壓。混合緩衝器電路100可以在第一操作模式下產生具有第一擺動寬幅的輸出訊號OUT和輸出訊號 OUTB，而在第二操作模式下產生具有第二擺動寬幅的輸出訊號OUT和輸出訊號OUTB。第二擺動寬幅可以小於第一擺動寬幅。例如，第一擺動寬幅可以是第一電源電壓V1與第二電源電壓V2之間的位準差，而第二擺動寬幅可以是第一電源電壓V1與比第二電源電壓V2具有更高位準的低電壓之間的位準差。在一個實施例中，第二擺動寬幅可以是比第一電源電壓V1具有更低位準的高電壓與第二電源電壓V2之間的位準差。在一個實施例中，第二擺動寬幅可以是在比第一電源電壓V1具有更低位準的高電壓與比第二電源電壓V2具有更高位準的一低電壓之間的位準差。
參考圖1，混合緩衝器電路100可以包括輸入單元110。輸入單元110可以電耦接在第一輸出節點PO、第二輸出節點NO與共同節點CN之間。輸入單元110可以接收輸入訊號IN和輸入訊號INB，並且可以基於輸入訊號IN和輸入訊號INB來將第一輸出節點PO和第二輸出節點NO電耦接到共同節點CN。輸入單元110可以基於輸入訊號IN和輸入訊號INB來改變第一輸出節點PO的電壓位準和第二輸出節點NO的電壓位準。正輸出訊號OUT可透過第一輸出節點PO來產生，而互補輸出訊號OUTB可透過第二輸出節點NO來產生。輸入訊號IN和輸入訊號INB可以是差分訊號。輸入訊號IN和輸入訊號INB可以包括正輸入訊號IN和互補輸入訊號INB。混合緩衝器電路100可以在第一操作模式下基於輸入訊號IN和輸入訊號INB來將高電壓提供給第一輸出節點PO和第二輸出節點NO。混合緩衝器電路100可以在第一操作模式下將第一低電壓提供給共同節點CN。例如，高電壓可以與第一電源電壓V1具有實質上相同的位準。例如，第一低電壓可以與第二電源電壓V2具有實質上相同的位準。因此，混合緩衝器電路100可以在第一操作模式下基於輸入訊號IN和輸入訊號INB而經由第一輸出節 點PO和第二輸出節點NO來產生輸出訊號OUT和輸出訊號OUTB，此等輸出訊號OUT和輸出訊號OUTB在與第一電源電壓V1具有實質上相同位準的高電壓和與第二電源電壓V2具有實質上相同位準的第一低電壓之間擺動。
混合緩衝器電路100可以在第二操作模式下將高電壓提供給第一輸出節點PO和第二輸出節點NO，而不管輸入訊號IN和輸入訊號INB如何。混合緩衝器電路100可在第二操作模式下將第二低電壓提供給共同節點CN。例如，第二低電壓可以比第一低電壓具有更高的位準。第二低電壓可以具有比第二電源電壓V2高而比第一電源電壓V1低的位準。因此，混合緩衝器電路100可以在第二操作模式下基於輸入訊號IN和輸入訊號INB而經由第一輸出節點PO和第二輸出節點NO來產生輸出訊號OUT和輸出訊號OUTB，此等輸出訊號OUT和輸出訊號OUTB在與第一電源電壓V1具有實質上相同位準的高電壓和比第二電源電壓V2具有更高位準的第二低電壓之間。
混合緩衝器電路100可以包括第一開關元件111和第二開關元件112。第一開關元件111和第二開關元件112可以是N通道MOS電晶體。第一開關元件111可以在其閘極處接收正輸入訊號IN，可以在其汲極處電耦接到第二輸出節點NO，並且可以在其源極處電耦接到共同節點CN。第二開關元件112可以在其閘極處接收互補輸入訊號INB，可以在其汲極處電耦接到第一輸出節點PO，並且可以在其源極處電耦接到共同節點CN。
參考圖1，混合緩衝器電路100還可以包括第一低電壓供給單元120和第二低電壓供給單元130。在第一操作模式下，第一低電壓供給單元120可以將第一低電壓提供給共同節點CN。第一低電壓供給單元120可以基於第一操作模式訊號CMOSEN來將第二電源電壓V2提供給共同節點CN。第一低電壓 供給單元120可以包括第一供給元件121。例如，第一供給元件121可以是N通道MOS電晶體。第一供給元件121可以在其閘極處接收第一操作模式訊號CMOSEN，可以在其汲極處電耦接到共同節點CN，並且可以在其源極處電耦接到第二電源電壓V2的端子。
在第二操作模式下，第二低電壓供給單元130可以將第二低電壓提供給共同節點CN。第二低電壓供給單元130可以基於第二操作模式訊號CMLEN和偏置電壓NBIAS來將第二電源電壓V2提供給共同節點CN。第二低電壓供給單元130可以基於偏置電壓NBIAS來從第二電源電壓V2產生第二低電壓。第二低電壓供給單元130可以基於第二操作模式訊號CMLEN來將第二低電壓提供給共同節點CN。第二低電壓供給單元130可以包括電壓限制元件131和第二供給元件132。電壓限制元件131可以基於偏置電壓NBIAS來產生比第二電源電壓V2具有更高位準的第二低電壓。電壓限制元件131可以基於偏置電壓NBIAS來調節第二低電壓的位準。偏置電壓NBIAS可以具有任意電壓位準以調節電壓限制元件131的導電度。例如，電壓限制元件131可以是N通道MOS電晶體。電壓限制元件131可以在其閘極處接收偏置電壓NBIAS，並且可以在其源極處電耦接到第二電源電壓V2的端子。第二供給元件132可以基於第二操作模式訊號CMLEN來將透過電壓限制元件131產生的第二低電壓提供給共同節點CN。例如，第二供給元件132可以是N通道MOS電晶體。第二供給元件132可以在其閘極處接收第二操作模式訊號CMLEN，可以在其汲極處電耦接到共同節點CN，並且可以在其源極處電耦接到電壓限制元件131的汲極。
參考圖1，混合緩衝器電路100還可以包括緩衝器控制電路160。第一操作模式訊號CMOSEN和第二操作模式訊號CMLEN可以被產生以分別指 示第一操作模式和第二操作模式。緩衝器控制電路160可以基於模式選擇訊號MS來產生第一操作模式訊號CMOSEN和第二操作模式訊號CMLEN。例如，模式選擇訊號MS可以是基於半導體裝置的操作速度而被產生的任意控制訊號。稍後將進一步描述緩衝器控制電路160。
參考圖1，混合緩衝器電路100還可以包括閘極單元140。閘極單元140可以在第一操作模式下基於輸入訊號IN和輸入訊號INB來將高電壓提供給第一輸出節點PO和第二輸出節點NO中的一個輸出節點。閘極單元140可以在第二操作模式下將高電壓提供給第一輸出節點PO和第二輸出節點NO，而不管輸入訊號IN和輸入訊號INB如何。例如，閘極單元140可以基於第一操作模式訊號CMOSEN以及輸入訊號IN和輸入訊號INB來將第一電源電壓V1的端子電耦接到第一輸出節點PO和第二輸出節點NO。當第一操作模式訊號CMOSEN被致能(enabled)時，閘極單元140可以基於輸入訊號IN和輸入訊號INB來將第一電源電壓V1的端子電耦接到第一輸出節點PO和第二輸出節點NO中的一個輸出節點。當第一操作模式訊號CMOSEN被失能(disabled)時，閘極單元140可以將第一電源電壓V1的端子電耦接到第一輸出節點PO和第二輸出節點NO兩者。閘極單元140可以包括第一閘極元件141和第二閘極元件142。第一閘極元件141和第二閘極元件142可以是P通道MOS電晶體。第一閘極元件141可以在其閘極處接收第一閘極訊號GC1，可以在其源極處電耦接到第一電源電壓V1的端子，並且可以在其汲極處電耦接到第二輸出節點NO。第二閘極元件142可以在其閘極處接收第二閘極訊號GC2，可以在其源極處電耦接到第一電源電壓V1的端子，並且可以在其汲極處電耦接到第一輸出節點PO。緩衝器控制電路160可以基於第一操 作模式訊號CMOSEN以及輸入訊號IN和輸入訊號INB來產生第一閘極訊號GC1和第二閘極訊號GC2。
參考圖1，混合緩衝器電路100還可以包括負載單元150。負載單元150可以電耦接在第一電源電壓V1的端子與閘極單元140之間。負載單元150可以包括第一電阻元件151和第二電阻元件152。例如，第一電阻元件151可以與第二電阻元件152具有實質上相同的電阻值。第一電阻元件151可以在其一個端部處電耦接到第一電源電壓V1的端子，而可以在其另一個端部處電耦接到第一閘極元件141的源極。第二電阻元件152可以在其一個端部處電耦接到第一電源電壓V1的端子，而可以在其另一個端部處電耦接到第二閘極元件142的源極。
圖2係為表示圖1所示緩衝器控制電路160的配置的示例之示意圖。參考圖2，緩衝器控制電路160可以包括模式選擇器161和閘極控制器162。模式選擇器161可以基於模式選擇訊號MS來產生第一操作模式訊號CMOSEN和第二操作模式訊號CMLEN。例如，模式選擇訊號MS可以在第一操作模式下具有邏輯低位準，並且模式選擇器161可以基於具有邏輯低位準的模式選擇訊號MS來將第一操作模式訊號CMOSEN致能為高位準。例如，模式選擇訊號MS可以在第二操作模式下具有邏輯高位準，並且模式選擇器161可以基於具有邏輯高位準的模式選擇訊號MS來將第二操作模式訊號CMLEN致能為高位準。
閘極控制器162可以基於第一操作模式訊號CMOSEN以及輸入訊號IN和輸入訊號INB來產生第一閘極訊號GC1和第二閘極訊號GC2。在一個實施例中，閘極控制器162可以基於第二操作模式訊號CMLEN以及輸入訊號IN和輸入訊號INB而被修改和/或改變以產生第一閘極訊號GC1和第二閘極訊號 GC2。當第一操作模式訊號CMOSEN被失能時，閘極控制器162可致能第一閘極訊號GC1和第二閘極訊號GC2兩者。當第一操作模式訊號CMOSEN被致能時，閘極控制器162可以基於輸入訊號IN和輸入訊號INB來致能第一閘極訊號GC1和第二閘極訊號GC2中的一個門控信號。
圖3係表示圖2所示閘極控制器162的配置的示例之示意圖。參考圖3，閘極控制器162可以執行反或運算(NOR operations)。例如，閘極控制器162可以包括第一反或閘(NOR gate)171和第二反或閘172。第一反或閘171可以接收互補輸入訊號INB以及第一操作模式訊號CMOSEN的反相訊號CMOSENB，並且可以產生第一閘極訊號GC1。第二反或閘172可以接收正輸入訊號IN以及第一操作模式訊號CMOSEN的反相訊號CMOSENB，並且可以產生第二閘極訊號GC2。當第一操作模式訊號CMOSEN被失能為低位準時，不管輸入訊號IN和輸入訊號INB如何，第一反或閘171和第二反或閘172都可以將第一閘極訊號GC1和第二閘極訊號GC2兩者致能為低位準。當第一操作模式訊號CMOSEN被致能為高位準並且正輸入訊號IN具有高位準時，第一閘極訊號GC1可以被失能為高位準，而第二閘極訊號GC2可以被致能為低位準。當第一操作模式訊號CMOSEN被致能為高位準並且正輸入訊號IN具有低位準時，第一閘極訊號GC1可以被致能為低位準，而第二閘極訊號GC2可以被失能為高位準。圖3示出了用被配置為接收第一操作模式訊號CMOSEN的反相訊號CMOSENB以及輸入訊號IN和輸入訊號INB的反或閘來實現的閘極控制器162的實施例。然而，閘極控制器162可以被修改和/或改變為以各種邏輯電路來實現。例如，閘極控制器162可以用被配置為接收第一操作模式訊號CMOSEN以及輸入訊號IN和輸入訊號INB的及閘(AND gate)來實現。
圖4A和圖4B係為表示圖1所示混合緩衝器電路100的操作的示例之示意圖。下文中將參考圖1至圖4B描述的是混合緩衝器電路100的操作。模式選擇訊號MS可以具有邏輯低位準以指示第一操作模式。模式選擇器161可以將第一操作模式訊號CMOSEN致能為高位準，並且可以將第二操作模式訊號CMLEN失能為低位準。第一低電壓供給單元120的第一供給元件121可以基於第一操作模式訊號CMOSEN而被導通，可以將第二電源電壓V2的端子電耦接到共同節點CN，並且可以將與第二電源電壓V2具有實質上相同位準的第一低電壓VL1提供給共同節點CN。第二低電壓供給單元130的第二供給元件132可以被關斷。輸入訊號IN和輸入訊號INB中的每個輸入訊號的高位準可以是輸入高電壓VINH的位準，而輸入訊號IN和輸入訊號INB中的每個輸入訊號的低位準可以是輸入低電壓VINL的位準。輸入高電壓VINH的位準和輸入低電壓VINL的位準可以根據實施例而變化。當正輸入訊號IN具有高位準且互補輸入訊號INB具有低位準時，輸入單元110的第一開關元件111可以被導通，而第二開關元件112可以被關斷。閘極控制器162可以將第一閘極訊號GC1失能為高位準，而可以將第二閘極訊號GC2致能為低位準。第二閘極元件142可以被導通，並且可以將與第一電源電壓V1具有實質上相同位準的高電壓VH提供給第一輸出節點PO。第一閘極元件141可以被關斷，並且不會將高電壓VH提供給第二輸出節點NO。因此，第一輸出節點PO可以由高電壓VH來驅動，並且可以從第一輸出節點PO輸出具有與高電壓VH相對應的位準的正輸出訊號OUT。第二輸出節點NO可以由第一低電壓VL1來驅動，並且可以從第二輸出節點NO產生具有與第一低電壓VL1相對應的位準的互補輸出訊號OUTB。
當正輸入訊號IN具有低位準且互補輸入訊號INB具有高位準時，輸入單元110的第一開關元件111可以被關斷，而第二開關元件112可以被導通。閘極控制器162可以將第一閘極訊號GC1致能為低位準，而可以將第二閘極訊號GC2失能為高位準。第一閘極元件141可以被導通，並且可以將高電壓VH提供給第二輸出節點NO。第二閘極元件142可以被關斷，並且不會將高電壓VH提供給第一輸出節點PO。因此，第一輸出節點PO可以由第一低電壓VL1來驅動，並且可以從第一輸出節點PO輸出具有與第一低電壓VL1相對應的位準的正輸出訊號OUT。第二輸出節點NO可以由高電壓VH來驅動，並且可以從第二輸出節點NO產生具有與高電壓VH相對應的位準的互補輸出訊號OUTB。如圖4A所示，輸出訊號OUT和輸出訊號OUTB可以在高電壓VH與第一低電壓VL1之間擺動，並且可以被產生為實質上完全在第一電源電壓V1與第二電源電壓V2之間擺動的訊號。
模式選擇訊號MS可以具有邏輯高位準以指示第二操作模式。模式選擇器161可以將第一操作模式訊號CMOSEN失能為低位準，並且可以將第二操作模式訊號CMLEN致能為高位準。第一低電壓供給單元120的第一供給元件121可以被關斷。第二低電壓供給單元130的電壓限制元件131可以基於偏置電壓NBIAS而產生比第二電源電壓V2具有更高位準的第二低電壓VL2。第二供給元件132可以基於第二操作模式訊號CMLEN而被導通，並且可以將第二低電壓VL2提供給共同節點CN。閘極控制器162可以基於被失能的第一操作模式訊號CMOSEN而將第一閘極訊號GC1和第二閘極訊號GC2中的兩者致能為低位準。在第二操作模式下，第一閘極元件141和第二閘極元件142可以保持被導通。當正輸入訊號IN具有高位準而互補輸入訊號INB具有低位準時，輸入單元 110的第一開關元件111可以被導通，而第二開關元件112可以被關斷。第一輸出節點PO可以由高電壓VH來驅動，並且可以從第一輸出節點PO輸出具有與高電壓VH相對應的位準的正輸出訊號OUT。第二輸出節點NO可以由第二低電壓VL2來驅動，並且可以從第二輸出節點NO產生具有與第二低電壓VL2相對應的位準的互補輸出訊號OUTB。
當正輸入訊號IN具有低位準而互補輸入訊號INB具有高位準時，輸入單元110的第一開關元件111可以被關斷，而第二開關元件112可以被導通。因此，第一輸出節點PO可以由第二低電壓VL2來驅動，並且可以從第一輸出節點PO輸出具有與第二低電壓VL2相對應的位準的正輸出訊號OUT。第二輸出節點NO可以由高電壓VH來驅動，並且可以從第二輸出節點NO產生具有與高電壓VH相對應的位準的互補輸出訊號OUTB。如圖4B所示，輸出訊號OUT和輸出訊號OUTB可以在高電壓VH與第二低電壓VL2之間擺動，並且可以被產生為實質上在第一電源電壓V1與第二低電壓VL2之間擺動的訊號。因此，輸出訊號OUT和輸出訊號OUTB可以在第二操作模式下具有比在第一操作模式下更小的擺動寬幅。
圖5係為表示根據本公開的一個實施例的混合緩衝器電路100’的配置的示例之示意圖。除了一些元件的耦接關係之外，圖5的混合緩衝器電路100’可以與圖1的混合緩衝器電路100實質上相同。混合緩衝器電路100’可以藉由基於輸入訊號IN和輸入訊號INB而改變第一輸出節點PO的電壓位準和第二輸出節點NO的電壓位準來產生輸出訊號OUT和輸出訊號OUTB。混合緩衝器電路100’可以包括輸入單元110、第一低電壓供給單元120、第二低電壓供給單元130、閘極單元140’、負載單元150’以及緩衝器控制電路160。在下文中，將不 會再次描述混合緩衝器電路100’中與圖1的混合緩衝器電路100的元件、訊號以及電壓相同的元件、訊號以及電壓。圖5的混合緩衝器電路100’與圖1的混合緩衝器電路100可以由於閘極單元140’與負載單元150’之間的耦接關係而彼此不同。在圖5的混合緩衝器電路100’中，閘極單元140’可以電耦接到第一電源電壓V1的端子，而負載單元150’可以電耦接在閘極單元140’與第一輸出節點PO及第二輸出節點NO之間。圖5的混合緩衝器電路100’可以具有電耦接在第一電源電壓V1與負載單元150’之間的閘極單元140’，因此可以減少寄生電容和/或固有電阻的影響。
圖6係為根據本公開的一個實施例的混合緩衝器電路200的配置的示例之示意圖。參考圖6，混合緩衝器電路200中的元件的特徵可以與參考圖1描述的混合緩衝器電路100中的元件的特徵相反地對稱。因此，混合緩衝器電路200的技術特徵和操作方案可以與混合緩衝器電路100實質上相同。參考圖6，混合緩衝器電路200可以包括輸入單元210。輸入單元210可以接收輸入訊號IN和輸入訊號INB，並且可以基於輸入訊號IN和輸入訊號INB來將第一輸出節點PO和第二輸出節點NO電耦接到共同節點CN。輸入單元210可以基於輸入訊號IN和輸入訊號INB來改變第一輸出節點PO的電壓位準和第二輸出節點NO的電壓位準。混合緩衝器電路200可以在第一操作模式下基於輸入訊號IN和輸入訊號INB來將低電壓提供給第一輸出節點PO和第二輸出節點NO。混合緩衝器電路200可以在第一操作模式下將第一高電壓提供給共同節點CN。例如，低電壓可以與第二電源電壓V2具有實質上相同的位準。例如，第一高電壓可以與第一電源電壓V1具有實質上相同的位準。因此，混合緩衝器電路200可以在第一操作模式下基於輸入訊號IN和輸入訊號INB而透過第一輸出節點PO和第二輸出 節點NO來產生在第一高電壓與低電壓之間擺動的輸出訊號OUT和輸出訊號OUTB。
混合緩衝器電路200可以在第二操作模式下將低電壓提供給第一輸出節點PO和第二輸出節點NO，而不管輸入訊號IN和輸入訊號INB如何。混合緩衝器電路200可以在第二操作模式下將第二高電壓提供給共同節點CN。例如，第二高電壓可以比第一高電壓具有更低的位準。第二高電壓可以具有比第一電源電壓V1低而比第二電源電壓V2高的位準。因此，混合緩衝器電路200可以在第二操作模式下基於輸入訊號IN和輸入訊號INB而藉由第一輸出節點PO和第二輸出節點NO來產生在第二高電壓與低電壓之間擺動的輸出訊號OUT和輸出訊號OUTB。
輸入單元210可以包括第一開關元件211及第二開關元件212。第一開關元件211和第二開關元件212可以是P通道MOS電晶體。第一開關元件211可以在其閘極處接收正輸入訊號IN，可以在其汲極處電耦接到第二輸出節點NO，並且可以在其源極處電耦接到共同節點CN。第二開關元件212可以在其閘極處接收互補輸入訊號INB，可以在其汲極處電耦接到第一輸出節點PO，並且可以在其源極處電耦接到共同節點CN。
參考圖6，混合緩衝器電路200還可以包括第一高電壓供給單元220和第二高電壓供給單元230。在第一操作模式下，第一高電壓供給單元220可以將第一高電壓提供給共同節點CN。第一高電壓供給單元220可以基於第一操作模式訊號CMOSEN來將第一電源電壓V1提供給共同節點CN。第一高電壓供給單元220可以包括第一供給元件221。例如，第一供給元件221可以是P通道MOS電晶體。第一供給元件221可以在其閘極處接收第一操作模式訊號 CMOSEN，可以在其汲極處電耦接到共同節點CN，並且可以在其源極處電耦接到第一電源電壓V1的端子。
在第二操作模式下，第二高電壓供給單元230可以將第二高電壓提供給共同節點CN。第二高電壓供給單元230可以基於第二操作模式訊號CMLEN和偏置電壓PBIAS來將第二高電壓提供給共同節點CN。第二高電壓供給單元230可以基於偏置電壓PBIAS來從第一電源電壓V1產生第二高電壓。第二高電壓供給單元230可以基於第二操作模式訊號CMLEN來將第二高電壓提供給共同節點CN。第二高電壓供給單元230可以包括電壓限制元件231和第二供給元件232。電壓限制元件231可以基於偏置電壓PBIAS來產生比第一電源電壓V1具有更低位準的第二高電壓。電壓限制元件231可以基於偏置電壓PBIAS來調節第二高電壓的位準。偏置電壓PBIAS可以具有任意電壓位準以調節電壓限制元件231的導電度。例如，電壓限制元件231可以是P通道MOS電晶體。電壓限制元件231可以在其閘極處接收偏置電壓PBIAS，並且可以在其源極處電耦接到第一電源電壓V1的端子。第二供給元件232可以基於第二操作模式訊號CMLEN來將透過電壓限制元件231產生的第二高電壓提供給共同節點CN。例如，第二供給元件232可以是P通道MOS電晶體。第二供給元件232可以在其閘極處接收第二操作模式訊號CMLEN，可以在其汲極處電耦接到共同節點CN，並且可以在其源極處電耦接到電壓限制元件231的汲極。
參考圖6，混合緩衝器電路200還可以包括緩衝器控制電路260。緩衝器控制電路260可以基於模式選擇訊號MS來產生第一操作模式訊號CMOSEN和第二操作模式訊號CMLEN。例如，緩衝器控制電路260可以基於在第一操作模式下具有低位準的模式選擇訊號MS來產生被致能為低位準的第一 操作模式訊號CMOSEN和被失能為高位準的第二操作模式訊號CMLEN。例如，緩衝器控制電路260可以基於在第二操作模式下具有高位準的模式選擇訊號MS來產生被失能為高位準的第一操作模式訊號CMOSEN和被致能為低位準的第二操作模式訊號CMLEN。
參考圖6，混合緩衝器電路200還可以包括閘極單元240。閘極單元240可以在第一操作模式下基於輸入訊號IN和輸入訊號INB來將低電壓提供給第一輸出節點PO和第二輸出節點NO中的一個輸出節點。閘極單元240可以在第二操作模式下將低電壓提供給第一輸出節點PO和第二輸出節點NO，而不管輸入訊號IN和輸入訊號INB如何。例如，閘極單元240可以基於第一操作模式訊號CMOSEN以及輸入訊號IN和輸入訊號INB來將第二電源電壓V2的端子電耦接到第一輸出節點PO和第二輸出節點NO。當第一操作模式訊號CMOSEN被致能時，閘極單元240可以基於輸入訊號IN和輸入訊號INB來將第二電源電壓V2的端子電耦接到第一輸出節點PO和第二輸出節點NO中的一個輸出節點。當第一操作模式訊號CMOSEN被失能時，閘極單元240可以將第二電源電壓V2的端子電耦接到第一輸出節點PO和第二輸出節點NO兩者。閘極單元240可以包括第一閘極元件241和第二閘極元件242。第一閘極元件241和第二閘極元件242可以是N通道MOS電晶體。第一閘極元件241可以在其閘極處接收第一閘極訊號GC1，可以在其源極處電耦接到第二電源電壓V2的端子，並且可以在其汲極處電耦接到第二輸出節點NO。第二閘極元件242可以在其閘極處接收第二閘極訊號GC2，可以在其源極處電耦接到第二電源電壓V2的端子，並且可以在其汲極處電耦接到第一輸出節點PO。
緩衝器控制電路260可以基於第一操作模式訊號CMOSEN以及輸入訊號IN和輸入訊號INB來產生第一閘極訊號GC1和第二閘極訊號GC2。例如，當第二操作模式訊號CMLEN被致能為低位準時，不管輸入訊號IN和輸入訊號INB如何，緩衝器控制電路260都可以將第一閘極訊號GCI和第二閘極訊號GC2致能為高位準。例如，當第一操作模式訊號CMOSEN被致能為低位準、正輸入訊號IN具有高位準而互補輸入訊號具有低位準時，緩衝器控制電路260可以將第一閘極訊號GC1致能為高位準並且可以將第二閘極訊號GC2失能為低位準。例如，當第一操作模式訊號CMOSEN被致能為低位準、正輸入訊號IN具有低位準而互補輸入訊號具有高位準時，緩衝器控制電路260可以將第一閘極訊號GC1失能為低位準並且可以將第二閘極訊號GC2致能為高位準。
參考圖6，混合緩衝器電路200還可以包括負載單元250。負載單元250可以電耦接在第二電源電壓V2的端子與閘極單元240之間。負載單元250可以包括第一電阻元件251和第二電阻元件252。第一電阻元件251可以在其一個端部處電耦接到第二電源電壓V2的端子，而可以在其另一個端部處電耦接到第一閘極元件241的源極。第二電阻元件252可以在其一個端部處電耦接到第二電源電壓V2的端子，而可以在其另一個端部處電耦接到第二閘極元件242的源極。
圖7A和圖7B係為表示圖6所示的混合緩衝器電路200的操作的示例之示意圖。在下文中將參考圖6至圖7B描述的是混合緩衝器電路200的操作。模式選擇訊號MS可以具有邏輯低位準以指示第一操作模式。混合緩衝器電路200可以將第一操作模式訊號CMOSEN致能為低位準，而可以將第二操作模式訊號CMLEN失能為高位準。第一高電壓供給單元220的第一供給元件221可以 基於第一操作模式訊號CMOSEN而被導通，可以將第一電源電壓V1的端子電耦接到共同節點CN，並且可以將與第一電源電壓V1具有實質上相同位準的第一高電壓VH1提供給共同節點CN。第二高電壓供給單元230的第二供給元件232可以被關斷。輸入訊號IN和輸入訊號INB中的每個輸入訊號的高位準可以是輸入高電壓VINH的位準，而輸入訊號IN和輸入訊號INB中的每個輸入訊號的低位準可以是輸入低電壓VINL的位準。當正輸入訊號IN具有低位準而互補輸入訊號INB具有高位準時，輸入單元210的第一開關元件211可以被導通，而第二開關元件212可以被關斷。第二閘極元件242可以被導通，並且可以將與第二電源電壓V2具有實質上相同位準的低電壓VL提供給第一輸出節點PO。第一閘極元件241可以被關斷，並且不會將低電壓VL提供給第二輸出節點NO。因此，第一輸出節點PO可以由低電壓VL來驅動，並且可以從第一輸出節點PO輸出具有與低電壓VL相對應的位準的正輸出訊號OUT。第二輸出節點NO可以由第一高電壓VH1來驅動，並且可以從第二輸出節點NO產生具有與第一高電壓VH1相對應的位準的互補輸出訊號OUTB。
當正輸入訊號IN具有高位準而互補輸入訊號INB具有低位準時，輸入單元210的第一開關元件211可以被關斷，而第二開關元件212可以被導通。第一閘極元件241可以被導通，並且可以將與第二電源電壓V2具有實質上相同位準的低電壓VL提供給第二輸出節點NO。第二閘極元件242可以被關斷，並且不會將低電壓VL提供給第一輸出節點PO。因此，第一輸出節點PO可以由第一高電壓VH1來驅動，並且可以從第一輸出節點PO輸出具有與第一高電壓VH1相對應的位準的正輸出訊號OUT。第二輸出節點NO可以由低電壓VL來驅動，並且可以從第二輸出節點NO產生具有與低電壓VL相對應的位準的互補 輸出訊號OUTB。如圖7A所示，輸出訊號OUT和輸出訊號OUTB可以在第一高電壓VH1與低電壓VL之間擺動，並且可以被產生為實質上完全在第一電源電壓V1與第二電源電壓V2之間擺動的訊號。
模式選擇訊號MS可以具有邏輯高位準以指示第二操作模式。緩衝器控制電路260可以將第一操作模式訊號CMOSEN失能為高位準，而可以將第二操作模式訊號CMLEN致能為低位準。第一高電壓供給單元220的第一供給元件221可以被關斷。第二高電壓供給單元230的電壓限制元件231可以基於偏置電壓PBIAS來產生比第一電源電壓V1具有更低位準的第二高電壓VH2。第二供給元件232可以基於第二操作模式訊號CMLEN而被導通，並且可以將第二高電壓VH2提供給共同節點CN。在第二操作模式下，第一閘極元件241和第二閘極元件242可以保持被導通。當正輸入訊號IN具有低位準而互補輸入訊號INB具有高位準時，輸入單元210的第一開關元件211可以被導通，而第二開關元件212可以被關斷。第一輸出節點PO可以由低電壓VL來驅動，並且可以從第一輸出節點PO輸出具有與低電壓VL相對應的位準的正輸出訊號OUT。第二輸出節點NO可以由第二高電壓VH2來驅動，並且可以從第二輸出節點NO產生具有與第二高電壓VH2相對應的位準的互補輸出訊號OUTB。
當正輸入訊號IN具有高位準而互補輸入訊號INB具有低位準時，輸入單元210的第一開關元件211可以被關斷，而第二開關元件212可以被導通。因此，第一輸出節點PO可以由第二高電壓VH2來驅動，並且可以從第一輸出節點PO輸出具有與第二高電壓VH2相對應的位準的正輸出訊號OUT。第二輸出節點NO可以由低電壓VL來驅動，並且可以從第二輸出節點NO產生具有與低電壓VL相對應的位準的互補輸出訊號OUTB。如圖7B所示，輸出訊號OUT和 輸出訊號OUTB可以在第二高電壓VH2與低電壓VL之間擺動，並且可以被產生為實質上在第二高電壓VH2與第二電源電壓V2之間擺動的訊號。因此，輸出訊號OUT和輸出訊號OUTB可以在第二操作模式下具有比在第一操作模式下更小的擺動寬幅。
圖8係為表示根據本公開的一個實施例的混合緩衝器電路300的配置的示例之示意圖。參考圖8，混合緩衝器電路300可以是上面參考圖1和圖6描述的混合緩衝器電路100與混合緩衝器電路200的部分的組合。因此，混合緩衝器電路300的技術特徵和操作方案可以與混合緩衝器電路100以及混合緩衝器電路200實質上相同。參考圖8，混合緩衝器電路300可以包括輸入單元310。輸入單元310可以接收輸入訊號IN和輸入訊號INB，並且可以基於輸入訊號IN和輸入訊號INB來將第一輸出節點PO和第二輸出節點NO分別電耦接到第一共同節點CN1和第二共同節點CN2。輸入單元310可以藉由基於輸入訊號IN和輸入訊號INB而改變第一輸出節點PO的電壓位準和第二輸出節點NO的電壓位準來產生輸出訊號OUT和輸出訊號OUTB。根據操作模式，混合緩衝器電路300可以將第一高電壓和第二高電壓中的一個高電壓提供給第一共同節點CN1，而可以將第一低電壓和第二低電壓中的一個低電壓提供給第二共同節點CN2。第一高電壓可以具有與第一電源電壓V1實質上相同的位準，而第二高電壓可以具有比第一高電壓更低的位準。第一低電壓可以具有與第二電源電壓V2實質上相同的位準，而第二低電壓可以具有比第一低電壓高而比第二高電壓低的位準。在第一操作模式下，混合緩衝器電路300可以將第一高電壓提供給第一共同節點CN1，而可以將第一低電壓提供給第二共同節點CN2。在第二操作模式下，混合緩衝 器電路300可以將第二高電壓提供給第一共同節點CN1，而可以將第二低電壓提供給第二共同節點CN2。
在第一操作模式下，混合緩衝器電路300可以基於輸入訊號IN和輸入訊號INB而將第一高電壓和第一低電壓分別提供給第一輸出節點PO和第二輸出節點NO。輸入單元310可以基於輸入訊號IN和輸入訊號INB而將第一輸出節點PO和第二輸出節點NO分別電耦接到第一共同節點CN1和第二共同節點CN2。因此，在第一操作模式下，混合緩衝器電路300可以基於輸入訊號IN和輸入訊號INB而透過第一輸出節點PO和第二輸出節點NO來產生在第一高電壓與第一低電壓之間擺動的輸出訊號OUT和輸出訊號OUTB。在第二操作模式下，混合緩衝器電路300可以基於輸入訊號IN和輸入訊號INB而將第二高電壓和第二低電壓分別提供給第一輸出節點PO和第二輸出節點NO。輸入單元310可以基於輸入訊號IN和輸入訊號INB而將第一輸出節點PO和第二輸出節點NO分別電耦接到第一共同節點CN1和第二共同節點CN2。因此，在第二操作模式下，混合緩衝器電路300可以基於輸入訊號IN和輸入訊號INB而透過第一輸出節點PO和第二輸出節點NO來產生在第二高電壓與第二低電壓之間擺動的輸出訊號OUT和輸出訊號OUTB。
輸入單元310可以包括第一開關元件311A、第二開關元件312A、第三開關元件311B和第四開關元件312B。第一開關元件311A和第三開關元件311B可以是P通道MOS電晶體。第二開關元件312A和第四開關元件312B可以是N通道MOS電晶體。第一開關元件311A可以在其閘極處接收正輸入訊號IN，可以在其汲極處電耦接到第二輸出節點NO，並且可以在其源極處電耦接到第一共同節點CN1。第二開關元件312A可以在其閘極處接收正輸入訊號IN， 可以在其汲極處電耦接到第二輸出節點NO，並且可以在其源極處電耦接到第二共同節點CN2。第三開關元件311B可以在其閘極處接收互補輸入訊號INB，可以在其汲極處電耦接到第一輸出節點PO，並且可以在其源極處電耦接到第一共同節點CN1。第四開關元件312B可以在其閘極處接收互補輸入訊號INB，可以在其汲極處電耦接到第一輸出節點PO，並且可以在其源極處電耦接到第二共同節點CN2。
參考圖8，混合緩衝器電路300還可以包括第一低電壓供給單元320A、第二低電壓供給單元330A、第一高電壓供給單元320B和第二高電壓供給單元330B。在第一操作模式下，第一低電壓供給單元320A可以將第一低電壓提供給第二共同節點CN2。第一低電壓供給單元320A可以基於第一操作模式訊號CMOSEN而將第二電源電壓V2提供給第二共同節點CN2。第一低電壓供給單元320A可以包括第一低電壓供給元件321A。例如，第一低電壓供給元件321A可以是N通道MOS電晶體。第一低電壓供給元件321A可以在其閘極處接收第一操作模式訊號CMOSEN，可以在其汲極處電耦接到第二共同節點CN2，並且可以在其源極處電耦接到第二電源電壓V2的端子。
在第二操作模式下，第二低電壓供給單元330A可以將第二低電壓提供給第二共同節點CN2。第二低電壓供給單元330A可以基於第二操作模式訊號CMLEN和偏置電壓NBIAS而將第二低電壓提供給第二共同節點CN2。第二低電壓供給單元330A可以基於偏置電壓NBIAS而從第二電源電壓V2產生第二低電壓。第二低電壓供給單元330A可以基於第二操作模式訊號CMLEN而將第二低電壓提供給第二共同節點CN2。第二低電壓供給單元330A可以包括低電壓限制元件331A和第二低電壓供給元件332A。低電壓限制元件331A可以基於偏 置電壓NBIAS而產生比第二電源電壓V2具有更高位準的第二低電壓。低電壓限制元件331A可以基於偏置電壓NBIAS來調節第二低電壓的位準。例如，低電壓限制元件331A可以是N通道MOS電晶體。低電壓限制元件331A可以在其閘極處接收偏置電壓NBIAS，並且可以在其源極處電耦接到第二電源電壓V2的端子。第二低電壓供給元件332A可以基於第二操作模式訊號CMLEN而將透過低電壓限制元件331A產生的第二低電壓提供給第二共同節點CN2。例如，第二低電壓供給元件332A可以是N通道MOS電晶體。第二低電壓供給元件332A可以在其閘極處接收第二操作模式訊號CMLEN，可以在其汲極處電耦接到第二共同節點CN2，並且可以在其源極處電耦接到低電壓限制元件331A的汲極。
在第一操作模式下，第一高電壓供給單元320B可以將第一高電壓提供給第一共同節點CN1。第一高電壓供給單元320B可以基於第一操作模式訊號CMOSEN而將第一電源電壓V1提供給第一共同節點CN1。第一高電壓供給單元320B可以包括第一高電壓供給元件321B。例如，第一高電壓供給元件321B可以是P通道MOS電晶體。第一高電壓供給元件321B可以在其閘極處接收第一操作模式訊號CMOSEN的反相訊號CMOSENB，可以在其汲極處電耦接到第一共同節點CN1，並且可以在其源極處電耦接到第一電源電壓V1的端子。
在第二操作模式下，第二高電壓供給單元330B可以將第二高電壓提供給第一共同節點CN1。第二高電壓供給單元330B可以基於第二操作模式訊號CMLEN和偏置電壓PBIAS而將第二高電壓提供給第一共同節點CN1。第二高電壓供給單元330B可以基於偏置電壓PBIAS而從第一電源電壓V1產生第二高電壓。第二高電壓供給單元330B可以基於第二操作模式訊號CMLEN而將第二高電壓提供給第一共同節點CN1。第二高電壓供給單元330B可以包括高電壓限 制元件331B和第二高電壓供給元件332B。高電壓限制元件331B可以基於偏置電壓PBIAS而產生比第一電源電壓V1具有更低位準的第二高電壓。高電壓限制元件331B可以基於偏置電壓PBIAS來調節第二高電壓的位準。例如，高電壓限制元件331B可以是P通道MOS電晶體。高電壓限制元件331B可以在其閘極處接收偏置電壓PBIAS，並且可以在其源極處電耦接到第一電源電壓V1的端子。第二高電壓供給元件332B可以基於第二操作模式訊號CMLEN而將透過高電壓限制元件331B產生的第二高電壓提供給第一共同節點CN1。例如，第二高電壓供給元件332B可以是P通道MOS電晶體。第二高電壓供給元件332B可以在其閘極處接收第二操作模式訊號CMLEN的反相訊號CMLENB，可以在其汲極處電耦接到第一共同節點CN1，並且可以在其源極處電耦接到高電壓限制元件331B的汲極。
參考圖8，混合緩衝器電路300還可以包括緩衝器控制電路360。緩衝器控制電路360可以基於模式選擇訊號MS來產生第一操作模式訊號CMOSEN和第二操作模式訊號CMLEN。例如，緩衝器控制電路360可以基於在第一操作模式下具有低位準的模式選擇訊號MS來產生被致能為高位準的第一操作模式訊號CMOSEN和被失能為低位準的第二操作模式訊號CMLEN。例如，緩衝器控制電路360可以基於在第二操作模式下具有高位準的模式選擇訊號MS來產生被失能為低位準的第一操作模式訊號CMOSEN和被致能為高位準的第二操作模式訊號CMLEN。
圖9A和圖9B係為表示圖8所示的混合緩衝器電路300的操作的示例之示意圖。在下文中將參考圖8至圖9B描述的是混合緩衝器電路300的操作。模式選擇訊號MS可以具有邏輯低位準以指示第一操作模式。混合緩衝器電路 300可以將第一操作模式訊號CMOSEN致能為高位準，而可以將第二操作模式訊號CMLEN失能為低位準。第一低電壓供給單元320A的第一低電壓供給元件321A可以基於第一操作模式訊號CMOSEN而被導通，可以將第二電源電壓V2的端子電耦接到第二共同節點CN2，並且可以將與第二電源電壓V2具有實質上相同位準的第一低電壓VL1提供給第二共同節點CN2。第一高電壓供給單元320B的第一高電壓供給元件321B可以基於第一操作模式訊號CMOSEN的反相訊號CMOSENB而被導通，可以將第一電源電壓V1的端子電耦接到第一共同節點CN1，並且可以將與第一電源電壓V1具有實質上相同位準的第一高電壓VH1提供給第一共同節點CN1。第二低電壓供給單元330A的第二低電壓供給元件332A以及第二高電壓供給單元330B的第二高電壓供給元件332B可以被關斷。
輸入訊號IN和輸入訊號INB中的每個輸入訊號的高位準可以是輸入高電壓VINH的位準，而輸入訊號IN和輸入訊號INB中的每個輸入訊號的低位準可以是輸入低電壓VINL的位準。當正輸入訊號IN具有低位準而互補輸入訊號INB具有高位準時，輸入單元310的第一開關元件311A和第四開關元件312B可以被導通，而第二開關元件312A和第三開關元件311B可以被關斷。因此，第一輸出節點PO可以由第一低電壓VL1來驅動，並且可以從第一輸出節點PO輸出具有與第一低電壓VL1相對應的位準的正輸出訊號OUT。第二輸出節點NO可以由第一高電壓VH1來驅動，並且可以從第二輸出節點NO產生具有與第一高電壓VH1相對應的位準的互補輸出訊號OUTB。
當正輸入訊號IN具有高位準而互補輸入訊號INB具有低位準時，輸入單元310的第二開關元件312A和第三開關元件311B可以被導通，而輸入單元310的第一開關元件311A和第四開關元件312B可以被關斷。因此，第一 輸出節點PO可以由第一高電壓VH1來驅動，並且可以從第一輸出節點PO輸出具有與第一高電壓VH1相對應的位準的正輸出訊號OUT。第二輸出節點NO可以由第一低電壓VL1來驅動，並且可以從第二輸出節點NO產生具有與第一低電壓VL1相對應的位準的互補輸出訊號OUTB。如圖9A所示，輸出訊號OUT和輸出訊號OUTB可以在第一高電壓VH1與第一低電壓VL1之間擺動，並且可以被產生為實質上完全在第一電源電壓V1與第二電源電壓V2之間擺動的訊號。
模式選擇訊號MS可以具有邏輯高位準以指示第二操作模式。緩衝器控制電路360可以將第一操作模式訊號CMOSEN失能為低位準，而可以將第二操作模式訊號CMLEN致能為高位準。第一低電壓供給單元320A的第一低電壓供給元件321A以及第一高電壓供給單元320B的第一高電壓供給元件321B可以被關斷。第二低電壓供給單元330A的低電壓限制元件331A可以基於偏置電壓NBIAS來產生比第二電源電壓V2具有更高位準的第二低電壓VL2。第二低電壓供給元件332A可以基於第二操作模式訊號CMLEN而被導通，並且可以將第二低電壓VL2提供給第二共同節點CN2。第二高電壓供給單元330B的高電壓限制元件331B可以基於偏置電壓PBIAS來產生比第一電源電壓V1具有更低位準的第二高電壓VH2。第二高電壓供給元件332B可以基於第二操作模式訊號CMLEN的反相訊號CMLENB而被導通，並且可以將第二高電壓VH2提供給第一共同節點CN1。
輸入訊號IN和輸入訊號INB中的每個輸入訊號的高位準可以是輸入高電壓VINH的位準，而輸入訊號IN和輸入訊號INB中的每個輸入訊號的低位準可以是輸入低電壓VINL的位準。當正輸入訊號IN具有低位準而互補輸入訊號INB具有高位準時，輸入單元310的第一開關元件311A和第四開關元件 312B可以被導通，而第二開關元件312A和第三開關元件311B可以被關斷。第一輸出節點PO可以由第二低電壓VL2來驅動，並且可以從第一輸出節點PO輸出具有與第二低電壓VL2相對應的位準的正輸出訊號OUT。第二輸出節點NO可以由第二高電壓VH2來驅動，並且可以從第二輸出節點NO產生具有與第二高電壓VH2相對應的位準的互補輸出訊號OUTB。
當正輸入訊號IN具有高位準而互補輸入訊號INB具有低位準時，輸入單元310的第一開關元件311A和第四開關元件312B可以被關斷，而輸入單元310的第二開關元件312A和第三開關元件311B可以被導通。因此，第一輸出節點PO可以由第二高電壓VH2來驅動，並且可以從第一輸出節點PO輸出具有與第二高電壓VH2相對應的位準的正輸出訊號OUT。第二輸出節點NO可以由第二低電壓VL2來驅動，並且可以從第二輸出節點NO產生具有與第二低電壓VL2相對應的位準的互補輸出訊號OUTB。如圖9B所示，輸出訊號OUT和輸出訊號OUTB可以在第二高電壓VH2與第二低電壓VL2之間擺動。因此，輸出訊號OUT和輸出訊號OUTB可以在第二操作模式下具有比在第一操作模式下更小的擺動寬幅。
雖然上面已經描述了特定實施例，但是本領域技術人員要理解的是，僅以示例的方式描述了實施例。因此，不應基於所描述的實施例來限制混合緩衝器電路。
100:混合緩衝器電路
110:輸入單元
111:第一開關元件
112:第二開關元件
120:第一低電壓供給單元
121:第一供給元件
130:第二低電壓供給單元
131:電壓限制元件
132:第二供給元件
140:閘極單元
141:第一閘極元件
142:第二閘極元件
150:負載單元
151:第一電阻元件
152:第二電阻元件
160:緩衝器控制電路
CMOSEN:第一操作模式訊號
CMLEN:第二操作模式訊號
CN:共同節點
GC1:第一閘極訊號
GC2:第二閘極訊號
IN:輸入訊號
INB:輸入訊號
MS:模式選擇訊號
NBIAS:偏置電壓
NO:第二輸出節點
OUT:輸出訊號
OUTB:輸出訊號
PO:第一輸出節點
V1:第一電源電壓
V2:第二電源電壓

Claims (32)

  1. 一種緩衝器電路，包括：輸入單元，其被配置為基於輸入訊號來將第一輸出節點和第二輸出節點電耦接到共同節點，其中，所述緩衝器電路被配置為在第一操作模式下基於所述輸入訊號來將高電壓提供給所述第一輸出節點和所述第二輸出節點中的一個輸出節點，並且被配置為在所述第一操作模式下將第一低電壓提供給所述共同節點，以及其中，所述緩衝器電路被配置為在第二操作模式下將所述高電壓提供給所述第一輸出節點和所述第二輸出節點兩者，並且被配置為在所述第二操作模式下將與所述第一低電壓具有不同位準的第二低電壓提供給所述共同節點。
  2. 如請求項1所述之緩衝器電路，其中，所述高電壓與第一電源電壓具有實質上相同的位準，而所述第一低電壓與比所述第一電源電壓具有更低位準的第二電源電壓具有實質上相同的位準。
  3. 如請求項2所述之緩衝器電路，其中，所述第二低電壓具有比所述第一低電壓高而比所述第一電源電壓低的位準。
  4. 如請求項1所述之緩衝器電路，還包括閘極單元，所述閘極單元被配置為在所述第一操作模式下基於所述輸入訊號來將所述高電壓提供給所述第一輸出節點和所述第二輸出節點中的一個輸出節點，並且被配置為在所述第二操作模式下將所述高電壓提供給所述第一輸出節點和所述第二輸出節點兩者。
  5. 如請求項1所述之緩衝器電路，其中，基於第一操作模式訊號來進入所述第一操作模式，並且所述高電壓基於所述第一操作模式訊號和所述輸入訊號而被提供給所述第一輸出節點和所述第二輸出節點中的一個輸出節點。
  6. 如請求項4所述之緩衝器電路，還包括負載單元，所述負載單元電耦接在所述閘極單元與第一電源電壓的端子之間並且被配置為提供所述高電壓。
  7. 如請求項4所述之緩衝器電路，還包括負載單元，所述負載單元電耦接在所述閘極單元與所述第一輸出節點及所述第二輸出節點之間。
  8. 如請求項2所述之緩衝器電路，還包括：第一低電壓供給單元，其被配置為在所述第一操作模式下將所述第一低電壓提供給所述共同節點；以及第二低電壓供給單元，其被配置為在所述第二操作模式下從所述第二電源電壓產生所述第二低電壓並且將所述第二低電壓提供給所述共同節點。
  9. 如請求項8所述之緩衝器電路，其中，所述第二低電壓供給單元包括：電壓限制元件，其被配置為基於偏置電壓來從所述第二電源電壓產生所述第二低電壓；以及供給元件，其被配置為在所述第二操作模式下將所述第二低電壓提供給所述共同節點。
  10. 一種緩衝器電路，包括： 輸入單元，其電耦接在第一輸出節點、第二輸出節點與共同節點之間，並且被配置為基於輸入訊號來改變所述第一輸出節點的電壓位準和所述第二輸出節點的電壓位準，其中，所述緩衝器電路被配置為在第一操作模式下將第一高電壓提供給所述共同節點，並且被配置為在所述第一操作模式下基於所述輸入訊號來將低電壓提供給所述第一輸出節點和所述第二輸出節點中的一個輸出節點，以及其中，所述緩衝器電路被配置為在第二操作模式下將與所述第一高電壓具有不同位準的第二高電壓提供給所述共同節點，並且被配置為在所述第二操作模式下將所述低電壓提供給所述第一輸出節點和所述第二輸出節點兩者。
  11. 如請求項10所述之緩衝器電路，其中，所述第一高電壓與第一電源電壓具有實質上相同的位準，而所述低電壓與比所述第一電源電壓具有更低位準的第二電源電壓具有實質上相同的位準。
  12. 如請求項11所述之緩衝器電路，其中，所述第二高電壓具有比所述第一高電壓低而比所述第二電源電壓高的位準。
  13. 如請求項10所述之緩衝器電路，還包括閘極單元，所述閘極單元被配置為在所述第一操作模式下基於所述輸入訊號來將所述低電壓提供給所述第一輸出節點和所述第二輸出節點中的一個輸出節點，並且被配置為在所述第二操作模式下將所述低電壓提供給所述第一輸出節點和所述第二輸出節點兩者。
  14. 如請求項13所述之緩衝器電路，還包括負載單元，所述負載單元電耦接在所述閘極單元與第二電源電壓的端子之間並且被配置為提供所述低電壓。
  15. 如請求項11所述之緩衝器電路，還包括：第一高電壓供給單元，其被配置為在所述第一操作模式下將所述第一高電壓提供給所述共同節點；以及第二高電壓供給單元，其被配置為在所述第二操作模式下從所述第一電源電壓產生所述第二高電壓並且將所述第二高電壓提供給所述共同節點。
  16. 如請求項15所述之緩衝器電路，其中，所述第二高電壓供給單元包括：電壓限制元件，其被配置為基於偏置電壓來從所述第一電源電壓產生所述第二高電壓；以及供給元件，其被配置為在所述第二操作模式下將所述第二高電壓提供給所述共同節點。
  17. 一種緩衝器電路，包括：輸入單元，其電耦接在第一輸出節點、第二輸出節點與共同節點之間，並且被配置為基於輸入訊號來改變所述第一輸出節點的電壓位準和所述第二輸出節點的電壓位準；閘極單元，其被配置為基於第一操作模式訊號和所述輸入訊號來將高電壓提供給所述第一輸出節點和所述第二輸出節點；第一低電壓供給單元，其被配置為基於所述第一操作模式訊號來將第一低電壓提供給所述共同節點；以及第二低電壓供給單元，其被配置為基於第二操作模式訊號和偏置電壓來將與所述第一低電壓具有不同位準的第二低電壓提供給所述共同節點。
  18. 如請求項17所述之緩衝器電路，其中，所述高電壓與第一電源電壓具有實質上相同的位準，而所述第一低電壓與比所述第一電源電壓具有更低位準的第二電源電壓具有實質上相同的位準。
  19. 如請求項18所述之緩衝器電路，其中，所述第二低電壓具有比所述第一低電壓高而比所述第一電源電壓低的位準。
  20. 如請求項17所述之緩衝器電路，其中，所述輸入單元包括：第一開關元件，其電耦接在所述第二輸出節點與所述共同節點之間，並且被配置為基於所述輸入訊號來將所述第二輸出節點與所述共同節點電耦接；以及第二開關元件，其電耦接在所述第一輸出節點與所述共同節點之間，並且被配置為基於所述輸入訊號的互補訊號來將所述第一輸出節點與所述共同節點電耦接。
  21. 如請求項18所述之緩衝器電路，其中，所述閘極單元包括：第一閘極元件，其被配置為基於第一閘極訊號來將所述第一電源電壓作為所述高電壓提供給所述第二輸出節點；以及第二閘極元件，其被配置為基於第二閘極訊號來將所述第一電源電壓作為所述高電壓提供給所述第一輸出節點，其中，所述第一閘極訊號和所述第二閘極訊號基於所述第一操作模式訊號和所述輸入訊號而被產生。
  22. 如請求項21所述之緩衝器電路， 其中，當所述第一操作模式訊號被致能時，所述第一閘極元件和所述第二閘極元件基於所述輸入訊號來將所述高電壓提供給所述第一輸出節點和所述第二輸出節點中的一個輸出節點；以及其中，當所述第一操作模式訊號被失能時，所述第一閘極元件和所述第二閘極元件將所述高電壓提供給所述第一輸出節點和所述第二輸出節點兩者。
  23. 如請求項21所述之緩衝器電路，還包括緩衝器控制電路，所述緩衝器控制電路被配置為基於模式選擇訊號和所述輸入訊號來產生所述第一操作模式訊號、所述第二操作模式訊號、所述第一閘極訊號以及所述第二閘極訊號。
  24. 如請求項17所述之緩衝器電路，其中，所述第一低電壓供給單元包括第一供給元件，所述第一供給元件被配置為基於所述第一操作模式訊號來將所述第一低電壓提供給所述共同節點。
  25. 如請求項24所述之緩衝器電路，其中，所述第二低電壓供給單元包括：電壓限制元件，其被配置為接收所述偏置電壓，並且被配置為產生比第二電源電壓具有更高位準的所述第二低電壓；以及第二供給元件，其被配置為基於所述第二操作模式訊號來將從所述電壓限制元件產生的所述第二低電壓提供給所述共同節點。
  26. 如請求項18所述之緩衝器電路，還包括負載單元，所述負載單元電耦接在所述閘極單元與所述第一電源電壓的端子之間。
  27. 一種緩衝器電路，包括： 輸入單元，其電耦接在第一共同節點與第二共同節點之間，並且被配置為基於輸入訊號來改變第一輸出節點的電壓位準和第二輸出節點的電壓位準；第一高電壓供給單元，其被配置為在第一操作模式下將所述第一高電壓提供給所述第一共同節點；以及第二高電壓供給單元，其被配置為在第二操作模式下從第一電源電壓產生所述第二高電壓並且將所述第二高電壓提供給所述第一共同節點；所述第二高電壓供給單元包括：電壓限制元件，其被配置為基於偏置電壓來從所述第一電源電壓產生所述第二高電壓；以及供給元件，其被配置為在所述第二操作模式下將所述第二高電壓提供給所述第一共同節點。
  28. 如請求項27所述之緩衝器電路，其中，所述緩衝器電路被配置為在第一操作模式下將所述第一高電壓提供給所述第一共同節點，並且被配置為在所述第一操作模式下將所述第一低電壓提供給所述第二共同節點，以及其中，所述緩衝器電路被配置為在第二操作模式下將所述第二高電壓提供給所述第一共同節點，並且被配置為在所述第二操作模式下將所述第二低電壓提供給所述第二共同節點。
  29. 如請求項27所述之緩衝器電路，其中，所述第一高電壓與第一電源電壓具有實質上相同的位準，而所述第一低電壓與第二電源電壓具有實質上相同的位準，以及 其中，所述第二高電壓比所述第一高電壓具有更低的位準，而所述第二低電壓具有比所述第一低電壓高而比所述第二高電壓低的位準。
  30. 如請求項27所述之緩衝器電路，其中，所述輸入單元包括：第一開關元件，其被配置為基於正輸入訊號來將所述第二輸出節點與所述第一共同節點電耦接；第二開關元件，其被配置為基於所述正輸入訊號來將所述第二輸出節點與所述第二共同節點電耦接；第三開關元件，其被配置為基於互補輸入訊號來將所述第一輸出節點與所述第一共同節點電耦接；以及第四開關元件，其被配置為基於所述互補輸入訊號來將所述第一輸出節點與所述第二共同節點電耦接。
  31. 如請求項27所述之緩衝器電路，還包括：第一低電壓供給單元，其被配置為在第一操作模式下將所述第一低電壓提供給所述第二共同節點；以及第二低電壓供給單元，其被配置為在第二操作模式下從第二電源電壓產生所述第二低電壓並且將所述第二低電壓提供給所述第二共同節點。
  32. 如請求項31所述之緩衝器電路，其中，所述第二低電壓供給單元包括：電壓限制元件，其被配置為基於偏置電壓來從所述第二電源電壓產生所述第二低電壓；以及 供給元件，其被配置為在所述第二操作模式下將所述第二低電壓提供給所述第二共同節點。
TW107126842A 2017-12-21 2018-08-02 緩衝器電路 TWI751363B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170176619A KR20190075203A (ko) 2017-12-21 2017-12-21 하이브리드 버퍼 회로
KR10-2017-0176619 2017-12-21
??10-2017-0176619 2017-12-21

Publications (2)

Publication Number Publication Date
TW201929435A TW201929435A (zh) 2019-07-16
TWI751363B true TWI751363B (zh) 2022-01-01

Family

ID=66950715

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107126842A TWI751363B (zh) 2017-12-21 2018-08-02 緩衝器電路

Country Status (4)

Country Link
US (1) US10382041B2 (zh)
KR (1) KR20190075203A (zh)
CN (1) CN109951181B (zh)
TW (1) TWI751363B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200931805A (en) * 2008-01-03 2009-07-16 Mediatek Inc Multifunctional output drivers and multifunctional transmitters
US20120074987A1 (en) * 2010-09-28 2012-03-29 Texas Instruments Incorporated Electronic device and method for buffering
US20140028349A1 (en) * 2012-07-26 2014-01-30 Kabushiki Kaisha Toshiba Differential output circuit and semiconductor integrated circuit
US20150381178A1 (en) * 2014-06-30 2015-12-31 Finisar Corporation Signal conversion

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298810A (en) 1992-09-11 1994-03-29 Cypress Semiconductor Corporation BiCMOS CMOS/ECL data multiplexer
KR100233276B1 (ko) * 1996-12-30 1999-12-01 김영환 반도체 장치용 버퍼
US6522174B2 (en) 2001-04-16 2003-02-18 Intel Corporation Differential cascode current mode driver
US6836149B2 (en) * 2002-04-12 2004-12-28 Stmicroelectronics, Inc. Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
US6856178B1 (en) * 2003-07-31 2005-02-15 Silicon Bridge, Inc. Multi-function input/output driver
US7145359B2 (en) * 2004-06-28 2006-12-05 Silicon Laboratories Inc. Multiple signal format output buffer
US7598779B1 (en) * 2004-10-08 2009-10-06 Altera Corporation Dual-mode LVDS/CML transmitter methods and apparatus
ITMI20051276A1 (it) * 2005-07-06 2007-01-07 St Microelectronics Srl Trasmettitore multi-standard
US7432746B2 (en) * 2006-07-31 2008-10-07 Agere Systems, Inc. CMOS buffer with complementary outputs having reduced voltage swing
KR100829779B1 (ko) * 2007-02-23 2008-05-16 삼성전자주식회사 레벨 쉬프팅 회로
JPWO2009013814A1 (ja) * 2007-07-24 2010-09-24 富士通株式会社 半導体装置
US8126045B2 (en) * 2008-08-29 2012-02-28 International Business Machines Corporation System and method for latency reduction in speculative decision feedback equalizers
KR101024154B1 (ko) * 2009-02-02 2011-03-22 주식회사 하이닉스반도체 페이지 버퍼 회로
WO2012176250A1 (ja) * 2011-06-23 2012-12-27 パナソニック株式会社 差動スイッチ駆動回路及び電流ステアリング型デジタル・アナログ変換器
CN102916704B (zh) * 2011-10-21 2016-08-03 上海华力微电子有限公司 高速电流模式逻辑到互补金属氧化物半导体信号转换电路
US9197214B2 (en) * 2013-07-30 2015-11-24 Broadcom Corporation High speed level shifter with amplitude servo loop
US9106212B2 (en) * 2013-10-31 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for interfacing integrated circuits (ICs) that operate at different supply voltages
KR102103470B1 (ko) * 2013-11-29 2020-04-23 에스케이하이닉스 주식회사 반도체 장치의 버퍼 회로
US9419593B2 (en) * 2014-10-07 2016-08-16 Freescale Semiconductor, Inc. Current mode logic circuit for high speed input/output applications
KR20170025883A (ko) * 2015-08-31 2017-03-08 에스케이하이닉스 주식회사 버퍼 회로, 이를 이용하는 리시버 및 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200931805A (en) * 2008-01-03 2009-07-16 Mediatek Inc Multifunctional output drivers and multifunctional transmitters
US20120074987A1 (en) * 2010-09-28 2012-03-29 Texas Instruments Incorporated Electronic device and method for buffering
US20140028349A1 (en) * 2012-07-26 2014-01-30 Kabushiki Kaisha Toshiba Differential output circuit and semiconductor integrated circuit
US20150381178A1 (en) * 2014-06-30 2015-12-31 Finisar Corporation Signal conversion

Also Published As

Publication number Publication date
CN109951181A (zh) 2019-06-28
CN109951181B (zh) 2023-03-14
US10382041B2 (en) 2019-08-13
KR20190075203A (ko) 2019-07-01
US20190199352A1 (en) 2019-06-27
TW201929435A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
KR101200452B1 (ko) 낮은 듀티 사이클 왜곡을 갖는 레벨 시프터
US8643426B2 (en) Voltage level shifter
US20080106297A1 (en) Slew rate controlled circuits
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
US11677400B2 (en) Level shifter circuit and method of operating the same
JP2009543464A (ja) 多用途でコンパクトなｄｃ結合ｃｍｌバッファ
US7449940B2 (en) Buffer circuit
US11722132B2 (en) Semiconductor integrated circuit device and semiconductor system including the same
JPS63300623A (ja) 半導体バツフア回路
TWI751363B (zh) 緩衝器電路
US10594265B2 (en) Semiconductor device and semiconductor integrated circuit using the same
US8736311B2 (en) Semiconductor integrated circuit
US20070018696A1 (en) Transmitting circuit and semiconductor integrated circuit
JP2601223B2 (ja) 同時双方向入出力バッファ
KR20180112460A (ko) 반도체 장치
TWI817389B (zh) 位準偏移器與電子裝置
JP4509737B2 (ja) 差動信号生成回路および差動信号送信回路
TWI511456B (zh) 輸入緩衝器
KR100429574B1 (ko) 지연회로
JP2004064632A (ja) レベルシフト回路
KR20010076849A (ko) 반도체 메모리 장치의 출력 버퍼 회로