TWI817389B - 位準偏移器與電子裝置 - Google Patents

Abstract

本發明為位準偏移器與電子裝置。電子裝置包含數位電路與位準偏移器。位準偏移器將第一輸入信號和第二輸入信號轉換為輸出信號。位準偏移器包含交叉耦合電路、保護電路與下拉模組。交叉耦合電路包含第一上拉電晶體與第二上拉電晶體。保護電路包含第一保護電晶體與第二保護電晶體。下拉模組包含第一下拉電路、第二下拉電路、第一切換電路與第二切換電路。第一上拉電晶體、第二上拉電晶體、第一保護電晶體、第二保護電晶體、第一下拉電路與第二下拉電路因應第一輸入信號和第二輸入信號而選擇性導通。數位電路自位準偏移器接收輸出信號。

Description

位準偏移器與電子裝置

本發明是有關於一種位準偏移器與電子裝置，且特別是有關於一種適用於高速應用的位準偏移器與電子裝置。

位準偏移器將第一電壓值的輸入信號IN轉換為第二電壓值的輸出信號OUT。由於積體電路具有不同電壓要求，需使用位準偏移器改善電路間的電壓相容性問題。因此，電子裝置(例如記憶體裝置、記憶體控制器、高速輸入/輸出(I/O)電路等)，經常採用位準偏移器。隨著電子裝置的速度/頻率提升，位準偏移器產生的輸出信號OUT的精準度也日益重要。

本發明是有關於一種位準偏移器與電子裝置。電子裝置包含數位電路與位準偏移器，且數位電路自位準偏移器接收輸出信號。位準偏移器可因應輸入信號的轉換，立即截斷下拉電流。因此，可改善輸出信號的工作週期的精準度。此種具有切換機制的位準偏移器，可適用在高速應用的情況。

根據本發明之第一方面，提出一種位準偏移器。位準偏移器將彼此反向的第一輸入信號與第二輸入信號轉換為輸出信號。位準偏移器包含交叉耦合電路、保護電路與下拉模組。交叉耦合電路包含第一上拉電晶體與第二上拉電晶體。第一上拉電晶體與第二上拉電晶體電連接於具有 第一供應電壓的第一供應電壓端點。第二上拉電晶體因應第一輸入信號，將第一供應電壓選擇性導通至輸出信號。保護電路包含第一保護電晶體與第二保護電晶體。第一保護電晶體與與第二保護電晶體分別電連接於第一上拉電晶體與第二上拉電晶體。下拉模組包含第一下拉電路、第二下拉電路、第一切換電路，以及第二切換電路。第一下拉電路電連接於第一保護電晶體與具有接地電壓的接地端點。第一下拉電路接收第一輸入信號。第二下拉電路電連接於第二保護電晶體與接地端點。第二下拉電路接收第二輸入信號。第二下拉電路因應第二輸入信號而將輸出信號選擇性導通至接地電壓。第一切換電路電連接於第一下拉電路。第一下拉電路與第一切換電路輪流導通。第二切換電路電連接於第二下拉電路。第二下拉電路與第二切換電路輪流導通，且第一切換電路與第二切換電路輪流導通。

根據本發明之第二方面，提出一種電子裝置。電子裝置包含位準偏移器與數位電路。數位電路電連接於位準偏移器。數位電路自位準偏移器接收輸出信號。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

IN:輸入信號

INb:反向輸入信號

auxCKT1,auxCKT2,113,115:附加輸入電路

cpCKT,111:交叉耦合電路

111a,111b:上拉電路

11:上拉模組

protCKT,13,73:保護電路

1,2,70:位準偏移器

pdCKT1,pdCKT2,151,153,55a,57a,55b,57b,55c,57c:下拉電路

15,25,50a,50b,50c:下拉模組

OUT:輸出信號

PTcp1,PTcp2:上拉電晶體

HVdd,LVdd:供應電壓

v1N,v2N:供應電壓端點

NTd1a,NTd2a,NTd2a,NTd2b:下拉電晶體

NTp1,NTp2:保護電晶體

Gnd:接地電壓

c1N,c2N,c3N,c4N:傳導端點

251a,253a,swCKT1,swCKT2,31a,31b,32a,32b,33a,33b51a,53a,51b,53b,51c,53c:切換電路

PTs1a,PTs1b,PTs2a,PTs2b,NTs1a,NTs2a,NTs1b,NTs2b,Ts1a,Ts1b,Ts2a,Ts2b:切換電晶體

d1N,d2N:下拉端點

gN:接地端點

31a:左上方的導通路徑

31b:右上方的導通路徑

33a:左下方的導通路徑

33b:右下方的導通路徑

Id:下拉電流

Tcyl:週期

V1,V2:電壓值

I1,I2:電流值

t1,t2,t3,t4:時點

77a,77b,enCKT1,enCKT2:致能電路

NTen,PTen:致能電晶體

PD:電源關閉信號

PDb:反向電源關閉信號

76:控制電路

78:數位電路

BUF1,BUF2:緩衝器

第1圖，其係根據本揭露構想的位準偏移器之實施例的方塊圖。

第2A、2B圖，其係第1圖的位準偏移器的電路設計的例子，以及與其對應之操作的示意圖。

第3圖，其係根據本揭露構想的位準偏移器的實施例之示意圖。

第4A、4B圖，其係與第3圖的位準偏移器對應的操作之示意圖。

第5圖，其係與第2A、2B圖的位準偏移器對應之信號的波形圖。

第6圖，其係與第4A、4B圖的位準偏移器對應之信號的波形圖。

第7A、7B、7C圖，其係以不同類型的電晶體，實現切換電路的示意圖。

第8圖，其係彙整第7A、7B、7C圖的切換電路之示意圖。

第9A、9B、9C圖，其係以不同方式實現下拉模組之示意圖。

第10圖，其係利用電源關閉信號，將位準偏移器致能之示意圖。

根據前述說明可以得知，電子裝置的運作，受到位準偏移器的輸出信號OUT的精準度影響。根據本揭露構想的位準偏移器的實施例，可提供具有精準工作週期的輸出信號OUT至數位電路。

為便於說明，本文定義供應電壓HVdd、LVdd與接地電壓Gnd。另，本文將與供應電壓HVdd對應的端點定義為供應電壓端點v1N；與供應電壓LVdd對應的端點定義為供應電壓端點v2N；與接地電壓Gnd對應的端點定義為接地端點g1N。供應電壓HVdd高於供應電壓LVdd(例如，HVdd=0.945V~1.65V，且LVdd=0.72V~0.88V)，且供應電壓LVdd高於接地電壓Gnd。此外，位準偏移器所採用的電晶體可為高電壓電晶體、低電壓電晶體或其組合。

位準偏移器接收輸入信號IN與反向輸入信號INb。輸入信號IN與反向輸入信號INb彼此反向，兩者均在接地電壓Gnd和供應電壓LVdd 之間變動。輸出信號OUT在接地電壓Gnd與供應電壓HVdd之間變動。在圖式中，以粗實線代表高電壓電晶體，並以細實線代表低電壓電晶體。

請參見第1圖，其係根據本揭露構想的位準偏移器之實施例的方塊圖。位準偏移器1包含上拉模組11、保護電路(protCKT)13與下拉模組15。保護電路(protCKT)13電連接於上拉模組11與下拉模組15。

上拉模組11包含交叉耦合電路(cpCKT)111與附加輸入電路(auxCKT1)113、auxCKT2)115。附加輸入電路(auxCKT1)113、(auxCKT2)115為選用。

交叉耦合電路(cpCKT)111包含上拉電路111a、111b。上拉電路111a電連接於附加輸入電路(auxCKT1)113與保護電路(protCKT)13。上拉電路111b電連接於附加輸入電路(auxCKT2)115與保護電路(protCKT)13。附加輸入電路(auxCKT1)113接收反向輸入信號INb，附加輸入電路(auxCKT2)115接收輸入信號IN。

下拉模組15包含下拉電路(pdCKT1)151、(pdCKT2)153。下拉電路(pdCKT1)151接收輸入信號IN；下拉電路(pdCKT2)153接收反向輸入信號INb。

請參見第2A、2B圖，其係第1圖的位準偏移器的電路設計的例子，以及與其對應之操作的示意圖。請同時參見第1、2A、2B圖。接著按照由上而下的順序說明位準偏移器1內的元件。

首先說明在交叉耦合電路(cpCKT)111的元件。上拉電路111a為上拉電晶體PTcp1；上拉電路111b為上拉電晶體PTcp2。上拉電晶 體PTcp1、PTcp2均為PMOS電晶體。上拉電晶體PTcp1、PTcp2的源極電連接於供應電壓端點v1N。上拉電晶體PTcp1的汲極與上拉電晶體PTcp2的閘極電連接於傳導端點c1N。上拉電晶體PTcp2的汲極與上拉電晶體PTcp1的閘極電連接於傳導端點c2N。此處將傳導端點c2N的信號定義為，位準偏移器1的輸出信號OUT。

附加輸入電路(auxCKT1)113可為，附加輸入電晶體NTa1；附加輸入電路(auxCKT2)115可為，附加輸入電晶體NTa2。附加輸入電晶體NTa1、NTa2為NMOS電晶體。附加輸入電晶體NTa1、NTa2的汲極電連接於供應電壓端點v1N。附加輸入電晶體NTa1的閘極接收反向輸入信號INb，且附加輸入電晶體NTa2的閘極接收輸入信號IN。附加輸入電晶體NTa1的源極電連接於傳導端點c1N；附加輸入電晶體NTa2的源極電連接於傳導端點c2N。

保護電路(protCKT)13包含保護電晶體NTp1、NTp2。保護電晶體為NMOS電晶體。保護電晶體NTp1、NTp2的閘極電連接於供應電壓端點v1N。保護電晶體NTp1的汲極電連接於傳導端點c1N，且保護電晶體NTp2的汲極電連接於傳導端點c2N。

下拉電路(pdCKT1)151包含下拉電晶體NTd1a、NTd1b；下拉電路(pdCKT2)153包含下拉電晶體NTd2a、NTd2b。下拉電晶體NTd1a、NTd1b、NTd2a、NTd2b為NMOS電晶體。下拉電晶體NTd1a、NTd2a的閘極電連接於供應電壓端點v2N。下拉電晶體NTd1b、NTd2b的源極電連 接於接地端點gN。

下拉電晶體NTd1a的汲極電連接於保護電晶體NTp1的源極。下拉電晶體NTd1a的源極電連接於下拉電晶體NTd1b的汲極。下拉電晶體NTd1b的閘極接收輸入信號IN。

下拉電晶體NTd2a的汲極電連接於保護電晶體NTp2的源極。下拉電晶體NTd2a的源極電連接於下拉電晶體NTd2b的汲極。下拉電晶體NTd2b的閘極接收反向輸入信號INb。

第2A圖假設輸入信號IN為接地電壓Gnd；反向輸入信號INb為供應電壓LVdd。即，IN=Gnd，且INb=LVdd。第2B圖假設輸入信號IN為供應電壓LVdd；反向輸入信號INb為接地電壓Gnd。即，IN=LVdd，且INb=Gnd。位準偏移器1的電晶體，因應輸入信號IN與反向輸入信號INb的改變，動態地改變其切換狀態(ON/OFF)。為便於說明，表1彙整位準偏移器1的電晶體的切換狀態，且第2A、2B圖以叉號標示在位準偏移器1中斷開的電晶體。

在第2A圖中，下拉電晶體NTd1b因閘極接收的輸入信號IN為接地電壓Gnd而斷開；下拉電晶體NTd2b因為閘極所接收的反向輸入信號INb為供應電壓LVdd而導通。連帶的，儘管下拉電晶體NTd1a與保護電晶體NTp1的閘極分別接收供應電壓LVdd、HVdd，但下拉電晶體NTd1a、 保護電晶體NTp1仍隨著下拉電晶體NTd1b斷開而斷開。在此同時，下拉電晶體NTd2a、NTd2b與保護電晶體NTp1導通。

因為保護電晶體NTp1斷開，傳導端點c1N的信號由上拉電晶體PTcp1與附加輸入電晶體NTa1決定。

另一方面，由於保護電晶體NTp2與下拉電晶體NTd2a、NTd2b均導通，傳導端點c2N經由保護電晶體NTp2與下拉電晶體NTd2a、NTd2b導通至接地電壓Gnd。因此，輸出信號OUT(即，傳導端點c2N的信號)等於接地電壓Gnd。

在交叉耦合電路(cpCKT)111中，上拉電晶體PTcp1因閘極接收接地電壓Gnd(c2N=Gnd)而導通。在附加輸入電路(auxCKT1)113中，附加輸入電晶體NTa1因閘極接收供應電壓LVdd(INb=LVdd)而導通。由於上拉電晶體PTcp1與附加輸入電晶體NTa1均導通，在供應電壓端點v1N與傳導端點c1N之間形成兩個並列的導通路徑。此時，傳導端點c1N等於供應電壓HVdd。

在交叉耦合電路(cpCKT)111中，上拉電晶體PTcp2因閘極接收供應電壓HVdd(c1N=HVdd)而斷開。在附加輸入電路(auxCKT2)115中，附加輸入電晶體NTa2因閘極接收接地電壓Gnd(IN=Gnd)而斷開。由於上拉電晶體PTcp2與附加輸入電晶體NTa2均斷開，故不影響傳導端點c2N的電壓位準。

在第2A圖中，藉由附加輸入電晶體NTa1和上拉電晶體PTcp1的同時導通，將供應電壓HVdd傳導至傳導端點c1N。另，附加輸入電晶體NTa2與上拉電晶體PTcp2同時斷開。因此，附加輸入電晶體和與其相鄰的上拉電晶體採同步方式切換。

附加輸入電晶體NTa1的導通可加速傳導端點c1N的上升速度。即便不提供附加輸入電晶體NTa1，傳導端點c1N仍可藉由上拉電晶體PTcp1上升至供應電壓HVdd。因此，附加輸入電晶體NTa1為選用。

第2B圖中的元件運作方式與信號，與第2A圖對稱。因此，此處不再詳細說明第2B圖的細節。簡言之，傳導端點c1N因保護電晶體NTp1與下拉電晶體NTd1a、NTd1b導通而為接地電壓Gnd。傳導端點c2N因上拉電晶體PTcp2與附加輸入電晶體NTa2導通而為供應電壓HVdd。

第2A、2B圖假設上拉電晶體PTcp1、PTcp2、附加輸入電晶體NTa1、NTa2與保護電晶體NTp1、NTp2為高電壓電晶體，且下拉電晶體NTd1a、NTd1b、NTd2a、NTd2b為低電壓電晶體。由於保護電晶體NTp1、NTp2為高電壓電晶體，可保護在下拉電路(pdCKT1)151、(pdCKT2)153的低電壓電晶體。

請參見第3圖，其係根據本揭露構想的位準偏移器的實施例之示意圖。請以第3圖的位準偏移器2和第2A、2B圖相較。第2A、2B圖的上拉模組11與保護電路13和第3圖的電路設計類似。但，第2A、2B圖 的下拉模組15和第3圖的下拉模組25的電路設計不同。

與第2A、2B相較，第3圖的下拉模組25除包含下拉電晶體NTd1a、NTd1b、NTd2a、NTd2b外，還包含切換電路(swCKT1)251a、(swCKT2)253a。其中，切換電路(swCKT1)251a包含切換電晶體PTs1a、PTs1b；切換電路(swCKT2)253a包含切換電晶體PTs2a、PTs2b。切換電晶體PTs1a、PTs1b、PTs2a、PTs2b為PMOS電晶體。

在切換電路(swCKT1)251a中，切換電晶體PTs1a、PTs1b的源極電連接於供應電壓端點v2N。切換電晶體PTs1a、PTs1b的閘極接收輸入信號IN。切換電晶體PTs1a、PTs1b的汲極分別電連接於傳導端點c3N與下拉端點d1N。

當切換電晶體PTs1a導通時，將供應電壓LVdd傳導至傳導端點c3N。同樣的，當切換電晶體PTs1b導通時，將供應電壓LVdd導通至下拉端點d1N。另一方面，當切換電晶體PTs1a斷開時，傳導端點c3N與應電壓LVdd斷開；當切換電晶體PTs1b斷開時，下拉端點d1N與供應電壓LVdd斷開。

請留意，切換電晶體PTs1a、PTs1b的閘極與下拉電晶體NTd1b的閘極均接收輸入信號IN。但，切換電晶體PTs1a、PTs1b為PMOS電晶體，下拉電晶體NTd1b為NMOS電晶體。這代表切換電晶體PTs1a、PTs1b的切換狀態，與下拉電晶體NTd1b的切換狀態相反。即，當切換電 晶體PTs1a、PTs1b導通時，下拉電晶體NTd1b斷開，反之亦然。

在切換電路(swCKT2)253a中，切換電晶體PTs2a、PTs2b的源極電連接於供應電壓端點v2N。切換電晶體PTs2a、PTs2b的閘極接收反向輸入信號INb。切換電晶體PTs2a、PTs2b的汲極分別電連接於傳導端點c4N與下拉端點d2N。

當切換電晶體PTs2a導通時，將供應電壓LVdd導通至傳導端點c4N。同樣的，當切換電晶體PTs2b導通時，將供應電壓LVdd導通至下拉端點d2N。另一方面，當切換電晶體PTs2a斷開時，傳導端點c4N與供應電壓LVdd斷開；當切換電晶體PTs2b斷開時，下拉端點d2N與供應電壓LVdd斷開。

請留意，切換電晶體PTs2a、PTs2b的閘極，以及下拉電晶體NTd2b的閘極，均接收反向輸入信號INb。但，切換電晶體PTs2a、PTs2b為PMOS電晶體，下拉電晶體NTd2b為NMOS電晶體。這代表切換電晶體PTs2a、PTs2b和下拉電晶體NTd2b的切換狀態相反。即，當切換電晶體PTs2a、PTs2b導通時，下拉電晶體NTd2b斷開，反之亦然。

請參見第4A、4B圖，其係與第3圖的位準偏移器對應的操作之示意圖。位準偏移器1、2的電路設計相當類似，兩者的差異為，位準偏移器2更包含切換電路swCKT1、swCKT2。因此，位準偏移器1、2的運作方式相似。

在位準偏移器2的電晶體，針對對輸入信號IN與反向輸入信號INb的變化而改變導通狀態。隨著電晶體對輸入信號IN與反向輸入信號INb的變化方式不同，位準偏移器2的電晶體可被區分為不同的導通路徑。第4A、4B圖以方塊表示電晶體。根據電晶體的位置，此處定義左上方的導通路徑31a、右上方的導通路徑31b、左下方的導通路徑33a與右下方的導通路徑33b。另，以灰色網底的方塊標示斷開的電晶體。

在第4A圖中，輸入信號IN為接地電壓Gnd，反向輸入信號INb為供應電壓LVdd。即，IN=Gnd，且INb=LVdd。在第4B圖中，輸入信號IN為供應電壓LVdd，且反向輸入信號INb為接地電壓Gnd。即，IN=LVdd，且INb=Gnd。請同時參見第3、4A、4B圖。

左上方的導通路徑31a包含附加輸入電晶體NTa1與上拉電晶體PTcp1。右上方的導通路徑31b包含附加輸入電晶體NTa2與上拉電晶體PTcp2。左下方的導通路徑33a包含保護電晶體NTp1與下拉電晶體NTd1a、NTd1b。右下方的導通路徑33b包含保護電晶體NTp2與下拉電晶體NTd2a、NTd2b。

請同時參見第3、4A圖。當輸入信號IN為接地電壓Gnd，且反向輸入信號INb為供應電壓LVdd(IN=Gnd，且INb=LVdd)時，位於左上方的導通路徑31a的電晶體(PTcp1、NTa1)導通；位於右上方的導通路徑31b的電晶體(PTcp2、NTa2)斷開；位於左下方的導通路徑33的電晶體(NTp1、NTd1a、NTd1b)斷開；且位於右下方的導通路徑33b的電晶體(NTp2、NTd2a、 NTd2b)導通。此時，切換電晶體PTs1a、PTs1b因閘極接收接地電壓Gnd(IN=Gnd)而導通；切換電晶體PTs2a、PTs2b因閘極接收供應電壓LVdd(INb=LVdd)而斷開。

因此，在第4A圖中，切換電晶體PTs1a將供應電壓LVdd導通至傳導端點c3N，且切換電晶體PTs1b將供應電壓LVdd導通至下拉端點d1N。另一方面，切換電晶體PTs2a、PTs2b不影響傳導端點c4N和下拉端點d2N的電壓位準。

由於傳導端點c3N與下拉端點d1N均導通至供應電壓LVdd，位在左下方的導通路徑33a的電晶體(NTp1、NTd1a、NTd1b)被關閉得更完全而可避免漏電流產生。換言之，切換電晶體PTs1a、PTs1b相當於用於截斷沿著導通路徑33a的漏電流。

請同時參見第3、4B圖。當輸入信號IN為供應電壓LVdd，且反向輸入信號INb為接地電壓Gnd(IN=LVdd，且INb=Gnd)時，左上方的導通路徑31a的電晶體(PTcp1、NTa1)斷開；位於右上方的導通路徑31b的電晶體(PTcp2、NTa2)導通；位於左下方的導通路徑的電晶體(NTp1、NTd1a、NTd1b)導通；且位於右下方的導通路徑33b電晶體(NTp2、NTd2a、NTd2b)斷開。此時，切換電晶體PTs1a、PTs1b因閘極接收供應電壓LVdd(IN=LVdd)而斷開；切換電晶體PTs2a、PTs2b因閘極接收接地電壓Gnd(INb=Gnd)而導通。

因此，在第4B中，切換電晶體PTs1a、PTs1b不影響傳導端點c3N和下拉端點d1N的電壓位準。另一方面，切換電晶體PTs2a將供應電壓LVdd導通至傳導端點c4N；切換電晶體PTs2b將供應電壓LVdd導通至下拉端點d2N。

由於傳導端點c4N與下拉端點d2N均導通至供應電壓LVdd，在右下方的導通路徑33b中的保護電晶體NTp2與下拉電晶體NTd2a、NTd2b被關閉得更完全，可避免漏電流產生。換言之，本揭露藉由切換電晶體PTs2a、PTs2b的導通，使傳導端點c4N與下拉端點d2N可以在輸入信號IN由接地電壓Gnd切換至供應電壓LVdd的瞬間，迅速地切換至供應電壓LVdd，進而截斷流經右下方的導通路徑33b的漏電流。

請參見第5圖，其係與第2A、2B圖的位準偏移器對應之信號的波形圖。第一個波形為輸入信號IN；第二個波形為流經保護電晶體NTp2與下拉電晶體NTd2a、NTd2b的下拉電流Id；第三個波形為輸出信號OUT。

請參見第6圖，其係與第4A、4B圖的位準偏移器對應之信號的波形圖。第一個波形為輸入信號IN、第二個波形為流經右下方的導通路徑33b的下拉電流Id，且第三個波形為輸出信號OUT。

請同時參見第5、6圖。第5、6圖的輸入信號IN的波形完全相同。時點ta、tc、td代表輸入信號IN開始自接地電壓Gnd轉換至供應 電壓LVdd的時點。輸入信號IN的週期為Tcyl。自時點ta至時點tc的期間，相當於輸入信號IN的一個週期(Tcyl=Tc-Ta)；自時點tc至時點td的期間，相當於輸入信號IN的另一個週期(Tcyl=Td-Tc)。

在第5、6圖中，以時點tb代表一個在上升時點ta後的時點。在第5圖中，將與時點tb對應的下拉電流Id與輸出信號OUT分別定義為電流值I1與電壓值V1。在第6圖中，將與時點tb對應的下拉電流Id與輸出信號OUT分別定義為電流值I2與電壓值V2。

電流值I2較電流值I1低許多。這代表當輸入信號IN自接地電壓Gnd轉換為供應電壓LVdd時，與第3、4A、4B圖的位準偏移器2對應的下拉電流Id=I2的下降速度，較與第1、2A、2B圖的位準偏移器1對應的下拉電流Id=I1的下降速度快。切換電路swCKT2的採用，使與位準偏移器2對應的下拉電流Id=I2的下降速度，較與位準偏移器1對應的下拉電流Id=I1的下降速度更快。簡言之，採用切換電路swCKT2時，因為傳導端點c4N與下拉端點d2N導通至供應電壓LVdd的緣故，使沿著右下方的導通路徑流動的漏電流大幅減少。

輸出信號OUT的變化與下拉電流Id相關。下拉電流Id越大時，輸出信號OUT越低。由於第5圖的下拉電流的電流值(Id=I1)，大於第6圖的下拉電流的電流值(Id=I2)的關係，第5圖的電壓值V1遠比第6圖的電壓值V2低。連帶的，第6圖的輸出信號OUT的上升速度，較第5圖的輸出信號OUT的上升速度快速。換言之，針對輸入信號IN的變化，第6 圖的輸出信號OUT的反應較第5圖的輸出信號OUT的反應快。據此，第6圖的輸出信號OUT的工作週期，較第5圖的輸出信號OUT的工作週期更接近50%。根據模擬結果可以看出，使用切換電路swCKT1、swCKT2時，可改善輸出信號OUT的工作週期達8%。

前述實施例說明採用切換電路swCKT1、swCKT2時，輸出信號OUT的工作週期的精準度較佳。實際應用時，切換電晶體並不限於第3圖所示的PMOS電晶體，而可採用其他類型的電晶體。

請參見第7A、7B、7C圖，其係以不同類型的電晶體，實現切換電路的示意圖。請留意，儘管第7A、7B、7C圖的位準偏移器並未繪式附加輸入電路(auxCKT1)、(auxCKT2)，但第7A、7B、7C圖的位準偏移器亦可包含附加輸入電路(auxCKT1)、(auxCKT2)。

第7A圖假設位於切換電路(swCKT1)31a的切換電晶體NTs1a與位於切換電路(swCKT1)31b的NTs2a為NMOS電晶體；位於切換電路(swCKT1)31a的切換電晶體PTs1b與位於切換電路(swCKT1)31b的切換電晶體PTs2b為PMOS電晶體。此時，切換電晶體NTs1a、PTs2b由反向輸入信號INb控制；切換電晶體NTs2a、PTs1b由輸入信號IN控制。

第7B圖假設位於切換電路(swCKT1)32a的切換電晶體Ns1b、位於切換電路(swCKT1)32b的切換電晶體Ns2b為NMOS電晶體；位於切換電路(swCKT1)32a的切換電晶體Ps1a與位於切換電路(swCKT2)32b的切換 電晶體PTs2a為PMOS電晶體。切換電晶體NTs1b、PTs2a由反向輸入信號INb控制；切換電晶體NTs2b、PTs1a由輸入信號IN控制。

第7C圖假設位於切換電路(swCKT1)33a切換電晶體NTs1a、NTs1b與位於切換電路(swCKT2)33b的切換電晶體NTS2a、NTs2b均為NMOS電晶體。切換電晶體NTs1a、NTs1b由反向輸入信號INb控制；切換電晶體NTs2a、NTs2b由輸入信號IN控制。

由於在第7A、7B、7C圖的切換電路(swCKT1)、(swCKT2)的切換電晶體的切換狀態，與第3、4A、4B圖類似，此處不再詳細說明第7A、7B、7C圖之運作的細節。表2彙整第7A、7B、7C圖所繪式的不同類型之電晶體與其接收的信號。

請參見第8圖，其係彙整第7A、7B、7C圖的切換電路之示意圖。在實際應用中，切換電晶體的類型並不限於前述舉例。因此，切換電晶體Ts1a、Ts1b、Ts2a、Ts2b可採用PMOS電晶體、NMOS電晶體或其組合。

若在切換電路swCKT1的切換電晶體(Ts1a、Ts1b)為PMOS電晶體，將其閘極連接至輸入信號IN；或者，若在切換電路swCKT1的切換電晶體(Ts1a、Ts1b)為NMOS電晶體，則將其閘極連接至反向輸入信號INb。若在切換電路swCKT2的切換電晶體(Ts2a、Ts2b)為PMOS電晶體，將其閘極連接至反向輸入信號INb；或者，若在切換電路swCKT1的切換電晶體(Ts1a、Ts1b)為NMOS電晶體，則將其閘極連接至輸入信號IN。

如第7A、7B、7C圖所述，無須限定切換電路swCKT1、swCKT2所採用之電晶體的類型(PMOS電晶體或NMOS電晶體)。此外，切換電路swCKT1、swCKT2所包含之電晶體的數量，以及電晶體的位置無須加以限定。

請參見第9A、9B、9C圖，其係以不同方式實現下拉模組之示意圖。這些實施例說明，下拉電路(pdCKT1、pdCKT2)與切換電路(swCKT1、swCKT2)所包含之電晶體的數量不須加以限定。

第9A圖假設下拉電路(pdCKT1)55a包含下拉電晶體NTd1a、NTd1b；下拉電路(pdCKT2)57a包含下拉電晶體NTd2a、NTd2b；切換電路 (swCKT1)51a僅包含切換電晶體Ts1b；且切換電路(swCKT2)53a僅包含切換電晶體Ts2b。其中，切換電晶體Ts1b、Ts2b可為高電壓電晶體、低電壓電晶體或其組合。

當IN=Gnd且INb=LVdd時，切換電晶體Ts1b和下拉電晶體NTd2a、NTd2b導通，且切換電晶體Ts2b和下拉電晶體NTd1a、NTd1b斷開。當IN=Vdd且INb=Gnd時，切換電晶體Ts1b與下拉電晶體NTd2a、NTd2b斷開，且切換電晶體Ts2b和下拉電晶體NTd1a、NTd1b導通。此處不再詳述下拉模組50a的運作方式。

第9B圖假設下拉電路(pdCKT1)55b包含下拉電晶體NTd1a、NTd1b；下拉電路(pdCKT2)57b包含下拉電晶體NTd2a、NTd2b；切換電路(swCKT1)51b僅包含切換電晶體Ts1a；且切換電路(swCKT2)53b僅包含切換電晶體Ts2a。其中，切換電晶體Ts1a、Ts2a可採用高電壓電晶體、低電壓電晶體或其組合。

當IN=Gnd，且INb=LVdd時，切換電晶體Ts1a和下拉電晶體NTd2a、NTd2b導通，且切換電晶體Ts2a、下拉電晶體NTd1a、NTd1b斷開。當IN=Vdd，且INb=Gnd時，切換電晶體Ts1a與下拉電晶體NTd2a、NTd2b斷開，且切換電晶體Ts2a和下拉電晶體NTd1a、NTd1b導通。此處不再詳述下拉模組50b的運作方式。

第9C圖假設下拉電路(pdCKT1)55c僅包含下拉電晶體 NTd1；下拉電路(pdCKT2)57c僅包含下拉電晶體NTd2；切換電路(swCKT1)51c僅包含切換電晶體Ts1；且切換電路(swCKT2)53c僅包含切換電晶體Ts2。其中，切換電晶體Ts1、Ts2可為高電壓電晶體、低電壓電晶體或其組合。

當IN=Gnd，且INb=LVdd時，切換電晶體Ts1與下拉電晶體NTd2導通；切換電晶體Ts2和下拉電晶體NTd1斷開。當IN=Vdd，且INb=Gnd時，切換電晶體Ts1與下拉電晶體NTd2斷開；切換電晶體Ts2和下拉電晶體NTd1導通。此處不再詳述下拉模組50c的運作方式。

第9A、9B、9C圖的切換電晶體Ts1a、Ts1b、Ts2a、Ts2b、Ts1、Ts2可為PMOS電晶體、NMOS電晶體或其組合。只要切換電路swCKT1內的切換電晶體Ts1b、Ts1a、Ts1滿足以下條件，則切換電晶體Ts1b、Ts1a、Ts1的電晶體的種類可任意選擇。即，下拉電晶體NTd1a、NTd1b、NTd1導通時，切換電晶體Ts1b、Ts1a、Ts1斷開，反之亦然。同樣的，只要切換電路swCKT2內的切換電晶體Ts2b、Ts2a、Ts2符合，在下拉電晶體NTd2a、NTd2b、NTd2導通時斷開，並在下拉電晶體NTd2a、NTd2b、NTd2斷開時導通的條件，亦可採用不同類型的電晶體作為切換電晶體Ts2b、Ts2a、Ts2。

請參見第10圖，其係利用電源關閉信號，將位準偏移器致能之示意圖。電子裝置7包含控制電路76、數位電路78與位準偏移器70。數位電路78可為，晶片內建前置驅動器(on-chip pre-driver)或驅動器(driver)等。控制電路76傳送並利用電源關閉信號PD與反向電源關閉信號PDb而 致能/禁能位準偏移器70。

除了將保護電晶體NTp1、NTp2的閘極修改為，自控制電路76接收電源關閉信號PD外，第10圖的位準偏移器70內的上拉模組211、保護電路73與下拉模組25的電路設計均與第3圖類似。此處雖假設由控制電路76提供電源關閉信號PD，但在實際應用中，電源關閉信號PD的來源無須加以限定。位準偏移器70亦包含致能電路(enCKT1)77a、(enCKT2)77b與緩衝器BUF1、BUF2。緩衝器BUF1、BUF2以序列方式相連。緩衝器BUF1的輸入端點電連接於傳導端點c2N，且緩衝器BUF2的輸出端點電連接於數位電路78。

致能電路(enCKT1)77a為致能電晶體NTen；致能電路(enCKT2)77b為致能電晶體PTen。致能電晶體NTen為NMOS電晶體；致能電晶體PTen為PMOS電晶體。致能電晶體NTen的汲極和源極分別電連接於傳導端點c1N與接地端點gN。致能電晶體PTen的源極和汲極分別電連接於供應電壓端點v1N與傳導端點c2N。致能電晶體NTen、PTen的閘極分別接收反向電源關閉信號PDb與電源關閉信號PD。表3彙整致能電晶體PTen、NTen、輸出信號OUT因應電源關閉信號PD與反向電源關閉信號PDb的變化。

當控制電路76選取位準偏移器70時，控制電路76將電源關閉信號PD設為供應電壓HVdd(PD=HVdd)，並將反向電源關閉信號PDb設為接地電壓Gnd(PDb=Gnd)。接著，致能電晶體PTen、NTen均斷開。此時，保護電晶體NTp1、NTp2的汲極經由電源關閉信號PD接收供應電壓HVdd(PD=HVdd)。據此，位準偏移器70的操作方式與前述實施例的操作方式相同。

當控制電路76未選取位準偏移器70時，控制電路78將電源關閉信號PD設為接地電壓Gnd(PD=Gnd)，並將反向電源關閉信號PDb設為供應電壓HVdd(PDb=HVdd)。此時，致能電晶體NTen因為PDb=HVdd而導通，且傳導端點c1N維持在接地電壓Gnd。致能電晶體PTen因為PD=Gnd而導通，且傳導端點c2N維持在供應電壓HVdd。因此，位準偏移器70並不影響數位電路78的運作。再者，因為電源關閉信號PD為接地電 壓Gnd(PD=Gnd)的緣故，使保護電晶體NTp1、NTp2斷開。斷開的保護電晶體NTp1、NTp2可防止橇棍電流(crowbar current)現象發生。

本案實施例可利用切換電路swCKT1、swCKT2將漏電流路徑截斷，進而縮短輸出信號OUT的上升延遲。據此，本揭露的位準偏移器可改善輸出信號OUT的工作週期的精準度，並更適合用在具有更嚴格之時間規定的高速應用中。切換電路swCKT1、swCKT2的採用，讓位準偏移器得以應用在高頻率的情況。再者，本揭露可以相當彈性的方式實現切換電路swCKT1、swCKT2。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

PTcp1,PTcp2:上拉電晶體

HVdd,LVdd:供應電壓

v1N,v2N:供應電壓端點

NTd1a,NTd2a,NTd2b,NTd2b:下拉電晶體

Gnd:接地電壓

c1N,c2N,c3N,c4N:傳導端點

OUT:輸出信號

2:位準偏移器

swCKT1,swCKT2,251a,253a:切換電路

PTs1a,PTs1b,PTs2a,PTs2b:切換電晶體

d1N,d2N:下拉端點

25:下拉模組

IN:輸入信號

INb:反向輸入信號

auxCKT1,auxCKT2,113,115:附加輸入電路

13,protCKT:保護電路

NTp1,NTp2:保護電晶體

gN:接地端點

NTa1,NTa2:附加輸入電晶體

cpCKT,111:交叉耦合電路

11:上拉模組

Claims (14)

1. 一種位準偏移器，其係將彼此反向之一第一輸入信號與一第二輸入信號轉換為一輸出信號，包含：一交叉耦合電路，包含：一第一上拉電晶體，電連接於具有一第一供應電壓之一第一供應電壓端點；以及一第二上拉電晶體，電連接於該第一供應電壓端點，其中該第二上拉電晶體係因應該第一輸入信號而選擇性將該第一供應電壓導通至該輸出信號；一保護電路，包含：一第一保護電晶體，電連接於該第一上拉電晶體；以及一第二保護電晶體，電連接於該第二上拉電晶體；以及一下拉模組，包含：一第一下拉電路，包含：一第一第一下拉電晶體，電連接於該第一保護電晶體；以及一第二第一下拉電晶體，電連接於該第一第一下拉電晶體及具有一接地電壓之一接地端點，其係接收該第一輸入信號；一第二下拉電路，包含：一第一第二下拉電晶體，電連接於該第二保護電晶體；以及一第二第二下拉電晶體，電連接於該第一第二下拉電晶體及該接地端點，其係接收該第二輸入信號，其中該第二下拉電 路係因應該第二輸入信號而選擇性將該輸出信號導通至該接地電壓；一第一切換電路，包含：一第一第一切換電晶體，電連接於該第一保護電晶體與該第一第一下拉電晶體；以及一第二第一切換電晶體，電連接於該第一第一下拉電晶體與該第二第一下拉電晶體，其中該第一下拉電路與該第一切換電路係輪流導通；以及一第二切換電路，包含：一第一第二切換電晶體，電連接於該第二保護電晶體與該第一第二下拉電晶體；以及一第二第二切換電晶體，電連接於該第一第二下拉電晶體與該第二第二下拉電晶體，其中該第二下拉電路與該第二切換電路係輪流導通，且該第一切換電路與該第二切換電路係輪流導通。
2. 如請求項1所述位準偏移器，其中當該第一輸入信號為該接地電壓且該第二輸入信號為一第二供應電壓時，該第一上拉電晶體、該第一切換電路、該第二保護電晶體與該第二下拉電路導通，且該第二上拉電晶體、該第二切換電路、該第一保護電晶體與該第一下拉電路斷開，其中該第二供應電壓係低於該第一供應電壓，且該第二供應電壓係高於該接地電壓。
3. 如請求項1所述位準偏移器，其中當該第一輸入信號為一第二供應電壓且該第二輸入信號為該接地電壓時，該第一上拉電晶體、該第一切換電路、該第二保護電晶體與該第二下拉電路斷開，且該第二上拉電晶體、該第二切換電路、該第一保護電晶體與該第一下拉電路導通，其中該第二供應電壓係低於該第一供應電壓，且該第二供應電壓係高於該接地電壓。
4. 如請求項1所述位準偏移器，其中該第一第一切換電晶體與該第一第二切換電晶體係電連接於具有一第二供應電壓之一第二供應電壓端點，其中該第二供應電壓係低於該第一供應電壓，且該第二供應電壓係高於該接地電壓。
5. 如請求項1所述位準偏移器，其中該第一第一切換電晶體係接收該第一輸入信號與該第二輸入信號的其中一者，且該第一第二切換電晶體係接收該第一輸入信號與該第二輸入信號其中的另一者。
6. 如請求項1所述位準偏移器，其中該第二第一切換電晶體與該第二第二切換電晶體係電連接於具有一第二供應電壓之一第二供應電壓端點，其中該第二供應電壓係低於該第一供應電壓，且該第二供應電壓係高於該接地電壓。
7. 如請求項1所述位準偏移器，其中該第一第一下拉電晶體、該第一第二下拉電晶體、該第二第一下拉電晶體與該第二第二下拉電晶體係為NMOS電晶體。
8. 如請求項1所述位準偏移器，其中該第一第一下拉電晶體、該第一第二下拉電晶體、該第二第一下拉電晶體與該第二第二下拉電晶體係為低電壓電晶體。
9. 如請求項1所述位準偏移器，其中更包含：一第一附加輸入電晶體，電連接於該第一供應電壓端點，其係接收該第二輸入信號；以及一第二附加輸入電晶體，電連接於該第一供應電壓端點，其係接收該第一輸入信號，其中該第一附加輸入電晶體與該第二附加輸入電晶體係輪流導通。
10. 如請求項9所述位準偏移器，其中該第一上拉電晶體與該第二上拉電晶體係為PMOS電晶體，且該第一保護電晶體、該第二保護電晶體、該第一附加輸入電晶體、該第二附加輸入電晶體係為NMOS電晶體。
11. 如請求項9所述位準偏移器，其中該第一上拉電晶體、該第二上拉電晶體、該第一保護電晶體、該第二保護電晶體、該第一附加輸入電晶體與該第二附加輸入電晶體係為高電壓電晶體。
12. 如請求項1所述位準偏移器，其中更包含： 至少一致能電路，電連接於該交叉耦合電路、該保護電路與該下拉模組，其係因應一電源關閉信號而選擇性導通，其中當該至少一致能電路導通時，該位準偏移器被禁能。
13. 一種電子裝置，包含：一位準偏移器，其係將彼此反向之一第一輸入信號與一第二輸出信號轉換為一輸出信號，包含：一交叉耦合電路，包含：一第一上拉電晶體，電連接於具有一第一供應電壓之一第一供應電壓端點；以及一第二上拉電晶體，電連接於該第一供應電壓端點，其係因應該第一輸入信號而將該第一供應電壓選擇性導通至該輸出信號；一保護電路，包含：一第一保護電晶體，電連接於該第一上拉電晶體；以及一第二保護電晶體，電連接於該第二上拉電晶體；以及一下拉模組，包含：一第一下拉電路，包含：一第一第一下拉電晶體，電連接於該第一保護電晶體；以及 一第二第一下拉電晶體，電連接於第一第一下拉電晶體及具有一接地電壓之一接地端點，其係接收該第一輸入信號；一第二下拉電路，包含：一第一第二下拉電晶體，電連接於該第二保護電晶體；以及一第二第二下拉電晶體，電連接於該第一第二下拉電晶體及該接地端點，其係接收該第二輸入信號，其中該第二下拉電路係因應該第二輸入信號而將該輸出信號選擇性導通至該接地電壓；一第一切換電路，包含：一第一第一切換電晶體，電連接於該第一保護電晶體與該第一第一下拉電晶體；以及一第二第一切換電晶體，電連接於該第一第一下拉電晶體與該第二第一下拉電晶體，其中該第一下拉電路與該第一切換電路係輪流導通；以及一第二切換電路，包含：一第一第二切換電晶體，電連接於該第二保護電晶體與該第一第二下拉電晶體；以及一第二第二切換電晶體，電連接於該第一第二下拉電晶體與該第二第二下拉電晶體，其中該第二下拉電路與該第二切換電路係輪流導通，且該第一切換電路與該第二切換電路係輪流導通；以及 一數位電路，電連接於該位準偏移器，其係自該位準偏移器接收該輸出信號。
14. 如請求項13所述之電子裝置，其中當該第一輸入信號為該接地電壓且該第二輸入信號為一第二供應電壓時，該第一上拉電晶體、該第一切換電路、該第二保護電晶體與該第二下拉電路導通，且該第二上拉電晶體、該第二切換電路、該第一保護電晶體與該第一下拉電路斷開；以及當該第一輸入信號為該第二供應電壓且該第二輸入信號為該接地電壓時，該第一上拉電晶體、該第一切換電路、該第二保護電晶體與該第二下拉電路斷開，且該第二上拉電晶體、該第二切換電路、該第一保護電晶體與該第一下拉電路導通，其中該第二供應電壓低於該第一供應電壓，且該第二供應電壓高於該接地電壓。

Images