JP2012090247A - レベルシフト回路及びその方法 - Google Patents

レベルシフト回路及びその方法 Download PDF

Info

Publication number
JP2012090247A
JP2012090247A JP2010275354A JP2010275354A JP2012090247A JP 2012090247 A JP2012090247 A JP 2012090247A JP 2010275354 A JP2010275354 A JP 2010275354A JP 2010275354 A JP2010275354 A JP 2010275354A JP 2012090247 A JP2012090247 A JP 2012090247A
Authority
JP
Japan
Prior art keywords
level shift
shift circuit
set value
voltage source
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010275354A
Other languages
English (en)
Inventor
Hong-An Hwang
弘安 黄
Yung-Yuan Liu
永元 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fitipower Integrated Technology Inc
Original Assignee
Fitipower Integrated Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fitipower Integrated Technology Inc filed Critical Fitipower Integrated Technology Inc
Publication of JP2012090247A publication Critical patent/JP2012090247A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356Bistable circuits
    • H03K3/356104Bistable circuits using complementary field-effect transistors
    • H03K3/356182Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
    • H03K3/356191Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes with synchronous operation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/012Modifications of generator to improve response time or to decrease power consumption

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

【課題】レベルシフト回路及びその方法の提供。
【解決手段】本発明のレベルシフト回路及びその方法は、レベルシフト回路のラッチ装置と電圧源の間に限流回路を接続して、前記ラッチ装置の駆動電流が設定値を超えないように制限する。これにより、レベルシフト回路を変換する時の消耗電流を減らし、通路の短いトランジスタを使用したラッチ装置を実現し、レベルシフト回路面積を縮小する。前記設定値は調節可能とし、レベルシフト回路の出力駆動能力を調整することにより、前記レベルシフト回路の変換速度を加速させることができる。
【選択図】図2

Description

本発明はレベルシフタ(level shifter)に係り、特にレベルシフト回路及びその方法に関するものである。
一般回路においては、通常、多種の異なる電位を用いた電圧源を必要とし、異なる電位をもつ電圧源信号を相互接続しなければならない時、信号は先ずレベルシフト回路によって異なる電位の信号を等電位に調整し、回路を正常作動させる。図1に示した従来の低電圧を高電圧に変換するレベルシフト回路では、トランジスタM1、M2を用いて低電圧相補的入力信号In1、In2を拡大する。前記入力信号In1、In2は通常、ロジック1(低電圧源VDDの最高電位)或いはロジック0(電圧源VSSと等電位)で、In1とIn2は相補的信号とし、信号In1がロジック1である時、信号In2はロジック0となり、その逆に、信号In1がロジック0である時、信号In2はロジック1となる。トランジスタM3、M4はソース極を高電圧源VHHに接続しゲート極とドレイン極を相互にカップリングしたラッチ装置であり、低電圧源VDD入力のロジック1を高電圧源VHH入力のロジック1に変換するためのものである。低電圧源VDDの相補的信号In1、In2を前記レベルシフト回路に入力した時、出力端は高電圧源VHHの相補的入力信号Out1、Out2を得る。出力信号Out1のロジックは入力信号In1のロジックと同様で、出力信号Out2のロジックは入力信号In2のロジックと同様である。例を挙げると、信号In1がロジック1、信号In2がロジック0である時、出力端Out1には高電圧源VHHのロジック1が生じ、出力端Out2にはロジック0(電位VSS)が生じる。
例えば現在、入力信号In1、In2がそれぞれロジック1及びロジック0である時、出力信号Out1、Out2はロジック1及びロジック0に固定される。前記状態において、トランジスタM1、M4は導電状態となり、トランジスタM2、M3は遮断状態となる。入力信号In1、In2が突然、ロジック0及びロジック1に変換するなら、トランジスタM2は導電し、トランジスタM1は遮断される。しかし、この時、出力信号Out1、Out2はやはり元の状態(ロジック1及びロジック0)であり、ロジック0及びロジック1に変換されていない。よって、トランジスタM4はやはり導電状態にあり、トランジスタM3は遮断状態にある。このような一時的状態において、トランジスタM2、M4は同時に導電状態にあるため、漏れ電流が高電圧源VHHからトランジスタM2、M4を経て低電圧源VSSに流れ、効率の損耗される。また、入力信号の変換後、出力信号Out1をロジック1からロジック0に変換したい場合、トランジスタM2、M4は同時に導電されるため、トランジスタM2は出力信号Out1をVSS電位まで低下させ、トランジスタM4は出力信号Out1をVHH電位にまで高めようとする変動現象が起きる。出力信号Out1を順調に変換させるために、公知技術ではトランジスタM4の通路長さを増加することにより、電流駆動能力をトランジスタM2より低くしているが、この方法では回路面積が拡大される故に、ICコストが向上する。
本発明の目的の一つは、電流の消耗を削減するレベルシフト回路を提供することにある。
本発明の目的の一つは、回路面積を縮小するレベルシフト回路を提供することにある。
本発明の目的の一つは、出力駆動能力を調整可能なレベルシフト回路を提供することにある。
本発明の目的の一つは、回転速度を加速するレベルシフト回路を提供することにある。
本発明に基づくレベルシフト回路及びその方法は、レベルシフト回路のラッチ装置と電圧源の間に限流回路を接続して、前記ラッチ装置の駆動電流が設定値を超えないように制限する。これにより、レベルシフト回路を変換する時の消耗電流を減らし、短い通路のトランジスタを使用したラッチ装置を実現し、レベルシフト回路面積を縮小する。
前記設定値は調節可能であり、レベルシフト回路の出力駆動能力を調整することにより、前記レベルシフト回路の変換速度を加速させることができる。
本発明のレベルシフト回路及びその方法は、電流の消耗を削減し、回路面積を縮小し、出力駆動能力を調整可能にし、回転速度を加速する効果を備える。
公知の低電圧を高電圧に変換するレベルシフト回路である。 本発明の第一実施例である。 図2のレベルシフト回路のロジック電圧レベルである。 本発明の第二実施例である。 図4のレベルシフト回路のロジック電圧レベルである。
図2に示したものは、図1の低電圧から高電圧に変換するレベルシフト回路10を基礎とし、ラッチ装置と高電圧源VHHの間に限流回路12を接続したものである。限流回路12に備えるトランジスタM5は、レベルシフト回路10のラッチ装置と高電圧源VHHの間に連結し、制御信号Ctrl1を受けてその電流をコントロールする。制御信号Ctrl1は電圧が低い時、トランジスタM5は比較的大きな電流を提供する。それに反し、制御信号Ctrl1の電圧が高い時、トランジスタM5は比較的小さい電流を提供する。本発明のレベルシフト回路が正常動作している時、制御信号Ctrl1はある特定の電圧とし、トランジスタM5が生成できる最大電流を設定する。前記特定電圧は、何れかの基準電圧源とすることも可能である。
例えば、現在、入力信号In1、In2をそれぞれロジック1及びロジック0とすると、出力信号Out1、Out2は高電圧源VHHのロジック1及びロジック0に固定される。低電圧源VDDのロジックが対応する電圧レベル及び高電圧源VHHのロジックが対応する電圧レベルは図3に示す通りである。波形14は入力信号In1、In2の電圧レベルを示し、波形16は出力信号Out1、Out2の電圧レベルを示す。入力信号In1、In2が突然、ロジック0及びロジック1に変換した時、トランジスタM2、M4は同時に導電状態となるため、高電圧源VHHから低電圧源VSSまでの漏れ電流経路が生じる。しかし、トランジスタM5の関係で、漏れ電流はトランジスタM5が提供できる電流に制限されるため、信号変換時のレベルシフト回路の消耗効率を減少させる。また、トランジスタM2、M4を変動させる時、トランジスタM5の限流効果を受けて、トランジスタM4が上げる電流は限流回路の大きさだけとなるため、その引上能力は公知回路と比較するとかなり小さいものとなる。よって、トランジスタM4の通路長を拡大して駆動電流を制限する必要はなく、出力信号をスムーズに変換できる。以上により、比較的小さな面積を使用してレベルシフト回路機能を実現することができる。
実施例でのトランジスタM5の制限電流は調整可能であり、レベルシフト回路の出力駆動能力を調整できる。図2に示す通り、限流回路12に備えるトランジスタM6は、トランジスタM5のゲート極Ctrlと電圧源VSS間に連結し、制御信号Ctrl2のコントロールを受けてトランジスタM5の制限電流を調節する。レベルシフト回路の負荷が小さい時、制御信号Ctrl2はロジック0に固定されるため、トランジスタM6は遮断状態となり、トランジスタM5の電流は制御信号Ctrl1の電圧によってコントロールされる。負荷が大きい時、制御信号Ctrl2はロジック1に設定し、高電圧源及び低電圧源のいずれでもよいため、トランジスタM6が導電状態である時、トランジスタM5のゲート極電圧Ctrlはロジック0まで下がり、トランジスタM5は完全導電状態となり、駆動電流を向上させる効果を発揮する。これにより、レベルシフト回路の回転速度を加速させることができる。
図4は本発明の第二実施例である。その内、レベルシフト回路18は公知回路であり、入力信号のロジック0の電位VSSをそれよりも低いVLL電位に変換するためのものである。図5に示した波形22は、入力信号In1、In2の電圧レベルを示し、波形24は出力信号Out1、Out2の電圧レベルを示す。本発明のレベルシフト回路において、限流回路20はレベルシフト回路18のラッチ装置と電圧源VLL間に連結する。限流回路20に備えるトランジスタM7は制御信号Ctrl3のコントロールを受け、その機能は図2中のトランジスタM5は同様である。また、限流回路20中のトランジスタM8はトランジスタM7のゲート極Ctrl3と電圧源VDDの間に連結し、制御信号Ctrl4のコントロールを受け、その機能は図2中のトランジスタM6と同様である。
以上は、本発明の実施例についての説明は内容を明確にすることを目的として開示したもので、本発明の開示形式を制限する意図は全くない。前述の開示或いは実施例に基づき修正や変化を加えることは可能であり、実施例は、本発明の理論を解説し、当該技術の熟知者に各種実施例により本発明を実際に応用していただくために選択し叙述したものである。よって、本発明の技術的思想は、特許登録請求の範囲に依拠し決定することをここに記する。
10 レベルシフト回路
12 限流回路
14 信号入力の電圧レベル
16 信号出力の電圧レベル
18 レベルシフト回路
20 限流回路
22 信号入力の電圧レベル
24 信号出力の電圧レベル

Claims (12)

  1. ラッチ装置と電圧源の間に限流回路を備えてラッチ装置の駆動電流が設定値を超えないように制限することを特徴とするレベルシフト回路。
  2. 前記設定値は調整可能であることを特徴とする請求項1に記載のレベルシフト回路。
  3. 前記限流回路に備えるトランジスタは、前記ラッチ装置と電圧源の間に連結し、制御信号を受信して設定値を決定する制御端を備えることを特徴とする請求項1に記載のレベルシフト回路。
  4. 前記制御端と他の電圧源の間に連結し、他の制御信号を受信して設定値を調整する制御端を備える他のトランジスタを更に含むことを特徴とする請求項3に記載のレベルシフト回路。
  5. 他の制御信号はレベルシフト回路の負荷の大きさに基づき設定値を調整することを特徴とする請求項4に記載のレベルシフト回路。
  6. 前記設定値はレベルシフト回路の負荷が大きい時に大きな値となることを特徴とする請求項5記載のレベルシフト回路。
  7. レベルシフト回路のラッチ装置と電圧源の間に、設定値を超えないようラッチ装置の駆動電流を制限する限流回路を連結することを特徴とするレベルシフト回路の方法。
  8. 前記設定値は調整可能であることを特徴とする請求項7に記載のレベルシフト回路の方法。
  9. ラッチ装置と電圧源の間のトランジスタをコントロールし、前記設定値を決定するための制御信号を加えることを特徴とする請求項7に記載のレベルシフト回路の方法。
  10. 前記制御信号を変化させて前記設定値を調整することを特徴とする請求項9に記載のレベルシフト回路の方法。
  11. 前記制御信号はレベルシフト回路の負荷の大きさに基づき変化することを特徴とする請求項10に記載のレベルシフト回路の方法。
  12. 前記設定値はレベルシフト回路の負荷が大きい時に大きい値に調整されることを特徴とする請求項11に記載のレベルシフト回路の方法。
JP2010275354A 2010-10-20 2010-12-10 レベルシフト回路及びその方法 Pending JP2012090247A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099135696A TW201218627A (en) 2010-10-20 2010-10-20 capable of reducing the current consumption of a level shifter during logic transition and downsizing the circuit area of a level shifter
TW099135696 2010-10-20

Publications (1)

Publication Number Publication Date
JP2012090247A true JP2012090247A (ja) 2012-05-10

Family

ID=45972507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010275354A Pending JP2012090247A (ja) 2010-10-20 2010-12-10 レベルシフト回路及びその方法

Country Status (3)

Country Link
US (1) US20120098584A1 (ja)
JP (1) JP2012090247A (ja)
TW (1) TW201218627A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016010069A (ja) * 2014-06-25 2016-01-18 ローム株式会社 インタフェース回路、それを用いた半導体集積回路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI486943B (zh) * 2013-03-13 2015-06-01 Raydium Semiconductor Corp 電壓準位移位器
TWI591968B (zh) * 2015-02-12 2017-07-11 瑞鼎科技股份有限公司 應用於顯示裝置之位準移位器電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0497616A (ja) * 1990-08-16 1992-03-30 Toshiba Corp レベルシフタ回路
JPH0879053A (ja) * 1994-09-06 1996-03-22 Toshiba Corp レベルシフト回路
JP2002368600A (ja) * 2001-06-08 2002-12-20 Mitsubishi Electric Corp プリエンファシス回路
JP2005073269A (ja) * 2003-08-26 2005-03-17 Samsung Electronics Co Ltd データ駆動回路及びこれを利用した半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3796034B2 (ja) * 1997-12-26 2006-07-12 株式会社ルネサステクノロジ レベル変換回路および半導体集積回路装置
JP2000353946A (ja) * 1999-06-10 2000-12-19 Matsushita Electric Ind Co Ltd レベルシフタ回路
US6917239B2 (en) * 2000-10-24 2005-07-12 Fujitsu Limited Level shift circuit and semiconductor device
US6774698B1 (en) * 2003-01-30 2004-08-10 Agere Systems Inc. Voltage translator circuit for a mixed voltage circuit
JP2004260242A (ja) * 2003-02-24 2004-09-16 Toshiba Corp 電圧レベルシフタ
JP4421365B2 (ja) * 2004-04-21 2010-02-24 富士通マイクロエレクトロニクス株式会社 レベル変換回路
JP4340195B2 (ja) * 2004-06-10 2009-10-07 Okiセミコンダクタ株式会社 信号発生回路および信号発生回路付きレベルシフタ
US7737755B2 (en) * 2007-06-21 2010-06-15 Infineon Technologies Ag Level shifting
US7675345B2 (en) * 2007-07-24 2010-03-09 Texas Instruments Incorporated Low-leakage level-shifters with supply detection
DE102008056131A1 (de) * 2008-11-06 2010-05-12 Micronas Gmbh Pegelschieber mit Natural-Transistoren

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0497616A (ja) * 1990-08-16 1992-03-30 Toshiba Corp レベルシフタ回路
JPH0879053A (ja) * 1994-09-06 1996-03-22 Toshiba Corp レベルシフト回路
JP2002368600A (ja) * 2001-06-08 2002-12-20 Mitsubishi Electric Corp プリエンファシス回路
JP2005073269A (ja) * 2003-08-26 2005-03-17 Samsung Electronics Co Ltd データ駆動回路及びこれを利用した半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016010069A (ja) * 2014-06-25 2016-01-18 ローム株式会社 インタフェース回路、それを用いた半導体集積回路

Also Published As

Publication number Publication date
US20120098584A1 (en) 2012-04-26
TW201218627A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
US9531350B2 (en) Level shifters for IO interfaces
KR100791934B1 (ko) 고속 신호 전송 시스템의 고전압 출력 버퍼 회로
CN105446923B (zh) 具有上拉升压器和下拉升压器的差分驱动器
US8324955B2 (en) Level shifter design
US20200014386A1 (en) Level shifting circuit and method
WO2022057366A1 (zh) 一种负压电平转换控制电路和方法
JP2014123933A (ja) 高周波スイッチ回路
JP2015122776A (ja) 高電圧差動信号方式のためのドライバ回路
TWI756707B (zh) 晶片外驅動電路和訊號補償方法
JP5570445B2 (ja) 送信回路
JP2012090247A (ja) レベルシフト回路及びその方法
CN108712166B (zh) 一种自适应电平转换电路
JP2023547186A (ja) レベル変換回路
US11063578B2 (en) Level conversion device and method
US9191006B1 (en) Current-limited level shift circuit
JP2005303830A (ja) 差動出力回路
WO2012165599A1 (ja) レベルシフト回路
CN109783421B (zh) 高速信号驱动装置
US20110279158A1 (en) Slew rate control circuit and method thereof and slew rate control device
CN106849922A (zh) 一种可调延时电路
TWI681628B (zh) 電壓位準移位電路
CN111682873A (zh) 一种低功耗输出缓冲器电路
TWI817389B (zh) 位準偏移器與電子裝置
US20140184307A1 (en) Gate driver having function of preventing shoot-through current
US11271553B1 (en) Buffer circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130205