DE102008022087B4 - Terminationskompensation für differentielle Signale auf Glas - Google Patents

Terminationskompensation für differentielle Signale auf Glas Download PDF

Info

Publication number
DE102008022087B4
DE102008022087B4 DE102008022087.6A DE102008022087A DE102008022087B4 DE 102008022087 B4 DE102008022087 B4 DE 102008022087B4 DE 102008022087 A DE102008022087 A DE 102008022087A DE 102008022087 B4 DE102008022087 B4 DE 102008022087B4
Authority
DE
Germany
Prior art keywords
calibration
signal
current
substrate
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008022087.6A
Other languages
English (en)
Other versions
DE102008022087A1 (de
Inventor
Alexander A. Alexeyev
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE102008022087A1 publication Critical patent/DE102008022087A1/de
Application granted granted Critical
Publication of DE102008022087B4 publication Critical patent/DE102008022087B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45151—At least one resistor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Dc Digital Transmission (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

Vorrichtung, die ein Substrat mit Schnittstellenelektroden und einer integrierten Kalibrations- und Differenzsignal-Empfängerschaltung enthält, welche über eine Mehrzahl von Leitern miteinander verbunden sind, die folgendes umfasst: ein Substrat; eine erste und eine zweite Kalibrationselektrode, die auf dem Substrat angeordnet sind, um einen Kalibrationsstrom und eine zugehörige Kalibrationsspannung zu vermitteln; einen ersten und einen zweiten Kalibrationsleiter, die auf dem Substrat angeordnet sind und mit der ersten und der zweiten Schnittstellenelektrode gekoppelt sind, um den Kalibrationsstrom zu führen; einen dritten und einen vierten Kalibrationsleiter, die auf dem Substrat angeordnet sind und mit der ersten und der zweiten Kalibrationselektrode gekoppelt sind, um die Kalibrationsspannung zu vermitteln; einen fünften Kalibrationsleiter, der auf dem Substrat angeordnet ist und mit der ersten oder der zweiten Kalibrationselektrode zu koppeln ist und den Kalibrationsstrom führt; eine erste und eine zweite Signalelektrode, die auf dem Substrat angeordnet sind, um ein Differenzsignal zu vermitteln, welches eine Signalspannung und einen Signalstrom umfasst; einen ersten und einen zweiten Signalleiter, die auf dem Substrat angeordnet sind und mit der ersten und der zweiten Signalelektrode gekoppelt sind, um den Signalstrom zu führen; einen dritten und einen vierten Signalleiter, die auf dem Substrat angeordnet sind und mit der ersten und der zweiten Signalelektrode gekoppelt sind, um die Signalspannung zu vermitteln; und eine integrierte Kalibrations- und Differenzsignal-Empfängerschaltung, die mit dem ersten, dem zweiten, dem dritten, dem vierten und dem fünften Kalibrationsleiter und dem ersten, dem zweiten, dem dritten und dem vierten Signalleiter gekoppelt ist und folgendes umfasst: eine Stromquellenschaltung, um den Kalibrationsstrom bereitzustellen, ...

Description

  • HINTERGRUND DER ERFINDUNG
  • Die Verwendung differentieller Signale wird in modernen Hochgeschwindigkeits-Kommunikationssystemen im großen Umfang angewendet. Ihre Hauptvorteile bestehen in einem geringeren Leistungsverbrauch, einer geringeren Empfindlichkeit gegenüber Rauschen und einer geringeren elektromagnetischen Interferenz verglichen mit traditionellen Techniken mit nur einfachen Signalleitungsenden. Geringere Spannungsdurchschwünge und größere Signal-Rausch-Verhältnisse von Differenzsignal-Schnittstellen, im Folgenden auch kurz als „Differenz-Schnittstelle” oder „differentielle Schnittstelle” bezeichnet, gestatten außerdem höhere erreichbare Bandbreiten, so dass sie attraktiv für Lösungen sind, die eine Serialisierung und Deserialisierung von breiten parallelen Bussen erforderlich machen, was zu Einsparungen sowohl in dem Leistungsverbrauch als auch in den Systemkosten führt. Differentielle Sender-Empfänger, sogenannte Transceiver, können ebenfalls leicht in der CMOS-Technologie zur Herstellung integrierter Schaltkreise (ICs), die in dieser Erfindung in Betracht gezogen werden, implementiert werden.
  • Traditionell findet man Anwendungen, die serielle differentielle Schnittstellen verwenden, in Kommunikationsinfrastrukturen, bei denen große Mengen an Daten über weite Strecken übertragen werden. In jüngerer Zeit wurde durch die Verbreitung von tragbaren Unterhaltungs- und Verbraucherelektronikgeräten eine weitere mögliche Anwendung von einer seriellen differentiellen Schnittstellentechnologie erkennbar, die herkömmlicherweise durch eine Technologie mit nur einem Signalende (sogenannte „Single Ended Technology”) bedient wurden. Diese Anwendung besteht in der Technologie für Schnittstellen für Anzeigeeinrichtungen, die im Folgenden auch als „Displays” bezeichnet werden. Displays mit hoher Auflösung machen breite parallele Schnittstellen für eine große Anzahl von Pixel-Bits erforderlich, was zu hohen Kosten, einer hohen Leistungsdissipation und Schwierigkeiten bei der Systemintegration führt. Diese Probleme sind besonders dringlich bei mobilen Anwendungen, bei denen Platz, Systemkosten und Leistungsverbrauch besonders wichtig sind. Bei diesen Anwendungen bringt die serielle differentielle Display-Schnittstellentechnologie auch weitere Vorteile mit sich, wie beispielsweise geringe Emissionen elektromagnetischer Interferenz und eine höhere Robustheit gegenüber Hochfrequenz-Interferenzen.
  • Obwohl serielle Display-Schnittstellentechnologie seit einiger Zeit bekannt ist, war ihre Verwendung im Allgemeinen begrenzt. In einer beispielhaften Anwendung wandeln eine separate Serialisierungs- und Deserialisierungsvorrichtung parallele Videodaten von einer Anwendung oder einem Graphikprozessor in einen seriellen Datenstrom, der dann auf dem Display-Modul zurück in eine parallele Form umgewandelt wird. Die Daten werden dann auf parallele Weise zu dem Displaytreiber gesendet. Diese Architektur widmet sich in erster Linie Systemintegrationsproblemen, die mit einer großen Anzahl von physischen Verbindungen einhergehen, die benötigt werden, um hoch aufgelöste Videodaten auf parallele Weise zu übertragen. In einem anderen Beispiel verwenden serielle Schnittstellen unterschiedliche Varianten von Tecchnologien mit physischen Single-Ended-Ebenen.
  • In Hinblick auf eine Systemintegration wäre eine bevorzugtere Lösung eine differentielle serielle Schnittstelle, bei der der Serialisierer und der Deserialisierer in der Anwendung/dem Graphikprozessor bzw. dem Displaytreiber integriert sind, wodurch Leistungseinsparungen, Kosteneffizienz und Einfachheit in der Verwendung erhöht würden. Obwohl differentielle serielle Technologie gut in Kommunikationssystemen funktioniert, wurde sie jedoch bei Display-Schnittstellenanwendungen kaum verwandt. Mindestens ein Grund dafür hängt mit den Eigenschaften der Materialien zusammen, die für Flachbildschirme und insbesondere Displays verwendet werden, die auf Glassubstraten basieren, wie beispielsweise Flüssigkeitskristalldisplays (LCDs).
  • Bei einer Herangehensweise wird der Deserialisierer in den Displaytreiber integriert. Aktuelle LCD-Herstellungstechnologien verwenden typischerweise Displaytreiber, die auf der sogenannten Chip-On-Glass(COG)-Technologie basieren, bei der es sich um integrierte Schaltungen handelt, die über leitende Kontakthügel direkt mit der Oberfläche des Glases verbunden werden (sogenanntes „Surface Mounting”), was zu einem Displaymodul führt, welches kompakt und für tragbare Anwendungen geeignet ist. Bei einer anderen Herangehensweise, die in großem Umfang bei größeren Glasplatten angewendet wird, bei denen die Signale zu dem Rand des Glases geleitet werden, ist der Displaytreiber-IC über eine separate zusätzliche Platine mit dem Glas verbunden, welche über einen speziellen Verbinder mit dem Glas verbunden ist.
  • Unter Bezugnahme auf 1 gibt es zwei allgemeine Arten von Differenzsignaltechnologien: den Spannungsmodus und den Strommodus. In beiden Fällen steuert ein Satz von Schaltern den Fluss des Signalstroms von dem Sender durch den Abschluss- oder Terminationswiderstand am Empfänger und zurück zu dem Sender. Bei den Strommodus-Sendern wird der Signalstrom mit der Hilfe von zwei Stromquellen vorgegeben, eine für den Pull-Up-Pfad und eine für den Pull-Down-Pfad. Bei Spannungsmodus-Sendern wird der Signalstrom indirekt über das Ohm'sche Gesetz vorgegeben, wenn es auf die geregelte Zufuhrspannung an dem Sender, die Treiber-Ausgangsimpedanz und den Terminationswiderstand RTR angewendet wird.
  • In jedem Fall ist der Empfänger ein Hochgeschwindigkeits-Komparator bzw. -Vergleicher für den Spannungsmodus, der das Vorzeichen der Differenzspannung über dem Terminationswiderstand RTR unterscheidet, der zwischen den Eingangspins DP, DM angeschlossen ist. Der Wert des Terminationswiderstandes ist kritisch für den korrekten Betrieb der Schnittstelle. Er wird üblicherweise so gewählt, dass er gleich der charakteristischen differentiellen Impedanz der Übertragungsleitungen ist, die den Empfänger und den Sender verbinden, um eine Reflektion an den Empfängereingängen zu eliminieren. Der Widerstandswert muss außerdem groß genug sein, um sicherzustellen, dass eine ausreichende Differenzspannung am Eingang des Empfängers vorliegt. Daher wird der optimale Wert des Terminationswiderstands üblicherweise so gewählt, dass er in einem Bereich von 80 bis 125 Ohm für Systeme liegt, die Signal-Übertragungsmedien mit einer charakteristischen Impedanz Z0 bezogen auf den Single-Ended-Betrieb von 50 Ohm verwendet werden.
  • Signalübertragungsmedien in typischen Kommunikationssystemen verwenden Materialien mit Eigenschaften, die eine Konstruktion von Übertragungsleitungen für Signalübertragungen gestatten. Diese Materialien haben typischerweise sehr geringe Gleichstrom- bzw. Widerstandsverluste und gestatten, dass Daten mit einem minimalen Verlust an Signalstärke über weite Strecken übertragen werden. Beispiele solcher Übertragungsmedien umfassen Kupfer-Leiterzüge auf Platinensubstraten und Koaxialkabel. Bei Systemen auf Glas, wie beispielsweise LCD-Displays, haben Übertragungsmedien vollständig andere Eigenschaften, die in erster Linie durch einen höheren Gleichstromwiderstand der Verbindungen gekennzeichnet sind, wodurch sie eher wie diskrete Widerstände erscheinen, denn als Übertragungsleitungen.
  • Materialien, die in der COG-Technologie verwendet werden, sind ITO und ACF. Indium-Zinn-Oxid (Indium tin oxide, ITO) ist ein semi-durchscheinender oder durchscheinender leitfähiger Film, der von LCD-Herstellern verwendet wird, um elektrische Verbindungen auf Glas herzustellen. Mechanische, chemische und thermische Eigenschaften von ITO machen dieses mit vielen Standard-IC-Herstellungstechnologien kompatibel, wie beispielsweise Lithographie und Ätzen, und gestatten daher, dass die Verbindungen mit wohldefinierten mechanischen und elektrischen Eigenschaften hergestellt werden. Ein anhaftender leitender Film (adhesive conductive film, ACF) ist ein leitfähiges Haftmittel, das verwendet wird, um beim Bonden bzw. Verbinden des IC mit den ITO-Leiterzügen auf dem Glas zu helfen, wird als Zwischenschritt verwendet und hat nur unwesentliche Effekte auf die elektrischen Eigenschaften der Chip-Glas-Verbindung, nachdem der Bonding-Prozess abgeschlossen ist.
  • Unter Bezugnahme auf 2 wird ein Beispiel eines Systems mit einem IC gezeigt, der mit dem Glas verbunden ist, mit zugehörigen elektrischen Verbindungen auf dem Glas, die sich von dem IC zu dem Glasrand-Verbinder erstrecken.
  • Unter Bezugnahme auf 3 haben ITO-Leiterzügen auf dem Glas wie oben erwähnt einen erheblichen Gleichstromwiderstand RP, z. B. in einem Bereich von 50 bis 500 Ohm/cm2, wodurch der effektive Terminationswiderstand der differentiellen Verbindung erhöht wird, wenn der Empfänger auf dem Glas angeordnet ist, wie es bei dem COG-Displaytreiber der Fall ist. Ein herkömmlicher differentieller Empfänger erfasst die differentielle Spannung bzw. Differenzspannung an ihren Eingabepins, und die Spannung zwischen diesen Eingabepins wird aufgrund des Spannungsteiler-Effekts, der durch den Reihenwiderstand der ITO-Leiterzüge hervorgerufen wird, wesentlich verringert.
  • Unter Bezugnahme auf 4 zeigt eine einfache Analyse des Ersatzschaltbildes einer herkömmlichen Verbindung, dass eine solche Spannungsverringerung signifikant genug sein kann, um das Signal-Rausch-Verhältnis zwischen den Eingängen DPTR, DMTR des differentiellen Empfängers zu verringern, so dass das Leistungsverhalten der seriellen Schnittstelle verschlechtert wird. Ferner führen Veränderlichkeiten in den Eigenschaften von ITO-Materialien unterschiedlicher Hersteller und unter unterschiedlichen Umgebungsbedingungen dazu, dass höhere Varianzen in dem Terminationswiderstand auftreten, wodurch die Interoperabilität zwischen Displaymodulen und Anwendungs- bzw. Graphikprozessoren von unterschiedlichen Herstellern in unterschiedlichen Systemen erschwert oder sogar ausgeschlossen wird.
  • Aus der US 2007/0099564 A1 ist eine Sender-Empfänger-Schnittstelle zur Datenübertragung zwischen zwei integrierten Schaltkreisen bekannt, die anstatt einer spannungsbasierten Differenzsignalübertragung einen strombasierten Betrieb verwendet. Aus der US 2004/0130020 A1 ist eine Halbleitervorrichtung und ein Herstellungsverfahren für diese bekannt, wobei zur Herstellung der Halbleitervorrichtung ein Halbleiterelement, das unter Verwendung eines Dünnschicht-Halbleiterfilms gebildet ist, über ein Halbleiterelement transferiert wird, das unter Verwendung eines Halbleiter-Substrats gebildet ist. Aus der US 2006/0234650 A1 ist ein Differenzsignalübertragungs-Sendeempfänger für einen niedrigen Spannungsbereich bekannt, bei dem eine Impedanz-Anpassung über eine Einstellung eines Widerstands in einem differentiellen Empfänger vorgenommen wird. Aus der US 2003/0085758 A1 sind Schaltanordnungen und Verfahren zur Kalibration eines Offset-Fehlers in einem Differenzverstärker bekannt.
  • In 5 ist eine Ansicht eines COG-Systems mit differentieller Signaltechnologie gezeigt, bei der ein differentieller Sender auf der Platine mit den ICs verbunden ist, die mit dem Glas gebondet sind. Außerdem sind zugehörige parasitäre Widerstände der ITO-Leiterzüge auf dem Glas dargestellt. Eine derartige Variabilität in dem Terminationswiderstand ist nicht mit neuen Industriestandard-Spezifikationen für Niedrigenergie-Chip-zu-Chip-Verbindungen für mobile Systeme kompatibel, wie beispielsweise solche, die von der „Mobile Industry Processor Interface (MIPI) Alliance” vertreten werden, bei denen die Widerstände der Leiterzüge auf dem Glas auf 5 Ohm beschränkt sind. Dementsprechend kann die zu lösende Aufgabe wie folgt zusammengefasst werden: Hohe Gleichstromwiderstände von On-Glas-Verbindungen und ihre Herstellungs-Veränderlichkeiten machen Standards für On-Chip-Termination von differentiellen Signalen bei COG-Anwendungen unpraktikabel. Eine Lösung sollte sich dieser beiden Nachteile widmen, ohne die Vorteile der differentiellen Signaltechnologie oder der COG-Technologie zu opfern.
  • ZUSAMMENFASSUNG
  • In Übereinstimmung mit der vorliegenden Erfindung verwendet eine Lösung zu den oben diskutierten Problemen den Widerstand der ITO-Leiterzüge auf dem Glas als integralen Teil des Terminationswiderstands einer Differentialsignal-Schnittstelle, die auch im Folgenden als differentielle Schnittstelle bezeichnet wird. Ein System zur Kalibration der integrierten Differenzsignal-Empfängerschaltung ist vorgesehen, die auf einem Substrat montiert ist und die über Oberflächenleiter mit an einem Rand montierten Schnittstellenelektroden gekoppelt ist, bei dem eine Kompensation für Varianzen unter den Widerständen der Oberflächenleiter vorgesehen ist.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Substrat mit Schnittstellenelektroden und einer integrierten Kalibrierungs- und Differenzsignal-Empfängerschaltung, die miteinander über eine Mehrzahl von Leitern gekoppelt sind, ein Substrat, Elektroden, Leiter und eine integrierte Kalibrierungs- und Differenzsignal-Empfängerschaltung. Eine erste und eine zweite Kalibrierungselektrode sind auf dem Substrat angeordnet, um einen Kalibrierungsstrom und eine zugehörige Kalibrierungsspannung zu vermitteln. Ein erster und ein zweiter Kalibrierungsleiter sind auf dem Substrat angeordnet und mit der ersten und der zweiten Schnittstellenelektrode gekoppelt, um den Kalibrierungsstrom zu führen, ein dritter und ein vierter Kalibrierungsleiter sind auf dem Substrat angeordnet und mit der ersten und der zweiten Kalibrierungselektrode gekoppelt, um die Kalibrierungsspannung zu vermitteln, und ein fünfter Kalibrierungs-Leiter ist auf dem Substrat angeordnet und mit der ersten oder der zweiten Kalibrierungselektrode zu koppeln und dazu bestimmt, den Kalibrierungsstrom zu führen. Eine erste und eine zweite Signalelektrode sind auf dem Substrat angeordnet, um ein Differenzsignal zu vermitteln, das eine Signalspannung und einen Signalstrom umfasst. Ein erster und ein zweiter Signalleiter sind auf dem Substrat angeordnet und mit der ersten und der zweiten Signalelektrode gekoppelt, um den Signalstrom zu führen, und ein dritter und ein vierter Signalleiter sind auf dem Substrat angeordnet und mit der ersten und der zweiten Signalelektrode gekoppelt, um die Signalspannung zu vermitteln. Die integrierte Kalibrierungs- und Differenzsignal-Empfängerschaltung ist mit dem ersten, dem zweiten, dem dritten, dem vierten und dem fünften Kalibrierungsleiter und mit dem ersten, dem zweiten, dem dritten und dem vierten Signalleiter gekoppelt und umfasst Folgendes: eine Stromquellenschaltung, um den Kalibrierungsstrom bereitzustellen; eine erste Widerstandsschaltung, um den Kalibrierungsstrom zu führen und die einen Widerstand enthält, dessen Größe mit einem oder mehreren Steuersignalen in Beziehung steht, wobei die Kalibrierungsspannung eine Stärke hat, die mit dem durch den ersten und den zweiten Kalibrierungsleiter und den Widerstand der ersten Widerstandsschaltung geführten Kalibrierungsstrom in Beziehung steht; eine Steuerschaltung, die mit der ersten Widerstandsschaltung gekoppelt ist, um die Kalibrierungsspannung zu erfassen und in Antwort darauf das eine oder die mehreren Steuersignale bereitzustellen; eine zweite Widerstandsschaltung, um den Signalstrom zu führen und die einen Widerstand enthält, dessen Größe mit mindestens einem aus dem einen oder den mehreren Steuersignalen in Beziehung steht, wobei die Signalspannung eine Stärke hat, die mit dem durch den ersten und den zweiten Signalleiter und die zweite Widerstandsschaltung geführten Signalstrom in Beziehung steht; und eine Verstärkerschaltung, um die Signalspannung zu erfassen und in Antwort darauf ein entsprechendes Ausgangssignal bereitzustellen.
  • KURZBESCHREIBUNG DER FIGUREN
  • 1 zeigt grundlegende Schaltkreisarchitekturen für Differenzsignal-Verbindungen des Spannungsmodus und des Strommodus.
  • 2 zeigt ein typisches Beispiel für das Bonden einer integrierten Schaltung mit einem Glassubstrat, welches auch als „Chip-On-Glas” (COG) bekannt ist.
  • 3 zeigt eine herkömmliche Differenzsignalverbindung für einen COG-Empfänger.
  • 4 zeigt ein Ersatzschaltbild für die Differenzsignal-Verbindung von 3.
  • 5 zeigt ein System mit einer Leiterplatte bzw. Platine und COG-Schaltungsmodulen.
  • 6 zeigt eine Differenzsignal-Verbindung für einen COG-Empfänger gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 7 zeigt ein Ersatzschaltbild für die Differenzsignal-Verbindung von 6.
  • 8 zeigt ein Schaltungsschema für einen Differenz-Unterschied-Fensterkomparator, der geeignet für die Verwendung mit einer Terminations-Kompensationsschaltung gemäß einer anderen Ausführungsform der vorliegenden Erfindung ist.
  • 9 zeigt eine Differenzsignal-Verbindung mit einer Terminations-Kompensationsschaltung für einen COG-Empfänger gemäß einer anderen Ausführungsform der vorliegenden Erfindung.
  • 10 zeigt ein Ersatzschaltbild für die Differenzsignal-Verbindung mit Terminations-Kompensationsschaltung von 9.
  • 11 zeigt ein Beispiel zum Bereitstellen einer digitalen Steuerung als Teil der Terminations-Kompensationsschaltung von 9.
  • 12 zeigt die Verwendung der Terminations-Kompensationsschaltung von 9, um mehrere Differenzsignal-Terminationen mit einer integrierten Schaltung zu kompensieren.
  • 13 zeigt eine alternative Ausführungsform der Terminations-Kompensationsschaltung von 9.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende detaillierte Beschreibung ist ein Beispiel für Ausführungsformen der vorliegend beanspruchten Erfindung und nimmt auf die beigefügten Zeichnungen Bezug. Diese Beschreibung ist nur zum Zwecke der Illustration bestimmt und soll nicht in einer Weise verstanden werden, die den Schutzbereich der vorliegenden Erfindung beschränkt. Die Ausführungsformen werden in ausreichendem Detail beschrieben, um es dem Fachmann zu ermöglichen, den Gegenstand der Erfindung auszuführen, und es versteht sich, dass andere Ausführungsformen mit einigen Änderungen durchgeführt werden können, ohne den Geist und den Rahmen des Gegenstandes der Erfindung zu verlassen.
  • In der vorliegenden Offenbarung versteht es sich, dass individuelle Schaltungselemente, die beschrieben sind, in der Einzahl oder in der Vielzahl vorliegen können, falls sich aus dem Kontext nichts Gegenteiliges ergibt. Beispielsweise kann der Begriff „Schaltung” entweder eine einzelne Komponente oder eine Mehrzahl von Komponenten umfassen, die entweder aktiv und/oder passiv sind und die verbunden sind oder auf andere Weise miteinander gekoppelt sind (z. B. in Form von einem oder mehreren IC-Chips), um die beschriebene Funktion durchzuführen. Darüberhinaus kann der Begriff „Signal” sich auf einen oder mehrere Ströme, eine oder mehrere Spannungen oder ein Datensignal beziehen. In den Zeichnungen haben in der Regel miteinander verwandte Elemente gleiche oder miteinander verwandte Bezugszeichen in Form von Buchstaben und/oder Zahlen. Obwohl die vorliegende Erfindung im Zusammenhang mit Implementierungen diskutiert wurde, die diskrete elektronische Schaltungen verwenden (vorzugsweise in Form von einem oder mehreren IC-Chips) kann die Funktion sämtlicher oder eines Teils der Schaltungen alternativ unter Verwendung eines oder mehrerer programmierter Prozessoren implementiert sein, in Abhängigkeit von den Signalfrequenzen oder Datenraten, die zu verarbeiten sind.
  • Wie in 6 zu sehen ist, umfasst die Topologie der ITO Verbindung zwischen dem Glasrand und dem Display-Treiber-IC einen IC eines differentiellen Empfängers mit zwei zusätzlichen Elektroden, oder Pins, pro differentieller Verbindung verglichen mit einer herkömmlichen Implementierung. Ein Paar DPTR, DMTR werden verwendet, um den Glasrand mit dem Terminationswiderstand zu verbinden, und das andere Paar DPRC, DMRC wird verwendet, um die Differenzspannung an dem Glasrand statt an den Empfängerpins zu erfassen, d. h. die Erfassungseinrichtungen des Empfängers und der Terminationswiderstand bzw. Abschlusswiderstand teilen sich Eingabe/Ausgabe (Input/Output, I/O) Elektroden auf dem IC.
  • In 7 ist ein Ersatzschaltbilddiagramm für die Topologie der Schaltung von 6 gezeigt. Wie allgemein bekannt ist, werden die Empfänger-Erfassungseinrichtungen in der CMOS-Technologie entweder durch P-Typ- oder N-Typ-Feldeffekttransistoren (P-MOSFETs oder N-MOSFETs) oder eine Kombination derselben gebildet. Die Eingangsimpedanz eines MOSFET an seinem Gateterminal ist extrem hoch. Daher ist der Spannungsabfall über den ITO-Leiterbahnen zwischen dem Glasrand und den Erfassungseinrichtungen, d. h. zwischen DPF und DPRC und zwischen DMF und DMRC sehr niedrig und kann effektiv vernachlässigt werden.
  • Die ITO-Leiterbahnen zwischen dem Glasrand und den Terminationswiderständen sollten Widerstände haben, die nicht höher sind als die Hälfte des anvisierten differentiellen Abschlusswiderstandes bzw. Terminationswiderstandes für die Verbindung minus einem vorbestimmten minimalen On-Chip-Terminationswiderstand, wie unten diskutiert wird. Spezifische Werte dieser Widerstände sollten basierend auf den jeweiligen Anwendungsanforderungen und den Eigenschaften der zu verwendenden Materialien ermittelt werden. Vorgeschlagene Verhältnisse können beispielsweise 45% der benötigten differentiellen Termination für eine jede der ITO-Leiterbahnen und 10% für die On-Chip-Termination betragen. Beispielsweise könnten für einen beabsichtigten totalen Terminationswiderstand RTR + 2·RP nominelle Werte 45 Ohm für den Widerstand RP und 10 Ohm für den Widerstand RTR betragen. Falls die Widerstände der ITO-Leiterbahnen dicht bei oder nahezu gleich der Hälfte des beabsichtigten differentiellen Terminationswiderstands für die Verbindung beträgt, kann der On-Chip-Terminationswiderstand als eine Schaltung mit sehr niedrigem Widerstand implementiert werden (z. B. durch einen oder mehrere MOSFETs, die in einem Widerstandsmodus betrieben werden) oder als eine Schaltung mit einem Widerstand von praktisch Null (RTR = 0, z. B. in Form einer ausgewählten Länge eines Leiters, der als Teil einer Metallschicht auf dem Chip ausgebildet ist).
  • Vorzugsweise sollten die Kanäle der differentiellen Schnittstelle im wesentlichen ähnliche Topologien, Dimensionen und physikalische Eigenschaften für die ITO-Verbindungen zwischen dem Glasrand und dem Display-Treiber-IC aufweisen. Dies gestattet, dass ähnliche Steuerunganregungen während der Kompensation auf alle Kanäle angewendet werden, so dass vermieden wird, dass ein jeder Kanal separat kompensiert zu werden braucht.
  • Unter Bezugnahme auf 8 und 9 sind eine Schaltung zur Nachahmung bzw. Kopie der ITO-Verbindung und eine On-Chip-Erfassungs- und Terminationswiderstand-Kompensationsschaltung bzw. ein Ersatzschaltbild gemäß der vorliegenden Erfindung gezeigt. Wie darin gezeigt wird, wird eine Kopie oder Nachahmung der ITO-Verbindung zwischen dem Glasrand und dem Differenzempfänger verwendet, um den Widerstand der ITO-Leiterbahnen zwischen dem Glasrand und dem Terminationswiderstand indirekt zu messen. Diese Schnittstellenkopie sollte dieselbe Topologie, dieselben Abmessungen und physikalischen Eigenschaften haben wie die Verbindungen für die Differenzkanäle. Wie darin gezeigt ist, hat der Display-Treiber-IC fünf zusätzliche Pins, um die Schnittstellenkopie mit der Kompensationsschaltung für den internen Terminationswiderstand zu verbinden. Die Kompensationsschaltung umfasst eine Stromquelle ICAL, die einen Präzisions-Referenzstrom für die Schnittstellenkopie über Elektroden CF, DPF und DMF bereitstellt. Eine Differenzspannung VDPRC – VDMRC, die proportional zur Summe der Widerstände der ITO-Leiterbahnen und des On-Chip-Terminationswiderstandes ist, tritt zwischen den Differenzpaar-Eingangselektroden DPRC, DMRC des Differenz-Unterschied-Fensterkomparators auf. Der Differenz-Unterschied-Fensterkomparator stellt Steuersignale UP, DN für eine State Machine mit einer Analog/Digital-Wandlerschaltung (ADC, Analog-to-Digital Conversion) bereit, um ein N-Bit langes Wort oder Signal zum Steuern der On-Chip-Terminationswiderstände Rtr der Kompensationsschaltung und der Datensignal-Empfängerschaltung bereitzustellen.
  • Wie in 10 gezeigt ist, tritt eine erste Referenzspannung VREFUP = ICAL·(RTRTARG – RTOL) an dem ersten Referenzeingang des Differenz-Unterschied-Fensterkomparators auf, und eine zweite Referenzspannung VREFDN = ICAL·(RTRTARG + RTOL) tritt an einem zweiten Referenzeingang des Differenz-Unterschied-Fensterkomparators auf. (Der Widerstand RTRTARG ist der angestrebte Terminationswiderstandswert der differentiellen Schnittstelle, und RTOL ist die Toleranz, mit der die Kompensation diesen Terminationswiderstand steuern soll.) Der Differenz-Unterschied-Fenstervergleicher vergleicht die gemessene Differenzspannung VDPRC – VDMRC mit den Referenzspannungen VREFUP, VREFDN, um zu bestimmen, ob sie innerhalb eines vorbestimmten Toleranzfensters liegt.
  • Wenn die gemessene Spannung innerhalb des erwünschten Toleranzfensters liegt, wird keine Korrekturtätigkeit benötigt. Wenn die gemessene Spannung außerhalb des Fensters liegt, wird eine Korrekturtätigkeit benötigt. Eine Korrekturtätigkeit wird signalisiert, indem das Signal UP erklärt wird, wenn der Terminationswiderstand Rtr erhöht werden muss, und das Signal DN erklärt wird, wenn er verringert werden muss, und es wird an den On-Chip-Terminationswiderstand Rtr angelegt, indem der Wert Rtr des Terminationswiderstands entweder erhöht oder verringert wird, um den kombinierten Widerstandswert in das Toleranzfenster zu bringen.
  • Der Differenz-Unterschied-Fensterkomparator vergleicht die Differenzspannung an den Glas-Rand-Elektroden DPF, DMF mit den Referenzspannungen. Daher wird der Spannungsabfall an irgendeinem Segment des Pfades für den Referenzstrom ICAL, welches nicht bei der Erzeugung der erfassten Differenzspannung VDPRC – VDMRC verwendet wird, nicht für die Kalibration verwendet, wodurch eine Flexibilität beim Routen dieser Signale auf dem Glas und außerhalb erreicht wird.
  • Wie in 11 gezeigt ist, kann der On-Chip-Terminationswiderstand wie gewünscht entweder auf digitale oder analoge Weise gesteuert werden. Ein digital gesteuerter Kompensationswiderstand kann über einen Satz von Widerständen realisiert werden, die wie gezeigt durch Schalter gesteuert werden. In diesem Fall wird der kombinierte Widerstand dieser Widerstandsbank binär codiert, indem entweder die geeigneten Widerstandswerte ausgewählt werden oder die korrekte Codierung für digitale Steuersignale ausgewählt wird, um eine monotone Steuerung des Terminationswiderstands zu garantieren. Ein analog gesteuerter Widerstand kann eingestellt werden, indem eine Gate-Spannung eines MOSFET eingestellt wird, der als spannungsgesteuerter Widerstand gemäß an sich bekannter Techniken verwendet wird. Oft wird digitalen Steuerungen aufgrund ihrer besseren Rauschbeständigkeit und Robustheit insgesamt der Vorzug gegeben.
  • In 12 ist ein Beispiel gezeigt, bei dem On-Chip-Terminationswiderstände Rtr von mehreren Differenzkanälen mit einem Steuerungssignal (digital oder analog) gesteuert werden können, welches wie oben erläutert an die On-Chip-Terminationswiderstände Rtr angelegt wird.
  • In der Darstellung von 13 umfasst eine alternative Technik zum Steuern des On-Chip-Terminationswiderstandes auf digitale Weise die Verwendung eines digitalen Speicherelements (flüchtig oder nicht-flüchtig), z. B. eines RAM, ROM oder EEPROM, um das N-Bit lange Wort zum Steuern der On-Chip-Abschlusswiderstände Rtr bereitzustellen. Es können mehrere Werte für die Steuerungsdaten gespeichert werden, nachdem sie von der ADC-Schaltung (8) empfangen wurden, oder gespeichert werden, nachdem sie von einer anderen Quelle (nicht gezeigt) für digitale Steuerungsdaten empfangen wurden, beispielsweise von einem Off-Chip-Speicherelement oder einer Programmierschaltung, in der vorbestimmte Steuerungsdaten gespeichert oder erzeugt wurden. Als eine weitere Alternative kann die Quelle der Steuerungsdaten außerhalb des Chips liegen, wobei das N-Bit-Steuerungswort über eine oder mehrere Schnittstellenelektroden empfangen wird.
  • Basierend auf der vorhergehenden Diskussion wird leicht ersichtlich, dass, obwohl die Terminationswiderstand-Steuerung gemäß der vorliegend beanspruchten Erfindung zusätzliche Elektroden für den Display-Treiber-IC, zusätzliche ITO-Leiterbahnen und etwas zusätzliche Leistung für die Kompensationsschaltung benötigt, die resultierenden Vorteile der gesteuerten Differenz-Terminationswiderstände für einen verbesserten Betrieb der Differenz-Schnittstelle signifikant sind. Ferner gestattet die Terminationswiderstandssteuerung gemäß der vorliegenden Erfindung eine Kompensation für Unterschiede in Display-Modul-Designs, wenn unterschiedliches LCD-Glas mit demselben Display-Treiber-IC verwendet wird, wodurch ein weiterer Vorteil einer Interoperabilität erreicht wird und dadurch die Kosten für die letztendliche Anwendung gesenkt werden. Demgemäß stellt die vorliegende Erfindung auf vorteilhafte Weise eine einfache und zuverlässige Kompensation für On-Chip-Terminationen für differentielle CMOS-Empfänger bezüglich der Widerstandsverluste in den ITO-Verbindungen in COG-Anwendungen bereit. Obwohl die vorhergehende Diskussion im Zusammenhang mit Display-Treibern für LCD-Displays geführt wurde, versteht es sich ohne weiteres, dass die vorliegende Erfindung auch in anderen Anwendungen verwendet werden kann, die CMOS-Differenzsignal-Schnittstellen verwenden, um mit ICs zu kommunizieren, die auf eine Glasfläche gebondet sind.
  • Verschiedene weitere Modifikationen und Änderungen in der Struktur und im Verfahren des Betriebs der Erfindung sind für den Fachmann ersichtlich, ohne von dem Geist und Rahmen der Erfindung abzuweichen. Obwohl die Erfindung in Zusammenhang mit spezifischen bevorzugten Ausführungsformen beschrieben wurde, versteht es sich, dass die Erfindung, wie sie beansprucht ist, nicht auf solche spezifischen Ausführungsformen beschränkt sein soll. Vielmehr sollen die folgenden Ansprüche den Schutzbereich der vorliegenden Erfindung definieren, und sie sollen die Strukturen und Verfahren, die im Rahmen dieser Ansprüche und deren Äquivalente liegen, abdecken.

Claims (7)

  1. Vorrichtung, die ein Substrat mit Schnittstellenelektroden und einer integrierten Kalibrations- und Differenzsignal-Empfängerschaltung enthält, welche über eine Mehrzahl von Leitern miteinander verbunden sind, die folgendes umfasst: ein Substrat; eine erste und eine zweite Kalibrationselektrode, die auf dem Substrat angeordnet sind, um einen Kalibrationsstrom und eine zugehörige Kalibrationsspannung zu vermitteln; einen ersten und einen zweiten Kalibrationsleiter, die auf dem Substrat angeordnet sind und mit der ersten und der zweiten Schnittstellenelektrode gekoppelt sind, um den Kalibrationsstrom zu führen; einen dritten und einen vierten Kalibrationsleiter, die auf dem Substrat angeordnet sind und mit der ersten und der zweiten Kalibrationselektrode gekoppelt sind, um die Kalibrationsspannung zu vermitteln; einen fünften Kalibrationsleiter, der auf dem Substrat angeordnet ist und mit der ersten oder der zweiten Kalibrationselektrode zu koppeln ist und den Kalibrationsstrom führt; eine erste und eine zweite Signalelektrode, die auf dem Substrat angeordnet sind, um ein Differenzsignal zu vermitteln, welches eine Signalspannung und einen Signalstrom umfasst; einen ersten und einen zweiten Signalleiter, die auf dem Substrat angeordnet sind und mit der ersten und der zweiten Signalelektrode gekoppelt sind, um den Signalstrom zu führen; einen dritten und einen vierten Signalleiter, die auf dem Substrat angeordnet sind und mit der ersten und der zweiten Signalelektrode gekoppelt sind, um die Signalspannung zu vermitteln; und eine integrierte Kalibrations- und Differenzsignal-Empfängerschaltung, die mit dem ersten, dem zweiten, dem dritten, dem vierten und dem fünften Kalibrationsleiter und dem ersten, dem zweiten, dem dritten und dem vierten Signalleiter gekoppelt ist und folgendes umfasst: eine Stromquellenschaltung, um den Kalibrationsstrom bereitzustellen, eine erste leitende Schaltung, um den Kalibrationsstrom zu führen und die einen Widerstand umfasst, dessen Größe mit einem oder mehreren Steuerungssignalen in Beziehung steht, wobei die Kalibrationsspannung eine Stärke hat, die mit dem durch den ersten und den zweiten Kalibrationsleiter und den Widerstand der ersten leitenden Schaltung geführten Kalibrationsstrom in Beziehung steht, eine Steuerschaltung, die mit der ersten leitenden Schaltung gekoppelt ist, um die Kalibrationsspannung zu erfassen und in Antwort darauf das eine oder die mehreren Steuerungssignale bereitzustellen, eine zweite leitende Schaltung, um den Signalstrom zu führen und die einen Widerstand umfasst, dessen Größe mit mindestens einem von dem einen oder den mehreren Steuerungssignalen in Beziehung steht, wobei die Signalspannung eine Stärke hat, die mit dem durch den ersten und den zweiten Signalleiter und die zweite leitende Schaltung geführten Signalstrom in Beziehung steht, und eine Verstärkerschaltung, um die Signalspannung zu erfassen und in Antwort darauf ein zugehöriges Ausgangssignal bereitzustellen.
  2. Vorrichtung nach Anspruchs 1, bei der der erste, der zweite, der dritte und der vierte Kalibrationsleiter einen ersten, einen zweiten, einen dritten bzw. einen vierten elektrischen Widerstand aufweisen, die im wesentlichen paarweise gleich sind; und der erste, der zweite, der dritte und der vierte Signalleiter einen fünften, einen sechsten, einen siebten bzw. einen achten Widerstand aufweisen, die im wesentlichen paarweise gleich sind.
  3. Vorrichtung nach Anspruch 1 oder 2, bei der der erste, der zweite, der dritte, der vierte und der fünfte Kalibrationsleiter eine erste, eine zweite, eine dritte, eine vierte bzw. eine fünfte Leiterbahn aus leitfähigem Film umfassen; und der erste, der zweite, der dritte und der vierte Signalleiter eine sechste, eine siebte, eine achte bzw. eine neunte Leiterbahn aus leitfähigem Film umfassen.
  4. Vorrichtung nach einem der Ansprüche 1 bis 3, bei der die erste leitende Schaltung einen oder mehrere erste Widerstände umfasst, der bzw. die in einem ersten Widerstands-Betriebsmodus betrieben wird bzw. werden; und die zweite leitende Schaltung einen oder mehrere zweite Widerstände umfasst, der bzw. die in einem zweiten Widerstands-Betriebsmodus betrieben wird bzw. werden.
  5. Vorrichtung nach einem der Ansprüche 1 bis 3, bei der die erste leitende Schaltung folgendes umfasst: eine erste Mehrzahl von Widerständen, und eine erste Schalt-Schaltung, die mit der ersten Mehrzahl von Widerständen gekoppelt ist und so ausgebildet ist, dass sie in Antwort auf das eine oder die mehreren Steuerungssignale veranlasst, dass einer oder mehrere aus der Mehrzahl von Widerständen jeweilige Anteile des Kalibrationsstroms führen; und wobei die zweite leitende Schaltung folgendes umfasst: eine zweite Mehrzahl von Widerständen, und eine zweite Schalt-Schaltung, die mit der zweiten Mehrzahl von Widerständen gekoppelt ist und so ausgebildet ist, dass sie in Antwort auf das mindestens eine aus dem einen oder den mehreren Steuerungssignalen bewirkt, dass einer oder mehrere aus der Mehrzahl von zweiten Widerständen jeweilige Anteile des Signalstroms führen.
  6. Vorrichtung nach einem der Ansprüche 1 bis 5, bei der die Steuerungsschaltung folgendes umfasst: eine Signal-Vergleichsschaltung, um die Kalibrationsspannung und eine oder mehrere Referenzspannungen zu vergleichen und in Antwort darauf ein oder mehrere Kalibrationssignale bereitzustellen; und eine Signalwandlungsschaltung, die mit der Signal-Vergleichsschaltung gekoppelt ist, um das eine oder die mehreren Kalibrationssignale in das eine oder die mehreren Steuerungssignal umzuwandeln.
  7. Vorrichtung nach einem der Ansprüche 1 bis 6, bei der die Verstärkerschaltung eine Differentialverstärker-Schaltung umfasst.
DE102008022087.6A 2007-05-07 2008-05-05 Terminationskompensation für differentielle Signale auf Glas Active DE102008022087B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US91631807P 2007-05-07 2007-05-07
US60/916,318 2007-05-07
US11/778,312 US8253526B2 (en) 2007-05-07 2007-07-16 Termination compensation for differential signals on glass
US11/778,312 2007-07-16

Publications (2)

Publication Number Publication Date
DE102008022087A1 DE102008022087A1 (de) 2009-01-29
DE102008022087B4 true DE102008022087B4 (de) 2016-03-24

Family

ID=39968996

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008022087.6A Active DE102008022087B4 (de) 2007-05-07 2008-05-05 Terminationskompensation für differentielle Signale auf Glas

Country Status (5)

Country Link
US (1) US8253526B2 (de)
JP (1) JP5269472B2 (de)
KR (1) KR101019604B1 (de)
DE (1) DE102008022087B4 (de)
TW (1) TWI351815B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2237419B1 (de) * 2009-03-31 2015-06-10 EqcoLogic N.V. Sende-/Empfangsgerät für Single-ended-Kommunikationen mit geringem elektromagnetischem Einfluss
CN102237049B (zh) 2010-04-22 2013-03-20 北京京东方光电科技有限公司 玻璃基芯片型液晶显示器
CN101819744B (zh) * 2010-04-28 2012-08-29 友达光电股份有限公司 栅极驱动器及其所应用的液晶显示器
US8947281B1 (en) 2013-03-15 2015-02-03 Clariphy Communications, Inc. Apparatus and methods for actively terminated digital-to-analog conversion
KR102153553B1 (ko) * 2014-03-26 2020-09-09 삼성디스플레이 주식회사 구동 집적 회로 패키지 및 이를 포함하는 표시 장치
US9571098B2 (en) * 2014-08-11 2017-02-14 Samsung Electronics Co., Ltd. Signal receiving circuits including termination resistance having adjustable resistance value, operating methods thereof, and storage devices therewith
US9812057B2 (en) * 2015-08-05 2017-11-07 Qualcomm Incorporated Termination circuit to reduce attenuation of signal between signal producing circuit and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030085758A1 (en) * 2001-11-06 2003-05-08 Perner Frederick A. Nonlinear digital differential amplifier offset calibration
US20040130020A1 (en) * 2002-12-27 2004-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20060234650A1 (en) * 2005-03-17 2006-10-19 Samsung Electronics Co., Ltd. Low voltage differential signaling transceiver
US20070099564A1 (en) * 2005-03-23 2007-05-03 Abhay Dixit Current mode interface for off-chip high speed communication

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555629U (ja) * 1991-12-19 1993-07-23 安藤電気株式会社 論理差動回路間の接続インピーダンス補正回路
JPH1041982A (ja) * 1996-07-25 1998-02-13 Fuji Film Micro Device Kk 電流駆動型通信用回路
KR100267784B1 (ko) 1996-12-26 2001-04-02 김영환 정전척의 정전력 회복방법
KR19980053142U (ko) * 1996-12-31 1998-10-07 엄길용 일체형 ito저항을 갖는 cog형 lcd 모듈장치
US6147520A (en) * 1997-12-18 2000-11-14 Lucent Technologies, Inc. Integrated circuit having controlled impedance
US7065327B1 (en) * 1998-09-10 2006-06-20 Intel Corporation Single-chip CMOS direct-conversion transceiver
US6556628B1 (en) * 1999-04-29 2003-04-29 The University Of North Carolina At Chapel Hill Methods and systems for transmitting and receiving differential signals over a plurality of conductors
DE60141242D1 (de) * 2000-05-11 2010-03-25 Taiwan Semiconductor Mfg Halbleitervorrichtung mit sicherungen und verfahren zu deren herstellung
JP3630116B2 (ja) 2000-08-10 2005-03-16 セイコーエプソン株式会社 電気光学ユニットおよび電子機器
JP3742597B2 (ja) 2002-01-31 2006-02-08 寛治 大塚 信号伝送システム
JP2003298395A (ja) * 2002-04-04 2003-10-17 Mitsubishi Electric Corp 差動終端抵抗調整回路
KR100672999B1 (ko) * 2005-03-22 2007-01-24 삼성전자주식회사 데이터 송신회로 및 그것의 출력 전압 조정 방법
JP4577689B2 (ja) 2005-05-25 2010-11-10 エルピーダメモリ株式会社 終端回路、および終端回路を備える半導体装置
JP4604887B2 (ja) * 2005-07-11 2011-01-05 セイコーエプソン株式会社 バンプを有する集積回路装置及び電子機器
US7764935B2 (en) * 2006-12-21 2010-07-27 Nokia Corporation Phase and power calibration in active antennas
JP4962715B2 (ja) * 2007-03-27 2012-06-27 日本電気株式会社 終端抵抗調整方法および終端抵抗調整回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030085758A1 (en) * 2001-11-06 2003-05-08 Perner Frederick A. Nonlinear digital differential amplifier offset calibration
US20040130020A1 (en) * 2002-12-27 2004-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20060234650A1 (en) * 2005-03-17 2006-10-19 Samsung Electronics Co., Ltd. Low voltage differential signaling transceiver
US20070099564A1 (en) * 2005-03-23 2007-05-03 Abhay Dixit Current mode interface for off-chip high speed communication

Also Published As

Publication number Publication date
TWI351815B (en) 2011-11-01
KR101019604B1 (ko) 2011-03-07
US8253526B2 (en) 2012-08-28
JP5269472B2 (ja) 2013-08-21
TW200903999A (en) 2009-01-16
JP2008289144A (ja) 2008-11-27
KR20080099147A (ko) 2008-11-12
DE102008022087A1 (de) 2009-01-29
US20080278280A1 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
DE102008022087B4 (de) Terminationskompensation für differentielle Signale auf Glas
DE60008469T2 (de) Matrix-Bildanzeigevorrichtung
DE102016203525B4 (de) Selbstkapazitives Berührungsanzeigebedienfeld, Arraysubstrat für dasselbe und Berührungsvorrichtung
DE60115668T2 (de) System und Verfahren für einen Überraschungsabschluss durch Signalauslöschung
DE10043761C2 (de) HF-Verteilnetz
DE10201890B4 (de) Schaltung und Verfahren zur Kompensation eines Hochfrequenzsignalverlustes auf einer Übertragungsleitung
DE102005043907B4 (de) Halbleiterschaltungen und Übertragungsvorrichtungen zur fehlersicheren Kommunikation in Kraftfahrzeugen
DE102013113851B4 (de) Anzeigevorrichtung
DE102011076153B4 (de) Kommunikationssignalerzeugungseinrichtung und Kommunikationsvorrichtung für eine Verwendung in einem Kommunikationssystem
DE102008030222B4 (de) Steuergerät und Verfahren zum Betrieb des Steuergeräts sowie KFZ mit derartigem Steuergerät
DE102010046686B3 (de) Elektronische Vorrichtung und Verfahren für Pufferung
DE102013107600B4 (de) Anzeigevorrichtung mit spannungssteuerung und ansteuerungsverfahren derselben
DE19815878A1 (de) Verfahren zur Signalübertragung zwischen integrierten Halbleiterschaltungen und Ausgangstreiberschaltung für ein derartiges Verfahren
DE4100278C2 (de) Integrierte Schaltung mit einem Paar von Signalübertragungsleitungen
DE102018123875A1 (de) Halbleitervorrichtung und -ausrüstung
DE102021006445A1 (de) Gate-treiberschaltung, anzeigevorrichtung und gate-ansteuerverfahren
DE102005059012A1 (de) ASI-Sytem zum Anschluß mehrerer Sensoren und/oder Aktuatoren an eine Steuerung
DE102018113005B4 (de) Magnetischer stromsensor
US20170346661A1 (en) Ethernet magnetics integration
DE112013006318T5 (de) Integration von Signalabtastung innerhalb einer Transistorverstärkerstufe
DE102009030281A1 (de) Aktive Abschirmung von Leitern in MEMS-Vorrichtungen
EP0763916B1 (de) Empfängerschaltung mit konstantem Eingangswiderstand
EP3114767B1 (de) Oszillator, sende-/empfangseinrichtung für ein bussystem und verfahren zur erzeugung einer taktfrequenz mit dem oszillator
DE102018220073A1 (de) Leitungsabschluss für einen Bus eines Bussystems und Verfahren zum Unterdrücken von Reflexionen aufgrund von Gleichtaktstörungen in einem Bussystem
DE102004017262A1 (de) Konfigurierbare Kommunikationsmodule und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final