TWI351815B - Termination compensation for differential signals - Google Patents

Description

1351815 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種差動信號電路裝置，特別是關於 一種具有透過複數個導體彼此連結之介面電極及積體式差 動電路之玻璃基板且運用終端補償技術之裝置。 【先前技術】 差動信號廣泛地應用於近代之高速通信系統。相較於 傳統之單端式（single ended)技術’差動信號之主要優點在 於其較低之電力消耗、較高之雜訊免疫能力和較低之電磁 干擾效應（electromagnetic interference ;以下或簡稱 EMI)。 差動式介面較低之電壓擺動和較大之信號對雜訊比亦使得 其可以達成較高之頻寬’使其更適合於需要寬平行匯流排 之序列化（seria丨ization)及解序列化（deserializati〇n)架構， 而獲致電力和系統成本之節省。差動式收發器（differentiai transceivers)亦可以很谷易地運用於本發明慮及之互補式金 屬氧化半導體（complementary metal 〇xide semie〇ndue 以下或簡稱CMOS)積體電路（以下或簡稱IC)製造技術。 傳統上，使用序列式差動介面之應用存在於通信基礎 建設，其中大量資料傳遞於極長之距離。近年來，可攜式 消費電子裝置之蓬勃發展突顯了序列式差動介面技術的另 一潛在應用，此類應用以往通常係以單端式架構達成。此 應用係顯示介面技術。高解析度顯示需要用以達成大量像 素位疋之寬平行介面，致高成本、高電力消耗、和系 統整合之困難。此等問題於行動式應用特別敏感，因其空 1351815 間、系統成本和電力消耗特別重要。在這些應用中，序列 式差動顯示介面技術同時亦提供其他優點，諸如低emi輻 射以及對於RF(射頻）干擾具有較高之穩定性。 雖然序列式顯示介面技術已習知相當時日，其運用一 般而言卻極其有限。在一實例中，分離之序列化器（seriaUzer) 和解序列化器（deserializer)裝置將平行視訊資料自一應用 &或繪圖處理器轉換成序列式資料串流，又於顯示模組被轉 鲁變回平行之形式。資料接著以平行之形式被傳送至顯示驅 動器（display driver·)。此架構主要係針對需要傳送平行式 ，咼解析視訊資料相關之大量實體連結之系統整合問題。在 另一實例中，序列式介面使用單端式實體層技術之不同變 異方式。 從系統整合的觀點而言，較適合之架構係序列化器和 解序列化分別被整合於應用/繪圖處理器和顯示驅動器之 内’因此增進電力之節省、成本效率、以及使用之容易性。 鲁然而，雖然差動式序列技術在通信系統中運作良好，其在 顯示介面應用中之運用卻極其罕見。原因之一至少係由於 平面式面板顯示器所使用材料之特質，肖別是玻璃基板式 之顯示器諸如液晶顯示器（liquid crystal displays ;以下 或簡稱LCD)。 其中之一種方式中，該解序列化器被整合入顯示驅動 。。。目刖之LCD生產技術通常使用玻螭覆晶 glass;以下或簡稱C0G)式之顯示驅動器，其係藉由 凸塊（conductive bump)直接表面式固定於玻璃表面之積體 6 1351815 电路，因此可獲致適宜可攜式應用之小型顯示模組。另一 種方式中，顯示驅動器ic經由一分離之附加印刷電路板 (printed circuit board ;以下或簡稱pCB)連接至玻璃，該印 刷電路板透過一特殊連接器連結至玻璃，此方式廣泛地使 用於信號導入玻璃邊緣之較大型玻璃面板。 參見圖1，其包含二種基本之差動信號技術；電壓模 式和電流模式。在二種模式中，均有一套開關以控制信號 電流之流動，自傳送器經由接收器之終端電阻’再回到傳 送器。在電流模式之傳送器十，信號電流之設定係藉由二 電流源之幫助：一在上拉路徑，另一在下拉路徑。在電壓 模式之傳送器中，信號電流係間接地透過套用於該傳送器 之調控供應電壓、驅動器輸出阻抗、和終端電阻Rtr之歐 姆定律（Ohms law)而設定。 在任一例子中，接收器均係電壓模式之高速比較器， 其識別出連接於輸入接腳DP和DM間之終端電阻之 跨電阻差動電壓之符冑。終端電阻值對於彳面之正確運作 居於關鍵地位。其通常選擇使之等於連接接收器和傳送器 之傳輸線（transmission lines)之特性差動阻抗㈣咖……… differential impedance)以免除接收器輸入端之反射。此電 阻值亦必須夠大以確保充分之接收器輸入端差動電壓。因 此，對於使用其單端式特性阻抗z〇等於5〇歐姆之信號傳 輸媒介，其最佳之終端電阻器數值通常選擇在8(M25歐姆 之範圍内。 典型通信系統内之信號傳輸媒介係使用具有允許構建 1351815 用於信號傳播之傳輸線（以下或簡稱TL)特質之材料。此等 材料通常具有極低之直流電流（direct current ;以下或簡稱 DC)或電阻性漏損，並使得資料可以傳送極長之距離而僅 有極微之仏號大小減損。此類傳輸媒介之實例包含基 板上之銅質執線和同軸纜線。在建置於玻璃上之系統中， 諸如LCD顯示器’傳輸媒介具有非常不同之特性主要特 徵在於連接之較高DC電阻，使其較像是分離之電阻器而 非傳輸線。 使用於COG技術之材料係IT0或ACF。氧化銦錫 (Indium tin 0Xide ;即上述之IT〇)係LCD製造商用以於玻 璃上產生電性連接之半透明或透明導電薄膜。IT〇之機械、 化學和熱力學特性使其相容於許多標準之1C製造技術， 諸如微影（lithography)和蝕刻（etch)技術，因此可用以建立 可妥善控制之機械和電氣特性。黏性導電薄膜（adhesive conductive film ;即上述之ACF)係一可導電之黏著劑，其 φ 用以輔助將1C黏合於玻璃上之IT0軌線，其係做為一中 介步驟，在黏合程序完成後，對於玻璃覆晶連接之電氣特 性並無特別之影響。 參見圖2，其顯示一具有ic黏合於玻璃之系統實例， 包括從1C到玻璃邊緣連接器在玻璃上之相關電氣連結架 構。 參見圖3，由上述可知，玻璃上之ΙΤΟ軌線具有顯著 之DC電阻Rp，舉例而言，其落於每平方單位50 — 500歐姆 之範圍中，因此若該接收器被置於玻璃上，將會增加此差

丄JJiO丄J 阻 9 rrt 丄 同在COG顯示驅動器之例子。 在其輪入接腳感測差動電壓，此跨接 執線之串聯電阻產生之電壓分割效應 #統連接方式之等效電路示意圖之簡易 = 降低可以大収以減少跨差動接收器輸 入蚝DPTR和DMTR之

號對雜訊比（signal_t〇_n〇ise *以下或簡稱⑽)，而使得此序列式介面之性能為之 降低。此外，製造商間ΙΤ〇 #料特性之變異以及不同環境 條件均會導致較高之終端電阻變動，從而阻礙或禁止不同 糸統不同薇商之顯示模組和應用/繪圖處理器間之互通性。 ’見圖5丨係-利用差動信號技術之COG系統之上 s 丁〜圖八將PCB上之-差動傳送器連接至黏結於玻璃 上之ic。其同時亦繪出玻璃上IT〇㈣之相關寄生電阻 (parasitic resistances)。此終端電阻之變異不相容於行動系

動連結之有效終端電 傳統之差動式接收器 腳之電壓將因為IT0 而大幅降低。 統低功率晶對晶^接之最新標準規格諸如由行 動工業處理器介面（M〇bile Industry interface ; MIPI)聯盟所推薦之標準，其中玻璃上之軌線電阻值限制於 五歐姆之内。因此，待解決之問題可摘要如下：玻璃上連 接之高DC電阻以及其生產面之變異性使得差動信號之晶 片上終端標準無法適用於COG應用。以下將針對這些缺 點提出解決之道’且不犧牲差動信號或C〇G技術固有之 優點。 【發明内容】 9 1351815 依據所請求之本發明，上述問題之一解決方式在於利 用玻璃上ITO軌線之電阻做為一差動式介面之終端電阻之 —整合部分《其提出一系統以校準積體式差動信號接收器 電路之動作，該電路固定於一基板之上並經由表面導體連 接至邊緣固疋介面電極，其並於前述表面導體電阻間之變 異提供補償。 依據所請求之本發明之一實施例，具有透過複數個導 體彼此連結之介面電極及積體式差動信號接收器電路之基 板包含一基板、電極、導體以及積體式差動信號接收器電 路。第一和第二介面電極配置於前述基板上以傳遞具有信 號電壓和彳§號電流之差動信號。第一和第二導體配置於前 述基板上並連接至該第一和第二介面電極以導通該信號電 流，第三和第四導體配置於前述基板上並連接至該第一和 第二介面電極以導通該信號電壓。此積體式差動信號接收 器電路連接至該第一、第二、第三和第四導體並包含··電 阻電路’以導通該信號電流，其中該信號電壓之大小相關 於由前述第一和第二導體以及該電阻電路所導通之信號電 流；及放大器電路，用以感測該信號電壓，並據以提供一 對應之輸出信號。 依據本發明之另一實施例’具有透過複數個導體彼此 連結之介面電極及積體式電阻校準電路之基板包含一基 板、電極、導體以及積體式校準電路。第一和第二介面電 極配置於前述基板上以傳遞一校準電流和一相關校準之電 壓。第一和第二導體配置於前述基板上並連接至該第一和 Ϊ 10 1351815 第二介面電極以導通該校準電流，第三和第四導體配置於 如述基板上並連接至該第一和第二介面電極以導通該校準 電壓’以及一第五導體’配置於前述基板上並連接至該第 一和第二介面電極其中之一以導通該校準電流。此積體式 校準電路連接至該第一、第二、第三、第四和第五導體， 並包含：電流源電路，以提供該校準電流；電阻電路，以 導通該校準電流，此電阻電路包含一大小相關於一或多個 控制信號之電阻，其中前述校準電壓之大小相關於由前述 第一和第二導體以及該電阻電路電阻所導通之校準電流； 以及控制電路，連接至該電阻電路以感測該校準電壓並據 以提供該一或多個控制信號。 依據所請求之本發明之又另一實施例，具有透過複數 個導體彼此連結之介面電極及積體式校準及差動信號接收 盗電路之基板包含一基板、電極、導體以及積體式校準及 差動信號接收器電路。第一和第二校準電極配置於前述基 板上’以傳遞一校準電流和一相關之校準電壓。第一和第 二校準導體配置於前述基板上並連接至該第一和第二介面 電極以導通該校準電流，第三和第四校準導體配置於前述 基板上並連接至該第一和第二校準電極以傳遞該校準電 壓’以及一第五校準導體，配置於前述基板上並連接至該 第一和第二校準電極其中之一以導通該校準電流。第一和 第二信號電極配置於前述基板上以傳遞具有信號電壓和信 號電流之差動信號。第一和第二信號導體配置於前述基板 上並連接至該第一和第二信號電極以導通該信號電流，第 1351815 二和第四信號導體配置於前述基板上並連接至該第一和第 一h號電極以傳遞該信號電壓。此積體式校準及差動信說 接收器電路連接至該第一、第二、第三、第四和第五導體 並包含·電流源電路，以提供該校準電流；第一電阻電路， 以導通該校準電流，其並包含一大小相關於一或多個控制 #號之電阻’其中該校準電壓之大小相關於由前述第—和 第一校準導體以及該第一電阻電路電阻所導通之校準電 流’控制電路’連接至第—電阻電路以感測該校準電壓並 據以提供該一或多個控制信號；第二電阻電路，以導通該 信號電流’其並包含一大小相關於前述一或多個控制信號 至少其-之電阻，#中該信號電壓之大小相關於由前述第 -和第二信號導體以及該第二電阻電路電阻所導通之信號 電流；以及放大器電路，用以感測該信號電壓並據以提供 一對應之輸出信號。 【實施方式】 以下配合所附圖式之詳細說明係用以呈現本發明之示 範性實施例。此等說明僅係用以示範而非對本發明範邊之 =者=均加以充分說明以使得此領域中具一般技術 以在未現本發明’且其應理解’其他變異實施例可 乂在未脫離本發明之精神及範疇下據以達成。 在本揭示之中’當文中未明白指出時，所舉 電路構件可以被理解為單數或複數之形 、 举彳列而兮 丨丨蕾 路”一詞可以係指單一組件或複數個組件，其 es 及/或被動式，且可以彼此連結或連接（例如j j疋主動式 12 ^51815 體電路晶片）以提供所述之功能。此外，"信號"一詞可以表 示一或多個電流、一或多個電壓、或是一資料信號。圖式 中’類似或相關之構件將標示以類似或相關之文字、數字 或文數字標示。此外，雖然本發明之說明係使用分離之電 子電路（特別是以一或多個積體電路晶片之形式）做為例舉 之方式，然其應理解，取決於待處理之信號頻率或資料速 率’此等電路任一部分之功能亦可能使用一或多個經適當 規劃之處理器達成。 參見圖6，此介於玻璃邊緣及顯示驅動器ic間之IT〇 連接架構相較於傳統式架構包含一於每一差動式連結具有 二額外電極，或接腳，之差動式接收器IC，其使用一 Dp 和DMTR以將玻璃邊緣連接至終端電阻器，以及另一 Dp

』 R C 和dmrc以在玻璃邊緣，而非在接收器接腳，感測差動電 壓，換s之，接收器感測元件和終端電阻器共用ie上之 輸入/輸出（I/O)電極。 參見圖7,其顯示圖6電路架構之一等效電路圖。如 同所習知的，在CMOS技術中，接收器感測元件可以是p 型或N型場效電晶體（p_m〇SFETs或N-MOSFETs)，或是 二者之結合。MOSFET閘極端之輸入阻抗極’高。因此，跨 過介於玻璃邊緣和感測元件間，意即DPf和DPrc間以及 DMF和DMRC間，之ITO軌線的電壓降非常低而實務上可 被忽略。 介於玻璃邊緣和終端電阻間之IT〇軌線之電阻值應不 超過此連結之目標差動終端電阻值之一半減去—特定之晶 ! 13 1351815 片上（on-die)最小終端電阻值，詳如後述。此等特定之電阻 值之決定應該依據特定應用之需求和所使用材料之特性。 建議之比例，對於每一 IT0軌線其預定之差動終端電阻值 可以大約佔45%，而在晶片上之終端電阻值則大約佔1〇〇/〇。 例如，對於一目標總終端電阻值Rtr + 2*心而言，電阻Rp 理論上應係45歐姆而電阻Rtr理論上應係1〇歐姆。在ιτ〇 執線電阻極接近或大致等於此連結之目標差動終端電值一 半之隋形，晶片上之終端電阻可被實施成一極低之電阻電 路（例如，運作於電阻模式（resistive m〇de)之一或多個 MOSFETs)或是-幾乎零電阻之電路（Rtr = G，例如，以特 定長度導體之形式構成晶片金屬層之一部分）。 較佳實施例中，差動介面之通道應具有大致類似之架 構、尺寸以及物理特性，以做為介於玻璃邊緣和顯示驅動 态1C間之ITO連結。此使得於補償期間可以施加類似之 控制信號至所有通道，以避免需要分別補償每一通道。 參見圖8和圖9，其分別顯示依據本發明之IT〇連結 複本（rephca)及晶片上感測和終端電阻補償電路以及其等 效電路。如圖所示，介於玻璃邊緣和差動接收器間之ιτ〇 連結之一複本被用以間接地量測介於玻璃邊緣和終端電阻 間ΙΤΟ執線之電阻值。此複本介面應和差動通道連結具有 相同之架構、尺寸和物理性質。如圖所示，顯示驅動器ic 具有五個額外接腳以將複本介面連接至内部終端電阻補償 電路。補償電路包含一電流源IcAL，其經由電極cF、DPf 和dmf提供一精確之參考電流予複本介面。—正比於it〇 1351815 軌線電阻及晶片上終端電阻總和之差動電壓VDpRe - vDMRe 呈現於跨差動差分窗型比較器之第一差動輸入電極對dPrc 和dmrc之間。差動差分窗型比較器提供控制信號up、dn 至具有類比至數位轉換（anal〇g_t〇_digital conversion ;以 下或簡稱ADC)電路之狀態機（state machine)，以提供一 n 位元之字元組（word)或信號控制補償電路和資料信號接收 器電路之晶片上終端電阻Ru。 參見圖10’如圖所示，一第一參考電壓Vrefup = ^calYRtrtarg _ Rt〇L)呈現於差動差分窗型比較器之第一參 考輸入端’而一第二參考電壓Vrefdn = Ical*(Rtrtarq + 呈現於差動差分窗型比較器之第二參考輸入端。（電阻

Rtrtarg 係差動介面之目標終端電阻值，而Rt〇l係控制該 終端電阻值之補償所欲達成之容忍限度。）差動差分窗型比 較器將所量測之差動電壓VDPRC · Vdmrc與參考電壓

Vrefup、VREFDN進行比較以判定其是否落入預定之容忍窗 限（tolerance window)之内。 若量測之電壓落入預定之容忍窗限内，則毋須進行矯 正動作。若量測之電壓超出預定之容忍窗限，則必須進行 矯正動作。當終端電阻Rtr必須被增加時發出信號up，而 當其必須被減少時則發出信號DN，以示意矯正動作之啟 動r，如此以藉由增加或減少終端電阻R"將結合後之電阻 值控制於容忍窗限之内，以將矯正動作施加至晶片上之終 端電阻Rt。 差動差分窗型比較器將玻璃邊緣電極dpf、dmf之差 15 1351815 動電壓對參考電壓進行比較。 ^ L . ^ 权囚此，參考電流iCAL未用以 產生夂感測差動電壓Vn V . DPRC Vdmrc之路徑上跨任何區段之 電愿降並未被用來進行校準 M 仃权早之動作，藉以增進於玻璃上和 外部規劃此等信號走向之彈性。

>見圖11 ’此晶片上之終端電阻可以依照需要以數位 或類比方式控制之。數位式控制之補償電阻可以經由如圖 所不之-組由開關所控制之電阻達成。此例中此電阻排 之結合電阻值可以藉由適當地選擇電阻值或正確地編碼其 數位控制信號而進行二進位式編碼，以確保正確控制終端 電阻值。其可藉由改變—M⑽ET之閘極„以調整類比 控制之電阻，$ M〇SFET依據習知技術係做為—電塵控制 電阻器°由於較佳之雜訊免疫度和整體之穩定性，數位式 控制通常係較佳之選擇。 參見圖12,其顯示一實例，其中多重差動通道之晶片 上終端電阻Rtr可以如上所述地利用一施加至該晶片上終 端電阻Rtr之控制信號（數位式或類比式）加以控制。 參見圖13，以數位方式控制晶片上終端電阻之一替代 性技術包含使用一數位儲存元件（揮發性或非揮發性），例 如，RAM(random access memory ;隨機存取記憶體）、 ROM(read only memory ;唯讀記憶體）或 EEPR〇M(Electrically-Erasable Programmable Read-Only

Memory ;電氣可抹除可編程唯讀記憶體），以提供用於控 制晶片上終端電阻Rtr之N位元字元組。控制資料之多個 數值可以在其自ADC電路（圖8)接收之後被加以儲存或是

16 1351815 之另一來源（未顯示於圖中）接收之後 BB片外之儲存元件或特定控制資料 之編程電路。另一替代性實例，控制 片外部，透過一或多個介面電極接收

在其自數位控制資料 被加以儲存，例如， 被儲存或產生於其中 資料之來源可以在晶 N位元控制字元組。 /於以上說明，其應能即刻理解，雖然依據本發明之 終鈿電阻控制需要用於顯示驅動g Ic之額外電極、額外 之ITO軌線、以及一些用於補償電路之額外電力，但控制 差動終端電阻以增進差動介面運作之效益相當顯著。此 外：依據本發明之終端電阻控制在不同LCD玻璃搭配同一 顯不驅動€ 1C使用孓時’可以提供對於顯示模組設計差 補償藉此提供互通性之額外優點並因而降低最終應 用之成本。因此，本發明有效益地對於CM〇s差動接收器 a曰片上之、端以及c〇G應用内IT〇連結之電阻性漏損提 供簡易且可靠之補償。其亦應能即刻理解，雖然以上說明 係針對LCD顯示器之顯示驅動器，然本發明可使用於運用 CMOS差動"面以與黏結至玻璃表面之積體電路進行通信 之其他應用。 熟習本項技術者應能輕易地在未脫離本發明之範圍及 精神下在結構和運作方法上達成本發明各種不同之其他修 改和替代。雖然本發明之說明係基於特定之較佳實施例， 然其應理解本發明之範疇不應被限制於此等特定實施例。 以下之申晴專利範圍界定本發明之範疇，申請專利範圍之 範疇内及其均等之結構及方法均涵蓋於本發明之範疇。 17 1351815 【圖式簡單說明】 圖1例示電壓模式和電流模式差動式信號連結之基本 電路架構。 圖2例示將一積體電路黏合至一玻璃基板之一典型實 例’亦稱為"玻璃覆晶"（COG)。 圖3例示一用於C0G接收器之傳統差動式信號連接。 圖4例示圖3之差動式信號連接之一等效電路。 圖5例示一具有印刷電路板（PCB)和COG電路模組之 糸統。 圖6例示依據本發明一實施例之用於c〇G接收器之差 動式信號連接。 圖7例示圖6之差動式信號連接之一等效電路。 圖8例示依據本發明另一實施例之用於適宜配合終端 補償電路使用之差動差分窗型比較器（differential difference window comparator)之電路示意圖。 圖9例不依據本發明另一實施例之用於c〇G接收器之 具有終端補償電路之差動式信號連接。 圖10例示圖9之具有終端補償電路之差動式信號連接 之一等效電路。 圖11例示提供數位式控制做為圖9之終端補償電路之 一部分之實例。 圖12例示利用圖9之終端補償電路以在一積體電路内 補償多個差動信號終端。 圖13例示圖9終端補償電路之一替代實施例。 1351815 【主要元件符號說明】 電極/接腳 DPTR/DMTR :在玻璃邊緣連接終端電阻之額外 DPRC/DMRC :在玻璃邊緣之感測電極/接腳 dp/dpf/dmf :元件感測電極/接腳 cF:元件額外電極/接腳 IcAL :補償電路電流源 ITO :氧化銦錫軌線 Rp/RpRC :執線DC電阻 ® RTR :終端電阻 S0-S3 :電阻控制開關

Vdprc : DPRC上之電壓

Vdmrc : DMRC上之電壓

Vrefup:第一參考電壓

Vrefdn:第二參考電壓 UP/DN :差動差分窗型比較器控制信號 Z〇 :特性阻抗 19

Claims (1)

1351815 十、申請專利範圍： 1.種具有透過複數個導體彼此連結之介面電極及積 體式差動信號接收器電路之基板之裝置，包含： 一基板； 第一和第二介面電極，配置於該基板上以傳遞具有一 信號電壓和一信號電流之一差動信號； 第一和第二導體，配置於該基板上並連接至該第一和 第二介面電極，以導通該信號電流； •第三和第四導體，配置於該基板上並連接至該第一和 第二介面電極，以傳遞該信號電壓；以及 積體式差動信號接收器電路，連接至該第一、第二、 第三及第四導體，且包含： 導電電路，用以導通該信號電流，其中該信號電壓係 具有相關於由該第一和第二導體以及該導電電路所導通之 該信號電流的大小，以及 放大器電路，用以感測該信號電壓，並據以回應而提 鲁供一對應之輪出信號。 2·如申請專利範圍第1項所述之裝置，其中該第一、 第一、第二和第四導體分別具有彼此大致相等之第一、第 二'第三和第四電阻值。 3.如申凊專利範圍第1項所述之裝置，其中該第一、 第一、第二和第四導體分別包含第一、第二、第三和第四 導電薄膜軌線。 4_如申凊專利範圍第1項所述之裝置，其中該導電電 20 ^ 3 大小相關於一或多個控制产at 雷厭4 i 控制化唬之電阻，且該信號 垒之大小相關於由該第一 阻 柙弟一導體以及該導電電路電 丨且所導通之該信號電流。 5. 如申請專利範圍第1項所述之裝置 路包含一或多個操作於電阻模式之電晶體 6. 如申請專利範圍第1項所述之裝置 電路包含差動放大器電路。

其中該導電電 其中該放大器 7·—種具有透過複數個導體你 1导體莜此連結之介面電極及積 體式電阻校準電路之基板之裝置，包含： 一基板； 弟-和第二介面電極，配置於該基板上以傳遞一校準 電流和一相關之校準電壓； 第H導體’配置於該基板上並連接至該第一和 —;丨面電極以導通該校準電流； A第三和第四導體，配置於該基板上並連接至該第一和 第—；丨面電極以傳遞該校準電壓； 弟導體’配置於該基板上並連接至該第一和第二 "面電極其中之—，以導通該校準電流；以及 積體式校準電路，連接至該第一、、、 及第五導體，且包f 第-第四 電流源電路，以提供該校準電流； 導電電路，以導通該校準電流，該導電電路包含一大 小相關於一或多個控制信號之電阻，其中該校準電壓之大 小相關於由該第—和第二導體以及該導電電路電阻所導通 21 1351815 之該校準電流；以及 控制電路’連接至該導電電路以感測該校準電壓，並 回應於該校準電壓而提供該一或多個控制信號。 8.如申吻專利範圍第7項所述之裝置，其該一、 第二々、第三和第四導體分別具有彼此大致相等之第一、第 —、第三和第四電阻值。 * 9.如中請專利範㈣7項所述之裝置，其中該第一、 第一、第二、第四和第五導體分別、 •第四和第五導電薄膜執線。 第-第二' 10. 如申請專利範圍帛7項所述之裝置，其中該導電電 路包含一或多個操作於電阻模式之電晶體。 11. 如申靖專利範圍第7項所述之裝置，其中該導電電 路包含： ^ 複數個電阻；以及 開關電路，連接至該複數個電阻，並回應於該一或多 _ 個控制仏號’使得一或多個該複數個電阻分別導通該校準 電流之一部分。 12 _如申請專利範圍第7項所述之裝置，其中該控制電 路包含： k號比較電路’用以比較該校準電壓和一或多個參考 電壓’並據以提供一或多個校準信號；以及 信號轉換電路，連接至該信號比較電路，以將該一或 多個校準信號轉換成該一或多個控制信號。 13· —種具有透過複數個導體彼此連結之介面電極及積 22 ^51815 體式校準與差動信號接收器電路之基板之裝置，包含： 一基板； 第一和第二校準電極，配置於該基板上以傳遞一校準 電流和—相關之校準電壓； 第一和第二校準導體’配置於該基板上並連接至該第 和第二介面電極’以導通該校準電流； 第二和第四校準導體，配置於該基板上並連接至該第 和第二校準電極’以傳遞該校準電壓； —第五校準導體，配置於該基板上並連接至該第一和 第一奴準電極其中之一，以導通該校準電流； 第和第二信號電極，配置於該基板上以傳遞具有一 信號電壓和一信號電流之一差動信號； 第一和第二信號導體，配置於該基板上並連接至該第 和第二信號電極，以導通該信號電流； 第二和第四信號導體，配置於該基板上並連接至該第 一和第二信號電極，以傳遞該信號電壓；以及 積體式校準及差動信號接收器電路，連接至該第一、 第二、第三、第四和第五校準導體及該第一、第二、第三 和第四信號導體，且包含 電流源電路，以提供該校準電流； 第-導電電路，以導通該校準電流，該導電電路包含 一大小相關於一或多個控制信號之電阻纟中該校準電壓 之大小相關於由該第一知筮- >、住# 矛 f第—才父準導體以及該第一導電電 路電阻所導通之該校準電流， 23 Ϊ351815 。控制電路，連接至該第一導電電路以感測該校準電 壓，並據以回應而提供該一或多個控制信號， 第二導電電路，以導通該信號€流，其並包含一大小 相關於》亥或多個控制信號至少其一之電阻，其中該信號 電壓之大小相關於由該第一和第二信號導體以及該第二導 電電路所導通之該信號電流，以及 放大益電路，用以感測該信號電屋，並據以回應而提 供一對應之輸出信號。

14.如申請專㈣圍第13項所述之裝置 致相=Μ、第：、第三和第四校準導體分別具有彼此大 致相#之第一、第二、笛= 禾二和第四電阻值；以及 致相五第第三和第四信號導體分別具有彼此大 致相4之第五、第六、第七和“電阻值。 15.如申請專利範圍笸 該第一、第二、第第13:所述之裝置，其中：

第一、第二、第三、第：第四和第五校準導體分別包含 該第一、第二、第三:第五導電薄膜轨線；以及 弟七、第八和第九導電薄膜軌線。.匕… 16_如申請專利範圍第13項所 該第一導電電路包含 其中· 或多個電晶體；以及㈣於帛-電阻模式之第 或多個U電電路包含操作於一第二電阻模式之第二 1 7.如申清專利範圍 第13項所述之裝置，其中 24 丄乃1815 該第一導電電路包含： 第—複數個電阻，以及 第一開關電路，連接至該第一複數個電阻 或夕個控制信號使得一或多個該第一複數個 通該校準電流之一部分；且 該第二導電電路包含 第二複數個電阻，以及 第二開關電路，連接至該第二複數個電阻 一或多個控制信號中之至少其一，使得一或多 數個電阻分別導通該信號電流之一部分。 18.如申请專利範圍第u項所述之裝置， 電路包含： k唬比較電路，用以比較該校準電壓和一 電壓，並據以提供一或多個校準信號；以及 信號轉換電路，連接至該信號比較電路，* 夕個校準信號轉換成該一或多個控制信號。 19·如申請專利範圍第13項所述之裝置， 器電路包含差動放大器電路。 十一、圖式： 如次頁 ，並依據該 電阻分別導 ，並依據該 個該第二複 其中該控制 或多個參考 以將該一或 其中該放大 25