-
VERWANDTE ANMELDUNGEN
-
Die
vorliegende Anmeldung beansprucht die Priorität aus der US-Provisional Patentanmeldung Nr.
60/916,318, die am 7. Mai 2007 eingereicht wurde und deren Inhalt
durch Bezugnahme vollständig
in die vorliegende Offenbarung aufgenommen wird.
-
HINTERGRUND DER ERFINDUNG
-
Die
Verwendung differentieller Signale wird in modernen Hochgeschwindigkeits-Kommunikationssystemen
im großen
Umfang angewendet. Ihre Hauptvorteile bestehen in einem geringeren
Leistungsverbrauch, einer geringeren Empfindlichkeit gegenüber Rauschen
und einer geringeren elektromagnetischen Interferenz verglichen
mit traditionellen Techniken mit nur einfachen Signalleitungsenden. Geringere
Spannungsdurchschwünge
und größere Signal-Rausch-Verhältnisse
von Differenzsignal-Schnittstellen, im Folgenden auch kurz als „Differenz-Schnittstelle" oder „differentielle
Schnittstelle" bezeichnet,
gestatten außerdem
höhere
erreichbare Bandbreiten, so dass sie attraktiv für Lösungen sind, die eine Serialisierung
und Deserialisierung von breiten parallelen Bussen erforderlich
machen, was zu Einsparungen sowohl in dem Leistungsverbrauch als auch
in den Systemkosten führt.
Differentielle Sender-Empfänger,
sogenannte Transceiver, können ebenfalls
leicht in der CMOS-Technologie
zur Herstellung integrierter Schaltkreise (ICs), die in dieser Erfindung
in Betracht gezogen werden, implementiert werden.
-
Traditionell
findet man Anwendungen, die serielle differentielle Schnittstellen
verwenden, in Kommunikationsinfrastrukturen, bei denen große Mengen
an Daten über
weite Strecken übertragen werden.
In jüngerer
Zeit wurde durch die Verbreitung von tragbaren Unterhaltungs- und Verbraucherelektronikgeräten eine
weitere mögliche
Anwendung von einer seriellen differentiellen Schnittstellentechnologie
erkennbar, die herkömmlicherweise
durch eine Technologie mit nur einem Signalende (sogenannte „Single
Ended Technology")
bedient wurden. Diese Anwendung besteht in der Technologie für Schnittstellen
für Anzeigeeinrichtungen,
die im Folgenden auch als „Displays" bezeichnet werden.
Displays mit hoher Auflösung
machen breite parallele Schnittstellen für eine große Anzahl von Pixel-Bits erforderlich, was
zu hohen Kosten, einer hohen Leistungsdissipation und Schwierigkeiten
bei der Systemintegration führt.
Diese Probleme sind besonders dringlich bei mobilen Anwendungen,
bei denen Platz, Systemkosten und Leistungsverbrauch besonders wichtig
sind. Bei diesen Anwendungen bringt die serielle differentielle
Display-Schnittstellentechnologie auch weitere Vorteile mit sich,
wie beispielsweise geringe Emissionen elektromagnetischer Interferenz
und eine höhere Robustheit
gegenüber
Hochfrequenz-Interferenzen.
-
Obwohl
serielle Display-Schnittstellentechnologie seit einiger Zeit bekannt
ist, war ihre Verwendung im Allgemeinen begrenzt. In einer beispielhaften
Anwendung wandeln eine separate Serialisierungs- und Deserialisierungsvorrichtung
parallele Videodaten von einer Anwendung oder einem Graphikprozessor
in einen seriellen Datenstrom, der dann auf dem Display-Modul zurück in eine
parallele Form umgewandelt wird. Die Daten werden dann auf parallele
Weise zu dem Displaytreiber gesendet. Diese Architektur widmet sich
in erster Linie Systemintegrationsproblemen, die mit einer großen Anzahl
von physischen Verbindungen einhergehen, die benötigt werden, um hoch aufgelöste Videodaten
auf parallele Weise zu übertragen.
In einem anderen Beispiel verwenden serielle Schnittstellen unterschiedliche
Varianten von Technologien mit physischen Single-Ended-Ebenen.
-
In
Hinblick auf eine Systemintegration wäre eine bevorzugtere Lösung eine
differentielle serielle Schnittstelle, bei der der Serialisierer
und der Deserialisierer in der Anwendung/dem Graphikprozessor bzw.
dem Displaytreiber integriert sind, wodurch Leistungseinsparungen,
Kosteneffizienz und Einfachheit in der Verwendung erhöht würden. Obwohl differentielle
serielle Technologie gut in Kommunikationssystemen funktioniert,
wurde sie jedoch bei Display-Schnittstellenanwendungen kaum verwandt. Mindestens
ein Grund dafür
hängt mit
den Eigenschaften der Materialien zusammen, die für Flachbildschirme
und insbesondere Displays verwendet werden, die auf Glassubstraten
basieren, wie beispielsweise Flüssigkeitskristalldisplays
(LCDs).
-
Bei
einer Herangehensweise wird der Deserialisierer in den Displaytreiber
integriert. Aktuelle LCD-Herstellungstechnologien verwenden typischerweise
Displaytreiber, die auf der sogenannten Chip-On-Glass(COG)-Technologie
basieren, bei der es sich um integrierte Schaltungen handelt, die über leitende
Kontakthügel
direkt mit der Oberfläche
des Glases verbunden werden (sogenanntes „Surface Mounting"), was zu einem Displaymodul
führt,
welches kompakt und für
tragbare Anwendungen geeignet ist. Bei einer anderen Herangehensweise,
die in großem
Umfang bei größeren Glasplatten
angewendet wird, bei denen die Signale zu dem Rand des Glases geleitet
werden, ist der Displaytreiber-IC über eine separate zusätzliche
Platine mit dem Glas verbunden, welche über einen speziellen Verbinder
mit dem Glas verbunden ist.
-
Unter
Bezugnahme auf 1 gibt es zwei allgemeine Arten
von Differenzsignaltechnologien: den Spannungsmodus und den Strommodus.
In beiden Fällen
steuert ein Satz von Schaltern den Fluss des Signalstroms von dem
Sender durch den Abschluss- oder Terminationswiderstand am Empfänger und
zurück
zu dem Sender. Bei den Strommodus-Sendern wird der Signalstrom mit
der Hilfe von zwei Stromquellen vorgegeben, eine für den Pull-Up-Pfad
und eine für
den Pull-Down-Pfad. Bei Spannungsmodus-Sendern wird der Signalstrom
indirekt über
das Ohm'sche Gesetz
vorgegeben, wenn es auf die geregelte Zufuhrspannung an dem Sender, die
Treiber-Ausgangsimpedanz und den Terminationswiderstand RTR angewendet
wird.
-
In
jedem Fall ist der Empfänger
ein Hochgeschwindigkeits-Komparator bzw. -Vergleicher für den Spannungsmodus,
der das Vorzeichen der Differenzspannung über dem Terminationswiderstand
RTR unterscheidet, der zwischen den Eingangsgins DP, DM angeschlossen
ist. Der Wert des Terminationswiderstandes ist kritisch für den korrekten
Betrieb der Schnittstelle. Er wird üblicherweise so gewählt, dass er
gleich der charakteristischen differentiellen Impedanz der Übertragungsleitungen
ist, die den Empfänger
und den Sender verbinden, um eine Reflektion an den Empfängereingängen zu
eliminieren. Der Widerstandswert muss außerdem groß genug sein, um sicherzustellen,
dass eine ausreichende Differenzspannung am Eingang des Empfängers vorliegt.
Daher wird der optimale Wert des Terminationswiderstands üblicherweise
so gewählt,
dass er in einem Bereich von 80 bis 125 Ohm für Systeme liegt, die Signal-Übertragungsmedien
mit einer charakteristischen Impedanz Z0 bezogen auf den Single-Ended-Betrieb
von 50 Ohm verwendet werden.
-
Signalübertragungsmedien
in typischen Kommunikationssystemen verwenden Materialien mit Eigenschaften,
die eine Konstruktion von Übertragungsleitungen
für Signalübertragungen
gestatten. Diese Materialien haben typischerweise sehr geringe Gleichstrom-
bzw. Widerstandsverluste und gestatten, dass Daten mit einem minimalen
Verlust an Signalstärke über weite
Strecken übertragen
werden. Beispiele solcher Übertragungsmedien
umfassen Kupfer-Leiterzüge auf Platinensubstraten
und Koaxialkabel. Bei Systemen auf Glas, wie beispielsweise LCD-Displays,
haben Übertragungsmedien
vollständig
andere Eigenschaften, die in erster Linie durch einen höheren Gleichstromwiderstand
der Verbindungen gekennzeichnet sind, wodurch sie eher wie diskrete
Widerstände
erscheinen, denn als Übertragungsleitungen.
-
Materialien,
die in der COG-Technologie verwendet werden, sind ITO und ACF. Indium-Zinn-Oxid (Indium
tin Oxide, ITO) ist ein semi-durchscheinender oder durchscheinender
leitfähiger
Film, der von LCD-Herstellern verwendet wird, um elektrische Verbindungen
auf Glas herzustellen. Mechanische, chemische und thermische Eigenschaften
von ITO machen dieses mit vielen Standard-IC-Herstellungstechnologien
kompatibel, wie beispielsweise Lithographie und Ätzen, und gestatten daher,
dass die Verbindungen mit wohldefinierten mechanischen und elektrischen
Eigenschaften hergestellt werden. Ein anhaftender leitender Film
(adhesive conductive film, ACF) ist ein leitfähiges Haftmittel, das verwendet wird,
um beim Bonden bzw. Verbinden des IC mit den ITO-Leiterzügen auf
dem Glas zu helfen, wird als Zwischenschritt verwendet und hat nur
unwesentliche Effekte auf die elektrischen Eigenschaften der Chip-Glas-Verbindung,
nachdem der Bonding-Prozess abgeschlossen ist.
-
Unter
Bezugnahme auf 2 wird ein Beispiel eines Systems
mit einem IC gezeigt, der mit dem Glas verbunden ist, mit zugehörigen elektrischen
Verbindungen auf dem Glas, die sich von dem IC zu dem Glasrand-Verbinder
erstrecken.
-
Unter
Bezugnahme auf 3 haben ITO-Leiterzügen auf
dem Glas wie oben erwähnt
einen erheblichen Gleichstromwiderstand RP, z. B. in einem Bereich
von 50 bis 500 Ohm/cm2, wodurch der effektive
Terminationswiderstand der differentiellen Verbindung erhöht wird,
wenn der Empfänger
auf dem Glas angeordnet ist, wie es bei dem COG-Displaytreiber der
Fall ist. Ein herkömmlicher
differentieller Empfänger
erfasst die differentielle Spannung bzw. Differenzspannung an ihren
Eingabegins, und die Spannung zwischen diesen Eingabegins wird aufgrund
des Spannungsteiler-Effekts, der durch den Reihenwiderstand der
ITO-Leiterzüge
hervorgerufen wird, wesentlich verringert.
-
Unter
Bezugnahme auf 4 zeigt eine einfache Analyse
des Ersatzschaltbildes einer herkömmlichen Verbindung, dass eine
solche Spannungsverringerung signifikant genug sein kann, um das
Signal-Rausch-Verhältnis
zwischen den Eingängen
DPTR, DMTR des differen tiellen Empfängers zu verringern, so dass
das Leistungsverhalten der seriellen Schnittstelle verschlechtert
wird. Ferner führen Veränderlichkeiten
in den Eigenschaften von ITO-Materialien
unterschiedlicher Hersteller und unter unterschiedlichen Umgebungsbedingungen
dazu, dass höhere
Varianzen in dem Terminationswiderstand auftreten, wodurch die Interoperabilität zwischen
Displaymodulen und Anwendungs- bzw. Graphikprozessoren von unterschiedlichen
Herstellern in unterschiedlichen Systemen erschwert oder sogar ausgeschlossen
wird.
-
In 5 ist
eine Ansicht eines COG-Systems mit differentieller Signaltechnologie
gezeigt, bei der ein differentieller Sender auf der Platine mit
den ICs verbunden ist, die mit dem Glas gebondet sind. Außerdem sind
zugehörige
parasitäre
Widerstände der
ITO-Leiterzüge
auf dem Glas dargestellt. Eine derartige Variabilität in dem
Terminationswiderstand ist nicht mit neuen Industriestandard-Spezifikationen für Niedrigenergie-Chip-zu-Chip-Verbindungen
für mobile
Systeme kompatibel, wie beispielsweise solche, die von der „Mobile
Industry Processor Interface (MIPI) Alliance" vertreten werden, bei denen die Widerstände der
Leiterzüge
auf dem Glas auf 5 Ohm beschränkt
sind. Dementsprechend kann die zu lösende Aufgabe wie folgt zusammengefasst
werden: Hohe Gleichstromwiderstände
von On-Glas-Verbindungen und ihre Herstellungs-Veränderlichkeiten machen
Standards für
On-Chip-Termination von differentiellen Signalen bei COG-Anwendungen
unpraktikabel. Eine Lösung
sollte sich dieser beiden Nachteile widmen, ohne die Vorteile der
differentiellen Signaltechnologie oder der COG-Technologie zu opfern.
-
ZUSAMMENFASSUNG
-
In Übereinstimmung
mit der vorliegenden Erfindung verwendet eine Lösung zu den oben diskutierten
Problemen den Widerstand der ITO-Leiterzüge auf dem Glas als integralen
Teil des Terminationswiderstands einer Differentialsignal-Schnittstelle,
die auch im Folgenden als differentielle Schnittstelle bezeichnet
wird. Ein System zur Kalibration der integrierten Differenzsignal-Empfängerschaltung
ist vorgesehen, die auf einem Substrat montiert ist und die über Oberflächenleiter
mit an einem Rand montierten Schnittstellenelektroden gekoppelt
ist, bei dem eine Kompensation für
Varianzen unter den Widerständen der
Oberflächenleiter
vorgesehen ist.
-
Gemäß einer
Ausführungsform
der vorliegenden Erfindung umfasst ein Substrat mit Schnittstellenelektroden
und einer integrierten Differenzsignal-Empfangerschaltung, die über eine
Mehrzahl von Leitern miteinander gekoppelt sind, ein Substrat, Elektroden,
Leiter und eine integrierte Differenzsignal-Empfangerschaltung.
Eine erste und eine zweite Schnittstellenelektrode sind auf dem
Substrat angeordnet, um ein Signal zu vermitteln, welches eine Signalspannung
und einen Signalstrom umfasst. Ein erster und ein zweiter Leiter
sind auf dem Substrat angeordnet und mit der ersten und der zweiten Schnittstellenelektrode
gekoppelt, um den Signalstrom zu führen, und ein dritter und ein
vierter Leiter sind auf dem Substrat angeordnet und mit der ersten und
der zweiten Schnittstellenelektrode gekoppelt, um die Signalspannung
zu vermitteln. Die integrierte Differenzsignal-Empfängerschaltung
ist mit dem ersten, dem zweiten, dem dritten und dem vierten Leiter verbunden
und umfasst Folgendes: eine mit einem Widerstand versehene Schaltung
im Folgenden auch „Widerstandsschaltung" genannt, um den
Signalstrom zu führen,
wobei die Signalspannung eine Stärke
hat, die mit dem von dem ersten und dem zweiten Leiter und der Widerstandsschaltung
geführten
Signalstrom in Beziehung steht; und eine Verstärkerschaltung, um die Signalspannung
zu erfassen und in Antwort darauf ein entsprechendes Ausgangssignal
auszugeben.
-
Gemäß einer
anderen Ausführungsform
der vorliegenden Erfindung umfasst ein Substrat mit Schnittstellenelektroden
und einer integrierten Widerstands-Kalibrationsschaltung, die miteinander über eine
Mehrzahl von Leitern gekoppelt sind, ein Substrat, Elektroden, Leiter
und eine integrierte Kalibrationsschaltung. Eine erste und eine
zweite Schnittstellenelektrode sind auf dem Substrat angeordnet,
um einen Kalibrationsstrom und eine zugehörige Kalibrationsspannung zu
vermitteln. Ein erster und ein zweiter Leiter sind auf dem Substrat
angeordnet und mit der ersten und der zweiten Schnittstellenelektrode
gekoppelt, um den Kalibrationsstrom zu führen, ein dritter und ein vierter
Leiter sind auf dem Substrat angeordnet und mit der ersten und der
zweiten Schnittstellenelektrode gekoppelt, um die Kalibrationsspannung
zu vermitteln, und ein fünfter
Leiter ist auf dem Substrat angeordnet und ist mit der ersten oder
der zweiten Schnittstellenelektrode zu koppeln und führt den
Kalibrationsstrom. Die integrierte Kalibrationsschaltung ist mit
dem ersten, dem zweiten, dem dritten, dem vierten und dem fünften Leiter
gekoppelt und umfasst Folgendes: eine Stromquellenschaltung, um
den Kalibrationsstrom bereitzustellen; eine Widerstandsschaltung,
um den Kalibrationsstrom zu führen,
die einen Widerstand umfasst, der eine Größe hat, die mit einem oder
mehreren Steuersignalen in Beziehung steht, wobei die Kalibrationsspannung
eine Stärke
hat, die mit dem durch den ersten und den zweiten Leiter und den
Widerstand der Widerstandsschaltung geführten Kalibrationsstrom in Beziehung
steht; und eine Steuerschaltung, die mit der Widerstandsschaltung
gekoppelt ist, um die Kalibrationsspannung zu erfassen und in Antwort
darauf das eine oder die mehreren Steuersignale bereitzustellen.
-
Gemäß noch einer
weiteren Ausführungsform
der vorliegenden Erfindung umfasst ein Substrat mit Schnittstellenelektroden
und einer integrierten Kalibrierungs- und Differenzsignal-Empfängerschaltung,
die miteinander über
eine Mehrzahl von Leitern gekoppelt sind, ein Substrat, Elektroden,
Leiter und eine integrierte Kalibrierungs- und Differenzsignal-Empfängerschaltung.
Eine erste und eine zweite Kalibrierungselektrode sind auf dem Substrat
angeordnet, um einen Kalibrierungsstrom und eine zugehörige Kalibrierungsspannung
zu vermitteln. Ein erster und ein zweiter Kalibrierungsleiter sind
auf dem Substrat angeordnet und mit der ersten und der zweiten Schnittstellenelektrode
gekoppelt, um den Kalibrierungsstrom zu führen, ein dritter und ein vierter
Kalibrierungsleiter sind auf dem Substrat angeordnet und mit der
ersten und der zweiten Kalibrierungselektrode gekoppelt, um die
Kalibrierungsspannung zu vermitteln, und ein fünfter Kalibrierungs-Leiter
ist auf dem Substrat angeordnet und mit der ersten oder der zweiten
Kalibrierungselektrode zu koppeln und dazu bestimmt, den Kalibrierungsstrom
zu führen.
Eine erste und eine zweite Signalelektrode sind auf dem Substrat
angeordnet, um ein Differenzsignal zu vermitteln, das eine Signalspannung
und einen Signalstrom umfasst. Ein erster und ein zweiter Signalleiter sind
auf dem Substrat angeordnet und mit der ersten und der zweiten Signalelektrode
gekoppelt, um den Signalstrom zu führen, und ein dritter und ein
vierter Signalleiter sind auf dem Substrat angeordnet und mit der
ersten und der zweiten Signalelektrode gekoppelt, um die Signalspannung
zu vermitteln. Die integrierte Kalibrierungs- und Differenzsignal-Empfängerschaltung
ist mit dem ersten, dem zweiten, dem dritten, dem vierten und dem
fünften
Kalibrierungsleiter und mit dem ersten, dem zweiten, dem dritten
und dem vierten Signalleiter gekoppelt und umfasst Folgendes: eine
Stromquellenschaltung, um den Kalibrierungsstrom bereitzustellen;
eine erste Widerstandsschaltung, um den Kalibrierungsstrom zu führen und
die einen Widerstand enthält,
dessen Größe mit einem
oder mehreren Steuersignalen in Beziehung steht, wobei die Kalibrierungsspannung
eine Stärke
hat, die mit dem durch den ersten und den zweiten Kalibrierungsleiter
und den Widerstand der ersten Widerstandsschaltung geführten Kalibrierungsstrom
in Beziehung steht; eine Steuerschaltung, die mit der ersten Widerstandsschaltung
gekoppelt ist, um die Kalibrierungsspannung zu erfassen und in Antwort
darauf das eine oder die mehreren Steuersignale bereitzustellen;
eine zweite Widerstandsschaltung, um den Signalstrom zu führen und die
einen Widerstand enthält,
dessen Größemit mindestens
einem aus dem einen oder den mehreren Steuersignalen in Beziehung
steht, wobei die Signalspannung eine Stärke hat, die mit dem durch
den ersten und den zweiten Signalleiter und die zweite Widerstandsschaltung
geführten
Signalstrom in Beziehung steht; und eine Verstärkerschaltung, um die Signalspannung
zu erfassen und in Antwort darauf ein entsprechendes Ausgangssignal
bereitzustellen.
-
KURZBESCHREIBUNG DER FIGUREN
-
1 zeigt
grundlegende Schaltkreisarchitekturen für Differenzsignal-Verbindungen
des Spannungsmodus und des Strommodus.
-
2 zeigt
ein typisches Beispiel für
das Bonden einer integrierten Schaltung mit einem Glassubstrat,
welches auch als „Chip-On-Glas" (COG) bekannt ist.
-
3 zeigt
eine herkömmliche
Differenzsignalverbindung für
einen COG-Empfänger.
-
4 zeigt
ein Ersatzschaltbild für
die Differenzsignal-Verbindung von 3.
-
5 zeigt
ein System mit einer Leiterplatte bzw. Platine und COG-Schaltungsmodulen.
-
6 zeigt
eine Differenzsignal-Verbindung für einen COG-Empfänger gemäß einer
Ausführungsform
der vorliegenden Erfindung.
-
7 zeigt
ein Ersatzschaltbild für
die Differenzsignal-Verbindung von 6.
-
8 zeigt
ein Schaltungsschema für
einen Differenz-Unterschied-Fensterkomparator, der geeignet für die Verwendung
mit einer Terminations-Kompensationsschaltung gemäß einer
anderen Ausführungsform
der vorliegenden Erfindung ist.
-
9 zeigt
eine Differenzsignal-Verbindung mit einer Terminations-Kompensationsschaltung
für einen
COG-Empfänger
gemäß einer
anderen Ausführungsform
der vorliegenden Erfindung.
-
10 zeigt
ein Ersatzschaltbild für
die Differenzsignal-Verbindung mit Terminations-Kompensationsschaltung von 9.
-
11 zeigt
ein Beispiel zum Bereitstellen einer digitalen Steuerung als Teil
der Terminations-Kompensationsschaltung von 9.
-
12 zeigt
die Verwendung der Terminations-Kompensationsschaltung von 9,
um mehrere Differenzsignal-Terminationen mit einer integrierten
Schaltung zu kompensieren.
-
13 zeigt
eine alternative Ausführungsform
der Terminations-Kompensationsschaltung von 9.
-
DETAILLIERTE BESCHREIBUNG
-
Die
folgende detaillierte Beschreibung ist ein Beispiel für Ausführungsformen
der vorliegend beanspruchten Erfindung und nimmt auf die beigefügten Zeichnungen
Bezug. Diese Beschreibung ist nur zum Zwecke der Illustration bestimmt
und soll nicht in einer Weise verstanden werden, die den Schutzbereich
der vorliegenden Erfindung beschränkt. Die Ausführungsformen
werden in ausreichendem Detail beschrieben, um es dem Fachmann zu
ermöglichen, den
Gegenstand der Erfindung auszuführen,
und es versteht sich, dass andere Ausführungsformen mit einigen Änderungen
durchgeführt
werden können, ohne
den Geist und den Rahmen des Gegenstandes der Erfindung zu verlassen.
-
In
der vorliegenden Offenbarung versteht es sich, dass individuelle
Schaltungselemente, die beschrieben sind, in der Einzahl oder in
der Vielzahl vorliegen können,
falls sich aus dem Kontext nichts Gegenteiliges ergibt. Beispielsweise
kann der Begriff „Schaltung" entweder eine einzelne
Komponente oder eine Mehrzahl von Komponenten umfassen, die entweder
aktiv und/oder passiv sind und die verbunden sind oder auf andere
Weise miteinander gekoppelt sind (z. B. in Form von einem oder mehreren IC-Chips),
um die beschriebene Funktion durchzuführen. Darüberhinaus kann der Begriff „Signal" sich auf einen oder
mehrere Ströme,
eine oder mehrere Spannungen oder ein Datensignal beziehen. In den Zeichnungen
haben in der Regel miteinander verwandte Elemente gleiche oder miteinander
verwandte Bezugszeichen in Form von Buchstaben und/oder Zahlen.
Obwohl die vorliegende Erfindung im Zusammenhang mit Implementierungen
diskutiert wurde, die diskrete elektronische Schaltungen verwenden (vorzugsweise
in Form von einem oder mehreren IC-Chips) kann die Funktion sämtlicher
oder eines Teils der Schaltungen alternativ unter Verwendung eines
oder mehrerer programmierter Prozessoren implementiert sein, in
Abhängigkeit
von den Signalfrequenzen oder Datenraten, die zu verarbeiten sind.
-
Wie
in 6 zu sehen ist, umfasst die Topologie der ITO
Verbindung zwischen dem Glasrand und dem Display-Treiber-IC einen
IC eines differentiellen Empfängers
mit zwei zusätzlichen
Elektroden, oder Pins, pro differentieller Verbindung verglichen mit
einer herkömmlichen
Implementierung. Ein Paar DPTR, DMTR werden verwendet, um den Glasrand mit dem
Terminationswiderstand zu verbinden, und das andere Paar DPRC, DMRC wird verwendet,
um die Differenzspannung an dem Glasrand statt an den Empfängerpins
zu erfassen, d. h. die Erfassungseinrichtungen des Empfängers und
der Terminationswiderstand bzw. Abschlusswiderstand teilen sich
Eingabe/Ausgabe (Input/Output, I/O) Elektroden auf dem IC.
-
In 7 ist
ein Ersatzschaltbilddiagramm für die
Topologie der Schaltung von 6 gezeigt.
Wie allgemein bekannt ist, werden die Empfänger-Erfassungseinrichtungen
in der CMOS-Technologie
entweder durch P-Typ- oder N-Typ-Feldeffekttransistoren (P-MOSFETs
oder N-MOSFETs)
oder eine Kombination derselben gebildet. Die Eingangsimpedanz eines
MOSFET an seinem Gateterminal ist extrem hoch. Daher ist der Spannungsabfall über den ITO-Leiterbahnen
zwischen dem Glasrand und den Erfassungseinrichtungen, d. h. zwischen
DPF und DPRC und
zwischen DMF und DMRC sehr
niedrig und kann effektiv vernachlässigt werden.
-
Die
ITO-Leiterbahnen zwischen dem Glasrand und den Terminationswiderständen sollten
Widerstände
haben, die nicht höher
sind als die Hälfte des
anvisierten differentiellen Abschlusswiderstandes bzw. Terminationswiderstandes
für die
Verbindung minus einem vorbestimmten minimalen On-Chip-Terminationswiderstand,
wie unten diskutiert wird. Spezifische Werte dieser Widerstände sollten
basierend auf den jeweiligen Anwendungsanforderungen und den Eigenschaften
der zu verwendenden Materialien ermittelt werden. Vorgeschlagene Verhältnisse
können
beispielsweise 45% der benötigten
differentiellen Termination für
eine jede der ITO-Leiterbahnen und 10% für die On-Chip-Termination betragen.
Beispielsweise könnten
für einen
beabsichtigten totalen Terminationswiderstand RTR + 2·RP nominelle Werte 45 Ohm für den Widerstand
RP und 10 Ohm für den Widerstand RTR betragen.
Falls die Widerstände
der ITO-Leiterbahnen dicht bei oder nahezu gleich der Hälfte des
beabsichtigten differentiellen Terminationswiderstands für die Verbindung beträgt, kann
der On-Chip-Terminationswiderstand als
eine Schaltung mit sehr niedrigem Widerstand implementiert werden
(z. B. durch einen oder mehrere MOSFETs, die in einem Widerstandsmodus
betrieben werden) oder als eine Schaltung mit einem Widerstand von
praktisch Null (RTR = 0, z. B. in Form einer
ausgewählten
Länge eines
Leiters, der als Teil einer Metallschicht auf dem Chip ausgebildet
ist).
-
Vorzugsweise
sollten die Kanäle
der differentiellen Schnittstelle im wesentlichen ähnliche
Topologien, Dimensionen und physikalische Eigenschaften für die ITO-Verbindungen
zwischen dem Glasrand und dem Display-Treiber-IC aufweisen. Dies
gestattet, dass ähnliche
Steuerunganregungen während der
Kompensation auf alle Kanäle
angewendet werden, so dass vermieden wird, dass ein jeder Kanal separat
kompensiert zu werden braucht.
-
Unter
Bezugnahme auf 8 und 9 sind eine
Schaltung zur Nachahmung bzw. Kopie der ITO-Verbindung und eine
On-Chip-Erfassungs- und Terminationswiderstand-Kompensationsschaltung bzw. ein Ersatzschaltbild
gemäß der vorliegenden
Erfindung gezeigt. Wie darin gezeigt wird, wird eine Kopie oder
Nachahmung der ITO-Verbindung zwischen dem Glasrand und dem Differenzempfänger verwendet,
um den Widerstand der ITO-Leiterbahnen
zwischen dem Glasrand und dem Terminationswiderstand indirekt zu
messen. Diese Schnittstellenkopie sollte dieselbe Topologie, dieselben
Abmessungen und physikalischen Eigenschaften haben wie die Verbindungen
für die
Differenzkanäle.
Wie darin gezeigt ist, hat der Display-Treiber-IC fünf zusätzliche
Pins, um die Schnittstellenkopie mit der Kompensationsschaltung
für den
internen Terminationswiderstand zu verbinden. Die Kompensationsschaltung
umfasst eine Stromquelle ICAL, die einen
Präzisions-Referenzstrom
für die
Schnittstellenkopie über
Elektroden CF, DPF und
DMF bereitstellt. Eine Differenzspannung
VDPRC – VDMRC, die proportional zur Summe der Widerstände der
ITO-Leiterbahnen und des On-Chip-Terminationswiderstandes ist, tritt
zwischen den Differenzpaar-Eingangselektroden DPRC,
DMRC des Differenz-Unterschied-Fensterkomparators
auf. Der Differenz-Unterschied-Fensterkomparator
stellt Steuersignale UP, DN für
eine State Machine mit einer Analog/Digital-Wandlerschaltung (ADC,
Analog-to-Digital Conversion) bereit, um ein N-Bit langes Wort oder
Signal zum Steuern der On-Chip-Terminationswiderstände Rtr der Kompensationsschaltung und der Datensignal-Empfängerschaltung
bereitzustellen.
-
Wie
in 10 gezeigt ist, tritt eine erste Referenzspannung
VREFUP = ICAL·(RTRTARG – RTOL) an dem ersten Referenzeingang des Differenz-Unterschied-Fensterkomparators
auf, und eine zweite Referenzspannung VREFDN =
ICAL·(RTRTARG + RTOL) tritt
an einem zweiten Referenzeingang des Differenz-Unterschied-Fensterkomparators
auf. (Der Widerstand RTRTARG ist der angestrebte
Terminationswiderstandswert der differentiellen Schnittstelle, und
RTOL ist die Toleranz, mit der die Kompensation
diesen Terminationswiderstand steuern soll.) Der Differenz-Unterschied-Fenstervergleicher
vergleicht die gemessene Differenzspannung VDPRC – VDMRC mit den Referenzspannungen VREFUP, VREFDN, um
zu bestimmen, ob sie innerhalb eines vorbestimmten Toleranzfensters liegt.
-
Wenn
die gemessene Spannung innerhalb des erwünschten Toleranzfensters liegt,
wird keine Korrekturtätigkeit
benötigt.
Wenn die gemessene Spannung außerhalb
des Fensters liegt, wird eine Korrekturtätigkeit benötigt. Eine Korrekturtätigkeit wird
signalisiert, indem das Signal UP erklärt wird, wenn der Terminationswiderstand
Rtr erhöht
werden muss, und das Signal DN erklärt wird, wenn er verringert
werden muss, und es wird an den On-Chip-Terminationswiderstand Rtr angelegt,
indem der Wert Rtr des Terminationswiderstands
entweder erhöht
oder verringert wird, um den kombinierten Widerstandswert in das
Toleranzfenster zu bringen.
-
Der
Differenz-Unterschied-Fensterkomparator vergleicht die Differenzspannung
an den Glas-Rand-Elektroden
DPF, DMF mit den
Referenzspannungen. Daher wird der Spannungsabfall an irgendeinem
Segment des Pfades für
den Referenzstrom ICAL, welches nicht bei
der Erzeugung der erfassten Differenzspannung VDPRC – VDMRC verwendet wird, nicht für die Kalibration
verwendet, wodurch eine Flexibilität beim Routen dieser Signale
auf dem Glas und außerhalb
erreicht wird.
-
Wie
in 11 gezeigt ist, kann der On-Chip-Terminationswiderstand
wie gewünscht
entweder auf digitale oder analoge Weise gesteuert werden. Ein digital
gesteuerter Kompensationswiderstand kann über einen Satz von Widerständen realisiert
werden, die wie gezeigt durch Schalter gesteuert werden. In diesem
Fall wird der kombinierte Widerstand dieser Widerstandsbank binär codiert,
indem entweder die geeigneten Widerstandswerte ausgewählt werden
oder die korrekte Codierung für digitale
Steuersignale ausgewählt
wird, um eine monotone Steuerung des Terminationswiderstands zu garantieren.
Ein analog gesteuerter Widerstand kann eingestellt werden, indem
eine Gate-Spannung eines MOSFET eingestellt wird, der als spannungsgesteuerter
Widerstand gemäß an sich
bekannter Techniken verwendet wird. Oft wird digitalen Steuerungen aufgrund
ihrer besseren Rauschbeständigkeit
und Robustheit insgesamt der Vorzug gegeben.
-
In 12 ist
ein Beispiel gezeigt, bei dem On-Chip-Terminationswiderstände Rtr von mehreren Differenzkanälen mit
einem Steuerungssignal (digital oder analog) gesteuert werden können, welches
wie oben erläutert
an die On-Chip-Terminationswiderstände Rtr angelegt
wird.
-
In
der Darstellung von 13 umfasst eine alternative
Technik zum Steuern des On-Chip-Terminationswiderstandes
auf digitale Weise die Verwendung eines digitalen Speicherelements
(flüchtig
oder nicht-flüchtig),
z. B. eines RAM, ROM oder EEPROM, um das N-Bit lange Wort zum Steuern
der On-Chip-Abschlusswiderstände
Rtr bereitzustellen. Es können mehrere
Werte für
die Steuerungsdaten gespeichert werden, nachdem sie von der ADC-Schaltung (8)
empfangen wurden, oder gespeichert werden, nachdem sie von einer
ande ren Quelle (nicht gezeigt) für
digitale Steuerungsdaten empfangen wurden, beispielsweise von einem Off-Chip-Speicherelement
oder einer Programmierschaltung, in der vorbestimmte Steuerungsdaten
gespeichert oder erzeugt wurden. Als eine weitere Alternative kann
die Quelle der Steuerungsdaten außerhalb des Chips liegen, wobei
das N-Bit-Steuerungswort über
eine oder mehrere Schnittstellenelektroden empfangen wird.
-
Basierend
auf der vorhergehenden Diskussion wird leicht ersichtlich, dass,
obwohl die Terminationswiderstand-Steuerung gemäß der vorliegend beanspruchten
Erfindung zusätzliche
Elektroden für den
Display-Treiber-IC, zusätzliche
ITO-Leiterbahnen und etwas zusätzliche
Leistung für
die Kompensationsschaltung benötigt,
die resultierenden Vorteile der gesteuerten Differenz-Terminationswiderstände für einen
verbesserten Betrieb der Differenz-Schnittstelle signifikant sind.
Ferner gestattet die Terminationswiderstandssteuerung gemäß der vorliegenden Erfindung
eine Kompensation für
Unterschiede in Display-Modul-Designs, wenn unterschiedliches LCD-Glas
mit demselben Display-Treiber-IC verwendet wird, wodurch ein weiterer
Vorteil einer Interoperabilität
erreicht wird und dadurch die Kosten für die letztendliche Anwendung
gesenkt werden. Demgemäß stellt
die vorliegende Erfindung auf vorteilhafte Weise eine einfache und
zuverlässige
Kompensation für
On-Chip-Terminationen für
differentielle CMOS-Empfänger
bezüglich
der Widerstandsverluste in den ITO-Verbindungen in COG-Anwendungen bereit.
Obwohl die vorhergehende Diskussion im Zusammenhang mit Display-Treibern
für LCD-Displays geführt wurde,
versteht es sich ohne weiteres, dass die vorliegende Erfindung auch
in anderen Anwendungen verwendet werden kann, die CMOS-Differenzsignal-Schnittstellen
verwenden, um mit ICs zu kommunizieren, die auf eine Glasfläche gebondet sind.
-
Verschiedene
weitere Modifikationen und Änderungen
in der Struktur und im Verfahren des Betriebs der Erfindung sind
für den
Fachmann ersichtlich, ohne von dem Geist und Rahmen der Erfindung abzuweichen.
Obwohl die Erfindung in Zusammenhang mit spezifischen bevorzugten
Ausführungsformen
beschrieben wurde, versteht es sich, dass die Erfindung, wie sie
beansprucht ist, nicht auf solche spezifischen Ausführungsformen
beschränkt
sein soll. Vielmehr sollen die folgenden Ansprüche den Schutzbereich der vorliegenden
Erfindung definieren, und sie sollen die Strukturen und Verfahren,
die im Rahmen dieser Ansprüche
und deren Äquivalente liegen,
abdecken.