DE112018001207T5

DE112018001207T5 - IC, Treiber-IC, Anzeigesystem und Elektronisches Gerät

Info

Publication number: DE112018001207T5
Application number: DE112018001207.7T
Authority: DE
Inventors: Roh Yamamoto
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2017-03-07
Filing date: 2018-02-28
Publication date: 2019-11-21
Also published as: JP7083666B2; WO2018163021A1; CN110383098A; KR20190125311A; US20200013320A1; CN110383098B; JP2018146585A; US11011087B2

Abstract

Eine Testschaltung wird ohne Erhöhung einer Chipfläche in einem IC eingebaut. Der IC beinhaltet eine Vielzahl von Stiften, eine Vielzahl von Stromerfassungsschaltungen und eine Stromerzeugungsschaltung. Die Vielzahl von Stromerfassungsschaltungen verarbeitet Ströme parallel, die durch die Vielzahl von Stiften fließen, und erzeugt beispielsweise digitale Daten. Die Stromerfassungsschaltung beinhaltet einen Kondensator und erzeugt einen Referenzstrom, der der Menge an elektrischer Ladung des Kondensators entspricht. Die Menge an elektrischer Ladung kann durch eine Spannung, die in den Kondensator eingegeben wird, gesteuert werden, und daher kann der Bereich von Ausgangsströmen zur Stromerzeugung vergrößert werden. Der Referenzstrom wird zum Testen der Vielzahl von Stromerfassungsschaltungen verwendet. Der IC wird beispielsweise für einen Source-Treiber-IC eines Anzeigefeldes verwendet. In diesem Fall können Ströme, die durch Pixel bei dem Anzeigefeld fließen, durch die Vielzahl von Stromerfassungsschaltungen erfasst werden.

Description

Technisches Gebiet
In der Beschreibung werden beispielsweise die Zeichnungen und die Patentansprüche dieser Anmeldung (nachstehend als „diese Beschreibung und dergleichen“ bezeichnet), eine Halbleitervorrichtung, eine elektronische Komponente, ein elektronisches Gerät, Betriebsverfahren dafür und Herstellungsverfahren dafür beschrieben.
In dieser Beschreibung und dergleichen ist mit einer Halbleitervorrichtung eine Vorrichtung gemeint, bei der Halbleitereigenschaften genutzt werden, und sie bezeichnet eine Schaltung, die ein Halbleiterelement (z. B. einen Transistor, eine Diode oder eine Photodiode) beinhaltet, eine Vorrichtung, die die Schaltung beinhaltet, und dergleichen. Die Halbleitervorrichtung bedeutet auch jede Vorrichtung, die unter Nutzung von Halbleitereigenschaften arbeiten kann. Beispielsweise sind ein integrierter Schaltkreis, ein Chip, der einen integrierten Schaltkreis beinhaltet, und eine elektronische Komponente, die einen Chip in einem Paket beinhaltet, Beispiele für Halbleitervorrichtungen. Des Weiteren könnten eine Speichervorrichtung, eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Beleuchtungsvorrichtung, ein elektronisches Gerät und dergleichen an sich Halbleitervorrichtungen sein oder könnten jeweils eine Halbleitervorrichtung beinhalten.
Stand der Technik
Um Nachfragen nach einer größeren Anzahl von Graustufen und höherer Auflösung einer Anzeigevorrichtung oder dergleichen zu befriedigen, wird ein geeigneter IC (Treiber-IC) bei einer Treiberschaltung einer Anzeigevorrichtung, besonders bei einer Source-Treiberschaltung verwendet, bei der ein Datensignal aus einem Videosignal erzeugt wird (beispielsweise Nichtpatentdokument 1).
[Referenz]
[Patentdokument]
Für Pixel einer Aktivmatrix-Anzeigevorrichtung, bei der Licht emittierende Elemente verwendet werden, sind verschiedene Schaltungskonfigurationen vorgeschlagen worden. Ein Pixel ist im Allgemeinen mit mindestens einem Licht emittierenden Element, einem Auswahltransistor, der die Eingabe eines Graustufensignals in das Pixel steuert, und einem Ansteuertransistor, der das Licht emittierende Element ansteuert, versehen. Indem dem Licht emittierenden Element ein Drain-Strom, der durch den Ansteuertransistor fließt, zugeführt wird, kann das Licht emittierende Element Licht mit einer Leuchtdichte, die dem Wert des Drain-Stroms entspricht, emittieren.
Deshalb werden in dem Fall, in dem elektrische Eigenschaften (z. B. Schwellenspannung, Feldeffektbeweglichkeit) des Ansteuertransistors zwischen einer Vielzahl von Pixeln variieren, die einen Bildschirm einer Anzeigevorrichtung bilden, Schwankungen der Leuchtdichte des Licht emittierenden Elements erzeugt, auch wenn Graustufensignale mit der gleichen Spannung zugeführt werden. Schwankungen der elektrischen Eigenschaften des Ansteuertransistors zwischen einer Vielzahl von Pixeln sind eine der Ursachen einer Verringerung der Anzeigequalität einer Anzeigevorrichtung.
Für Aktivmatrix-Anzeigevorrichtungen hat die Anzahl von bereitgestellten Pixeln zugenommen, um höhere Auflösung zu erzielen, und mehrere hunderttausend bis mehrere zehn Millionen Pixel werden in einer Anzeigevorrichtung bereitgestellt. Bei einer allgemeinen Farbanzeigevorrichtung besteht ein Pixel aus drei Subpixeln, die Anzeigefarben von Rot, Grün und Blau (RGB) entsprechen. Beispielsweise beträgt in dem Fall, in dem die Bildschirmauflösung Full-HD ist, die Anzahl von Subpixeln 1366 × 768 × 3 (RGB) = 1.049.088; und in dem Fall, in dem die Auflösung 8K4K (Super Hi-Vision) ist, beträgt die Anzahl von Subpixeln 7.680 × 4.320 × 3 (RGB) = 33.177.600. Es ist sehr schwierig, dass Ansteuertransistoren einer großen Anzahl von Subpixeln die vollständig gleichen elektrischen Eigenschaften aufweisen. Daher wird vorgeschlagen, die elektrischen Eigenschaften eines Ansteuertransistors zu messen und die Leuchtdichte eines Licht emittierenden Elements zu korrigieren (z. B. Nichtpatentdokument 1).
In Nichtpatentdokument 1 handelt es sich bei jedem der Transistoren in Subpixeln und einem Abtasttreiber, die in einer Anzeigevorrichtung enthalten sind, um einen Transistor mit einem Kanal, der unter Verwendung eines Metalloxids gebildet wird. In dieser Beschreibung und dergleichen wird ein Transistor, dessen Kanal unter Verwendung eines Metalloxids gebildet wird, als Metalloxidtransistor, Oxidhalbleiter-(oxide semiconductor) Transistor oder OS-Transistor bezeichnet.
[Referenz]
[Nichtpatentdokument]
[Nichtpatentdokument 1] R. Yamamoto et al., „13.3-inch 8k4k 664-ppi 120-Hz 12-bit OLED Display Using Top-Gate Self-Aligned CAAC-OS FETs and 12-bit Source Driver Ics", SID Symposium Digest of Technical Papers, Vol. 47, 2016, S. 53-56.
Offenbarung der Erfindung
Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine neuartige Testschaltung bereitzustellen, Durchführen eines sehr zuverlässigen Tests zu ermöglichen, eine Halbleitervorrichtung bereitzustellen, die einen breiten Bereich von Ausgangsströmen aufweist, Anpassen des Werts eines Ausgangsstroms mit hoher Genauigkeit zu ermöglichen, und die Schaltungsfläche zu verringern.
Es sei angemerkt, dass die Beschreibung mehrerer Aufgaben dem Vorhandensein jeweiliger Aufgaben nicht im Wege steht. Eine Ausführungsform der vorliegenden Erfindung muss nicht unbedingt alle oben angegebenen Aufgaben erfüllen. Andere Aufgaben als die vorstehend angegebenen Aufgaben werden aus der Erläuterung dieser Beschreibung und dergleichen ersichtlich, und solche Aufgaben könnten Aufgaben einer Ausführungsform der vorliegenden Erfindung sein.

(1) Eine Ausführungsform der vorliegenden Erfindung ist ein IC, der eine Vielzahl von Stiften, eine Vielzahl von Stromerfassungsschaltungen und eine Stromerzeugungsschaltung beinhaltet. Die Vielzahl von Stromerfassungsschaltungen verarbeitet Ströme parallel, die durch die Vielzahl von Stiften fließen. Die Stromerzeugungsschaltung beinhaltet einen Kondensator und erzeugt einen Referenzstrom, der der Menge an elektrischer Ladung des Kondensators entspricht. Der Referenzstrom wird verwendet, um die Vielzahl von Stromerfassungsschaltungen zu testen.
(2) Ein IC einer Ausführungsform der vorliegenden Erfindung beinhaltet erste bis K-te Stifte (K ist eine ganze Zahl von größer als oder gleich 2 ist), erste bis K-te Stromerfassungsschaltungen und eine Stromerzeugungsschaltung, die einen ersten Kondensator beinhaltet. Eine j-te Stromerfassungsschaltung (j ist eine ganze Zahl von größer als oder gleich 1 und kleiner als oder gleich N) erfasst einen Strom, der durch einen j-ten Stift fließt. Die Stromerzeugungsschaltung erzeugt einen Referenzstrom, der der Menge an elektrischer Ladung entspricht, die von dem ersten Kondensator gehalten wird. Der Referenzstrom wird nacheinander in die ersten bis K-ten Stromerfassungsschaltungen eingegeben, um die ersten bis K-ten Stromerfassungsschaltungen zu testen.
(3) Der IC der vorstehenden Ausführungsform (2) beinhaltet ferner eine erste Schaltung, eine zweite Schaltung, eine dritte Schaltung und eine Leitung. Die erste Schaltung steuert die elektrische Verbindung zwischen dem j-ten Stift und der j-ten Stromerfassungsschaltung. Die zweite Schaltung steuert die Eingabe des Referenzstroms in die Leitung. Die dritte Schaltung wählt aus den ersten bis K-ten Stiften einen Stift aus, der elektrisch mit der Leitung zu verbinden ist.
(4) Bei dem IC der vorstehenden Ausführungsform (2) beinhaltet die Stromerzeugungsschaltung einen ersten Schalter, einen zweiten Schalter, einen ersten Knoten und einen zweiten Knoten. Eine erste Spannung wird in einen ersten Anschluss des ersten Kondensators eingegeben. Eine zweite Spannung wird in den ersten Knoten eingegeben. Der erste Schalter steuert die elektrische Verbindung zwischen dem ersten Knoten und einem zweiten Anschluss des ersten Kondensators. Der zweite Schalter steuert die elektrische Verbindung zwischen dem zweiten Knoten und dem zweiten Anschluss des ersten Kondensators. Die Stromerzeugungsschaltung gibt einen Strom, der durch den zweiten Knoten fließt, als Referenzstrom aus.
(5) Bei dem IC der vorstehenden Ausführungsform (2) beinhaltet die Stromerzeugungsschaltung einen ersten Schalter, einen zweiten Schalter, einen ersten Knoten, einen zweiten Knoten, einen dritten Knoten, eine erste Auswahlschaltung und eine zweite Auswahlschaltung. Eine erste Spannung wird in einen ersten Anschluss des ersten Kondensators eingegeben. Der erste Schalter steuert die elektrische Verbindung zwischen dem ersten Knoten und einem zweiten Anschluss des ersten Kondensators. Der zweite Schalter steuert die elektrische Verbindung zwischen dem zweiten Knoten und dem zweiten Anschluss des ersten Kondensators. Die erste Auswahlschaltung wählt aus einer Vielzahl von Spannungen eine Spannung aus und gibt die ausgewählte Spannung in den ersten Knoten ein. Die zweite Auswahlschaltung wählt aus dem ersten Knoten und dem zweiten Knoten einen Knoten aus. Ein Strom, der durch den ausgewählten Knoten fließt, wird als Referenzstrom ausgegeben.
(6) Bei dem IC einer beliebigen der vorstehenden Ausführungsformen (2) bis (5) beinhaltet jede der ersten bis K-ten Stromerfassungsschaltungen eine Strom-Spannungs-Wandlerschaltung. Die Strom-Spannungs-Wandlerschaltung beinhaltet eine Verstärkerschaltung, einen zweiten Kondensator und einen dritten Schalter. Die Verstärkerschaltung beinhaltet einen invertierenden Eingangsanschluss, einen ersten nicht invertierenden Eingangsanschluss, einen zweiten nicht invertierenden Eingangsanschluss und einen Ausgangsanschluss. Ein erster Anschluss und ein zweiter Anschluss des zweiten Kondensators sind elektrisch mit dem invertierenden Eingangsanschluss bzw. dem Ausgangsanschluss verbunden. Der dritte Schalter steuert die elektrische Verbindung zwischen dem invertierenden Eingangsanschluss und dem Ausgangsanschluss.
(7) Bei dem IC einer beliebigen der vorstehenden Ausführungsformen (2) bis (5) beinhaltet jede der ersten bis K-ten Stromerfassungsschaltungen eine Strom-Spannungs-Wandlerschaltung. Die Strom-Spannungs-Wandlerschaltung beinhaltet eine Verstärkerschaltung, einen zweiten Kondensator und einen dritten Schalter. Die Verstärkerschaltung beinhaltet einen invertierenden Eingangsanschluss, einen ersten nicht invertierenden Eingangsanschluss, einen zweiten nicht invertierenden Eingangsanschluss und einen Ausgangsanschluss. Die Verstärkerschaltung verstärkt eine Differenz zwischen einer Spannung des invertierenden Eingangsanschlusses und einer durchschnittlichen Spannung der Spannungen des ersten nicht invertierenden Eingangsanschlusses und des zweiten nicht invertierenden Eingangsanschlusses. Ein erster Anschluss und ein zweiter Anschluss des zweiten Kondensators sind elektrisch mit dem invertierenden Eingangsanschluss und dem Ausgangsanschluss verbunden. Der dritte Schalter steuert die elektrische Verbindung zwischen dem invertierenden Eingangsanschluss und dem Ausgangsanschluss.
(8) Bei dem IC der vorstehenden Ausführungsform (6) oder (7) wird der dritte Schalter der Strom-Spannungs-Wandlerschaltung durch ein erstes Signalpaar gesteuert. Die Stromerzeugungsschaltung beinhaltet eine Verzögerungsschaltung. Die Verzögerungsschaltung verzögert das erste Signalpaar, um ein zweites Signalpaar zu erzeugen, und verzögert das zweite Signalpaar, um ein drittes Signalpaar zu erzeugen. Der erste Schalter wird durch das zweite Signalpaar gesteuert. Der zweite Schalter wird durch das dritte Signalpaar gesteuert.
(9) Eine weitere Ausführungsform der vorliegenden Erfindung ist ein Treiber-IC, bei dem der IC einer beliebigen der vorstehenden Ausführungsformen (1) bis (8) mit einem Treiberabschnitt versehen ist. Der Treiberabschnitt verarbeitet ein Bildsignal, das von außen eingegeben wird, und erzeugt ein Graustufensignal.

In dieser Beschreibung und dergleichen können Ordnungszahlen, wie z. B. „erstes“, „zweites“ und „drittes“, verwendet werden, um die Reihenfolge zu zeigen. Alternativ werden in einigen Fällen die Ordnungszahlen verwendet, um eine Verwechslung zwischen Komponenten zu vermeiden. In einem derartigen Fall schränken die Ordnungszahlen die Anzahl der Komponenten nicht ein. Beispielsweise kann man den Ausdruck „erstes“ durch den Ausdruck „zweites“ oder „drittes“ in der Beschreibung einer Ausführungsform der vorliegenden Erfindung ersetzen.
Ein Transistor weist drei Anschlüsse auf: ein Gate, eine Source und einen Drain. Das Gate ist ein Steueranschluss zum Steuern des Ein-/Ausschaltzustands des Transistors. Zwei Anschlüsse, die als Source und Drain dienen, sind Eingangs-/Ausgangsanschlüsse des Transistors. Funktionen der Eingangs-/Ausgangsanschlüsse des Transistors hängen vom Typ (n-Kanal-Typ oder p-Kanal-Typ) und von den Pegeln der Potentiale ab, die an die Anschlüsse angelegt werden, und einer der zwei Anschlüsse dient als Source und der andere dient als Drain. Somit können die Begriffe „Source“ und „Drain“ in dieser Beschreibung und dergleichen miteinander vertauscht werden. In dieser Beschreibung und dergleichen können die zwei Anschlüsse außer dem Gate als erster Anschluss und zweiter Anschluss der Einfachheit halber bezeichnet werden.
Ein Knoten kann in Abhängigkeit von der Schaltungskonfiguration, der Bauteilstruktur oder dergleichen als Anschluss, Leitung, Elektrode, leitende Schicht, Leiter, Verunreinigungsbereich oder dergleichen bezeichnet werden. Außerdem kann ein Anschluss, eine Leitung oder dergleichen als Knoten bezeichnet werden.
In vielen Fällen bezeichnet eine Spannung eine Potentialdifferenz zwischen einem bestimmten Potential und einem Referenzpotential (z. B. einem Erdpotential (GND) oder einem Source-Potential). Daher kann eine Spannung als Potential bezeichnet werden und vice versa. Es sei angemerkt, dass ein Potential einen relativen Wert aufweist; deshalb bedeutet GND nicht notwendigerweise 0 V.
In dieser Beschreibung und dergleichen können die Begriffe „Film“ und „Schicht“ je nach Sachlage oder Umständen ausgetauscht werden. Beispielsweise kann in einigen Fällen der Begriff „leitender Film“ anstelle des Begriffs „leitende Schicht“ verwendet werden, und der Begriff „Isolierschicht“ kann anstelle des Begriffs „Isolierfilm“ verwendet werden.
In dieser Beschreibung und dergleichen bedeutet ein Ausdruck „X und Y sind verbunden“, dass X und Y elektrisch verbunden sind, dass X und Y funktionell verbunden sind und dass X und Y direkt verbunden sind. Dementsprechend ist ohne Beschränkung auf eine vorbestimmte Verbindungsbeziehung, beispielsweise auf eine in den Zeichnungen oder den Texten dargestellte Verbindungsbeziehung, eine weitere Verbindungsbeziehung in den Zeichnungen oder den Texten enthalten. Hier stellen X und Y jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, eine leitende Schicht oder einen Halbleiterbereich) dar.
Eine Ausführungsform der vorliegenden Erfindung kann eine neuartige Halbleitervorrichtung oder ein neuartiges Verfahren zum Betreiben der Halbleitervorrichtung bereitstellen.
Es sei angemerkt, dass die Beschreibung der mehreren Wirkungen das Vorhandensein weiterer Wirkungen nicht ausschließt. Bei einer Ausführungsform der vorliegenden Erfindung muss man nicht notwendigerweise alle vorstehend beschriebene Wirkungen erzielen. Bei einer Ausführungsform der vorliegenden Erfindung sind eine andere Aufgabe als die vorstehenden Aufgaben, eine andere Wirkung als die vorstehenden Wirkungen und ein neuartiges Merkmal aus der Erläuterung der Beschreibung und der Zeichnungen ersichtlich.
Figurenliste

1 ist ein Funktionsblockdiagramm, das ein Strukturbeispiel für einen IC darstellt.
2 ist ein Schaltplan, der ein Strukturbeispiel für eine Einheitsschaltung einer Stromerfassungsschaltung darstellt.
3 ist ein Schaltplan, der ein Strukturbeispiel für eine Stromerzeugungsschaltung darstellt.
4A ist ein Ablaufdiagramm, das ein Beispiel für einen Vorgang in einem Stromerfassungsmodus zeigt, 4B ist ein Ablaufdiagramm, das ein Beispiel für eine IV-Sequenz und eine AD-Sequenz zeigt. 4C ist ein Ablaufdiagramm, das ein Beispiel für eine RD-Sequenz zeigt.
5A bis 5E sind Schaltpläne zum Beschreiben eines Betriebsbeispiels in einem Stromerfassungsmodus.
6A ist ein Ablaufdiagramm, das ein Beispiel für einen Vorgang in einem Testmodus zeigt, und 6B ist ein Ablaufdiagramm, das ein Beispiel für eine IV-Sequenz und eine AD-Sequenz zeigt.
7 ist ein Funktionsblockdiagramm, das ein Strukturbeispiel für einen Source-Treiber-IC (SD-IC) darstellt.
8 ist ein Funktionsblockdiagramm, das ein Strukturbeispiel für einen Source-Treiber- (SDR-) Abschnitt darstellt.
9 ist ein Funktionsblockdiagramm, das ein Strukturbeispiel für einen Stromerfassungs- (CSN-) Abschnitt darstellt.
10 ist ein Schaltplan, der ein Strukturbeispiel für einen Stromerzeugungsabschnitt darstellt.
11 ist ein Schaltplan, der ein Strukturbeispiel für eine Stromerzeugungsschaltung und eine Testschaltung darstellt.
12 ist eine Wahrheitstabelle eines Decoders und eine Entsprechungstabelle zwischen einem Steuersignal einer Schaltmatrix und einem Stromerfassungsmodus.
13A bis 13C sind jeweils ein Diagramm zum Beschreiben eines Stromerfassungsmodus und eine Schaltungsstruktur einer Schaltmatrix.
14 ist ein Schaltplan, der ein Strukturbeispiel für eine Stromerfassungsschaltung und eine Testschaltung darstellt.
15A ist ein Ablaufdiagramm, das ein Beispiel für einen Vorgang in einem Stromerfassungsmodus zeigt, und 15B ist ein Ablaufdiagramm, das ein Beispiel für eine RD-Sequenz zeigt.
16 ist ein Ablaufdiagramm, das ein Beispiel für eine IV-Sequenz und eine AD-Sequenz zeigt.
17 ist ein Ablaufdiagramm, das ein Beispiel für einen Vorgang in einem Testmodus zeigt.
18 ist ein Ablaufdiagramm, das ein Beispiel für eine IV-Sequenz und eine AD-Sequenz in einem Testmodus zeigt.
19A ist ein Blockdiagramm, das ein Strukturbeispiel für ein Anzeigesystem darstellt, und 19B ist eine schematische Ansicht, die eine Verbindungsstruktur zwischen einem SD-IC und einem Pixelarray darstellt.
20A und 20B sind Diagramme, die Strukturbeispiele für ein Pixelarray darstellen.
21A und 21B sind Diagramme, die Strukturbeispiele für einen Schaltstromkreis darstellen.
22 ist ein Diagramm, das ein Beispiel für eine Verbindungsstruktur zwischen einem Pixelarray, einer Gate-Treiberschaltung und einem SD-IC darstellt.
23 ist ein Flussdiagramm, das ein Beispiel für einen Stromerfassungsvorgang eines Anzeigesystems zeigt.
24 ist ein vereinfachter Schaltplan zum Beschreiben eines Beispiels für einen Stromerfassungsvorgang.
25 ist ein vereinfachter Schaltplan zum Beschreiben eines Beispiels für einen Stromerfassungsvorgang.
26A bis 26C sind Schaltpläne, die jeweils ein Strukturbeispiel für ein Pixelarray darstellen.
27 ist ein Schaltplan, der ein Strukturbeispiel für ein Pixelarray darstellt.
28A und 28B sind Schaltpläne, die Strukturbeispiele für ein Subpixel darstellen.
29 ist eine Querschnittsansicht, die ein Strukturbeispiel für ein Anzeigefeld darstellt.
30A und 30B sind Querschnittsansichten, die Strukturbeispiele für ein Anzeigefeld darstellen.
31A bis 31D sind Darstellungen, die jeweils ein Strukturbeispiel für ein elektronisches Gerät darstellen.
32A bis 32C sind Darstellungen, die Strukturbeispiele für ein elektronisches Gerät darstellen.
33A und 33B sind Darstellungen, die Strukturbeispiele für ein elektronisches Gerät darstellen.
34 zeigt Ergebnisse von Stromwerten, die erhalten werden, wenn ein CSN-Abschnitt eines hergestellten SD-IC in einem Testmodus betrieben wird.

Beste Methode zum Durchführen der Erfindung
Nachstehend werden Ausführungsformen der vorliegenden Erfindung beschrieben. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf die folgende Beschreibung beschränkt ist. Es erschließt sich einem Fachmann ohne Weiteres, dass Modi und Details der vorliegenden Erfindung auf verschiedene Weise verändert werden können, ohne dabei von dem Erfindungsgedanken und dem Schutzbereich der vorliegenden Erfindung abzuweichen. Daher wird eine Ausführungsform der vorliegenden Erfindung nicht als auf die folgende Beschreibung der Ausführungsformen und des Beispiels beschränkt angesehen.
Beliebige der nachstehend beschriebenen Ausführungsformen können je nach Bedarf kombiniert werden. Wenn mehrere Strukturbeispiele (darunter auch ein Beispiel für ein Herstellungsverfahren, ein Beispiel für ein Betriebsverfahren, ein Anwendungsbeispiel und dergleichen) bei einer Ausführungsform gezeigt werden, können ferner beliebige der Strukturbeispiele je nach Bedarf kombiniert werden, und beliebige der Strukturbeispiele können mit einem oder mehreren Strukturbeispielen, die bei den anderen Ausführungsformen und dem Beispiel beschrieben werden, kombiniert werden.
In den Zeichnungen werden gleiche Elemente, Elemente mit ähnlichen Funktionen, Elemente, die aus dem gleichen Material ausgebildet werden, Elemente, die gleichzeitig ausgebildet werden, und dergleichen mitunter durch die gleichen Bezugszeichen dargestellt, und ihre Beschreibung wird in einigen Fällen nicht wiederholt.
Wenn die gleichen Bezugszeichen für eine Vielzahl von Elementen verwendet werden und diese Elemente voneinander zu unterscheiden sind, kann „_1“, „_2“, „[n]“, „[m, n]“ oder dergleichen den Bezugszeichen hinzugefügt werden. Beispielsweise kann dann, wenn eine Vielzahl von Leitungen ML jeweils voneinander unterschieden wird, die Leitung ML in einer zweiten Spalte (oder einer zweiten Zeile) als Leitung ML[2] beschrieben werden.
In dieser Beschreibung kann ein Stromversorgungspotential VDD mit „Potential VDD“, „VDD“ oder dergleichen abgekürzt werden. Das Gleiche gilt für weitere Komponenten (z. B. ein Signal, eine Spannung, eine Schaltung, ein Element, eine Elektrode und eine Leitung).
In den Zeichnungen ist die Größe, die Dicke einer Schicht oder der Bereich in einigen Fällen der Klarheit halber übertrieben dargestellt. Deshalb ist die Größe, die Dicke einer Schicht oder der Bereich nicht auf das dargestellte Größenverhältnis beschränkt. Es sei angemerkt, dass die Zeichnungen schematische Ansichten sind, die ideale Beispiele zeigen, und dass Ausführungsformen der vorliegenden Erfindung nicht auf Formen oder Werte, welche in den Zeichnungen gezeigt sind, beschränkt sind. Beispielsweise können die folgenden Schwankungen mit eingeschlossen werden: Schwankungen eines Signals, einer Spannung oder eines Stroms aufgrund eines Rauschens oder einer Zeitdifferenz.
(Ausführungsform 1)
Bei dieser Ausführungsform wird ein IC beschrieben, der eine Stromerfassungsfunktion aufweist. 1 ist ein Funktionsblockdiagramm des IC.
Ein IC 100, der in 1 dargestellt ist, beinhaltet einen Strom-Spannungs-Wandlungs-Abschnitt 110, einen Sample-and-Hold-Abschnitt 112, einen Analog-Digital-Wandlungs-Abschnitt 113, einen Ausgangstreiber 114, einen Schalterabschnitt 117, einen Pegelverschieber- (level shift, LS-) Abschnitt 121, einen Logikabschnitt 122, einen Logikabschnitt 123, einen Logik/Pegelverschieber- (logic/level shift, LOG/LS-) Abschnitt 124, eine Stromerzeugungsschaltung 125, eine Schaltermatrix 128, einen Schalterabschnitt 129, eine Leitung TM81, eine Leitung TM82, einen Kondensator Cn81 und einen Kondensator Cn82.
Der IC 100 beinhaltet eine Vielzahl von Stiften, wie z. B. einen Stift PMV1, einen Stift PMV2 und 2N Stifte PI (N ist eine ganze Zahl von größer als oder gleich 1). Die Anzahl von Stromeingabekanälen in dem IC 100 beträgt 2N, und 2N Stifte PI sind Stifte zur Stromeingabe.
Der Ausdruck „Stift PI[1]“ oder dergleichen wird nachstehend verwendet, um einen der 2N Stifte PI zu identifizieren. Der Ausdruck „Stift PI“ bezeichnet einen beliebigen Stift PI. Das Gleiche gilt für andere Komponenten. Als andere Identifikationszeichen zum Identifizieren der Komponenten werden „_1“, [1,2] und der gleichen verwendet.
Der IC 100 erfasst Ströme parallel, die durch die Stifte PI der N ungeradzahligen Kanäle (oder N geradzahligen Kanäle) fließen. Ströme, die von den N Stiften PI eingegeben werden, werden bei den Abschnitten 110, 112 und 113 parallel verarbeitet und in N parallele digitale Daten umgewandelt. Der Ausgangstreiber 114 wandelt die N digitalen Daten in serielle digitale Daten um und gibt die seriellen digitalen Daten als Signal CMDO nach außen aus. Der Strom-Spannungs-Wandlungs-Abschnitt 110 beinhaltet N Einheitsschaltungen, um die Stromerfassungsverarbeitung zu parallelisieren. Das Gleiche gilt für den Sample-and-Hold-Abschnitt 112, den Analog-Digital-Wandlungs-Abschnitt 113 und dergleichen. Daher ist die Anzahl von Einheitsschaltungen des Strom-Spannungs-Wandlungs-Abschnitts 110 kleiner als diejenige der Stifte PI.
Der Strom-Spannungs-Wandlungs-Abschnitt 110 beinhaltet N Strom-Spannungs-Wandlerschaltungen (I/V-Schaltungen) 130. Die I/V-Schaltung 130 wird unter Verwendung einer Stromeingabeintegratorschaltung gebildet und beinhaltet eine Verstärkerschaltung 131, einen Kondensator Civ und einen Schalter SWiv. Der Kondensator Civ ist ein Integratorkondensator. Der Sample-and-Hold-Abschnitt 112 beinhaltet N Sample-and-Hold-Schaltungen (S/H-Schaltungen) 132. Die S/H-Schaltung 132 beinhaltet einen Kondensator Csh und einen Schalter SWsh. Der Analog-Digital-Wandlungs-Abschnitt 113 beinhaltet N Analog-Digital-Wandlerschaltungen (A/D-Schaltungen) 133.
Der Schalterabschnitt 117 beinhaltet N Schaltermatrizen 137. Die Schaltermatrix 137 beinhaltet einen Schalter SW71, einen Schalter SW72, einen Schalter SW73, einen Schalter SW74, einen Schalter SW75 und einen Schalter SW76. Die Schalter SWiv, SWsh und SW71 bis SW76 sind analoge Schalter.
Eine Testschaltung zum Testen des Strom-Spannungs-Wandlungs-Abschnitts 110 ist in dem IC 100 eingebaut. Die Testschaltung beinhaltet den LOG/LS-Abschnitt 124, die Stromerzeugungsschaltung 125, die Schaltermatrix 128, den Schalterabschnitt 129, den Kondensator Cn81 und den Kondensator Cn82.
Die Stromerzeugungsschaltung 125 erzeugt einen Strom IRFINT. Der Strom IRFINT ist ein Referenzstrom, der zum Testen des Strom-Spannungs-Wandlungs-Abschnitts 110 verwendet wird. Die Stromerzeugungsschaltung 125 beinhaltet einen Knoten Nt, einen Schalter SWt, einen Schalter SWtb, einen Kondensator Ct und eine Verzögerungsschaltung 125a.
Der Schalterabschnitt 129 beinhaltet die Leitung TM81, die Leitung TM82 und N Schaltstromkreise 139. Der Schalterabschnitt 129 dient als Demultiplexer (DEMUX) und wählt derart zwei der 2N Stifte PI aus, dass sie die elektrische Verbindung mit den Leitungen TM81 und TM82 aufweisen. Jede der Leitungen TM81 und TM82 dient als Pfad des Stroms IRFINT.
Die Schaltermatrix 128 weist die gleiche Schaltungsstruktur wie die Schaltermatrix 137 auf und beinhaltet einen Schalter SW81, einen Schalter SW82, einen Schalter SW83, einen Schalter SW84, einen Schalter SW85 und einen Schalter SW86. Die Schaltermatrix 128 weist Funktionen des DeMUX und einer Vorladeschaltung auf. Die Schaltermatrix 128 wählt eine der Leitungen TM81 und TM82 aus, an die der Strom IRFINT ausgegeben wird, und lädt die Leitung TM81 und TM82 vor.
Eine Spannung VDDD, eine Spannung VDDA, eine Spannung VSSD, eine Spannung VSSA, eine Spannung CMVRI und eine Spannung CMVRC werden in den IC 100 eingegeben. Jede der Spannungen VDDD und VDDA ist eine Stromversorgungsspannung auf Seite des hohen Pegels. Jede der Spannungen VSSD und VSSA ist eine Stromversorgungsspannung auf Seite des niedrigen Pegels und ist beispielsweise ein Erdpotential. Jede der Spannungen VDDD und VSSD ist eine Stromversorgungsspannung für eine digitale Schaltung. Jede der Spannungen VDDA und VSSA ist eine Stromversorgungsspannung für eine analoge Schaltung. Der Stift PMV1 ist ein Stift zum Eingeben einer Spannung CMVRI. Der Stift PMV2 ist ein Stift zum Eingeben einer Spannung CMVRC.
Verschiedene Signale, wie z. B. ein Signal CMPRE, ein Signal CMREV, ein Signal CMSET, ein Signal CMSH, ein Signal RTCM, ein Signal TDCLK und ein Signal TDSP, werden in den IC 100 eingegeben.
Die Signale CMPRE, CMREV, CMSET und CMSH werden in einen Pegelverschieberabschnitt 121 eingegeben. Der Pegelverschieberabschnitt 121 ist eine Schaltung zum Umwandeln eines digitalen Signals in ein Signal für eine analoge Schaltung, wandelt ein digitales Signal in ein Differenzsignal um und verschiebt den Pegel des Differenzsignals. In dieser Beschreibung und dergleichen werden Bezugszeichen, bei denen den Symbolen, die für ein digitales Signal verwendet werden, „H“ oder „BH“ hinzugefügt wird, als Symbole für ein derartiges Differenzsignal verwendet. Zum Beispiel wird ein Paar von Differenzsignalen, die dem Signal CMPRE entsprechen, durch „CMPREH“ und „CMPREBH“ dargestellt. Das Signal CMPREH ist ein Signal mit der gleichen Logik wie das Signal CMPRE, und das Signal CMPREBH ist ein invertiertes Signal des Signals CMPRH.
Das Signal CMPRE ist ein Signal, das das Vorladen des Stifts PI steuert. Das Signal CMREV ist ein Signal, das bestimmt, ob der Kanal, für den ein Strom erfasst wird, ein ungeradzahliger Kanal oder ein geradzahliger Kanal ist. Das Signal CMSET ist ein Steuersignal zum Offset-Abgleich der I/V-Schaltung 130. Das Signal CMSH ist ein Steuersignal zum Abtastvorgang der S/H-Schaltung 132.
Das Signal CMPREH, das Signal CMPREBH, das Signal CMREVH und das Signal CMREVBH werden in den Schalterabschnitt 117 und die Schaltermatrix 128 eingegeben. Das Signal CMSETH und das Signal CMSETBH werden in den Strom-Spannungs-Wandlungs-Abschnitt 110 und die Stromerzeugungsschaltung 125 eingegeben. Das Signal CMSHH und das Signal CMSHBH werden in den S/H-Abschnitt 112 eingegeben.
Der Logikabschnitt 122 verarbeitet ein externes Signal und erzeugt ein Steuersignal für den Analog-Digital-Wandlungs-Abschnitt 113. Steuersignale werden von dem Logikabschnitt 122 und von außen in den Analog-Digital-Wandlungs-Abschnitt 113 eingegeben.
Die Signale RTCM, TDCLK und TDSP werden in den Logikabschnitt 123 eingegeben. Das Signal RTCM ist ein Signal zum Bestimmen des Betriebsmodus des IC 100. Der Betriebsmodus des IC 100 wird grob in einen Stromerfassungsmodus, in dem Ströme erfasst werden, die durch die Stifte PI fließen, und einen Testmodus, in dem der Betrieb einer internen Schaltung geprüft wird, eingeteilt werden. Der Testmodus wird beispielsweise bei der Prüfung vor dem Versand des IC 100 ausgeführt.
Der Logikabschnitt 123 gibt an einen des Ausgangstreibers 114 und des LOG/LS-Abschnitts 124 gemäß dem Signal RTCM das Signal TDSP und das Signal TDCLK aus. Das Signal TDSP ist ein Startimpulssignal, und das Signal TDCLK ist ein Taktsignal. Der Ausgangstreiber 114 wandelt N digitale Signale, die von dem Analog-Digital-Wandlungs-Abschnitt 113 ausgegeben werden, in ein serielles digitales Signal um und gibt gemäß den Signalen TDCLK und TDSP das Signal CMDO aus. Die Signale RTCM, TDCLK und TDSP werden in den LOG/LS-Abschnitt 124 eingegeben. Der LOG/LS-Abschnitt 124 verarbeitet die Eingangssignale, um Steuersignale für den Analog-Digital-Wandlungs-Abschnitt 113 und den Schalterabschnitt 129 zu erzeugen.
<<Stromerfassungsschaltung>>
Bei dem IC 100 ist eine Stromerfassungsschaltung für zwei Eingabekanäle bereitgestellt. 2 stellt eine Einheitsschaltung der Stromerfassungsschaltung und ein Strukturbeispiel für eine Schaltung dar, die für einen Test der Einheitsschaltung verwendet wird.
Es sei angemerkt, dass, obwohl die Signale CMSETH und CMSETBH von dem Pegelverschieberabschnitt 121 in den Schalter SWiv eingegeben werden, 2 nur das Signal CMSETH darstellt, mit dem der Schalter SWiv eingeschaltet wird, wenn das Signal CMSET auf einem hohen Pegel („H“) liegt. Das Gleiche gilt für Signale, die in Schalter eingegeben werden, in 2 und anderen Zeichnungen.
Die Einheitsschaltung der Stromerfassungsschaltung beinhaltet die I/V-Schaltung 130, die S/H-Schaltung 132 und die A/D-Schaltung 133. Die Einheitsschaltung wird der Einfachheit halber als CM-Schaltung 140 bezeichnet. Die CM-Schaltung 140[h] (h ist eine ganze Zahl von größer als oder gleich 1 und kleiner als oder gleich N) erfasst Ströme, die durch einen Stift PI[2h-1] und einen Stift PI[2h] fließen. Die Schaltermatrix 137[h] wählt den Stift PI aus, der das Überwachungsziel der CM-Schaltung 140[h] ist. Ein Schaltungsstrukturbeispiel für die Schaltermatrix 137[h] wird nachstehend beschrieben.
Der Schalter SW71 steuert die elektrische Verbindung zwischen dem Stift PI[2h-1] und dem Stift PMV1. Der Schalter SW72 steuert die elektrische Verbindung zwischen dem Stift PI[2h] und dem Stift PMV1. Das Ein-/Ausschalten des Schalters SW71 und des Schalters SW72 wird durch die Signale CMPREH und CMPREBH gesteuert.
Der Schalter SW73 steuert die elektrische Verbindung zwischen dem Stift PI[2h-1] und einem invertierenden Eingangsanschluss (nachstehend als Anschluss INM bezeichnet) einer Verstärkerschaltung 131[h]. Der Schalter SW74 steuert die elektrische Verbindung zwischen dem Stift PI[2h] und einem nicht invertierenden Eingangsanschluss (nachstehend als Anschluss INP bezeichnet) der Verstärkerschaltung 131[h]. Der Schalter SW75 steuert die elektrische Verbindung zwischen dem Stift PI[2h-1] und dem Anschluss INP) des Verstärkers 131[h]. Der Schalter SW76 steuert die elektrische Verbindung zwischen dem Stift PI[2h] und dem Anschluss INM der Verstärkerschaltung 131[h]. Das Ein-/Ausschalten der Schalter SW73 bis SW76 wird durch die Signale CMREVH und CMREVBH gesteuert.
In dem Ausgangstreiber 114 sind N Pufferschaltungen 134 und N Register 135 bereitgestellt. Ein N-stufiges Schieberegister 118 wird aus den N Registern 135 gebildet. Das Signal TDCLK wird in die N Register 135 eingegeben. Das Signal TDSP wird in das Register 135[1] auf einer ersten Stufe eingegeben. In das Register 135[h] auf einer beliebigen der zweiten und nachfolgenden Stufen wird ein Ausgangssignal des Registers 135[h-1] auf der vorhergehenden Stufe eingegeben.
Ein Ausgangssignal des Registers 135[h] wird als Signal ENO[h] in die Pufferschaltung 134[h] eingegeben. Das Signal ENO[h] ist ein Ausgangsfreigabesignal der Pufferschaltung 134[h]. Ein digitales Signal, das bei der A/D-Schaltung 133[h] erzeugt wird, wird in die Pufferschaltung 134[h] eingegeben. Die Pufferschaltung 134[h] gibt gemäß dem Signal ENO[h] das digitale Signal aus. Das Schieberegister 118 steuert Zeitpunkte, zu denen die N Pufferschaltungen 134 digitale Signale ausgeben, wodurch das serielle Signal CMDO zur Außenseite des IC 100 ausgegeben wird.
Der Schaltstromkreis 139[h] beinhaltet einen Schalter SW87[h] und einen Schalter SW88[h]. Der Schalter SW87[h] steuert die elektrische Verbindung zwischen dem Stift PI[2h-1] und der Leitung TM81. Der Schalter SW88[h] steuert die elektrische Verbindung zwischen dem Stift PI[2h] und der Leitung TM82.
Der LOG/LS-Abschnitt 124 beinhaltet N Schaltungen 160. Die Schaltung 160 erzeugt ein Signal ENC, ein Signal TSELH und ein Signal TSELBH. Das Signal ENC ist ein Freigabesignal der A/D-Schaltung 133. Die Signale TSELH und TSELBH sind Steuersignale für die Schalter SW87 und SW88.
Die Schaltung 160 beinhaltet einen Pegelverschieber 161, eine OR-Schaltung 162 und ein Register 163. Ein N-stufiges Schieberegister 168 wird aus N Registern 163 gebildet. Das Signal TDCLK wird in die N Register 163 eingegeben. Das Signal TDSP wird in das Register 163[1] auf einer ersten Stufe eingegeben. In das Register 163[h] auf einer beliebigen der zweiten und nachfolgenden Stufen wird ein Ausgangssignal des Registers 163[h-1] eingegeben.
Ein Ausgangssignal des Registers 163[h] wird in das Register 163[h + 1] eingegeben und als Signal TSEL[h] in die OR-Schaltung 162[h] und den Pegelverschieber 161[h] eingegeben. Die OR-Schaltung 162[h] erhält eine logische Summe eines Signals RTCMB (eines invertierten Signals des Signals RTCM) und des Signals TSEL[h] und erzeugt das Signal ENC[h]. Der Pegelverschieber 161[h] wandelt das Signal TSEL[h] in ein Differenzsignal um und verschiebt den Pegel des Differenzsignals, um die Signale TSELH[h] und TSELBH[h] zu erzeugen.
Die Schaltermatrix 128 beinhaltet einen Knoten N81 und einen Knoten N82. Ein Kondensator Cn81 und ein Kondensator Cn82 sind elektrisch mit dem Knoten N81 bzw. dem Knoten N82 verbunden. Der Strom IRFINT wird von der Stromerzeugungsschaltung 125 in den Knoten N81 eingegeben.
Der Schalter SW81 steuert die elektrische Verbindung zwischen der Leitung TM81 und dem Stift PMV1. Der Schalter SW82 steuert die elektrische Verbindung zwischen der Leitung TM82 und dem Stift PMV1. Das Ein-/Ausschalten des Schalters SW81 und des Schalters SW82 wird durch die Signale CMPREH und CMPREBH gesteuert. Der Schalter SW83 steuert die elektrische Verbindung zwischen der Leitung TM81 und dem Knoten N81. Der Schalter SW84 steuert die elektrische Verbindung zwischen der Leitung TM82 und dem Knoten N82. Der Schalter SW85 steuert die elektrische Verbindung zwischen der Leitung TM81 und dem Knoten N82. Der Schalter SW86 steuert die elektrische Verbindung zwischen der Leitung TM82 und dem Knoten N81. Das Ein-/Ausschalten der Schalter SW83 bis SW86 wird durch die Signale CMREVH und CMREVBH gesteuert.
«Stromerzeugungsschaltung»
3 stellt ein Schaltungsstrukturbeispiel für die Stromerzeugungsschaltung 125 dar.
Wie in 3 dargestellt, wird die Verzögerungsschaltung 125a aus 12 CMOS-Inverterschaltungen gebildet. Die Verzögerungsschaltung 125a verzögert die Signale CMSETH und CMSETBH, um ein Signal CMSETH_D1 und ein Signal CMSETBH_D1 zu erzeugen, und verzögert die Signale CMSETH_D1 und CMSETBH_D1, um ein Signal CMSETH_D2 und ein Signal CMSETBH_D2 zu erzeugen. Die Signale CMSETH_D1 und CMSETBH_D1 steuern das Ein-/Ausschalten des Schalters SWt. Die Signale CMSETH_D2 und CMSETBH_D2 steuern das Ein-/Ausschalten des Schalters SWtb.
Der Kondensator Ct ist elektrisch mit dem Knoten Nt und dem Stift PMV1 verbunden. Der Schalter SWt steuert die elektrische Verbindung zwischen dem Stift PMV2 und dem Knoten Nt. Der Schalter SWtb steuert die elektrische Verbindung zwischen dem Knoten Nt und dem Knoten N81. Die Schalter SWt und SWtb sind einander ausschließend. Wenn sich einer der Schalter SWt und SWtb in einem Durchlasszustand befindet, befindet sich der andere in einem Ausschaltzustand. Die Zustände der Schalter SWt und SWtb werden durch das Signal CMSET bestimmt. Die Zeitpunkte zum Umschalten der Schalter SWt und SWtb werden durch die Verzögerungsschaltung 125a unterschiedlich voneinander gemacht. Zunächst wird der Schalter SWt von dem Durchlasszustand in den Ausschaltzustand geändert. Anschließend wird der Schalter SWtb von dem Ausschaltzustand in den Durchlasszustand geändert.
Der Kondensator Ct wird aufgeladen, während sich der Schalter SWt im Durchlasszustand befindet und sich der Schalter SWtb im Ausschaltzustand befindet. Die Menge an elektrischer Ladung Qt des Kondensators Ct ist Ct|CMVRC-CMVRI|. Der Kondensator Ct wird entladen, während sich der Schalter SWt im Ausschaltzustand befindet und sich der Schalter SWtb im Durchlasszustand befindet, und der Strom IRFINT, der der Menge an elektrischer Ladung Qt entspricht, fließt durch den Knoten N81. Ob der Strom IRFINT in Bezug auf den Knoten N81 ein Quellenstrom oder ein Senkenstrom ist, hängt von dem Größenverhältnis zwischen einer Spannung CMVRC und einer Spannung CMVRI ab.
Die Stromerzeugungsschaltung 125 erzeugt unter Verwendung des Kondensators Ct und der zwei Schalter SWt und SWtb, die das Aufladen und das Entladen des Kondensators Ct steuern, den Strom IRFINT. Der Wert des Stroms IRFINT kann durch die Spannungen CMVRI und CMVRC gesteuert werden. Folglich kann ein geringer Strom (z. B. niedriger als oder gleich mehreren zehn Nanoampere) als Strom IRFINT mit hoher Genauigkeit erzeugt werden, und der Wert des Stroms IRFINT kann mit hoher Genauigkeit reguliert werden.
In einigen Fällen werden viele Kondensatoren bei einer Stromerzeugungsschaltung verwendet, um die Erzeugung eines geringen Stroms und die feine Regulierung des Stromwerts zu ermöglichen. Eine derartige Stromerzeugungsschaltung weist eine große Fläche auf und ist daher nicht zu einer Testschaltung, die in einem IC eingebaut ist, geeignet. Die Testschaltung wird nach dem Versand des IC unnötig, und daher ist es erforderlich, dass sie eine kleine Fläche aufweist. Die Stromerzeugungsschaltung 125 beinhaltet keinen Widerstand und wird unter Verwendung einer CMOS-Schaltung und eines Kondensators gebildet, und daher kann eine Vergrößerung der Fläche des IC 100 infolge des Einbauens der Stromerzeugungsschaltung 125 verhindert werden.
<<Stromerfassungsmodus>>
4A zeigt ein Beispiel für eine Operationssequenz des IC 100 in dem Stromerfassungsmodus. Das Signal RTCM auf einem niedrigen Pegel („L“) wird in den IC 100 eingegeben, um den Betriebsmodus des IC 100 in den Stromerfassungsmodus zu versetzen. Der LOG/LS-Abschnitt 124 gibt die Signale TDSP und TDCLK an die Schaltung 160 aus, während das Signal RTCM auf „L“ liegt. Demzufolge wird im Stromerfassungsmodus das Signal ENC auf „H“ gehalten, und die A/D-Schaltung 133 befindet sich daher stets in einem aktiven Zustand.
Die Operationssequenz wird grob in eine Erfassungs- (SN-) Sequenz und eine Lese- (RD-) Sequenz eingeteilt werden. Die SN-Sequenz umfasst eine Strom-Spannungs- (IV-) Wandlersequenz und eine Digital-Analog-Wandler- (AD-) Sequenz. In dem Fall, in dem Ströme für N ungeradzahlige Kanäle erfasst werden, wird das Signal CMREV auf „L“ in den IC 100 eingegeben. In dem Fall, in dem die Stromerfassung von N geradzahligen Kanälen durchgeführt wird, wird das Signal CMREV auf „H“ in den IC 100 eingegeben.
In der IV-Sequenz wandeln die CM-Schaltungen 140[1] bis 140[N] Ströme, die durch die gezielten Stifte PI fließen, in Spannungen um. In der AD-Sequenz wandeln die CM-Schaltungen 140[1] bis 140[N] die Spannungen (analoge Daten), die in der IV-Sequenz erhalten worden sind, in digitale Daten um. In der RD-Sequenz werden die digitalen Daten, die durch die CM-Schaltungen 140[1] bis 140[N] erhalten worden sind, durch den Ausgangstreiber 114 sequentiell gelesen.
Ein Betriebsbeispiel für die CM-Schaltung 140[h] in der IV-Sequenz und der AD-Sequenz wird unter Bezugnahme auf 4B, 5A bis 5E und dergleichen beschrieben. 4B ist ein Ablaufdiagramm der CM-Schaltung 140[h], in dem t0, t1 und dergleichen die Zeit darstellen. 5A bis 5E sind Schaltpläne zum Beschreiben des Betriebsbeispiels für die CM-Schaltung 140[h].
<Sequenz>
Zu dem Zeitpunkt t0 liegt das Signal CMREV auf „L“, und daher befindet sich in der Schaltermatrix 137[h] die Schalter SW73[h] und SW74[h] in einem Durchlasszustand, und die Schalter SW75[h] und SW76[h] befinden sich in einem Ausschaltzustand (siehe 5A). Demzufolge sind der Stift PI[2h-1] und der Anschluss INM[h] bei der Verstärkerschaltung 131[h] elektrisch miteinander verbunden, und der Stift PI[2h] und der Anschluss INP[h] bei der Verstärkerschaltung 131[h] sind elektrisch miteinander verbunden.
(Vorladen)
In einer Periode von t1 bis t2 werden 2N Stifte vorgeladen. Wenn das Signal CMPRE „H“ wird, werden die Schalter SW71[h] und SW72[h] eingeschaltet (siehe 5B). Demzufolge sind die Stifte PI[2h-1] und PI[2h] elektrisch mit dem Stift PMV1 verbunden und werden auf die Spannung CMVRI vorgeladen. Außerdem werden die Anschlüsse INM[h] und INP[h] auf die Spannung CMVRI vorgeladen.
Zu dem Zeitpunkt t1 wird das Signal CMSH „H“, und daher wird der Schalter SWsh[h] eingeschaltet. Ein Ausgangsanschluss der Verstärkerschaltung 131[h] (nachstehend als „Anschluss OT131[h]“ bezeichnet) und ein Knoten N132[h] der S/H-Schaltung 132[h] sind elektrisch miteinander verbunden.
(Offset-Abgleich)
In einer Periode von t3 bis t4 wird der Offset-Abgleich zur Korrektur der Offset-Spannung der I/V-Schaltung 130 durchgeführt. Zu t3 wird das Signal CMSET „H“, und daher wird der Schalter SWiv[h] eingeschaltet. Der Anschluss INM[h] und der Ausgangsanschluss OT131[h] sind elektrisch miteinander verbunden, wodurch die Offset-Spannung der Verstärkerschaltung 131[h] korrigiert wird.
(Strom-Spannungs-Wandlung)
In einer Periode von t4 bis t5 wandelt die I/V-Schaltung 130 einen Strom, der durch den Anschluss INM fließt, in eine Spannung um, und die S/H-Schaltung 132 führt einen Abtastvorgang durch.
Zu t4 wird das Signal CMSET „L“. Der Schalter SWiv[h] wird ausgeschaltet, und die I/V-Schaltung 130[h] startet einen Integralvorgang. Durch den Integralvorgang der I/V-Schaltung 130[h] wird die Spannung des Ausgangsanschlusses OT131[h] verringert.
Da der Anschluss INP[h] elektrisch mit dem Stift PI[2h] verbunden ist, arbeitet die Verstärkerschaltung 131[h] als Differenzverstärkerschaltung. Demzufolge annulliert die Verstärkerschaltung 131[h] die Gleichtaktstörung des Stifts PI[2h-1] und die Gleichtaktstörung des Stifts PI[2h], und daher kann das Signal-Rausch-Verhältnis (signalto-noise ratio, SNR) eines Ausgangssignals der I/V-Schaltung 130[h] verbessert werden.
<AD-Sequenz>
Das Signal CMSH wird zu t5 „L“, die IV-Sequenz wird beendet, und die AD-Sequenz wird gestartet. Bei der S/H-Schaltung 132[h] wird der Schalter SWsh[h] ausgeschaltet, und daher wird eine Spannung V132 des Ausgangsanschlusses OT131 [h] zu t5 gehalten (siehe 5E). Die Spannung V132 entspricht der Menge des Stroms, der durch den Anschluss INM[h] in der Periode von t4 bis zu t5 fließt. Zu t6 wandelt die A/D-Schaltung 133[h] die Spannung V132 in digitale Daten um und gibt die digitalen Daten an die Pufferschaltung 134[h] des Ausgangstreibers 114 aus.
<RD-Sequenz>
4C ist ein Ablaufdiagramm, das ein Beispiel für eine RD-Sequenz zeigt. Wenn das Signal TDSP in den Ausgangstreiber 114 eingegeben wird, wird die RD-Sequenz gestartet. Bei dem Schieberegister 118 des Ausgangstreibers 114 wird ein Schiebevorgang des Signals TDSP in Reaktion auf einen Anstieg des Signals TDCLK durchgeführt, und die digitalen Daten werden sequentiell von den Pufferschaltungen 134[1] bis 134[N] ausgegeben.
Das Signal CMREV wird auf „H“ eingestellt, während die RD-Sequenz ausgeführt wird, und die Kanäle, die die Überwachungsziele sind, werden von den ungeradzahligen Kanälen in die geradzahligen Kanäle geändert. Durch die Schaltermatrix 137[h] sind der Anschluss INM[h] der Verstärkerschaltung 131[h] und der Anschluss INP[h] der Verstärkerschaltung 131[h] elektrisch mit dem Stift PI[2h] und dem Stift PI[2h-1] verbunden.
«Testmodus»
In dem Testmodus wird der Strom IRFINT, der bei der Stromerzeugungsschaltung 125 erzeugt wird, nacheinander in die CM-Schaltungen 140[1] bis 140[N] eingegeben, wodurch eine Einheit der CM-Schaltung 140 einzeln getestet wird. 6A zeigt ein Beispiel für die Operationssequenz des IC 100 in dem Testmodus.
Das Signal RTCM auf „H“ wird in den IC 100 eingegeben, um den Betriebsmodus des IC 100 in den Testmodus zu versetzen. Der Logikabschnitt 123 gibt die Signale TDSP und TDCLK an den LOG/LS-Abschnitt 124 aus, während das Signal RTCM auf „H“ liegt. Das Signal CMREV liegt auf „L“, um den Strom IRFINT in den Anschluss INM der Verstärkerschaltung 131 einzugeben.
Das Schieberegister 168 des LOG/LS-Abschnitts 124 führt gemäß dem Signal TDCLK einen Schiebevorgang des Signals TDSP durch, um die Signale TSEL[1] bis TSEL[N] zu erzeugen. Die CM-Schaltungen 140[1] bis 140[N] werden durch die Signale TSEL[1] bis TSEL[N] sequentiell ausgewählt. Die ausgewählte CM-Schaltung 140 führt die IV-Sequenz und die AD-Sequenz aus, die vorstehend beschrieben worden sind.
Nach der SN-Sequenz durch die CM-Schaltung 140[N] wird das Signal RTCM zur Ausführung der RD-Sequenz auf „L“ eingestellt. Wie vorstehend beschrieben, arbeitet der Ausgangstreiber 114 gemäß den Signalen TDSP und TDCLK, und daher wird das Signal CMDO von dem IC 100 ausgegeben.
Der Vorgang der CM-Schaltung 140 in dem Testmodus ist dem Vorgang in dem Stromerfassungsmodus ähnlich. Die CM-Schaltung 140 arbeitet wie in dem Ablaufdiagramm in 4B gezeigt. Der Testmodus unterscheidet sich von dem Stromerfassungsmodus darin, dass der Strom IRFINT in die ausgewählte CM-Schaltung 140 eingegeben wird, während die IV-Sequenz durchgeführt wird. Die IV-Sequenz und die AD-Sequenz der CM-Schaltung 140[h] in dem Testmodus werden unter Bezugnahme auf 2, 5A bis 5D, 6B und dergleichen beschrieben.
<Sequenz>
Zu t10 liegt das Signal CMREV auf „L“. Die Schalter SW73[h] und SW74[h] befinden sich in einem Durchlasszustand, und die Schalter SW75[h] und SW76[h] befinden sich in einem Ausschaltzustand (siehe 5A). In der Schaltermatrix 128 befinden sich die Schalter SW83 und SE84 in einem Durchlasszustand, und die Schalter SW85 und SW86 befinden sich in einem Ausschaltzustand.
Zu t11 gibt das Register 163[h] das Signal TSEL[h] auf „H“ aus. Die A/D-Schaltung 133[h] wird aktiviert. Durch die Schaltermatrix 128, den Schaltstromkreis 139[h] und die Schaltermatrix 137[h] ist der Stift PI [2h-1] elektrisch mit der Leitung TM81 und dem Anschluss INM[h] verbunden, und der Stift PI[2h] ist elektrisch mit der Leitung TM82 und dem Anschluss INP[h] verbunden.
(Vorladen)
In einer Periode von t11 bis t12 werden der Stift PI[2h-1], der Stift PI[2h], die Leitung TM81 und die Leitung TM82 vorgeladen. Wenn das Signal CMPRE „H“ wird, werden die Schalter SW71[h] und SW72[h], SW81 und SW82 eingeschaltet. Der Stift PI[2h-1], der Stift PI[2h], die Leitung TM81 und die Leitung TM82 sind elektrisch mit dem Stift PMV1 verbunden, und daher werden der Stift PI[2h-1], der Stift PI[2h], die Leitung TM81, die Leitung TM82, der Anschluss INM[h], der Anschluss INP[h] und der Knoten Nt auf die Spannung CMVRI vorgeladen. Die Menge an elektrischer Ladung Qt des Kondensators Ct bei der Stromerzeugungsschaltung 125 beträgt 0 Coulomb.
Das Signal CMSH wird zu t11 „H“, und daher wird der Schalter SWsh[h] eingeschaltet. Der Ausgangsanschluss OT131[h] der Verstärkerschaltung 131[h] und der Knoten N132[h] sind elektrisch miteinander verbunden.
(Offset-Abgleich)
In einer Periode von t13 bis t14 wird der Offset-Abgleich durchgeführt, bei dem die Offset-Spannung der I/V-Schaltung 130[h] korrigiert wird. Das Signal CMSET liegt auf „H“, und daher wird der Schalter SWiv[h] eingeschaltet, so dass der Anschluss INM[h] und der Ausgangsanschluss OT131[h] elektrisch miteinander verbunden sind.
In einer Periode von t13 bis t14 wird der Kondensator Ct der Stromerzeugungsschaltung 125 aufgeladen. Mit einer Verzögerung einer bestimmten Periode von dem Zeitpunkt, zu dem das Signal CMSET „H“ wird, wird der Schalter SWt eingeschaltet. Anschließend wird der Schalter SWtb mit einer Verzögerung einer bestimmten Periode ausgeschaltet. Der Kondensator Ct wird aufgeladen, und die Menge an elektrischer Ladung Qt beträgt (CMVRC - CMVRI)Ct. Hier wird CMVRC > CMVRI erfüllt.
(Strom-Spannungs-Wandlung und Abtastung)
In einer Periode von t14 bis t15 erzeugt die Stromerzeugungsschaltung 125 den Strom IRFINT und gibt diesen aus. Die I/V-Schaltung 130 wandelt den Strom, der durch den Anschluss INM fließt, in eine Spannung um, und die S/H-Schaltung 132 führt einen Abtastvorgang durch.
Das Signal CMSET wird zu t14 „L“, und daher wird der Schalter SWiv[h] ausgeschaltet. Die I/V-Schaltung 130[h] startet unter Verwendung der Spannung des Anschlusses INP[h] als Referenzspannung einen Integralvorgang.
Mit einer Verzögerung einer bestimmten Periode von dem Zeitpunkt, zu dem das Signal CMSET „L“ wird, wird der Schalter SWt ausgeschaltet. Anschließend wird der Schalter SWtb mit einer Verzögerung einer bestimmten Periode eingeschaltet. Der Strom IRFINT wird durch elektrische Ladung erzeugt, die in dem Kondensator Ct akkumuliert wird, um ausgegeben zu werden. Der Strom IRFINT wird über die Leitung TM81 in den Anschluss INM[h] eingegeben. Die I/V-Schaltung 130[h] integriert den Strom IRFINT und wandelt den Strom IRFINT in eine Spannung um. Die Spannung VT132 des Knotens N132[h] ist CMVRI-Qt/Civ.
<AD-Sequenz>
Das Signal CMSH wird zu t15 „L“, die IV-Sequenz beendet wird, und die AD-Sequenz wird gestartet. Bei der S/H-Schaltung 132[h] wird der Schalter SWsh[h] ausgeschaltet, und daher wird die Spannung VT132 des Ausgangsanschlusses OT131 [h] gehalten. Zu t16 wandelt die A/D-Schaltung 133[h] die Spannung VT132 in digitale Daten um und gibt die digitalen Daten an die Pufferschaltung 134[h] aus. Das Signal TSEL[h] wird zu t17 „L“, und daher wird die AD-Sequenz beendet.
Bei dem IC 100 wird der Referenzstrom, der für einen Test verwendet wird, intern erzeugt, und daher kann eine sehr zuverlässige Prüfung vor dem Versand an einer Vielzahl von Stromerfassungsschaltungen durchgeführt werden. Als anderes Verfahren der Prüfung vor dem Versand kann ein Verfahren angegeben werden, in dem ein Referenzstrom durch eine außerhalb des IC bereitgestellte Stromerzeugungsvorrichtung erzeugt wird und der Referenzstrom sequentiell in eine Vielzahl von Stromerfassungsschaltungen eingegeben wird. Aus dem folgenden Grund ist es schwierig, durch dieses Verfahren die Vielzahl von Stromerfassungsschaltungen genau auszuwerten.
Wenn der Wert des Referenzstroms kleiner wird, ist es wahrscheinlich, dass eine Strom-Spannungs-Wandlerschaltung durch Rauschen beeinflusst wird. Wenn beispielsweise der Referenzstrom mehrere zehn Nanoampere oder niedriger ist, wird es sehr schwierig, die Strom-Spannungs-Wandlerschaltung auszuwerten. Obwohl die Stromerzeugungsvorrichtung als ideale Stromquelle verwendet wird, ist es schwierig, den Referenzstrom stabil von außen in eine Schaltung, deren Eingangsimpedanz verändert wird, wie z. B. die I/V-Schaltung 130, einzugeben.
Demzufolge wird in dem Fall, in dem der Wert des Referenzstroms klein ist, vorzugsweise der Referenzstrom für eine sehr zuverlässige Prüfung bei dem IC erzeugt. In diesem Fall ist es erforderlich, dass die Stromerzeugungsschaltung eine kleine Schaltungsfläche aufweist, einen geringen Strom (z. B. einen Strom von niedriger als oder gleich mehreren zehn Nanoampere) erzeugt und die Regulierung mit hoher Genauigkeit (z. B. die Regulierung in mehreren zehn Nanoampere) durchführt. Die Stromerzeugungsschaltung 125 bei dieser Ausführungsform erfüllt diese Anforderungen.
Obwohl in einigen Fällen viele Widerstände verwendet werden, um einen geringen Strom zu erzeugen, wird bei der Stromerzeugungsschaltung 125 der Strom IRFINT unter Verwendung von zwei Schaltern und einem Kondensator erzeugt. Der Wert des Stroms IRFINT kann durch die Spannungen CMVRI und CMVRC gesteuert werden und kann daher mit hoher Genauigkeit reguliert werden.
Wenn die Stromerzeugungsschaltung 125 in dem IC 100 eingebaut ist, kann die Vielzahl von CM-Schaltungen 140 mit hoher Genauigkeit getestet werden. Wenn die Stromerzeugungsschaltung 125 eine kleine Fläche aufweist, kann der zusätzliche Flächenverbrauch des IC 100 unterdrückt werden, der durch das Einbauen der Testschaltung verursacht wird.
[Ausführungsform 2]
Bei dieser Ausführungsform wird ein Source-Treiber-IC beschrieben, bei dem die Testschaltung der Ausführungsform 1 verwendet wird.
7 ist ein Funktionsblockdiagramm, das ein Strukturbeispiel für den Source-Treiber-IC darstellt. Ein in 7 dargestellter Source-Treiber-IC 200 (nachstehend als „SD-IC 200“ bezeichnet) beinhaltet einen Source-Treiber-Abschnitt 201 (nachstehend als „SDR-Abschnitt 201“ bezeichnet), einen Stromerfassungsabschnitt (nachstehend als „CSN-Abschnitt 202“ bezeichnet) und eine Vielzahl von Stiften PS, PM, P11 und P12.
Der SD-IC 200 wird auf einem Anzeigefeld montiert, das ein Pixelarray beinhaltet. Der SDR-Abschnitt 201 verarbeitet ein Bildsignal und erzeugt ein Graustufensignal, das dem Pixelarray zugeführt wird. Die Stifte PS sind Stifte zum Ausgeben des Graustufensignals. Die Stifte P11 und P12 sind Eingangsstifte für den SDR-Abschnitt 201. Die Stifte P11 sind Eingangsstifte eines Differenzsignals, und die Stifte P12 sind Eingangsstifte eines Single-Ended-Signals. Die Eingangssignale der Stifte P11 umfassen ein Bildsignal, ein Taktsignal und dergleichen. Die Eingangssignale der Stifte P12 beinhalten ein Befehlssignal und dergleichen.
Der CSN-Abschnitt 202 ist eine Schaltung zur Erfassung eines Stroms, der durch das Pixelarray fließt. Die Anzahl von Eingabekanälen des CSN-Abschnitts 202 beträgt 2N (N ist eine ganze Zahl von größer als oder gleich 1), und 2N Stifte PM[1] bis PM[2N] sind verbunden. Der CSN-Abschnitt 202 verarbeitet Ströme (analoge Signale) parallel, die durch die Stifte PM von N ungeradzahligen (oder geradzahligen) Kanälen fließen, erzeugt ein serielles digitales Signal (ein Signal CMDO) und gibt das Signal aus. Das Signal CMDO wird verwendet, um das Graustufensignal zu korrigieren, wodurch eine Ungleichmäßigkeit der Leuchtdichte des Anzeigefeldes verringert werden kann.
<SDR-Abschnitt 201>
8 ist ein Funktionsblockdiagramm, das ein Strukturbeispiel für den SDR-Abschnitt 201 darstellt. Der SDR-Abschnitt 201 beinhaltet einen Empfänger 210, einen Logikabschnitt 211, ein Schieberegister 212, Latch-Abschnitte 214 und 215, einen Pegelverschieberabschnitt 216, einen Digital-Analog-Wandlungs-Abschnitt (D/A-Abschnitt) 217 und einen Verstärkerabschnitt 218. Bei dem Beispiel in 8 beträgt die Anzahl von Stiften PS Ms (Ms ist eine ganze Zahl von größer als oder gleich 1).
Um die parallele Verarbeitung durchzuführen, werden die Abschnitte 214 bis 218 jeweils aus Ms Einheitsschaltungen gebildet. Der Latch-Abschnitt 214 beinhaltet Ms Latch-Schaltungen (LAT) 224. Der Latch-Abschnitt 215 beinhaltet Ms Latch-Schaltungen 225. Der Pegelverschieberabschnitt 216 beinhaltet Ms Pegelverschieberschaltungen (LS) 226. Der D/A-Abschnitt 217 beinhaltet Ms Digital-Analog-Wandler-Schaltungen (D/A-Schaltungen) 227. Der Verstärkerabschnitt 218 beinhaltet Ms Verstärkerschaltungen (AMP) 228.
Der Empfänger 210 wandelt das Differenzsignal, das in die Stifte P11 eingegeben wird, in ein Single-Ended-Signal um. Zum Beispiel kann ein Niederspannungs-Differenzsignalübertragungs- (low voltage differential signaling, LVDS-) Empfänger als Empfänger 210 verwendet werden.
Bildsignale DA und DB und Taktsignale CKLA und CLKB werden in den Empfänger 210 eingegeben. Ein Signalpaar, das aus einem Ns-Bit-Bildsignal DA(N_S ist eine ganze Zahl von größer als oder gleich 1) und einem N_S-Bit-Bildsignal DB gebildet wird, ist ein Differenzbildsignal. Ein Signalpaar, das aus einem Signal CLKA und einem Signal CLKB gebildet wird, ist ein Differenztaktsignal. Bei dem Empfänger 210 werden die Bildsignale DA und DB in ein Single-Ended-N_S-Bit-Bildsignal DC umgewandelt, und die Taktsignale CLKA und CLKB werden in ein Single-Ended-Signal SDCLK umgewandelt. Das Bildsignal DC und das Signal SDCLK werden jeweils in den Logikabschnitt 211 eingegeben.
Zum Beispiel werden ein Rücksetzsignal SDRST, ein Standby-Signal SDSTBY und dergleichen in die Stifte P12 eingegeben. Der Logikabschnitt 211 steuert gemäß dem Signal SDCLK, einem Befehlssignal, das von den Stiften P12 eingegeben wird, und dergleichen eine interne Schaltung des SDR-Abschnitts 201. In dem Fall, in dem das Befehlssignal ein Differenzsignal ist, wird das Befehlssignal über den Empfänger 210 in den Logikabschnitt 211 eingegeben.
Der Logikabschnitt 211 erzeugt Steuersignale, wie z. B. Signale SRSP, SRCLK und SLT. Die Signale SRSP und SRCLK sind ein Startimpulssignal bzw. ein Taktsignal und werden in das Schieberegister 212 eingegeben. Das Signal SLT ist ein Latch-Signal und wird in den Latch-Abschnitt 215 eingegeben.
Der Logikabschnitt 211 wandelt das serielle Bildsignal DC in ein paralleles Bildsignal DD (Funktion zur Seriell-Parallel-Wandlung) um. Hier teilt der Logikabschnitt 211 das Bildsignal DC in X_S Teile ein (X_S ist eine ganze Zahl von größer als oder gleich 1), um Xs Bildsignale DD (N_S Bits) zu erzeugen. Die Bildsignale DD werden an den Latch-Abschnitt 214 ausgegeben. Der Wert der Bildsignale DD stellt einen Graustufenwert dar.
Das Schieberegister 212 beinhaltet Register auf einer Vielzahl von Stufen. Das Signal SRSP wird in ein Register auf einer ersten Stufe eingegeben. Das Register auf jeder Stufe gibt gemäß dem Signal SRCLK ein Abtastsignal aus. Der Latch-Abschnitt 214 speichert in der Latch-Schaltung 224 in einer von dem Abtastsignal spezifizierten Spalte das Bildsignal DD. Der Latch-Abschnitt 215 überschreibt gemäß dem Signal SLT Daten in jeder Latch-Schaltung 225 auf Daten der entsprechenden Latch-Schaltung 224.
Die Pegelverschieber 226 wandeln die Bildsignale, die von den Latch-Schaltungen 225 ausgegeben werden, in Differenzsignale um und verschieben den Pegel der Signale. Die D/A-Schaltungen 227 wandeln die Differenzsignale, die von den Pegelverschiebern 226 ausgegeben werden, in analoge Signale um. Die Verstärkerschaltungen 228 verstärken die Ausgangssignale (analoge Signale) der D/A-Schaltungen 227 und geben die Signale an die Stifte PS aus. Die Ausgangssignale der Stifte PS sind Graustufensignale.
<CSN-Abschnitt 202>
9 ist ein Funktionsblockdiagramm, das ein Strukturbeispiel für den CSN-Abschnitt 202 darstellt.
Die Stifte PM[1] bis PM[2N] sowie Stifte PVP, PDI, PVR1 bis PVR4, PDO1, PDO2 und PAIO sind elektrisch mit dem CSN-Abschnitt 202 verbunden.
Die Stifte PVP sind Eingangsstifte der Stromversorgungsspannungen VDDD, VDDA, VSSD und VSSA. Die Stifte PVR1 bis PVR4 sind Eingangsstifte der Referenzspannungen. Spannungen CMVRD1, CMVRD2 und CMVRC werden in die Stifte PVR1 bis PVR4 eingegeben.
Die Stifte PM[1] bis PM[2N] sind Stromeingabestifte. Die Stifte PDI sind digitale Eingangsstifte, und verschiedene digitale Signale, wie z. B. Signale CMSTBY und CMRST, werden in die Stifte eingegeben. Das Signal CMSTBY ist ein Standby-Signal, durch das es gesteuert wird, ob der CSN-Abschnitt 202 in einen Standby-Modus oder einen aktiven Modus versetzt wird. Das Signal CMRST ist ein Rücksetzsignal zu einem Zurücksetzen einer Logikschaltung des CSN-Abschnitts 202.
Die Stifte PDO1 und PDO2 sind digitale Ausgangsstifte, und die Stifte PAIO sind analoge Eingangs-/Ausgangsstifte. Die Funktionen der Stifte PDO2 und PAIO können je nach der Arbeitsweise des CSN-Abschnitts 202 geändert werden.
Der CSN-Abschnitt 202 beinhaltet einen analogen Schalter- (ASW-) Abschnitt 230, einen I/V-Abschnitt 231, einen S/H-Abschnitt 232, einen Analog-Digital-Wandlungs-Abschnitt (A/D-Abschnitt) 233, einen Ausgangstreiber 235, eine ASW-Schaltung 260, einen Pegelverschieberabschnitt 270, ein Setup-Register (REG) 271, einen Decoder (DEC) 272, Wähler (SEL) 274 und 275, einen Zähler 277 und eine D/A-Schaltung 278.
Der I/V-Abschnitt 231 beinhaltet N I/V-Schaltungen 241. Der S/H-Abschnitt 232 beinhaltet N S/H-Schaltungen 242. Der A/D-Abschnitt beinhaltet N A/D-Schaltungen 243. Der Ausgangstreiber 235 beinhaltet einen Puffer- (BUFF-) Abschnitt 236 und ein Schieberegister (SR) 237. Die I/V-Schaltung 241, die S/H-Schaltung 242 und die A/D-Schaltung 243 bilden eine Einheitsschaltung der Stromerfassungsschaltung. Die Einheitsschaltung, die aus der I/V-Schaltung 241[h], der S/H-Schaltung 242[h] und der A/D-Schaltung 243[h] gebildet wird, wird der Einfachheit halber als CM-Schaltung 245[h] bezeichnet.
Verschiedene Schaltungen sind in der CSN-Schaltung 202 bereitgestellt, um den Betrieb der CM-Schaltung 245 zu überprüfen. Eine Schaltermatrix 250, ASW Abschnitte 251 und 252, ein Pufferabschnitt 253, ein LOG/LS-Abschnitt 254, ein Stromerzeugungsabschnitt 258, eine ASW-Schaltung 259 und ein Multiplexer (MUX) 269 werden in dem CSN-Abschnitt 202 bereitgestellt.
Der ASW-Abschnitt 251 beinhaltet N ASW-Schaltungen 261, der Pufferabschnitt 253 beinhaltet N Tri-State- (TRI-) Pufferschaltungen 53, und der LOG/LS-Abschnitt 254 beinhaltet ein Schieberegister 255.
Ströme, die durch die Stifte PM von N ungeradzahligen (oder geradzahligen) Kanälen fließen, werden durch den ASW-Abschnitt 230 in den I/V-Abschnitt 231 eingegeben. Die N eingegebenen Ströme werden durch N CM-Schaltungen 245 parallel verarbeitet und in N digitale Signale umgewandelt. Der Ausgangstreiber 235 wandelt N digitale Signale in ein serielles digitales Signal um und erzeugt das Signal CMDO. Das Signal CMDO wird von den Stiften PDO1 ausgegeben.
Das Setup-Register 271 speichert Daten zum Einstellen des Vorgangs des CSN-Abschnitts 202. Ein Signal RGCLK ist ein Taktsignal für das Setup-Register 271. Ein Signal RGSRD ist ein serielles digitales Signal. Während das Signal RGCLK aktiv ist, nimmt das Setup-Register 271 das Signal RGSRD auf und aktualisiert Daten. Die Daten, die in dem Setup-Register 271 gehalten werden, bestimmen die Logik der Signale RTCM, RCON, RIRF, RCPOL, RANA[3:0], RDIG[1:0] und RITG[2:0]. In dem Fall, in dem die Anzahl von Stiften PDI zum digitalen Eingaben erhöht werden kann, können alle oder einige der Signale, die durch das Setup-Register 271 erzeugt werden, externe Eingangssignale sein.
Der Decoder 272 decodiert das Signal RITG[2:0] und erzeugt ein Signal DRITG[4:0].
Der Pegelverschieberabschnitt 270 wandelt ein digitales Signal in ein Differenzsignal um und verschiebt den Pegel des Signals. Die Signale CMPRE, CMREV, CMSET, CMSH, DRITG[4:0], RCON, RIRF und RANA[3:0] werden in den Pegelverschieberabschnitt 270 eingegeben. Es sei angemerkt, dass eine Pegelverschieberschaltung in einer analogen Schaltung bereitgestellt werden kann, um innerhalb der analogen Schaltung eine Pegelverschiebung eines digitalen Signals durchzuführen.
Ein Signal CMCLK ist ein Taktsignal. Der Zähler 277 zählt die Anzahl von Anstiegen (oder Abfällen) des Signals CMCLK und erzeugt ein Signal CNT, das einen Zählwert darstellt. Das niedrigstwertiges Bit des Signals CNT ist ein Signal CMCLKB. Das Signal CNT wird in die D/A-Schaltung 278 und den A/D-Abschnitt 233 eingegeben, und das Signal CNT wird in den A/D-Abschnitt 233 eingegeben. Die D/A-Schaltung 278 wandelt das Signal CNT in ein analoges Signal um und erzeugt ein Signal DACO. Das Signal DACO ist ein Sägezahnwellensignal. In die ASW-Schaltung 260 werden Signale RCONH und RCONBH von dem Pegelverschieberabschnitt 270 eingegeben, das Signal DACO wird von der D/A-Schaltung 278 eingegeben, und die Spannung CMVRC wird von dem Stift PVR3 eingegeben. Von der ASW-Schaltung 260 wird das Signal DACO an den A/D-Abschnitt 233 ausgegeben, wenn das Signal RCON „1“ ist, und die Spannung CMVRC wird an den A/D-Abschnitt 233 ausgegeben, wenn das Signal RCON „0“ ist.
Die Auflösung des A/D-Abschnitts 233 ist beispielsweise 12 Bits. Die Anzahl von Bits des Ausgangssignals CNT des Zählers 277 beträgt 12, und die D/A-Schaltung 278 ist ein 12-Bit-D/A-Schaltung.
Die Signale TDSP und TDCLK werden über die Stifte PDI in den CSN-Abschnitt 202 eingegeben. Die Signale TDSP und TDCLK sind ein Startimpulssignal bzw. ein Taktsignal. Über den Wähler 274 werden die Signale TDSP und TDCLK an den Schieberegister 237 ausgegeben, wenn das Signal RTCM „0“ ist, und die Ausgabe der Signale TDSP und TDCLK an das Schieberegister 237 wird unterbrochen, wenn das Signal RTCM „1“ ist. Über den Wähler 275 werden die Signale TDSP und TDCLK an das Schieberegister 255 ausgegeben, wenn das Signal RTCM „1“ ist, und die Ausgabe des Signals TDSP und TDCLK an das Schieberegister 255 wird unterbrochen, wenn das Signal RTCM „0“ ist.
Der Pegelverschieberabschnitt 270 gibt Differenzsignale, die aus den Signalen RIRF, CMSET und RCON erzeugt werden, an den Stromerzeugungsabschnitt 258 aus. Der Stromerzeugungsabschnitt 258 gibt einen Strom TIREF aus. Der Strom TIREF wird über die Schaltermatrix 250 sowie die ASW-Abschnitte 251 und 230 in den I/V-Abschnitt 231 eingegeben. Der Strom TIREF ist ein Referenzstrom für einen Test des I/V-Abschnitts 231.
Der ASW-Abschnitt 252 weist Funktionen einer Ausgangsschaltung auf, die ein Signal TAMPO von dem I/V-Abschnitt 231 liest, und einer Eingangsschaltung, die ein Signal TCMPIN zum Testen des A/D-Abschnitts 233 überträgt. Der Pufferabschnitt 253 hält ein internes Signal des A/D-Abschnitts 233, und das gehaltene Signal wird als Signal TCMPO an den MUX 269 ausgegeben. Der LOG/LS-Abschnitt 254 steuert den A/D-Abschnitt 233, die ASW-Abschnitte 251 und 252 sowie den Pufferabschnitt 253. Ein Signal RANA[2:0] ist ein Signal zum Einstellen der Funktion des Stifts PAIO. Der Pegelverschieberabschnitt 270 gibt ein Differenzsignal, das aus dem Signal RANA[2:0] erzeugt wird, an den ASW-Abschnitt 252 aus. Ein Signal RDIG[1:0] ist ein Signal zum Einstellen der Funktion des Stifts PDO2 und wird in den MUX 269 eingegeben. Die ASW-Schaltung 259 stellt die Funktion des Stifts PAIO ein, und der MUX 269 stellt die Funktion des Stifts PDO2 ein.
«Stromerzeugungsabschnitt 258»
10 stellt ein Schaltungsstrukturbeispiel für den Stromerzeugungsabschnitt 258 dar. Der Stromerzeugungsabschnitt 258 beinhaltet Anschlüsse B20 und B21, eine Stromerzeugungsschaltung 258G sowie ASW-Schaltungen 258A und 258B. Der Anschluss B20 ist ein Ausgangsanschluss des Stroms TIREF. Der Anschluss B21 ist ein Eingangsanschluss eines Stroms IRFEXT. Der Strom IRFEXT ist ein externer Referenzstrom und wird über den Stift AOI und die ASW-Schaltung 259 in den Anschluss B21 eingegeben.
Die Stromerzeugungsschaltung 258G weist eine Schaltungsstruktur auf, die derjenigen der Stromerzeugungsschaltung 125 in 3 ähnlich ist, und beinhaltet eine Verzögerungsschaltung 258a, die Schalter SWt und SWtb, den Kondensator Ct, den Knoten Nt sowie Knoten Nta und Ntb. Die Stromerzeugungsschaltung 258G erzeugt den Strom IRFINT, der der Menge an elektrischer Ladung Qt in dem Kondensator Ct entspricht. Die Funktion der Verzögerungsschaltung 258a ist derjenigen der Verzögerungsschaltung 125a in 3 ähnlich; die Verzögerungsschaltung 258a verzögert die Signale CMSETH und CMSETBH, um die Signale CMSETH_D1 bzw. CMSETBH_D1 zu erzeugen, und verzögert die Signale CMSETH_D1 und CMSETBH, um die Signale CMSETH_D2 bzw. CMSETBH_D2 zu erzeugen. Die Signale CMSETH_D1 und CMSETBH_D1 werden in den Schalter SWt eingegeben, und die Signale CMSETH_D2 und CMSETBH_D2 werden in den Schalter SWtb eingegeben. Die Spannung CMVRC oder CMVRD2 wird über die ASW-Schaltung 258A in den Knoten Nta eingegeben. Der Knoten Ntb ist ein Ausgangsknoten des Stroms IRFINT.
Die ASW-Schaltung 258A weist eine Funktion einer Auswahlschaltung auf. Die Signale RCONH und RCONBH werden in die ASW-Schaltung 258A eingegeben. Wenn das Signal RCON „0“ ist, wird die elektrische Verbindung zwischen dem Knoten Nta und dem Stift PVR2 durch die ASW-Schaltung 258A hergestellt und wird die Spannung CMVRC in den Knoten Nta eingegeben. Wenn das Signal RCON „1“ ist, wird die elektrische Verbindung zwischen dem Knoten Nta und dem Stift PVR3 durch die ASW-Schaltung 258A hergestellt und wird die Spannung CMVRC in den Knoten Nta eingegeben. Daher wird eine Spannung Vt des Kondensators Ct je nach dem Signal RCON auf |CMVRD2-CMVRI| oder |CMVRDC-CMVRI| eingestellt.
Die ASW-Schaltung 258B weist eine Funktion einer Auswahlschaltung auf. Signale RIRFBH und RIRFH werden von dem Pegelverschieberabschnitt 270 in die ASW-Schaltung 258B eingegeben. Wenn das Signal RIRF „0“ ist, wird die elektrische Verbindung zwischen dem Anschluss B20 und dem Anschluss B21 durch die ASW-Schaltung 258B hergestellt und fließt der Strom IRFEXT durch den Anschluss B20. Wenn das Signal RIRF „1“ ist, wird die elektrische Verbindung zwischen dem Anschluss B20 und dem Knoten Ntb durch die ASW-Schaltung 258B hergestellt und fließt der Strom IRFINT durch den Anschluss B20. Daher wird der Test-Referenzstrom TIREF durch das Signal RIRF auf den externen Referenzstrom (IRFEXT) oder den internen Referenzstrom (IRFINT) eingestellt.
«ASW-Abschnitte 230, 251 und 252, I/V-Abschnitt 231 sowie S/H-Abschnitt 232»
Ein Schaltungsstrukturbeispiel für den ASW-Abschnitt 230, den I/V-Abschnitt 231, den S/H-Abschnitt 232 und dergleichen wird unter Bezugnahme auf 11 beschrieben. 11 stellt eine Einheitsschaltung der Abschnitte dar, die der CM-Schaltung 245[h] entsprechen.
Der Pegelverschieberabschnitt 270 gibt Differenzsignale, die aus den Signalen CMPRE, CMREV und DRITG[4:0] erzeugt werden, an den ASW-Abschnitt 230 und die Schaltermatrix 250 aus, gibt ein Differenzsignal, das aus dem Signal CMSET erzeugt wird, an den I/V-Abschnitt 231 aus und gibt ein Differenzsignal, das aus dem Signal CMSH erzeugt wird, an den S/H-Abschnitt 232 aus.
Die I/V-Schaltung 241[h] erfasst Ströme, die durch die Stifte PM[2h-1] und PM[2h] fließen. Die I/V-Schaltung 241[h] wird aus einer Stromeingabeintegratorschaltung gebildet und beinhaltet eine Verstärkerschaltung 41, einen Kondensator C41 und einen Schalter S41. Das Ein-/Ausschalten des Schalters S41 wird durch die Signale CMSETH und CMSETBH gesteuert.
Die Verstärkerschaltung 41 beinhaltet einen invertierenden Eingangsanschluss (-), zwei invertierende Eingangsanschlüsse (+) und einen Ausgangsanschluss. Hier wird der invertierende Eingangsanschluss (-) als Anschluss INM bezeichnet, die zwei invertierenden Eingangsanschlüsse (+) werden als Anschlüsse INP1 und INP2 bezeichnet, und der Ausgangsanschluss wird als Anschluss OTA bezeichnet.
Die S/H-Schaltung 242 beinhaltet einen Knoten Nsh, einen Kondensator C42 und einen Schalter S42. Das Ein-/Ausschalten des Schalters S42 wird durch die Signale CMSHH und CMSHBH gesteuert.
Der ASW-Abschnitt 252 beinhaltet N Schalter S34 und N Schalter S35. Das Ein-/Ausschalten der Schalter S34 und S35 wird durch ein Ausgangssignal des LOG/LS-Abschnitts 254 gesteuert. Der Schalter S34[h] steuert die elektrische Verbindung zwischen der I/V-Schaltung 241[h] und der S/H-Schaltung 242[h]. Der Schalter S35[h] steuert die elektrische Verbindung zwischen der S/H-Schaltung 242[h] und der ASW-Schaltung 259.
Die TRI-Pufferschaltung 53[h] des Pufferabschnitts 253 hält ein internes Signal der A/D-Schaltung 243[h]. Die elektrische Verbindung zwischen dem Stift PAIO und einem Ausgangsanschluss der TRI-Pufferschaltung 53[h] wird durch die ASW-Schaltung 259 gesteuert.
Der ASW-Abschnitt 251 beinhaltet Leitungen TM0 bis TM3. Der ASW-Abschnitt 251 dient als DeMUX, und vier Stifte von 2N Stiften PM weisen die elektrische Verbindung mit den Leitungen TM0 bis TM3 auf.
Die ASW-Schaltung 261[h] beinhaltet Schalter S30[h] bis S33[h]. Das Ein-/Ausschalten der Schalter S30[h] bis S33[h] wird durch ein Ausgangssignal des LOG/LS-Abschnitts 254 gesteuert. Der Schalter S30[h] steuert die elektrische Verbindung zwischen der Leitung TM0 und dem Stift PM[2h+1]. Der Schalter S31[h] steuert die elektrische Verbindung zwischen der Leitung TM1 und Stift PM[2h]. Der Schalter S32[h] steuert die elektrische Verbindung zwischen der Leitung TM2 und dem Stift PM[2h-1]. Der Schalter S33[h1] steuert die elektrische Verbindung zwischen der Leitung TM3 und Stift PM[2h-2].
Der ASW-Abschnitt 230 beinhaltet (2N+2) Schalter S11, (2N+2) Schalter S12, (2N+2) Schalter S13, N Schalter S14, N Schalter S15, N Schalter S16, N Schalter S18 und 2N Schalter S17. Die Schalter S11[2h-2] bis S11[2h+1], S12[2h-2] bis S12[2h+1], S13[2h-2] bis S13[2h+1], S14[h], S15[h], S16[h], S17[2h-1], S17[2h] und S18[h] bilden eine Schaltermatrix 240[h]. Die Schaltermatrix 240[h] wählt aus den Stiften PM[2h-1] bis PM[2h+1] und PVR4 derart einen Stift aus, dass er die elektrische Verbindung mit der I/V-Schaltung 241[h] aufweist.
Es sei angemerkt, dass, obwohl der Stift PM[0] (h = 1) und der Stift PM[2N+1] (h = N) in dem SC-IC 200 nicht bereitgestellt sind, die Schalter S11[0], S11[2N+1], S12[0], S12[2N+1] und dergleichen in dem ASW-Abschnitt 230 bereitgestellt sind.
Die Schaltermatrix 250 weist eine Schaltungsstruktur auf, die derjenigen der Schaltermatrix 240 ähnlich ist. Die Schaltermatrix 250 beinhaltet Anschlüsse B0 bis B3 und B10 bis B12 sowie Schalter S21[0] bis S21[3], S22[0] bis S22[3], S23[0] bis S23[3], S24, S25, S26, S27[1], S27[2] und S28. Die ASW-Schaltung 259 lässt den Anschluss B1 die elektrische Verbindung mit dem Stift PAIO aufweisen.
Der ASW-Abschnitt 230 und die Schaltermatrix 250 werden durch ein gemeinsames Signal gesteuert. Das Ein-/Ausschalten der Schalter S11 und S21 wird durch das Signal CMPREH und ein Signal CMPREBH gesteuert. Das Signal CMPRE ist ein Vorladesignal, das das Vorladen der Stifte PM und der Leitungen TM0 bis TM3 steuert. Das Ein-/Ausschalten der Schalter S12, S13, S21 und S23 wird durch das Signal CMREVH und ein Signal CMREVBH gesteuert. Das Signal CMREV ist ein Signal zum Einstellen eines Kanals, der das Überwachungsziel ist.
Das Ein-/Ausschalten der Schalter S14 und S24 wird durch Signale DRITGH[0] und DRITGBH[0] gesteuert. Das Ein-/Ausschalten der Schalter S15 und S25 wird durch Signale DRITGH[1] und DRITGBH[1] gesteuert. Das Ein-/Ausschalten der Schalter S16 und S26 wird durch Signale DRITGH[2] und DRIGBH[2] gesteuert. Das Ein-/Ausschalten der Schalter S17 und S27 wird durch Signale DRITGH[3] und DRITGBH[3] gesteuert. Das Ein-/Ausschalten der Schalter S18 und S28 wird durch Signale DRITGH[4] und DRITGBH[4] gesteuert.
Die Anschlüsse B0 bis B3 sind elektrisch mit den jeweiligen Leitungen TM3 bis TM0 verbunden. Der Anschluss B10 ist elektrisch mit dem Anschluss B20 des Stromerzeugungsabschnitts 258 verbunden. Um Maßnahmen gegen Rauschen zu treffen, sind Kondensatoren Cn10 bis Cn12 elektrisch mit den jeweiligen Anschlüssen B10 bis B12 verbunden.
«Schaltermatrix 240 und I/V-Schaltung 241»
Die Verstärkerschaltung 41 der I/V-Schaltung 241 weist eine Funktion zum Verstärken einer Differenz zwischen einer durchschnittlichen Spannung der Spannungen der Anschlüssen INP1 und INP2 und einer Spannung des Anschlusses INM auf. Beispielsweise weist die Verstärkerschaltung 41 eine Funktion zum Verstärken einer Differenzspannung ((V_inp1+V_inp2)/2-V_inm) auf, wenn Spannungen der Anschlüssen INP1, INP2 und INM V_inp1, V_inp2 und V_inm sind. Beispielsweise wird dann, wenn der Verstärkungsfaktor (Differenzverstärkung) der Verstärkerschaltung 41 A_D ist und der Gleichtaktverstärkung davon 0 dB ist, die Beziehung zwischen einer Spannung V_ampo des Anschlusses OTA der Verstärkerschaltung 41 und den Eingangsspannungen V_inp1 , V_inp2 und V_inm durch die folgende Formel dargestellt: V_ampo = A_D((V_inp1 + V_inp2)/2 - V_inm)
(a1).
Die elektrische Verbindung zwischen der I/V-Schaltung 241[h] und den Stiften PVR4 und PM[2h-1] bis PM[2h+1] wird durch die Schaltungsstruktur der Schaltermatrix 240[h] eingestellt. Da die Schaltermatrix 240[h] ein programmierbarer Schaltstromkreis ist, kann die I/V-Schaltung 241[h] eine Vielzahl von Stromerfassungsmodi aufweisen. Die Stromerfassungsmodi umfassen einen Differenzerfassungsmodus mit drei Eingängen, einen Differenzerfassungsmodus, einen Single-Ended-Erfassungsmodus und einen hohen Impedanzmodus. Unter Bezugnahme auf 12 und 13A bis 13C werden die Stromerfassungsmodi und ihre entsprechenden Schaltungsstrukturen der Schaltermatrix 240[h] beschrieben.
12 zeigt Steuersignale der Schaltermatrix 240[h], ihre entsprechenden Funktionen der I/V-Schaltung 241[h] und eine Wahrheitstabelle des Decoders 272. Die Spalte „INM“ stellt den Stift PM dar, der mit dem Anschluss INM[h] verbunden ist. Beispielsweise zeigt „2h“, dass die elektrische Verbindung zwischen dem Anschluss INM[h] und dem Stift PM[2h] hergestellt wird. Das Gleiche gilt für die Spalten „INP1“ und „INP2“. 13A bis 13C stellen die Stromerfassungsmodi und ihre entsprechenden Schaltungsstrukturen der Schaltermatrix 240[h] dar.
Der Kanal, der das Überwachungsziel ist, wird durch das Signal CMREV eingestellt. Ein ungeradzahliger Kanal ist ein Überwachungsziel, wenn das Signal CMREV „H“ liegt, und ein geradzahliger Kanal ist ein Überwachungsziel, wenn das Signal CMREV „L“ liegt. Der Modus der Signaleingabe der I/V-Schaltung 241 wird durch Signale RITG[0] bis RITG[2] eingestellt. Mit anderen Worten: Der Stromerfassungsmodus der I/V-Schaltung 241 wird durch das Signal RITG[2:0] bestimmt.
(Hoher Impedanz- (Hlz-) Modus)
Wenn das Signal RITG[2:0] 3'b111 ist, wird der Anschluss INM[h] durch die Schaltermatrix 240[h] in einen hohen Impedanzzustand versetzt.
(Single-Ended-Erfassungs- (SE-) Modus)
13A stellt eine Schaltungsstruktur der Schaltermatrix 240[h] in dem Fall dar, in dem das Signal CMREV 1'b0 ist und das Signal RITG[2:0] 3'b100 ist. Der Anschluss INM[h] weist die elektrische Verbindung mit dem Stift PM[2h-1] auf, und die Anschlüsse INP1[h] und INP2[h] weisen die elektrische Verbindung mit dem Stift PVR4 auf. Daher entspricht die Schaltungsstruktur der I/V-Schaltung 241[h] in 13A derjenigen einer Integratorschaltung 241SE. Die Integratorschaltung 241SE ist eine Single-Ended-Eingabeintegratorschaltung und integriert unter Verwendung der Konstantspannung (CMVRI) als Referenzspannung einen Strom, der durch den Stift PM[2h-1] fließt.
(Differenzerfassungs- (DEFF-) Modus)
13B stellt eine Schaltungsstruktur der Schaltermatrix 240[h] in dem Fall dar, in dem das Signal CMREV 1'b0 ist und das Signal RITG[2:0] 3'b010 ist. Der Anschluss INM[h] weist die elektrische Verbindung mit dem Stift PM[2h-1] auf, und die Anschlüsse INP1[h] und INP2[h] weisen die elektrische Verbindung mit dem Stift PM[2h] auf. Daher entspricht die Schaltungsstruktur der I/V-Schaltung 241[h] in 13B derjenigen einer Differenzintegratorschaltung 241D. Die Differenzintegratorschaltung 241D integriert unter Verwendung einer Spannung des Stifts PM[2h] als Referenzspannung einen Strom, der durch den Stift PM[2h-1] fließt.
(Differenzerfassungsmodus mit drei Eingängen (3-DEFF-Modus))
Der Stromerfassungsmodus für die I/V-Schaltung 241 mit der Schaltungsstruktur, bei der Differenzsignale in die drei Stifte INM, INP1 und INP2 eingegeben werden können, ist der „Differenzerfassungsmodus mit drei Eingängen“.
13C stellt eine Schaltungsstruktur der Schaltermatrix 240[h] in dem Fall dar, in dem das Signal CMREV 1'b0 ist und das Signal RITG[2:0] 3'b000 ist. Der Anschluss INM[h] weist die elektrische Verbindung mit dem Stift PM[2h-1] auf. Die Anschlüsse INP1[h] und INP2[h] weisen die elektrische Verbindung mit den Stiften PM[2h-2] bzw. PM[2h+1] auf. Die I/V-Schaltung 241 integriert unter Verwendung einer durchschnittlichen Spannung der Spannungen der Stifte PM[2h-1] und PM[2h] als Referenzspannung einen Strom, der durch den Stift PM[2h-1] fließt.
In dem Differenzerfassungsmodus mit drei Eingängen kann, da die Spannungen der zwei Stifte PM als Referenzspannung der I/V-Schaltung 241 verwendet werden, eine Geräuschkomponente der Referenzspannung abflachen. Demzufolge kann in dem Differenzerfassungsmodus mit drei Eingängen eine Gleichtaktstörung von der Ausgabe der Verstärkerschaltung 41 effektiver entfernt werden als in dem Differenzerfassungsmodus.
Die Schaltermatrix 250 wird durch die Signale CMREV und RITG[2:0] derart eingestellt, dass sie die gleiche Schaltungsstruktur wie die Schaltermatrix 240[h] aufweist. Je nach der Schaltungsstruktur der Schaltermatrix 250 wird die elektrische Verbindung zwischen den Anschlüssen B10, B11 und B12 und den Leitungen TM0 bis TM3 eingestellt.
Beispielsweise lässt dann, wenn das Signal CMREV 1'b0 ist und das Signal RITG[2:0] 3'b000 ist (siehe 13C), die Schaltermatrix 250 die Anschlüsse B10, B11 und B12 die elektrische Verbindung mit den Leitungen TM1, TM0 bzw. TM2 aufweisen.
Unter Bezugnahme auf 14 wird ein Strukturbeispiel für den A/D-Abschnitt 233, den Ausgangstreiber 235, den Pufferabschnitt 253 und den LOG/LS-Abschnitt 254 beschrieben. 14 stellt eine Einheitsschaltung der Abschnitte dar.
«A/D-Abschnitt 233»
Die A/D-Schaltung 243[h] beinhaltet den Komparator 43[h], die Flipflops (FF) 44[h] und 45[h], die Inverterschaltung 46[h] sowie den Wähler 47[h].
Ein nicht invertierender Eingangsanschluss (nachstehend als Anschluss (+) bezeichnet) des Komparators 43[h] ist elektrisch mit dem Knoten Nsh[h] der S/H-Schaltung 242[h] verbunden. Das Signal DACO oder die Spannung CMVRC wird in einen invertierenden Eingangsanschluss (nachstehend als Anschluss (-) bezeichnet) über die ASW-Schaltung 260 eingegeben. Wenn das Signal RCON „0“ ist, wird die Spannung CMVRC in den Anschluss (-) eingegeben. Wenn das Signal RCON „1“ ist, wird das Signal DACO in den Anschluss (-) eingegeben. Je nach der Schaltungsstruktur des Komparators 43[h] oder dergleichen kann der Knoten Nsh[h] elektrisch mit dem Anschluss (-) verbunden sein, während der Ausgang der ASW-Schaltung 260 elektrisch mit dem Anschluss (+) verbunden sein kann.
Das Signal RCPOL wird in den Wähler 47[h] eingegeben. Das Signal PCPOL stellt die Polarität eines Signals CMPO_h ein, das in das Flipflop 44[h] eingegeben wird. Wenn das Signal PCPOL „0“ ist, gibt der Wähler 47[h] ein Ausgangssignal des Komparators 43[h] an das Flipflop 44[h] aus. Wenn das Signal PCPOL „1“ ist, gibt der Wähler 47[h] ein Ausgangssignal der Inverterschaltung 46[h] an das Flipflop 44[h] aus. Das Signal CMPO_h ist zu diesem Zeitpunkt ein invertiertes Signal des Ausgangssignals des Komparators 43[h].
Das Flipflop 44[h] wird beispielsweise aus einem Verzögerungs- (D-) Flipflop gebildet. Ein Signal EN_h und das Signal CMCLKB werden in das Flipflop 44[h] eingegeben. Das Signal EN_h ist ein Freigabesignal des Flipflops 44[h] und wird in dem LOG/LS-Abschnitt 254 erzeugt. Das Signal CMCLKB ist ein Taktsignal des Flipflops 44[h]. Daten in dem Flipflop 44[h] werden zu dem Zeitpunkt eines Anstiegs des Signals CMCLKB aktualisiert. Die Daten in dem Flipflop 44[h] werden als Signal LATO_h an ein Flipflop 45[h] ausgegeben.
Das Flipflop 45[h] dient als Register, das vorübergehend ein Signal CNT[11:0] speichert. Das Flipflop 45[h] wird beispielsweise aus einem 12-Bit-D-Flipflop gebildet. Das Signal LATO_h, das Signal CNT[11:0] und ein Signal CMSRT werden in das Flipflop 45[h] eingegeben. Das Signal LATO_h wird als Taktsignal verwendet, und das Signal CMSRT wird als Rücksetzsignal verwendet. Wenn ein Ausgangssignal des Flipflops 44[h] einem Übergang von niedrigem zu hohem Pegel unterzogen wird, speichert das Flipflop 45[h] das Signal CNT[11:0]. Ein Signal ADO[11:0]_h, das von dem Flipflop 45[h] ausgegeben wird, stellt einen Zählwert des Zählers 277 dar.
«Ausgangstreiber 235»
Der Pufferabschnitt 236 beinhaltet 3N TRI-Pufferschaltungen 48. Jede TRI-Pufferschaltung 48 hält beispielsweise 4-Bit-Daten. Um das Signal ADO[11:0]_h zu halten, sind drei TRI-Pufferschaltungen 48[3h-2], 48[3h-1] und 48[3h] bereitgestellt. Die TRI-Pufferschaltungen 48[3h-2], 48[3h-1] und 48[3h] halten die Signale ADO[11:8]_h, ADOUT[7-4]:h bzw. ADO[3:0]_h.
Das Schieberegister 237 wird aus 3N Stufen von Flipflops 49 gebildet. Das Signal TDCLK wird in das Flipflop 49 auf jeder Stufe eingegeben, und das Signal TDSP wird in ein Flipflop 49[1] auf einer ersten Stufe eingegeben. Ein Ausgangssignal des Flipflops 49 wird als Freigabesignal der TRI-Pufferschaltung 48 verwendet.
Eine beliebige der 3N TRI-Pufferschaltungen 48 wird durch ein Ausgangssignal des Schieberegisters 237 ausgewählt. Ausgangsanschlüsse der nicht ausgewählten TRI-Pufferschaltungen 48 werden in einen hohen Impedanzzustand versetzt. Ein Ausgangsanschluss der ausgewählten TRI-Pufferschaltung 48 ist elektrisch mit dem Stift PDO1 verbunden. Das Ausgangssignal der ausgewählten TRI-Pufferschaltung 48 wird als Signal CMDO[3:0] von dem Stift PDO1 ausgegeben.
«Pufferabschnitt 253»
Das Signal CMPO_h wird an die TRI-Pufferschaltung 53[h] ausgegeben und gehalten. Ein Signal TSEL_h wird von dem Schieberegister 255 in die TRI-Pufferschaltung 53[h] eingegeben. Wenn das Signal TSEL_h „H“ liegt, gibt die TRI-Pufferschaltung 53[h] ein Signal aus. Mit anderen Worten: Ein Ausgangssignal der TRI-Pufferschaltung 53, die durch das Schieberegister 255 ausgewählt wird, wird als Signal TCMPO an den MUX 269 ausgegeben.
«LOG/LS-Abschnitt 254»
Der LOG/LS-Abschnitt 254 beinhaltet N OR-Schaltungen 62, N Inverterschaltungen 63, N AND-Schaltungen 64, N Pegelverschieberschaltungen 67, N Pegelverschieberschaltungen 68 und N Pegelverschieberschaltungen 69. Das Signal RTCM wird in die OR-Schaltung 62 eingegeben, das Signal RANA[1] wird in die AND-Schaltung 64 eingegeben, und das Signal RANA[3] wird in die Inverterschaltung 63 eingegeben.
Das Schieberegister 255 wird aus N Stufen von Flipflops 60 gebildet. Das Signal TDCLK wird in das Flipflop 60 auf jeder Stufe eingegeben, und das Signal TDSP wird in ein Flipflop 60[1] auf einer ersten Stufe eingegeben. Das Signal TSEL_h ist ein Ausgangssignal des Flipflops 60[h]. Das Signal TSEL_h wird in die TRI-Pufferschaltung 53[h], die OR-Schaltung 62[h], die Inverterschaltungen 63[h] und 64[h] sowie die Pegelverschieberschaltung 67[h] eingegeben.
Die OR-Schaltung 62[h] erhält eine logische Summe des Signals TSEL_h und des invertierten Signals des Signals RTCM und erzeugt das Signal EN_h. Das Signal EN_h wird an das Flipflop 44[h] ausgegeben.
Die Pegelverschieberschaltung 67[h] wandelt das Signal TSEL_h in ein Differenzsignal um und verschiebt den Pegel des Signals, wodurch sie Signale TSELH_h und TSELBH_h erzeugt. Die Signale TSELH_h und TSELBH_h steuern das Ein-/Ausschalten der Schalter S30[h] bis S33[h].
Die Inverterschaltung 63[h] erhält eine Negation des Signals RANA[3] und erzeugt ein Signal TSEL3. Die Pegelverschieberschaltung 68[h] wandelt das Signal TSEL3 in ein Differenzsignal um und verschiebt den Pegel des Signals, wodurch sie Signale TSEL3H_h und TSEL3BH_h erzeugt. Die Signale TSEL3H_h und TSEL3BH_h steuern das Ein-/Ausschalten des Schalters S34[h].
Die AND-Schaltung 64[h] erhält ein logisches Produkt des Signals TSEL_h und des Signals RANA[1] und erzeugt ein Signal TSEL1. Die Pegelverschieberschaltung 69[h] wandelt das Signal TSEL1_h in ein Differenzsignal um und verschiebt den Pegel des Signals, wodurch sie Signale TSEL1_H_h und TSEL1_BH_h erzeugt. Die Signale TSEL1H_h und TSEL1BH_h steuern das Ein-/Ausschalten des Schalters S35[h].
<<ASW-Abschnitt 252>>
Wie vorstehend beschrieben, weist der ASW-Abschnitt 252 Funktionen einer Ausgangsschaltung auf, die das Signal TAMPO in dem Testmodus liest, und einer Eingangsschaltung, die das Signal TCMPIN auf den A/D-Abschnitt 233 überträgt. Beispielsweise wird dann, wenn sich die Schalter S34[h] und S35[h] in einem Durchlasszustand befinden, die Ausgabe der Verstärkerschaltung 41[h] als Signal TAMPO auf die ASW-Schaltung 259 übertragen. Wenn sich der Schalter S34[h] in einem Ausschaltzustand befindet und sich der Schalter S35[h] in einem Durchlasszustand befindet, wird das Signal TCMPIN von der ASW-Schaltung 259 in die S/H-Schaltung 242[h] eingegeben.
«Stift PAIO»
Tabelle 1 ist eine Wahrheitstabelle des Stifts PAIO. Die Funktion des Stifts PAIO wird durch das Signal RANA[3:0] eingestellt. Insbesondere wird die Schaltungsstruktur der ASW-Schaltung 259 durch das Signal RANA[2:0] eingestellt und diejenige des ASW-Abschnitts 252 wird durch die Signale RANA[1] und RANA[3] eingestellt.

[Tabelle 1]

Stift PAIO
Attribut	Eingabe/Ausgabe	RANA[0]	RANA[1]	RANA[2]	RANA[3]
Eingabe	IRFEXT	L	L	L	L
Ausgabe	IRFINT	H	L	L	L
Ausgabe	TAMPO	L	H	L	L
Eingabe	TCMPIN	L	H	L	H
Ausgabe	DACO	H	H	L	L
Ausgabe	PM[1:2N]	L	L	H	L
	Hohe Impedanz	H	H	H	L

Obwohl Ströme, die durch die Stifte PM[1] bis PM[2N] fließen, unter Verwendung der Ausgabe des Stifts PAIO überwacht werden, gibt es keine Beschränkung hinsichtlich der Anzahl der Stifte PM, die die Überwachungsziele sind, und der Stiftzahlen.
«Stift PDO2»
Tabelle 2 ist eine Wahrheitstabelle des Stifts PDO2. Ein Ausgangssignal des Stifts PDO2 wird durch das Signal RDIG[1:0] eingestellt. Insbesondere decodiert der MUX 269 das Signal RDIG[1:0] und wählt ein Signal aus, das von dem Stift PDO2 ausgegeben wird.
[Tabelle 2]

Ausgangssignal des Stifts PDO2 RDIG[0] RDIG[1]

CSRO L L

TSRO H L

TCMPO L H
Ein Signal CSRO ist ein Ausgangssignal des Flipflops 49[3N] auf einer letzten Stufe des Schieberegisters 237. Ein Signal TSRO ist ein Ausgangssignal des Flipflops 60[N] auf einer letzten Stufe des Schieberegisters 255. Das Signal CSRO wird überwacht, um den Zeitpunkt der Beendigung der RD-Sequenz erkennen zu lassen. Das Signal TSRO wird überwacht, um den Zeitpunkt der Beendigung der SN-Sequenz der N CM-Schaltungen 245 in dem Testmodus erkennen zu lassen.
Ein Betriebsmodus des CSN-Abschnitts 202 kann unabhängig von einem Betriebsmodus des SDR-Abschnitts 201 eingestellt werden. Der Betriebsmodus des CSN-Abschnitts 202 wird grob in einen Stromerfassungsmodus und einen Testmodus eingeteilt.
<<Stromerfassungsmodus>>
15A zeigt ein Beispiel für eine Operationssequenz des CSN-Abschnitts 202 in dem Stromerfassungsmodus. Die Operationssequenz wird grob in eine Registereinstellungs- (RS-) Sequenz, eine Erfassungs- (SN-) Sequenz und eine Lese-(RD-) Sequenz eingeteilt werden. Die SN-Sequenz umfasst die Strom-SpannungsWandler- (IV-) Sequenz und die Digital-Analog-Wandler- (AD-) Sequenz.
(RS-Sequenz)
In der RS-Sequenz werden Konfigurationsdaten in dem Setup-Register 271 aktualisiert. Wenn das Signal CMRST „H“ wird, werden Logikschaltungen (das Setup-Register 271, das Flipflop 45 des A/D-Abschnitts 233 und dergleichen) des CSN-Abschnitts 202 zurückgesetzt. Als Nächstes werden die Signale RGCLK und RGSRD in das Setup-Register 271 eingegeben. Zu dem Zeitpunkt eines Anstiegs (oder eines Abfalls) des Signals RGCLK nimmt das Setup-Register 271 das Signal RGSRD auf und speichert Daten. Hier werden die Konfigurationsdaten wie folgt in das Setup-Register 271 geschrieben.
Um den CSN-Abschnitt 202 auf den Stromerfassungsmodus einzustellen, ist das Signal RTCM „0“. Um den I/V-Abschnitt 231 auf einen Differenzerfassungsmodus mit zwei Eingängen einzustellen, ist das Signal RITG[2:0] 3'b000. Um das Signal DACO in den A/D-Abschnitt 233 einzugeben, ist das Signal RCON „1“. Um das Signal CMPO auf ein Ausgangssignal des Komparators 43 einzustellen, ist ein Signal RPOL „0“. In dem Stromerfassungsmodus ist ein Signal RIRF „0“. Um den Stift PAIO in einen hohen Impedanzzustand zu versetzen, ist das Signal RANA[3:0] 4'b0111. Um das Signal CSRO von dem Stift PDO2 auszugeben, ist das Signal RDIG[1:0] 2'b00.
Nachdem die RS-Sequenz ausgeführt wird, wird eine SN-Sequenz für N ungeradzahlige Kanäle und N geradzahlige Kanäle abwechselnd ausgeführt. In der SN-Sequenz werden Ströme, die durch ungeradzahlige (oder geradzahlige) Stifte PM fließen, durch N CM-Schaltungen 245 parallel verarbeitet und in digitale Signale umgewandelt. Der Ausgangstreiber 235 führt jedes Mal dann einen Lesevorgang durch, wenn die SN-Sequenz ausgeführt wird. Der CSN-Abschnitt 202 führt eine vorbestimmte Anzahl von Zyklen der SN-Sequenz und der RD-Sequenz aus, und der Stromerfassungsmodus wird beendet.
Unter Bezugnahme auf 16 werden Betriebsbeispiele für die IV-Sequenz und die AD-Sequenz beschrieben. 16 ist ein Ablaufdiagramm der CM-Schaltung 245. Hier ist das Größenverhältnis zwischen den Referenzspannungen CMVRI>CMVRD2>CMVRD1. Der Strom, der zu erfassen ist, ist der Quellenstrom, der von dem Stift PM in die Außenseite des SD-IC 200 fließt.
<Sequenz>
In einer Periode von t1 bis t5 wird die IV-Sequenz durchgeführt. Es sei angemerkt, dass die Schaltungsstrukturen des ASW-Abschnitts 230 und der CM-Schaltung 245[h] durch die Konfigurationsdaten in dem Setup-Register 271 vor t1 eingestellt werden. Die A/D-Schaltung 243 befindet sich in einem aktiven Zustand. Die elektrische Verbindung zwischen dem Anschluss OTA der I/V-Schaltung 241 und einem Eingangsanschluss der S/H-Schaltung 242 wird hergestellt. Insbesondere sind die Anschlüsse INM[h], INP1[h] und INP2[h] der I/V-Schaltung 241[h] elektrisch mit den Stiften PM[2h-1], PM[2h-2] bzw. PM[2h] verbunden.
(Vorladen)
In einer Periode von t1 bis t2 wird ein Vorladevorgang durchgeführt. Das Signal CMPRE auf „H“ wird eingegeben, somit werden die Schalter S11 des ASW-Abschnitts 230 eingeschaltet. Folglich sind N Stifte PM und die Anschlüsse INM, INP1 und INP2 der N I/V-Schaltungen 241 jeweils elektrisch mit dem Stift PVR4 verbunden und werden auf die Spannung CMVRI vorgeladen.
Zu t1 wird das Signal CMSH „H“, somit wird der Schalter S42 eingeschaltet. Der Knoten Nsh der S/H-Schaltung 242 weist die elektrische Verbindung mit dem Anschluss OTA der I/V-Schaltung 241 auf.
(Offset-Abgleich)
In einer Periode von t3 bis t4 wird der Offset-Abgleich durchgeführt, bei dem die Offset-Spannung der Verstärkerschaltung 41 korrigiert wird. Das Signal CMSET auf „H“ wird eingegeben, somit wird der Schalter S41 eingeschaltet. Der Anschluss OTA weist die elektrische Verbindung mit dem Anschluss INM auf, und der Kondensator C41 wird entladen.
(Wandlung)
In einer Periode von t4 bis t5 wandelt die I/V-Schaltung 241 einen Strom, der durch den Anschluss INM fließt, in eine Spannung um, und die S/H-Schaltung 242 tastet die Spannung des Anschlusses OTA ab.
Zu t4 wird das Signal CMSET „L“, so dass die I/V-Schaltung 241 unter Verwendung einer durchschnittlichen Spannung der Spannung des Anschlusses INP1 und der Spannung des Anschlusses INP2 als Referenzspannung einen Integralvorgang startet. Die Spannung des Anschlusses INM[h] wird aufgrund des Stroms verringert, der durch den Stift PM[2h-1] fließt, und demzufolge wird die Spannung des Anschlusses OTA[h] verringert.
Das Signal CMSH wird zu t5 „L“, und die I/V-Sequenz wird beendet. Eine Spannung CMVSMP des Anschlusses OTA zu t5 wird von der S/H-Schaltung 242 gehalten. Die Spannung CMVSMP entspricht der Menge an elektrischer Ladung, die durch den Anschluss INM in der Periode von t4 bis t5 fließt.
<Sequenz>
In einer Periode von t5 bis t11 wird die AD-Sequenz ausgeführt. In einer Periode von t6 bis t11 wird das Signal CMCLK in den Zähler 277 eingegeben, und der Zähler 277 erzeugt die Signale CNT[11:0] und CMCLKB. Das Signal CMCLKB ist ein invertiertes Signal des Signals CMCLK. Die D/A-Schaltung 278 wandelt das Signal CNT[11:0] in ein analoges Signal um und erzeugt das Signal DACO. Das Signal DACO wird in einen Anschluss (+) des Komparators 43 eingegeben.
Der Komparator 43 vergleicht die Spannung CMVSMP des Knotens Nsh mit der Spannung des Signals DACO. Wenn die Spannung des Signals DACO zu t7 die Spannung CMVSMP überschreitet, wird das Ausgangssignal des Komparators 43 einem Übergang von „H“ zu „L“ unterzogen. Hier wird, da das Ausgangssignal der Inverterschaltung 46 das Signal CMPO ist, das Signal CMPO zu t7 einem Übergang von „L“ zu „H“ unterzogen.
Mit einem Anstieg des Signals CMCLKB (einem Abfall des Signals CMCLK) werden Daten in dem Flipflop 44 durch das Signal CMPO aktualisiert. Wenn das Signal CMCLKB zu t8 ansteigt, wird das Signal LATO „1“ („H“). Mit einem Anstieg des Signals LATO (Taktsignal) speichert das Flipflop 45 das Signal CNT[11:0], das heißt, einen Zählwert Xsmp. Der Zählwert Xsmp stellt die Menge an Strom dar, der in der Periode von t4 bis t5 durch den Anschluss INM fließt.
Zu t9 wird der Zählwert des Zählers 277 0, so dass das Signal CMPO einem Übergang von „H“ zu „L“ unterzogen wird. Mit einem Anstieg des Signals CMCLKB zu t10 werden Daten in dem Flipflop 44 durch das Signal CMPO aktualisiert, so dass das Signal LATO „L“ wird. Die Daten ADO[11:0] in dem Flipflop 45 werden nicht aktualisiert, bis das Signal LATO einem Übergang von „L“ zu „H“ unterzogen wird.
<RD-Sequenz>
15B ist ein Ablaufdiagramm, das ein Beispiel für die RD-Sequenz zeigt. Wenn das Signal TDSP in den Ausgangstreiber 235 eingegeben wird, wird die RD-Sequenz gestartet. In dem Schieberegister 237 des Ausgangstreibers 235 wird ein Schiebevorgang des Signals TDSP in Reaktion auf einen Anstieg des Signals TDCLK durchgeführt, und die Flipflops 49[1] bis 49[3N] geben Freigabesignale an die jeweiligen TRI-Pufferschaltungen 48[1] bis 48[3N] aus. Die Freigabesignale auf „H“ werden nacheinander in die TRI-Pufferschaltungen 48[1] bis 48[3N] eingegeben, und gehaltene 4-Bit-Daten werden als Signal CMDO[3:0] an den Stift PDO1 ausgegeben. Als Ausgabe des Schieberegisters 237 auf der letzten Stufe wird das Signal CSRO von dem Stift PDO2 ausgegeben.
Während der RD-Sequenz ausgeführt wird, wird das Signal CMREV von „H“ auf „L“ (oder von „L“ auf „H“) eingestellt, und der Kanal, der das Überwachungsziel ist, wird geändert.
<<Testmodus>>
In dem Testmodus wird der Strom TIREF nacheinander in die CM-Schaltungen 245[1] bis 245[N] eingegeben, wodurch eine Einheit der CM-Schaltungen 245 zu einem Zeitpunkt getestet wird. 18 zeigt ein Beispiel für eine Operationssequenz des CSN-Abschnitts 202 in dem Testmodus. Die Operationssequenz wird grob in eine RS-Sequenz (1), N Zyklen der SN-Sequenz, eine RS-Sequenz (2) und die RD-Sequenz eingeteilt.
<RS-Sequenz (1)>
In der RS-Sequenz (1) werden die Konfigurationsdaten in dem Setup-Register 271 aktualisiert. Wenn das Signal CMRST „H“ wird, werden das Setup-Register 271, das Flipflop 45 des A/D-Abschnitts 233 und dergleichen des CSN-Abschnitts 202 zurückgesetzt. Als Nächstes werden Signale RGCLK und RGSRD in das Setup-Register 271 eingegeben, und die Konfigurationsdaten werden in das Setup-Register 271 geschrieben. In der RS-Sequenz (1) wird das Signal RTCM auf „1“ eingestellt, um den CSN-Abschnitt 202 in den Testmodus zu versetzen.
<SN-Sequenz>
Durch den Wähler 275 werden die Signale TDCLK und TDSP in das Schieberegister 255 eingegeben. Das Schieberegister 255 führt einen Schiebevorgang des Signals TDSP durch, um die Signale TSEL[1] bis TSEL[N] zu erzeugen. Die CM-Schaltungen 245[1] bis 245[N] werden durch die Signale TSEL[1] bis TSEL[N] sequentiell ausgewählt. Die ausgewählte CM-Schaltung 245 führt die SN-Sequenz aus.
Die SN-Sequenz der CM-Schaltung 245 in dem Testmodus ist derjenigen in dem Stromerfassungsmodus ähnlich. Ein Hauptunterschied ist, dass der Strom TIREF von dem Stromerzeugungsabschnitt 258 in den Anschluss INM eingegeben wird. Damit der Strom TIREF in den I/V-Abschnitt 231 eingegeben wird, wird das Signal CMREV auf „L“ festgelegt.
Beispielsweise werden in der RS-Sequenz (1) Konfigurationsdaten zum Ausgeben des Signals TSRO von dem Stift PDO2 in das Setup-Register 271 geschrieben. Daher wird die Ausgabe des Stifts PDO2 überwacht, um die Beendigung der SN-Sequenz der CM-Schaltung 245[N] erkennen zu lassen.
<RS-Sequenz (2)>
In der RS-Sequenz (2) werden Konfigurationsdaten zum Ausführen der RD-Sequenz in das Setup-Register 271 geschrieben. In der RS-Sequenz (2) wird das Signal RTCM auf „0“ eingestellt. Beispielsweise wird, um das Signal CSRO von dem Stift PDO2 auszugeben, das Signal RDIG[1:0] auf 2'b00 eingestellt. Als weitere Konfigurationsdaten können die gleiche Daten wie diejenigen in der RS-Sequenz (1) verwendet werden.
<RD-Sequenz>
Gemäß dem Ablaufdiagramm in 15B arbeitet der Ausgangstreiber 235. Die N digitalen 12-Bit-Signale (ADO[11:0]), die durch die CM-Schaltungen 245[1] bis 245[N] erzeugt werden, werden in serielle digitale 4-Bit-Signale (CMDO[3:0]) umgewandelt und von dem Stift PDO1 ausgegeben. Durch die Analyse der Signale CMDO[3:0] wird beispielsweise eine Qualitätsbestimmung der CM-Schaltung 245 durchgeführt.
Bei einer Beispiel in 17 werden die Frequenzen der Signale TDSP und TDCLK gemäß Daten des Signals RTCM eingestellt. Die Frequenzen der Signale TDSP und TDCLK sind dann höher, wenn das Signal RTCM „0“ ist, als wenn das Signal RTCM „1“ ist.
«IV- und AD-Sequenzen»
18 zeigt ein Betriebsbeispiel für die IV- und AD-Sequenzen der CM-Schaltung 245[h] in dem Stromerfassungsmodus.
In der RS-Sequenz (1) werden Daten in dem Setup-Register 271 wie folgt eingestellt. Um den CSN-Abschnitt 202 auf den Testmodus einzustellen, ist das Signal RTCM „1“. Um den Strom TIREF auf den Strom IRFINT einzustellen, ist das Signal RIRF „1“. Um den I/V-Abschnitt 231 auf den Differenzerfassungsmodus mit zwei Eingängen einzustellen, ist das Signal RITG[2:0] 3'b000. Um das Signal DACO in den A/D-Abschnitt 233 einzugeben, ist das Signal RCON „1“. Wenn das Signal RCON auf „1“ eingestellt wird, wird die Spannung CMVRC in den Stromerzeugungsabschnitt 258 eingegeben. Um das Signal CMPO auf das Ausgangssignal des Komparators 43 einzustellen, ist das Signal RPOL „0“. Um den Stift PAIO in einen hohen Impedanzzustand zu versetzen, ist das Signal RANA[3:0] 4'b0111. Um das Signal TSRO von dem Stift PDO2 auszugeben, ist das Signal RDIG[1:0] 2'b01.
<Sequenz>
Vor t21 werden die Schaltungsstrukturen des ASW-Abschnitts 230 und der Schaltermatrizen 240[h] und 250 durch die Konfigurationsdaten in dem Setup-Register 271 eingestellt. Die Schaltermatrix 240[h] lässt die Anschlüsse INM[h], INP1[h] und INP2[h] die elektrische Verbindung mit den Stiften PM[2h-1], PM[2h-2] bzw. PM[2h] aufweisen. Die Anschlüsse B0 bis B3 der Schaltermatrix 250 weisen die elektrische Verbindung mit den jeweiligen Leitungen TM3 bis TM0 auf. Der Strom TIREF wird über die TM3 in den Anschluss INM[h] eingegeben.
Zu t20 erzeugt das Flipflop 60[h] das Signal TSEL_h auf „H“. Die Schalter S30 bis S33 der ASW-Schaltung 261[h] werden eingeschaltet, und die elektrische Verbindung zwischen den Stiften PM[2h-1] bis PM[2h+1] und den Leitungen TM3 bis TM0 wird hergestellt. Das Freigabesignal (TSEL_h) auf „H“ wird in die TRI-Pufferschaltung 53[h] eingegeben, und das Freigabesignal (EN_h) auf „H“ wird in das Flipflop 44[h] eingegeben.
Da das Signal RANA[3] „0“ ist und das Signal RANA[1] „1“ ist, befinden sich die Schalter S34[h] und S35[h] in einem Durchlasszustand.
(Vorladen)
In einer Periode von t21 bis t22 wird ein Vorladevorgang durchgeführt. Das Signal CMPRE auf „H“ wird eingegeben, somit werden die Schalter S11 des ASW-Abschnitts 230 und die Schalter S21 der Schaltermatrix 250 eingeschaltet. Die Stifte PM[2h-1] bis PM[2h+1], die Anschlüsse INM[h], INP1[h] und INP2[h] sowie die Leitungen TM0 bis TM3 sind jeweils elektrisch mit dem Stift PVR4 verbunden und werden auf die Spannung CMVRI vorgeladen.
Das Signal CMSH wird zu t21 „H“, und daher wird der Schalter S42[h] eingeschaltet. Der Knoten Nsh[h] weist die elektrische Verbindung mit dem Anschluss OTA[h] auf.
(Offset-Abgleich)
In einer Periode von t23 bis t24 wird der Offset-Abgleich durchgeführt, bei dem die Offset-Spannung der Verstärkerschaltung 41[h] korrigiert wird. Der Schalter S41[h] befindet sich in einem Durchlasszustand. Der Kondensator C41[h] wird entladen, und die Menge an elektrischer Ladung beträgt 0 Coulomb.
(Erzeugung von Strom IRFINT)
In der Periode von t23 bis t24 befindet sich der Schalter SWt des Stromerzeugungsabschnitts 258 in einem Durchlasszustand, und der Schalter SWtb befindet sich in einem Ausschaltzustand. Die Spannung CMVRC wird in den Knoten Nt eingegeben, und der Kondensator Ct wird aufgeladen. Die Menge an elektrischer Ladung Qt des Kondensators Ct beträgt (CMVRC-CMVRI)×Ct. Wenn das Signal CMSET zu t24 „L“ wird, wird der Schalter SWt mit einer Verzögerung einer bestimmten Periode ausgeschaltet. Als Nächstes wird der Schalter SWtb eingeschaltet, und der Strom IRFINT fließt in den Knoten Ntb. Der Strom IRFINT wird als Strom TIREF von dem Anschluss B20 an die Schaltermatrix 250 ausgegeben. Der Strom TIREF wird über die Leitung TM2 in den Anschluss INM[h] eingegeben.
(Wandlung)
In einer Periode von t24 bis t25 wandelt die I/V-Schaltung 241[h] den Strom TIREF, der durch den Anschluss INM[h] fließt, in eine Spannung um, und die S/H-Schaltung 242[h] tastet die Spannung des Anschlusses OTA[h] ab.
Zu t24 wird das Signal CMSET „L“, so dass die I/V-Schaltung 241 unter Verwendung einer durchschnittlichen Spannung der Spannung des Anschlusses INP1 und der Spannung des Anschlusses INP2 als Referenzspannung einen Integralvorgang startet. Die Spannung des Knotens Nsh[h] wird auf die Spannung TVSMP verringert. Die Differenz zwischen der Spannung TVSMP und der Spannung CMVRI ist Qt/Civh; Civh ist die Kapazität von C41 [h] der I/V-Schaltung 241[h].
<A/D-Sequenz>
In einer Periode von t25 bis t31 wird die AD-Sequenz ausgeführt. Die A/D-Schaltung 243[h] wandelt die Spannung TVSMP in ein digitales 12-Bit-Signal (ADO[11:0]_h) um. Ein Zählwert Xirf entspricht der Menge an elektrischer Ladung Qt.
Das Testverfahren des CSN-Abschnitts 202 ist nicht auf das vorstehende beschränkt. Je nach den Konfigurationsdaten in dem Setup-Register 271 ist eine Modifikation der zu erhaltenden Daten, des in dem Test zu verwendenden Signals, der Operationssequenz oder dergleichen möglich.
Beispielsweise wird das Signal DACO mit dem Signal RANA[3:0], das auf 4'0011 eingestellt wird, und dem Signal RCON, das auf „1“ eingestellt wird, von dem Stift PAIO ausgegeben. Eine DC-Offset-Spannung der D/A-Schaltung 278 kann aus der Spannung des Stifts PAIO erhalten werden.
Beispielsweise wird das Signal TAMPO mit dem Signal RANA[3:0], das auf 4'0010 eingestellt wird, von dem Stift PAIO ausgegeben. Eine Offset-Spannung der I/V-Schaltung 241 kann aus der Spannung des Stifts PAIO erhalten werden. In diesem Fall ist, damit die I/V-Schaltung 241 als Spannungsfolger arbeitet, beispielsweise das Signal RIRF „0“ und das Signal RITG[2:0] 3'100 (siehe 12).
Beispielsweise wird das Signal TCMPIN mit dem Signal RANA[3:0], das auf 4'1010 eingestellt wird, von dem Stift PAIO eingegeben. Der A/D-Abschnitt 233 kann unter Verwendung des Signals TCMPIN getestet werden. Beispielsweise kann durch das Einstellen des Signals RTCM auf „0“ ein Test des A/D-Abschnitts 233 in dem Stromerfassungsmodus ausgeführt werden.
In dem Stromerzeugungsabschnitt 258 wird der Strom IRFINT durch das Aufladen des Kondensators Ct mit einer Spannung erzeugt. Daher erreicht der Stromerzeugungsabschnitt 258 einen großen Bereich von Ausgangsströmen und kann die Werte der Ausgangsströme genau anpassen. Demzufolge kann dann, wenn der Stromerzeugungsabschnitt 258 in den SD-IC 200 eingebaut wird, ein sehr zuverlässiger Test der Vielzahl von CM-Schaltungen 245 durchgeführt werden. Das wird bei Beispiel 1 beschrieben.
Wenn der Stromerzeugungsabschnitt 258 gebildet wird, ohne dabei viele Widerstände zu verwenden, kann er eine kleine Fläche aufweisen. Ein zusätzlicher Flächenverbrauch des SD-IC 200, der durch das Vorhandensein des Stromerzeugungsabschnitts 258 verursacht wird, kann unterdrückt werden, was die Kosten des SD-IC 200 verringert.
(Ausführungsform 3)
Bei dieser Ausführungsform werden ein Anzeigefeld, das den SD-IC der Ausführungsform 2 beinhaltet, und ein Anzeigesystem, das das Anzeigefeld beinhaltet, beschrieben.
«Strukturbeispiel für Anzeigesystem»
19A ist ein Blockdiagramm, das ein Strukturbeispiel für ein Anzeigesystem darstellt. Ein Anzeigesystem 500 beinhaltet einen Prozessor 510, eine Anzeigesteuerung 515 und ein Anzeigefeld 520.
Der Prozessor 510 beinhaltet eine Ausführungseinheit 512 und eine Speichervorrichtung 513. Die Anzeigesteuerung 515 beinhaltet einen Bildprozessor 516, eine Zeitsteuerung 517 und eine Speichervorrichtung 518. Das Anzeigefeld 520 beinhaltet ein Pixelarray 521 und eine Peripherieschaltung 522.
Der Prozessor 510 führt verschiedene Programme aus, um das gesamte Anzeigesystem 500 zu steuern. Die Ausführungseinheit 512 weist eine Funktion zum Ausführen eines Programms auf. Beispielsweise handelt es sich bei der Ausführungseinheit 512 um eine arithmetische logische Einheit (arithmetic logic unit, ALU), und bei der Speichervorrichtung 513 handelt es sich um einen Cache-Speicher. Alternativ kann, wie die Ausführungseinheit 512, ein beliebiger von verschiedenen Prozessoren, wie z. B. ein Hauptprozessor (central processing unit, CPU) und ein Mikroprozessor (microprocessor unit, MPU), verwendet werden. In dem Fall, in dem das Anzeigesystem 500 als elektronische Komponente in einem elektronischen Gerät eingebaut ist, wird beispielsweise ein Prozessor des elektronischen Geräts (Hostvorrichtung) als Prozessor 510 verwendet.
Die Anzeigesteuerung 515 ist eine Steuerung zum Steuern des Anzeigefeldes 520. Die Zeitsteuerung 517 erzeugt verschiedene Signale zum Einstellen des Zeitpunktes des Vorgangs der Peripherieschaltung 522. Der Bildprozessor 516 verarbeitet ein Bildsignal, das von dem Prozessor 510 übertragen wird. Die Speichervorrichtung 518 speichert Daten, die dazu erforderlich sind, dass die Anzeigesteuerung 515 eine Verarbeitung ausführt. Als Beispiele für die Daten können Bilddaten, die durch den Bildprozessor 516 verarbeitet werden, Parameterdaten, die in dem Bildprozessor 516 und der Zeitsteuerung 517 verwendet werden, und dergleichen angegeben werden.
Das Anzeigefeld 520 beinhaltet das Pixelarray 521 und die Peripherieschaltung 522. Das Pixelarray 521 beinhaltet Subpixel 10, Gate-Leitungen GL1, Source-Leitungen SL1 und Leitungen ML.
Die Peripherieschaltung 522 beinhaltet einen Schaltstromkreis 523U, einen Schaltstromkreis 523D, eine Gate-Treiberschaltung 524L, eine Gate-Treiberschaltung 524R und 12 SD-ICs 200. Hier wird das Bezugszeichen „200“, wie in 19A dargestellt, von „_1U“, „_1D“ oder dergleichen gefolgt, um die 12 SD-ICs 200 voneinander zu unterscheiden. 19B stellt schematisch eine Verbindungsstruktur zwischen dem SD-IC 200 und dem Pixelarray 521 dar.
Die Stifte PS des SD-IC 200 sind elektrisch mit den Source-Leitungen SL1 verbunden. Die Verbindung zwischen dem Stift PM und der Leitung ML wird durch den Schaltstromkreis 523D (oder den Schaltstromkreis 523U) gesteuert. Jede der Schaltstromkreise 523U und 523D ist eine Schnittstelle zwischen dem Pixelarray 521 und dem CSN-Abschnitt 202. Der SDR-Abschnitt 201 des SD-IC 200 verarbeitet ein Bildsignal, das von der Anzeigesteuerung 515 übertragen wird, um ein Graustufensignal, das der Source-Leitung SL1 zugeführt wird, zu erzeugen. Der CSN-Abschnitt 202 des SD-IC 200 erfasst einen Strom, der durch die Leitung ML fließt. Das Signal CMDO, das durch den CSN-Abschnitt 202 erzeugt wird, wird auf den Prozessor 510 übertragen. Der Prozessor 510 verarbeitet das Signal CMDO und aktualisiert beispielsweise einen Parameter, der in dem Bildprozessor 516 verwendet wird. Eine Struktur, bei der das Signal CMDO durch den Bildprozessor 516 der Anzeigesteuerung 515 verarbeitet wird, kann auch zum Einsatz kommen.
Die Anzahl der SD-ICs 200, die in dem Anzeigesystem 500 enthalten sind, wird gemäß den Spezifikationen des SD-IC 200, der Anzahl von Pixeln und dergleichen bestimmt.
Die Gate-Treiberschaltung 524L erzeugt ein Abtastsignal zum Auswählen des Subpixels 10, in das ein Graustufensignal eingegeben wird, und gibt das Abtastsignal in die Gate-Leitung GL1 ein. Das Gleiche gilt für die Gate-Treiberschaltung 524R.
Die Schaltstromkreise 523U und 523D sowie die Gate-Treiberschaltungen 524L und 524R weisen eine Gate-on-Array-Struktur auf und werden über der gleichen isolierenden Oberfläche wie das Pixelarray 521 gebildet. Der SD-IC 200 wird durch ein Chip-on-Glass- (COG-) Verfahren montiert. Die Struktur der Peripherieschaltung 522 ist nicht auf die vorstehende Struktur beschränkt. Der SD-IC 200 kann einige von Funktionen der Schaltstromkreise 523U und 523D aufweisen. Jede der Gate-Treiberschaltungen 524L und 524R kann aus einem oder mehreren Gate-Treiber-ICs gebildet werden. Beispiele für Verfahren zum Montieren eines IC auf dem Anzeigefeld 520 umfassen neben dem COG-Verfahren ein Chip-on-Film- (COF-) Verfahren und ein Tape-Automated Bonding- (TAB-) Verfahren.
Eine FPC wird auf dem Anzeigefeld 520 montiert. Eine Spannung, ein Signal und dergleichen werden über die FPC in das Pixelarray 521 und die Peripherieschaltung 522 eingegeben.
«Pixelarray 521»
Strukturbeispiele für das Subpixel 10 und das Pixelarray 521 werden unter Bezugnahme auf 20 und 20B beschrieben.
20A stellt sechs Subpixel 10 dar, die in zwei Zeilen und drei Spalten angeordnet werden. In dieser Beschreibung und dergleichen handelt es sich bei der Gate-Leitung GL1_j (j ist eine ganze Zahl von größer als oder gleich 1) um die Gate-Leitung GL1 in einer j-ten Zeile. Es handelt sich bei der Source-Leitung SL1_6k (k ist eine ganze Zahl von größer als oder gleich 1) um die Source-Leitung SL1 in einer 6k-ten Spalte. Es handelt sich bei dem Subpixel 10[j,6k] um das Subpixel 10 in der j-ten Zeile und der 6k-ten Spalte.
Das Subpixel 10 beinhaltet ein Elektrolumineszenz- (EL-) Element DE1, Transistoren MS1, MD1 und MM1 sowie einen Kondensator CS1. Das Subpixel 10 ist elektrisch mit der Gate-Leitung GL1, der Source-Leitung SL1, der Leitung ML und einer Leitung ANL verbunden. Bei dem Beispiel der 20A wird die Leitung ML von zwei benachbarten Spalten geteilt.
Das EL-Element DE1 beinhaltet ein Paar von Elektroden (eine Pixelelektrode und eine gemeinsame Elektrode) und eine EL-Schicht. Die EL-Schicht beinhaltet einen Bereich, der zwischen einem Paar von Elektroden angeordnet ist. Die EL-Schicht beinhaltet mindestens eine Schicht, die ein Licht emittierendes Material enthält (Licht emittierende Schicht). Eine weitere Funktionsschicht, wie z. B. eine Schicht, die ein Elektronentransportmaterial enthält (Elektronentransportschicht), oder eine Schicht, die ein Lochtransportmaterial enthält (Lochtransportschicht), kann in der EL-Schicht bereitgestellt werden. Das EL-Element wird als organisches EL-Element bezeichnet, wenn es ein organisches Licht emittierendes Material enthält, und wird als anorganisches EL-Element bezeichnet, wenn es ein anorganisches Licht emittierendes Material enthält. Eine eines Paars von Elektroden dient als Anode, und die andere dient als Kathode. Bei dem Beispiel der 20A ist die Pixelelektrode die Anode und ist die gemeinsame Elektrode die Kathode. Die Pixelelektrode ist elektrisch mit dem Transistor MD1 und dem Kondensator CS1 verbunden, und eine Spannung VCT wird in die gemeinsame Elektrode eingegeben.
Obwohl eine Beispiel, bei dem das Anzeigeelement des Subpixels ein EL-Element ist, bei dieser Ausführungsform beschrieben wird, kann ein anderes Licht emittierendes Element als Anzeigeelement verwendet werden. Beispiele für das Licht emittierende Element umfassen eine Leuchtdiode, einen Licht emittierenden Transistor und ein Licht emittierendes Element, das einen Quantenpunkt enthält.
Die Leitung ANL weist beispielsweise eine Funktion einer Stromversorgungsleitung auf. Die Spannung der Leitung ANL kann höher eingestellt werden als die Spannung VCT. Obwohl die Leitung ANL bei dem Beispiel der 20A und 20B in jeder Spalte bereitgestellt wird, kann eine Leitung ANL für eine Vielzahl von Spalten bereitgestellt werden.
Der Transistor MS1 wird als Auswahltransistor bezeichnet, und der Transistor MD1 wird als Ansteuertransistor bezeichnet. Der Transistor MD1 dient als Stromquelle für das EL-Element DE1. Der Transistor MD1 führt dem EL-Element DE1 einen Drain-Strom zu, der einer Gate-Spannung entspricht. Der Kondensator CS1 ist ein Speicherkondensator zum Halten der Gate-Spannung des Transistors MD1. Der Transistor MM1 steuert das Auslesen eines Stroms von dem Subpixel 10 in die Leitung ML. Hier wird ein Transistor, der eine Funktion wie der Transistor MM1 aufweist, als Überwachungstransistor bezeichnet.
Jeder der Transistoren MS1, MD1 und MM1 ist ein OS-Transistor mit einem Rückgate. Die Rückgates der Transistoren MS1 und MM1 sind elektrisch mit der Gate-Leitung GL1 verbunden. Gates der Transistoren MS1 und MM1 sind elektrisch mit der Leitung ML verbunden. Das Rückgate des Transistors MD1 ist elektrisch mit einem Gate davon verbunden.
Wie in 20B dargestellt, werden drei Arten von Subpixeln 10 zum Anzeigen von Rot (R), Grün (G) und Blau (B) in dem Pixelarray 521 bereitgestellt. Die drei (RGB) Subpixel 10 bilden ein Pixel 20.
Um nach der Farbe, die durch die Subpixel ausgedrückt wird, Komponente zu unterscheiden, wird ein Identifikationszeichen, wie z. B. „R“ oder „_R“, hinzugefügt. Beispielsweise stellt das Subpixel 10R ein rotes Subpixel 10 dar. Bei der Source-Leitung SL1_Gk handelt es sich um die Source-Leitung SL1 in einer k-ten Spalten, in die ein Graustufensignal für Grün eingegeben wird.
Die Anzahl der Subpixel in dem Pixelarray 521 beträgt 2N_c × 3 (RGB) in der Reihen- (horizontalen) Richtung und N_r in der Spalten- (vertikalen) Richtung (N_r und N_c sind jeweils eine ganze Zahl von größer als oder gleich 1).
In dem Fall, in dem die Bildschirmauflösung des Anzeigefeldes 520 8K4K (7680 × 4320) ist, beträgt beispielsweise die Anzahl der Subpixel 10 7680 × 3 (RGB) × 4320. Die Anzahl jeder der Source-Leitungen SL1_R, SL1_G und SL1_B beträgt 7680. Die Anzahl der Leitungen ML beträgt 3840 × 3.
Die Struktur des Pixels ist nicht auf die Struktur beschränkt, die bei dem Beispiel der 20B dargestellt wird, und kann beispielsweise eine Struktur sein, bei der ein Subpixel 10R, zwei Subpixel 10G und ein Subpixel 10B ein Pixel bilden. Beispiele für eine Kombination von Farben der Subpixel 10 umfassen [C (Cyan), M (Magenta), Y (Gelb)], [R, G, B, W (Weiß)], [R, G, B, Y] und [R, G, B, C].
<Schaltstromkreis 523U und Schaltstromkreis 523D>
Die Schaltstromkreise 523U und 523D werden unter Bezugnahme auf 21A und 21B beschrieben.
Eine Spannung V0 sowie Signale MPON_U und MSEL_U[1] bis MSEL_U[3] werden in den Schaltstromkreis 523U eingegeben. Die Spannung V0 sowie Signale MPON_D und MSEL_D[1] bis MSEL_D[3] werden in den Schaltstromkreis 523D eingegeben.
Der Schaltstromkreis 523U beinhaltet N_c Anschlüsse MO[2q-1], Nc Schaltungen 531[2q-1] und Nc Schaltungen 532[2q]. Der Schaltstromkreis 523D beinhaltet Nc Anschlüsse MO[2q], Nc Schaltungen 532[2q-1] und Nc Schaltungen 531[2q]. Es sei angemerkt, dass q eine ganze Zahl von größer als oder gleich 1 und kleiner als oder gleich N_c ist. Der Anschluss MO ist elektrisch mit dem Stift PM des SD-IC 200 verbunden.
Die Schaltung 531 beinhaltet Transistoren M11 bis M16. Die Schaltung 532 beinhaltet Transistoren M24 bis M26. Jeder der Transistoren M11 bis M16 und der Transistoren M 24 bis M 26 ist ein OS-Transistor mit einem Rückgate.
Die Schaltung 531 steuert die elektrische Verbindung zwischen drei Leitungen ML und dem Anschluss MO. Die Leitung ML, die elektrisch mit dem Anschluss MO zu verbinden ist, wird mit den Signalen MSEL_U1 bis MSEL_U3 und MSEL_D1 bis MSEL_D3 ausgewählt. Durch die Schaltungen 531 und 532 kann die Spannung V0 von beiden Enden der Leitung ML eingegeben werden. Durch die Signale MPON_U und MPON_D wird die Eingabe der Spannung V0 in die Leitung ML gesteuert. Die Spannung V0 wird in die Leitung ML eingegeben, während das Anzeigefeld 520 ein Bild anzeigt. Um einen Strom, der durch das Subpixel 10 fließt, zu erfassen, wird die elektrische Verbindung zwischen einer oder mehreren Leitungen ML und dem Anschluss MO hergestellt.
Unter Bezugnahme auf 22 wird die Verbindungsstruktur zwischen dem Pixelarray 521, den Gate-Treiberschaltungen 524L und 524R sowie den SD-ICs 200 beschrieben.
Die Gate-Leitungen GL1_1 bis GL1_N_r sind elektrisch mit beiden der Gate-Treiberschaltungen 524L und 524R verbunden. Die Gate-Treiberschaltungen 524L und 524R weisen die gleiche Schaltungsstruktur auf und beinhalten OS-Transistoren. Ein Abtastsignal wird gleichzeitig von beiden Enden der Gate-Leitung GL1 durch die Gate-Treiberschaltungen 524L und 524R eingegeben. Alternativ können beispielsweise die Gate-Leitungen GL1 in ungeradzahligen Zeilen durch die Gate-Treiberschaltung 524L betrieben werden, und die Gate-Leitungen GL1 in geradzahligen Zeilen können durch die Gate-Treiberschaltung 524R betrieben werden.
Das Verbindungsziel (der SD-IC 200) der Source-Leitungen SL1 und der Leitungen ML ändert sich jede zwei Spalten von Pixeln (jede sechs Spalten von Subpixeln). 22 stellt typischerweise eine Verbindungsstruktur zwischen dem Pixelarray 521 und den SD-ICs 200_1U und 200_1D dar. Ein Hauptteil des CSN-Abschnitts 202 des SD-IC 200_1U wird vereinfacht.
Das Verbindungsziel (der SD-IC 200) der Leitungen ML ändert sich jede drei Leitungen zwischen dem SD-IC_1U und dem SD-IC_1D. Ein Anschluss MO[1], ein Anschluss MO[3] und ein Anschluss MO[5] sind elektrisch mit dem Stift PM[1], dem Stift PM[2] bzw. dem Stift PM[3] des SD-IC 200_1U verbunden. Ein Anschluss MO[2] und ein Anschluss MO[4] sind elektrisch mit dem Stift PM[1] bzw. dem Stift PM[2] des SD-IC 200_1D verbunden.
Das Verbindungsziel (der SD-IC 200) der Source-Leitungen SL1_R ändert sich jede zwei Leitungen zwischen dem SD-IC 200_1U und dem SD-IC 200_1D. Das Gleiche gilt für die Source-Leitungen SL1_G and SL1_B.
«Stromerfassung»
Ein Beispiel für einen Stromerfassungsvorgang wird unter Bezugnahme auf 23, 24 und 25 beschrieben. 23 ist ein Flussdiagramm eines Beispiels für einen Stromerfassungsvorgang. 24 und 25 sind vereinfachte Schaltpläne zum Beschreiben des Beispiels für den Stromerfassungsvorgang.
(Schritt SS10)
Das Signal CMRST auf „H“ wird in den CSN-Abschnitt 202 eingegeben, und daher wird der CSN-Abschntit 202 zurückgesetzt.
(Schritt SS11)
Die RS-Sequenz wird ausgeführt, und Konfigurationsdaten zum Versetzen des Modus des CSN-Abschnitts 202 in den Stromerfassungsmodus werden in das Setup-Register 271 des CSN-Abschnitts 202 geschrieben. Die folgenden Schritte werden unter Verwendung eines Beispiels beschrieben, bei dem der Erfassungsmodus des I/V-Abschnitts 231 der Differenzerfassungsmodus mit drei Eingängen ist.
Schritte SS12 bis SS17 sind ein Zyklus des Stromerfassungsvorgangs. In Schritt SS12 werden Graustufensignale in die Subpixel 10 in einer j-ten Zeile geschrieben. Der CSN-Abschnitt 202 führt die SN-Sequenz und die RD-Sequenz der ungeradzahligen Kanäle aus (Schritte SS13 und SS14). In Schritt SS15 werden Graustufensignale in die Subpixel 10 in der j-ten Zeile geschrieben. Der CSN-Abschnitt 202 führt die SN-Sequenz und die RD-Sequenz der geradzahligen Kanäle aus (Schritte SS16 und SS17). Die gleiche Anzahl von Schritten SS12 bis SS17 wie die Anzahl von Zeilen (N_r ) in dem Pixelarray 521 wird ausgeführt, und der Stromerfassungsvorgang wird beendet (Schritt SS18).
(Schritt SS12)
Graustufensignale werden durch die Peripherieschaltung 522 in die Subpixeln 10 geschrieben. In dem Fall des Schritts SS12 in dem j-ten Zyklus wird beispielsweise die Gate-Leitung GL1_j ausgewählt, und Graustufensignale werden in die Subpixel 10 in der j-ten Zeile geschrieben.
In Schritt SS13 erfasst der CSN-Abschnitt 202 Ströme für die ungeradzahligen Kanäle. Demzufolge unterscheiden sich in Schritt SS12 Graustufensignale, die in die gezielten Subpixel 10 in Schritt SS13 geschrieben werden, von Graustufensignalen, die in die nicht gezielten Subpixel 10 in Schritt SS13 geschrieben werden. Ein Graustufensignal für das Subpixel 10, das das Erfassungsziel ist, wird als „Graustufensignal CM“ bezeichnet, und ein Graustufensignal für das nicht gezielte Subpixel 10 wird als „Graustufensignal NL“ bezeichnet.
Wenn sich die Gate-Leitung GL1_j in einem ausgewählten Zustand befindet, fließt ein Strom Im zwischen dem Transistor MM1 des Subpixels 10, in das das Graustufensignal CM geschrieben worden ist, und der Leitung ML, und der Strom Im fließt zwischen dem Transistor MM1 des Subpixels 10, in das das Graustufensignal NL geschrieben worden ist, und der Leitung ML nicht. Beispielsweise wird ein Graustufensignal (ein Graustufensignal für schwarze Anzeige) mit einem Graustufenwert von 0 als Graustufensignal NL verwendet.
Schritt SS12 wird unter Bezugnahme auf 24 beschrieben. In Schritt SS12 werden die Transistoren M14 bis M16 sowie die Transistoren M24 bis M26 bei den Schaltstromkreisen 523U und 523D eingeschaltet, und die Spannung V0 wird in die Leitung ML eingegeben. Als Nächstes wird die Gate-Leitung GL1_j ausgewählt, und Graustufensignale werden in die Subpixel 10R, 10G und 10B in der j-ten Zeile geschrieben.
Bei dem Beispiel der 24 werden die Subpixel 10R gezielt, und die Subpixel 10G und 10B werden nicht gezielt. Graustufensignale NL_G und Graustufensignale NL_B werden in die Subpixel 10G bzw. die Subpixel 10B geschrieben. Graustufensignale CM_R werden in die Subpixel 10R in einer Spalte geschrieben, die elektrisch mit den Stiften PM in den ungeradzahligen Kanälen verbunden ist, und Graustufensignale NL_R werden in die anderen Subpixel 10R geschrieben. Die Transistoren MM1 befinden sich in einem Durchlasszustand, während die Gate-Leitung GL1_j ausgewählt wird, und daher fließen Ströme Im_R zwischen den Subpixeln 10R, in die die Graustufensignale CM_R geschrieben worden sind, und den Leitungen ML.
(Schritt SS13-1)
Als Nächstes sind die Anschlüsse MO und die Leitungen ML elektrisch miteinander verbunden, um in dem CSN-Abschnitt 202 die I/V-Sequenz durchzuführen. Die Transistoren M14 bis M16 und die Transistoren M24 bis M26 bei den Schaltstromkreisen 523U und 523D werden ausgeschaltet, und die Transistoren M11 und M12 werden eingeschaltet (25). Die I/V-Schaltung 241 des CSN-Abschnitts 202 wandelt unter Verwendung einer durchschnittlichen Spannung der Spannungen der Anschlüsse INP1 und INP2 als Referenzspannung einen Strom, der durch den Anschluss INM fließt, in eine Spannung um. Zu dem Zeitpunkt der Beendigung der I/V-Sequenz werden die Transistoren M11 und M12 bei den Schaltstromkreisen 523U und 523D ausgeschaltet, und daher werden die elektrische Verbindung zwischen den Anschlüssen MO und den Leitungen ML unterbrochen.
Es gibt eine große Ähnlichkeit zwischen den Geräuschkomponenten der benachbarten Leitungen ML. Wenn die Ströme Im_R der Subpixel 10R in dem Differenzerfassungsmodus mit drei Eingängen erfasst werden, kann ein Ausgangssignal der I/V-Schaltung 241 die Geräuschkomponenten effektiv entfernen, so dass die Werte der Ströme Im_R, die durch die Subpixel 10R fließen, mit höherer Genauigkeit erhalten werden können.
(Schritt SS13-2)
Der CSN-Abschnitt 202 führt die A/D-Sequenz aus. Die A/D-Schaltung 243 wandelt eine Ausgangsspannung der I/V-Schaltung 241 in digitale Daten um. Die Transistoren M14 bis M16 und die Transistoren M24 bis M26 bei den Schaltstromkreisen 523U und 523D werden eingeschaltet, während der CSN-Abschnitt 202 die A/D-Sequenz ausführt, und die Spannung V0 wird in die Leitung ML eingegeben.
(Schritt SS14)
Der CSN-Abschnitt 202 führt die R/D-Sequenz aus und gibt das Signal CMDO[3:0] aus.
(Schritt SS15)
Schritt SS15 wird auf eine Weise ausgeführt, die derjenigen von Schritt SS12 ähnlich ist. Die Graustufensignale NL_G und NL_B werden in die Subpixel 10G bzw. 10B geschrieben. Die Graustufensignale CM_R werden in die Subpixel 10R in einer Spalte geschrieben, die ein Erfassungsziel in Schritt SS16 ist, und die Graustufensignale NL_R werden in die anderen Subpixel 10R in der Spalte geschrieben, die das Erfassungsziel ist.
Der SDR-Abschnitt 201 und der CSN-Abschnitt 202 arbeiten unabhängig, und daher kann Schritt SS15 ausgeführt werden, während die AD-Sequenz (Schritt SS13-2) oder die RD-Sequenz (Schritt SS14) ausgeführt wird.
(Schritt SS16)
Schritt SS16 wird auf eine Weise ausgeführt, die derjenigen von Schritt SS13 ähnlich ist, und der CSN-Abschnitt führt die IV-Sequenz (Schritt SS16-1) und die AD-Sequenz (Schritt SS16-2) aus.
(Schritt SS17)
Der CSN-Abschnitt 202 führt die R/D-Sequenz aus und gibt das Signal CMDO[3:0] aus.
(Schritt SS18)
Bei dem Betriebsbeispiel in 23 wird die Anzahl von Zyklen von Schritten SS12 bis SS18 auf N_r eingestellt, und Ströme der Subpixel 10 werden zeilenweise erfasst. Die Anzahl von Zyklen ist nicht auf N_r beschränkt. Die Anzahl von Zyklen wird gemäß der Anzahl der Subpixel eingestellt, die die Erfassungsziele sind, und dergleichen.
Die Ansteuertransistoren (Transistoren MD1) in den Subpixeln 10 weisen jeweils einen sehr niedrigen Drain-Strom auf, der so niedrig wie ungefähr ein Nanoampere bis mehrere hundert Nanoampere ist. Die CM-Schaltung 245 in dem CSN-Abschnitt 202 kann einen derartigen geringen Strom erfassen. In dem Differenzerfassungsmodus mit drei Eingängen kann die I/V-Schaltung 241 ein analoges Signal mit einem hohen SNR erhalten, so dass die CM-Schaltung 245 zur Stromerfassung mit hoher Genauigkeit geeignet ist. Wenn das Signal CMDO[3:0] verwendet wird, können Graustufensignale, die in die Subpixel 10 geschrieben werden, angemessener korrigiert werden. Daher kann das Anzeigesystem 500, das den SD-IC 200 als Source-Treiberschaltung beinhaltet, eine ausgezeichnete Anzeigequalität aufweisen.
«Weitere Strukturbeispiele für Pixelarray und Subpixel»
Weitere Strukturbeispiele für das Pixelarray und das Subpixel werden unter Bezugnahme auf 26A bis 26C, 27 sowie 28A und 28B beschrieben.
Ein Pixelarray 551, das in 26A dargestellt wird, ist ein Modifikationsbeispiel für das Pixelarray 521 und beinhaltet anstelle der Subpixel 10 Subpixel 11. Das Subpixel 11 beinhaltet einen Transistor MS2, einen Transistor MD2, einen Transistor MM2, einen Kondensator CS2 und ein EL-Element DE2.
Ein Rückgate des Transistors MS2 ist elektrisch mit einem Gate davon verbunden, und ein Rückgate des Transistors MM2 ist elektrisch mit einem Gate davon verbunden. Die Gates der Transistoren MS2 und MM2 sind elektrisch mit der Gate-Leitung GL1 verbunden.
Bei einem Pixelarray 552, das in 26B dargestellt wird, werden zwei Gate-Leitungen GL1 und GL2 für eine Zeile bereitgestellt. Das Rückgate des Transistors MM1 ist elektrisch mit der Gate-Leitung GL2 verbunden. Das Ein-/Ausschalten des Transistors MS1 und des Transistors MM1 kann unabhängig gesteuert werden. Das Pixelarray 552 kann anstelle der Subpixel 10 die Subpixel 11 beinhalten.
Ein Pixelarray 553, das in 26C dargestellt wird, beinhaltet die Gate-Leitung GL1, die Source-Leitung SL, die Leitung ML und ein Subpixel 12. Das Subpixel 12 beinhaltet einen Transistor MS3, einen Transistor MD3, einen Kondensator CS3 und ein EL-Element DE3. Ein Gate und ein Rückgate des Transistors MS3 sind elektrisch mit der Gate-Leitung GL1 verbunden. Eine Pixelelektrode dient als Kathode des EL-Elements DE3. Eine gemeinsame Elektrode dient als Anode des EL-Elements DE3 und wird mit einer Spannung VAN versorgt.
Eine Vielzahl von Source-Leitungen kann für eine Spalte bereitgestellt werden. Bei einem Pixelarray 554, das in 27 dargestellt wird, werden Source-Leitungen SL1a und SL1b für eine Spalte bereitgestellt. Gate-Leitungen GL1a und GL1_b werden für die Source-Leitungen SL1a bzw. SL1b bereitgestellt. Abtastsignale werden zu dem gleichen Zeitpunkt von den Gate-Treiberschaltungen 524L und 524R in die Gate-Leitungen GL1a und GL1b eingegeben. Das Pixelarray 554 beinhaltet die Subpixel 10 bei dem Beispiel der 27 aber kann andere Subpixel beinhalten.
Wenn die Vielzahl von Source-Leitungen für eine Spalte bereitgestellt wird, kann eine Vielzahl von Zeilen gleichzeitig ausgewählt werden. Wenn die Anzahl der Source-Leitungen zwei ist, wird eine horizontale Periode verdoppelt, so dass Datenschreibzeit verlängert werden kann. Demzufolge ist das Pixelarray 554 zu einem Anzeigesystem mit einem großen Bildschirm (z. B. mit einem Bildschirmdiagonalen von 50 Zoll oder mehr) und einem Anzeigesystem geeignet, in das ein Bildsignal mit hoher Auflösung (z. B. eine Graustufe von 12 Bits und 120 Hz) eingegeben wird.
Der Transistor des Subpixels ist nicht auf einen OS-Transistor beschränkt und kann beispielsweise ein polykristalliner Siliziumtransistor sein. In dem Fall, in dem ein polykristalliner Siliziumtransistor verwendet wird, kann das Subpixel einen p-Kanal-Transistor beinhalten. Ein Subpixel 15, das in 28A dargestellt wird, beinhaltet drei p-Kanal-Transistoren. Ein Subpixel 16, das in 28B dargestellt wird, beinhaltet zwei p-Kanal-Transistoren.
Einige oder alle der Transistoren in dem Subpixel können Transistoren mit keinen Rückgates sein. Die Ansteuertransistor ist vorzugsweise ein Transistor mit einem Rückgate. Dies Liegt daran, dass die Sättigungseigenschaften der I_d -V_d -Eigenschaften und die Stromtreiberfähigkeit verbessert werden können, wenn ein Rückgate bereitgestellt ist.
[Ausführungsform 4]
Bei der Ausführungsform 4 werden Strukturbeispiele für ein Anzeigefeld unter Bezugnahme auf 29 sowie 30A und 30B beschrieben.
Bei einem Anzeigefeld 4201, das in 29 dargestellt wird, ist ein Substrat 4001 ein Basis-Substrat eines Elementsubstrats, und ein Substrat 4006 ist ein Basis-Substrat eines Gegensubstrats.
Das Substrat 4001 ist mit einem Pixelarray 4120, einer Gate-Treiberschaltung 4125 und einem Anschlussabschnitt 4126 versehen. In 29 werden ein Transistor 4010, ein Kondensator 4020 und ein EL-Element 4513, die in dem Pixelarray 4120 enthalten sind, und ein Transistor 4011, der in der Gate-Treiberschaltung 4125 enthalten ist, als Beispiel dargestellt. Über dem Substrat 4001 werden Isolierschichten 4102, 4103, 4110, 4111 und 4112 bereitgestellt.
Die Transistoren 4010 und 4011 sind über der Isolierschicht 4102 bereitgestellt. Die Transistoren 4010 und 4011 beinhalten jeweils leitende Schichten 4150 und 4151, eine Halbleiterschicht 4152 sowie leitende Schichten 4156 und 4157. Die leitenden Schichten 4150 und 4151 bilden eine Source-Elektrode und eine Drain-Elektrode. Die leitende Schicht 4156 bildet eine Rückgate-Elektrode, und die leitende Schicht 4157 bildet eine Gate-Elektrode.
Der Kondensator 4020 beinhaltet einen Bereich, in dem die leitende Schicht 4151 und eine leitende Schicht 4021 einander überlappen, wobei die Isolierschicht 4103 dazwischen angeordnet ist.
Der Anschlussabschnitt 4126 ist mit leitenden Schichten 4014 und 4015 versehen. Die leitende Schicht 4015 ist elektrisch mit einem Anschluss, der in einer FPC 4018 enthalten ist, durch eine anisotrope leitende Schicht 4019 verbunden. Die leitende Schicht 4015 ist elektrisch mit der leitenden Schicht 4014 verbunden. Die leitende Schicht 4014 bildet einen Anschluss, und die leitende Schicht 4015 bildet eine Anschlussleitung.
Die Halbleiterschicht 4152 beinhaltet einen Kanalbildungsbereich. Die Halbleiterschicht 4152 ist beispielsweise eine Metalloxidschicht oder eine Siliziumschicht.
In dem Fall, in dem die Halbleiterschicht 4152 eine Metalloxidschicht ist, enthält beispielsweise die Metalloxidschicht vorzugsweise Indium (In) und/oder Zink (Zn). Typische Beispiele für ein derartiges Metalloxid umfassen ein In-Oxid, ein Zn-Oxid, ein In-Zn-Oxid und ein In-M-Zn-Oxid (das Element M ist Al, Ti, Ga, Y, Zr, La, Ce, Nd oder Hf).
In dem Fall, in dem die Transistoren 4010 und 4011 OS-Transistoren sind, ist die Halbleiterschicht 4152 beispielsweise eine Metalloxidschicht aus einer bis drei Schichten.
Eine leitende Schicht 4030 wird über der Isolierschicht 4112 bereitgestellt. Eine Trennwand 4510 wird über der leitenden Schicht 4030 und der Isolierschicht 4112 bereitgestellt. Eine Schichtanordnung aus einer Licht emittierenden Schicht 4511 und einer leitenden Schicht 4031 wird über der Trennwand 4510 bereitgestellt. Die Trennwand 4510 wird unter Verwendung eines organischen Isoliermaterials oder eines anorganischen Isoliermaterials ausgebildet. Es wird besonders bevorzugt, dass die Trennwand unter Verwendung eines lichtempfindlichen Harzmaterials derart ausgebildet wird, dass sie eine Öffnung über der leitenden Schicht 4030 aufweist, so dass eine Seitenfläche der Öffnung als geneigte Oberfläche mit kontinuierlicher Krümmung ausgebildet ist.
Das EL-Element 4513 wird aus einer Schichtanordnung aus der leitenden Schicht 4030, der Licht emittierenden Schicht 4511 und der leitenden Schicht 4031 ausgebildet. Die leitende Schicht 4030 ist eine Pixelelektrode, und die leitende Schicht 4031 ist eine gemeinsame Elektrode. Die Licht emittierende Schicht 4511 kann eine Einzelschicht oder eine Schichtanordnung sein.
Eine Schutzschicht kann über der leitenden Schicht 4031 und der Trennwand 4510 ausgebildet werden, um ein Eindringen von Sauerstoff, Wasserstoff, Feuchtigkeit, Kohlendioxid oder dergleichen in das EL-Element 4513 zu verhindern. Als Schutzschicht kann Siliziumnitrid, Siliziumnitridoxid, Aluminiumoxid, Aluminiumnitrid, Aluminiumoxynitrid, Aluminiumnitridoxid, diamantähnlicher Kohlenstoff (diamond like carbon, DLC) oder dergleichen verwendet werden.
Das Substrat 4006 wird mit einem Dichtungsmittel 4005 an der Substrat 4001 befestigt. Ein Raum zwischen dem Substrat 4001 und dem Substrat 4006, der durch das Dichtungsmittel 4005 abgedichtet ist, ist mit einem Füllstoff 4514 gefüllt. Als Füllmaterial 4514 kann ein ultravioletthärtendes Harz oder ein wärmehärtendes Harz sowie ein Inertgas, wie z. B. Stickstoff oder Argon, verwendet werden; beispielsweise kann Polyvinylchlorid (PVC), ein Acrylharz, ein Polyimidharz, ein Epoxidharz, ein Silikonharz, Polyvinylbutyral (PVB), Ethylenvinylacetat (EVA) oder dergleichen verwendet werden. Ein Trocknungsmittel kann in dem Füllmaterial 4514 enthalten sein. Ein Glasmaterial, wie z. B. eine Glasfritte, oder ein Harz, das sich bei Raumtemperatur aushärten kann, wie z. B. ein Zwei-Komponenten-Harz, ein lichthärtendes Harz, ein wärmehärtendes Harz und dergleichen, kann als das Dichtungsmittel 4005 verwendet werden. Ein Trocknungsmittel kann in dem Dichtungsmittel 4005 enthalten sein.
Eine Farbfilterschicht, eine Schwarzmatrixschicht, eine polarisierende Platte, eine zirkular polarisierende Platte (darunter auch eine elliptisch polarisierende Platte), eine Retardationsplatte (eine Viertelwellenplatte oder eine Halbwellenplatte) oder dergleichen kann nach Bedarf bereitgestellt werden. Diese Komponenten können auf der Seite des Substrats 4006 bereitgestellt werden, wenn das Anzeigefeld 4201 ein Top-Emission-Typ ist, und auf der Seite des Substrats 4001 bereitgestellt werden, wenn das Anzeigefeld 4201 ein Bottom-Emission-Typ ist.
Weitere Strukturbeispiele für das Anzeigefeld werden in 30A und 30B dargestellt. Ein Anzeigefeld 4202, das in 30A dargestellt wird, und ein Anzeigefeld 4203, das in 30B dargestellt wird, unterscheiden sich von dem Anzeigefeld 4201 in der Transistorstruktur. Die Transistoren 4010 und 4011 bei dem Anzeigefeld 4202 sind ein Top-Gate-Typ. Die Transistoren 4010 und 4011 bei dem Anzeigefeld 4203 sind ein Top-Gate-Typ mit einer Rückgate-Elektrode.
[Ausführungsform 5]
Das Anzeigesystem, das in dieser Beschreibung und dergleichen offenbart wird, kann bei Anzeigeabschnitten von verschiedenen elektronischen Geräten verwendet werden. Die Leuchtdichte des Anzeigeabschnitts kann durch den SD-IC, der in dieser Beschreibung und dergleichen offenbart wird, korrigiert werden; daher können die Anzahl von Bits von Graustufendaten, die Größe eines Bildschirms und die Anzahl von Pixeln leicht erhöht werden. Beispiele für elektronische Geräte umfassen einen Fernsehempfänger (nachstehend als TV-Vorrichtung bezeichnet), eine Virtuelle-Realität-(VR-) Head-Mounted Display (am Kopf tragbare Anzeige), eine medizinische Anzeigevorrichtung (eine Anzeigevorrichtung einer diagnostischen Bildgebungsvorrichtung), eine digitale Beschilderung, einen Simulator zum Simulieren des Betriebs eines Luftfahrzeugs, eines Schiffs, eines Fahrzeugs, einer Maschine oder dergleichen, eine Digitalkamera, eine digitale Videokamera, ein mobiles Gerät (z. B. einen Tablet-Computer, ein Smartphone oder eine Spielkonsole) und ein tragbares Gerät.
Einige spezifische Beispiele für elektronische Geräte, die mit dem Anzeigesystem versehen sind, werden nachstehend unter Bezugnahme auf 31A bis 31D, 32A bis 32C sowie 33A und 33B beschrieben.
Eine TV-Vorrichtung 2010, die in 31A dargestellt wird, beinhaltet einen Anzeigeabschnitt 2011, ein Gehäuse 2013, eine Trägerbasis 2015 und dergleichen. Die TV-Vorrichtung 2010 ist beispielsweise eine 30 bis 110 Zoll-8K-TV-Vorrichtung.
Eine Anzeigevorrichtung 2020, die in 31B dargestellt wird, beinhaltet einen Anzeigeabschnitt 2021, ein Gehäuse 2023, eine Trägerbasis 2025 und dergleichen. Die Anzeigevorrichtung 2020 kann als Monitor eines Computers, eines Spielautomaten oder dergleichen verwendet werden. Wenn ein Empfänger zur Fernsehübertragung in die Anzeigevorrichtung 2020 eingebaut wird, kann die Anzeigevorrichtung 2020 als Fernseh-(TV-) Empfänger genutzt werden.
31C und 31D stellen Strukturbeispiele für medizinische Anzeigevorrichtungen dar. Eine medizinische Anzeigevorrichtung 2040, die in 31C dargestellt wird, beinhaltet einen Anzeigeabschnitt 2041, ein Gehäuse 2043 und einen Trägerabschnitt 2045. Der Trägerabschnitt 2045 ermöglicht, dass die medizinische Anzeigevorrichtung 2040 an einer Decke, einer Wand oder dergleichen befestigt wird. Beispielsweise wird die medizinische Anzeigevorrichtung 2040 in einem Operationssaal, einer Intensivstation oder dergleichen installiert. Der Anzeigeabschnitt 2041 zeigt ein Bild eines Operationsfeldes oder einer betroffenen Stelle, Patienteninformationen (z. B. ein Elektrokardiogramm oder einen Blutdruck) oder ein medizinisches Bild (z. B. ein Röntgenstrahl-Bild oder ein MRI-Bild) an.
Eine medizinische Anzeigevorrichtung 2050, die in 31D dargestellt wird, beinhaltet einen Anzeigeabschnitt 2051, ein Gehäuse 2053 und eine Trägerbasis 2055. Die medizinische Anzeigevorrichtung 2050 ist eine stationäre Anzeigevorrichtung und wird beispielsweise für eine medizinische Bilddiagnose verwendet. Das Gehäuse 2053 wird drehbar an der Trägerbasis 2055 angebracht, und der Anzeigeabschnitt 2253 kann je nach einem zu anzeigenden Bild an eine horizontale (Quer-) Position oder eine vertikale (Hoch-) Position gedreht werden.
Ein Informationsendgerät 2110, das in 32A gezeigt wird, beinhaltet einen Anzeigeabschnitt 2111, ein Gehäuse 2113, einen optischen Sensor 2114, eine Kamera 2115 und einen Bedienungsknopf 2116. Das Informationsendgerät 2110 weist Funktionen zu einem Sprachanruf, einem Videoanruf unter Verwendung der Kamera 2115, Versenden und Empfangen von E-Mails, einem Termin-Organisator, Internet-Kommunikation, Wiedergeben von Musik und dergleichen auf. Beispielsweise kann das Informationsendgerät 2110, das Daten eines elektronischen Lehrbuchs speichert, als digitales Lehrbuch-Lesegerät verwendet werden.
Der Anzeigeabschnitt 2111 beinhaltet das Anzeigesystem, in dem eine Berührungssensorvorrichtung eingebaut ist. Das Informationsendgerät 2110 kann arbeiten, wenn ein Stift 2117 (oder ein elektronischer Stift), ein Finger oder dergleichen einen Bildschirm des Informationsendgeräts 2110 berührt. Die Helligkeit, der Farbton oder dergleichen des Anzeigeabschnitts 2111 kann auf Basis von Daten von Umgebungslicht, das durch den optischen Sensor 2114 erfasst wird, geändert werden. Anzeigeabschnitte von elektronischen Geräten, die nachstehend als Beispiele beschrieben werden, weisen eine Funktion auf, die derjenigen des Anzeigeabschnitts 2111 ähnlich ist.
Ein Personal-Computer (PC) 2130 in 32B beinhaltet einen Anzeigeabschnitt 2131, ein Gehäuse 2133, einen optischen Sensor 2134, eine Kamera 2135 und eine Tastatur 2136. Der Anzeigeabschnitt 2131 beinhaltet das Anzeigesystem, in dem eine Berührungssensorvorrichtung eingebaut ist, und weist eine Funktion auf, die derjenigen des Anzeigeabschnitts 2111 ähnlich ist. Die Tastatur 2136 kann an das Gehäuse 2133 angebracht oder von dem Gehäuse 2133 abgenommen werden. Wenn die Tastatur 2136 an das Gehäuse 2133 angebracht wird, kann der PC 2130 als Laptop-PC verwendet werden. Wenn die Tastatur 2136 von dem Gehäuse 2133 abgenommen wird, kann der PC 2130 als Tablet-PC verwendet werden.
Ein Smartphone 2150, das in 32C gezeigt wird, beinhaltet einen Anzeigeabschnitt 2151, ein Gehäuse 2153, einen optischen Sensor 2154, ein Mikrofon 2156, einen Lautsprecher 2157 und einen Bedienungsknopf 2158. Der Anzeigeabschnitt 2151 beinhaltet das Anzeigesystem, in dem eine Berührungssensorvorrichtung eingebaut ist, und weist eine Funktion auf, die derjenigen des Anzeigeabschnitts 2111 ähnlich ist. Eine Kamera oder dergleichen wird auf der Rückseite des Gehäuses 2153 bereitgestellt. Das Smartphone 2150 weist eine Funktion auf, die derjenigen des Informationsendgeräts 2110 ähnlich ist.
33A stellt Strukturbeispiele für im Fahrzeug eingebaute elektronische Geräte dar. Beispielsweise ist ein Fahrzeug 2200 mit einem Navigationssystem 2210, einem Rückmonitor 2220, einem Rücksitzmonitor 2230 und dergleichen versehen. 33A stellt schematisch die Innenseite des Fahrzeugs 2200 dar, die von einem Rücksitz gesehen wird.
Der Rückmonitor 2220 dient als Rückspiegel (auch als Innenrückspiegel bezeichnet). Der Rückmonitor 2220 beinhaltet einen Anzeigeabschnitt 2221, ein Gehäuse 2223 und ein Gelenk 2225. Der Anzeigeabschnitt 2221 wird durch das Gelenk 2225 in dem Fahrzeug derart installiert, dass die Ausrichtung des Bildschirms geändert werden kann. Das Fahrzeug 2200 ist mit einer Kamera zum Aufnehmen eines Bildes eines Bereichs hinter des Fahrzeugs versehen, und das Bild, das mit der Kamera aufgenommen wird, wird durch den Rückmonitor 2220 in Echtzeit angezeigt. Das Navigationssystem 2210 kann eine Funktion zum Anzeigen eines Bildes von der Kamera aufweisen, wenn das Fahrzeug 2200 rückwärts fährt.
Der Rücksitzmonitor 2230 beinhaltet einen Anzeigeabschnitt 2231 und ein Gehäuse 2233. Das Gehäuse 2233 beinhaltet einen Installationsabschnitt zum Befestigen an einem Schaft einer Kopfstütze 2235 eines Vordersitzes. Der Rücksitzmonitor 2230 zeigt beispielsweise ein Bild des Navigationssystems 2210, ein TV-Übertragungsbild, einen Videoinhalt, der in einem Speichermedium (beispielsweise einer DVD oder einer SD-Karte) gespeichert wird, oder dergleichen an.
Eine digitale Beschilderung 2300, die in 33B gezeigt wird, beinhaltet einen Anzeigeabschnitt 2301, ein Gehäuse 2303 und einen Lautsprecher 2305. Die digitale Beschilderung 2300 kann beispielsweise als Anzeigesystem zum Anzeigen einer Informationskarte an einem Bahnhof, einem Flughafen, einem Seehafen, verschiedenen Einrichtungen (z. B. einer Ausstellungshalle, einem Stadion, einem Theater und einem Museum) oder Anzeigesystem zum Anzeigen einer Warteliste in einem Krankenhaus, einer Bank oder dergleichen verwendet werden.
[Beispiel 1]
Der SD-IC 200 der Ausführungsform 2 wurde hergestellt und ein Wafertest wurde durchgeführt. Ein Basis-Substrat des SD-IC 200 ist eine Siliziumwafer-Basis. Bei dem Wafertest wurde, um die Leistung des Stromerzeugungsabschnitts 258 zu überprüfen, der CSN-Abschnitt 202 in dem Testmodus betrieben und das Signal CMDO[11:0] wurde erhalten. 34 zeigt Analyseergebnisse des Signals CMDO[3:0].
[Tabelle 3]

Spezifikationen von SD-IC 200

SDR-Abschnitt 201

Ausgangsstifte (PS) 2160

Eingangsbildsignal 12 Bits

CSN-Abschnitt 202

Anzahl von Eingabekanälen (Eingangsstifte PM) 360

Auflösung 12 Bits
Tabelle 3 zeigt Spezifikationen des SD-IC 200. In dem CSN-Abschnitt 202 werden 180 CM-Schaltungen 245 (siehe 11) bereitgestellt. Die A/D-Schaltung 243 ist eine 12-Bit-A/D-Schaltung. Die Kapazität des Kondensators Ct des Stromerzeugungsabschnitts 258 beträgt 1 pF.
Es sei angemerkt, dass bei dem hergestellten SD-IC 200 der Schalter S34 in dem ASW-Abschnitt 252 nicht bereitgestellt wird und die Inverterschaltung 63 und die Pegelverschieberschaltung 68 in dem LOG/LS-Abschnitt 254 nicht bereitgestellt werden (siehe 14).
Der CSN-Abschnitt 202 wurde in dem Testmodus betrieben und das Signal CMDO[3:0] gemessen. Der Erfassungsmodus der I/V-Schaltung 241 wurde auf den Differenzerfassungsmodus mit drei Eingängen eingestellt. Das Signal DACO wurde in den Komparator 43 der A/D-Schaltung 243 eingegeben. Die Referenzspannungen der D/A-Schaltung 278 betrugen 1 V (= CMVRD1) und 4 V (= CMVRD2).
Der Strom IRFINT (intern erzeugter Strom) wurde als Strom TIREF verwendet. Die Spannung CMVRI beträgt 4 V. Die Spannung CMVRC wurde in den Knoten Nt eingegeben. Die Spannung CMVRC wurde von 4 V bis 7 V in 16 Schritten (in Stufen von 0,1875 V) variiert, um den Strom IRFINT zu variieren. Der CSN-Abchnitt 202 wurde für jeden Strom IRFINT in dem Testmodus betrieben, und das Signal CMDO[3:0] wurde erhalten. 34 zeigt die Werte von Ausgangsdaten (ADO[11:0]) der CM-Schaltungen 245[176] bis 245[180] gegen die Spannung CMVRC. Die Werte der vertikalen Achse in 34 entsprechen den Werten der Ströme IRFINT, die durch die CM-Schaltungen 245[176] bis 245[180] erfasst werden.
34 zeigt auf, dass durch Steuern des Stroms IRFINT mit der elektrischen Ladung des Kondensators Ct und der Eingangsspannung CMVRC der Stromerzeugungsabschnitt 258 einen großen Bereich von Ausgangsströmen erreicht und die Werte der Ausgangsströme genau anpassen kann. Demzufolge kann dann, wenn der Stromerzeugungsabschnitt 258 in den SD-IC 200 eingebaut wird, die Vielzahl von CM-Schaltungen 245 genau untersucht werden.
Erläuterung der Bezugszeichen
10, 11, 12, 15, 16: Subpixel, 20: Pixel, 41: Verstärkerschaltung, 43: Komparator, 44, 45, 49, 60: Flipflop, 46: Inverterschaltung, 47: Auswähler, 48: Tri-State- (TRI-) Pufferschaltung, 53: TRI-Pufferschaltung, 62: OR-Schaltung, 63: Inverterschaltung, 64: AND-Schaltung, 67, 68, 69: Pegelverschieberschaltung, 100: IC, 110: Strom-Spannungs-Wandlungs-Abschnitt, 112: Sample-and-Hold-Abschnitt, 113: Analog-Digital-Wandlungs-Abschnitt, 114: Ausgangstreiber, 117: Schalterabschnitt, 118: Schieberegister, 121: Pegelverschieberabschnitt, 122, 123: Logikabschnitt, 124: Logik/Pegelverschieber-(LOG/LS-) Abschnitt, 125: Stromerzeugungsschaltung, 125a: Verzögerungsschaltung, 128: Schaltermatrix, 129: Schalterabschnitt, 130: Strom-Spannungs-Wandlerschaltung (I/V-Schaltung), 131: Verstärkerschaltung, 132: Sample-and-Hold-Schaltung (S/H-Schaltung), 133: Analog-Digital-Wandlerschaltung (A/D-Schaltung), 134: Pufferschaltung, 135: Register, 137: Schaltermatrix, 139: Schaltstromkreis, 140: CM-Schaltung, 160: Schaltung, 161: Pegelverschieber, 162: OR-Schaltung, 163: Register, 168: Schieberegister, 200: Source-Treiber-IC (SD-IC), 201: Source-Treiber- (SDR-) Abschnitt, 202: Stromerfassungs- (CSN-) Abschnitt, 210: Empfänger, 211: Logikabschnitt, 212: Schieberegister, 214: Latch-Abschnitt, 215: Latch-Abschnitt, 216: Pegelverschieberabschnitt, 217: Digital-Analog-Wandlungs-Abschnitt (D/A-Abschnitt), 218: Verstärkerabschnitt, 224, 225: Latch-Schaltung, 226: Pegelverschieber, 227: Digital-Analog-Wandler-Schaltung (D/A-Schaltung), 228: Verstärkerschaltung, 230: analoger Schalter- (ASW-) Abschnitt, 231: I/V- (Strom-Spannungs-Wandlungs-) Abschnitt, 232: Sample-and-Hold- (S/H-) Abschnitt, 233: Analog-Digital-Wandlungs-Abschnitt (A/D-Abschnitt), 235: Ausgangstreiber, 236: Pufferabschnitt, 237: Schieberegister, 240: Schaltermatrix, 241: I/V-Schaltung, 241S: Integratorschaltung, 241D: Differenzintegratorschaltung, 242: S/H-Schaltung, 243: A/D-Schaltung, 245: CM-Schaltung, 250: Schaltermatrix, 251: ASW-Abschnitt, 252: ASW-Abschnitt, 253: Pufferabschnitt, 254: LOG/LS-Abschnitt, 255: Schieberegister, 258: Stromerzeugungsabschnitt, 258a: Verzögerungsschaltung, 258A, 258B, 259, 260, 261: ASW-Schaltung, 258G: Stromerzeugungsschaltung, 269: Multiplexer (MUX), 270: Pegelverschieberabschnitt, 271: Setup-Register, 272: Decoder, 274, 275: Auswähler, 277: Zähler, 278: D/A-Schaltung, 500: Anzeigesystem, 510: Prozessor, 512: Ausführungseinheit, 513: Speichervorrichtung, 515: Anzeigesteuerung, 516: Bildprozessor, 517: Zeitsteuerung, 518: Speichervorrichtung, 520: Anzeigefeld, 521: Pixelarray, 522: Peripherieschaltung, 523D, 523U: Schaltstromkreis, 524L, 524R: Gate-Treiberschaltung, 531, 532: Schaltung, 551, 552, 553, 554: Pixelarray, 2010: TV-Vorrichtung, 2011: Anzeigeabschnitt, 2013: Gehäuse, 2015: Trägerbasis, 2020: Anzeigevorrichtung, 2021: Anzeigeabschnitt, 2023: Gehäuse, 2025: Trägerbasis, 2040: medizinische Anzeigevorrichtung, 2041: Anzeigeabschnitt, 2043: Gehäuse, 2045: Trägerabschnitt, 2050: medizinische Anzeigevorrichtung, 2051: Anzeigeabschnitt, 2053: Gehäuse, 2055: Trägerbasis, 2110: Informationsendgerät, 2111: Anzeigeabschnitt, 2113: Gehäuse, 2114: optischer Sensor, 2115: Kamera, 2116: Bedienungsknopf, 2117: Stift, 2130: Personal-Computer (PC), 2131: Anzeigeabschnitt, 2131: Gehäuse, 2133: Gehäuse, 2134: optischer Sensor, 2135: Kamera, 2136: Tastatur, 2150: Smartphone, 2151: Anzeigeabschnitt, 2153: Gehäuse, 2154: optischer Sensor, 2156: Mikrofon, 2157: Lautsprecher, 2158: Bedienungsknopf, 2200: Fahrzeug, 2210: Navigationssystem, 2220: Rückmonitor, 2221: Anzeigeabschnitt, 2223: Gehäuse, 2225: Gelenk, 2230: Rücksitzmonitor, 2231: Anzeigeabschnitt, 2233: Gehäuse, 2235: Kopfstütze, 2300: digitale Beschilderung, 2301: Anzeigeabschnitt, 2303: Gehäuse, 2305: Lautsprecher, 4001: Substrat, 4005: Dichtungsmittel, 4006: Substrat, 4010, 4011: Transistor, 4014, 4015, 4021, 4030, 4031, 4156, 4157, 4150, 4151: leitende Schicht, 4018: FPC, 4019: anisotrope leitende Schicht, 4020: Kondensator, 4102, 4103, 4110, 4111, 4112: Isolierschicht, 4120: Pixelarray, 4125: Gate-Treiberschaltung, 4126: Anschlussabschnitt, 4152: Halbleiterschicht, 4201, 4202, 4203: Anzeigefeld, 4510: Trennwand, 4511: Licht emittierende Schicht, 4513: Elektrolumineszenz- (EL-) Element, 4514: Füllmaterial, P11, P12, PAIO, PDI, PDO1, PDO2, PI, PM, PMV1, PMV2, PS, PVP, PVR1, PVR2, PVR3, PVR4: Stift, B0, B1, B2, B3, B10, B11, B12, B20, B21, INM, INP, INP1, INP2, MO, OTA, OT131: Anschluss, N81, N82, N132, Nsh, Nt, Nta, Ntb: Knoten, S11, S12, S13, S14, S15, S16, S17, S18, S21, S22, S23, S24, S25, S26, S27, S28, S30, S31, S32, S33, S34, S35, S41, S42, SW71, SW72, SW73, SW74, SW75, SW76, SW81, SW82, SW83, SW84, SW85, SW86, SW87, SW88, SWiv, SWsh, SWt, SWtb: Schalter, Civ, Csh, Ct, C41, C42, Cn10, Cn11, Cn12, Cn81, Cn82, CS1, CS2, CS3: Kondensator, ANL, ML, TM0, TM1, TM2, TM3, TM81, TM82: Leitung, GL1, GL1a, GL1b, GL2: Gate-Leitung, SL1, SL1a, SL1b: Source-Leitung, DE1, DE2, DE3: EL-Element, M11, M12, M13, M14, M15, M16, M24, M25, M26, MD1, MD2, MD3, MM1, MM2, MS1, MS2, MS3: Transistor
Diese Anmeldung basiert auf der japanischen Patentanmeldung mit der Seriennr. 2017-043102 , eingereicht beim japanischen Patentamt am 7. März 2017, deren gesamter Inhalt hiermit zum Gegenstand der vorliegenden Offenlegung gemacht ist.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2017043102 [0324]

Zitierte Nicht-Patentliteratur

R. Yamamoto et al., „13.3-inch 8k4k 664-ppi 120-Hz 12-bit OLED Display Using Top-Gate Self-Aligned CAAC-OS FETs and 12-bit Source Driver Ics“, SID Symposium Digest of Technical Papers, Vol. 47, 2016, S. 53-56 [0008]

Claims

IC, der umfasst: einen ersten Stift; einen zweiten Stift; eine erste Stromerfassungsschaltung, die einen Strom erfasst, der durch den ersten Stift fließt; eine zweite Stromerfassungsschaltung, die einen Strom erfasst, der durch den zweiten Stift fließt; und eine Stromerzeugungsschaltung, die einen Kondensator beinhaltet, wobei die Stromerzeugungsschaltung einen ersten Referenzstrom erzeugt, der einer Menge an elektrischer Ladung entspricht, die durch den Kondensator gehalten wird, und wobei der erste Referenzstrom nacheinander in die erste Stromerfassungsschaltung und die zweite Stromerfassungsschaltung eingegeben wird, um die erste Stromerfassungsschaltung und die zweite Stromerfassungsschaltung zu testen.
IC nach Anspruch 1, wobei die Stromerzeugungsschaltung einen ersten Schalter, einen zweiten Schalter, einen ersten Knoten und einen zweiten Knoten beinhaltet, wobei eine erste Spannung in einen ersten Anschluss des Kondensators eingegeben wird, wobei eine zweite Spannung in den ersten Knoten eingegeben wird, wobei der erste Schalter die elektrische Verbindung zwischen dem ersten Knoten und einem zweiten Anschluss des Kondensators steuert, wobei der zweite Schalter die elektrische Verbindung zwischen dem zweiten Knoten und dem zweiten Anschluss des Kondensators steuert, und wobei die Stromerzeugungsschaltung einen Strom ausgibt, der durch den zweiten Knoten als erster Referenzstrom fließt.
IC, der umfasst: erste bis K-te Stifte, wobei K eine ganze Zahl von größer als oder gleich 2 ist; erste bis N-te Stromerfassungsschaltungen, wobei N eine ganze Zahl von größer als oder gleich 2 ist; und eine Stromerzeugungsschaltung, die einen ersten Kondensator beinhaltet, wobei eine j-te Stromerfassungsschaltung einen Strom erfasst, der durch einen j-ten Stift fließt, wobei j eine ganze Zahl von größer als oder gleich 1 und kleiner als oder gleich N ist, wobei die Stromerzeugungsschaltung einen Referenzstrom erzeugt, der einer Menge an elektrischer Ladung entspricht, die durch den ersten Kondensator gehalten wird, und wobei der Referenzstrom nacheinander in die ersten bis N-ten Stromerfassungsschaltungen eingegeben wird, um die ersten bis N-ten Stromerfassungsschaltungen zu testen.
IC nach Anspruch 3, der ferner umfasst: eine erste Schaltung; eine zweite Schaltung; eine dritte Schaltung; und eine Leitung, wobei die erste Schaltung die elektrische Verbindung zwischen dem j-ten Stift und der j-ten Stromerfassungsschaltung steuert, wobei die zweite Schaltung eine Eingabe des Referenzstroms in die Leitung steuert, und wobei die dritte Schaltung aus den ersten bis K-ten Stiften einen Stift auswählt, der elektrisch mit der Leitung zu verbinden ist.
IC nach Anspruch 3, wobei die Stromerzeugungsschaltung einen ersten Schalter, einen zweiten Schalter, einen ersten Knoten und einen zweiten Knoten beinhaltet, wobei eine erste Spannung in einen ersten Anschluss des ersten Kondensators eingegeben wird, wobei eine zweite Spannung in den ersten Knoten eingegeben wird, wobei der erste Schalter die elektrische Verbindung zwischen dem ersten Knoten und einem zweiten Anschluss des ersten Kondensators steuert, wobei der zweite Schalter die elektrische Verbindung zwischen dem zweiten Knoten und dem zweiten Anschluss des ersten Kondensators steuert, und wobei die Stromerzeugungsschaltung einen Strom ausgibt, der durch den zweiten Knoten als Referenzstrom fließt.
IC nach Anspruch 3, wobei die Stromerzeugungsschaltung einen ersten Schalter, einen zweiten Schalter, einen ersten Knoten, einen zweiten Knoten, einen dritten Knoten, eine erste Auswahlschaltung und eine zweite Auswahlschaltung beinhaltet, wobei eine erste Spannung in einen ersten Anschluss des ersten Kondensators eingegeben wird, wobei der erste Schalter die elektrische Verbindung zwischen dem ersten Knoten und einem zweiten Anschluss des ersten Kondensators steuert, wobei der zweite Schalter die elektrische Verbindung zwischen dem zweiten Knoten und dem zweiten Anschluss des ersten Kondensators steuert, wobei die erste Auswahlschaltung aus einer Vielzahl von Spannungen eine Spannung auswählt und die ausgewählte Spannung in den ersten Knoten eingibt, wobei die zweite Auswahlschaltung aus dem ersten Knoten und dem zweiten Knoten einen Knoten auswählt, und wobei ein Strom, der durch den ausgewählten Knoten fließt, als Referenzstrom ausgegeben wird.
IC nach einem der Ansprüche 3 bis 6, wobei jede der ersten bis N-ten Stromerfassungsschaltungen eine Strom-Spannungs-Wandlerschaltung beinhaltet, wobei die Strom-Spannungs-Wandlerschaltung eine Verstärkerschaltung, einen zweiten Kondensator und einen dritten Schalter beinhaltet, wobei die Verstärkerschaltung einen invertierenden Eingangsanschluss, einen ersten nicht invertierenden Eingangsanschluss, einen zweiten nicht invertierenden Eingangsanschluss und einen Ausgangsanschluss beinhaltet. Ein erster Anschluss und ein zweiter Anschluss des zweiten Kondensators sind elektrisch mit dem invertierenden Eingangsanschluss bzw. dem Ausgangsanschluss verbunden, und wobei der dritte Schalter die elektrische Verbindung zwischen dem invertierenden Eingangsanschluss und dem Ausgangsanschluss steuert.
IC nach einem der Ansprüche 3 bis 5, wobei jede der ersten bis N-ten Stromerfassungsschaltungen eine Strom-Spannungs-Wandlerschaltung beinhaltet, wobei die Strom-Spannungs-Wandlerschaltung eine Verstärkerschaltung, einen zweiten Kondensator und einen dritten Schalter beinhaltet, wobei die Verstärkerschaltung einen invertierenden Eingangsanschluss, einen ersten nicht invertierenden Eingangsanschluss, einen zweiten nicht invertierenden Eingangsanschluss und einen Ausgangsanschluss beinhaltet, wobei die Verstärkerschaltung eine Differenz zwischen einer Spannung des invertierenden Eingangsanschlusses und einer durchschnittlichen Spannung der Spannungen des ersten nicht invertierenden Eingangsanschlusses und des zweiten nicht invertierenden Eingangsanschlusses verstärkt, wobei ein erster Anschluss und ein zweiter Anschluss des zweiten Kondensators elektrisch mit dem invertierenden Eingangsanschluss und dem Ausgangsanschluss verbunden sind, und wobei der dritte Schalter die elektrische Verbindung zwischen dem invertierenden Eingangsanschluss und dem Ausgangsanschluss steuert.
IC nach Anspruch 7, wobei der dritte Schalter der Strom-Spannungs-Wandlerschaltung durch ein erstes Signalpaar gesteuert wird, wobei die Stromerzeugungsschaltung eine Verzögerungsschaltung beinhaltet, wobei die Verzögerungsschaltung das erste Signalpaar verzögert, um ein zweites Signalpaar zu erzeugen, und das zweite Signalpaar verzögert, um ein drittes Signalpaar zu erzeugen, und wobei der erste Schalter und der zweite Schalter der Stromerzeugungsschaltung durch das zweite Signalpaar bzw. das dritte Signalpaar gesteuert werden.
IC nach Anspruch 7, wobei jede der ersten bis N-ten Stromerfassungsschaltungen eine Sample-and-Hold-Schaltung und eine Analog-Digital-Wandlerschaltung beinhaltet, wobei die Sample-and-Hold-Schaltung eine Ausgangsspannung der Strom-Spannungs-Wandlerschaltung hält, und wobei die Analog-Digital-Wandlerschaltung die Spannung, die durch die Sample-and-Hold-Schaltung gehalten wird, in digitale Daten umwandelt.
IC, der umfasst: 2N erste Stifte [1] bis [2N], wobei N eine ganze Zahl von größer als oder gleich 1 ist; einen zweiten Stift; eine erste Leitung; eine zweite Leitung; N Stromerfassungsschaltungen [1] bis [N]; einen ersten Schaltstromkreis; einen zweiten Schaltstromkreis; einen dritten Schaltstromkreis; und eine Stromerfassungsschaltung, wobei die Stromerzeugungsschaltung einen ersten Kondensator, einen ersten Schalter, einen zweiten Schalter, einen ersten Knoten, einen zweiten Knoten, einen dritten Knoten, einen vierten Knoten, eine erste Auswahlschaltung und eine zweite Auswahlschaltung beinhaltet, wobei ein erster Anschluss des ersten Kondensators elektrisch mit dem zweiten Stift verbunden ist, wobei der erste Schalter die elektrische Verbindung zwischen dem ersten Knoten und einem zweiten Anschluss des ersten Kondensators steuert, wobei der zweite Schalter die elektrische Verbindung zwischen dem zweiten Knoten und dem zweiten Anschluss des ersten Kondensators steuert, wobei ein Strom in den dritten Knoten eingegeben wird, wobei ein Strom, der durch den vierten Knoten fließt, von der Stromerzeugungsschaltung als Referenzstrom ausgegeben wird, wobei die erste Auswahlschaltung aus einer Vielzahl von Spannungen eine Spannung auswählt und die ausgewählte Spannung in den ersten Knoten eingibt, wobei die zweite Auswahlschaltung den zweiten Knoten oder den dritten Knoten auswählt und den ausgewählten Knoten elektrisch mit dem vierten Knoten verbindet, wobei der erste Schaltstromkreis die elektrische Verbindung zwischen einem Eingangsanschluss [h] einer Stromerfassungsschaltung [h] und einem ersten Stift [2h-1] sowie die elektrische Verbindung zwischen dem Eingangsanschluss [h] und einem ersten Stift [2h] steuert, wobei h eine ganze Zahl von größer als oder gleich 1 und kleiner als oder gleich N ist, wobei die Stromerfassungsschaltung [h] einen Strom erfasst, der durch den Eingangsanschluss [h] fließt, wobei der zweite Schaltstromkreis die elektrische Verbindung zwischen der ersten Leitung und dem vierten Knoten sowie die elektrische Verbindung zwischen der zweiten Leitung und dem vierten Knoten steuert, und wobei der dritte Schaltstromkreis die elektrische Verbindung zwischen der ersten Leitung und dem ersten Stift [2h] sowie die elektrische Verbindung zwischen der zweiten Leitung und dem ersten Stift [2h-1] steuert.
IC nach Anspruch 11, wobei die Stromerfassungsschaltung [h] eine Strom-Spannungs-Wandlerschaltung [h], eine Sample-and-Hold-Schaltung [h] und eine Analog-Digital-Wandlerschaltung [h] beinhaltet, wobei die Strom-Spannungs-Wandlerschaltung [h] eine Verstärkerschaltung [h], einen zweiten Kondensator [h] und einen dritten Schalter [h] beinhaltet, wobei die Verstärkerschaltung [h] einen invertierenden Eingangsanschluss [h], einen ersten nicht invertierenden Eingangsanschluss [h], einen zweiten nicht invertierenden Eingangsanschluss [h] und einen Ausgangsanschluss [h] beinhaltet, wobei ein erster Anschluss und ein zweiter Anschluss des zweiten Kondensators [h] elektrisch mit dem invertierenden Eingangsanschluss [h] und dem Ausgangsanschluss [h] verbunden sind, wobei der dritte Schalter [h] die elektrische Verbindung zwischen dem invertierenden Eingangsanschluss [h] und dem Ausgangsanschluss [h] steuert, wobei der invertierende Eingangsanschluss [h] elektrisch mit dem Eingangsanschluss [h] verbunden ist, wobei die Verstärkerschaltung [h] eine Differenz zwischen einer Spannung des invertierenden Eingangsanschlusses [h] und einer durchschnittlichen Spannung der Spannungen einer Spannung des ersten nicht invertierenden Eingangsanschlusses [h] und einer Spannung des zweiten nicht invertierenden Eingangsanschlusses [h] verstärkt, wobei die Sample-and-Hold-Schaltung [h] eine Spannung des Ausgangsanschlusses [h] hält, und wobei die Analog-Digital-Wandlerschaltung [h] die Spannung, die durch die Sample-and-Hold-Schaltung [h] gehalten wird, in digitale Daten umwandelt.
IC nach Anspruch 12, wobei der dritte Schalter [h] durch ein erstes Signalpaar gesteuert wird, wobei die Stromerzeugungsschaltung eine Verzögerungsschaltung beinhaltet, wobei die Verzögerungsschaltung das erste Signalpaar verzögert, um ein zweites Signalpaar zu erzeugen, und das zweite Signalpaar verzögert, um ein drittes Signalpaar zu erzeugen, wobei der erste Schalter durch das zweite Signalpaar gesteuert wird, und wobei der zweite Schalter durch das dritte Signalpaar gesteuert wird.
IC nach einem der Ansprüche 11 bis 13, wobei der erste Schaltstromkreis dazu konfiguriert ist, die elektrische Verbindung zwischen dem ersten Stift [2h-1] und dem invertierenden Eingangsanschluss [h], die elektrische Verbindung zwischen dem ersten Stift [2h-1] und dem ersten nicht invertierenden Eingangsanschluss [h] sowie die elektrische Verbindung zwischen dem ersten Stift [2h] und dem zweiten nicht invertierenden Eingangsanschluss [h] herzustellen, und wobei der erste Schaltstromkreis dazu konfiguriert ist, die elektrische Verbindung zwischen dem ersten Stift [2h] und dem invertierenden Eingangsanschluss [h], die elektrische Verbindung zwischen dem ersten Stift [2h-1] und dem ersten nicht invertierenden Eingangsanschluss [h] sowie die elektrische Verbindung zwischen dem ersten Stift [2h+1] und dem zweiten nicht invertierenden Eingangsanschluss [h] herzustellen.
IC nach einem der Ansprüche 11 bis 13, wobei der erste Schaltstromkreis dazu konfiguriert ist, den invertierenden Eingangsanschluss [h] die elektrische Verbindung mit dem ersten Stift [2h-1] aufweisen zu lassen, und den ersten nicht invertierenden Eingangsanschluss [h] und den zweiten nicht invertierenden Eingangsanschluss [h] die elektrische Verbindung mit dem ersten Stift [2h-1] aufweisen zu lassen, wobei der erste Schaltstromkreis dazu konfiguriert ist, den invertierenden Eingangsanschluss [h] die elektrische Verbindung mit dem ersten Stift [2h-1] aufweisen zu lassen, und den ersten nicht invertierenden Eingangsanschluss [h] und den zweiten nicht invertierenden Eingangsanschluss [h] die elektrische Verbindung mit dem ersten Stift [2h] aufweisen zu lassen, wobei der erste Schaltstromkreis dazu konfiguriert ist, den invertierenden Eingangsanschluss [h] die elektrische Verbindung mit dem ersten Stift [2h] aufweisen zu lassen, und den ersten nicht invertierenden Eingangsanschluss [h] und den zweiten nicht invertierenden Eingangsanschluss [h] die elektrische Verbindung mit dem ersten Stift [2h-1] aufweisen zu lassen, und wobei der erste Schaltstromkreis dazu konfiguriert ist, den invertierenden Eingangsanschluss [h] die elektrische Verbindung mit dem ersten Stift [2h] aufweisen zu lassen, und den ersten nicht invertierenden Eingangsanschluss [h] und den zweiten nicht invertierenden Eingangsanschluss [h] die elektrische Verbindung mit dem ersten Stift [2h+1] aufweisen zu lassen.
IC nach einem der Ansprüche 11 bis 13, wobei der erste Schaltstromkreis dazu konfiguriert ist, den invertierenden Eingangsanschluss [h] die elektrische Verbindung mit dem ersten Stift [2h-1] aufweisen zu lassen, und den ersten nicht invertierenden Eingangsanschluss [h] und den zweiten nicht invertierenden Eingangsanschluss [h] die elektrische Verbindung mit dem zweiten Stift aufweisen zu lassen, und wobei der erste Schaltstromkreis dazu konfiguriert ist, den invertierenden Eingangsanschluss [h] die elektrische Verbindung mit dem ersten Stift [2h] aufweisen zu lassen, und den ersten nicht invertierenden Eingangsanschluss [h] und den zweiten nicht invertierenden Eingangsanschluss [h] die elektrische Verbindung mit dem zweiten Stift aufweisen zu lassen.
Treiber-IC, wobei der IC nach einem der Ansprüche 11 bis 13 mit einem Treiber-Abschnitt versehen ist, und wobei der Treiber-Abschnitt ein Bildsignal verarbeitet, das von einer Außenseite des IC eingegeben wird, und ein Graustufensignal erzeugt.
Anzeigesystem, das umfasst: den Treiber-IC nach Anspruch 17; und ein Pixelarray, wobei der Treiber-IC das Graustufensignal auf das Pixelarray überträgt.
Elektronisches Gerät, das umfasst: einen Anzeigeabschnitt, wobei der Anzeigeabschnitt den Treiber-IC nach Anspruch 17 und ein Pixelarray beinhaltet, und wobei der Treiber-IC das Graustufensignal in das Pixelarray eingibt.