KR20190125311A - Ic, 드라이버 ic, 표시 시스템, 및 전자 기기 - Google Patents

Ic, 드라이버 ic, 표시 시스템, 및 전자 기기 Download PDF

Info

Publication number
KR20190125311A
KR20190125311A KR1020197024862A KR20197024862A KR20190125311A KR 20190125311 A KR20190125311 A KR 20190125311A KR 1020197024862 A KR1020197024862 A KR 1020197024862A KR 20197024862 A KR20197024862 A KR 20197024862A KR 20190125311 A KR20190125311 A KR 20190125311A
Authority
KR
South Korea
Prior art keywords
circuit
signal
current
switch
pin
Prior art date
Application number
KR1020197024862A
Other languages
English (en)
Inventor
로 야마모토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20190125311A publication Critical patent/KR20190125311A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

칩의 면적 증가 없이 테스트 회로가 IC에 포함된다. IC는 복수의 핀, 복수의 전류 검출 회로, 및 전류 생성 회로를 포함한다. 복수의 전류 검출 회로는 복수의 핀을 흐르는 전류를 병렬로 처리하고 예를 들어 디지털 데이터를 생성한다. 전류 생성 회로는 용량 소자를 포함하고 용량 소자의 전하량에 대응하는 참조 전류를 생성한다. 용량 소자에 입력되는 전압에 의하여 전하량을 제어할 수 있으므로, 전류 생성을 위한 출력 전류의 범위를 넓게 할 수 있다. 참조 전류는 복수의 전류 검출 회로를 테스트하기 위하여 사용된다. IC는 예를 들어 표시 패널의 소스 드라이버 IC에 사용된다. 이 경우, 표시 패널의 화소를 흐르는 전류는 복수의 전류 검출 회로에 의하여 검출될 수 있다.

Description

IC, 드라이버 IC, 표시 시스템, 및 전자 기기
본 명세서, 도면, 및 청구범위(이하에서는 "본 명세서 등"이라고 함)에서, 예를 들어 반도체 장치, 전자 부품, 전자 기기, 이들의 동작 방법, 및 이들의 제작 방법에 대하여 설명한다.
본 명세서 등에서 반도체 장치란 반도체 특성을 이용하는 장치를 말하고, 반도체 소자(예를 들어 트랜지스터, 다이오드, 또는 포토다이오드)를 포함하는 회로 및 이 회로를 포함하는 장치 등을 뜻한다. 반도체 장치는 반도체 특성을 이용함으로써 기능할 수 있는 장치도 뜻한다. 예를 들어, 집적 회로, 집적 회로를 포함하는 칩, 및 패키지에 칩을 포함하는 전자 부품은 반도체 장치의 예이다. 또한, 메모리 장치, 표시 장치, 발광 장치, 조명 장치, 및 전자 장치 등은 이들 자체가 반도체 장치일 수 있거나, 또는 각각 반도체 장치를 포함할 수 있다.
표시 장치의 다계조화 및 고정세(高精細)화 등에 대한 요구를 충족시키기 위하여, 표시 장치의 드라이버 회로, 특히 비디오 신호로부터 데이터 신호가 생성되는 소스 드라이버 회로에 전용 IC(드라이버 IC)가 사용된다(예를 들어, 비특허문헌 1).
발광 소자를 사용한 액티브 매트릭스 표시 장치의 화소에 대하여, 다양한 회로 구성이 제안되고 있다. 일반적으로, 화소에는 적어도 발광 소자, 화소로의 계조 신호의 입력을 제어하는 선택 트랜지스터, 및 발광 소자를 구동하는 구동 트랜지스터가 제공된다. 구동 트랜지스터를 흐르는 드레인 전류를 발광 소자에 공급함으로써, 발광 소자를 드레인 전류의 값에 대응하는 휘도로 발광시킬 수 있다.
그러므로, 표시 장치의 화면을 구성하는 복수의 화소 사이에서 구동 트랜지스터의 전기 특성(예를 들어, 문턱 전압, 전계 효과 이동도)이 서로 다른 경우, 같은 전압의 계조 신호를 공급하여도 발광 소자의 휘도에 편차가 생긴다. 복수의 화소 사이에서의 구동 트랜지스터의 전기 특성의 편차는 표시 장치의 표시 품질 저하의 원인 중 하나이다.
액티브 매트릭스 표시 장치에 있어서, 고정세화를 달성하기 위하여, 제공되는 화소수가 증가되고 있으며, 수십만 내지 수천만의 화소가 하나의 표시 장치에 제공된다. 일반적인 컬러 표시 장치에서는, 적색, 녹색, 및 청색(RGB)의 표시색에 대응하는 3개의 부화소로 화소가 구성된다. 예를 들어, 표시 해상도가 full-HD인 경우, 부화소수는 1366×768×3(RGB)=1,049,088이고, 해상도가 8K4K(Super Hi-Vision)인 경우, 부화소수는 7,680×4,320×3(RGB)=33,177,600이다. 다수의 부화소의 구동 트랜지스터가 완벽히 동일한 전기 특성을 가지는 것은 매우 어렵다. 따라서, 구동 트랜지스터의 전기 특성을 측정하고 발광 소자의 휘도를 보정하는 것이 제안되고 있다(예를 들어, 비특허문헌 1).
비특허문헌 1에서는, 표시 장치에 포함되는, 부화소 및 스캔 드라이버의 각 트랜지스터는 금속 산화물을 사용하여 형성된 채널을 가지는 트랜지스터이다. 본 명세서 등에서는, 채널이 금속 산화물을 사용하여 형성된 트랜지스터를 금속 산화물 트랜지스터, 산화물 반도체 트랜지스터, 또는 OS 트랜지스터라고 한다.
R. Yamamoto et al., "13.3-inch 8k4k 664-ppi 120-Hz 12-bit OLED Display Using Top-Gate Self-Aligned CAAC-OS FETs and 12-bit Source Driver Ics", SID Symposium Digest of Technical Papers, Vol. 47, 2016, pp. 53-56
본 발명의 일 형태의 과제는 신규 테스트 회로를 제공하는 것이고, 신뢰성이 높은 테스트를 수행 가능하게 하는 것이고, 넓은 출력 전류 범위를 가진 반도체 장치를 제공하는 것이고, 높은 정확도로 출력 전류의 값의 조정을 가능하게 하는 것이고, 회로 면적을 축소하는 것이다.
또한, 복수의 과제의 기재는 각 과제의 존재를 방해하지 않는다. 본 발명의 일 형태는 상술한 모든 과제를 반드시 달성할 필요는 없다. 상술한 것 이외의 과제는 본 명세서 등의 기재로부터 명백하며, 이러한 과제는 본 발명의 일 형태의 과제가 될 수 있다.
(1) 본 발명의 일 형태는 복수의 핀, 복수의 전류 검출 회로, 및 전류 생성 회로를 포함하는 IC이다. 복수의 전류 검출 회로는 복수의 핀을 흐르는 전류를 병렬로 처리한다. 전류 생성 회로는 용량 소자를 포함하고, 용량 소자의 전하량에 대응하는 참조 전류를 생성한다. 참조 전류는 복수의 전류 검출 회로를 테스트하는 데 사용된다.
(2) 본 발명의 일 형태의 IC는 제 1 내지 제 K 핀(K는 2 이상의 정수(整數)), 제 1 내지 제 K 전류 검출 회로, 및 제 1 용량 소자를 포함하는 전류 생성 회로를 포함한다. 제 j 전류 검출 회로(j는 1 이상 N 이하의 정수)는 제 j 핀을 흐르는 전류를 검출한다. 전류 생성 회로는 제 1 용량 소자에 의하여 유지된 전하량에 대응하는 참조 전류를 생성한다. 제 1 내지 제 K 전류 검출 회로를 테스트하기 위하여 제 1 내지 제 K 전류 검출 회로에 참조 전류가 연속적으로 입력된다.
(3) 상기 형태(2)의 IC는 제 1 회로, 제 2 회로, 제 3 회로, 및 배선을 더 포함한다. 제 1 회로는 제 j 핀과 제 j 전류 검출 회로 사이의 전기적 연속성을 제어한다. 제 2 회로는 배선으로의 참조 전류의 입력을 제어한다. 제 3 회로는 제 1 내지 제 K 핀으로부터, 배선에 전기적으로 접속되는 하나의 핀을 선택한다.
(4) 상기 형태(2)의 IC에서, 전류 생성 회로는 제 1 스위치, 제 2 스위치, 제 1 노드, 및 제 2 노드를 포함한다. 제 1 전압이 제 1 용량 소자의 제 1 단자에 입력된다. 제 2 전압이 제 1 노드에 입력된다. 제 1 스위치는 제 1 노드와 제 1 용량 소자의 제 2 단자 사이의 전기적 연속성을 제어한다. 제 2 스위치는 제 2 노드와 제 1 용량 소자의 제 2 단자 사이의 전기적 연속성을 제어한다. 전류 생성 회로는 제 2 노드를 흐르는 전류를 참조 전류로서 출력한다.
(5) 상기 형태(2)의 IC에서, 전류 생성 회로는 제 1 스위치, 제 2 스위치, 제 1 노드, 제 2 노드, 제 3 노드, 제 1 선택 회로, 및 제 2 선택 회로를 포함한다. 제 1 전압이 제 1 용량 소자의 제 1 단자에 입력된다. 제 1 스위치는 제 1 노드와 제 1 용량 소자의 제 2 단자 사이의 전기적 연속성을 제어한다. 제 2 스위치는 제 2 노드와 제 1 용량 소자의 제 2 단자 사이의 전기적 연속성을 제어한다. 제 1 선택 회로는 복수의 전압으로부터 하나의 전압을 선택하고 제 1 노드에 선택된 전압을 입력한다. 제 2 선택 회로는 제 1 노드 및 제 2 노드로부터 하나의 노드를 선택한다. 선택된 노드를 흐르는 전류는 참조 전류로서 출력된다.
(6) 상기 형태(2) 내지 형태(5) 중 임의의 것의 IC에서, 제 1 내지 제 K 전류 검출 회로의 각각은 전류 전압 변환 회로를 포함한다. 전류 전압 변환 회로는 증폭 회로, 제 2 용량 소자, 및 제 3 스위치를 포함한다. 증폭 회로는 반전 입력 단자, 제 1 비반전 입력 단자, 제 2 비반전 입력 단자, 및 출력 단자를 포함한다. 제 2 용량 소자의 제 1 단자 및 제 2 단자는 각각 반전 입력 단자 및 출력 단자에 전기적으로 접속된다. 제 3 스위치는 반전 입력 단자와 출력 단자 사이의 전기적 연속성을 제어한다.
(7) 상기 형태(2) 내지 형태(5) 중 임의의 것의 IC에서, 제 1 내지 제 K 전류 검출 회로의 각각은 전류 전압 변환 회로를 포함한다. 전류 전압 변환 회로는 증폭 회로, 제 2 용량 소자, 및 제 3 스위치를 포함한다. 증폭 회로는 반전 입력 단자, 제 1 비반전 입력 단자, 제 2 비반전 입력 단자, 및 출력 단자를 포함한다. 증폭 회로는 반전 입력 단자의 전압과, 제 1 비반전 입력 단자와 제 2 비반전 입력 단자의 전압의 평균 전압과의 차분을 증폭한다. 제 2 용량 소자의 제 1 단자 및 제 2 단자는 반전 입력 단자 및 출력 단자에 전기적으로 접속된다. 제 3 스위치는 반전 입력 단자와 출력 단자 사이의 전기적 연속성을 제어한다.
(8) 상기 형태(6) 또는 형태(7)의 IC에서, 전류 전압 변환 회로의 제 3 스위치는 제 1 신호쌍에 의하여 제어된다. 전류 생성 회로는 지연 회로를 포함한다. 지연 회로는 제 1 신호쌍을 지연시켜 제 2 신호쌍을 생성하고, 제 2 신호쌍을 지연시켜 제 3 신호쌍을 생성한다. 제 1 스위치는 제 2 신호쌍에 의하여 제어된다. 제 2 스위치는 제 3 신호쌍에 의하여 제어된다.
(9) 본 발명의 다른 형태는 상기 형태(1) 내지 형태(8) 중 임의의 것의 IC에 드라이버부가 제공된 드라이버 IC이다. 드라이버부는 외부로부터 입력된 화상 신호를 처리하고 계조 신호를 생성한다.
본 명세서 등에서 "제 1", "제 2", 및 "제 3" 등의 서수사는 순서를 나타내기 위하여 사용되는 경우가 있다. 또는, 서수사는 구성요소 간의 혼동을 피하기 위하여 사용되는 경우가 있다. 이 경우, 서수사는 구성요소의 개수를 한정하지 않는다. 예를 들어 본 발명의 일 형태를 설명하는 데 있어서, "제 1"이라는 용어를 "제 2" 또는 "제 3"이라는 용어로 치환할 수 있다.
트랜지스터는 3개의 단자(게이트, 소스, 및 드레인)를 가진다. 게이트는 트랜지스터의 온/오프 상태를 제어하기 위한 제어 단자이다. 소스 및 드레인으로서 기능하는 2개의 단자는 트랜지스터의 입출력 단자이다. 트랜지스터의 입출력 단자의 기능은 형태(n채널형 또는 p채널형) 및 단자에 인가되는 전위의 레벨에 의존하고, 2개의 단자 중 한쪽이 소스로서 기능하고, 다른 쪽이 드레인으로서 기능한다. 따라서, 본 명세서 등에서는 "소스" 및 "드레인"이라는 용어를 서로 바꿀 수 있다. 본 명세서 등에서는, 게이트 외의 2개의 단자를 편의상 제 1 단자 및 제 2 단자라고 하는 경우가 있다.
회로 구성 또는 디바이스 구조 등에 따라, 노드는 단자, 배선, 전극, 도전층, 도전체, 또는 불순물 영역 등이라고 할 수 있다. 또한 단자 또는 배선 등을 노드라고 할 수 있다.
전압이란 어떤 전위와 기준의 전위(예를 들어 접지 전위(GND) 또는 소스 전위) 사이의 전위차를 말하는 경우가 많다. 따라서, 전압을 전위라고 할 수 있고 그 반대도 마찬가지이다. 또한 전위는 상대적인 값을 가지기 때문에 GND는 0V를 뜻하지 않아도 된다.
본 명세서 등에서는, 경우 또는 상황에 따라 "막" 및 "층"이라는 용어를 서로 바꿀 수 있다. 예를 들어, "도전막"이라는 용어를 "도전층"이라는 용어 대신에 사용할 수 있는 경우가 있고, "절연층"이라는 용어를 "절연막"이라는 용어 대신에 사용할 수 있는 경우가 있다.
본 명세서 등에서 "X와 Y가 접속된다"라는 기재는 X와 Y가 전기적으로 접속되는 것, X와 Y가 기능적으로 접속되는 것, X와 Y가 직접 접속되는 것을 뜻한다. 따라서 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타내어진 접속 관계에 한정되지 않고, 도면 또는 문장에는 다른 접속 관계가 포함된다. 여기서 X 및 Y의 각각은 물체(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전층, 또는 반도체 영역)를 나타낸다.
본 발명의 일 형태는 신규 반도체 장치, 또는 그 반도체 장치의 신규 동작 방법을 제공할 수 있다.
또한, 복수의 효과의 기재는 다른 효과의 존재를 방해하지 않는다. 본 발명의 일 형태에서는 상술한 효과 모두를 얻을 필요는 없다. 본 발명의 일 형태에서, 상기 과제 이외의 과제, 상기 효과 이외의 효과, 및 신규 특징은 명세서 및 도면의 기재로부터 명백해질 것이다.
도 1은 IC의 구조예를 도시한 기능 블록도이다.
도 2는 전류 검출 회로의 단위 회로의 구조예를 도시한 회로도이다.
도 3은 전류 생성 회로의 구조예를 도시한 회로도이다.
도 4의 (A)는 전류 검출 모드의 동작예를 나타낸 타이밍 차트이고, 도 4의 (B)는 IV 시퀀스 및 AD 시퀀스의 예를 나타낸 타이밍 차트이다.
도 4의 (C)는 RD 시퀀스의 예를 나타낸 타이밍 차트이다.
도 5의 (A) 내지 (E)는 전류 검출 모드의 동작예를 설명하기 위한 회로도이다.
도 6의 (A)는 테스트 모드의 동작예를 나타낸 타이밍 차트이고, 도 6의 (B)는 IV 시퀀스 및 AD 시퀀스의 예를 나타낸 타이밍 차트이다.
도 7은 소스 드라이버 IC(SD-IC)의 구조예를 도시한 기능 블록도이다.
도 8은 소스 드라이버(SDR)부의 구조예를 도시한 기능 블록도이다.
도 9는 전류 검출(CSN)부의 구조예를 도시한 기능 블록도이다.
도 10은 전류 생성부의 구조예를 도시한 회로도이다.
도 11은 전류 검출 회로 및 테스트 회로의 구조예를 도시한 회로도이다
도 12는 디코더의 진리표 및 스위치 매트릭스의 제어 신호와 전류 검출 모드 사이의 대응표이다.
도 13의 (A) 내지 (C) 각각은 전류 검출 모드 및 스위치 매트릭스의 회로 구조를 설명하기 위한 도면이다.
도 14는 전류 검출 회로 및 테스트 회로의 구조예를 도시한 회로도이다.
도 15의 (A)는 전류 검출 모드의 동작예를 나타낸 타이밍 차트이고, 도 15의 (B)는 RD 시퀀스의 예를 나타낸 타이밍 차트이다.
도 16은 IV 시퀀스 및 AD 시퀀스의 예를 나타낸 타이밍 차트이다.
도 17은 테스트 모드의 동작예를 나타낸 타이밍 차트이다.
도 18은 테스트 모드의 IV 시퀀스 및 AD 시퀀스의 예를 나타낸 타이밍 차트이다.
도 19의 (A)는 표시 시스템의 구조예를 도시한 블록도이고, 도 19의 (B)는 SD-IC와 화소 어레이 사이의 접속 구조를 도시한 모식도이다.
도 20의 (A) 및 (B)는 화소 어레이의 구조예를 도시한 도면이다.
도 21의 (A) 및 (B)는 스위치 회로의 구조예를 도시한 도면이다.
도 22는 화소 어레이, 게이트 드라이버 회로, 및 SD-IC 사이의 접속 구조예를 도시한 도면이다.
도 23은 표시 시스템의 전류 검출 동작의 예를 나타낸 흐름도이다.
도 24는 전류 검출 동작의 예를 설명하기 위한 간략화된 회로도이다.
도 25는 전류 검출 동작의 예를 설명하기 위한 간략화된 회로도이다.
도 26의 (A) 내지 (C)는 화소 어레이의 구조예를 각각 도시한 회로도이다.
도 27은 화소 어레이의 구조예를 도시한 회로도이다.
도 28의 (A) 및 (B)는 부화소의 구조예를 도시한 회로도이다.
도 29는 표시 패널의 구조예를 도시한 단면도이다.
도 30의 (A) 및 (B)는 표시 패널의 구조예를 도시한 단면도이다.
도 31의 (A) 내지 (D)는 전자 기기의 구조예를 각각 도시한 도면ｚ이다.
도 32의 (A) 내지 (C)는 전자 기기의 구조예를 도시한 도면이다.
도 33의 (A) 및 (B)는 전자 기기의 구조예를 도시한 도면이다.
도 34는 제작된 SD-IC의 CSN부가 테스트 모드에서 동작될 때 얻어진 전류값의 결과를 나타낸 것이다.
이하에서, 본 발명의 형태에 대하여 설명한다. 또한 본 발명의 일 형태는 이하의 설명에 한정되지 않는다. 본 발명의 취지 및 범위에서 벗어나지 않고 본 발명의 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자에 의하여 쉽게 이해될 것이다. 따라서, 본 발명의 일 형태는 이하의 실시형태 및 실시예의 설명에 한정하여 해석되지 말아야 한다.
아래에 기재된 임의의 실시형태는 적절히 조합될 수 있다. 또한, 하나의 실시형태에 복수의 구성예(제작 방법예 및 사용예 등을 포함함)가 주어진 경우, 구성예 중 임의의 것을 적절히 조합할 수 있고, 구성예 중 임의의 것을 다른 실시형태 및 실시예에서 기재된 하나 이상의 구성예와 조합할 수 있다.
도면에 있어서, 같은 요소, 비슷한 기능을 가지는 요소, 같은 재료로 형성되는 요소, 및 동시에 형성되는 요소 등을 같은 부호로 나타내는 경우가 있고, 그 설명을 반복하지 않는 경우가 있다.
복수의 요소에 같은 참조 부호를 사용하고 이들 요소가 서로 구별될 필요가 있을 때는, 그 참조 부호에 "_1", "_2", "[n]", 또는 "[m, n]" 등을 부기하여도 좋다. 예를 들어, 복수의 배선(ML)을 개별로 서로 구별하는 경우, 2번째 열(또는 2번째 행)의 배선(ML)을 배선(ML[2])라고 기재하는 경우가 있다.
본 명세서에 있어서, 전원 전위 VDD를 "전위 VDD" 또는 "VDD" 등이라고 축약하는 경우가 있다. 다른 구성요소(예를 들어 신호, 전압, 회로, 소자, 전극, 및 배선)에 대해서도 마찬가지로 적용된다.
도면에서, 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서, 크기, 층 두께, 또는 영역은 도시된 스케일에 한정되지 않는다. 또한 도면은 이상적인 예를 나타낸 모식도이고, 본 발명의 형태는 도면에 나타낸 형상 또는 값에 한정되지 않는다. 예를 들어 잡음 또는 타이밍의 어긋남에 기인한 신호, 전압, 또는 전류의 편차가 포함될 수 있다.
(실시형태 1)
본 실시형태에서는, 전류 검출 기능을 가지는 IC에 대하여 설명한다. 도 1은 IC의 기능 블록도이다.
도 1에 도시된 IC(100)는 전류 전압 변환부(110), 샘플 홀드(sample-and-hold)부(112), 아날로그 디지털 변환부(113), 출력 드라이버(114), 스위치부(117), 레벨 시프트(LS)부(121), 로직부(122), 로직부(123), 로직/레벨 시프트(LOG/LS)부(124), 전류 생성 회로(125), 스위치 매트릭스(128), 스위치부(129), 배선(TM81), 배선(TM82), 용량 소자(Cn81), 및 용량 소자(Cn82)를 포함한다.
IC(100)는 핀(PMV1), 핀(PMV2), 및 2N개의 핀(PI)(N은 1 이상의 정수) 등의 복수의 핀을 포함한다. IC(100)의 전류 입력 채널수는 2N이고, 2N개의 핀(PI)은 전류 입력용 핀이다.
이하에서, 2N개의 핀(PI) 중 하나를 식별하기 위하여 "핀(PI[1])" 등의 표현이 사용된다. "핀(PI)"이라는 표현은 임의의 핀(PI)을 나타낸다. 다른 구성요소에 대해서도 마찬가지로 적용된다. 구성요소를 식별하는 다른 식별 기호로서, "_1" 및 [1,2] 등이 사용된다.
IC(100)는 N개의 홀수 채널(odd-numbered channel)(또는 N개의 짝수 채널(even-numbered channel))의 핀(PI)을 흐르는 전류를 병렬로 검출한다. N개의 핀(PI)으로부터 입력되는 전류는 부분(110, 112, 및 113)에서 병렬로 처리되고 N개의 병렬 디지털 데이터(parallel digital data)로 변환된다. 출력 드라이버(114)는 N개의 디지털 데이터를 직렬 디지털 데이터(serial digital data)로 변환하고 직렬 디지털 데이터를 신호 CMDO로서 외부로 출력한다. 전류 전압 변환부(110)는, 전류 검출 처리를 병렬화하기 위하여 N개의 단위 회로를 포함한다. 샘플 홀드부(112) 및 아날로그 디지털 변환부(113) 등도 마찬가지이다. 따라서, 전류 전압 변환부(110)의 단위 회로의 개수는 핀(PI)보다 적다.
전류 전압 변환부(110)는 N개의 전류 전압 변환 회로(I/V 회로)(130)를 포함한다. I/V 회로(130)는 전류 입력 적분 회로를 사용하여 형성되고 증폭 회로(131), 용량 소자(Civ), 및 스위치(SWiv)를 포함한다. 용량 소자(Civ)는 적분 용량(integrating capacitor)이다. 샘플 홀드부(112)는 N개의 샘플 홀드 회로(S/H 회로)(132)를 포함한다. S/H 회로(132)는 용량 소자(Csh) 및 스위치(SWsh)를 포함한다. 아날로그 디지털 변환부(113)는 N개의 아날로그 디지털 변환 회로(A/D 회로)(133)를 포함한다.
스위치부(117)는 N개의 스위치 매트릭스(137)를 포함한다. 스위치 매트릭스(137)는 스위치(SW71), 스위치(SW72), 스위치(SW73), 스위치(SW74), 스위치(SW75), 및 스위치(SW76)를 포함한다. 스위치(SWiv, SWsh, 및 SW71 내지 SW76)는 아날로그 스위치이다.
전류 전압 변환부(110)를 테스트하기 위한 테스트 회로는 IC(100)에 포함된다. 테스트 회로는 LOG/LS부(124), 전류 생성 회로(125), 스위치 매트릭스(128), 스위치부(129), 용량 소자(Cn81), 및 용량 소자(Cn82)를 포함한다.
전류 생성 회로(125)는 전류 IRFINT를 생성한다. 전류 IRFINT는 전류 전압 변환부(110)를 테스트하기 위하여 사용되는 참조 전류이다. 전류 생성 회로(125)는 노드(Nt), 스위치(SWt), 스위치(SWtb), 용량 소자(Ct), 및 지연 회로(125a)를 포함한다.
스위치부(129)는 배선(TM81), 배선(TM82), 및 N개의 스위치 회로(139)를 포함한다. 스위치부(129)는 디멀티플렉서(DEMUX)로서 기능하고 2N개의 핀(PI) 중 배선(TM81 및 TM82)과 전기적 연속성을 가지는 2개를 선택한다. 배선(TM81 및 TM82)의 각각은 전류 IRFINT의 경로로서 기능한다.
스위치 매트릭스(128)는 스위치 매트릭스(137)와 같은 회로 구조를 가지고 스위치(SW81), 스위치(SW82), 스위치(SW83), 스위치(SW84), 스위치(SW85), 및 스위치(SW86)를 포함한다. 스위치 매트릭스(128)는 DeMUX 및 프리차지 회로의 기능을 가진다. 스위치 매트릭스(128)는 전류 IRFINT가 출력되는 배선(TM81 및 TM82) 중 하나를 선택하고 배선(TM81 및 TM82)을 프리차지한다.
IC(100)에는 전압 VDDD, 전압 VDDA, 전압 VSSD, 전압 VSSA, 전압 CMVRI, 및 전압 CMVRC가 입력된다. 전압 VDDD 및 전압 VDDA의 각각은 고레벨 측 전원 전압이다. 전압 VSSD 및 전압 VSSA의 각각은 저레벨 측 전원 전압이고, 예를 들어 접지 전위(ground potential)이다. 전압 VDDD 및 전압 VSSD의 각각은 디지털 회로를 위한 전원 전압이다. 전압 VDDA 및 전압 VSSA의 각각은 아날로그 회로를 위한 전원 전압이다. 핀(PMV1)은 전압 CMVRI를 입력하기 위한 핀이다. 핀(PMV2)은 전압 CMVRC를 입력하기 위한 핀이다.
IC(100)에는 신호 CMPRE, 신호 CMREV, 신호 CMSET, 신호 CMSH, 신호 RTCM, 신호 TDCLK, 및 신호 TDSP 등 다양한 신호가 입력된다.
신호 CMPRE, 신호 CMREV, 신호 CMSET, 및 신호 CMSH는 레벨 시프트부(121)에 입력된다. 레벨 시프트부(121)는 디지털 신호를 아날로그 회로용 신호로 변환하기 위한 회로이고, 디지털 신호를 차동 신호로 변환하고, 차동 신호의 레벨을 시프트한다. 본 명세서 등에서, 이러한 차동 신호를 위한 부호로서, 디지털 신호에 사용되는 부호에 "H" 또는 "BH"가 추가된 부호를 사용한다. 예를 들어, 신호 CMPRE에 대응하는 차동 신호쌍은 "CMPREH" 및 "CMPREBH"로 나타내어진다. 신호 CMPREH는 신호 CMPRE와 같은 논리를 가진 신호이고, 신호 CMPREBH는 신호 CMPRH의 반전 신호이다.
신호 CMPRE는 핀(PI)의 프리차지를 제어하는 신호이다. 신호 CMREV는 전류를 검출하는 채널이 홀수 채널인지 짝수 채널인지를 지정하는 신호이다. 신호 CMSET는 I/V 회로(130)의 오프셋 취소(offset cancellation)를 위한 제어 신호이다. 신호 CMSH는 S/H 회로(132)의 샘플링 동작을 위한 제어 신호이다.
신호 CMPREH, 신호 CMPREBH, 신호 CMREVH, 및 신호 CMREVBH는 스위치부(117) 및 스위치 매트릭스(128)에 입력된다. 신호 CMSETH 및 신호 CMSETBH는 전류 전압 변환부(110) 및 전류 생성 회로(125)에 입력된다. 신호 CMSHH 및 신호 CMSHBH는 S/H부(112)에 입력된다.
로직부(122)는 외부 신호를 처리하고 아날로그 디지털 변환부(113)를 위한 제어 신호를 생성한다. 제어 신호는 로직부(122) 및 외부로부터 아날로그 디지털 변환부(113)에 입력된다.
신호 RTCM, 신호 TDCLK, 및 신호 TDSP는 로직부(123)에 입력된다. 신호 RTCM은 IC(100)의 동작 모드를 결정하기 위한 신호이다. IC(100)의 동작 모드는 핀(PI)을 흐르는 전류를 검출하는 전류 검출 모드와, 내부 회로의 동작을 검증하는 테스트 모드로 크게 나누어진다. 예를 들어, 테스트 모드는 IC(100)의 출하 전 검사에서 실행된다.
로직부(123)는 신호 RTCM에 따라, 신호 TDSP 및 신호 TDCLK를 출력 드라이버(114) 및 LOG/LS부(124) 중 하나에 출력한다. 신호 TDSP는 스타트 펄스 신호이고, 신호 TDCLK는 클록 신호이다. 출력 드라이버(114)는 신호 TDCLK 및 신호 TDSP에 따라 아날로그 디지털 변환부(113)로부터 출력되는 N개의 디지털 신호를 직렬 디지털 신호로 변환하고 신호 CMDO를 출력한다. 신호 RTCM, 신호 TDCLK, 및 신호 TDSP는 LOG/LS부(124)에 입력된다. LOG/LS부(124)는 입력 신호를 처리하여 아날로그 디지털 변환부(113) 및 스위치부(129)를 위한 제어 신호를 생성한다.
<<전류 검출 회로>>
IC(100)에는, 2개의 입력 채널에 대하여 하나의 전류 검출 회로가 제공된다. 도 2는 전류 검출 회로의 단위 회로 및 단위 회로의 테스트에 사용되는 회로의 구조예를 도시한 것이다.
또한 신호 CMSETH 및 신호 CMSETBH가 레벨 시프트부(121)로부터 스위치(SWiv)에 입력되지만, 도 2에는 신호 CMSET가 고레벨("H")일 때 스위치(SWiv)를 온으로 하는 신호 CMSETH만을 도시하였다. 이는 도 2 및 다른 도면에서의 스위치에 입력되는 신호에 대해서도 마찬가지이다.
전류 검출 회로의 단위 회로는 I/V 회로(130), S/H 회로(132), 및 A/D 회로(133)를 포함한다. 단위 회로는 편의상 CM 회로(140)라고 한다. CM 회로(140[h])(h는 1 이상 N 이하의 정수)는 핀(PI[2h-1]) 및 핀(PI[2h])을 흐르는 전류를 검출한다. 스위치 매트릭스(137[h])는 CM 회로(140[h])의 감시 대상이 되는 핀(PI)을 선택한다. 스위치 매트릭스(137[h])의 회로 구조예에 대해서는 아래에서 설명한다.
스위치(SW71)는 핀(PI[2h-1])과 핀(PMV1) 사이의 전기적 연속성을 제어한다. 스위치(SW72)는 핀(PI[2h])과 핀(PMV1) 사이의 전기적 연속성을 제어한다. 스위치(SW71) 및 스위치(SW72)의 온/오프는 신호 CMPREH 및 신호 CMPREBH에 의하여 제어된다.
스위치(SW73)는 핀(PI[2h-1])과 증폭 회로(131[h])의 반전 입력 단자(이하 단자(INM)라고 함) 사이의 전기적 연속성을 제어한다. 스위치(SW74)는 핀(PI[2h])과 증폭 회로(131[h])의 비반전 입력 단자(이하 단자(INP)라고 함) 사이의 전기적 연속성을 제어한다. 스위치(SW75)는 핀(PI[2h-1])과 증폭기(131[h])의 단자 INP 사이의 전기적 연속성을 제어한다. 스위치(SW76)는 핀(PI[2h])과 증폭 회로(131[h])의 단자(INM) 사이의 전기적 연속성을 제어한다. 스위치(SW73 내지 SW76)의 온/오프는 신호 CMREVH 및 신호 CMREVBH에 의하여 제어된다.
출력 드라이버(114)에는, N개의 버퍼 회로(134) 및 N개의 레지스터(135)가 제공된다. N단의 시프트 레지스터(118)는 N개의 레지스터(135)로 형성된다. 신호 TDCLK는 N개의 레지스터(135)에 입력된다. 신호 TDSP는 제 1 단의 레지스터(135[1])에 입력된다. 제 2 이후의 단의 어느 단의 레지스터(135[h])에는, 앞의 단(previous stage)의 레지스터(135[h-1])의 출력 신호가 입력된다.
레지스터(135[h])의 출력 신호는 신호 ENO[h]로서 버퍼 회로(134[h])에 입력된다. 신호 ENO[h]는 버퍼 회로(134[h])의 출력 이네이블 신호이다. A/D 회로(133[h])에서 생성된 디지털 신호는 버퍼 회로(134[h])에 입력된다. 버퍼 회로(134[h])는 신호 ENO[h]에 따라 디지털 신호를 출력한다. 시프트 레지스터(118)는 N개의 버퍼 회로(134)가 디지털 신호를 출력하는 타이밍을 제어함으로써, 직렬 신호 CMDO가 IC(100)의 외부에 출력된다.
스위치 회로(139[h])는 스위치(SW87[h]) 및 스위치(SW88[h])를 포함한다. 스위치(SW87[h])는 핀(PI[2h-1])과 배선(TM81) 사이의 전기적 연속성을 제어한다. 스위치(SW88[h])는 핀(PI[2h])과 배선(TM82) 사이의 전기적 연속성을 제어한다.
LOG/LS부(124)는 N개의 회로(160)를 포함한다. 회로(160)는 신호 ENC, 신호 TSELH, 및 신호 TSELBH를 생성한다. 신호 ENC는 A/D 회로(133)의 이네이블 신호이다. 신호 TSELH 및 신호 TSELBH는 스위치(SW87 및 SW88)를 위한 제어 신호이다.
회로(160)는 레벨 시프터(161), OR 회로(162), 및 레지스터(163)를 포함한다. N단의 시프트 레지스터(168)는 N개의 레지스터(163)로 형성된다. 신호 TDCLK는 N개의 레지스터(163)에 입력된다. 신호 TDSP는 제 1 단의 레지스터(163[1])에 입력된다. 제 2 이후의 단의 어느 단의 레지스터(163[h])에는, 레지스터(163[h-1])의 출력 신호가 입력된다.
레지스터(163[h])의 출력 신호는 레지스터(163[h+1])에 입력되고 신호 TSEL[h]로서 OR 회로(162[h]) 및 레벨 시프터(161[h])에 입력된다. OR 회로(162[h])는 신호 RTCMB(신호 RTCM의 반전 신호)와 신호 TSEL[h]의 논리합을 구하고 신호 ENC[h]를 생성한다. 레벨 시프터(161[h])는 신호 TSEL[h]를 차동 신호로 변환하고 차동 신호의 레벨을 시프트하여 신호 TSELH[h] 및 TSELBH[h]를 생성한다.
스위치 매트릭스(128)는 노드(N81) 및 노드(N82)를 포함한다. 용량 소자(Cn81) 및 용량 소자(Cn82)는 각각 노드(N81) 및 노드(N82)에 전기적으로 접속된다. 전류 IRFINT는 전류 생성 회로(125)로부터 노드(N81)에 입력된다.
스위치(SW81)는 배선(TM81)과 핀(PMV1) 사이의 전기적 연속성을 제어한다. 스위치(SW82)는 배선(TM82)과 핀(PMV1) 사이의 전기적 연속성을 제어한다. 스위치(SW81) 및 스위치(SW82)의 온/오프는 신호 CMPREH 및 신호 CMPREBH에 의하여 제어된다. 스위치(SW83)는 배선(TM81)과 노드(N81) 사이의 전기적 연속성을 제어한다. 스위치(SW84)는 배선(TM82)과 노드(N82) 사이의 전기적 연속성을 제어한다. 스위치(SW85)는 배선(TM81)과 노드(N82) 사이의 전기적 연속성을 제어한다. 스위치(SW86)는 배선(TM82)과 노드(N81) 사이의 전기적 연속성을 제어한다. 스위치(SW83 내지 SW86)의 온/오프는 신호 CMREVH 및 신호 CMREVBH에 의하여 제어된다.
<<전류 생성 회로>>
도 3은 전류 생성 회로(125)의 회로 구조예를 도시한 것이다.
도 3에 도시된 바와 같이, 지연 회로(125a)는 12개의 CMOS 인버터 회로로 형성된다. 지연 회로(125a)는 신호 CMSETH 및 신호 CMSETBH를 지연시켜 신호 CMSETH_D1 및 신호 CMSETBH_D1을 생성하고, 신호 CMSETH_D1 및 신호 CMSETBH_D1을 지연시켜 신호 CMSETH_D2 및 신호 CMSETBH_D2를 생성한다. 신호 CMSETH_D1 및 신호 CMSETBH_D1은 스위치(SWt)의 온/오프를 제어한다. 신호 CMSETH_D2 및 신호 CMSETBH_D2는 스위치(SWtb)의 온/오프를 제어한다.
용량 소자(Ct)는 노드(Nt) 및 핀(PMV1)에 전기적으로 접속된다. 스위치(SWt)는 핀(PMV2)과 노드(Nt) 사이의 전기적 연속성을 제어한다. 스위치(SWtb)는 노드(Nt)와 노드(N81) 사이의 전기적 연속성을 제어한다. 스위치(SWt 및 SWtb)는 서로 배타적이다. 스위치(SWt 및 SWtb) 중 하나가 온 상태일 때, 다른 하나는 오프 상태이다. 스위치(SWt 및 SWtb)의 상태는 신호 CMSET에 의하여 결정된다. 스위치(SWt 및 SWtb)의 스위칭의 타이밍을 지연 회로(125a)에 의하여 서로 다르게 한다. 먼저, 스위치(SWt)가 온 상태에서 오프 상태로 바뀐다. 다음으로, 스위치(SWtb)가 오프 상태에서 온 상태로 바뀐다.
용량 소자(Ct)는 스위치(SWt)가 온 상태이며 스위치(SWtb)가 오프 상태인 동안 충전된다. 용량 소자(Ct)의 전하량 Qt는 Ct|CMVRC-CMVRI|이다. 용량 소자(Ct)는 스위치(SWt)가 오프 상태이며 스위치(SWtb)가 온 상태인 동안 방전되고, 전하량 Qt에 대응하는 전류 IRFINT가 노드(N81)를 흐른다. 전류 IRFINT가 노드(N81)에 대하여 소스 전류인지 싱크 전류인지는 전압 CMVRC와 전압 CMVRI 사이의 대소 관계에 따른다.
전류 생성 회로(125)는 용량 소자(Ct), 및 용량 소자(Ct)의 충방전을 제어하는 2개의 스위치(SWt 및 SWtb)를 사용하여 전류 IRFINT를 생성한다. 전류 IRFINT의 값은 전압 CMVRI 및 전압 CMVRC에 의하여 제어될 수 있다. 따라서, 전류 IRFINT로서, 미소 전류(예를 들어, 수십 나노암페어 이하)를 높은 정확도로 생성할 수 있고, 전류 IRFINT의 값은 높은 정확도로 조정될 수 있다.
미소 전류의 생성 및 전류값의 미세한 조정을 가능하게 하기 위하여 전류 생성 회로에 많은 레지스터가 사용되는 경우가 있다. 이러한 전류 생성 회로는 면적이 넓으므로 IC에 포함되는 테스트 회로에 적합하지 않다. IC의 출하 후 테스트 회로는 필요 없게 되므로, 면적이 작은 것이 요구된다. 전류 생성 회로(125)는 레지스터를 포함하지 않고, CMOS 회로 및 용량 소자를 사용하여 형성되므로, 전류 생성 회로(125)를 포함함으로 인한 IC(100)의 면적 증가를 방지할 수 있다.
<<전류 검출 모드>>
도 4의 (A)는 전류 검출 모드에서의 IC(100)의 동작 시퀀스의 예를 나타낸 것이다. IC(100)의 동작 모드를 전류 검출 모드로 하기 위하여, 저레벨("L")의 신호 RTCM이 IC(100)에 입력된다. 신호 RTCM이 "L"인 동안, LOG/LS부(124)는 신호 TDSP 및 신호 TDCLK를 회로(160)에 출력한다. 따라서, 전류 검출 모드에서, 신호 ENC는 "H"로 유지되므로, A/D 회로(133)는 항상 액티브 상태이다.
동작 시퀀스는 검출(SN) 시퀀스와 판독(RD) 시퀀스로 크게 나누어진다. SN 시퀀스는 전류 전압(IV) 변환 시퀀스 및 디지털 아날로그 변환(AD) 시퀀스를 포함한다. N개의 홀수 채널의 전류를 검출하는 경우, "L"의 신호 CMREV가 IC(100)에 입력된다. N개의 짝수 채널의 전류를 검출하는 경우, "H"의 신호 CMREV가 IC(100)에 입력된다.
IV 시퀀스에서, CM 회로(140[1] 내지 140[N])는 대상의 핀(PI)을 흐르는 전류를 전압으로 변환한다. AD 시퀀스에서, CM 회로(140[1] 내지 140[N])는 IV 시퀀스에서 얻은 전압(아날로그 데이터)을 디지털 데이터로 변환한다. RD 시퀀스에서, CM 회로(140[1] 내지 140[N])에 의하여 얻어진 디지털 데이터가 출력 드라이버(114)에 의하여 순차적으로 판독된다.
IV 시퀀스 및 AD 시퀀스에서의 CM 회로(140[h])의 동작예에 대하여 도 4의 (B) 및 도 5의 (A) 내지 (E) 등을 참조하여 설명한다. 도 4의 (B)는 CM 회로(140[h])의 타이밍 차트이고, t0 및 t1 등은 시각을 나타낸다. 도 5의 (A) 내지 (E)는 CM 회로(140[h])의 동작예를 설명하기 위한 회로도이다.
<IV 시퀀스>
시각(t0)에서 신호 CMREV는 "L"이므로, 스위치 매트릭스(137[h])에서, 스위치(SW73[h] 및 SW74[h])는 온 상태이고, 스위치(SW75[h] 및 SW76[h])는 오프 상태이다(도 5의 (A) 참조). 따라서, 핀(PI[2h-1])과 증폭 회로(131[h])의 단자(INM[h])는 서로 전기적으로 접속되고, 핀(PI[2h])과 증폭 회로(131[h])의 단자(INP[h])는 서로 전기적으로 접속된다.
(프리차지)
t1부터 t2까지의 기간에서, 2N개의 핀(PI)은 프리차지된다. 신호 CMPRE가 "H"가 되면, 스위치(SW71[h] 및 SW72[h])는 온이 된다(도 5의 (B) 참조). 따라서, 핀(PI[2h-1] 및 PI[2h])은 핀(PMV1)에 전기적으로 접속되고 전압 CMVRI로 프리차지된다. 또한, 단자(INM[h] 및 INP[h])는 전압 CMVRI로 프리차지된다.
시각 t1에서, 신호 CMSH는 "H"가 되므로, 스위치(SWsh[h])는 온이 된다. 증폭 회로(131[h])의 출력 단자(이하에서 "단자(OT131[h])"라고 함)와 S/H 회로(132[h])의 노드 (N132[h])는 서로 전기적으로 접속된다.
(오프셋 취소)
t3부터 t4까지의 기간에서, I/V 회로(130)의 오프셋 전압의 보정을 위한 오프셋 취소가 수행된다. t3에서, 신호 CMSET는 "H"가 되므로, 스위치(SWiv[h])는 온이 된다. 단자(INM[h])와 출력 단자(OT131[h])는 서로 전기적으로 접속됨으로써, 증폭 회로(131[h])의 오프셋 전압을 보정한다.
(전류 전압 변환)
t4부터 t5까지의 기간에서, I/V 회로(130)는 단자(INM)를 흐르는 전류를 전압으로 변환하고, S/H 회로(132)는 샘플링 동작을 수행한다.
t4에서, 신호 CMSET는 "L"이 된다. 스위치(SWiv[h])는 오프가 되고, I/V 회로(130[h])는 적분 동작을 시작한다. I/V 회로(130[h])의 적분 동작에 의하여, 출력 단자(OT131[h])의 전압은 저하된다.
단자(INP[h])가 핀(PI[2h])에 전기적으로 접속되기 때문에, 증폭 회로(131[h])는 차동 증폭 회로로서 동작한다. 따라서, 증폭 회로(131[h])는 핀(PI[2h-1])의 공통 모드 잡음 및 핀(PI[2h])의 공통 모드 잡음을 상쇄하므로, I/V 회로(130[h])의 출력 신호의 신호 대 잡음비(SNR)를 향상시킬 수 있다.
<AD 시퀀스>
t5에서 신호 CMSH가 "L"이 되어, IV 시퀀스가 종료되고, AD 시퀀스가 시작된다. S/H 회로(132[h])에서 스위치(SWsh[h])는 오프가 되므로, t5에서의 출력 단자(OT131[h])의 전압 V132가 유지된다(도 5의 (E) 참조). 전압 V132는 t4부터 t5까지의 기간에서 단자(INM[h])를 흐르는 전류량에 대응한다. t6에서, A/D 회로(133[h])는 전압 V132를 디지털 데이터로 변환하고 출력 드라이버(114)의 버퍼 회로(134[h])에 디지털 데이터를 출력한다.
<RD 시퀀스>
도 4의 (C)는 RD 시퀀스의 예를 나타낸 타이밍 차트이다. 신호 TDSP가 출력 드라이버(114)에 입력되면, RD 시퀀스가 시작된다. 출력 드라이버(114)의 시프트 레지스터(118)에서, 신호 TDCLK의 상승에 응하여 신호 TDSP의 시프트 동작이 수행되고, 디지털 데이터는 버퍼 회로(134[1] 내지 134[N])로부터 순차적으로 출력된다.
RD 시퀀스가 실행되는 동안 신호 CMREV는 "H"로 설정되어, 감시 대상의 채널이 홀수 채널에서 짝수 채널로 바뀐다. 스위치 매트릭스(137[h])에 의하여, 증폭 회로(131[h])의 단자(INM[h]) 및 증폭 회로(131[h])의 단자(INP[h])는 핀(PI[2h]) 및 핀(PI[2h-1])에 전기적으로 접속된다.
<<테스트 모드>>
테스트 모드에서, 전류 생성 회로(125)에서 생성되는 전류 IRFINT가 CM 회로(140[1] 내지 140[N])에 연속적으로 입력됨으로써, CM 회로(140)의 1유닛씩 따로따로 테스트된다. 도 6의 (A)는 테스트 모드에서의 IC(100)의 동작 시퀀스의 예를 나타낸 것이다.
IC(100)의 동작 모드를 테스트 모드로 하기 위하여, "H"의 신호 RTCM이 IC(100)에 입력된다. 신호 RTCM이 "H"인 동안, 로직부(123)는 신호 TDSP 및 신호 TDCLK를 LOG/LS부(124)에 출력한다. 전류 IRFINT를 증폭 회로(131)의 단자(INM)에 입력하기 위하여, 신호 CMREV는 "L"이다.
LOG/LS부(124)의 시프트 레지스터(168)는 신호 TDCLK에 따라 신호 TDSP의 시프트 동작을 수행하여 신호 TSEL[1] 내지 신호 TSEL[N]을 생성한다. CM 회로(140[1] 내지 140[N])는 신호 TSEL[1] 내지 TSEL[N]에 의하여 순차적으로 선택된다. 선택된 CM 회로(140)는 상술한 IV 시퀀스 및 AD 시퀀스를 실행한다.
CM 회로(140[N])에 의한 SN 시퀀스 후, RD 시퀀스의 실행을 위하여 신호 RTCM은 "L"로 설정된다. 상술한 바와 같이, 출력 드라이버(114)는 신호 TDSP 및 신호 TDCLK에 따라 동작되므로, 신호 CMDO가 IC(100)로부터 출력된다.
테스트 모드에서의 CM 회로(140)의 동작은 전류 검출 모드에서의 동작과 비슷하다. 도 4의 (B)의 타이밍 차트에서 나타낸 바와 같이 CM 회로(140)가 동작한다. 테스트 모드는, IV 시퀀스가 수행되는 동안, 선택된 CM 회로(140)에 전류 IRFINT가 입력되는 점에서 전류 검출 모드와 다르다. 테스트 모드에서의 CM 회로(140[h])의 IV 시퀀스 및 AD 시퀀스에 대하여 도 2, 도 5의 (A) 내지 (D), 및 도 6의 (B) 등을 참조하여 설명한다.
<IV 시퀀스>
t10에서, 신호 CMREV는 "L"이다. 스위치(SW73[h] 및 SW74[h])는 온 상태이고, 스위치(SW75[h] 및 SW76[h])는 오프 상태이다(도 5의 (A) 참조). 스위치 매트릭스(128)에서, 스위치(SW83 및 SE84)는 온 상태이고, 스위치(SW85 및 SW86)는 오프 상태이다.
t11에서, 레지스터(163[h])는 "H"의 신호 TSEL[h]를 출력한다. A/D 회로(133[h])가 액티브가 된다. 스위치 매트릭스(128), 스위치 회로(139[h]), 및 스위치 매트릭스(137[h])에 의하여, 핀(PI[2h-1])은 배선(TM81) 및 단자(INM[h])에 전기적으로 접속되고, 핀(PI[2h])은 배선(TM82) 및 단자(INP[h])에 전기적으로 접속된다.
(프리차지)
t11부터 t12까지의 기간에서, 핀(PI[2h-1]), 핀(PI[2h]), 배선(TM81), 및 배선(TM82)은 프리차지된다. 신호 CMPRE가 "H"가 되면, 스위치(SW71[h], SW72[h], SW81, 및 SW82)는 온이 된다. 핀(PI[2h-1]), 핀(PI[2h]), 배선(TM81), 및 배선(TM82)은 핀(PMV1)에 전기적으로 접속되므로, 핀(PI[2h-1]), 핀(PI[2h]), 배선(TM81), 배선(TM82), 단자(INM[h]), 단자(INP[h]), 및 노드(Nt)는 전압 CMVRI로 프리차지된다. 전류 생성 회로(125)의 용량 소자(Ct)의 전하량 Qt는 0쿨롬이다.
t11에서 신호 CMSH가 "H"가 되므로, 스위치(SWsh[h])는 온이 된다. 증폭 회로(131[h])의 출력 단자(OT131[h])와 노드(N132[h])는 서로 전기적으로 접속된다.
(오프셋 취소)
t13부터 t14까지의 기간에서, I/V 회로(130[h])의 오프셋 전압을 보정하는 오프셋 취소가 수행된다. 신호 CMSET가 "H"이므로, 스위치(SWiv[h])는 온이 되어, 단자(INM[h])와 출력 단자(OT131[h])는 서로 전기적으로 접속된다.
t13부터 t14까지의 기간에서, 전류 생성 회로(125)의 용량 소자(Ct)가 충전된다. 신호 CMSET가 "H"가 된 시각부터 일정한 기간 지연되고, 스위치(SWt)가 온이 된다. 다음으로, 일정한 기간 지연되고 스위치(SWtb)가 오프가 된다. 용량 소자(Ct)가 충전되고, 전하량 Qt는 (CMVRC-CMVRI)Ct이다. 여기서, CMVRC>CMVRI를 만족시킨다.
(전류 전압 변환 및 샘플링)
t14부터 t15까지의 기간에서, 전류 생성 회로(125)는 전류 IRFINT를 생성하고 출력한다. I/V 회로(130)는 단자(INM)를 흐르는 전류를 전압으로 변환하고, S/H 회로(132)는 샘플링 동작을 수행한다.
t14에서 신호 CMSET가 "L"이 되므로, 스위치(SWiv[h])는 오프가 된다. I/V 회로(130[h])는 단자(INP[h])의 전압을 참조 전압으로서 사용하여 적분 동작을 시작한다.
신호 CMSET가 "L"가 된 시각부터 일정한 기간 지연되고, 스위치(SWt)가 오프가 된다. 다음으로, 일정한 기간 지연되고 스위치(SWtb)가 온이 된다. 용량 소자(Ct)에 축적된 전하에 의하여 전류 IRFINT가 생성되어 출력된다. 전류 IRFINT는 배선(TM81)을 통하여 단자(INM[h])에 입력된다. I/V 회로(130[h])는 전류 IRFINT를 적분하고 전류 IRFINT를 전압으로 변환한다. 노드(N132[h])의 전압 VT132는 CMVRI-Qt/Civ이다.
<AD 시퀀스>
t15에서 신호 CMSH가 "L"이 되어 IV 시퀀스가 종료되고, AD 시퀀스가 시작된다. S/H 회로(132[h])에서 스위치(SWsh[h])는 오프가 되므로, 출력 단자(OT131[h])의 전압 VT132가 유지된다. t16에서, A/D 회로(133[h])는 전압 VT132를 디지털 데이터로 변환하고 버퍼 회로(134[h])에 디지털 데이터를 출력한다. t17에서 신호 TSEL[h]가 "L"이 되므로, AD 시퀀스가 종료된다.
IC(100)에서, 테스트에 사용되는 참조 전류는 내부적으로 생성되므로, 신뢰성이 높은 출하 전 검사를 복수의 전류 검출 회로에 수행할 수 있다. 또 다른 출하 전 검사로서, IC의 외부에 제공되는 전류 생성 장치에 의하여 참조 전류를 생성하고 복수의 전류 검출 회로에 순차적으로 참조 전류를 입력하는 방법을 들 수 있다. 이하의 이유로, 이 방법에 의하여 복수의 전류 검출 회로를 정확하게 평가하는 것은 어렵다.
참조 전류의 값이 작아질수록, 전류 전압 변환 회로는 잡음에 의하여 영향을 받기 쉽다. 예를 들어, 참조 전류가 수십 나노암페어 이하이면, 전류 전압 변환 회로를 평가하는 것이 매우 어려워진다. 전류 생성 장치는 이상적인 전류원으로서 사용되지만, 외부로부터 I/V 회로(130) 등의 입력 임피던스가 변화되는 회로에 참조 전류를 안정적으로 입력하는 것은 어렵다.
따라서, 참조 전류의 값이 작은 경우, 신뢰성이 높은 검사를 위하여 IC에서 참조 전류가 생성되는 것이 바람직하다. 이 경우, 전류 생성 회로는 회로 면적이 작은 것, 미소 전류(예를 들어, 수십 나노암페어 이하의 전류)를 생성하는 것, 높은 정확도의 조정(예를 들어, 수 나노암페어의 조정)을 수행하는 것이 요구된다. 본 실시형태의 전류 생성 회로(125)는 이들 요구를 만족시킨다.
미소 전류를 생성하기 위하여 많은 레지스터가 사용되는 경우가 있지만, 전류 IRFINT는 전류 생성 회로(125)의 2개의 스위치 및 하나의 용량 소자를 사용하여 생성된다. 전류 IRFINT의 값은 전압 CMVRI 및 전압 CMVRC에 의하여 제어될 수 있으므로, 높은 정확도로 조정할 수 있다.
전류 생성 회로(125)가 IC(100)에 포함되면, 복수의 CM 회로(140)를 높은 정확도로 테스트할 수 있다. 전류 생성 회로(125)의 면적이 작으면, 테스트 회로를 포함함으로써 생기는 IC(100)의 면적 오버헤드를 억제할 수 있다.
(실시형태 2)
본 실시형태에서, 실시형태 1의 테스트 회로를 사용한 소스 드라이버 IC에 대하여 설명한다.
도 7은 소스 드라이버 IC의 구조예를 도시한 기능 블록도이다. 도 7에 도시된 소스 드라이버 IC(200)(이하, "SD-IC(200)"라고 함)는 소스 드라이버부(201)(이하, "SDR부(201)"라고 함), 전류 검출부(이하, "CSN부(202)"라고 함), 및 복수의 핀(PS, PM, P11, 및 P12)을 포함한다.
SD-IC(200)는 화소 어레이를 포함하는 표시 패널에 실장된다. SDR부(201)는 화상 신호를 처리하고 화소 어레이에 공급되는 계조 신호를 생성한다. 핀(PS)은 계조 신호를 출력하기 위한 핀이다. 핀(P11 및 P12)은 SDR부(201)용 입력 핀이다. 핀(P11)은 차동 신호의 입력 핀이고 핀(P12)은 싱글 엔디드 신호의 입력 핀이다. 핀(P11)의 입력 신호는 화상 신호 및 클록 신호 등을 포함한다. 핀(P12)의 입력 신호는 명령 신호 등을 포함한다.
CSN부(202)는 화소 어레이를 흐르는 전류를 검출하기 위한 회로이다. CSN부(202)의 입력 채널의 개수는 2N(N은 1 이상의 정수)이고, 2N개의 핀(PM[1] 내지 PM[2N])이 접속된다. CSN부(202)는 N개의 홀수(또는 짝수)) 채널의 핀(PM)을 흐르는 전류(아날로그 신호)를 병렬로 처리하고, 직렬 디지털 신호(신호 CMDO)를 생성하고, 상기 신호를 출력한다. 신호 CMDO를 사용하여 계조 신호를 보정함으로써, 표시 패널의 휘도 불균일을 저감할 수 있다.
<SDR부(201)>
도 8은 SDR부(201)의 구조예를 도시한 기능 블록도이다. SDR부(201)는 리시버(210), 로직부(211), 시프트 레지스터(212), 래치부(214 및 215), 레벨 시프트부(216), 디지털 아날로그 변환부(D/A부)(217), 및 증폭부(218)를 포함한다. 도 8의 예에서, 핀(PS)의 개수는 M S (M S 는 1 이상의 정수)이다.
병렬 처리를 수행하기 위하여, 부분(214 내지 218)은 각각 M S 개의 단위 회로로 형성된다. 래치부(214)는 M S 개의 래치 회로(LAT)(224)를 포함한다. 래치부(215)는 M S 개의 래치 회로(225)를 포함한다. 레벨 시프트부(216)는 M S 개의 레벨 시프트 회로(LS)(226)를 포함한다. D/A부(217)는 M S 개의 디지털 아날로그 변환 회로(D/A 회로)(227)를 포함한다. 증폭부(218)는 M S 개의 증폭 회로(AMP)(228)를 포함한다.
리시버(210)는 핀(P11)에 입력되는 차동 신호를 싱글 엔디드 신호로 변환한다. 예를 들어, 저전압 차동 시그널링(LVDS: low voltage differential signaling) 리시버를 리시버(210)로서 사용할 수 있다.
화상 신호 DA 및 화상 신호 DB 그리고 클록 신호 CKLA 및 클록 신호 CLKB는 리시버(210)에 입력된다. N S비트의 화상 신호 DA(N S는 1 이상의 정수)와 N S비트의 화상 신호 DB로 형성된 신호쌍은 차동 화상 신호이다. 신호 CLKA와 신호 CLKB로 형성된 신호쌍은 차동 클록 신호이다. 리시버(210)에서, 화상 신호 DA 및 화상 신호 DB는 N S비트의 싱글 엔디드 화상 신호 DC로 변환되고, 클록 신호 CLKA 및 클록 신호 CLKB는 싱글 엔디드 신호 SDCLK로 변환된다. 화상 신호 DC 및 신호 SDCLK는 각각 로직부(211)에 입력된다.
예를 들어, 리셋 신호 SDRST 및 대기 신호 SDSTBY 등은 핀(P12)에 입력된다. 로직부(211)는 신호 SDCLK 및 핀(P12)으로부터 입력되는 명령 신호 등에 따라 SDR부(201)의 내부 회로를 제어한다. 명령 신호가 차동 신호인 경우, 명령 신호는 리시버(210)를 통하여 로직부(211)에 입력된다.
로직부(211)는 신호 SRSP, 신호 SRCLK, 및 신호 SLT 등의 제어 신호를 생성한다. 신호 SRSP 및 신호 SRCLK는 각각 스타트 펄스 신호 및 클록 신호이고, 시프트 레지스터(212)에 입력된다. 신호 SLT는 래치 신호이고 래치부(215)에 입력된다.
로직부(211)는 직렬 화상 신호 DC를 병렬 화상 신호 DD로 변환한다(직렬-병렬 변환 기능). 여기서, 로직부(211)는 화상 신호 DC를 X S개(X S는 1 이상의 정수)로 분할하여 X S개의 화상 신호 DD(N S비트)를 생성한다. 화상 신호 DD는 래치부(214)에 출력된다. 화상 신호 DD의 값은 계조값을 나타낸다.
시프트 레지스터(212)는 복수 단의 레지스터를 포함한다. 신호 SRSP는 제 1 단의 레지스터에 입력된다. 각 단의 레지스터는 신호 SRCLK에 따라 샘플링 신호를 출력한다. 래치부(214)는 샘플링 신호에 의하여 지정된 열의 래치 회로(224)에 화상 신호 DD를 저장한다. 래치부(215)는 신호 SLT에 따라, 각 래치 회로(225)의 데이터를 래치 회로(224)의 상당하는 데이터로 재기록한다.
레벨 시프터(226)는 래치 회로(225)로부터 출력되는 화상 신호를 차동 신호로 변환하고 신호의 레벨을 시프트한다. D/A 회로(227)는 레벨 시프터(226)로부터 출력되는 차동 신호를 아날로그 신호로 변환한다. 증폭 회로(228)는 D/A 회로(227)의 출력 신호(아날로그 신호)를 증폭하고 핀(PS)에 상기 신호를 출력한다. 핀(PS)의 출력 신호는 계조 신호이다.
<CSN부(202)>
도 9는 CSN부(202)의 구조예를 도시한 기능 블록도이다.
핀(PM[1] 내지 PM[2N]) 및 핀(PVP, PDI, PVR1 내지 PVR4, PDO1, PDO2, 및 PAIO)은 CSN부(202)에 전기적으로 접속된다.
핀(PVP)은 전원 전압 VDDD, 전원 전압 VDDA, 전원 전압 VSSD, 및 전원 전압 VSSA의 입력 핀이다. 핀(PVR1 내지 PVR4)은 기준 전압의 입력 핀이다. 전압 CMVRD1, 전압 CMVRD2, 및 전압 CMVRC는 핀(PVR1 내지 PVR4)에 입력된다.
핀(PM[1] 내지 PM[2N])은 전류 입력 핀이다. 핀(PDI)은 디지털 입력 핀이고, 신호 CMSTBY 및 신호 CMRST 등의 다양한 디지털 신호가 핀에 입력된다. 신호 CMSTBY는 대기 신호이고, CSN부(202)를 대기 모드로 할지 액티브 모드로 할지를 제어한다. 신호 CMRST는 CSN부(202)의 논리 회로의 리셋을 위한 리셋 신호이다.
핀(PDO1 및 PDO2)은 디지털 출력 핀이고, 핀(PAIO)은 아날로그 입출력 핀이다. 핀(PDO2 및 PAIO)의 기능은 CSN부(202)의 동작에 따라 바꿀 수 있다.
CSN부(202)는 아날로그 스위치(ASW)부(230), I/V부(231), S/H부(232), 아날로그 디지털 변환부(A/D부)(233), 출력 드라이버(235), ASW 회로(260), 레벨 시프트부(270), 설정 레지스터(REG)(271), 디코더(DEC)(272), 실렉터(SEL)(274 및 275), 카운터(277), 및 D/A 회로(278)를 포함한다.
I/V부(231)는 N개의 I/V 회로(241)를 포함한다. S/H부(232)는 N개의 S/H 회로(242)를 포함한다. A/D부는 N개의 A/D 회로(243)를 포함한다. 출력 드라이버(235)는 버퍼(BUFF)부(236) 및 시프트 레지스터(SR)(237)를 포함한다. I/V 회로(241), S/H 회로(242), 및 A/D 회로(243)는 전류 검출 회로의 단위 회로를 형성한다. 편의상, I/V 회로(241[h]), S/H 회로(242[h]), 및 A/D 회로(243[h])로 형성되는 단위 회로를 CM 회로(245[h])라고 한다.
CM 회로(245)의 동작을 검증하기 위하여, 다양한 회로가 CSN부(202)에 제공된다. 스위치 매트릭스(250), ASW부(251 및 252), 버퍼부(253), LOG/LS부(254), 전류 생성부(258), ASW 회로(259), 및 멀티플렉서(MUX)(269)는 CSN부(202)에 제공된다.
ASW부(251)는 N개의 ASW 회로(261)를 포함하고, 버퍼부(253)는 N개의 3상태(tri-state)(TRI) 버퍼 회로(53)를 포함하고, LOG/LS부(254)는 시프트 레지스터(255)를 포함한다.
N개의 홀수(또는 짝수) 채널의 핀(PM)을 흐르는 전류는 ASW부(230)에 의하여 I/V부(231)에 입력된다. 입력된 N개의 전류는 N개의 CM 회로(245)에 의하여 병렬로 처리되고 N개의 디지털 신호로 변환된다. 출력 드라이버(235)는 N개의 디지털 신호를 직렬 디지털 신호로 변환하고 신호 CMDO를 생성한다. 신호 CMDO는 핀(PDO1)으로부터 출력된다.
설정 레지스터(271)는 CSN부(202)의 동작을 설정하기 위한 데이터를 저장한다. 신호 RGCLK는 설정 레지스터(271)용 클록 신호이다. 신호 RGSRD는 직렬 디지털 신호이다. 신호 RGCLK가 액티브인 동안, 설정 레지스터(271)는 신호 RGSRD를 포획(capture)하고 데이터를 갱신한다. 설정 레지스터(271)에 유지된 데이터는 신호 RTCM, 신호 RCON, 신호 RIRF, 신호 RCPOL, 신호 RANA[3:0], 신호 RDIG[1:0], 및 신호 RITG[2:0]의 논리를 결정한다. 디지털 입력용 핀(PDI)의 개수를 증가시킬 수 있는 경우, 설정 레지스터(271)에 의하여 생성되는 신호의 모두 또는 일부는 외부 입력 신호이어도 좋다.
디코더(272)는 신호 RITG[2:0]을 디코드하고 신호 DRITG[4:0]을 생성한다.
레벨 시프트부(270)는 디지털 신호를 차동 신호로 변환하고 상기 신호의 레벨을 시프트한다. 신호 CMPRE, 신호 CMREV, 신호 CMSET, 신호 CMSH, 신호 DRITG[4:0], 신호 RCON, 신호 RIRF, 및 신호 RANA[3:0]은 레벨 시프트부(270)에 입력된다. 또한, 아날로그 회로에 레벨 시프트 회로를 제공하여 아날로그 회로 내에서 디지털 신호의 레벨 시프트를 수행하여도 좋다.
신호 CMCLK는 클록 신호이다. 카운터(277)는 신호 CMCLK의 상승(또는 하강)의 횟수를 카운트하고, 카운트값을 나타내는 신호 CNT를 생성한다. 신호 CNT의 최하위 비트는 신호 CMCLKB이다. 신호 CNT는 D/A 회로(278) 및 A/D부(233)에 입력되고, 신호 CNT는 A/D부(233)에 입력된다. D/A 회로(278)는 신호 CNT를 아날로그 신호로 변환하고 신호 DACO를 생성한다. 신호 DACO는 램프파 신호이다. ASW 회로(260)에는, 신호 RCONH 및 신호 RCONBH가 레벨 시프트부(270)로부터 입력되고, 신호 DACO가 D/A 회로(278)로부터 입력되고, 전압 CMVRC가 핀(PVR3)으로부터 입력된다. ASW 회로(260)로부터, 신호 RCON이 "1"일 때 신호 DACO가 A/D부(233)에 출력되고, 신호 RCON이 "0"일 때 전압 CMVRC가 A/D부(233)에 출력된다.
예를 들어 A/D부(233)의 분해능은 12비트이다. 카운터(277)의 출력 신호 CNT의 비트 수는 12이고, D/A 회로(278)는 12비트의 D/A 회로이다.
신호 TDSP 및 신호 TDCLK는 핀(PDI)을 통하여 CSN부(202)에 입력된다. 신호 TDSP 및 신호 TDCLK는 각각 스타트 펄스 신호 및 클록 신호이다. 실렉터(274)에 의하여, 신호 TDSP 및 신호 TDCLK는 신호 RTCM이 "0"일 때 시프트 레지스터(237)에 출력되고, 신호 RTCM이 "1"일 때 시프트 레지스터(237)로의 신호 TDSP 및 신호 TDCLK의 출력이 정지된다. 실렉터(275)에 의하여, 신호 TDSP 및 신호 TDCLK는 신호 RTCM이 "1"일 때 시프트 레지스터(255)에 출력되고, 신호 RTCM이 "0"일 때 시프트 레지스터(255)로의 신호 TDSP 및 신호 TDCLK의 출력이 정지된다.
레벨 시프트부(270)는 신호 RIRF, 신호 CMSET, 및 신호 RCON으로부터 생성된 차동 신호를 전류 생성부(258)에 출력한다. 전류 생성부(258)는 전류 TIREF를 출력한다. 전류 TIREF는 스위치 매트릭스(250) 및 ASW부(251 및 230)를 통하여 I/V부(231)에 입력된다. 전류 TIREF는 I/V부(231)의 테스트용 참조 전류이다.
ASW부(252)는 I/V부(231)로부터 신호 TAMPO를 판독하는 출력 회로 및 A/D부(233)를 테스트하기 위한 신호 TCMPIN을 송신하는 입력 회로의 기능을 가진다. 버퍼부(253)는 A/D부(233)의 내부 신호를 유지하고, 유지된 신호를 신호 TCMPO로서 MUX(269)에 출력한다. LOG/LS부(254)는 A/D부(233), ASW부(251 및 252), 및 버퍼부(253)를 제어한다. 신호 RANA[2:0]은 핀(PAIO)의 기능을 설정하기 위한 신호이다. 레벨 시프트부(270)는 신호 RANA[2:0]으로부터 생성된 차동 신호를 ASW부(252)에 출력한다. 신호 RDIG[1:0]은 핀(PDO2)의 기능을 설정하기 위한 신호이고, MUX(269)에 입력된다. ASW 회로(259)는 핀(PAIO)의 기능을 설정하고, MUX(269)는 핀(PDO2)의 기능을 설정한다.
<<전류 생성부(258)>>
도 10은 전류 생성부(258)의 회로 구조예를 도시한 것이다. 전류 생성부(258)는 단자(B20 및 B21), 전류 생성 회로(258G), 및 ASW 회로(258A 및 258B)를 포함한다. 단자(B20)는 전류 TIREF의 출력 단자이다. 단자(B21)는 전류 IRFEXT의 입력 단자이다. 전류 IRFEXT는 외부 참조 전류이고, 핀(AOI) 및 ASW 회로(259)를 통하여 단자(B21)에 입력된다.
전류 생성 회로(258G)는 도 3의 전류 생성 회로(125)와 비슷한 회로 구조를 가지고, 지연 회로(258a), 스위치(SWt 및 SWtb), 용량 소자(Ct), 노드(Nt), 및 노드(Nta 및 Ntb)를 포함한다. 전류 생성 회로(258G)는 용량 소자(Ct)의 전하량 Qt에 대응하는 전류 IRFINT를 생성한다. 지연 회로(258a)의 기능은 도 3의 지연 회로(125a)와 비슷하고, 지연 회로(258a)는 신호 CMSETH 및 신호 CMSETBH를 각각 지연시켜 신호 CMSETH_D1 및 신호 CMSETBH_D1을 생성하고, 신호 CMSETH_D1 및 신호 CMSETBH를 각각 지연시켜 신호 CMSETH_D2 및 신호 CMSETBH_D2를 생성한다. 신호 CMSETH_D1 및 신호 CMSETBH_D1은 스위치(SWt)에 입력되고, 신호 CMSETH_D2 및 신호 CMSETBH_D2는 스위치(SWtb)에 입력된다. 전압 CMVRC 또는 전압 CMVRD2는 ASW 회로(258A)를 통하여 노드(Nta)에 입력된다. 노드(Ntb)는 전류 IRFINT의 출력 노드이다.
ASW 회로(258A)는 선택 회로의 기능을 가진다. 신호 RCONH 및 신호 RCONBH는 ASW 회로(258A)에 입력된다. 신호 RCON이 "0"일 때, ASW 회로(258A)에 의하여 노드(Nta)와 핀(PVR2) 사이의 전기적 연속성이 이루어지고, 전압 CMVRC가 노드(Nta)에 입력된다. 신호 RCON이 "1"일 때, ASW 회로(258A)에 의하여 노드(Nta)와 핀(PVR3) 사이의 전기적 연속성이 이루어지고, 전압 CMVRC가 노드(Nta)에 입력된다. 따라서, 용량 소자(Ct)의 전압 Vt는 신호 RCON에 따라 |CMVRD2-CMVRI| 또는 |CMVRDC-CMVRI|로 설정된다.
ASW 회로(258B)는 선택 회로의 기능을 가진다. 신호 RIRFBH 및 신호 RIRFH는 레벨 시프트부(270)로부터 ASW 회로(258B)에 입력된다. 신호 RIRF가 "0"일 때, ASW 회로(258B)에 의하여 단자(B20)와 단자(B21) 사이의 전기적 연속성이 이루어지고, 전류 IRFEXT가 단자(B20)를 흐른다. 신호 RIRF가 "1"일 때, ASW 회로(258B)에 의하여 단자(B20)와 노드(Ntb) 사이의 전기적 연속성이 이루어지고, 전류 IRFINT가 단자(B20)를 흐른다. 따라서, 테스트 참조 전류 TIREF는 신호 RIRF에 의하여 외부 참조 전류(IRFEXT) 또는 내부 참조 전류(IRFINT)로 설정된다.
<<ASW부(230, 251, 및 252), I/V부(231), 및 S/H부(232)>>
ASW부(230), I/V부(231), 및 S/H부(232) 등의 회로 구조예에 대하여 도 11을 참조하여 설명한다. 도 11은 CM 회로(245[h])에 대응하는 부분의 단위 회로를 도시한 것이다.
레벨 시프트부(270)는 신호 CMPRE, 신호 CMREV, 및 신호 DRITG[4:0]으로부터 생성된 차동 신호를 ASW부(230) 및 스위치 매트릭스(250)에 출력하고, 신호 CMSET로부터 생성된 차동 신호를 I/V부(231)에 출력하고, 신호 CMSH로부터 생성된 차동 신호를 S/H부(232)에 출력한다.
I/V 회로(241[h])는 핀(PM[2h-1] 및 PM[2h])을 흐르는 전류를 검출한다. I/V 회로(241[h])는 전류 입력 적분 회로로 형성되고 증폭 회로(41), 용량 소자(C41), 및 스위치(S41)를 포함한다. 스위치(S41)의 온/오프는 신호 CMSETH 및 신호 CMSETBH에 의하여 제어된다.
증폭 회로(41)는 하나의 반전 입력 단자(-), 2개의 반전 입력 단자(+), 및 출력 단자를 포함한다. 여기서, 반전 입력 단자(-)는 단자(INM)라고 하고, 2개의 반전 입력 단자(+)를 단자(INP1 및 INP2)라고 하고, 출력 단자를 단자(OTA)라고 한다.
S/H 회로(242)는 노드(Nsh), 용량 소자(C42), 및 스위치(S42)를 포함한다. 스위치(S42)의 온/오프는 신호 CMSHH 및 신호 CMSHBH에 의하여 제어된다.
ASW부(252)는 N개의 스위치(S34) 및 N개의 스위치(S35)를 포함한다. 스위치(S34 및 S35)의 온/오프는 LOG/LS부(254)의 출력 신호에 의하여 제어된다. 스위치(S34[h])는 I/V 회로(241[h])와 S/H 회로(242[h]) 사이의 전기적 연속성을 제어한다. 스위치(S35[h])는 S/H 회로(242[h])와 ASW 회로(259) 사이의 전기적 연속성을 제어한다.
버퍼부(253)의 TRI 버퍼 회로(53[h])는 A/D 회로(243[h])의 내부 신호를 유지한다. 핀(PAIO)과 TRI 버퍼 회로(53[h])의 출력 단자 사이의 전기적 연속성은 ASW 회로(259)에 의하여 제어된다.
ASW부(251)는 배선(TM0 내지 TM3)을 포함한다. ASW부(251)는 DeMUX로서 기능하고, 2N개의 핀(PM) 중 4개의 핀은 배선(TM0 내지 TM3)과 전기적 연속성을 가진다.
ASW 회로(261[h])는 스위치(S30[h] 내지 S33[h])를 포함한다. 스위치(S30[h] 내지 S33[h])의 온/오프는 LOG/LS부(254)의 출력 신호에 의하여 제어된다. 스위치(S30[h])는 배선(TM0)과 핀(PM[2h+1]) 사이의 전기적 연속성을 제어한다. 스위치(S31[h])는 배선(TM1)과 핀(PM[2h]) 사이의 전기적 연속성을 제어한다. 스위치(S32[h])는 배선(TM2)과 핀(PM[2h-1]) 사이의 전기적 연속성을 제어한다. 스위치(S33[h1])는 배선(TM3)과 핀(PM[2h-2]) 사이의 전기적 연속성을 제어한다.
ASW부(230)는 (2N+2)개의 스위치(S11), (2N+2)개의 스위치(S12), (2N+2)개의 스위치(S13), N개의 스위치(S14), N개의 스위치(S15), N개의 스위치(S16), N개의 스위치(S18), 및 2N개의 스위치(S17)를 포함한다. 스위치(S11[2h-2] 내지 S11[2h+1], S12[2h-2] 내지 S12[2h+1], S13[2h-2] 내지 S13[2h+1], S14[h], S15[h], S16[h], S17[2h-1], S17[2h], 및 S18[h])는 스위치 매트릭스(240[h])를 형성한다. 스위치 매트릭스(240[h])는 핀(PM[2h-1] 내지 PM[2h+1] 및 PVR4)으로부터, I/V 회로(241[h])와 전기적 연속성을 가진 핀을 선택한다.
또한 핀(PM[0])(h=1) 및 핀(PM[2N+1])(h=N)은 SD-IC(200)에 제공되지 않지만, 스위치(S11[0], S11[2N+1], S12[0], 및 S12[2N+1]) 등은 ASW부(230)에 제공된다.
스위치 매트릭스(250)는 스위치 매트릭스(240)와 비슷한 회로 구조를 가진다. 스위치 매트릭스(250)는 단자(B0 내지 B3 및 B10 내지 B12) 및 스위치(S21[0] 내지 S21[3], S22[0] 내지 S22[3], S23[0] 내지 S23[3], S24, S25, S26, S27[1], S27[2], 및 S28)를 포함한다. ASW 회로(259)는 단자(B1)가 핀(PAIO)과 전기적 연속성을 가지게 한다.
ASW부(230) 및 스위치 매트릭스(250)는 공통 신호에 의하여 제어된다. 스위치(S11 및 S21)의 온/오프는 신호 CMPREH 및 신호 CMPREBH에 의하여 제어된다. 신호 CMPRE는 핀(PM) 및 배선(TM0 내지 TM3)의 프리차지를 제어하는 프리차지 신호이다. 스위치(S12, S13, S21, 및 S23)의 온/오프는 신호 CMREVH 및 신호 CMREVBH에 의하여 제어된다. 신호 CMREV는 감시 대상이 되는 채널을 설정하기 위한 신호이다.
스위치(S14 및 S24)의 온/오프는 신호 DRITGH[0] 및 신호 DRITGBH[0]에 의하여 제어된다. 스위치(S15 및 S25)의 온/오프는 신호 DRITGH[1] 및 신호 DRITGBH[1]에 의하여 제어된다. 스위치(S16 및 S26)의 온/오프는 신호 DRITGH[2] 및 신호 DRIGBH[2]에 의하여 제어된다. 스위치(S17 및 S27)의 온/오프는 신호 DRITGH[3] 및 신호 DRITGBH[3]에 의하여 제어된다. 스위치(S18 및 S28)의 온/오프는 신호 DRITGH[4] 및 신호 DRITGBH[4]에 의하여 제어된다.
단자(B0 내지 B3)는 각각 배선(TM3 내지 TM0)에 전기적으로 접속된다. 단자(B10)는 전류 생성부(258)의 단자(B20)에 전기적으로 접속된다. 잡음에 대하여 조치를 취하기 위하여, 용량 소자(Cn10 내지 Cn12)는 각각 단자(B10 내지 B12)에 전기적으로 접속된다.
<<스위치 매트릭스(240) 및 I/V 회로(241)>>
I/V 회로(241)의 증폭 회로(41)는 단자(INP1 및 INP2)의 전압의 평균 전압과 단자(INM)의 전압과의 차분을 증폭하는 기능을 가진다. 예를 들어, 증폭 회로(41)는 단자(INP1, INP2, 및 INM)의 전압이 V inp1, V inp2, 및 V inm일 때, 차분 전압((V inp1+V inp2)/2-V inm)을 증폭하는 기능을 가진다. 예를 들어, 증폭 회로(41)의 증폭률(미분 이득)이 A D이고 그 공통 모드 이득(common mode gain)이 0dB이면, 증폭 회로(41)의 단자(OTA)의 전압 V ampo와 입력 전압 V inp1, 입력 전압 V inp2, 및 입력 전압 V inm의 관계는 식 V ampo=A D((V inp1+V inp2)/2-V inm)(a1)로 나타내어진다.
I/V 회로(241[h])와 핀(PVR4 및 PM[2h-1] 내지 PM[2h+1]) 사이의 전기적 연속성은 스위치 매트릭스(240[h])의 회로 구조에 의하여 설정된다. 스위치 매트릭스(240[h])는 프로그래머블 스위치 회로이기 때문에, I/V 회로(241[h])는 복수의 전류 검출 모드를 가질 수 있다. 전류 검출 모드는 3입력 차동 검출 모드, 차동 검출 모드, 싱글 엔디드 검출 모드, 및 고(高)임피던스 모드를 포함한다. 도 12 및 도 13의 (A) 내지 (C)를 참조하여, 전류 검출 모드 및 이들과 대응하는 스위치 매트릭스(240[h])의 회로 구조에 대하여 설명한다.
도 12는 스위치 매트릭스(240[h])의 제어 신호, 이들과 대응하는 I/V 회로(241[h])의 기능, 및 디코더(272)의 진리표를 나타낸다. 열 "INM"은 단자(INM[h])에 접속된 핀(PM)을 나타낸 것이다. 예를 들어, "2h"는 단자(INM[h])와 핀(PM[2h]) 사이의 전기적 연속성이 이루어진 것을 나타낸다. 열 "INP1" 및 열 "INP2"에 대해서도 마찬가지이다. 도 13의 (A) 내지 (C)는 전류 검출 모드, 및 이들과 대응하는 스위치 매트릭스(240[h])의 회로 구조를 도시한 것이다.
감시 대상이 되는 채널은 신호 CMREV에 의하여 설정된다. 신호 CMREV가 "H"일 때 홀수 채널이 감시 대상이 되고, 신호 CMREV가 "L"일 때 짝수 채널이 감시 대상이 된다. I/V 회로(241)의 신호 입력 모드는 신호 RITG[0] 내지 신호 RITG[2]에 의하여 설정된다. 바꿔 말하면, I/V 회로(241)의 전류 검출 모드는 신호 RITG[2:0]에 의하여 결정된다.
(고임피던스(HIz) 모드)
신호 RITG[2:0]이 3'b111일 때, 단자(INM[h])는 스위치 매트릭스(240[h])에 의하여 고임피던스 상태가 된다.
(싱글 엔디드 검출(SE) 모드)
도 13의 (A)는 신호 CMREV가 1'b0이고 신호 RITG[2:0]이 3'b100인 경우의 스위치 매트릭스(240[h])의 회로 구조를 도시한 것이다. 단자(INM[h])는 핀(PM[2h-1])과 전기적 연속성을 가지고, 단자(INP1[h] 및 INP2[h])는 핀(PVR4)과 전기적 연속성을 가진다. 따라서, 도 13의 (A)의 I/V 회로(241[h])의 회로 구조는 적분 회로(241SE)의 회로 구조와 등가이다. 적분 회로(241SE)는 싱글 엔디드 입력 적분 회로이고 정전압(CMVRI)을 참조 전압으로 사용하여 핀(PM[2h-1])을 흐르는 전류를 적분한다.
(차동 검출(DEFF) 모드)
도 13의 (B)는 신호 CMREV가 1'b0이고 신호 RITG[2:0]이 3'b010인 경우의 스위치 매트릭스(240[h])의 회로 구조를 도시한 것이다. 단자(INM[h])는 핀(PM[2h-1])과 전기적 연속성을 가지고, 단자(INP1[h] 및 INP2[h])는 핀(PM[2h])과 전기적 연속성을 가진다. 따라서, 도 13의 (B)의 I/V 회로(241[h])의 회로 구조는 차동 적분 회로(241D)의 회로 구조와 등가이다. 차동 적분 회로(241D)는 핀(PM[2h])의 전압을 참조 전압으로 사용하여 핀(PM[2h-1])을 흐르는 전류를 적분한다.
(3입력 차동 검출(3-DEFF) 모드)
상이한 신호가 3개의 핀(INM, INP1, 및 INP2)에 입력될 수 있는 회로 구조를 가지는 I/V 회로(241)용 전류 검출 모드는 "3입력 차동 검출 모드"이다.
도 13의 (C)는 신호 CMREV가 1'b0이고 신호 RITG[2:0]이 3'b000인 경우의 스위치 매트릭스(240[h])의 회로 구조를 도시한 것이다. 단자(INM[h])는 핀(PM[2h-1])과 전기적 연속성을 가진다. 단자(INP1[h] 및 INP2[h])는 각각 핀(PM[2h-2] 및 PM[2h+1])과 전기적 연속성을 가진다. I/V 회로(241)는 핀(PM[2h-1] 및 PM[2h])의 전압의 평균 전압을 참조 전압으로 사용하여 핀(PM[2h-1])을 흐르는 전류를 적분한다.
3입력 차동 검출 모드에서, 2개의 핀(PM)의 전압이 I/V 회로(241)의 참조 전압으로서 사용되기 때문에, 참조 전압의 잡음 성분은 평균화될 수 있다. 따라서, 3입력 차동 검출 모드에서는, 차동 검출 모드보다 더 효율적으로 증폭 회로(41)의 출력에서 공통 모드 잡음을 제거할 수 있다.
스위치 매트릭스(250)는 신호 CMREV 및 신호 RITG[2:0]에 의하여 스위치 매트릭스(240[h])와 같은 회로 구조를 가지도록 설정된다. 스위치 매트릭스(250)의 회로 구조에 따라, 단자(B10, B11, 및 B12)와 배선(TM0 내지 TM3) 사이의 전기적 연속성이 설정된다.
예를 들어, 신호 CMREV가 1'b0이고 신호 RITG[2:0]이 3'b000일 때(도 13의 (C) 참조), 스위치 매트릭스(250)는 단자(B10, B11, 및 B12)가 각각 배선(TM1, TM0, 및 TM2)과 전기적 연속성을 가지게 한다.
도 14를 참조하여, A/D부(233), 출력 드라이버(235), 버퍼부(253), 및 LOG/LS부(254)의 구조예에 대하여 설명한다. 도 14는 상기 부분들의 단위 회로를 도시한 것이다.
<<A/D부(233)>>
A/D 회로(243[h])는 콤퍼레이터(43[h]), 플립플롭(FF)(44[h] 및 45[h]), 인버터 회로(46[h]), 및 실렉터(47[h])를 포함한다.
콤퍼레이터(43[h])의 비반전 입력 단자(이하, 단자(+)라고 함)는 S/H 회로(242[h])의 노드(Nsh[h])에 전기적으로 접속된다. 신호 DACO 또는 전압 CMVRC는 ASW 회로(260)를 통하여 반전 입력 단자(이하, 단자(-)라고 함)에 입력된다. 신호 RCON이 "0"일 때, 전압 CMVRC가 단자(-)에 입력된다. 신호 RCON이 "1"일 때, 신호 DACO가 단자(-)에 입력된다. 콤퍼레이터(43[h]) 회로 구조 등에 따라, 노드(Nsh[h])가 단자(-)에 전기적으로 접속되고, ASW 회로(260)의 출력이 단자(+)에 전기적으로 접속되어도 좋다.
신호 RCPOL은 실렉터(47[h])에 입력된다. 신호 PCPOL은 플립플롭(44[h])에 입력되는 신호 CMPO_h의 극성을 설정한다. 신호 PCPOL이 "0"일 때, 실렉터(47[h])는 콤퍼레이터(43[h])의 출력 신호를 플립플롭(44[h])에 출력한다. 신호 PCPOL이 "1"일 때, 실렉터(47[h])는 인버터 회로(46[h])의 출력 신호를 플립플롭(44[h])에 출력한다. 이때의 신호 CMPO_h는 콤퍼레이터(43[h])의 출력 신호의 반전 신호이다.
플립플롭(44[h])은 예를 들어, 지연(D) 플립플롭으로 형성된다. 신호 EN_h 및 신호 CMCLKB는 플립플롭(44[h])에 입력된다. 신호 EN_h는 플립플롭(44[h])의 이네이블 신호이고 LOG/LS부(254)에서 생성된다. 신호 CMCLKB는 플립플롭(44[h])의 클록 신호이다. 플립플롭(44[h])의 데이터는 신호 CMCLKB의 상승의 타이밍에 갱신된다. 플립플롭(44[h])의 데이터는 신호 LATO_h로서 플립플롭(45[h])에 출력된다.
플립플롭(45[h])은 일시적으로 신호 CNT[11:0]을 저장하는 레지스터로서 기능한다. 플립플롭(45[h])은 예를 들어, 12비트의 D플립플롭으로 형성된다. 신호 LATO_h, 신호 CNT[11:0], 및 신호 CMSRT는 플립플롭(45[h])에 입력된다. 신호 LATO_h는 클록 신호로서 사용되고, 신호 CMSRT는 리셋 신호로서 사용된다. 플립플롭(44[h])의 출력 신호가 저레벨에서 고레벨로 전이하면, 플립플롭(45[h])은 신호 CNT[11:0]을 저장한다. 플립플롭(45[h])에 의하여 출력되는 신호 ADO[11:0]_h는 카운터(277)의 카운트값을 나타낸다.
<<출력 드라이버(235)>>
버퍼부(236)는 3N개의 TRI 버퍼 회로(48)를 포함한다. 예를 들어, 각 TRI 버퍼 회로(48)는 4비트의 데이터를 유지한다. 신호 ADO[11:0]_h를 유지하기 위하여, 3개의 TRI 버퍼 회로(48[3h-2], 48[3h-1], 및 48[3h])가 제공된다. TRI 버퍼 회로(48[3h-2], 48[3h-1], 및 48[3h])는 각각 신호(ADO[11:8]_h, ADOUT[7:4]_h, 및 ADO[3:0]_h)를 유지한다.
시프트 레지스터(237)는 3N단 플립플롭(49)으로 형성된다. 신호 TDCLK는 각 단의 플립플롭(49)에 입력되고, 신호 TDSP는 제 1 단의 플립플롭(49[1])에 입력된다. 플립플롭(49)의 출력 신호는 TRI 버퍼 회로(48)의 이네이블 신호로서 사용된다.
3N개의 TRI 버퍼 회로(48) 중 어느 하나는 시프트 레지스터(237)의 출력 신호에 의하여 선택된다. 선택되지 않은 TRI 버퍼 회로(48)의 출력 단자는 고임피던스 상태가 된다. 선택된 TRI 버퍼 회로(48)의 출력 단자는 핀(PDO1)에 전기적으로 접속된다. 선택된 TRI 버퍼 회로(48)의 출력 신호는 신호 CMDO[3:0]으로서 핀(PDO1)으로부터 출력된다.
<<버퍼부(253)>>
신호 CMPO_h는 TRI 버퍼 회로(53[h])에 출력되고 유지된다. 신호 TSEL_h는 시프트 레지스터(255)로부터 TRI 버퍼 회로(53[h])에 입력된다. 신호 TSEL_h가 "H"일 때, TRI 버퍼 회로(53[h])는 신호를 출력한다. 바꿔 말하면, 시프트 레지스터(255)에 의하여 선택된 TRI 버퍼 회로(53)의 출력 신호는 신호 TCMPO로서 MUX(269)에 출력된다.
<<LOG/LS부(254)>>
LOG/LS부(254)는 N개의 OR 회로(62), N개의 인버터 회로(63), N개의 AND 회로(64), N개의 레벨 시프트 회로(67), N개의 레벨 시프트 회로(68), 및 N개의 레벨 시프트 회로(69)를 포함한다. 신호 RTCM는 OR 회로(62)에 입력되고, 신호 RANA[1]은 AND 회로(64)에 입력되고, 신호 RANA[3]은 인버터 회로(63)에 입력된다.
시프트 레지스터(255)는 N단 플립플롭(60)으로 형성된다. 신호 TDCLK는 각 단의 플립플롭(60)에 입력되고, 신호 TDSP는 제 1 단의 플립플롭(60[1])에 입력된다. 신호 TSEL_h는 플립플롭(60[h])의 출력 신호이다. 신호 TSEL_h는 TRI 버퍼 회로(53[h]), OR 회로(62[h]), 인버터 회로(63[h] 및 64[h]), 및 레벨 시프트 회로(67[h])에 입력된다.
OR 회로(62[h])는 신호 TSEL_h와 신호 RTCM의 반전 신호의 논리합을 구하고, 신호 EN_h를 생성한다. 신호 EN_h는 플립플롭(44[h])에 출력된다.
레벨 시프트 회로(67[h])는 신호 TSEL_h를 차동 신호로 변환하고 신호의 레벨을 시프트함으로써, 신호 TSELH_h 및 신호 TSELBH_h를 생성한다. 신호 TSELH_h 및 신호 TSELBH_h는 스위치(S30[h] 내지 S33[h])의 온/오프를 제어한다.
인버터 회로(63[h])는 신호 RANA[3]의 부정을 구하고 신호 TSEL3을 생성한다. 레벨 시프트 회로(68[h])는 신호 TSEL3을 차동 신호로 변환하고 신호의 레벨을 시프트함으로써, 신호 TSEL3H_h 및 신호 TSEL3BH_h를 생성한다. 신호 TSEL3H_h 및 신호 TSEL3BH_h는 스위치(S34[h])의 온/오프를 제어한다.
AND 회로(64[h])는 신호 TSEL_h와 신호 RANA[1]의 논리곱을 구하고 신호 TSEL1을 생성한다. 레벨 시프트 회로(69[h])는 신호 TSEL1_h를 차동 신호로 변환하고 신호의 레벨을 시프트함으로써, 신호 TSEL1H_h 및 신호 TSEL1BH_h를 생성한다. 신호 TSEL1H_h 및 신호 TSEL1BH_h는 스위치(S35[h])의 온/오프를 제어한다.
<<ASW부(252)>>
상술한 바와 같이, ASW부(252)는 테스트 모드에서 신호 TAMPO를 판독하는 출력 회로 및 신호 TCMPIN를 A/D부(233)로 송신하는 입력 회로의 기능을 가진다. 예를 들어, 스위치(S34[h] 및 S35[h])가 온 상태일 때, 증폭 회로(41[h])의 출력이 신호 TAMPO로서 ASW 회로(259)로 송신된다. 스위치(S34[h])가 오프 상태이고 스위치(S35[h])가 온 상태일 때, 신호 TCMPIN은 ASW 회로(259)로부터 S/H 회로(242[h])에 입력된다.
<<핀(PAIO)>>
표 1은 핀(PAIO)의 진리표이다. 핀(PAIO)의 기능은 신호 RANA[3:0]에 의하여 설정된다. 구체적으로, ASW 회로(259)의 회로 구조가 신호 RANA[2:0]에 의하여 설정되고, ASW부(252)의 회로 구조가 신호 RANA[1] 및 신호 RANA[3]에 의하여 설정된다.
[표 1]
Figure pct00001
핀(PM[1] 내지 PM[2N])을 흐르는 전류는 핀(PAIO)의 출력을 사용하여 감시되지만, 감시 대상이 되는 핀(PM)의 개수 및 핀 번호에 한정은 없다.
<<핀(PDO2)>>
표 2는 핀(PDO2)의 진리표이다. 핀(PDO2)의 출력 신호는 신호 RDIG[1:0]에 의하여 설정된다. 구체적으로, MUX(269)는 신호 RDIG[1:0]을 디코드하고 핀(PDO2)으로부터 출력되는 신호를 선택한다.
[표 2]
Figure pct00002
신호 CSRO는 시프트 레지스터(237)의 최종단의 플립플롭(49[3N])의 출력 신호이다. 신호 TSRO는 시프트 레지스터(255)의 최종단의 플립플롭(60[N])의 출력 신호이다. 신호 CSRO를 감시하면 RD 시퀀스의 종료 타이밍이 나타난다. 신호 TSRO를 감시하면 테스트 모드에서의 N개의 CM 회로(245)의 SN 시퀀스의 종료 타이밍이 나타난다.
CSN부(202)의 동작 모드는 SDR부(201)의 동작 모드와 독립하여 설정될 수 있다. CSN부(202)의 동작 모드는 전류 검출 모드와 테스트 모드로 크게 나누어진다.
<<전류 검출 모드>>
도 15의 (A)는 전류 검출 모드에서의 CSN부(202)의 동작 시퀀스의 예를 나타낸 것이다. 동작 시퀀스는 레지스터 설정(RS) 시퀀스, 검출(SN) 시퀀스, 및 판독(RD) 시퀀스로 크게 나누어진다. SN 시퀀스는 전류 전압 변환(IV) 시퀀스 및 디지털 아날로그 변환(AD) 시퀀스를 포함한다.
(RS 시퀀스)
RS 시퀀스에서, 설정 레지스터(271)의 설정 데이터가 갱신된다. 신호 CMRST가 "H"가 될 때, CSN부(202)의 논리 회로(설정 레지스터(271) 및 A/D부(233)의 플립플롭(45) 등)가 리셋된다. 다음으로, 신호 RGCLK 및 신호 RGSRD는 설정 레지스터(271)에 입력된다. 신호 RGCLK의 상승(또는 하강)의 타이밍에, 설정 레지스터(271)는 신호 RGSRD를 포획하고 데이터를 저장한다. 여기서는, 이하와 같이 설정 데이터를 설정 레지스터(271)에 기록한다.
CSN부(202)를 전류 검출 모드로 설정하기 위하여, 신호 RTCM은 "0"이다. I/V부(231)를 2입력 차동 검출 모드로 설정하기 위하여, 신호 RITG[2:0]은 3'b000이다. 신호 DACO를 A/D부(233)에 입력하기 위하여, 신호 RCON은 "1"이다. 신호 CMPO를 콤퍼레이터(43)의 출력 신호로 설정하기 위하여, 신호 RPOL은 "0"이다. 전류 검출 모드에서, 신호 RIRF는 "0"이다. 핀(PAIO)을 고임피던스 상태로 하기 위하여, 신호 RANA[3:0]은 4'b0111이다. 핀(PDO2)으로부터 신호 CSRO를 출력하기 위하여, 신호 RDIG[1:0]은 2'b00이다.
RS 시퀀스가 실행된 후, N개의 홀수 채널과 N개의 짝수 채널에 SN 시퀀스가 교대로 실행된다. SN 시퀀스에서, 홀수(또는 짝수) 핀(PM)을 흐르는 전류가 N개의 CM 회로(245)에 의하여 병렬로 처리되고 디지털 신호로 변환된다. SN 시퀀스가 실행될 때마다, 출력 드라이버(235)는 판독 동작을 수행한다. CSN부(202)는 SN 시퀀스 및 RD 시퀀스를 소정의 사이클 수 실행하고, 전류 검출 모드를 종료한다.
도 16을 참조하여, IV 시퀀스 및 AD 시퀀스의 동작예에 대하여 설명한다. 도 16은 CM 회로(245)의 타이밍 차트이다. 여기서, 참조 전압들 사이의 대소 관계는 CMVRI>CMVRD2>CMVRD1이다. 검출되는 전류는 핀(PM)으로부터 SD-IC(200)의 외부로 흘러가는 소스 전류이다.
<IV 시퀀스>
t1부터 t5까지의 기간에서, IV 시퀀스가 수행된다. 또한 t1 이전에, ASW부(230) 및 CM 회로(245[h])의 회로 구조는 설정 레지스터(271)의 설정 데이터에 의하여 설정된다. A/D 회로(243)는 액티브 상태이다. I/V 회로(241)의 단자(OTA)와 S/H 회로(242)의 입력 단자 사이의 전기적 연속성이 이루어진다. 구체적으로, I/V 회로(241[h])의 단자(INM[h], INP1[h], 및 INP2[h])는 각각 핀(PM[2h-1], PM[2h-2], 및 PM[2h])에 전기적으로 접속된다.
(프리차지)
t1부터 t2까지의 기간에서, 프리차지 동작이 수행된다. "H"의 신호 CMPRE가 입력되어, ASW부(230)의 스위치(S11)가 온이 된다. 따라서, N개의 핀(PM) 및 N개의 I/V 회로(241)의 단자(INM, INP1, 및 INP2) 각각은 핀(PVR4)에 전기적으로 접속되고 전압 CMVRI로 프리차지된다.
t1에서, 신호 CMSH가 "H"가 되어, 스위치(S42)가 온이 된다. S/H 회로(242)의 노드(Nsh)는 I/V 회로(241)의 단자(OTA)와 전기적 연속성을 가진다.
(오프셋 취소)
t3부터 t4까지의 기간에서, 증폭 회로(41)의 오프셋 전압을 보정하는 오프셋 취소를 수행한다. "H"의 신호 CMSET가 입력되어, 스위치(S41)가 온이 된다. 단자(OTA)는 단자(INM)와 전기적 연속성을 가지고, 용량 소자(C41)는 방전된다.
(I/V 변환)
t4부터 t5까지의 기간에서, I/V 회로(241)는 단자(INM)를 흐르는 전류를 전압으로 변환하고, S/H 회로(242)는 단자(OTA)의 전압을 샘플링한다.
t4에서, 신호 CMSET가 "L"이 되어, I/V 회로(241)는 단자(INP1)의 전압과 단자(INP2)의 전압의 평균 전압을 참조 전압으로서 사용하여 적분 동작을 시작한다. 핀(PM[2h-1])을 흐르는 전류로 인하여 단자(INM[h])의 전압이 저하되므로, 단자(OTA[h])의 전압은 저하된다.
t5에서 신호 CMSH가 "L"이 되고, I/V 시퀀스가 종료된다. t5에서의 단자(OTA)의 전압 CMVSMP가 S/H 회로(242)에 의하여 유지된다. 전압 CMVSMP는 t4부터 t5까지의 기간에 단자(INM)를 흐르는 전하량에 대응한다.
<A/D 시퀀스>
t5부터 t11까지의 기간에서, AD 시퀀스가 실행된다. t6부터 t11까지의 기간에서, 신호 CMCLK는 카운터(277)에 입력되고, 카운터(277)는 신호 CNT[11:0] 및 신호 CMCLKB를 생성한다. 신호 CMCLKB는 신호 CMCLK의 반전 신호이다. D/A 회로(278)는 신호 CNT[11:0]을 아날로그 신호로 변환하고 신호 DACO를 생성한다. 신호 DACO는 콤퍼레이터(43)의 단자(+)에 입력된다.
콤퍼레이터(43)는 노드(Nsh)의 전압 CMVSMP와 신호 DACO의 전압을 비교한다. 신호 DACO의 전압이 전압 CMVSMP를 초과하는 t7에서, 콤퍼레이터(43)의 출력 신호는 "H"에서 "L"로 전이된다. 여기서, 인버터 회로(46)의 출력 신호는 신호 CMPO이기 때문에, 신호 CMPO는 t7에서 "H"에서 "L"로 전이된다.
신호 CMCLKB의 상승(신호 CMCLK의 하강)으로, 플립플롭(44)의 데이터는 신호 CMPO에 의하여 갱신된다. 신호 CMCLKB가 상승하는 t8에서, 신호 LATO는 "1"("H")이 된다. 신호 LATO(클록 신호)의 상승으로, 플립플롭(45)은 신호 CNT[11:0], 즉 카운트값 Xsmp를 저장한다. 카운트값 Xsmp는 t4부터 t5까지의 기간에 단자(INM)를 흐르는 전류량을 나타낸다.
t9에서, 카운터(277)의 카운트값이 0이 되어, 신호 CMPO는 "H"에서 "L"로 전이된다. t10에서의 신호 CMCLKB의 상승으로, 플립플롭(44)의 데이터는 신호 CMPO에 의하여 갱신되어 신호 LATO는 "L"이 된다. 플립플롭(45)의 데이터 ADO[11:0]은 신호 LATO가 "L"에서 "H"로 전이될 때까지 갱신되지 않는다.
<RD 시퀀스>
도 15의 (B)는 RD 시퀀스의 예를 나타낸 타이밍 차트이다. 신호 TDSP가 출력 드라이버(235)에 입력되면, RD 시퀀스가 시작된다. 출력 드라이버(235)의 시프트 레지스터(237)에서, 신호 TDCLK의 상승에 대응하여 신호 TDSP의 시프트 동작이 수행되고, 플립플롭(49[1] 내지 49[3N])은 각각 TRI 버퍼 회로(48[1] 내지 48[3N])에 이네이블 신호를 출력한다. TRI 버퍼 회로(48[1] 내지 48[3N])에는 "H"의 이네이블 신호가 연속적으로 입력되고, 유지된 4비트의 데이터가 신호 CMDO[3:0]으로서 핀(PDO1)에 출력된다. 최종단의 시프트 레지스터(237)의 출력으로서, 신호 CSRO가 핀(PDO2)으로부터 출력된다.
RD 시퀀스가 실행되는 동안, 신호 CMREV가 "H"로부터 "L"(또는 "L"로부터 "H")로 설정되어 감시 대상이 되는 채널이 바뀐다.
<<테스트 모드>>
테스트 모드에서, 전류 TIREF가 CM 회로(245[1] 내지 245[N])에 연속적으로 입력됨으로써, CM 회로(245)의 1유닛씩 따로따로 테스트된다. 도 18은 테스트 모드에서의 CSN부(202)의 동작 시퀀스의 예를 나타낸 것이다. 동작 시퀀스는 RS 시퀀스(1), N사이클의 SN 시퀀스, RS 시퀀스(2), 및 RD 시퀀스로 크게 나누어진다.
<RS 시퀀스(1)>
RS 시퀀스(1)에서, 설정 레지스터(271)의 설정 데이터가 갱신된다. 신호 CMRST가 "H"가 될 때, CSN부(202)의 설정 레지스터(271) 및 A/D부(233)의 플립플롭(45) 등은 리셋된다. 다음으로, 설정 레지스터(271)에 신호 RGCLK 및 신호 RGSRD가 입력되고, 설정 레지스터(271)에 설정 데이터가 기록된다. RS 시퀀스(1)에서, CSN부(202)를 테스트 모드로 하기 위하여 신호 RTCM은 "1"로 설정된다.
<SN 시퀀스>
실렉터(275)에 의하여, 시프트 레지스터(255)에 신호 TDCLK 및 신호 TDSP가 입력된다. 시프트 레지스터(255)는 신호 TDSP의 시프트 동작을 수행하여 신호 TSEL[1] 내지 신호 TSEL[N]을 생성한다. CM 회로(245[1] 내지 245[N])는 신호 TSEL[1] 내지 신호 TSEL[N]에 의하여 연속적으로 선택된다. 선택된 CM 회로(245)는 SN 시퀀스를 실행한다.
테스트 모드에서의 CM 회로(245)의 SN 시퀀스는 전류 검출 모드에서와 비슷하다. 주된 차이는 전류 TIREF가 전류 생성부(258)로부터 단자(INM)에 입력되는 것이다. 전류 TIREF를 I/V부(231)에 입력하기 위하여, 신호 CMREV는 "L"에 고정된다.
예를 들어, RS 시퀀스(1)에서, 신호 TSRO를 핀(PDO2)으로부터 출력하기 위한 설정 데이터를 설정 레지스터(271)에 기록한다. 이로써, 핀(PDO2)의 출력을 감시하면 CM 회로(245[N])의 SN 시퀀스의 종료가 나타난다.
<RS 시퀀스(2)>
RS 시퀀스(2)에서, RD 시퀀스를 실행하기 위한 설정 데이터가 설정 레지스터(271)에 기록된다. RS 시퀀스(2)에서, 신호 RTCM은 "0"로 설정된다. 예를 들어, 신호 CSRO를 핀(PDO2)으로부터 출력하기 위하여, 신호 RDIG[1:0]은 2'b00으로 설정된다. 다른 설정 데이터로서, RS 시퀀스(1)에서와 같은 데이터를 사용할 수 있다.
<RD 시퀀스>
도 15의 (B)에서의 타이밍 차트에 따라, 출력 드라이버(235)는 동작한다. CM 회로(245[1] 내지 245[N])에 의하여 생성되는 N개의 12비트 디지털 신호(ADO[11:0])가 직렬 4비트 디지털 신호(CMDO[3:0])로 변환되고 핀(PDO1)으로부터 출력된다. 신호 CMDO[3:0]의 분석에 의하여, 예를 들어 CM 회로(245)의 품질 판정을 수행한다.
도 17의 예에서, 신호 RTCM의 데이터에 따라 신호 TDSP 및 신호 TDCLK의 주파수가 설정된다. 신호 TDSP 및 신호 TDCLK의 주파수는 신호 RTCM이 "0"일 때가 신호 RTCM이 "1"일 때보다 높다.
<<IV 및 AD 시퀀스>>
도 18은 전류 검출 모드에서의 CM 회로(245[h])의 IV 및 AD 시퀀스의 동작예를 나타낸 것이다.
RS 시퀀스(1)에서, 설정 레지스터(271)의 데이터는 이하와 같이 설정된다. CSN부(202)를 테스트 모드로 설정하기 위하여, 신호 RTCM은 "1"이다. 전류 TIREF를 전류 IRFINT로 설정하기 위하여, 신호 RIRF는 "1"이다. I/V부(231)를 2입력 차동 검출 모드로 설정하기 위하여, 신호 RITG[2:0]은 3'b000이다. 신호 DACO를 A/D부(233)에 입력하기 위하여, 신호 RCON은 "1"이다. 신호 RCON을 "1"로 설정하면, 전류 생성부(258)에는 전압 CMVRC가 입력된다. 신호 CMPO를 콤퍼레이터(43)의 출력 신호로 설정하기 위하여, 신호 RPOL은 "0"이다. 핀(PAIO)을 고임피던스 상태로 하기 위하여, 신호 RANA[3:0]은 4'b0111이다. 핀(PDO2)으로부터 신호 TSRO를 출력하기 위하여, 신호 RDIG[1:0]은 2'b01이다.
<IV 시퀀스>
t21 전에, ASW부(230) 및 스위치 매트릭스(240[h] 및 250)의 회로 구조는 설정 레지스터(271)의 설정 데이터에 의하여 설정된다. 스위치 매트릭스(240[h])는 단자(INM[h], INP1[h], 및 INP2[h])가 각각 핀(PM[2h-1], PM[2h-2], 및 PM[2h])과 전기적 연속성을 가지게 한다. 스위치 매트릭스(250)의 단자(B0 내지 B3)는 각각 배선(TM3 내지 TM0)과 전기적 연속성을 가진다. 전류 TIREF는 TM3을 통하여 단자(INM[h])에 입력된다.
t20에서, 플립플롭(60[h])은 "H"의 신호 TSEL_h를 생성한다. ASW 회로(261[h])의 스위치(S30 내지 S33)는 온이 되고, 핀(PM[2h-1] 내지 PM[2h+1])과 배선(TM3 내지 TM0) 사이의 전기적 연속성이 이루어진다. TRI 버퍼 회로(53[h])에 "H"의 이네이블 신호(TSEL_h)가 입력되고, 플립플롭(44[h])에 "H"의 이네이블 신호(EN_h)가 입력된다.
신호 RANA[3]이 "0"이고 신호 RANA[1]이 "1"이기 때문에, 스위치(S34[h] 및 S35[h])는 온 상태이다.
(프리차지)
t21부터 t22까지의 기간에서, 프리차지 동작이 수행된다. "H"의 신호 CMPRE가 입력되어, ASW부(230)의 스위치(S11) 및 스위치 매트릭스(250)의 스위치(S21)가 온이 된다. 핀(PM[2h-1] 내지 PM[2h+1]), 단자(INM[h], INP1[h], 및 INP2[h]), 및 배선(TM0 내지 TM3)의 각각은 핀(PVR4)에 전기적으로 접속되고, 전압 CMVRI로 프리차지된다.
t21에서 신호 CMSH가 "H"가 되므로, 스위치(S42[h])가 온이 된다. 노드(Nsh[h])는 단자(OTA[h])와 전기적 연속성을 가진다.
(오프셋 취소)
t23부터 t24까지의 기간에서, 증폭 회로(41[h])의 오프셋 전압을 보정하는 오프셋 취소가 수행된다. 스위치(S41[h])는 온 상태이다. 용량 소자(C41[h])는 방전되고, 전하량은 0쿨롬이다.
(전류 IRFINT의 생성)
t23부터 t24까지의 기간에서, 전류 생성부(258)의 스위치(SWt)는 온 상태이고, 스위치(SWtb)는 오프 상태이다. 노드(Nt)에 전압 CMVRC가 입력되고, 용량 소자(Ct)는 충전된다. 용량 소자(Ct)의 전하량 Qt는 (CMVRC-CMVRI)×Ct이다. 신호 CMSET가 "L"이 되는 t24에서, 스위치(SWt)는 일정한 기간 지연되고 오프가 된다. 다음으로, 스위치(SWtb)가 온이 되고, 노드(Ntb)에 전류 IRFINT가 흐른다. 전류 IRFINT는 전류 TIREF로서 단자(B20)로부터 스위치 매트릭스(250)에 출력된다. 전류 TIREF는 배선(TM2)을 통하여 단자(INM[h])에 입력된다.
(I/V 변환)
t24부터 t25까지의 기간에서, I/V 회로(241[h])는 단자(INM[h])를 흐르는 전류 TIREF를 전압으로 변환하고, S/H 회로(242[h])는 단자(OTA[h])의 전압을 샘플링한다.
t24에서, 신호 CMSET가 "L"이 되어, I/V 회로(241)는 단자(INP1)의 전압과 단자(INP2)의 전압의 평균 전압을 참조 전압으로서 사용하여 적분 동작을 시작한다. 노드(Nsh[h])의 전압은 전압 TVSMP로 저하된다. 전압 TVSMP와 전압 CMVRI와의 차분은 Qt/Civh이고; Civh는 I/V 회로(241[h])의 C41([h])의 용량이다.
<A/D 시퀀스>
t25부터 t31까지의 기간에서, AD 시퀀스가 실행된다. A/D 회로(243[h])는 전압 TVSMP를 12비트 디지털 신호(ADO[11:0]_h)로 변환한다. 카운트값 Xirf는 전하량 Qt에 대응한다.
CSN부(202)의 테스트 방법은 상술한 것에 한정되지 않는다. 설정 레지스터(271)의 설정 데이터에 따라, 취득하는 데이터, 테스트에 사용되는 신호, 동작 시퀀스의 변경 등이 가능하다.
예를 들어, 신호 RANA[3:0]을 4'0011로 설정하고 신호 RCON을 "1"로 설정하여, 핀(PAIO)으로부터 신호 DACO를 출력한다. 핀(PAIO)의 전압으로부터 D/A 회로(278)의 DC 오프셋 전압을 취득할 수 있다.
예를 들어, 신호 RANA[3:0]을 4'0010으로 설정하여, 핀(PAIO)으로부터 신호 TAMPO를 출력한다. 핀(PAIO)의 전압으로부터 I/V 회로(241)의 오프셋 전압을 취득할 수 있다. 이 경우, I/V 회로(241)를 전압 플로어로서 동작시키기 위하여, 예를 들어, 신호 RIRF는 "0"이고 신호 RITG[2:0]은 3'100이다(도 12 참조).
예를 들어, 신호 RANA[3:0]을 4'1010으로 설정하여, 핀(PAIO)으로부터 신호 TCMPIN을 입력한다. 신호 TCMPIN을 사용하여 A/D부(233)를 테스트할 수 있다. 예를 들어, 신호 RTCM을 "0"로 설정하여, 전류 검출 모드에서 A/D부(233)의 테스트를 실행하여도 좋다.
전류 생성부(258)에서는, 전압으로 용량 소자(Ct)를 충전함으로써 전류 IRFINT가 생성된다. 따라서, 전류 생성부(258)는 넓은 출력 전류 범위를 실현하고 출력 전류의 값을 정확하게 조정할 수 있다. 그러므로, SD-IC(200)에 전류 생성부(258)가 포함되면, 복수의 CM 회로(245)에 대한 신뢰성이 높은 테스트를 수행할 수 있다. 이에 대해서는 실시예 1에서 설명한다.
전류 생성부(258)는, 레지스터를 많이 사용하지 않고 형성하면 면적을 축소할 수 있다. 전류 생성부(258)를 포함함으로써 생기는 SD-IC(200)의 면적 오버헤드를 억제할 수 있고, 이에 의하여 SD-IC(200)의 비용이 저감된다.
(실시형태 3)
본 실시형태에서, 실시형태 2의 SD-IC를 포함하는 표시 패널 및 상기 표시 패널을 포함하는 표시 시스템에 대하여 설명한다.
<<표시 시스템의 구조예>>
도 19의 (A)는 표시 시스템의 구조예를 도시한 블록도이다. 표시 시스템(500)은 프로세서(510), 디스플레이 컨트롤러(515), 및 표시 패널(520)을 포함한다.
프로세서(510)는 실행 유닛(512) 및 메모리 장치(513)를 포함한다. 디스플레이 컨트롤러(515)는 화상 프로세서(516), 타이밍 컨트롤러(517), 및 메모리 장치(518)를 포함한다. 표시 패널(520)은 화소 어레이(521) 및 주변 회로(522)를 포함한다.
프로세서(510)는 다양한 프로그램을 실행하여 표시 시스템(500) 전체를 제어한다. 실행 유닛(512)은 프로그램을 실행하는 기능을 가진다. 예를 들어, 실행 유닛(512)은 연산 장치(ALU)이고, 메모리 장치(513)는 캐시 메모리이다. 또는, 실행 유닛(512)으로서, CPU(central processing unit) 및 MPU(microprocessor unit) 등의 다양한 프로세서 중 임의의 것을 사용할 수 있다. 표시 시스템(500)이 전자 부품으로서 전자 기기에 포함되는 경우, 예를 들어, 전자 기기(호스트 장치)의 프로세서는 프로세서(510)로서 사용된다.
디스플레이 컨트롤러(515)는 표시 패널(520)을 제어하기 위한 컨트롤러이다. 타이밍 컨트롤러(517)는 주변 회로(522)의 동작의 타이밍을 설정하기 위한 다양한 신호를 생성한다. 화상 프로세서(516)는 프로세서(510)로부터 송신되는 화상 신호를 처리한다. 메모리 장치(518)는 디스플레이 컨트롤러(515)가 처리를 실행하는 데 필요한 데이터를 저장한다. 상기 데이터의 예로서, 화상 프로세서(516)에 의하여 처리된 화상 데이터, 및 화상 프로세서(516) 및 타이밍 컨트롤러(517)에 사용되는 파라미터 데이터 등을 들 수 있다.
표시 패널(520)은 화소 어레이(521) 및 주변 회로(522)를 포함한다. 화소 어레이(521)는 부화소(10), 게이트선(GL1), 소스선(SL1), 및 배선(ML)을 포함한다.
주변 회로(522)는 스위치 회로(523U), 스위치 회로(523D), 게이트 드라이버 회로(524L), 게이트 드라이버 회로(524R), 및 12개의 SD-IC(200)를 포함한다. 여기서, 12개의 SD-IC(200)를 서로 구별하기 위하여, 도 19의 (A)에 도시된 바와 같이 부호 "200"에는 뒤에 "_1U" 또는 "_1D" 등이 붙는다. 도 19의 (B)는 SD-IC(200)와 화소 어레이(521) 사이의 접속 구조를 모식적으로 도시한 것이다.
SD-IC(200)의 핀(PS)은 소스선(SL1)에 전기적으로 접속된다. 핀(PM)과 배선(ML) 사이의 접속은 스위치 회로(523D)(또는 스위치 회로(523U))에 의하여 제어된다. 스위치 회로(523U 및 523D)의 각각은 화소 어레이(521)와 CSN부(202) 사이의 인터페이스이다. SD-IC(200)의 SDR부(201)는 디스플레이 컨트롤러(515)로부터 송신된 화상 신호를 처리하여 소스선(SL1)에 공급되는 계조 신호를 생성한다. SD-IC(200)의 CSN부(202)는 배선(ML)을 흐르는 전류를 검출한다. CSN부(202)에 의하여 생성되는 신호 CMDO는 프로세서(510)에 송신된다. 프로세서(510)는 신호 CMDO를 처리하고 예를 들어 화상 프로세서(516)에서 사용되는 파라미터를 갱신한다. 디스플레이 컨트롤러(515)의 화상 프로세서(516)에 의하여 신호 CMDO가 처리되는 구조도 채용할 수 있다.
표시 시스템(500)에 포함되는 SD-IC(200)의 개수는 SD-IC(200)의 사양 및 화소수 등에 따라 결정된다.
게이트 드라이버 회로(524L)는 계조 신호가 입력되는 부화소(10)를 선택하기 위한 스캔 신호를 생성하고, 스캔 신호를 게이트선(GL1)에 입력한다. 게이트 드라이버 회로(524R)에도 마찬가지로 적용된다.
스위치 회로(523U 및 523D) 및 게이트 드라이버 회로(524L 및 524R)는 게이트 온 어레이(gate-on-array) 구조를 가지고 화소 어레이(521)와 동일한 절연 표면 위에 형성된다. SD-IC(200)는 COG(chip on glass)법에 의하여 실장된다. 주변 회로(522)의 구조는 상술한 구조에 한정되지 않는다. SD-IC(200)는 스위치 회로(523U 및 523D)의 기능의 일부를 가져도 좋다. 게이트 드라이버 회로(524L 및 524R)의 각각은 하나 이상의 게이트 드라이버 IC로 형성되어도 좋다. 표시 패널(520)에 IC를 실장하는 방법의 예에는 COG법뿐만 아니라, COF(chip on film)법 및 TAB(tape automated bonding)법도 포함된다.
FPC는 표시 패널(520)에 실장된다. FPC를 통하여 전압 및 신호 등이 화소 어레이(521) 및 주변 회로(522)에 입력된다.
<<화소 어레이(521)>>
부화소(10) 및 화소 어레이(521)의 구조예에 대하여 도 20의 (A) 및 (B)를 참조하여 설명한다.
도 20의 (A)는 2행 3열로 배열된 6개의 부화소(10)를 도시한 것이다. 본 명세서 등에서, 게이트선(GL1_j)(j는 1 이상의 정수)은 제 j 행의 게이트선(GL1)이다. 소스선(SL1_6k)(k는 1 이상의 정수)은 제 6k 열의 소스선(SL1)이다. 부화소(10[j,6k])는 제 j 행 제 6k 열의 부화소(10)이다.
부화소(10)는 일렉트로루미네선스(EL) 소자(DE1), 트랜지스터(MS1, MD1, 및 MM1), 및 용량 소자(CS1)를 포함한다. 부화소(10)는 게이트선(GL1), 소스선(SL1), 배선(ML), 및 배선(ANL)에 전기적으로 접속된다. 도 20의 (A)의 예에서는, 배선(ML)은 인접된 2개의 열에 의하여 공유된다.
EL 소자(DE1)는 한 쌍의 전극(화소 전극 및 공통 전극) 및 EL층을 포함한다. EL층은 한 쌍의 전극에 개재(介在)된 영역을 포함한다. EL층은 발광 재료를 포함하는 층(발광층)을 적어도 포함한다. EL층에는 전자 수송 재료를 포함하는 층(전자 수송층) 또는 정공 수송 재료를 포함하는 층(정공 수송층) 등의 다른 기능층을 제공할 수 있다. EL 소자는 유기 발광 재료를 포함할 경우 유기 EL 소자라고 하고, 무기 발광 재료를 포함하는 경우 무기 EL 소자라고 한다. 한 쌍의 전극 중 하나가 애노드로서 기능하고 다른 하나가 캐소드로서 기능한다. 도 20의 (A)의 예에서, 화소 전극은 애노드이고 공통 전극은 캐소드이다. 화소 전극은 트랜지스터(MD1) 및 용량 소자(CS1)에 전기적으로 접속되고, 공통 전극에 전압 VCT가 입력된다.
본 실시형태에서 부화소의 표시 소자가 EL 소자인 예에 대하여 설명하지만, 다른 발광 소자를 표시 소자로서 사용할 수 있다. 발광 소자의 예에는 발광 다이오드, 발광 트랜지스터, 및 퀀텀닷(quantum dot)을 포함하는 발광 소자를 포함한다.
배선(ANL)은 예를 들어, 전압 공급선의 기능을 가진다. 배선(ANL)의 전압은 전압 VCT보다 높게 설정되어도 좋다. 도 20의 (A) 및 (B)의 예에서 배선(ANL)이 열마다 제공되지만, 하나의 배선(ANL)이 복수의 열에 제공되어도 좋다.
트랜지스터(MS1)는 선택 트랜지스터라고 하고, 트랜지스터(MD1)는 구동 트랜지스터라고 한다. 트랜지스터(MD1)는 EL 소자(DE1)의 전류원으로서 기능한다. 트랜지스터(MD1)는 게이트 전압에 대응하는 드레인 전류를 EL 소자(DE1)에 공급한다. 용량 소자(CS1)는 트랜지스터(MD1)의 게이트 전압을 유지하기 위한 유지 용량(storage capacitor)이다. 트랜지스터(MM1)는 부화소(10)로부터 배선(ML)으로의 전류의 판독을 제어한다. 여기서, 트랜지스터(MM1)와 같은 기능을 가지는 트랜지스터를 모니터 트랜지스터라고 한다.
트랜지스터(MS1, MD1, 및 MM1)의 각각은 백 게이트를 가진 OS 트랜지스터이다. 트랜지스터(MS1 및 MM1)의 백 게이트는 게이트선(GL1)에 전기적으로 접속된다. 트랜지스터(MS1 및 MM1)의 게이트는 배선(ML)에 전기적으로 접속된다. 트랜지스터(MD1)의 백 게이트는 게이트에 전기적으로 접속된다.
도 20의 (B)에 도시된 바와 같이, 화소 어레이(521)에는 적색(R), 녹색(G), 및 청색(B)을 표시하기 위한 3가지의 부화소(10)가 제공된다. 3개(RGB)의 부화소(10)는 화소(20)를 구성한다.
부화소에 의하여 표현되는 색에 따라 구성요소를 구별하기 위하여, "R" 또는 "_R" 등의 식별 부호를 추가한다. 예를 들어, 부화소(10R)는 적색의 부화소(10)를 나타낸다. 소스선(SL1_Gk)은 녹색의 계조 신호가 입력되는 제 k 열의 소스선(SL1)이다.
화소 어레이(521)의 부화소의 개수는, 행(수평) 방향에서 2N c ×3(RGB)개이고, 열(수직) 방향에서 N r 개이다(N r 및 N c 의 각각은 1 이상의 정수).
표시 패널(520)의 표시 해상도가 8K4K(7680×4320)인 경우, 예를 들어, 부화소(10)의 개수는 7680×3(RGB)×4320이다. 소스선(SL1_R, SL1_G, 및 SL1_B)의 각각의 개수는 7680이다. 배선(ML)의 개수는 3840×3이다.
화소의 구조는 도 20의 (B)의 예에 도시된 구조에 한정되지 않고, 예를 들어 하나의 부화소(10R), 2개의 부화소(10G), 및 하나의 부화소(10B)가 하나의 화소를 구성하는 구조로 하여도 좋다. 부화소(10)의 색의 조합의 예에는 [C(시안), M(마젠타), Y(황색)], [R, G, B, W(백색)], [R, G, B, Y], 및 [R, G, B, C]가 포함된다.
<스위치 회로(523U) 및 스위치 회로(523D)>
스위치 회로(523U 및 523D)에 대하여 도 21의 (A) 및 (B)를 참조하여 설명한다.
스위치 회로(523U)에는 전압 V0, 신호 MPON_U, 및 신호 MSEL_U[1] 내지 신호 MSEL_U[3]이 입력된다. 스위치 회로(523D)에는 전압 V0, 신호 MPON_D, 및 신호 MSEL_D[1] 내지 MSEL_D[3]이 입력된다.
스위치 회로(523U)는 N c 개의 단자(MO[2q-1]), Nc개의 회로(531[2q-1]), 및 Nc개의 회로(532[2q])를 포함한다. 스위치 회로(523D)는 Nc개의 단자(MO[2q]), Nc개의 회로(532[2q-1]), 및 Nc개의 회로(531[2q])를 포함한다. 또한 q는 1 이상 N c 이하의 정수이다. 단자(MO)는 SD-IC(200)의 핀(PM)에 전기적으로 접속된다.
회로(531)는 트랜지스터(M11 내지 M16)를 포함한다. 회로(532)는 트랜지스터(M24 내지 M26)를 포함한다. 트랜지스터(M11 내지 M16) 및 트랜지스터(M24 내지 M26)의 각각은 백 게이트를 가진 OS 트랜지스터이다.
회로(531)는 3개의 배선(ML)과 단자(MO) 사이의 전기적 연속성을 제어한다. 단자(MO)에 전기적으로 접속되는 배선(ML)은 신호 MSEL_U1 내지 신호 MSEL_U3 및 신호 MSEL_D1 내지 신호 MSEL_D3에 의하여 선택된다. 회로(531 및 532)에 의하여, 전압 V0은 배선(ML)의 양단으로부터 입력될 수 있다. 신호 MPON_U 및 신호 MPON_D에 의하여, 배선(ML)으로의 전압 V0의 입력이 제어된다. 표시 패널(520)이 화상을 표시하는 동안 배선(ML)에 전압 V0이 입력된다. 부화소(10)를 흐르는 전류를 검출하기 위하여, 하나 이상의 배선(ML)과 단자(MO) 사이의 전기적 연속성이 이루어진다.
도 22를 참조하여, 화소 어레이(521), 게이트 드라이버 회로(524L 및 524R), 및 SD-IC(200) 사이의 접속 구조에 대하여 설명한다.
게이트선(GL1_1 내지 GL1_N r )은 게이트 드라이버 회로(524L 및 524R) 양쪽에 전기적으로 접속된다. 게이트 드라이버 회로(524L 및 524R)는 같은 회로 구조를 가지고 OS 트랜지스터를 포함한다. 게이트 드라이버 회로(524L 및 524R)에 의하여, 게이트선(GL1)의 양단으로부터 동시에 스캔 신호가 입력된다. 또는, 예를 들어, 홀수 행의 게이트선(GL1)이 게이트 드라이버 회로(524L)에 의하여 구동되고, 짝수 행의 게이트선(GL1)이 게이트 드라이버 회로(524R)에 의하여 구동되어도 좋다.
소스선(SL1) 및 배선(ML)의 접속처(SD-IC(200))는 2열의 화소마다(6열의 부화소마다) 바뀐다. 도 22는 화소 어레이(521)와 SD-IC(200_1U 및 200_1D) 사이의 접속 구조를 대표적으로 도시한 것이다. SD-IC(200_1U)의 CSN부(202)의 주된 부분은 간략화한다.
배선(ML)의 접속처(SD-IC(200))는 SD-IC_1U와 SD-IC_1D 사이에서 3개의 배선마다 바뀐다. 단자(MO[1]), 단자(MO[3]), 및 단자(MO[5])는 각각 SD-IC(200_1U)의 핀(PM[1]), 핀(PM[2]), 및 핀(PM[3])에 전기적으로 접속된다. 단자(MO[2]) 및 단자(MO[4])는 각각 SD-IC(200_1D)의 핀(PM[1]) 및 핀(PM[2])에 전기적으로 접속된다.
소스선(SL1_R)의 접속처(SD-IC(200))는 SD-IC(200_1U)와 SD-IC(200_1D) 사이에서 2개의 배선마다 바뀐다. 소스선(SL1_G 및 SL1_B)에 대해서도 마찬가지이다.
<<전류 검출>>
전류 검출 동작의 예에 대하여 도 23, 도 24, 및 도 25를 참조하여 설명한다. 도 23은 전류 검출 동작의 예의 흐름도이다. 도 24 및 도 25는 전류 검출 동작의 예를 설명하기 위한 간략화된 회로도이다.
(단계(SS10))
CSN부(202)에 "H"의 신호 CMRST가 입력되므로, CSN부(202)는 리셋된다.
(단계(SS11))
RS 시퀀스를 실행하고, CSN부(202)의 설정 레지스터(271)에 CSN부(202)의 모드를 전류 검출 모드로 하는 설정 데이터를 기록한다. I/V부(231)의 검출 모드가 3입력 차동 검출 모드인 예를 사용하여 다음 단계를 설명한다.
단계(SS12 내지 SS17)는 전류 검출 동작의 1사이클이다. 단계(SS12)에서, 제 j 행의 부화소(10)에 계조 신호를 기록한다. CSN부(202)는 홀수 채널의 SN 시퀀스 및 RD 시퀀스를 실행한다(단계(SS13 및 SS14)). 단계(SS15)에서, 제 j 행의 부화소(10)에 계조 신호를 기록한다. CSN부(202)는 짝수 채널의 SN 시퀀스 및 RD 시퀀스를 실행한다(단계(SS16 및 SS17)). 단계(SS12 내지 SS17)를 화소 어레이(521)의 행의 개수(N r )와 같은 홧수 실행하고, 전류 검출 동작을 종료한다(단계(SS18)).
(단계(SS12))
주변 회로(522)에 의하여 부화소(10)에 계조 신호를 입력한다. j사이클 째의 단계(SS12)의 경우, 예를 들어, 게이트선(GL1_j)이 선택되고, 제 j 행의 부화소(10)에 계조 신호가 기록된다.
단계(SS13)에서, CSN부(202)는 홀수 채널의 전류를 검출한다. 따라서, 단계(SS12)에서는, 단계(SS13)에서 대상이 되는 부화소(10)에 기록되는 계조 신호는 단계(SS13)에서 대상이 되지 않는 부화소(10)에 기록되는 계조 신호와 다르다. 검출 대상인 부화소(10)의 계조 신호는 "계조 신호 CM"이라고 하고, 대상이 되지 않는 부화소(10)의 계조 신호는 "계조 신호 NL"이라고 한다.
게이트선(GL1_j)이 선택된 상태일 때, 계조 신호 CM이 기록된 부화소(10)의 트랜지스터(MM1)와 배선(ML) 사이에 전류 Im이 흐르고, 계조 신호 NL이 기록된 부화소(10)의 트랜지스터(MM1)와 배선(ML) 사이에는 전류 Im이 흐르지 않는다. 예를 들어, 계조값이 0인 계조 신호(흑색 표시용 계조 신호)가 계조 신호 NL로서 사용된다.
단계(SS12)에 대하여 도 24를 참조하여 설명한다. 단계(SS12)에서, 스위치 회로(523U 및 523D)의 트랜지스터(M14 내지 M16) 및 트랜지스터(M24 내지 M26)를 온으로 하고, 전압 V0을 배선(ML)에 입력한다. 다음으로, 게이트선(GL1_j)을 선택하고, 제 j 행의 부화소(10R, 10G, 및 10B)에 계조 신호를 기록한다.
도 24의 예에서는, 부화소(10R)는 대상이 되고, 부화소(10G 및 10B)는 대상이 되지 않는다. 부화소(10G) 및 부화소(10B)에는 각각 계조 신호 NL_G 및 계조 신호 NL_B가 기록된다. 홀수 채널의 핀(PM)에 전기적으로 접속되는 열의 부화소(10R)에는 계조 신호 CM_R가 기록되고, 다른 부화소(10R)에는 계조 신호 NL_R가 기록된다. 게이트선(GL1_j)이 선택되는 동안 트랜지스터 MM1은 온 상태이므로, 계조 신호 CM_R가 기록된 부화소(10R)와 배선(ML) 사이에 전류 Im_R가 흐른다.
(단계(SS13-1))
다음으로, CSN부(202)에서 I/V 시퀀스를 실행하기 위하여 단자(MO) 및 배선(ML)을 서로 전기적으로 접속한다. 스위치 회로(523U 및 523D)의 트랜지스터(M14 내지 M16) 및 트랜지스터(M24 내지 M26)를 오프로 하고, 트랜지스터(M11 및 M12)를 온으로 한다(도 25). CSN부(202)의 I/V 회로(241)는, 단자(INP1 및 INP2)의 전압의 평균 전압을 참조 전압으로 사용하여, 단자(INM)를 흐르는 전류를 전압으로 변환한다. I/V 시퀀스 종료의 타이밍에, 스위치 회로(523U 및 523D)의 트랜지스터(M11 및 M12)를 오프로 하므로, 단자(MO)와 배선(ML) 사이의 전기적 연속성은 단절된다.
인접된 배선(ML)의 잡음 성분 사이에는 높은 유사성이 있다. 3입력 차동 검출 모드에서 부화소(10R)의 전류 Im_R가 검출될 때, I/V 회로(241)의 출력 신호는 잡음 성분을 효과적으로 제거할 수 있어, 부화소(10R)를 흐르는 전류 Im_R의 값을 더 정확하게 취득할 수 있다.
(단계(SS13-2))
CSN부(202)는 A/D 시퀀스를 실행한다. A/D 회로(243)는 I/V 회로(241)의 출력 전압을 디지털 데이터로 변환한다. CSN부(202)가 A/D 시퀀스를 실행하는 동안 스위치 회로(523U 및 523D)의 트랜지스터(M14 내지 M16) 및 트랜지스터(M24 내지 M26)를 온으로 하고, 배선(ML)에 전압 V0을 입력한다.
(단계(SS14))
CSN부(202)는 R/D 시퀀스를 실행하고 신호 CMDO[3:0]을 출력한다.
(단계(SS15))
단계(SS15)는 단계(SS12)와 비슷한 방법으로 실행된다. 부화소(10G 및 10B)에 각각 계조 신호(NL_G 및 NL_B)를 기록한다. 단계(SS16)에서 검출 대상이 되는 열의 부화소(10R)에는 계조 신호 CM_R가 기록되고, 검출 대상이 되는 열의 다른 부화소(10R)에는 계조 신호 NL_R가 기록된다.
SDR부(201) 및 CSN부(202)는 독립적으로 동작되므로, AD 시퀀스(단계(SS13-2)) 또는 RD 시퀀스(단계(SS14))가 실행되는 동안 단계(SS15)를 실행할 수 있다.
(단계(SS16))
단계(SS16)는 단계(SS13)와 비슷한 방법으로 실행되고, CSN부는 IV 시퀀스(단계(SS16-1)) 및 AD 시퀀스(단계(SS16-2))를 실행한다.
(단계(SS17))
CSN부(202)는 R/D 시퀀스를 실행하고 신호 CMDO[3:0]을 출력한다.
(단계(SS18))
도 23의 동작예에서는, 단계(SS12 내지 SS18)의 사이클 수는 N r 로 설정되고, 부화소(10)의 전류는 행마다 검출된다. 사이클 수는 N r 에 한정되지 않는다. 검출 대상이 되는 부화소의 수 등에 따라 사이클 수가 설정된다.
부화소(10)의 구동 트랜지스터(트랜지스터(MD1)) 각각은 드레인 전류가 매우 낮고, 이는 1나노암페어 내지 수백 나노암페어 정도로 낮다. CSN부(202)의 CM 회로(245)는 이러한 미소 전류를 검출할 수 있다. 3입력 차동 검출 모드에서, I/V 회로(241)는 SNR가 높은 아날로그 신호를 취득할 수 있기 때문에, CM 회로(245)는 정확도가 높은 전류 검출이 가능하다. 신호 CMDO[3:0]이 사용되면, 부화소(10)에 기록되는 계조 신호를 더 적절하게 보정할 수 있다. 따라서, SD-IC(200)를 소스 드라이버 회로로서 포함하는 표시 시스템(500)은 우수한 표시 품질을 가질 수 있다.
<<화소 어레이 및 부화소의 다른 구조예>>
화소 어레이 및 부화소의 다른 구조예에 대하여 도 26의 (A) 내지 (C), 도 27, 및 도 28의 (A) 및 (B)를 참조하여 설명한다.
도 26의 (A)에 도시된 화소 어레이(551)는 화소 어레이(521)의 변형예이고 부화소(10) 대신 부화소(11)를 포함한다. 부화소(11)는 트랜지스터(MS2), 트랜지스터(MD2), 트랜지스터(MM2), 용량 소자(CS2), 및 EL 소자(DE2)를 포함한다.
트랜지스터(MS2)의 백 게이트는 게이트에 전기적으로 접속되고, 트랜지스터(MM2)의 백 게이트는 게이트에 전기적으로 접속된다. 트랜지스터(MS2 및 MM2)의 게이트는 게이트선(GL1)에 전기적으로 접속된다.
도 26의 (B)에 도시된 화소 어레이(552)에서, 하나의 행에 2개의 게이트선(GL1 및 GL2)이 제공된다. 트랜지스터(MM1)의 백 게이트는 게이트선(GL2)에 전기적으로 접속된다. 트랜지스터(MS1) 및 트랜지스터(MM1)의 온/오프는 독립적으로 제어될 수 있다. 화소 어레이(552)는 부화소(10) 대신 부화소(11)를 포함하여도 좋다.
도 26의 (C)에 도시된 화소 어레이(553)는 게이트선(GL1), 소스선(SL), 배선(ML), 및 부화소(12)를 포함한다. 부화소(12)는 트랜지스터(MS3), 트랜지스터(MD3), 용량 소자(CS3), 및 EL 소자(DE3)를 포함한다. 트랜지스터(MS3)의 게이트 및 백 게이트는 게이트선(GL1)에 전기적으로 접속된다. 화소 전극은 EL 소자(DE3)의 캐소드로서 기능한다. 공통 전극은 EL 소자(DE3)의 애노드로서 기능하고, 전압 VAN이 공급된다.
하나의 열에 복수의 소스선을 제공하여도 좋다. 도 27에 도시된 화소 어레이(554)에서는, 하나의 열에 소스선(SL1a 및 SL1b)이 제공된다. 소스선(SL1a 및 SL1b)에는 각각 게이트선(GL1a 및 GL1b)이 제공된다. 게이트 드라이버 회로(524L 및 524R)로부터 게이트선(GL1a 및 GL1b)에, 같은 타이밍에 스캔 신호가 입력된다. 도 27의 예에서 화소 어레이(554)는 부화소(10)를 포함하지만, 다른 부화소를 포함하여도 좋다.
하나의 열에 복수의 소스선이 제공되면, 복수의 행을 동시에 선택할 수 있다. 소스선의 수가 2개일 때, 1수평 기간은 2배가 되어, 데이터 기록 시간을 더 길게 할 수 있다. 따라서, 화소 어레이(554)는 대형 화면(예를 들어, 50인치 이상의 대각선을 가짐)의 표시 시스템 및 고해상도의 화상 신호(예를 들어, 12비트의 계조 및 120Hz)가 입력되는 표시 시스템에 적합하다.
부화소의 트랜지스터는 OS 트랜지스터에 한정되지 않고 예를 들어 다결정 실리콘 트랜지스터이어도 좋다. 다결정 실리콘 트랜지스터를 사용하는 경우, 부화소는 p채널 트랜지스터를 포함할 수 있다. 도 28의 (A)에 도시된 부화소(15)는 3개의 p채널 트랜지스터를 포함한다. 도 28의 (B)에 도시된 부화소(16)는 2개의 p채널 트랜지스터를 포함한다.
부화소의 트랜지스터 중 일부 또는 모두는 백 게이트가 없는 트랜지스터로 하여도 좋다. 구동 트랜지스터는 백 게이트를 가진 트랜지스터가 바람직하다. 이것은, 백 게이트가 제공되면, I d-V d 특성의 포화 특성 및 전류 구동 능력을 향상시킬 수 있기 때문이다.
(실시형태 4)
실시형태 4에서는, 표시 패널의 구조예에 대하여 도 29 그리고 도 30의 (A) 및 (B)를 참조하여 설명한다.
도 29에 도시된 표시 패널(4201)에서, 기판(4001)은 소자 기판의 베이스 기판이고, 기판(4006)은 대향 기판의 베이스 기판이다.
기판(4001)에는 화소 어레이(4120), 게이트 드라이버 회로(4125), 및 단자부(4126)가 제공된다. 도 29에는, 화소 어레이(4120)에 포함되는 트랜지스터(4010), 용량 소자(4020), 및 EL 소자(4513)와, 게이트 드라이버 회로(4125)에 포함되는 트랜지스터(4011)를 예로서 도시하였다. 기판(4001) 위에, 절연층(4102, 4103, 4110, 4111, 및 4112)이 제공된다.
절연층(4102) 위에 트랜지스터(4010 및 4011)가 제공된다. 트랜지스터(4010 및 4011) 각각은 도전층(4150 및 4151), 반도체층(4152), 및 도전층(4156 및 4157)을 포함한다. 도전층(4150 및 4151)은 소스 전극 및 드레인 전극을 형성한다. 도전층(4156)은 백 게이트 전극을 형성하고, 도전층(4157)은 게이트 전극을 형성한다.
용량 소자(4020)는 절연층(4103)을 개재하여 도전층(4151)과 도전층(4021)이 서로 중첩되는 영역을 포함한다.
단자부(4126)에는 도전층(4014 및 4015)이 제공된다. 도전층(4015)은 이방성 도전층(4019)을 통하여 FPC(4018)에 포함되는 단자에 전기적으로 접속된다. 도전층(4015)은 도전층(4014)에 전기적으로 접속된다. 도전층(4014)은 단자를 형성하고, 도전층(4015)은 리드 배선을 형성한다.
반도체층(4152)은 채널 형성 영역을 포함한다. 반도체층(4152)은 예를 들어, 금속 산화물층 또는 실리콘층이다.
예를 들어 반도체층(4152)이 금속 산화물층인 경우, 금속 산화물층은 인듐(In) 및 아연(Zn) 중 적어도 하나를 포함하는 것이 바람직하다. 이러한 금속 산화물의 대표적인 예에는, In 산화물, Zn 산화물, In-Zn 산화물, 및 In-M-Zn 산화물(원소 M은 Al, Ti, Ga, Y, Zr, La, Ce, Nd, 또는 Hf)이 포함된다.
트랜지스터(4010 및 4011)가 OS 트랜지스터인 경우, 반도체층(4152)은 예를 들어, 1층 내지 3층의 금속 산화물층이다.
도전층(4030)은 절연층(4112) 위에 제공된다. 격벽(4510)은 도전층(4030) 및 절연층(4112) 위에 제공된다. 발광층(4511)과 도전층(4031)의 적층은 격벽(4510) 위에 제공된다. 격벽(4510)은 유기 절연 재료 또는 무기 절연 재료를 사용하여 형성된다. 격벽은, 감광성 수지 재료를 사용하여 도전층(4030) 위에 개구를 가지도록 형성되어, 상기 개구의 측면이 연속된 곡률을 가진 경사면으로서 형성되는 것이 특히 바람직하다.
EL 소자(4513)는 도전층(4030), 발광층(4511), 및 도전층(4031)의 적층으로 형성된다. 도전층(4030)은 화소 전극이고, 도전층(4031)은 공통 전극이다. 발광층(4511)은 단층이어도 좋고 적층이어도 좋다.
EL 소자(4513)로의 산소, 수소, 수분, 또는 이산화탄소 등의 침입을 방지하기 위하여 도전층(4031) 및 격벽(4510) 위에 보호층을 형성하여도 좋다. 보호층으로서, 질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 질화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 또는 DLC(diamond like carbon) 등을 사용할 수 있다.
기판(4006)은 실란트(4005)로 기판(4001)에 고정된다. 기판(4001)과 기판(4006) 사이의 실란트(4005)로 밀봉된 공간은 충전재(4514)로 충전된다. 충전재(4514)로서는, 질소 또는 아르곤 등의 불활성 가스 이외에, 자외선 경화 수지 또는 열경화 수지를 사용할 수 있고, 예를 들어, 폴리바이닐클로라이드(PVC), 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 실리콘(silicone) 수지, 폴리바이닐 뷰티랄(PVB), 에틸렌 바이닐아세테이트(EVA) 등을 사용할 수 있다. 충전재(4514)에 건조제가 포함되어도 좋다. 실란트(4005)로서, 유리 프릿 등의 유리 재료, 또는 2성분 혼합형 수지 등의 실온에서 경화될 수 있는 수지, 광 경화 수지, 및 열 경화 수지 등이 사용될 수 있다. 실란트(4005)에 건조제가 포함되어도 좋다.
컬러필터층, 블랙 매트릭스층, 편광판, 원 편광판(타원 편광판을 포함함), 또는 위상차판(1/4 파장판 또는 1/2 파장판) 등을 적절히 제공하여도 좋다. 이들 구성요소는 표시 패널(4201)이 톱 이미션형이면 기판(4006) 측에 제공하고, 표시 패널(4201)이 보텀 이미션형이면 기판(4001) 측에 제공하면 좋다.
표시 패널의 다른 구조예를 도 30의 (A) 및 (B)에 도시하였다. 도 30의 (A)에 도시된 표시 패널(4202) 및 도 30의 (B)에 도시된 표시 패널(4203)은 트랜지스터의 구조가 표시 패널(4201)과 다르다. 표시 패널(4202)의 트랜지스터(4010 및 4011)는 톱 게이트형이다. 표시 패널(4203)의 트랜지스터(4010 및 4011)는 백 게이트 전극을 가진 톱 게이트형이다.
(실시형태 5)
본 명세서 등에 개시(開示)되는 표시 시스템은 다양한 전자 기기의 표시부에 사용할 수 있다. 표시부의 휘도는 본 명세서 등에 개시되는 SD-IC에 의하여 보정될 수 있으므로, 계조 데이터의 비트수, 화면의 크기, 및 화소수를 쉽게 증가시킬 수 있다. 전자 기기의 예에는 텔레비전 수신기(이하, TV 장치), 가상 현실(VR) 헤드 마운트 디스플레이, 의료용 표시 장치(화상 진단 장치의 표시 장치), 디지털 사이니지, 항공기, 선박, 자동차, 또는 기계 등의 조작을 모의 실험하는 시뮬레이터, 디지털 카메라, 디지털 비디오 카메라, 모바일 기기(예를 들어, 태블릿 단말, 스마트폰, 또는 게임기), 및 웨어러블 기기가 포함된다.
표시 시스템이 제공된 전자 기기의 몇 가지 구체적인 예에 대하여, 도 31의 (A) 내지 (D), 도 32의 (A) 내지 (C), 및 도 33의 (A) 및 (B)를 참조하여 이하에 설명한다.
도 31의 (A)에 도시된 TV 장치(2010)는 표시부(2011), 하우징(2013), 및 지지대(2015) 등을 포함한다. TV 장치(2010)는 예를 들어, 30인치 내지 110인치의 8K TV 장치이다.
도 31의 (B)에 도시된 표시 장치(2020)는 표시부(2021), 하우징(2023), 및 지지대(2025) 등을 포함한다. 표시 장치(2020)는 컴퓨터 또는 게임기 등의 모니터로서 사용할 수 있다. 표시 장치(2020)에 텔레비전 방송을 위한 수신기가 포함되면, 표시 장치(2020)는 텔레비전(TV) 수신기로서 이용할 수 있다.
도 31의 (C) 및 (D)는 의료용 표시 장치의 구조예를 도시한 것이다. 도 31의 (C)에 도시된 의료용 표시 장치(2040)는 표시부(2041), 하우징(2043), 및 지지부(2045)를 포함한다. 지지부(2045)는 의료용 표시 장치(2040)를 천장 또는 벽 등에 고정시킬 수 있다. 예를 들어, 의료용 표시 장치(2040)는 수술실 또는 집중 치료실 등에 설치된다. 표시부(2041)는 수술야(surgical field) 또는 환부의 화상, 환자 정보(예를 들어, 심전도 또는 혈압), 또는 의료용 화상(예를 들어, X선 화상 또는 MRI 화상)을 표시한다.
도 31의 (D)에 도시된 의료용 표시 장치(2050)는 표시부(2051), 하우징(2053), 및 지지대(2055)를 포함한다. 의료용 표시 장치(2050)는 고정형 표시 장치이고, 예를 들어 의료용 화상 진단에 사용된다. 하우징(2053)은 지지대(2055)에 회전 가능하게 장착되고, 표시부(2253)는 표시하는 화상에 따라 수평(가로 방향) 위치 또는 수직(세로 방향) 위치로 회전된다.
도 32의 (A)에 나타낸 정보 단말(2110)은 표시부(2111), 하우징(2113), 광학 센서(2114), 카메라(2115), 및 조작 버튼(2116)을 포함한다. 정보 단말(2110)은 음성 통화, 카메라(2115)를 사용한 영상 통화, 이메일, 일정 관리표, 인터넷 통신, 및 음악 재생 등의 기능을 가진다. 예를 들어, 전자 교과서의 데이터가 저장되는 정보 단말(2110)은 디지털 교과서 리더로서 사용할 수 있다.
표시부(2111)는 터치 센서 장치가 포함되는 표시 시스템을 포함한다. 스타일러스 펜(2117)(또는 전자 펜) 또는 손가락 등이 정보 단말(2110)의 화면을 터치할 때, 정보 단말(2110)을 조작할 수 있다. 표시부(2111)의 밝기 또는 색조 등은 광학 센서(2114)에 의하여 검출되는 환경 광의 데이터에 기초하여 변경할 수 있다. 예로서 이하에 설명되는 전자 기기의 표시부는 표시부(2111)와 비슷한 기능을 가진다.
도 32의 (B)의 퍼스널 컴퓨터(PC)(2130)는 표시부(2131), 하우징(2133), 광학 센서(2134), 카메라(2135), 및 키보드(2136)를 포함한다. 표시부(2131)는 터치 센서 장치가 포함되는 표시 시스템을 포함하고, 표시부(2111)와 비슷한 기능을 가진다. 키보드(2136)는 하우징(2133)으로부터 탈착할 수 있다. 키보드(2136)를 하우징(2133)에 장착할 때, PC(2130)는 노트북형 PC로서 사용할 수 있다. 키보드(2136)를 하우징(2133)에서 떼었을 때, PC(2130)는 태블릿 PC로서 사용할 수 있다.
도 32의 (C)에 나타낸 스마트폰(2150)은 표시부(2151), 하우징(2153), 광학 센서(2154), 마이크로폰(2156), 스피커(2157), 및 조작 버튼(2158)을 포함한다. 표시부(2151)는 터치 센서가 포함되는 표시 시스템을 포함하고, 표시부(2111)와 비슷한 기능을 가진다. 카메라 등은 하우징(2153)의 이면(back side)에 제공된다. 스마트폰(2150)은 정보 단말(2110)과 비슷한 기능을 가진다.
도 33의 (A)는 차량용 전자 기기의 구조예를 도시한 것이다. 예를 들어 자동차(2200)에는 내비게이션 시스템(2210), 리어 뷰 모니터(rearview monitor)(2220), 및 뒷좌석 모니터(2230) 등이 제공된다. 도 33의 (A)는 뒷좌석으로부터 본, 자동차(2200)의 내부를 모식적으로 도시한 것이다.
리어 뷰 모니터(2220)는 리어 뷰 미러(내부 리어 뷰 미러라고도 함)로서 기능한다. 리어 뷰 모니터(2220)는 표시부(2221), 하우징(2223), 및 조인트(2225)를 포함한다. 표시부(2221)는 화면의 방향을 변경할 수 있도록 조인트(2225)에 의하여 자동차 내부에 설치된다. 자동차(2200)에는 자체의 후방의 영역의 화상을 촬영하는 카메라가 제공되고, 이 카메라로 촬영된 화상은 리어 뷰 모니터(2220)로 실시간으로 표시된다. 내비게이션 시스템(2210)은 자동차(2200)가 후진할 때 이 카메라의 화상을 표시하는 기능을 가져도 좋다.
뒷좌석 모니터(2230)는 표시부(2231) 및 하우징(2233)을 포함한다. 하우징(2233)은 앞좌석의 헤드레스트(2235)의 샤프트에 고정하기 위한 장착부를 포함한다. 뒷좌석 모니터(2230)는 예를 들어 내비게이션 시스템(2210)의 영상, TV 방송의 화상, 또는 기록 매체(예를 들어 DVD 또는 SD 카드)에 저장된 영상 콘텐츠 등을 표시한다.
도 33의 (B)에 나타낸 디지털 사이니지(2300)는 표시부(2301), 하우징(2303), 및 스피커(2305)를 포함한다. 디지털 사이니지(2300)는 예를 들어, 역, 공항, 해항, 다양한 시설(예를 들어, 전시장, 경기장, 극장, 및 미술관)에서 안내도를 표시하기 위한 표시 시스템 또는 병원 또는 은행 등의 대기자 명단을 표시하기 위한 표시 시스템으로서 사용할 수 있다.
(실시예 1)
실시형태 2의 SD-IC(200)를 제작하고 웨이퍼 테스트를 실시하였다. SD-IC(200)의 베이스 기판은 실리콘 웨이퍼 베이스이다. 웨이퍼 테스트에서, 전류 생성부(258)의 성능을 확인하기 위하여, CSN부(202)를 테스트 모드에서 동작하고 신호 CMDO[11:0]을 취득하였다. 도 34는 신호 CMDO[3:0]의 분석 결과를 나타낸 것이다.
[표 3]
Figure pct00003
표 3은 SD-IC(200)의 사양을 나타낸 것이다. CSN부(202)에는, 180개의 CM 회로(245)(도 11 참조)가 제공된다. A/D 회로(243)는 12비트의 A/D 회로이다. 전류 생성부(258)의 용량 소자(Ct)의 용량은 1pF이다.
또한 제작된 SD-IC(200)에서는, ASW부(252)에 스위치(S34)가 제공되지 않고, LOG/LS부(254)에 인버터 회로(63) 및 레벨 시프트 회로(68)가 제공되지 않는다(도 14 참조).
CSN부(202)를 테스트 모드로 동작하고 신호 CMDO[3:0]을 측정하였다. I/V 회로(241)의 검출 모드를 3입력 차동 검출 모드로 설정하였다. A/D 회로(243)의 콤퍼레이터(43)에 신호 DACO를 입력하였다. D/A 회로(278)의 참조 전압은 1V(=CMVRD1) 및 4V(=CMVRD2)로 하였다.
전류 IRFINT(내부에서 생성되는 전류)는 전류 TIREF로서 사용하였다. 전압 CMVRI는 4V이다. 노드 Nt에 전압 CMVRC를 입력하였다. 전압 CMVRC를 4V 내지 7V에서 16단계(0.1875V의 증분으로) 변화시켜 전류 IRFINT를 변화시켰다. 각 전류 IRFINT에 대하여 테스트 모드로 CSN부(202)를 동작시키고, 신호 CMDO[3:0]을 취득하였다. 도 34는 전압 CMVRC에 대한 CM 회로(245[176] 내지 245[180])의 출력 데이터(ADO[11:0])의 값을 나타낸 것이다. 도 34의 세로축의 값은 CM 회로(245[176] 내지 245[180])에 의하여 검출된 전류 IRFINT의 값에 대응한다.
도 34는, 용량 소자(Ct)의 전하 및 입력 전압 CMVRC로 전류 IRFINT를 제어함으로써, 전류 생성부(258)가 넓은 출력 전류 범위를 실현하고 출력 전류의 값을 정확하게 조정할 수 있는 것을 나타낸다. 따라서, 전류 생성부(258)가 SD-IC(200)에 포함되면, 복수의 CM 회로(245)를 정확하게 검사할 수 있다.
10, 11, 12, 15, 16: 부화소, 20: 화소, 41: 증폭 회로, 43: 콤퍼레이터, 44, 45, 49, 60: 플립플롭, 46: 인버터 회로, 47: 실렉터, 48: 3상태(TRI) 버퍼 회로, 53: TRI 버퍼 회로, 62: OR 회로, 63: 인버터 회로, 64: AND 회로, 67, 68, 69: 레벨 시프트 회로, 100: IC, 110: 전류 전압 변환부, 112: 샘플 홀드(sample-and-hold)부, 113: 아날로그 디지털 변환부, 114: 출력 드라이버, 117: 스위치부, 118: 시프트 레지스터, 121: 레벨 시프트부, 122, 123: 로직부, 124: 로직/레벨 시프터(LOG/LS)부, 125: 전류 생성 회로, 125a: 지연 회로, 128: 스위치 매트릭스, 129: 스위치부, 130: 전류 전압 변환 회로(I/V 회로), 131: 증폭 회로, 132: 샘플 홀드 회로(S/H 회로), 133: 아날로그 디지털 변환 회로(A/D 회로), 134: 버퍼 회로, 135: 레지스터, 137: 스위치 매트릭스, 139: 스위치 회로, 140: CM 회로, 160: 회로, 161: 레벨 시프터, 162: OR 회로, 163: 레지스터, 168: 시프트 레지스터, 200: 소스 드라이버 IC(SD-IC), 201: 소스 드라이버(SDR)부, 202: 전류 검출(CSN)부, 210: 리시버, 211: 로직부, 212: 시프트 레지스터, 214: 래치부, 215: 래치부, 216: 레벨 시프트부, 217: 디지털 아날로그 변환부(D/A부), 218: 증폭 회로, 224, 225: 래치 회로, 226: 레벨 시프터, 227: 디지털 아날로그 변환 회로(D/A 회로), 228: 증폭 회로, 230: 아날로그 스위치(ASW)부, 231: I/V(전류 전압 변환)부, 232: 샘플 홀드(S/H)부, 233: 아날로그 디지털 변환부(A/D부), 235: 출력 드라이버, 236: 버퍼부, 237: 시프트 레지스터, 240: 스위치 매트릭스, 241: I/V 회로, 241S: 적분 회로, 241D: 차동 적분 회로, 242: S/H 회로, 243: A/D 회로, 245: CM 회로, 250: 스위치 매트릭스, 251: ASW부, 252: ASW부, 253: 버퍼부, 254: LOG/LS부, 255: 시프트 레지스터, 258: 전류 생성부, 258a: 지연 회로, 258A, 258B, 259, 260, 261: ASW 회로, 258G: 전류 생성 회로, 269: 멀티플렉서(MUX), 270: 레벨 시프트부, 271: 설정 레지스터, 272: 디코더, 274, 275: 실렉터, 277: 카운터, 278: D/A 회로, 500: 표시 시스템, 510: 프로세서, 512: 실행 유닛, 513: 메모리 장치, 515: 디스플레이 컨트롤러, 516: 화상 프로세서, 517: 타이밍 컨트롤러, 518: 메모리 장치, 520: 표시 패널, 521: 화소 어레이, 522: 주변 회로, 523D, 523U: 스위치 회로, 524L, 524R: 게이트 드라이버 회로, 531, 532: 회로, 551, 552, 553, 554: 화소 어레이, 2010: TV 장치, 2011: 표시부, 2013: 하우징, 2015: 지지대, 2020: 표시 장치, 2021: 표시부, 2023: 하우징, 2025: 지지대, 2040: 의료용 표시 장치, 2041: 표시부, 2043: 하우징, 2045: 지지부, 2050: 의료용 표시 장치, 2051: 표시부, 2053: 하우징, 2055: 지지대, 2110: 정보 단말, 2111: 표시부, 2113: 하우징, 2114: 광학 센서, 2115: 카메라, 2116: 조작 버튼, 2117: 스타일러스 펜, 2130: 퍼스널 컴퓨터(PC), 2131: 표시부, 2131: 하우징, 2133: 하우징, 2134: 광학 센서, 2135: 카메라, 2136: 키보드, 2150: 스마트폰, 2151: 표시부, 2153: 하우징, 2154: 광학 센서, 2156: 마이크로폰, 2157: 스피커, 2158: 조작 버튼, 2200: 자동차, 2210: 내비게이션 시스템, 2220: 리어 뷰 모니터(rearview monitor), 2221: 표시부, 2223: 하우징, 2225: 조인트, 2230: 뒷좌석 모니터, 2231: 표시부, 2233: 하우징, 2235: 헤드레스트, 2300: 디지털 사이니지, 2301: 표시부, 2303: 하우징, 2305: 스피커, 4001: 기판, 4005: 실란트, 4006: 기판, 4010, 4011: 트랜지스터, 4014, 4015, 4021, 4030, 4031, 4156, 4157, 4150, 4151: 도전층, 4018: FPC, 4019: 이방성 도전층, 4020: 용량 소자, 4102, 4103, 4110, 4111, 4112: 절연층, 4120: 화소 어레이, 4125: 게이트 드라이버 회로, 4126: 단자부, 4152: 반도체층, 4201, 4202, 4203: 표시 패널, 4510: 격벽, 4511: 발광층, 4513: EL(electroluminescent) 소자, 4514: 충전재, P11, P12, PAIO, PDI, PDO1, PDO2, PI, PM, PMV1, PMV2, PS, PVP, PVR1, PVR2, PVR3, PVR4: 핀, B0, B1, B2, B3, B10, B11, B12, B20, B21, INM, INP, INP1, INP2, MO, OTA, OT131: 단자, N81, N82, N132, Nsh, Nt, Nta, Ntb: 노드, S11, S12, S13, S14, S15, S16, S17, S18, S21, S22, S23, S24, S25, S26, S27, S28, S30, S31, S32, S33, S34, S35, S41, S42, SW71, SW72, SW73, SW74, SW75, SW76, SW81, SW82, SW83, SW84, SW85, SW86, SW87, SW88, SWiv, SWsh, SWt, SWtb: 스위치, Civ, Csh, Ct, C41, C42, Cn10, Cn11, Cn12, Cn81, Cn82, CS1, CS2, CS3: 용량 소자, ANL, ML, TM0, TM1, TM2, TM3, TM81, TM82: 배선, GL1, GL1a, GL1b, GL2: 게이트선, SL1, SL1a, SL1b: 소스선, DE1, DE2, DE3: EL 소자, M11, M12, M13, M14, M15, M16, M24, M25, M26, MD1, MD2, MD3, MM1, MM2, MS1, MS2, MS3: 트랜지스터
본 출원은 2017년 3월 7일에 일본 특허청에 출원된 일련 번호 2017-043102의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

Claims (19)

  1. IC로서,
    제 1 핀;
    제 2 핀;
    상기 제 1 핀을 흐르는 전류를 검출하는 제 1 전류 검출 회로;
    상기 제 2 핀을 흐르는 전류를 검출하는 제 2 전류 검출 회로; 및
    용량 소자를 포함하는 전류 생성 회로를 포함하고,
    상기 전류 생성 회로는 상기 용량 소자에 의하여 유지된 전하량에 대응하는 제 1 참조 전류를 생성하고,
    상기 제 1 참조 전류는 상기 제 1 전류 검출 회로 및 상기 제 2 전류 검출 회로를 테스트하기 위하여 상기 제 1 전류 검출 회로 및 상기 제 2 전류 검출 회로에 연속적으로 입력되는, IC.
  2. 제 1 항에 있어서,
    상기 전류 생성 회로는 제 1 스위치, 제 2 스위치, 제 1 노드, 및 제 2 노드를 포함하고,
    제 1 전압이 상기 용량 소자의 제 1 단자에 입력되고,
    제 2 전압이 상기 제 1 노드에 입력되고,
    상기 제 1 스위치는 상기 제 1 노드와 상기 용량 소자의 제 2 단자 사이의 전기적 연속성을 제어하고,
    상기 제 2 스위치는 상기 제 2 노드와 상기 용량 소자의 상기 제 2 단자 사이의 전기적 연속성을 제어하고,
    상기 전류 생성 회로는 상기 제 2 노드를 흐르는 전류를 상기 제 1 참조 전류로서 출력하는, IC.
  3. IC로서,
    제 1 내지 제 K(K는 2 이상의 정수(整數)) 핀;
    제 1 내지 제 N(N은 2 이상의 정수) 전류 검출 회로; 및
    제 1 용량 소자를 포함하는 전류 생성 회로를 포함하고,
    제 j(j는 1 이상 N 이하의 정수) 전류 검출 회로가 제 j 핀을 흐르는 전류를 검출하고,
    상기 전류 생성 회로는 상기 제 1 용량 소자에 의하여 유지된 전하량에 대응하는 참조 전류를 생성하고,
    상기 참조 전류는 상기 제 1 내지 상기 제 N 전류 검출 회로를 테스트하기 위하여 상기 제 1 내지 상기 제 N 전류 검출 회로에 연속적으로 입력되는, IC.
  4. 제 3 항에 있어서,
    제 1 회로;
    제 2 회로;
    제 3 회로; 및
    배선을 더 포함하고,
    상기 제 1 회로는 상기 제 j 핀과 상기 제 j 전류 검출 회로 사이의 전기적 연속성을 제어하고,
    상기 제 2 회로는 상기 배선으로의 상기 참조 전류의 입력을 제어하고,
    상기 제 3 회로는 상기 제 1 내지 상기 제 K 핀으로부터, 상기 배선에 전기적으로 접속되는 하나의 핀을 선택하는, IC.
  5. 제 3 항에 있어서,
    상기 전류 생성 회로는 제 1 스위치, 제 2 스위치, 제 1 노드, 및 제 2 노드를 포함하고,
    제 1 전압이 상기 제 1 용량 소자의 제 1 단자에 입력되고,
    제 2 전압이 상기 제 1 노드에 입력되고,
    상기 제 1 스위치는 상기 제 1 노드와 상기 제 1 용량 소자의 제 2 단자 사이의 전기적 연속성을 제어하고,
    상기 제 2 스위치는 상기 제 2 노드와 상기 제 1 용량 소자의 상기 제 2 단자 사이의 전기적 연속성을 제어하고,
    상기 전류 생성 회로는 상기 제 2 노드를 흐르는 전류를 상기 참조 전류로서 출력하는, IC.
  6. 제 3 항에 있어서,
    상기 전류 생성 회로는 제 1 스위치, 제 2 스위치, 제 1 노드, 제 2 노드, 제 3 노드, 제 1 선택 회로, 및 제 2 선택 회로를 포함하고,
    제 1 전압이 상기 제 1 용량 소자의 제 1 단자에 입력되고,
    상기 제 1 스위치는 상기 제 1 노드와 상기 제 1 용량 소자의 제 2 단자 사이의 전기적 연속성을 제어하고,
    상기 제 2 스위치는 상기 제 2 노드와 상기 제 1 용량 소자의 상기 제 2 단자 사이의 전기적 연속성을 제어하고,
    상기 제 1 선택 회로는 복수의 전압으로부터 하나의 전압을 선택하고 선택한 상기 전압을 상기 제 1 노드에 입력하고,
    상기 제 2 선택 회로는 상기 제 1 노드 및 상기 제 2 노드로부터 하나의 노드를 선택하고,
    선택한 상기 노드를 흐르는 전류가 참조 전류로서 출력되는, IC.
  7. 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 내지 상기 제 N 전류 검출 회로의 각각이 전류 전압 변환 회로를 포함하고,
    상기 전류 전압 변환 회로는 증폭 회로, 제 2 용량 소자, 및 제 3 스위치를 포함하고,
    상기 증폭 회로는 반전 입력 단자, 제 1 비반전 입력 단자, 제 2 비반전 입력 단자, 및 출력 단자를 포함한다. 상기 제 2 용량 소자의 제 1 단자 및 제 2 단자가 각각 상기 반전 입력 단자 및 상기 출력 단자에 전기적으로 접속되고,
    상기 제 3 스위치는 상기 반전 입력 단자와 상기 출력 단자 사이의 전기적 연속성을 제어하는, IC.
  8. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 내지 상기 제 N 전류 검출 회로의 각각이 전류 전압 변환 회로를 포함하고,
    상기 전류 전압 변환 회로는 증폭 회로, 제 2 용량 소자, 및 제 3 스위치를 포함하고,
    상기 증폭 회로는 반전 입력 단자, 제 1 비반전 입력 단자, 제 2 비반전 입력 단자, 및 출력 단자를 포함하고,
    상기 증폭 회로는 상기 반전 입력 단자의 전압과, 상기 제 1 비반전 입력 단자와 상기 제 2 비반전 입력 단자의 전압의 평균 전압과의 차분을 증폭하고,
    상기 제 2 용량 소자의 제 1 단자 및 제 2 단자가 상기 반전 입력 단자 및 상기 출력 단자에 전기적으로 접속되고,
    상기 제 3 스위치는 상기 반전 입력 단자와 상기 출력 단자 사이의 전기적 연속성을 제어하는, IC.
  9. 제 7 항에 있어서,
    상기 전류 전압 변환 회로의 상기 제 3 스위치는 제 1 신호쌍에 의하여 제어되고,
    상기 전류 생성 회로는 지연 회로를 포함하고,
    상기 지연 회로는 상기 제 1 신호쌍을 지연시켜 제 2 신호쌍을 생성하고 상기 제 2 신호쌍을 지연시켜 제 3 신호쌍을 생성하고,
    상기 전류 생성 회로의 상기 제 1 스위치 및 상기 제 2 스위치는 각각 상기 제 2 신호쌍 및 상기 제 3 신호쌍에 의하여 제어되는, IC.
  10. 제 7 항에 있어서,
    상기 제 1 내지 상기 제 N 전류 검출 회로의 각각이 샘플 홀드 회로 및 아날로그 디지털 변환 회로를 포함하고,
    상기 샘플 홀드 회로는 상기 전류 전압 변환 회로의 출력 전압을 유지하고,
    상기 아날로그 디지털 변환 회로는 상기 샘플 홀드 회로에 의하여 유지된 상기 전압을 디지털 데이터로 변환하는, IC.
  11. IC로서,
    2N개(N은 1 이상의 정수)의 제 1 핀[1] 내지 [2N];
    제 2 핀;
    제 1 배선;
    제 2 배선;
    N개의 검출 회로[1] 내지 [N];
    제 1 스위치 회로;
    제 2 스위치 회로;
    제 3 스위치 회로; 및
    전류 생성 회로를 포함하고,
    상기 전류 생성 회로는 제 1 용량 소자, 제 1 스위치, 제 2 스위치, 제 1 노드, 제 2 노드, 제 3 노드, 제 4 노드, 제 1 선택 회로, 및 제 2 선택 회로를 포함하고,
    상기 제 1 용량 소자의 제 1 단자가 상기 제 2 핀에 전기적으로 접속되고,
    상기 제 1 스위치는 상기 제 1 노드와 상기 제 1 용량 소자의 제 2 단자 사이의 전기적 연속성을 제어하고,
    상기 제 2 스위치는 상기 제 2 노드와 상기 제 1 용량 소자의 상기 제 2 단자 사이의 전기적 연속성을 제어하고,
    상기 제 3 노드에 전류가 입력되고,
    상기 제 4 노드를 흐르는 전류가 참조 전류로서 상기 전류 생성 회로로부터 출력되고,
    상기 제 1 선택 회로는 복수의 전압으로부터 하나의 전압을 선택하고 선택한 상기 전압을 상기 제 1 노드에 입력하고,
    상기 제 2 선택 회로는 상기 제 2 노드 또는 상기 제 3 노드를 선택하고 선택한 상기 노드를 상기 제 4 노드에 전기적으로 접속하고,
    상기 제 1 스위치 회로는, 전류 검출 회로[h](h가 1 이상 N 이하)의 입력 단자[h]와 제 1 핀[2h-1] 사이의 전기적 연속성 및 상기 입력 단자[h]와 제 1 핀[2h] 사이의 전기적 연속성을 제어하고,
    상기 전류 검출 회로[h]는 상기 입력 단자[h]를 흐르는 전류를 검출하고,
    상기 제 2 스위치 회로는 상기 제 1 배선과 상기 제 4 노드 사이의 전기적 연속성 및 상기 제 2 배선과 상기 제 4 노드 사이의 전기적 연속성을 제어하고,
    상기 제 3 스위치 회로는 상기 제 1 배선과 상기 제 1 핀[2h] 사이의 전기적 연속성 및 상기 제 2 배선과 상기 제 1 핀[2h-1] 사이의 전기적 연속성을 제어하는, IC.
  12. 제 11 항에 있어서,
    상기 전류 검출 회로[h]는 전류 전압 변환 회로[h], 샘플 홀드 회로[h], 및 아날로그 디지털 변환 회로[h]를 포함하고,
    상기 전류 전압 변환 회로[h]는 증폭 회로[h], 제 2 용량 소자[h], 및 제 3 스위치[h]를 포함하고,
    상기 증폭 회로[h]는 반전 입력 단자[h], 제 1 비반전 입력 단자[h], 제 2 비반전 입력 단자[h], 및 출력 단자[h]를 포함하고,
    상기 제 2 용량 소자[h]의 제 1 단자 및 제 2 단자는 상기 반전 입력 단자[h] 및 상기 출력 단자[h]에 전기적으로 접속되고,
    상기 제 3 스위치[h]는 상기 반전 입력 단자[h]와 상기 출력 단자[h] 사이의 전기적 연속성을 제어하고,
    상기 반전 입력 단자[h]는 상기 입력 단자[h]에 전기적으로 접속되고,
    상기 증폭 회로[h]는 상기 반전 입력 단자[h]의 전압과, 상기 제 1 비반전 입력 단자[h]의 전압과 상기 제 2 비반전 입력 단자[h]의 전압의 평균 전압과의 차분을 증폭하고,
    상기 샘플 홀드 회로[h]는 상기 출력 단자[h]의 전압을 유지하고,
    상기 아날로그 디지털 변환 회로[h]는 상기 샘플 홀드 회로[h]에 의하여 유지된 상기 전압을 디지털 데이터로 변환하는, IC.
  13. 제 12 항에 있어서,
    상기 제 3 스위치[h]는 제 1 신호쌍에 의하여 제어되고,
    상기 전류 생성 회로는 지연 회로를 포함하고,
    상기 지연 회로는 상기 제 1 신호쌍을 지연시켜 제 2 신호쌍을 생성하고 상기 제 2 신호쌍을 지연시켜 제 3 신호쌍을 생성하고,
    상기 제 1 스위치는 상기 제 2 신호쌍에 의하여 제어되고,
    상기 제 2 스위치는 상기 제 3 신호쌍에 의하여 제어되는, IC.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제 1 스위치 회로는 상기 제 1 핀[2h-1]과 상기 반전 입력 단자[h] 사이의 전기적 연속성, 상기 제 1 핀[2h-1]과 상기 제 1 비반전 입력 단자[h] 사이의 전기적 연속성, 및 상기 제 1 핀[2h]과 상기 제 2 비반전 입력 단자[h] 사이의 전기적 연속성을 이루고,
    상기 제 1 스위치 회로는 상기 제 1 핀[2h]과 상기 반전 입력 단자[h] 사이의 전기적 연속성, 상기 제 1 핀[2h-1]과 상기 제 1 비반전 입력 단자[h] 사이의 전기적 연속성, 및 상기 제 1 핀[2h+1]과 상기 제 2 비반전 입력 단자[h] 사이의 전기적 연속성을 이루는, IC.
  15. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제 1 스위치 회로는 상기 반전 입력 단자[h]가 상기 제 1 핀[2h-1]과 전기적 연속성을 가지게 하고 상기 제 1 비반전 입력 단자[h] 및 상기 제 2 비반전 입력 단자[h]가 상기 제 1 핀[2h-1]과 전기적 연속성을 가지게 하고,
    상기 제 1 스위치 회로는 상기 반전 입력 단자[h]가 상기 제 1 핀[2h-1]과 전기적 연속성을 가지게 하고 상기 제 1 비반전 입력 단자[h] 및 상기 제 2 비반전 입력 단자[h]가 상기 제 1 핀[2h]과 전기적 연속성을 가지게 하고,
    상기 제 1 스위치 회로는 상기 반전 입력 단자[h]가 상기 제 1 핀[2h]과 전기적 연속성을 가지게 하고 상기 제 1 비반전 입력 단자[h] 및 상기 제 2 비반전 입력 단자[h]가 상기 제 1 핀[2h-1]과 전기적 연속성을 가지게 하고,
    상기 제 1 스위치 회로는 상기 반전 입력 단자[h]가 상기 제 1 핀[2h]과 전기적 연속성을 가지게 하고 상기 제 1 비반전 입력 단자[h] 및 상기 제 2 비반전 입력 단자[h]가 상기 제 1 핀[2h+1]과 전기적 연속성을 가지게 하는, IC.
  16. 제 11 항 내지 제 13 항에 있어서,
    상기 제 1 스위치 회로는 상기 반전 입력 단자[h]가 상기 제 1 핀[2h-1]과 전기적 연속성을 가지게 하고 상기 제 1 비반전 입력 단자[h] 및 상기 제 2 비반전 입력 단자[h]가 상기 제 2 핀과 전기적 연속성을 가지게 하고,
    상기 제 1 스위치 회로는 상기 반전 입력 단자[h]가 상기 제 1 핀[2h]과 전기적 연속성을 가지게 하고 상기 제 1 비반전 입력 단자[h] 및 상기 제 2 비반전 입력 단자[h]가 상기 제 2 핀과 전기적 연속성을 가지게 하는, IC.
  17. 드라이버 IC로서,
    제 11 항 내지 제 13 항 중 어느 한 항에 따른 IC에 드라이버부가 제공되고,
    상기 드라이버부는 상기 IC의 외부로부터 입력된 화상 신호를 처리하고 계조 신호를 생성하는, 드라이버 IC.
  18. 표시 시스템으로서,
    제 17 항에 따른 드라이버 IC; 및
    화소 어레이를 포함하고,
    상기 드라이버 IC는 상기 화소 어레이에 상기 계조 신호를 송신하는, 표시 시스템.
  19. 전자 기기로서,
    표시부를 포함하고,
    상기 표시부는 제 17 항에 따른 드라이버 IC, 및 화소 어레이를 포함하고,
    상기 드라이버 IC는 상기 화소 어레이에 상기 계조 신호를 입력하는, 전자 기기.
KR1020197024862A 2017-03-07 2018-02-28 Ic, 드라이버 ic, 표시 시스템, 및 전자 기기 KR20190125311A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017043102 2017-03-07
JPJP-P-2017-043102 2017-03-07
PCT/IB2018/051254 WO2018163021A1 (en) 2017-03-07 2018-02-28 Ic, driver ic, display system, and electronic device

Publications (1)

Publication Number Publication Date
KR20190125311A true KR20190125311A (ko) 2019-11-06

Family

ID=63448178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197024862A KR20190125311A (ko) 2017-03-07 2018-02-28 Ic, 드라이버 ic, 표시 시스템, 및 전자 기기

Country Status (6)

Country Link
US (1) US11011087B2 (ko)
JP (1) JP7083666B2 (ko)
KR (1) KR20190125311A (ko)
CN (1) CN110383098B (ko)
DE (1) DE112018001207T5 (ko)
WO (1) WO2018163021A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102530011B1 (ko) * 2018-10-11 2023-05-10 삼성디스플레이 주식회사 비교기 및 이를 포함하는 수신기
KR20200063720A (ko) * 2018-11-28 2020-06-05 엘지디스플레이 주식회사 데이터 구동부와 그를 포함한 유기발광 표시장치
JP7374586B2 (ja) * 2019-01-17 2023-11-07 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
DE102019106527A1 (de) 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum betrieb einer optischen anzeigevorrichtung und optische anzeigevorrichtung
US11341878B2 (en) * 2019-03-21 2022-05-24 Samsung Display Co., Ltd. Display panel and method of testing display panel
DE102019122474B9 (de) 2019-08-21 2023-03-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Ansteuerverfahren und anzeigevorrichtung
CN110853562A (zh) * 2019-11-14 2020-02-28 武汉华星光电技术有限公司 一种显示面板及显示装置
KR20210076626A (ko) * 2019-12-16 2021-06-24 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR20220084473A (ko) * 2020-12-14 2022-06-21 엘지디스플레이 주식회사 데이터 구동 회로 및 디스플레이 장치
JP2022189388A (ja) * 2021-06-11 2022-12-22 株式会社アドバンテスト 試験装置
CN113572172B (zh) * 2021-09-26 2022-01-25 广东电网有限责任公司东莞供电局 一种电网调度管理系统及管理控制方法

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2431683A2 (fr) * 1978-06-26 1980-02-15 Sfena Capteur asservi a sorties incrementales
JPH07131347A (ja) 1993-11-04 1995-05-19 Mitsubishi Electric Corp Ａ／ｄ変換器テスト回路及びｄ／ａ変換器テスト回路
TW408277B (en) * 1996-11-15 2000-10-11 Alps Electric Co Ltd Small current detector circuit and locator device using the same
DE69739284D1 (de) 1997-11-05 2009-04-16 St Microelectronics Srl Temperaturkorrelierter Spannungsgeneratorschaltkreis und zugehöriger Spannungsregler für die Speisung einer Speicherzelle mit einer einzigen Stromversorgung, insbesondere vom FLASH-Typ
US6476630B1 (en) * 2000-04-13 2002-11-05 Formfactor, Inc. Method for testing signal paths between an integrated circuit wafer and a wafer tester
JP3892650B2 (ja) 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
JP2003035733A (ja) 2001-07-25 2003-02-07 Shibasoku:Kk 微小容量測定装置
JP2003195813A (ja) 2001-09-07 2003-07-09 Semiconductor Energy Lab Co Ltd 発光装置
TWI221268B (en) 2001-09-07 2004-09-21 Semiconductor Energy Lab Light emitting device and method of driving the same
US20060072047A1 (en) 2002-12-06 2006-04-06 Kanetaka Sekiguchi Liquid crystal display
EP2299429B1 (en) 2003-05-14 2012-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP1793367A3 (en) 2005-12-02 2009-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4915841B2 (ja) 2006-04-20 2012-04-11 ルネサスエレクトロニクス株式会社 階調電圧発生回路、ドライバｉｃ、及び液晶表示装置
US8199074B2 (en) 2006-08-11 2012-06-12 Chimei Innolux Corporation System and method for reducing mura defects
JP2008145269A (ja) 2006-12-11 2008-06-26 Denso Corp センサ装置
JP4375579B2 (ja) 2007-02-08 2009-12-02 株式会社デンソー 容量式物理量検出装置
EP1983569A1 (en) 2007-04-19 2008-10-22 Austriamicrosystems AG Semicondutor body and method for voltage regulation
JP2009198691A (ja) 2008-02-20 2009-09-03 Eastman Kodak Co 有機ｅｌ表示モジュールおよびその製造方法
JP2009223070A (ja) 2008-03-18 2009-10-01 Eastman Kodak Co ドライバｉｃおよび有機ｅｌパネル
JP5376723B2 (ja) 2008-06-09 2013-12-25 株式会社半導体エネルギー研究所 液晶表示装置
JP2010282539A (ja) 2009-06-08 2010-12-16 Sanyo Electric Co Ltd 静電容量型タッチセンサ用の信号処理回路
US7884662B1 (en) * 2009-09-17 2011-02-08 Himax Technologies Limited Multi-channel integrator
JP5411670B2 (ja) 2009-11-25 2014-02-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 静電容量型タッチパネルの信号処理回路
JP5584103B2 (ja) 2009-12-04 2014-09-03 株式会社半導体エネルギー研究所 半導体装置
JP5295090B2 (ja) * 2009-12-18 2013-09-18 株式会社ワコム 指示体検出装置
US8373729B2 (en) * 2010-03-22 2013-02-12 Apple Inc. Kickback compensation techniques
JP4927216B1 (ja) 2010-11-12 2012-05-09 シャープ株式会社 線形素子列値推定方法、静電容量検出方法、集積回路、タッチセンサシステム、及び電子機器
JP4955116B1 (ja) 2010-12-28 2012-06-20 シャープ株式会社 タッチパネルシステムおよび電子機器
US8482266B2 (en) 2011-01-25 2013-07-09 Freescale Semiconductor, Inc. Voltage regulation circuitry and related operating methods
TWI439900B (zh) * 2011-05-12 2014-06-01 Univ Nat Chiao Tung 一種主動式觸控感測電路裝置
US9465492B2 (en) 2011-06-22 2016-10-11 Sharp Kabushiki Kaisha Touch panel system and electronic device
WO2012176638A1 (en) 2011-06-22 2012-12-27 Sharp Kabushiki Kaisha Touch panel system and electronic device
JP5539269B2 (ja) 2011-06-27 2014-07-02 シャープ株式会社 静電容量値分布検出方法、静電容量値分布検出回路、タッチセンサシステム、及び情報入出力機器
JP5350437B2 (ja) 2011-06-27 2013-11-27 シャープ株式会社 タッチセンサシステム
TWI524224B (zh) 2011-06-22 2016-03-01 夏普股份有限公司 觸控面板系統及電子機器
JP5384598B2 (ja) 2011-09-09 2014-01-08 シャープ株式会社 静電容量型タッチセンサパネル、及びこれを用いた静電容量型タッチセンサシステム、情報入出力装置
JP5329681B2 (ja) 2012-01-06 2013-10-30 シャープ株式会社 タッチパネルシステムおよび電子機器
TWI499957B (zh) 2011-06-22 2015-09-11 Sharp Kk 觸摸面板系統及電子裝置
US9830026B2 (en) 2011-06-29 2017-11-28 Sharp Kabushiki Kaisha Touch sensor system and electronic device
JP5998458B2 (ja) 2011-11-15 2016-09-28 セイコーエプソン株式会社 画素回路、電気光学装置、および電子機器
US9234943B2 (en) 2011-12-16 2016-01-12 Lear Corporation Method and system for battery current measurement calibration
KR102025722B1 (ko) 2012-05-02 2019-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 온도 센서 회로, 및 온도 센서 회로를 사용한 반도체 장치
JP6045891B2 (ja) * 2012-11-29 2016-12-14 シナプティクス・ジャパン合同会社 半導体装置及び電子機器
JP6027903B2 (ja) 2013-01-30 2016-11-16 シナプティクス・ジャパン合同会社 半導体装置
US9041453B2 (en) 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
KR102187047B1 (ko) 2013-07-10 2020-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 구동 회로, 및 표시 장치
US10073555B2 (en) * 2013-09-03 2018-09-11 Nuvoton Technology Corporation Sensing device
CN111129039B (zh) 2013-12-27 2024-04-16 株式会社半导体能源研究所 发光装置
TWI655442B (zh) 2014-05-02 2019-04-01 日商半導體能源研究所股份有限公司 輸入／輸出裝置
KR101529005B1 (ko) 2014-06-27 2015-06-16 엘지디스플레이 주식회사 구동소자의 전기적 특성을 센싱할 수 있는 유기발광 표시장치
WO2016034984A1 (en) 2014-09-05 2016-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driver ic, display device, and electronic device
JP2016057616A (ja) 2014-09-05 2016-04-21 株式会社半導体エネルギー研究所 表示パネル、入出力装置、情報処理装置
JP6633330B2 (ja) 2014-09-26 2020-01-22 株式会社半導体エネルギー研究所 半導体装置
JP6742808B2 (ja) 2015-05-29 2020-08-19 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP6500690B2 (ja) 2015-08-11 2019-04-17 富士電機株式会社 半導体物理量センサ装置
US10545612B2 (en) 2015-12-11 2020-01-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit, signal processing IC, and semiconductor device
US10957237B2 (en) 2015-12-28 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Circuit, semiconductor device, display device, electronic device, and driving method of circuit
US9984624B2 (en) 2015-12-28 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driver IC, and electronic device
CN205793589U (zh) * 2016-05-23 2016-12-07 京东方科技集团股份有限公司 一种静电保护电路、显示面板及显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
R. Yamamoto et al., "13.3-inch 8k4k 664-ppi 120-Hz 12-bit OLED Display Using Top-Gate Self-Aligned CAAC-OS FETs and 12-bit Source Driver Ics", SID Symposium Digest of Technical Papers, Vol. 47, 2016, pp. 53-56

Also Published As

Publication number Publication date
US11011087B2 (en) 2021-05-18
JP2018146585A (ja) 2018-09-20
US20200013320A1 (en) 2020-01-09
DE112018001207T5 (de) 2019-11-21
WO2018163021A1 (en) 2018-09-13
CN110383098B (zh) 2022-06-10
CN110383098A (zh) 2019-10-25
JP7083666B2 (ja) 2022-06-13

Similar Documents

Publication Publication Date Title
CN110383098B (zh) Ic、驱动ic、显示系统及电子设备
US10714004B2 (en) Semiconductor device, driver IC, and electronic device
US10078980B2 (en) Data driver, display driving circuit, and operating method of display driving circuit
JP4263153B2 (ja) 表示装置、表示装置の駆動回路およびその駆動回路用半導体デバイス
US10360826B2 (en) Systems and methods for indirect light-emitting-diode voltage sensing in an electronic display
US9727163B2 (en) Touch detection device, display device with touch detection function, and electronic apparatus
US20160189617A1 (en) Display device
US11030951B2 (en) Light-emitting display and method of driving the same
US20130063404A1 (en) Driver Circuitry for Displays
TW201329472A (zh) 線路與解多工器之缺陷檢測方法、缺陷檢測裝置、以及包含該缺陷檢測裝置之顯示面板
US11049459B2 (en) Light-emitting display and method of driving the same
US8896513B2 (en) Gamma bus amplifier offset cancellation
US7616183B2 (en) Source driving circuit of display device and source driving method thereof
US11783739B2 (en) On-chip testing architecture for display system
US10297224B2 (en) Electrooptical device, control method of electrooptical device, and electronic device
US11132978B2 (en) Gamma correction circuit, method for gamma correction, and display device including gamma correction circuit
CN110164342B (zh) 一种驱动晶体管的阈值电压侦测方法及装置、显示装置
CN113785349A (zh) 显示装置及其驱动方法
US11657742B1 (en) Circuitry for screening defective portion of display chip
US11645957B1 (en) Defective display source driver screening and repair
TW201545145A (zh) 顯示裝置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application