DE102018123875A1 - Halbleitervorrichtung und -ausrüstung - Google Patents

Halbleitervorrichtung und -ausrüstung Download PDF

Info

Publication number
DE102018123875A1
DE102018123875A1 DE102018123875.4A DE102018123875A DE102018123875A1 DE 102018123875 A1 DE102018123875 A1 DE 102018123875A1 DE 102018123875 A DE102018123875 A DE 102018123875A DE 102018123875 A1 DE102018123875 A1 DE 102018123875A1
Authority
DE
Germany
Prior art keywords
semiconductor device
circuits
circuit
column
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018123875.4A
Other languages
English (en)
Other versions
DE102018123875B4 (de
Inventor
Hiroaki Kobayashi
Atsushi Furubayashi
Katsuhito Sakurai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of DE102018123875A1 publication Critical patent/DE102018123875A1/de
Application granted granted Critical
Publication of DE102018123875B4 publication Critical patent/DE102018123875B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Abstract

Eine Halbleitervorrichtung umfasst einen Stapel aus einem ersten Chip mit einer Vielzahl von Bildelementschaltungen, die in einer Matrixform angeordnet sind, und einem zweiten Chip mit einer Vielzahl von elektrischen Schaltungen, die in einer Matrixform angeordnet sind. Eine Leiterbahn zwischen einem Halbleiterbauelement, das die Bildelementschaltung konfiguriert, und einem Halbleiterbauelement, das die elektrische Schaltung konfiguriert, oder eine Positionsbeziehung zwischen einem Halbleiterbauelement, das die Bildelementschaltung konfiguriert, und einem Halbleiterbauelement, das die elektrische Schaltung konfiguriert, ist zwischen den elektrischen Schaltungen verschieden.

Description

  • HINTERGRUND DER ERFINDUNG
  • Technisches Gebiet
  • Die vorliegende Offenbarung betrifft eine Halbleitervorrichtung mit einem Stapel aus einer Vielzahl von Chips.
  • Stand der Technik
  • Eine Halbleitervorrichtung, die einen Stapel aus einem Chip mit einer Bildelementschaltung und einem Chip mit einer elektrischen Schaltung aufweist, kann als eine Abbildungsvorrichtung verwendet werden, die dazu eingerichtet ist, ein Signal von der Bildelementschaltung zu verarbeiten, das für stark verbesserte Werte der Abbildungsvorrichtung verwendet werden kann. Die Druckschrift JP 2012-104684 A und die Druckschrift JP 2013-51674 A beschreiben, dass ein Substrat mit einer Bildelementeinheit darauf und ein Substrat mit einer Vielzahl von Säulenschaltungen darauf gestapelt sind.
  • Die Druckschrift JP 2013-51674 A offenbart lediglich die Verwendung einer mehrschichtigen Leiterstruktur für die Verbindung zwischen den Substraten, die nicht ausreichend untersucht wurde. Dementsprechend können weitere Verbesserungen bezüglich einer Leistung und Qualität einer Halbleitervorrichtung, einer Verringerung von Zeit und Kosten für eine Bereitstellung von einer Entwurfsphase bis zu einer Herstellungsphase zur Wertsteigerung der Halbleitervorrichtung erforderlich sein.
  • Die vorliegende Erfindung stellt eine vorteilhafte Technologie zur Wertsteigerung der Halbleitervorrichtung dar.
  • ERFINDUNGSZUSAMMENFASSUNG
  • Gemäß einer ersten Ausgestaltung der Erfindung umfasst eine Halbleitervorrichtung einen Stapel aus einem ersten Chip und einem zweiten Chip, wobei der erste Chip eine Vielzahl von Bildelementschaltungen aufweist, die in einer Matrixform von J Zeilen und K Spalten angeordnet sind, und der zweite Chip eine Vielzahl von elektrischen Schaltungen aufweist, die in einer Matrixform von T Zeilen und U Spalten angeordnet sind. Der erste Chip umfasst eine erste Halbleiterschicht mit einer Vielzahl von Halbleiterbauelementen, die die Vielzahl von Bildelementschaltungen konfiguriert, und eine erste Leiterstruktur mit M Leiterschichten, die die Vielzahl von Bildelementschaltungen konfiguriert. Der zweite Chip umfasst eine zweite Halbleiterschicht mit einer Vielzahl von Halbleiterbauelementen, die die Vielzahl von elektrischen Schaltungen konfiguriert, und eine zweite Leiterstruktur mit N Leiterschichten, die die Vielzahl von elektrischen Schaltungen konfiguriert. Die erste Leiterstruktur ist zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet. Die zweite Leiterstruktur ist zwischen der ersten Leiterstruktur und der zweiten Halbleiterschicht angeordnet. Ein erster leitfähiger Abschnitt, der in einer M-ten Leiterschicht der ersten Leiterstruktur aus der ersten Halbleiterschicht umfasst und mit einer Schaltung der Vielzahl von Bildelementschaltungen verbunden ist, und ein zweiter leitfähiger Abschnitt sind elektrisch verbunden, der in einer N-ten Leiterschicht der zweiten Leiterstruktur aus der zweiten Halbleiterschicht umfasst und mit einer Schaltung der Vielzahl von elektrischen Schaltungen verbunden ist. Ein dritter leitfähiger Abschnitt, der in der M-ten Leiterschicht umfasst und mit einer Schaltung der Vielzahl von Bildelementschaltungen verbunden ist, und ein vierter leitfähiger Abschnitt sind elektrisch verbunden, der in der N-ten Leiterschicht umfasst und mit einer Schaltung der Vielzahl von elektrischen Schaltungen verbunden ist. Eine kürzeste Leiterbahn von dem zweiten leitfähigen Abschnitt zu der Vielzahl von Halbleiterbauelementen, die die Vielzahl von Bildelementschaltungen konfiguriert, ist eine erste Länge, und eine kürzeste Leiterbahn von dem ersten leitfähigen Abschnitt zu der Vielzahl von Halbleiterbauelementen, die die Vielzahl von elektrischen Schaltungen konfiguriert, ist eine zweite Länge. Eine kürzeste Leiterbahn von dem vierten leitfähigen Abschnitt zu der Vielzahl von Halbleiterbauelementen, die die Vielzahl von Bildelementschaltungen konfiguriert, ist eine dritte Länge, und eine kürzeste Leiterbahn von dem dritten leitfähigen Abschnitt zu der Vielzahl von Halbleiterbauelementen, die die Vielzahl von elektrischen Schaltungen konfiguriert, ist eine vierte Länge. Eine Summe der dritten Länge und der vierten Länge ist länger als eine Summe der ersten Länge und der zweiten Länge.
  • Gemäß einer zweiten Ausgestaltung der Erfindung umfasst eine Halbleitervorrichtung einen Stapel aus einem ersten Chip und einem zweiten Chip, wobei der erste Chip eine Vielzahl von Bildelementschaltungen aufweist, die in einer Matrixform von J Zeilen und K Spalten angeordnet sind, und der zweite Chip eine Vielzahl von elektrischen Schaltungen aufweist, die in einer Matrixform von T Zeilen und U Spalten angeordnet sind. Der erste Chip umfasst eine erste Halbleiterschicht mit einer Vielzahl von Halbleiterbauelementen, die die Vielzahl von Bildelementschaltungen konfiguriert, und eine erste Leiterstruktur mit M Leiterschichten, die die Vielzahl von Bildelementschaltungen konfiguriert. Der zweite Chip umfasst eine zweite Halbleiterschicht mit einer Vielzahl von Halbleiterbauelementen, die die Vielzahl von elektrischen Schaltungen konfiguriert, und eine zweite Leiterstruktur mit N Leiterschichten, die die Vielzahl von elektrischen Schaltungen konfiguriert. Die erste Leiterstruktur ist zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet. Die zweite Leiterstruktur ist zwischen der ersten Leiterstruktur und der zweiten Halbleiterschicht angeordnet. Ein erster leitfähiger Abschnitt, der in einer M-ten Leiterschicht der ersten Leiterstruktur aus der ersten Halbleiterschicht umfasst und mit einer ersten Schaltung der Vielzahl von Bildelementschaltungen verbunden ist, und ein zweiter leitfähiger Abschnitt sind elektrisch verbunden, der in einer N-ten Leiterschicht der zweiten Leiterstruktur aus der zweiten Halbleiterschicht umfasst und mit einer zweiten Schaltung der Vielzahl von elektrischen Schaltungen verbunden ist. Eine kürzeste Leiterbahn von dem zweiten leitfähigen Abschnitt zu der Vielzahl von Halbleiterbauelementen, die die Vielzahl von Bildelementschaltungen konfiguriert, ist eine erste Länge, und eine kürzeste Leiterbahn von dem ersten leitfähigen Abschnitt zu der Vielzahl von Halbleiterbauelementen, die die Vielzahl von elektrischen Schaltungen konfiguriert, ist eine zweite Länge, wobei die erste Länge länger als die zweite Länge ist.
  • Gemäß einer dritten Ausgestaltung der Erfindung umfasst eine Halbleitervorrichtung einen Stapel aus einem ersten Chip und einem zweiten Chip, wobei der erste Chip eine Vielzahl von Bildelementschaltungen aufweist, die in einer Matrixform von J Zeilen und K Spalten angeordnet sind, und der zweite Chip eine Vielzahl von elektrischen Schaltungen aufweist, die in einer Matrixform von T Zeilen und U Spalten angeordnet sind. Der erste Chip umfasst eine erste Halbleiterschicht mit einer Vielzahl von Halbleiterbauelementen, die die Vielzahl von Bildelementschaltungen konfiguriert. Der zweite Chip umfasst eine zweite Halbleiterschicht mit einer Vielzahl von Halbleiterbauelementen, die die Vielzahl von elektrischen Schaltungen konfiguriert. Die erste Leiterstruktur ist zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet. Die zweite Leiterstruktur ist zwischen der ersten Leiterstruktur und der zweiten Halbleiterschicht angeordnet. Ein erstes Halbleiterbauelement, das eine erste elektrische Schaltung aus der Vielzahl von elektrischen Schaltungen konfiguriert, ist mit zumindest einem aus der Vielzahl von Halbleiterbauelementen, die die Vielzahl von Bildelementschaltungen konfiguriert, über eine erste Verbindungseinheit elektrisch verbunden, die die erste Leiterstruktur und die zweite Leiterstruktur konfiguriert. Ein zweites Halbleiterbauelement, das eine zweite elektrische Schaltung aus der Vielzahl von elektrischen Schaltungen konfiguriert, ist mit zumindest einem der Vielzahl von Halbleiterbauelementen über die erste Verbindungseinheit elektrisch verbunden, die die erste Leiterstruktur und die zweite Leiterstruktur konfiguriert. Ein kürzester Abstand von dem zweiten Halbleiterbauelement zu einem Halbleiterbauelement, das mit der zweiten Verbindungseinheit verbunden ist, aus der Vielzahl von Halbleiterbauelementen, die die Vielzahl von Bildelementschaltungen konfiguriert, ist länger als ein kürzester Abstand von dem ersten Halbleiterbauelement zu einem Halbleiterbauelement, das mit der ersten Verbindungseinheit verbunden ist, aus der Vielzahl von Halbleiterbauelementen, die die Vielzahl von Bildelementschaltungen konfiguriert.
  • Weitere Merkmale der vorliegenden Erfindung sind aus der nachstehenden Beschreibung exemplarischer Ausführungsbeispiele unter Bezugnahme auf die beigefügten Zeichnungen ersichtlich.
  • Figurenliste
    • Die 1A und 1B zeigen schematische Darstellungen, die eine Halbleitervorrichtung veranschaulichen.
    • Die 2A und 2B zeigen schematische Darstellungen, die eine Halbleitervorrichtung veranschaulichen.
    • 3 zeigt eine schematische Darstellung, die eine Halbleitervorrichtung veranschaulicht.
    • 4 zeigt eine schematische Darstellung, die eine Halbleitervorrichtung veranschaulicht.
    • 5 zeigt eine schematische Darstellung, die eine Halbleitervorrichtung veranschaulicht.
    • Die 6A und 6B zeigen schematische Darstellungen, die eine Halbleitervorrichtung veranschaulichen.
    • 7 zeigt eine schematische Darstellung, die eine Halbleitervorrichtung veranschaulicht.
    • 8 zeigt eine schematische Darstellung, die eine Halbleitervorrichtung veranschaulicht.
    • 9 zeigt eine schematische Darstellung, die eine Halbleitervorrichtung veranschaulicht.
  • BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
  • Ausführungsarten der vorliegenden Offenbarung sind nachstehend unter Bezugnahme auf die Zeichnung beschrieben. Gleiche Bezugszeichen beziehen sich in der nachstehenden Beschreibung und der Zeichnung auf gleiche Teile. Gemeinsame Konfigurationen sind unter gegenseitiger Bezugnahme auf die Zeichnung beschrieben, und eine wiederholte Beschreibung ähnlicher Teile, die durch ähnliche Bezugszeichen gekennzeichnet sind, ist weggelassen.
  • 1A veranschaulicht eine Halbleitervorrichtung APR. Alle oder ein Teil der Halbleitervorrichtung APR sind eine Halbleitervorrichtung ICs, die ein laminiertes Bauelement aus einem Chip 1 und einem Chip 2 ist. Die Halbleitervorrichtung APR gemäß diesem Ausführungsbeispiel ist eine photoelektrische Umwandlungsvorrichtung, die beispielsweise als Bildsensor, AF-Sensor (Autofokussensor), Lichtmesssensor oder Abstandssensor verwendet werden kann. Die Halbleitervorrichtung APR umfasst einen Stapel aus dem Chip 1 und dem Chip 2. Der Chip 1 weist eine Vielzahl von Bildelementschaltungen 10 in einer Matrixform auf. Der Chip 2 weist eine Vielzahl von elektrischen Schaltungen 20 in einer Matrixform auf.
  • Der Chip 1 umfasst eine Halbleiterschicht 11 und eine Leiterstruktur 12. Die Halbleiterschicht 11 weist eine Vielzahl von (nicht dargestellten) Halbleiterbauelementen auf, die in einer Vielzahl von Bildelementschaltungen 10 umfasst sind. Die Leiterstruktur 12 umfasst (nicht dargestellte) M Leiterschichten, die in der Vielzahl der Bildelementschaltung 10 umfasst sind, wobei M eine ganze Zahl ist. Der Chip 2 umfasst eine Halbleiterschicht 21 und eine Leiterstruktur 22. Die Halbleiterschicht 21 umfasst eine Vielzahl von (nicht dargestellten) Halbleiterbauelementen, die in einer Vielzahl von elektrischen Schaltungen 20 umfasst sind. Die Leiterstruktur 22 umfasst (nicht dargestellte) N Leiterschichten mit einer Vielzahl von elektrischen Schaltungen 20, wobei N eine ganze Zahl ist.
  • Zwischen einer Halbleiterschicht 11 und einer Halbleiterschicht 21 ist eine Leiterstruktur 12 angeordnet. Zwischen der Leiterstruktur 12 und der Halbleiterschicht 21 ist eine Leiterstruktur 22 angeordnet.
  • Die Bildelementschaltung 10 umfasst ein photoelektrisches Umwandlungselement, dessen Details nachstehend beschrieben sind, und umfasst gewöhnlich ferner ein Verstärkungselement. Die elektrische Schaltung 20 ist eine elektrische Schaltung, die dazu eingerichtet ist, die Bildelementschaltung 10 anzusteuern und ein Signal von der Bildelementschaltung 10 zu verarbeiten.
  • 1B veranschaulicht eine Ausrüstung EQP mit einer Halbleitervorrichtung APR. Eine Halbleitervorrichtung IC weist einen Bildelementfläche PX mit Bildelementen PXC auf, die eine Bildelementschaltung 10 in Matrixform umfassen. Der Bildelement-CCT kann ein photoelektrisches Umwandlungselement, ein Verstärkungselement, eine Mikrolinse und ein Farbfilter umfassen, die in die Bildelementschaltung 10 zu integrieren sind. Die Halbleitervorrichtung IC kann einen Randbereich PR aufweisen, der den Bildelementbereich PX umgibt. Der Randbereich PR kann eine Schaltung ohne die Bildelementschaltung 10 aufweisen. Die Halbleitervorrichtung APR kann zusätzlich zur Halbleitervorrichtung IC ein Gehäuse PKG umfassen, das die Halbleitervorrichtung IC unterbringt. Die Ausrüstung EQP kann zumindest eine von einem optischen System OPT, einer Steuervorrichtung CTRL, einer Verarbeitungsvorrichtung PRCS, einer Anzeigevorrichtung DSPL, einer Speichervorrichtung MMRY und einer mechanischen Vorrichtung MCHN umfassen. Die Ausrüstung EQP ist nachstehend ausführlich beschrieben.
  • Erstes Ausführungsbeispiel
  • Unter Bezugnahme auf die 2A und 2B ist nachstehend ein erstes Ausführungsbeispiel beschrieben. 2A veranschaulicht eine Anordnung einer Vielzahl von Bildelementschaltungen 10 in dem Chip 1 in einer Matrixform in J Zeilen und K Spalten. Sinnvoll ist J ≥ 100, K ≥ 100, und J ≥ 1000, K ≥ 1000 ist bevorzugter. Die Bildelementschaltung 10 weist J Zeilen auf, die die a1-te Zeile bis zur a4-ten Zeile, die b1-te Zeile bis zur b4-ten Zeile, die c1-te Zeile bis zur c4-ten Zeile, die d1-te Zeile bis zur d4-ten Zeile in dieser Reihenfolge umfassen. Die a1-te Zeile bis zur a4-ten Zeile umfasst die a1-te Zeile, die a2-te Zeile, die a3-te Zeile und die a4-te Zeile in dieser Reihenfolge, die zusammen die a-te Zeile genannt werden. Die b1-te Zeile bis zur b4-ten Zeile werden zusammen die b-te Zeile genannt, die c1-te Zeile zur c4-ten Zeile werden zusammen die c-te Zeile genannt, und die d1-te Zeile zur d4-ten Zeile werden zusammen die d-te Zeile genannt. Die a, b, c, d sind positive ganze Zahlen, wobei a < b < c < d ist. Die a1, a2, a3 und a4 sind positive ganze Zahlen, wobei a1 < a2 < a3 < a4 ist. Falls beispielsweise eine Vielzahl von in 2A dargestellten Bildelementschaltungen 10 alle Bildelementschaltungen 10 sind, ist a1 = 1, a2 = 2, a3 = 3, a4 = 4, b1 = 5, b4 = 8, c1 = 9, c4 = 12, d1 = 13 und d4 = J = 16. Die nachstehende Beschreibung geht davon aus, dass die a1-te Zeile bis zur d4-ten Zeile benachbarte Zeilen sind. Wenn die Zeilen benachbart liegen, ist a2 = 1 + a1, a3 = 1 + a2, a4 = 1 + a3 und b1 = 1 + a4, c1 = 1 + b4, d1 = 1 + c4. Dies verwehrt jedoch nicht, dass es zwischen zwei Zeilen eine nicht gezeigte Zeile gibt.
  • Die Bildelementschaltung 10 weist K Spalten auf, die die e1-te Spalte, die f1-te Spalte, die g1-te Spalte, die h1-te Spalte, die e2-te Spalte, die f2-te Spalte, die g2-te Spalte, die g2-te Spalte und die h2-te Spalte in dieser Reihenfolge umfassen. Mit anderen Worten, e1, f1, g1, h1, e2, f2, g2 und h2 sind positive ganze Zahlen, wobei e1 < f1 < g1 < h1 < e2 < f2 < g2 < h2 ist. Auch ist h2 < e3 < f3 < g3 < h3 < e4 < f4 < g4 < h4. Für den Fall, dass die in 2A dargestellte Vielzahl von Bildelementschaltungen 10 alle Bildelementschaltungen 10 sind, ist beispielsweise e1 = 1, f1 = 2, g1 = 3, h1 = 4, e2 = 5, f2 = 6, g2 = 7, h2 = 8 und h5 = K = 20. Zur Vereinfachung der Beschreibung sind die e1-te bis h5-te Zeile benachbart zueinander angeordnet. Für den Fall, dass die Spalten benachbart sind, ist f1 = 1 + e1, g1 = 1 + f1, h1 = 1 + g1, e2 = 1 + h1, e3 = 1 + h2, e4 = 1 + h3 und e5 = 1 + h4. Dies verwehrt jedoch nicht, dass sich zwischen zwei Spalten eine nicht gezeigte Spalte befindet.
  • In der nachstehenden Beschreibung ist eine Bildelementschaltung 10 der α-ten Zeile und der β-ten Zeile durch eine Bildelementschaltung 10 (α, β) dargestellt. Der Winkel, der durch Zeilen und Spalten der Bildelementschaltung 10 gebildet wird, ist nicht auf 90 Grad begrenzt, sondern kann in einem Bereich von 60 bis 120 Grad liegen, und die Zeilen und Spalten können in einer Parallelogrammmatrix angeordnet sein.
  • Zwei oder mehr Bildelementschaltungen 10 einer identischen Spalte sind mit einer Signalleitung 14 gemeinsam verbunden. Die Signalleitung 14 erstreckt sich entlang einer Richtung, in der die Bildelementschaltungen 10 einer identischen Spalte ausgerichtet sind. So sind beispielsweise die Bildelementschaltungen 10(a1, e1), 10(b1, e1), 10(c1, e1) und 10(d1, e1) der e1-ten Spalte mit einer gemeinsamen Signalleitung 14 verbunden. Obwohl alle Bildelementschaltungen 10 einer identischen Spalte mit einer Signalleitung 14 verbunden sein können, können zwei oder mehr Bildelementschaltungen 10 einer Bildelementschaltung 10 einer identischen Spalte mit einer Vielzahl von Signalleitungen 14 gemeinsam verbunden sein. So können beispielsweise die Bildelementschaltungen 10(a2, e1), 10(b2, e1), 10(c2, e1) und 10(d2, e1) der e1-ten Spalte mit einer Signalleitung 14 gemeinsam verbunden sein, die sich von der Signalleitung 14 unterscheidet, mit der die Bildelementschaltung 10(a1, e1) verbunden ist. Eine Vielzahl von Bildelementschaltungen 10, die mit einer Vielzahl von Signalleitungen 14 verbunden sind, werden nacheinander aus einer Bildelementschaltung 10 ausgewählt, um in die Signalleitung 14 gelesen und ausgelesen zu werden. Signale von den Bildelementschaltungen 10 einer identischen Spalte werden parallel zu einer Vielzahl von Signalleitungen 14 ausgelesen, um eine Geschwindigkeit der Signalauslese zu erhöhen.
  • 2B veranschaulicht eine Vielzahl von elektrischen Schaltungen 20, die in einer Matrix mit T Zeilen und U Spalten im Chip 2 angeordnet sind. Hierbei ist T < J und U < K. Sinnvoll ist T ≥ 10 und U ≥ 10, und T ≤ 1000 und U ≤ 1000 ist bevorzugter. Eine T-te Zeile der elektrischen Schaltung 20 umfasst die p-ten, die q-ten, die r-ten und die s-ten Zeilen in dieser Reihenfolge. Mit anderen Worten, p, q, r, s sind positive ganze Zahlen, wobei p < q < r < s. Zum Beispiel sind eine Vielzahl von elektrischen Schaltungen 20 gemäß 2B alle elektrischen Schaltungen 20, p = 1, q = 2, r = 3, s = T = 4. Die nachstehende Beschreibung geht davon aus, dass die p-ten bis s-ten Zeilen benachbart zueinander liegen. Falls Zeilen benachbart sind, ist q = 1 + p, r = 1 + q, s = 1 + r. Dies verwehrt jedoch nicht, dass es zwischen zwei Zeilen eine nicht gezeigte Zeile gibt.
  • Eine U Spalte der elektrischen Schaltung 20 umfasst die v-te Spalte, die w-te Spalte, die x-te Spalte, die y-te Spalte und die z-te Spalte in dieser Reihenfolge. Mit anderen Worten, v, w, x, y und z sind positive ganze Zahlen, wobei v < w < x < y < z ist. Falls beispielsweise eine Vielzahl von elektrischen Schaltungen 20 gemäß 2B alle elektrischen Schaltungen 20 sind, ist v = 1, w = 2, x = 3, y = 4, z = U = 5. Die nachstehende Beschreibung geht davon aus, dass die v-te bis z-te Spalte benachbart zueinander liegen. Wenn Spalten benachbart zueinander liegen, ist w = 1 + v, x = 1 + w, y = 1 + x, z = 1 + y. Dies verwehrt jedoch nicht, dass sich zwischen zwei Spalten eine nicht gezeigte Spalte befindet.
  • In der nachstehenden Beschreibung sind die elektrischen Schaltungen 20 der γ-ten Zeile und der δ-ten Spalte durch eine elektrische Schaltung 20(γ, δ) dargestellt. Der Winkel, der durch Zeilen und Spalten der elektrischen Schaltung 20 gebildet wird, ist nicht auf 90 Grad begrenzt, sondern kann in einem Bereich von 60 bis 120 Grad liegen, und die Zeilen und Spalten können in einer Parallelogrammmatrix angeordnet sein.
  • Falls der Chip 1 und der Chip 2 gestapelt sind, kann die Richtung einer Ausrichtung von Zeilen der elektrischen Schaltungen 20 entlang der Richtung einer Ausrichtung von Zeilen der Bildelementschaltungen 10 liegen. Auch kann die Richtung einer Ausrichtung von Spalten der elektrischen Schaltungen 20 entlang der Richtung einer Ausrichtung von Spalten der Bildelementschaltungen 10 liegen. Dadurch kann eine unnötige Verlängerung der Leiterbahnen zwischen den Bildelementschaltungen 10 und den elektrischen Schaltungen 20 vermieden werden. So kann beispielsweise der Winkel, der durch die Richtung einer Ausrichtung von Zeilen der elektrischen Schaltungen 20 und die Richtung einer Ausrichtung von Zeilen der Bildelementschaltungen 10 gebildet wird, in einem Bereich von -30 bis +30 Grad liegen und gewöhnlich gleich 0 Grad sein. Die Richtung einer Ausrichtung von Zeilen der elektrischen Schaltungen 20 orthogonal zu der Richtung einer Ausrichtung von Zeilen der Bildelementschaltungen 10 kann eine unnötige Leiterbahn zwischen Bildelementschaltungen 10 und elektrischen Schaltungen 20 verlängern, die vermieden werden sollte.
  • Die elektrischen Schaltungen 20 der v-ten Spalte umfassen die elektrische Schaltung 20(p, v) der p-ten Zeile, die elektrische Schaltung 20(q, v) der q-ten Zeile, die elektrische Schaltung 20(r, v) der r-ten Zeile und die elektrische Schaltung 20(s, v) der s-ten Zeile. Die elektrischen Schaltungen 20 der w-ten Spalte umfassen die elektrische Schaltung 20(p, w) der p-ten Zeile, die elektrische Schaltung 20(q, w) der q-ten Zeile, die elektrische Schaltung 20(r, w) der r-ten Zeile und die elektrische Schaltung 20(s, w) der s-ten Zeile.
  • Jede von einer Vielzahl von Bildelementschaltungen 10 ist mit einer von einer Vielzahl von elektrischen Schaltungen 20 verbunden. Die Leiterstruktur 12 weist eine Vielzahl von (nicht dargestellten) leitfähigen Abschnitten auf, und die Leiterstruktur 22 weist eine Vielzahl von leitfähigen Abschnitten auf. Die leitfähigen Abschnitte der Leiterstruktur 12 und die leitfähigen Abschnitte der Leiterstruktur 22 sind so verbunden, dass jede der Vielzahl von Bildelementschaltungen 10 durch die leitfähigen Abschnitte der Leiterstruktur 12 und die leitfähigen Abschnitte der Leiterstruktur 22 elektrisch mit der Vielzahl von elektrischen Schaltungen 20 verbunden werden kann.
  • Ein Satz der Bildelementschaltungen 10, die mit einer identischen elektrischen Schaltung 20 verbunden sind, ist als Bildelementgruppe 15 bezeichnet. Gemäß diesem Beispiel umfasst die Bildelementgruppe 15 J Bildelementschaltungen 10. In einer Bildelementgruppe 15 sind alle zu der einen Bildelementgruppe 15 gehörenden Bildelementschaltungen 10 mit einer identischen elektrischen Schaltung 20 verbunden. Bildelementschaltungen 10, die in anderen Bildelementgruppen 15 als der Bildelementgruppe 15 umfasst sind, sind nicht mit der identischen elektrischen Schaltung 20 verbunden. Gemäß diesem Ausführungsbeispiel ist eine Vielzahl von Bildelementschaltungen 10 von Bildelementschaltungen 10 einer identischen Spalte in einer Bildelementgruppe 15 umfasst. Gemäß diesem Ausführungsbeispiel gehören alle Bildelementschaltungen 10 einer identischen Spalte zu einer Bildelementgruppe 15. So gehören beispielsweise alle Bildelementschaltungen 10 der e1-ten Spalte zu der Bildelementgruppe 15e1. Unter Bezugnahme auf 2A wird die in der Bildelementschaltung 10 der β-ten Spalte umfasste Bildelementgruppe 15 durch eine Bildelementgruppe 15β dargestellt (wobei β e1, f1, e2 oder dergleichen ist).
  • 2B veranschaulicht, dass jede der elektrischen Schaltungen 20 mit der Bildelementgruppe 15 aus einer Vielzahl von Bildelementgruppen 15 verbunden ist, die den elektrischen Schaltungen 20 entsprechen. So ist beispielsweise die elektrische Schaltung 20(p, v) mit der Bildelementgruppe 15e1 verbunden, und die elektrische Schaltung 20(q, v) ist mit der Bildelementgruppe 15f1 verbunden. Die elektrische Schaltung 20(r, v) ist mit der Bildelementgruppe 15g1 verbunden, und die elektrische Schaltung 20(s, v) ist mit der Bildelementgruppe 15h1 verbunden. So ist beispielsweise die elektrische Schaltung 20(p, w) mit der Bildelementgruppe 15e2 verbunden, und die elektrische Schaltung 20(q, w) ist mit der Bildelementgruppe 15f2 verbunden. Die elektrische Schaltung 20(r, w) ist mit der Bildelementgruppe 15g2 verbunden, und die elektrische Schaltung 20(s, w) ist mit der Bildelementgruppe 15h2 verbunden. So ist beispielsweise die elektrische Schaltung 20(p, x) mit der Bildelementgruppe 15e3 verbunden, und die elektrische Schaltung 20(q, x) ist mit der Bildelementgruppe 15f3 verbunden. Die elektrische Schaltung 20(r, x) ist mit der Bildelementgruppe 15g3 verbunden, und die elektrische Schaltung 20(s, x) ist mit der Bildelementgruppe 15h3 verbunden.
  • Bei den in den 2A und 2B dargestellten Beispielen gehören alle Bildelementschaltungen 10 einer identischen Spalte zu einer identischen Bildelementgruppe 15. Somit sind alle Bildelementschaltungen 10 der e1-ten Spalte mit der elektrischen Schaltung 20(p, v), und alle Bildelementschaltungen 10 der f1-ten Spalte mit der elektrischen Schaltung 20(q, v) verbunden. Alle Bildelementschaltungen 10 der g1-ten Spalte sind mit der elektrischen Schaltung 20(r, v) verbunden, und alle Bildelementschaltungen 10 der h1-ten Spalte sind mit der elektrischen Schaltung 20(s, v) verbunden. Alle Bildelementschaltungen 10 der e2-ten Spalte sind mit der elektrischen Schaltung 20(p, w) verbunden, und alle Bildelementschaltungen 10 der f2-ten Spalte sind mit der elektrischen Schaltung 20(q, w) verbunden. Alle Bildelementschaltungen 10 der g2-ten Spalte sind mit der elektrischen Schaltung 20(r, w) verbunden, und alle Bildelementschaltungen 10 der h2-ten Spalte sind mit der elektrischen Schaltung 20(s, w) verbunden. Alle Bildelementschaltungen 10 der e3-ten Spalte sind mit der elektrischen Schaltung 20(p, x) verbunden, und alle Bildelementschaltungen 10 der f3-ten Spalte sind mit der elektrischen Schaltung 20(q, x) verbunden. Alle Bildelementschaltungen 10 der g3-ten Spalte sind mit der elektrischen Schaltung 20(r, x) verbunden, und alle Bildelementschaltungen 10 der h3-ten Spalte sind mit der elektrischen Schaltung 20(s, x) verbunden.
  • Weil e1 < f1 < g1 < h1, und p < q < r < s ist, nimmt bei diesem Ausführungsbeispiel die Zeilennummer der zu verbindenden elektrischen Schaltung 20 mit gleicher Spaltennummer für die elektrische Schaltung 20 mit zunehmender Spaltennummer der Bildelementschaltung 10 zu.
  • Da h1 < e2 ist, ändert sich die Spaltennummer der zu verbindenden elektrischen Schaltungen 20 (von der v-ten Spalte zur w-ten Spalte) mit zunehmender Spaltennummer der Bildelementschaltungen 10 (von der h1-ten Spalte zur e2-ten Spalte). Die Spaltennummer der Bildelementschaltungen 10, die einer elektrischen Schaltung 20 einer identischen Spaltennummer zugeordnet sind, ist e2-e1 und ist gleich zu der Zeilennummer T (T = e2 - e1) der in der identischen Spalte umfassten elektrischen Schaltungen 20. Mit anderen Worten, für jede Anzahl von Spalten von Bildelementschaltungen 10 gleich zu T ändern sich die Spalten der zu verbindenden elektrischen Schaltungen 20.
  • Gemäß diesem Ausführungsbeispiel existieren Bildelementschaltungen 10 für T - 1 Spalten zwischen zwei Bildelementschaltungen 10 (wie der e1-ten Spalte und der e2-ten Spalte), die mit den elektrische Schaltungen 20 einer identischen Zeile (wie dem p-te) und einer benachbarten Spalte (wie der v-ten Zeile und der w-ten Zeile) verbunden sind. Die Bildelementschaltungen 10 der K Spalte sind einer der elektrischen Schaltungen 20 jeder Spalte zugeordnet. Daher ist T × U = K. Um den Grad der Parallelität der Signalverarbeitung zu erhöhen, ist J ≤ K vorteilhaft. Daher ist J ≤ T × U. Weil T < J und U < K ist, ist T × U < J × K. Deshalb ist T × U - K < J × K - T × U erfüllt. Eine Umformung ergibt T × U < (J + 1) × K/2. Weil J + 1 ≈ J ist, ist daher T × U < J × K / 2. Falls das Verbindungsverfahren gemäß diesem Ausführungsbeispiel angenommen wird, ist es daher vorteilhaft, J ≤ T × U < J × K / 2 zu erfüllen.
  • 3 veranschaulicht eine planare Positionsbeziehung der Bildelementschaltungen 10 und der elektrischen Schaltungen 20. 3 veranschaulicht eine Vielzahl von Halbleiterbauelementen 100, die eine Vielzahl von Bildelementschaltungen 10 konfiguriert, und eine Vielzahl von Halbleiterbauelementen 200, die eine Vielzahl von elektrischen Schaltungen 20 konfiguriert. Es ist zu beachten, dass gemäß 3 bestimmte Halbleiterbauelemente 101 bis 106 der Halbleiterbauelemente 100, und bestimmte Halbleiterbauelemente 201 bis 206 der Halbleiterbauelemente 200 dargestellt sind. Jedes der Vielzahl von Halbleiterbauelementen 100 ist über eine Verbindungseinheit 300 elektrisch mit einem der Vielzahl von Halbleiterbauelementen 200 verbunden. Unter Bezugnahme auf 3 sind bestimmte Verbindungseinheiten 301 bis 306 aus der Vielzahl der Verbindungseinheiten 300 dargestellt, die die Halbleiterbauelemente 101 bis 106 mit den Halbleiterbauelementen 201 bis 206 verbinden.
  • Unter Bezugnahme auf 3 variiert die planare Positionsbeziehung zwischen dem Halbleiterbauelement 100 und dem Halbleiterbauelement 200, die über die Verbindungseinheit 300 mit dem Halbleiterbauelement 100 verbunden sind, entsprechend der elektrischen Schaltung 20. Dies ist nachstehend ausführlich beschrieben. Das Halbleiterbauelement 201 konfiguriert eine elektrische Schaltung 20(p, v) aus der Vielzahl der elektrischen Schaltungen 20. Das Halbleiterbauelement 201 ist elektrisch mit zumindest dem Halbleiterbauelement 101 aus der Vielzahl von Halbleiterbauelementen 100, die eine Vielzahl von Bildelementschaltungen 10 konfiguriert, über die Verbindungseinheit 301 verbunden, die eine Leiterstruktur 12 und eine Leiterstruktur 22 konfiguriert. Das Halbleiterbauelement 203 konfiguriert eine elektrische Schaltung 20(s, v) aus der Vielzahl der elektrischen Schaltungen 20. Das Halbleiterbauelement 203 ist elektrisch mit zumindest einem Halbleiterbauelement 101 aus der Vielzahl der Halbleiterbauelemente 100, die eine Vielzahl von Bildelementschaltungen 10 konfiguriert, über die Verbindungseinheit 303 verbunden, die durch die Leiterstruktur 12 und die Leiterstruktur 22 konfiguriert ist. Ein (nicht gezeigter) kürzester Abstand D1 ist von dem Halbleiterbauelement 201 über die Verbindungseinheit 301 zu dem Halbleiterbauelement 101 der Vielzahl von Halbleiterbauelementen 100 verbunden, die eine Vielzahl von Bildelementschaltungen 10 konfiguriert. Ein (nicht gezeigter) kürzester Abstand D3 ist von dem Halbleiterbauelement 203 über die Verbindungseinheit 303 zu dem Halbleiterbauelement 103 der Vielzahl von Halbleiterbauelementen 100 verbunden, die eine Vielzahl von Bildelementschaltungen 10 konfiguriert. Der Abstand D3 ist länger als der Abstand D1 (D1 < D3). Der Begriff „Abstand“ bezieht sich hier auf einen geraden Linienabstand. Obwohl das Halbleiterbauelement 100 der Bildelementschaltung 10(c1, e1) ebenfalls über die Verbindungseinheit 301 verbunden ist, ist das Halbleiterbauelement 100 kein Halbleiterbauelement 100, das in einem kürzesten Abstand von dem Halbleiterbauelement 201 angeordnet ist. So unterscheidet sich beispielsweise auch der Abstand zwischen dem Halbleiterbauelement 102 und dem Halbleiterbauelement 202 von dem Abstand zwischen dem Halbleiterbauelement 104 und dem Halbleiterbauelement 204. Der Abstand zwischen dem Halbleiterbauelement 105 und dem Halbleiterbauelement 205 hat einen Wert zwischen dem Abstand D1 und dem Abstand D3.
  • 3 zeigt dicke Linien, die Leiterbahnen zwischen den Halbleiterbauelementen 100 und den Halbleiterbauelementen 200 darstellen. Die Leiterbahnen, die die Halbleiterbauelemente 100 und die Halbleiterbauelemente 200 verbinden, können in Leiterbahnen, die die Halbleiterbauelemente 100 mit den Verbindungseinheiten 300 verbinden, und in Leiterbahnen unterteilt werden, die die Verbindungseinheiten 300 mit den Halbleiterbauelementen 200 verbinden.
  • Unter Bezugnahme auf 3 stellen die Leiterbahnen über die Verbindungseinheiten 300 zwischen dem Halbleiterbauelement 100 und den Halbleiterbauelementen 200 schematisch ein tatsächliches Größenverhältnis der Längen der Leiterbahnen dar. Die nachstehende Beschreibung konzentriert sich auf die Leiterbahn zwischen den elektrischen Schaltungen 20(p, v), 20(r, v), 20(s, v) der v-ten Spalte und den Bildelementschaltungen 10, die mit den elektrischen Schaltungen 20(p, v), 20(r, v), 20(s, v) der v-ten Spalte verbunden sind. Die kürzeste Länge der Leiterbahnen zwischen einem Halbleiterbauelement 100 und einem Halbleiterbauelement 200 unterscheidet sich zwischen den Bildelementschaltungen 10 und den elektrischen Schaltungen 20. 3 zeigt eine kürzeste Länge L1 der Leiterbahn zwischen dem Halbleiterbauelement 101 einer Bildelementschaltung 10(a1, e1) und dem Halbleiterbauelement 201 einer elektrischen Schaltung 20(p, v).
  • Es ist zu beachten, dass das Halbleiterbauelement 100 einer Bildelementschaltung 10(c1, e1) ebenfalls über die Signalleitung 14a mit dem Halbleiterbauelement 201 verbunden ist. Die Leiterbahn zwischen dem Halbleiterbauelement 100 der Bildelementschaltung 10(a1, e1) und dem Halbleiterbauelement 201 ist jedoch länger als die Leiterbahn zwischen dem Halbleiterbauelement 101 der Bildelementschaltung 10(a1, e1) und dem Halbleiterbauelement 201 der elektrischen Schaltung 20(p, v). Daher ist die Leiterbahn zwischen dem Halbleiterbauelement 100 der Bildelementschaltung 10(c1, e1) und dem Halbleiterbauelement 201 nicht die kürzeste Leiterbahn zwischen dem Halbleiterbauelement 100 der Bildelementschaltung 10 und dem Halbleiterbauelement 201. Die nachstehende Beschreibung beschreibt die kürzesten Leiterbahnen in gleicher Weise.
  • 3 zeigt eine kürzeste Länge L2 der Leiterbahn zwischen dem Halbleiterbauelement 102 der Bildelementschaltung 10(a4, e1) und dem Halbleiterbauelement 202 der elektrischen Schaltung 20(p, v). Eine Länge L3 ist eine kürzeste Leiterbahn zwischen dem Halbleiterbauelement 103 der Bildelementschaltung 10(d1, h1) und dem Halbleiterbauelement 203 der elektrischen Schaltung 20(s, v). Eine Länge L4 ist eine kürzeste Leiterbahn zwischen dem Halbleiterbauelement 104 der Bildelementschaltung 10(d1, h1) und dem Halbleiterbauelement 204 der elektrischen Schaltung 20(s, v).
  • Die Länge L3 und die Länge L4 sind länger als die Länge L1 und die Länge L2 (L1,L2 < L3,L4). Die Unterscheidung der Längen der Leiterbahnen zwischen den Bildelementschaltungen 10 und den elektrischen Schaltungen 20 unter den elektrischen Schaltungen 20 kann den Freiheitsgrad des Entwurfs der Bildelementschaltungen 10 und der elektrischen Schaltungen 20 erhöhen. Insbesondere die Verwendung längerer Leiterbahnen ermöglicht die Platzierung der Halbleiterbauelemente 200 der elektrischen Schaltungen 20 an entfernteren Positionen von den Halbleiterbauelementen 100 der Bildelementschaltungen 10. Längere Leiterbahnen können wesentlich zu einer Erhöhung der Freiheitsgrade der Entwürfe der Bildelementschaltungen 10 und der Entwürfe der elektrischen Schaltungen 20 beitragen.
  • Andere Verfahren als die Differenzierung der Leitungslängen können in Betracht gezogen werden. So können beispielsweise Entwürfe innerhalb der elektrischen Schaltungen 20 zwischen den elektrischen Schaltungen 20 unterschieden werden, sodass die Halbleiterbauelemente 200 an verschiedenen Positionen innerhalb der elektrischen Schaltungen 20 platziert werden können. Es kann jedoch Anlass zu der Sorge geben, dass die elektrische Schaltung 20 verschiedene Eigenschaften aufweisen kann. Die individuelle Auslegung von mehreren zehn bis mehreren tausend elektrischen Schaltungen 20 kann zu Nachteilen bei den Entwurfskosten und Designzeitdauern führen. Die elektrische Schaltung 20 kann Spalte für Spalte zu den Bildelementschaltungen 10 verschoben werden. Es kann jedoch die Länge der umfassenden Leiterstruktur für das gemeinsame Verbinden einer Vielzahl von elektrischen Schaltungen 20 verkomplizieren und vergrößern, ohne große Vorteile zu erwarten. Wie bei diesem Ausführungsbeispiel kann eine Kompensation mit einer lokalen Leiterstruktur für planare Unterschiede in den Positionen der Halbleiterbauelemente 100 in den Bildelementschaltungen 10 und den Positionen des Halbleiterbauelements 200 in den elektrischen Schaltungen 20 vorteilhaft sein.
  • Die Länge L2 ist kürzer als die Länge L1 (L2 < L1). Die Länge L4 ist länger als die Länge L3 (L3 < L4). Die Unterscheidung der Längen der Leiterbahnen zwischen den Bildelementschaltungen 10 und den elektrischen Schaltungen 20 unter den Bildelementschaltungen 10 kann den Freiheitsgrad des Entwurfs der Bildelementschaltungen 10 und der elektrischen Schaltungen 20 erhöhen. Insbesondere ermöglicht die Verwendung längerer Leiterbahnen die Platzierung der Halbleiterbauelemente 200 der elektrischen Schaltungen 20 an entfernteren Positionen von den Halbleiterbauelementen 100 der Bildelementschaltungen 10. Längere Leiterbahnen können wesentlich zu einer Erhöhung der Freiheitsgrade der Entwürfe der Bildelementschaltungen 10 und der Entwürfe der elektrischen Schaltungen 20 beitragen.
  • 3 veranschaulicht eine kürzeste Länge L5 der Leiterbahnen zwischen dem Halbleiterbauelement 105 der Bildelementschaltung 10(c1, g1) und dem Halbleiterbauelement 205 in der elektrischen Schaltung 20(r, v). Eine Länge L6 ist eine kürzeste Leiterbahn zwischen dem Halbleiterbauelement 106 in der Bildelementschaltung 10(c4, g1) und dem Halbleiterbauelement 206 in der elektrischen Schaltung 20(r, v). Die Längen L5 und L6 liegen Längen zwischen den Längen L1, L2 und den Längen L3, L4 (L1,L2 < L5,L6 < L3,L4). Drei oder mehr Längen der Leiterbahnen können die Unterschiede der elektrischen Eigenschaften aufgrund von Längenunterschieden der Leiterbahnen zwischen benachbarten elektrischen Schaltungen 20 verringern. Eine Verlängerung der Leiterbahnen im Laufe der Zeile kann den Korrekturalgorithmus bei einer Signalverarbeitung vereinfachen, der gegen Unterschiede der elektrischen Eigenschaften zwischen den elektrischen Schaltungen 20 anzuwenden ist.
  • Nach der Beschreibung der elektrischen Schaltungen 20 der v-ten Spalte bis zu diesem Punkt zum besseren Verständnis von 3 gilt das Gleiche auch für die Leiterbahnen der elektrischen Schaltungen 20 in der w-ten Spalte und der x-ten Spalte.
  • Die Leiterbahnen sind nachstehend ausführlich beschrieben. 4 zeigt eine Querschnittsansicht einer Halbleitervorrichtung APR. Die Leiterstruktur 12 umfasst fünf (M) Leiterschichten. Die fünf (M) Leiterschichten der Halbleiterschicht 11 sind eine erste Leiterschicht 121, eine zweite (m-te) Leiterschicht 122, eine dritte ((m+v)-te; m < m+v < m+µ) Leiterschicht 123, eine vierte ((m+µ)-te; m+µ > m) Leiterschicht 124 und eine fünfte (m-te) Leiterschicht 125.
  • Die Leiterstruktur 22 umfasst sechs (N) Leiterschichten. Die sechs (N)-Leiterschichten der Halbleiterschicht 21 sind eine erste Leiterschicht 221, eine zweite Leiterschicht 222, eine dritte (n-te) Leiterschicht 223, eine vierte ((N - 2)-te) Leiterschicht 224, eine fünfte ((N - 1)-te) Leiterschicht 225 und eine sechste (n-te) Leiterschicht 225.
  • Die leitfähigen Abschnitte 131 und 133 sind in der M-ten Leiterschicht 125 aus der Halbleiterschicht 11 der Leiterstruktur 12 umfasst, und sind über die Leiterstruktur 12 mit einer beliebigen Bildelementschaltung 10(α, β) aus einer Vielzahl von Bildelementschaltungen 10 verbunden. Die leitfähigen Abschnitte 231 und 233 sind in der N-ten Leiterschicht 226 der Halbleiterschicht 21 der Leiterstruktur 22 umfasst, und über die Leiterstruktur 22 mit einer beliebigen elektrischen Schaltung 20(γ, δ) aus einer Vielzahl von elektrischen Schaltungen 20 verbunden. Der leitfähige Abschnitt 131 und der leitfähige Abschnitt 231 sind elektrisch verbunden, und der leitfähige Abschnitt 133 und der leitfähige Abschnitt 233 sind elektrisch verbunden. Die Verbindungseinheit 301 umfasst eine Kombination aus dem leitfähigen Abschnitt 131 und dem leitfähigen Abschnitt 231, und die Verbindungseinheit 303 ist eine Kombination aus dem leitfähigen Abschnitt 133 und dem leitfähigen Abschnitt 233. Dasselbe gilt auch für andere Verbindungseinheiten 300, und ein leitfähiger Abschnitt in der Leiterstruktur 12 und ein leitfähiger Abschnitt in der Leiterstruktur 22 sind darin elektrisch verbunden. Gemäß diesem Ausführungsbeispiel werden der Chip 1 und der Chip 2 über eine Bondoberfläche 30 verbunden. Insbesondere umfassen die leitfähigen Abschnitte 131, 133 und die leitfähigen Abschnitte 231 und 233 hauptsächlich Kupfer, und das Kupfer des leitfähigen Abschnitts 231 und das Kupfer des leitfähigen Abschnitts 131 sind über die Bondoberfläche 30 gebondet, und das Kupfer des leitfähigen Abschnitts 133 und das Kupfer des leitfähigen Abschnitts 233 sind über die Bondoberfläche 30 gebondet. Jeder der leitfähigen Abschnitte 131 und 133 ist in Aussparungen der Zwischenisolationsschicht der Leiterstruktur 12 eingebettet und weist eine Damaszenerstruktur (oder bei diesem Ausführungsbeispiel eine Doppel-Damaszenerstruktur) auf. Jeder der leitfähigen Abschnitte 231 und 233 ist in Aussparungen der Zwischenisolationsschicht der Leiterstruktur 22 eingebettet und weist eine Damaszenerstruktur (oder bei diesem Ausführungsbeispiel eine Doppel-Damaszenerstruktur) auf. Die leitfähigen Abschnitte 131, 133 und die leitfähigen Abschnitte 231, 233 sind nicht nur gebondet, sondern die Zwischenisolationsschicht mit den leitfähigen Abschnitten 131 und 133 darin und die Zwischenisolationsschicht mit den leitfähigen Abschnitten 231 und 233 darin sind auch über die Bondoberfläche 30 gebondet. Bei diesem Ausführungsbeispiel stehen die leitfähigen Abschnitte 131 und 133 an der Bondoberfläche 30 den Zwischenisolationsschichten mit den leitfähigen Abschnitten 231 und 233 gegenüber. Für den Fall, dass der leitfähige Abschnitt 131 und der leitfähige Abschnitt 231 zum Bonden miteinander in Kontakt stehen, kann die Position der Verbindungseinheit 301 an der Position an der Bondoberfläche 30 zwischen dem leitfähigen Abschnitt 131 und dem leitfähigen Abschnitt 231 angebracht werden. Für den Fall, dass der leitfähige Abschnitt 133 und der leitfähige Abschnitt 233 zum Bonden miteinander in Kontakt stehen, kann die Position der Verbindungseinheit 303 an die Position an der Bondoberfläche 30 zwischen dem leitfähigen Abschnitt 133 und dem leitfähigen Abschnitt 233 angepasst werden. Für den Fall, dass die M-te Leiterschicht 125 und die N-te Leiterschicht 226 nicht miteinander in Kontakt stehen, kann zwischen der M-te Leiterschicht 125 und der N-te Leiterschicht 226 eine Leiterschicht angeordnet werden, die weder die Bildelementschaltung 10 noch die elektrische Schaltung 20 konfiguriert.
  • Alternativ können die leitfähigen Abschnitte 131 und 133 und die leitfähigen Abschnitte 231 und 233 durch Kontaktierungsflecken (sog. „bumps“) elektrisch verbunden werden, die zwischen dem leitfähigen Abschnitt 131 und dem leitfähigen Abschnitt 231, sowie zwischen dem leitfähigen Abschnitt 133 und dem leitfähigen Abschnitt 233 angeordnet sind. Alternativ können die leitfähigen Abschnitte 131 und 133 und die leitfähigen Abschnitte 231 und 233 durch eine durchdringende Elektrode verbunden werden, die dazu eingerichtet ist, die Halbleiterschicht 21 zu durchdringen. Bei allen Konfigurationen sind der leitfähige Abschnitt 131 und der leitfähige Abschnitt 231 zwischen der Halbleiterschicht 11 und der elektrischen Schaltung 20(p, v) angeordnet. Der leitfähige Abschnitt 133 und der leitfähige Abschnitt 233 sind zwischen der Halbleiterschicht 11 und der elektrischen Schaltung 20(s, v) angeordnet.
  • Wie in 3 dargestellt, weist die Verbindungseinheit 300 in jeder der elektrischen Schaltungen 20 eine ähnliche relative Positionsbeziehung auf. So ist beispielsweise die Richtung einer Ausrichtung der Verbindungseinheiten 301 bis 306, die in der Vielzahl der elektrischen Schaltungen 20 umfasst sind, entlang der Richtungen von Ausrichtungen der Zeilen und Spalten der Bildelementschaltungen 10 und der Richtungen von Ausrichtungen der Zeilen und Spalten der elektrischen Schaltungen 20. Für den Fall, dass ein in der Verbindungseinheit 300 umfasster leitfähiger Abschnitt eine Damaszenerstruktur aufweist, kann ein CMP-Verfahren zum Bilden der Verbindungseinheit verwendet werden. Um Polierunebenheiten aufgrund des CMP-Verfahrens (chemisch-mechanisches Polieren) zu verringern, kann eine Vielzahl von Verbindungseinheiten 300 so weit wie möglich gleichmäßig in die Bondoberfläche 30 der Chips 1 und 2 eingebracht werden. Dies beruht darauf, dass die Positionen der Verbindungseinheit 300 gemäß diesem Ausführungsbeispiel entlang von Zeilen und Spalten angeordnet sind.
  • Die Halbleiterbauelemente 100, 200 sind Transistoren mit jeweils einem Source-/Drain-Anschluss und einem Gate-Anschluss, können aber auch Dioden sein. Die leitfähigen Abschnitte 131 und 133 der Halbleiterbauelemente 100 und 200 können an die Source-/Drain-Anschlüsse oder die Gate-Anschlüsse der Halbleiterbauelemente 100 und 200 angeschlossen sein. Alternativ können die Halbleiterbauelemente 100 und 200 Kondensatorelemente einer MIS-Art oder Widerstandselemente sein, die Polysilizium oder einkristallines Silizium umfassen.
  • Der für die elektrische Schaltung 20 zu verwendende Transistor kann eine Silizidschicht aufweisen, die beispielsweise Kobaltsilizid oder Nickelsilizid enthält. Die Gate-Elektrode kann ein Metallgate sein, und die Gateisolationsschicht kann eine High-k-Isolationsschicht sein. Der Transistor, der für die elektrische Schaltung 20 verwendet werden soll, kann ein planarer MOSFET sein, kann aber auch ein Fin-FET sein. Die Gateisolationsschichten der in der Halbleiterschicht 21 vorgesehenen Transistoren können eine Vielzahl von Dickentypen aufweisen. Ein Transistor mit einer dicken Gateisolationsschicht kann in einer Schaltung mit einer Hochspannungsfestigkeit, wie beispielsweise einem Stromversorgungssystem oder einem analogen System, verwendet werden. Die Zwischenisolationsschichten in den Leiterschichten 125 und 226 können eine Monoschicht wie eine Siliziumoxidschicht, eine Siliziumnitridschicht, ein Siliziumkarbid oder eine Multilage daraus sein. Low-k-Isolationsschichten können für die Zwischenisolationsschicht in den Leiterschichten 122, 123, 124 und den Leiterschichten 222, 223, 224, 225 verwendet werden. Die Siliziumoxidschichten der Zwischenisolationsschichten der Leiterschicht 125, 226 einschließlich der leitfähigen Abschnitte 131 und 133, 231, 232 können eine Kohlenstoffkonzentration aufweisen, die geringer als eine Kohlenstoffkonzentration des Siliziumoxids der Zwischenisolationsschichten der Leiterschichten 122, 123, 124 oder der Leiterschichten 222, 223, 224, 225 ist. Dies kann die Festigkeit der Verbindung zwischen den Chips 1 und 2 erhöhen.
  • Die Halbleiterschicht 11 umfasst eine (nicht dargestellte) photoelektrische Umwandlungseinheit für eine Photodiode, die beispielsweise in der Bildelementschaltung 10 umfasst ist. Unter Bezugnahme auf 4 ist auf der Halbleiterschicht 11 und auf der gegenüberliegenden Seite der Leiterstruktur 12 bezüglich der Halbleiterschicht 11 eine optische Struktur 19 vorgesehen, die eine Farbfilteranordnung 17 und/oder eine Mikrolinsenanordnung 18 umfasst. Somit weist die Halbleiterschicht 11 eine so genannte Rückseitenbeleuchtungsstruktur auf. Die Halbleiterschicht 11 kann beispielsweise eine Dicke in einem Bereich von 1 bis 10 µm aufweisen, und ist dünner als die Halbleiterschicht 21 mit einer Dicke in einem Bereich von beispielsweise 50 bis 800 µm.
  • Eine Länge L11 ist die kürzeste Länge einer Leiterbahn von dem leitfähigen Abschnitt 231 zu einer Vielzahl von Halbleiterbauelementen 100, die in einer Vielzahl von Bildelementschaltungen 10 umfasst sind. Hier kann die kürzeste Leiterbahnlänge von dem leitfähigen Abschnitt 231 zu dem Halbleiterbauelement 101 sein. Eine Länge L12 ist eine kürzeste Länge einer Leiterbahn von dem leitfähigen Abschnitt 131 zu einer Vielzahl von Halbleiterbauelementen 200, die in einer Vielzahl von elektrischen Schaltungen 20 umfasst sind. Hier ist die kürzeste Leiterbahnlänge von dem leitfähigen Abschnitt 231 zu dem Halbleiterbauelement 201. Die Länge L1 entspricht im Wesentlichen einer Summe aus L11 und L12 (L1 = L11 + L12). Eine Länge L31 ist eine kürzeste Länge einer Leiterbahn von dem leitfähigen Abschnitt 233 zu einer Vielzahl von Halbleiterbauelementen 100, die in einer Vielzahl von Bildelementschaltungen 10 umfasst sind. Die kürzeste Leitungsweglänge ist von dem leitfähigen Abschnitt 231 zu dem Halbleiterbauelement 103. Eine Länge L32 ist eine kürzeste Länge einer Leiterbahn von dem leitfähigen Abschnitt 133 zu einer Vielzahl von Halbleiterbauelementen 200, die in einer Vielzahl von elektrischen Schaltungen 20 umfasst sind. Die kürzeste Leitungsweglänge ist von dem leitfähigen Abschnitt 231 zu dem Halbleiterbauelement 203. Die Länge L3 entspricht im Wesentlichen einer Summe aus L31 und L32 (L3 = L31 + L32).
  • Ein Berechnen der Länge L11 von dem leitfähigen Abschnitt 231 als Startpunkt und ein Berechnen der Länge L12 von dem leitfähigen Abschnitt 131 als Startpunkt kann zu einer Leiterbahnlänge führen, die möglicherweise einen überlappenden Verbindungsabstand zwischen dem leitfähigen Abschnitt 131 und dem leitfähigen Abschnitt 133 umfassen kann. Der Verbindungsabstand zwischen dem leitfähigen Abschnitt 131 und dem leitfähigen Abschnitt 133 kann jedoch im Vergleich zwischen den Leitungsweglängen aufgehoben werden. Da der Verbindungsabstand zwischen den leitfähigen Abschnitten 131 und 133 und der Verbindungsabstand zwischen den leitfähigen Abschnitten 231 und 233 gleich 0 ist, hat die Überlappung keinen Einfluss darauf. Die Überlappung kann einen Einfluss in einem Fall haben, in dem ein anderes leitfähiges Element, wie beispielsweise ein Kontaktierungsfleck, zwischen den leitfähigen Abschnitten 131 und 133 und den leitfähigen Abschnitten 231 und 233 angeordnet ist.
  • In Bezug auf den leitfähigen Abschnitt 131 und den leitfähigen Abschnitt 231, die miteinander verbunden sind, ist die Länge L11 der Leiterbahn von dem leitfähigen Abschnitt 231 zu dem Halbleiterbauelement 100 länger als die Länge L12 der Leiterbahn von dem leitfähigen Abschnitt 131 zu dem Halbleiterbauelement 200 (L11 > L12). Auch in Bezug auf den leitfähigen Abschnitt 133 und den leitfähigen Abschnitt 233, die miteinander verbunden sind, ist die Länge L31 der Leiterbahn von dem leitfähigen Abschnitt 233 zu dem Halbleiterbauelement 100 länger als die Länge L32 der Leiterbahn von dem leitfähigen Abschnitt 133 zu dem Halbleiterbauelement 200 (L31 > L32). Insbesondere ist die Länge L2 der Leiterbahn von der Verbindungseinheit 302 zu dem Halbleiterbauelement 102 kleiner oder gleich der Länge der Leiterbahn von der Verbindungseinheit 302 zu dem Halbleiterbauelement 202. Darüber hinaus ist gemäß diesem Ausführungsbeispiel die Länge L31 länger als die Länge L12 (L12 < L31). Die Länge L11 ist länger als die Länge L32 (L32 < L11).
  • Vorzugsweise ist die Länge der Leiterbahn der Verbindungseinheit 300 auf der Seite der Leiterstruktur 22 um die Verbindungseinheit 300 länger als die auf der Seite der Leiterstruktur 12. Insbesondere kann in der Leiterstruktur 12 ein Leiter zur Verlängerung der Leiterbahnen vorgesehen werden. Die verlängerte Leiterbahn kann ein in die Leiterstruktur gemischtes Rauschen erhöhen. Ein Leiter zum Verlängern der in der Leiterstruktur 12 vorgesehenen Leiterbahn kann jedoch die Leiterbahn auf der Seite der Leiterstruktur 22 erhöhen, wodurch die Leiterstruktur von der elektrischen Schaltung 20, die eine Rauschquelle ist, getrennt werden kann. Dadurch kann verhindert werden, das das Rauschen in einer Leiterbahn zwischen dem Halbleiterbauelement 100 und dem Halbleiterbauelement 200 auftritt.
  • Um Eigenschaftsvariationen zwischen den elektrischen Schaltungen 20 zu verringern, können Variationen in der Lagebeziehung der Halbleiterbauelemente 200 zwischen den elektrischen Schaltungen 20 verringert werden. Mit zunehmender Variation einer Positionsbeziehung des Halbleiterbauelements 200 zwischen den elektrischen Schaltungen 20 können die Eigenschaftsvariationen aufgrund verschiedener Entwürfe innerhalb der elektrischen Schaltungen 20 zunehmen. Dieses Ausführungsbeispiel geht davon aus, dass die Positionsbeziehungen der Halbleiterbauelemente 200 in den elektrischen Schaltungen 20 unter den elektrischen Schaltungen 20 gleich sind. Die Leiterbahn von der Verbindungseinheit 300 zu dem Halbleiterbauelement 200 ist so kurz wie möglich. Gemäß diesem Ausführungsbeispiel ist die Länge L31 länger als die Länge L12 (L12 < L31). Die Länge L11 ist länger als die Länge L32 (L32 < L11). Die Länge L12 ist gleich der Länge L32 (L12 = L32). Dadurch können Eigenschaftsvariationen zwischen den elektrischen Schaltungen 20 aufgrund der Leiterbahnlängen von den Verbindungseinheiten 300 zu den Halbleiterbauelementen 200 verringert werden. Für verschiedene Leiterbahnen zwischen den Bildelementschaltungen 10 und den elektrischen Schaltungen 20 können die Leiterbahnen auf der Seite des Chips 1 zwischen den Verbindungseinheiten 300 und die Leiterbahnen auf der Seite des Chips 2 zwischen den Verbindungseinheiten 300 unterschieden werden. Dies kann zu größeren Variationen zwischen den Leiterbahnen führen und die Entwurfsbelastung erhöhen. Die Leiterbahnen einer der beiden Seiten von Chip 1 und Chip 2 sollten so einfach wie möglich sein und zwischen den Verbindungseinheiten 300 nicht stark variieren, um eine Leistung zu verbessern und ein Ansteigen der Entwurfsbelastung zu verhindern.
  • Der Leiter zum Verlängern einer Leiterbahn kann in eine Leiterstruktur mit einer geringeren Anzahl von Leiterschichten zwischen der Leiterstruktur 12 und der Leiterstruktur 22 eingebracht werden. Die Leiterstruktur 12 und die Leiterstruktur 22 können durch Hinzufügen einer Leiterschicht für eine verlängerte Leiterbahn eine gleiche Anzahl von Leiterschichten aufweisen. Eine Leiterschicht für eine verlängerte Leiterbahn, die in einer Leiterstruktur mit mehr Leiterschichten der Leiterstruktur 12 und der Leiterstruktur 22 umfasst ist, kann möglicherweise eine Ausbeute verringern oder möglicherweise Kosten erhöhen. Eine Leiterstruktur mit weniger Leiterschichten zwischen der Leiterstruktur 12 und der Leiterstruktur 22 kann eine solche Verringerung der Ausbeute oder eine solche Erhöhung der Kosten verhindern, selbst wenn ein Leiter für eine verlängerte Leiterbahn hinzugefügt wird.
  • Falls L12 < L11 und L32 < L 31 ist, lässt sich zusammenfassend sagen, dass die Anzahl (M) der Leiterschichten der Leiterstruktur 12 kleiner oder gleich der Anzahl (N) der Leiterschichten der Leiterstruktur 22 sein kann (M ≤ N). Die Anzahl (M) der Leiterschichten der Leiterstruktur 12 kann kleiner als die Anzahl (N) der Leiterschichten der Leiterstruktur 22 (M < N) sein.
  • In der in 4 dargestellten Konfiguration umfassen die gemeinsamen Leitungen 421, 422, 423, 424, die mit zwei oder mehr Bildelementschaltungen einer Vielzahl von Bildelementschaltungen gemeinsam verbunden sind, die zweite (m-te) Leiterschicht 122. Jede der gemeinsamen Leitungen 421, 422, 423, 424 ist mit einer Vielzahl von Bildelementschaltungen 10 voneinander verschiedener Zeilen verbunden. So kann beispielsweise die gemeinsame Leitung 421 in der Signalleitung 14a und die gemeinsame Leitung 422 in der Signalleitung 14d umfasst sein. Die gemeinsamen Leitungen 421, 422, 423, 424 erstrecken sich entlang einer identischen Richtung einer Ausrichtung von Spalten der Bildelementschaltungen 10. 4 zeigt die gemeinsamen Leitungen 421, 423 und die Verlängerungsleitungen 441, 443, die die leitfähigen Abschnitte 131 und 133 verbinden. Die Verlängerungsleitungen 441, 443 sind Leiter, die zum Verlängern einer Leiterbahn zwischen den gemeinsamen Leitungen 421, 423 und den leitfähigen Abschnitten 131 und 133 vorgesehen sind. Die Leitungslängen der Verlängerungsleitung 441, 443 können große Teile der Längen L11 und L13 und große Teile der Längen L1 und L3 belegen. In der in 4 dargestellten Konfiguration sind die Verlängerungsleitungen 441 und 443 in der vierten ((m+µ)-te; m+µ > m) Leiterschicht 124 umfasst. Für einen niedrigeren Widerstand der Verlängerungsleitungen 441 und 443 für verlängerte Leiterbahnen können sie in einer oberen Leiterschicht mit einer dickeren Leiterbreite vorgesehen werden.
  • Die Abschirmleitungen 431, 432, 433 sind zwischen den Verlängerungsleitungen 441 und 443 und den gemeinsamen Leitungen 422 und 424 angeordnet. Die Abschirmleitungen 431, 432, 433 sind Leiter, die dazu eingerichtet sind, ein festes Potential wie beispielsweise ein Erdpotential pr oder ein Netzteilpotential zu empfangen. Die Abschirmleitungen 431, 432, 433 sind zwischen der vierten ((m+µ)-te; m+µ > m) Leiterschicht 124 einschließlich der Verlängerungsleitungen 441, 443 und der zweiten (m-ten) Leiterschicht 122 einschließlich der gemeinsamen Leitungen 422, 424 angeordnet. Die Abschirmleitungen 431, 432, 433 sind in der dritten ((m+v)-te; m < m+v < m+µ) Leiterschicht 123 umfasst. Die gemeinsame Leitung 421 und die gemeinsame Leitung 422 können Signale übertragen, die sich voneinander unterscheiden. Falls sich nachfolgend die mit der gemeinsamen Leitung 421 verbundene Verlängerungsleitung 441 in der Nähe der gemeinsamen Leitung 422 befindet (etwa diese schneidet), kann es zu einem Übersprechen zwischen einem Signal in der gemeinsamen Leitung 421 und einem Signal in der gemeinsamen Leitung 422 kommen. Dementsprechend kann die Abschirmleitung 431, die ein festes Potential empfängt, zwischen der Verlängerungsleitung 441 und der gemeinsamen Leitung 422 platziert sein, um ein solches Übersprechen zu verhindern. Außerdem ist die Abschirmleitung 433 zwischen der mit der gemeinsamen Leitung 423 verbundenen Verlängerungsleitung 443 und der gemeinsamen Leitung 424 platziert, sodass ein Übersprechen zwischen einem Signal in der gemeinsamen Leitung 423 und einem Signal in der gemeinsamen Leitung 424 verhindert werden kann.
  • Zweites Ausführungsbeispiel
  • Ein zweites Ausführungsbeispiel ist unter Bezugnahme auf 5 beschrieben, indem eine wiederholte Beschreibung von bei dem ersten und dem zweiten Ausführungsbeispiel gleichen Teilen weggelassen ist. So sind beispielsweise das erste und zweite Ausführungsbeispiel gleich, da die Länge L3 der Leiterbahnen zwischen dem Halbleiterbauelement 103 und dem Halbleiterbauelement 203 über die Verbindungseinheit 303 länger als die Länge L1 der Leiterbahnen zwischen dem Halbleiterbauelement 101 und dem Halbleiterbauelement 201 über die Verbindungseinheit 301 ist.
  • Gemäß dem ersten Ausführungsbeispiel sind die Längen (wie etwa die Längen L12, L32) der Leiterbahnen von den Verbindungseinheiten 300 zu den Halbleiterbauelementen 200 unter den elektrischen Schaltungen 20 (L12 = L32) gleich. Umgekehrt sind gemäß dem zweiten Ausführungsbeispiel die Längen L12 und L32 unter den elektrischen Schaltungen 20 verschieden. So kann beispielsweise die Länge L32 größer sein als die Länge L12 (L12 < L32). Somit können die Verbindungseinheiten 300 ohne Einschränkung der Positionen der Halbleiterbauelemente 200 in richtige Positionen gebracht werden. Infolgedessen können die Eigenschaftsvariationen der elektrischen Schaltungen 20 verringert werden. Optimierte Positionen der Verbindungseinheiten 300 können ein ungleichmäßiges Bonden zwischen den Verbindungseinheiten 300 verringern, was die Zuverlässigkeit der Verbindungen über die Verbindungseinheiten 300 verbessern kann.
  • Gemäß diesem Ausführungsbeispiel ist die Länge L11 wie bei dem ersten Ausführungsbeispiel länger als die Länge L12 (L12 < L11) der Leiterbahn zwischen dem Halbleiterbauelement 101 und dem Halbleiterbauelement 201 über die Verbindungseinheit 301. Dementsprechend kann eine Verlängerungsleitung 441 in der Leiterstruktur 12 platziert werden. Andererseits ist die Länge L32 im Gegensatz zu dem ersten Ausführungsbeispiel länger als die Länge L31 (L31 < L32) der Leiterbahn zwischen dem Halbleiterbauelement 103 und dem Halbleiterbauelement 203 über die Verbindungseinheit 303. Dementsprechend wird nicht nur die Verlängerungsleitung 443, sondern auch eine Verlängerungsleitung in die Leiterstruktur 22 eingefügt.
  • Als ein weiteres Beispiel für die Verbindungen zwischen den Bildelementschaltungen 10 und den elektrischen Schaltungen 20, das auf das erste Ausführungsbeispiel und das zweite Ausführungsbeispiel anwendbar ist, kann es dazu eingerichtet sein, dass mit zunehmender Spalte der Bildelementschaltung 10 eines Teils der Spalten der elektrischen Schaltungen 20 die Zeilennummer der zu verbindenden elektrischen Schaltungen 20 abnimmt. So können beispielsweise die Bildelementschaltungen 10 der e2-ten Spalte mit der elektrischen Schaltung (s, w) und die Bildelementschaltungen 10 der h2-ten Spalte mit der elektrischen Schaltung (p, w) verbunden sein. Nachfolgend können die Bildelementschaltungen 10 der f2-ten Spalte mit der elektrischen Schaltung (r, w) und die Bildelementschaltungen 10 der g2-ten Spalte mit der elektrischen Schaltung (q, w) verbunden sein. Somit können die elektrische Schaltung 20(s, v) und die elektrische Schaltung 20(s, w) einer identischen Zeile benachbart zueinander liegen, mit denen die Bildelementschaltungen 10 benachbarter Spalten (wie die h1-te Spalte und die e2-te Spalte) verbunden sind. Somit kann die Signalverarbeitung in den benachbarten Spalten der Bildelementschaltungen 10 in den jeweiligen elektrischen Schaltungen 20 mit einem geringen Eigenschaftsunterschied durchgeführt werden. Somit können Signale, die den Bildelementschaltungen 10 der benachbarten Spalten entsprechen, einen geringen Ausgabeunterschied aufweisen. Der Eigenschaftsunterschied zwischen den elektrischen Schaltungen 20 kann von Längenunterschieden der Leiterbahnen zwischen den Halbleiterbauelementen 100 und den Halbleiterbauelementen 200 abhängen. Daher kann der Längenunterschied der Leiterbahnen zwischen den Halbleiterbauelementen 100 und den Halbleiterbauelementen 200 in den beiden Spalten von nahen Bildelementschaltungen 10 so klein wie möglich sein.
  • Drittes Ausführungsbeispiel
  • Unter Bezugnahme auf 6A ist ein drittes Ausführungsbeispiel beschrieben. Das dritte Ausführungsbeispiel unterscheidet sich von dem ersten und zweiten Ausführungsbeispiel in Verbindungsbeziehungen zwischen den Bildelementschaltungen 10 und der elektrischen Schaltung 20.
  • Unter Bezugnahme auf 6A weisen gemäß diesem Ausführungsbeispiel eine Vielzahl von Bildelementschaltungen 10 und eine Vielzahl von elektrischen Schaltungen 20 die nachstehende Verbindungsbeziehung auf. Die Bildelementschaltungen 10 der e1-ten Spalte sind mit der elektrischen Schaltung 20(p, v) verbunden, und die Bildelementschaltungen 10 der h1-ten Spalte sind mit der elektrischen Schaltung 20(p, w) verbunden. Die Bildelementschaltungen 10 der e2-ten Spalte sind mit der elektrischen Schaltung 20(q, v) verbunden, und die Bildelementschaltungen 10 der h2-ten Spalte sind mit der elektrischen Schaltung 20(q, w) verbunden.
  • Gemäß dem ersten Ausführungsbeispiel sind die Bildelementschaltungen 10 von der e1-ten Spalte bis zur h1-ten Spalte mit den elektrischen Schaltungen 20 einer identischen Spalte (der v-ten Spalte), aber verschiedenen Zeilen (von der p-ten Zeile bis zur s-ten Zeile) verbunden. Die Bildelementschaltungen 10 von der e2-ten Spalte bis zur h2-ten Spalte sind mit den elektrischen Schaltungen 20 einer identischen Spalte (die w-te Spalte) und verschiedenen Zeilen (die p-te Zeile bis zur s-ten Zeile) verbunden. Andererseits sind gemäß dem dritten Ausführungsbeispiel die Bildelementschaltungen 10 von der e1-ten Spalte bis zur h1-ten Spalte mit den elektrischen Schaltungen 20 einer identischen Zeile (der p-ten Zeile), aber verschiedenen Spalten (der v-ten Spalte, der w-ten Spalte) verbunden. Die Bildelementschaltungen 10 von der e2-ten Spalte bis zur h2-ten Spalte sind mit den elektrischen Schaltungen 20 einer identischen Zeile (die q-te Zeile) und verschiedenen Spalten (die v-te Spalte, die w-te Spalte) verbunden. Gemäß diesem Ausführungsbeispiel erhöht sich mit zunehmender Spaltennummer der Bildelementschaltung 10 die Spaltennummer der entsprechenden elektrischen Schaltung 20. Dadurch kann der Abstand zwischen den Bildelementschaltungen 10 der h1-ten Spalte und den elektrischen Schaltungen 20 der m-ten Spalte groß sein. Wie bei dem ersten Ausführungsbeispiel unterscheiden sich jedoch die Leiterbahnlängen L1, L2, L3 und L4 voneinander. Daher kann eine solche Verbindungsbeziehung zwischen den Bildelementschaltungen 10 und den elektrischen Schaltungen 20 erreicht werden, ohne die Platzierung der Halbleiterbauelemente 100 der Bildelementschaltungen 10 und der Halbleiterbauelemente 200 der elektrischen Schaltungen 20 stark zu differenzieren.
  • Viertes Ausführungsbeispiel
  • Unter Bezugnahme auf 6B ist ein viertes Ausführungsbeispiel beschrieben. Das vierte Ausführungsbeispiel entspricht einem weiteren Beispiel des Verfahrens zum Verbinden der Bildelementschaltungen 10 und der elektrischen Schaltungen 20. 6B veranschaulicht schematisch Halbleiterbauelemente 100 der Bildelementschaltungen 10, Halbleiterbauelemente 200 der elektrischen Schaltungen 20 und Verbindungseinheiten 300, deren Positionsbeziehungen und Längen von Leiterbahnen dazwischen. In diesem Fall werden 16 Halbleiterbauelemente 100 mit vier Halbleiterbauelementen 200 durch 16 Verbindungseinheiten 300 verbunden.
  • Auch gemäß diesem Ausführungsbeispiel können die Längen der Leiterbahnen von den Halbleiterbauelementen 100 der Bildelementschaltung 10 zu den Halbleiterbauelementen 200 der elektrischen Schaltung 20 in einer elektrischen Schaltung 20 verschieden sein. In einer elektrischen Schaltung 20 können die Längen der Leiterbahnen von den Halbleiterbauelementen 100 in der Bildelementschaltung 10 zu den Verbindungseinheiten 300 verschieden sein. In einer elektrischen Schaltung 20 können die Längen der Leiterbahnen von den Verbindungseinheiten 300 zu den Halbleiterbauelementen 200 in der elektrischen Schaltung 20 verschieden sein.
  • In einer elektrischen Schaltung 20 kann eine Mischung aus einer Leiterbahn zur Übertragung von Signalen von den Halbleiterbauelementen 100 zu den Halbleiterbauelementen 200 und einer Leiterbahn zur Übertragung eines Signals von den Halbleiterbauelementen 200 zu den Halbleiterbauelementen 100 vorliegen. Ein Signal, das von einem der Halbleiterbauelemente 100 an das entsprechende Halbleiterbauelement 200 zu übertragen ist, kann beispielsweise ein von der Bildelementschaltung 10 ausgegebenes Bildelementsignal sein und kann in der elektrischen Schaltung 20 verarbeitet werden. Ein Signal, das von einem der Halbleiterbauelemente 200 an das entsprechende Halbleiterbauelement 100 zu übermitteln ist, kann ein Ansteuersignal beispielsweise zum Ansteuern der Bildelementschaltung 10 sein, das von der elektrischen Schaltung 20 ausgegeben wird.
  • Gemäß diesem Ausführungsbeispiel kann, wie bei dem ersten Ausführungsbeispiel, eine Verlängerungsleitung zum Verlängern einer Leiterbahn in der Leiterstruktur 12 oder teilweise in der Leiterstruktur 22 angeordnet werden.
  • Fünftes Ausführungsbeispiel
  • Dieses Ausführungsbeispiel weist eine gemeinsame Konfiguration mit denen des ersten bis vierten Ausführungsbeispiels auf. 7 veranschaulicht eine Ersatzschaltung der in den 1A und 1B und den 2A und 2B dargestellten Halbleitervorrichtung. 7 veranschaulicht Bildelementschaltungen 10 von drei Spalten der in den 2A und 2B dargestellten Bildelementschaltungen 10, und drei elektrischen Schaltungen 20 für die in den 2A und 2B dargestellten Bildelementschaltungen 10.
  • Die Bildelementschaltung 10 des Chips 1 weist vier (λ) Signalleitungen 14a, 14b, 14c, 14d für die Bildelementschaltung 10 einer Spalte auf. Die Signalleitungen 14a, 14b, 14c und 14d können jeweils den gemeinsamen Leitungen 421, 422, 423 und 424 entsprechen. Die Signalleitungen 14a, 14b, 14c und 14d werden zusammenfassend als Signalleitung 14 bezeichnet. Die Bildelementschaltungen 10 der ersten Zeile (die a1-te Zeile) sind mit der Signalleitung 14a verbunden. Die Bildelementschaltungen 10 der zweiten, dritten und vierten Zeile sind mit den Signalleitungen 14b, 14c und 14d in dieser Reihenfolge verbunden. In Bezug auf die Bildelementschaltungen 10 der (λ + 1)-ten Zeile und der nachfolgenden Zeilen ist die (ρ × λ + 1)-te Bildelementschaltung 10 (wobei ρ eine natürliche Zahl ist) mit der Signalleitung 14a verbunden. Die Bildelementschaltungen 10 der (ρ × λ + 2)-ten Zeile, der (ρ × λ + 3)-ten Zeile und der (ρ × λ + 4)-ten Zeile sind mit den Signalleitungen 14b, 14c, 14d in dieser Reihenfolge verbunden. Für den Fall, dass eine Spalte J Bildelemente aufweist, sind J/λ Bildelementschaltungen 10 mit einer Signalleitung 14a gemeinsam verbunden. Die gleiche Verbindungsbeziehung zwischen den Bildelementschaltungen 10 und der Signalleitung 14 ist auch in einer anderen Spalte der Bildelementschaltungen 10 zutreffend.
  • Ein Satz von λ kontinuierlich angeordneten Bildelementschaltungen 10, die mit λ gegenseitig verschiedenen Signalleitungen verbunden sind, ist als Bildelementsatz 16 bezeichnet. Eine Gruppe mit einer Vielzahl von Bildelementsätzen 16 und (J) Bildelementen von J Zeilen wird als Bildelementgruppe 15 bezeichnet. Die Bildelementgruppe 15 kann J Zeilen von (J) Bildelementen und J/λ Bildelementsätze 16 umfassen. Mit einer Bildelementgruppe 15 sind alle (J) Bildelementschaltungen 10, die zu der einen Bildelementgruppe 15 gehören, mit einer identischen elektrischen Schaltung 20 verbunden. Mit der identischen elektrischen Schaltung 20 sind die Bildelementschaltungen 10, die in einer Bildelementgruppe 15 mit Ausnahme der Bildelementgruppe 15 umfasst sind, nicht verbunden.
  • Eine Stromquelle 120 ist mit den Signalleitungen der Signalleitung 14 verbunden. Die Stromquelle 120 ist dazu eingerichtet, die Signalleitungen der Signalleitung 14 über eine Verbindungseinheit 300 mit elektrischem Strom zu versorgen. Obwohl die Stromquelle 120 in dem Chip 2 vorgesehen ist, kann sie in dem Chip 1 vorgesehen sein.
  • Jede der Signalleitungen 14 ist über die Verbindungseinheit 300 mit den elektrischen Schaltungen 20 verbunden. Bei dem Beispiel gemäß 7 ist die Signalleitung 14, die mit den Bildelementschaltungen 10 der ersten Spalte verbunden ist, mit den ersten elektrischen Schaltungen 20 verbunden. Die Signalleitung 14, die mit den Bildelementschaltungen 10 der zweiten Spalte verbunden ist, ist mit der zweiten elektrischen Schaltung 20 verbunden. Die Signalleitung 14, die mit den Bildelementschaltungen 10 der dritten Spalte verbunden ist, ist mit der dritten elektrischen Schaltung 20 verbunden.
  • Die elektrische Schaltung 20 weist eine Eingangseinheit 210, eine Haupteinheit 220 und eine Ausgabeeinheit 230 auf. Die Eingabeeinheit 210 verfügt über zumindest λ Eingangsanschlüsse. Die in der Signalleitung 14 umfassten λ Signalleitungen 14a, 14b, 14c und 14d sind mit den λ Eingangsanschlüssen der Eingabeeinheit 210 verbunden. Die Haupteinheit 220 ist dazu eingerichtet, z.B. Signale von der Bildelementschaltung 10 zu verarbeiten. Daher kann die Haupteinheit 220 als Signalverarbeitungseinheit bezeichnet werden. Die Eingabeeinheit 210 ist dazu eingerichtet, die Signalleitungen 14a, 14b, 14c und 14d der Signalleitung 14 nacheinander auszuwählen, und die Haupteinheit 220 ist dazu eingerichtet, Signale der Signalleitungen 14a, 14b, 14c und 14d nacheinander zu verarbeiten. Die Ausgabeeinheit 230 ist dazu eingerichtet, ein Signal von der elektrischen Schaltung 20 auszugeben.
  • 7 veranschaulicht die Folgenummern 01 bis 08 für zu verarbeitende Signale in Bezug auf eine Vielzahl von Bildelementschaltungen 10. Zunächst wird der erste Bildelementsatz 16 durch eine nicht dargestellte Abtastschaltung ausgewählt. So werden beispielsweise Signale von Bildelementschaltungen 10 der (ρ × λ + 1)-ten Zeile, Signale von Bildelementschaltungen 10 der (ρ × λ + 2)-ten Zeile, Signale von Bildelementschaltungen 10 der (ρ × λ + 3)-ten Zeile, Signale von Bildelementschaltungen 10 der (ρ × λ + 4)-ten Zeile nacheinander verarbeitet (Folgenummern 01 bis 04). Als nächstes wird der nächste Bildelementsatz 16 von durch die nicht dargestellte Abtastschaltung ausgewählt. Mit anderen Worten, Signale von Bildelementschaltungen 10 der ((ρ + 1) × λ + 1)-ten Zeile, Signale von Bildelementschaltungen 10 der ((ρ + 1) × λ + 2)-ten Zeile, Signale von Bildelementschaltungen 10 der ((ρ + 1) × λ + 3)-ten Zeile, Signale von Bildelementschaltungen 10 der ((ρ + 1) × λ + 4)-ten Zeile werden zu den Signalleitungen 14 ausgelesen. Nachfolgend verarbeiten die Eingabeeinheit 210 und die Haupteinheit 220 nacheinander (Folgenummern 05 bis 08) Signale von Bildelementschaltungen 10 der ((ρ + 1) × λ + 2)-ten Zeile, Signale von Bildelementschaltungen 10 der ((ρ + 1) × λ + 3)-ten Zeile, Signale von Bildelementschaltungen 10 der ((ρ + 1) × λ + 4)-ten Zeile.
  • Signale von Bildelementschaltungen 10 einer identischen Zeile können durch eine Vielzahl von elektrischen Schaltungen 20 parallel verarbeitet werden, die den Bildelementschaltungen 10 der Spalten entsprechen. So können beispielsweise Signale von den Bildelementschaltungen 10 der (ρ × λ + 1)-ten Zeile bis (ρ × λ + 4)-ten Zeile zwischen einer Vielzahl von elektrischen Schaltungen 20 einer identischen Spalte parallel verarbeitet werden. Außerdem können Signale von Bildelementschaltkreisen 10 der ((ρ + 1) × λ + 1)-ten Zeile bis ((ρ + 1) × λ + 4)-ten Zeile von einer Vielzahl von elektrischen Schaltungen 20 einer identischen Spalte parallel verarbeitet werden. Die Verarbeitung von Signalen von den Bildelementschaltkreisen 10 der (ρ × λ + 1)-ten Zeile bis (ρ × λ + 4)-ten Zeile erfolgt zu einem anderen Zeitpunkt als die Verarbeitung von Signalen von den Bildelementschaltkreisen 10 der ((ρ + 1) × λ + 1)-ten Zeile bis ((ρ + 1) × λ + 4)-ten Zeile.
  • 8 veranschaulicht ein Beispiel für Ersatzschaltungen der Bildelementschaltungen 10. Jede der Bildelementschaltungen 10 weist photoelektrische Umwandlungselemente 601a, 601b auf, die Photodioden sind. Die Bildelementschaltung 10 weist einen Verstärkungstransistor 607 auf, der das vorgenannte Verstärkungselement ist. Eine Bildelementschaltung 10 entspricht einem Verstärkungselement (Verstärkungstransistor 607). Für den Fall, dass sich wie bei diesem Ausführungsbeispiel eine Vielzahl von photoelektrischen Umwandlungselementen 601a und 601b den Verstärkungstransistor 607 teilen, umfasst eine Bildelementschaltung 10 einen Verstärkungstransistor 607 und eine Vielzahl von photoelektrischen Umwandlungselementen 601a, 601b. Die photoelektrischen Umwandlungselemente 601a und 601b empfangen das durch eine Mikrolinse und einen Farbfilter übertragene Licht (nicht dargestellt). Mit anderen Worten, das auf das photoelektrische Umwandlungselement 601a einfallende Licht weist eine im Wesentlichen gleiche Wellenlänge wie das auf das photoelektrische Umwandlungselement 601b einfallende Licht auf. Das Bildelement PXC ist eine optische Einheit, die für eine Mikrolinse, einen Farbfilter und die photoelektrischen Umwandlungselemente 601a, 601b definiert ist. Das photoelektrische Umwandlungselement 601a ist über einen Übertragungstransistor 603a mit einer elektrischen Ladungserfassungseinheit 605 verbunden. Die elektrische Ladungserfassungseinheit 605 weist eine potentialfreie Diffusionsstruktur (sog. „floating diffusion“) auf. Der Übertragungstransistor 603a weist ein Gate auf, das über eine Steuerleitung 650 mit einer nicht dargestellten Abtastschaltung verbunden ist. Das photoelektrische Umwandlungselement 601b ist über den Übertragungstransistor 603b mit der elektrischen Ladungserfassungseinheit 605 verbunden. Der Übertragungstransistor 603b verfügt über ein Gate, das über eine Steuerleitung 655 mit einer nicht dargestellten Abtastschaltung verbunden ist.
  • Die elektrische Ladungserfassungseinheit 605 ist mit einem Rücksetztransistor 606 und einem Gate eines Verstärkungstransistors 607 verbunden. Der Rücksetztransistor 606 und der Verstärkungstransistor 607 empfangen die Versorgungsspannung Vdd. Der Rücksetztransistor 606 verfügt über ein Gate, das über die Steuerleitung 660 mit einer nicht dargestellten Abtastschaltung verbunden ist.
  • Der Verstärkungstransistor 607 ist mit einem Auswahltransistor 608 verbunden. Der Auswahltransistor 608 weist ein Gate auf, das über eine Steuerleitung 665 mit einer nicht dargestellten vertikalen Abtastschaltung verbunden ist. Der Auswahltransistor 608 ist mit einer beliebigen Signalleitung der Vielzahl der Signalleitungen 14a bis 14d verbunden. Die Halbleiterbauelemente 100 (101 bis 106), die gemäß diesem Ausführungsbeispiel an die Verbindungseinheit 300 anzuschließen sind, sind der Auswahltransistor 608 oder, falls der Auswahltransistor 608 weggelassen wird, der Verstärkungstransistor 607.
  • 9 zeigt ein Beispiel für eine Ersatzschaltung der elektrischen Schaltung 20. Eine in der Eingabeeinheit 210 vorgesehene Auswahlschaltung 240 kann beispielsweise ein Multiplexer sein. Das mit der Verbindungseinheit 300 verbundene Halbleiterbauelement 200 (201 bis 206) kann gemäß diesem Ausführungsbeispiel möglicherweise ein Eingangstransistor des Multiplexers sein. Die elektrische Schaltung 20 in diesem Beispiel kann einen Analog-Digital-Wandler einer sukzessiven Approximationsart (sog. „successive approximation register“, SAR) als die Haupteinheit 220 umfassen. Ein durch die Auswahlschaltung 240 ausgewähltes Bildelementsignal PIX wird über eine in der Eingabeeinheit 210 vorgesehene Hilfsschaltung 250 in einen invertierenden Eingangsanschluss (-) einer Vergleichsschaltung 260 in der Haupteinheit 220 eingegeben. Die Hilfsschaltung 250 kann eine Abtast-/Halte-Schaltung und/oder eine Verstärkungsschaltung sein. Ein Referenzsignal REF wird an einen nicht invertierenden Eingangsanschluss (+) der Vergleichsschaltung 260 eingegeben. Das Referenzsignal REF wird von einer Signalerzeugungsschaltung 290 zugeführt. Die Signalerzeugungsschaltung 290 kann einen Digital-Analog-Wandler (DAC) umfassen. Ein Teil der Signalerzeugungsschaltung 290 kann in der matrixförmig angeordneten elektrischen Schaltungen 20 umfasst sein, und der verbleibende Teil kann in einem Randbereich PR angeordnet sein (siehe 1A und 1B). Die Vergleichsschaltung 260 gibt ein Vergleichssignal CMP aus, das anzeigt, dass ein Vergleichsergebnis eine Größenbeziehung zwischen dem Bildelementsignal PIX und dem Referenzsignal REF ist. Das Vergleichssignal CMP wird von einer Speicherschaltung 270 gespeichert. Die Speicherschaltung 270 kann ein digitaler Speicher sein. Die Vergleichsschaltung 260 und die Speicherschaltung 270 sind mit einem Synchronisationssignal CLK aus der Signalerzeugungsschaltung 290 synchronisiert. Die Signalerzeugungsschaltung 290 kann gemäß dem in der Speicherschaltung 270 gespeicherten Signal arbeiten. Die Speicherschaltung 270 hält ein digitales Signal DIG. Die Ausgabeeinheit 230 umfasst einen Auswahltransistor, der durch eine (nicht dargestellte) Abtastschaltung ausgewählt wird, und falls der durch die Abtastschaltung ausgewählte Auswahltransistor eingeschaltet wird, können Daten von einer verlangten elektrischen Schaltung 20 aus einer (nicht dargestellten) Ausleseschaltung ausgelesen werden. Ein digitales Signal (Daten) wird von einer Ausgabeschaltung 280 ausgegeben, die in der Ausgabeeinheit 230 bereitgestellt ist. Die Ausgabeschaltung 280 kann beispielsweise einen Abtastverstärker umfassen. Die Ausgabeschaltung 280 kann einen Parallel-Seriell-Umwandler und eine Schnittstellenschaltung umfassen, die dazu eingerichtet ist, Niederspannungsdifferenzsignale (LVDS) zu übertragen.
  • Ein Referenzsignal REF1 mit einem ersten Signalpegel wird eingegeben, und ein erstes Vergleichssignal CMP1, das das Vergleichsergebnis anzeigt, wird als Bit höherer Ordnung in dem Speicher gespeichert. Anschließend wird ein Referenzsignal REF2 mit einem zweiten Signalpegel eingegeben, der sich von dem ersten Signalpegel basierend auf dem ersten Vergleichssignal CMP1 unterscheidet, und ein zweites Vergleichssignal CMP2, das das Vergleichsergebnis anzeigt, wird als Bit mittlerer Ordnung in dem Speicher gespeichert. Als nächstes wird ein Referenzsignal REF 3 mit einem dritten Signalpegel eingegeben, der sich von dem zweiten Signalpegel basierend auf dem zweiten Vergleichssignal CMP2 unterscheidet, und ein drittes Vergleichssignal CMP 3, das das Vergleichsergebnis anzeigt, wird als Bit niederer Ordnung in dem Speicher gespeichert. Auf diese Weise werden eine Vielzahl von Vergleichen wiederholt, sodass digitale Signale DIG mit einer Vielzahl von Bits erfasst werden können.
  • Es ist zu beachten, dass die elektrische Schaltung 20 eine Analog-DigitalWandlung einer Rampenart durchführen kann. In diesem Fall erzeugt die Signalerzeugungsschaltung 290 ein Rampensignal als Referenzsignal REF und ein (nicht dargestelltes) Zählsignal. Die Vergleichsschaltung 260 ist dazu eingerichtet, eine Ausgabe eines Vergleichssignals CMP zu invertieren, falls sich das Vergleichsergebnis zwischen dem Referenzsignal REF und dem Bildelementsignal PIX ändert. Falls das Vergleichssignal CMP invertiert wird, erhält die Speicherschaltung 270 ein Zählsignal, sodass ein digitales Signal DIG entsprechend dem Zählwert des Zählsignals erhalten werden kann.
  • Ausrüstung mit Halbleitervorrichtung
  • Bei diesem Ausführungsbeispiel ist eine in 1A dargestellte Ausrüstung EQP ausführlich beschrieben. Die Halbleitervorrichtung APR kann ein Gehäuse PKG umfassen, das dazu eingerichtet ist, eine Halbleitervorrichtung IC sowie eine Halbleitervorrichtung IC aufzunehmen, die ein laminiertes Bauelement aus den Chips 1 und 2 ist. Das Gehäuse PKG kann ein Basiselement mit einer daran befestigten Halbleitervorrichtung IC, einen Deckelkörper aus Glas, der der Halbleitervorrichtung IC zugewandt ist, und ein Verbindungselement wie einen Bonddraht oder einen elektrischen Kontaktierungsfleck umfassen, der dazu eingerichtet ist, einen auf dem Basiselement vorgesehenen Anschluss und einen in der Halbleitervorrichtung IC vorgesehenen Anschluss zu verbinden.
  • Die Ausrüstung EQP kann ferner zumindest eines von einem optischen System OPT, einer Steuervorrichtung CTRL, einer Verarbeitungsvorrichtung PRCS, einer Anzeigevorrichtung DSPL und einer Speichervorrichtung MMRY umfassen. Das optische System OPT wie etwa eine Linse, ein Verschluss und ein Spiegel ist dazu eingerichtet, auf die Halbleitervorrichtung APR als photoelektrische Umwandlungsvorrichtung fokussiert zu werden. Die Steuervorrichtung CTRL ist dazu eingerichtet, die Halbleitervorrichtung APR wie etwa eine Halbleitervorrichtung wie etwa einen ASIC zu steuern. Die Verarbeitungsvorrichtung PRCS ist dazu eingerichtet, ein von der Halbleitervorrichtung APR ausgegebenes Signal zu verarbeiten, und kann eine Halbleitervorrichtung wie eine CPU (Zentraleinheit) oder einen ASIC (anwendungsspezifischer integrierter Schaltkreis) zum Konfigurieren eines AFE (analoges Frontend) oder eines DFE (digitales Frontend) zu sein. Die Anzeigevorrichtung DSPL ist dazu eingerichtet, Informationen (Bilder) anzuzeigen, die von der Halbleitervorrichtung APR erfasst wurden, und ist eine EL-Anzeigevorrichtung oder eine Flüssigkristallanzeigevorrichtung. Die Speichervorrichtung MMRY ist eine magnetische Vorrichtung oder eine Halbleitervorrichtung, die dazu eingerichtet ist, Informationen (Bilder) zu speichern, die von der Halbleitervorrichtung APR erfasst wurden. Die Speichervorrichtung MMRY kann ein flüchtiger Speicher wie ein SRAM oder ein DRAM oder ein nichtflüchtiger Speicher wie ein Flash-Speicher oder eine Festplatte sein. Eine Maschinenvorrichtung MCHN weist ein bewegliches Teil oder ein Antriebsteil wie beispielsweise einen Motor oder eine Maschine auf. In der Ausrüstung EQP kann eine Signalausgabe der Halbleitervorrichtung APR auf der Anzeigevorrichtung DSPL angezeigt oder extern über eine (nicht dargestellte) Kommunikationsvorrichtung übertragen werden, die in der Ausrüstung EQP umfasst ist. Dementsprechend kann die Ausrüstung EQP ferner zusätzlich zu einer Speichersteuereinheit und einer in der Halbleitervorrichtung APR umfassten arithmetischen Betriebssteuereinheit eine Speichervorrichtung MMRY und eine Verarbeitungsvorrichtung PRCS umfassen.
  • Die in 1A dargestellte Ausrüstung EQP kann eine elektronische Ausrüstung wie ein Informationsterminal (wie ein Smartphone und ein tragbares Terminal) mit einer Abbildungsfunktion, eine Kamera (wie eine Kamera mit austauschbarem Objektiv, eine Kompaktkamera, eine Videokamera und eine Monitorkamera) sein. Die Maschinenvorrichtung MCHN mit einer Kamera kann ein optisches System OPT mit Teilen zum Zoomen, Fokussieren und einem Verschlussvorgang ansteuern. Die Ausrüstung EQP kann eine Transportvorrichtung (beweglicher Körper) wie etwa ein Fahrzeug, ein Schiff oder ein Flugzeug sein. Die Maschinenvorrichtung MCHN in einer Transportvorrichtung kann als Bewegungsvorrichtung verwendet werden. Die Ausrüstung EQP, die eine Transportvorrichtung ist, kann dazu eingerichtet sein, eine Halbleitervorrichtung APR zur Unterstützung und/oder Automatisierung des Fahrens (Lenken) durch eine Bildfunktion zu transportieren. Die Verarbeitungsvorrichtung PRCS, die dazu eingerichtet ist, das Fahren (Lenken) zu unterstützen und/oder zu automatisieren, kann eine Verarbeitung auf der Grundlage von durch die der Halbleitervorrichtung APR erfassten Informationen zum Betreiben der Maschinenvorrichtung MCHN durchführen, die eine bewegliche Vorrichtung ist.
  • Eine Halbleitervorrichtung APR gemäß diesem Ausführungsbeispiel kann Designern, Herstellern, Verkäufern, Käufern und/oder Benutzern einen hohen Wert bieten. Eine Installation einer Halbleitervorrichtung APR in der Ausrüstung EQP kann den Wert der Ausrüstung EQP verbessern. Daher kann die Bestimmung einer Installation einer Halbleitervorrichtung APR in der Ausrüstung EQP gemäß diesem Ausführungsbeispiel bei einer Herstellung oder im Verkauf der Ausrüstung EQP den Wert der Ausrüstung EQP vorteilhaft erhöhen.
  • Die vorgenannten Ausführungsbeispiele können bei Bedarf geändert, abgewandelt oder modifiziert werden, ohne von Geist und Umfang der vorliegenden Offenbarung abzuweichen. Die Offenbarung der Ausführungsbeispiele kann nicht nur die vorliegend aufgeführten Details umfassen, sondern auch alle Aspekte, die sich aus der Beschreibung und den beigefügten Zeichnungen ergeben. Bestandteile mit gleichen Namen, aber verschiedenen Bezugszeichen können als erster Bestandteil, zweiter Bestandteil, dritter Bestandteil usw. unterschieden werden.
  • Ausführungsbeispiele der vorliegenden Offenbarung können eine vorteilhafte Technologie zur Wertsteigerung einer Halbleitervorrichtung darstellen.
  • Obwohl die vorliegende Erfindung mit Bezug auf exemplarische Ausführungsbeispiele beschrieben ist, darf die Erfindung nicht auf die offenbarten exemplarischen Ausführungsbeispiele beschränkt erachtet werden. Der Umfang der nachstehenden Ansprüche ist so weit wie möglich auszulegen, um alle diese Änderungen sowie gleichwertige Strukturen und Funktionen abzudecken.
  • Eine Halbleitervorrichtung umfasst einen Stapel aus einem ersten Chip mit einer Vielzahl von Bildelementschaltungen, die in einer Matrixform angeordnet sind, und einem zweiten Chip mit einer Vielzahl von elektrischen Schaltungen, die in einer Matrixform angeordnet sind. Eine Leiterbahn zwischen einem Halbleiterbauelement, das die Bildelementschaltung konfiguriert, und einem Halbleiterbauelement, das die elektrische Schaltung konfiguriert, oder eine Positionsbeziehung zwischen einem Halbleiterbauelement, das die Bildelementschaltung konfiguriert, und einem Halbleiterbauelement, das die elektrische Schaltung konfiguriert, ist zwischen den elektrischen Schaltungen verschieden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2012104684 A [0002]
    • JP 2013051674 A [0002, 0003]

Claims (20)

  1. Halbleitervorrichtung, mit einem Stapel aus einem ersten Chip und einem zweiten Chip, wobei der erste Chip eine Vielzahl von Bildelementschaltungen aufweist, die in einer Matrixform von J Zeilen und K Spalten angeordnet sind, und der zweite Chip eine Vielzahl von elektrischen Schaltungen aufweist, die in einer Matrixform von T Zeilen und U Spalten angeordnet sind, wobei der erste Chip eine erste Halbleiterschicht mit einer Vielzahl von Halbleiterbauelementen, die die Vielzahl von Bildelementschaltungen konfiguriert, und eine erste Leiterstruktur mit M Leiterschichten umfasst, die die Vielzahl von Bildelementschaltungen konfiguriert; wobei der zweite Chip eine zweite Halbleiterschicht mit einer Vielzahl von Halbleiterbauelementen, die die Vielzahl von elektrischen Schaltungen konfiguriert, und eine zweite Leiterstruktur mit N Leiterschichten umfasst, die die Vielzahl von elektrischen Schaltungen konfiguriert, wobei die erste Leiterstruktur zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet ist, wobei die zweite Leiterstruktur zwischen der ersten Leiterstruktur und der zweiten Halbleiterschicht angeordnet ist, wobei ein erster leitfähiger Abschnitt, der in einer M-ten Leiterschicht der ersten Leiterstruktur aus der ersten Halbleiterschicht umfasst und mit einer Schaltung der Vielzahl von Bildelementschaltungen verbunden ist, und ein zweiter leitfähiger Abschnitt elektrisch verbunden sind, der in einer N-ten Leiterschicht der zweiten Leiterstruktur aus der zweiten Halbleiterschicht umfasst und mit einer Schaltung der Vielzahl von elektrischen Schaltungen verbunden ist, wobei ein dritter leitfähiger Abschnitt, der in der M-ten Leiterschicht umfasst und mit einer Schaltung der Vielzahl von Bildelementschaltungen verbunden ist, und ein vierter leitfähiger Abschnitt elektrisch verbunden sind, der in der N-ten Leiterschicht umfasst und mit einer Schaltung der Vielzahl von elektrischen Schaltungen verbunden ist, wobei eine kürzeste Leiterbahn von dem zweiten leitfähigen Abschnitt zu der Vielzahl von Halbleiterbauelementen, die die Vielzahl von Bildelementschaltungen konfiguriert, eine erste Länge ist, und eine kürzeste Leiterbahn von dem ersten leitfähigen Abschnitt zu der Vielzahl von Halbleiterbauelementen, die die Vielzahl von elektrischen Schaltungen konfiguriert, eine zweite Länge ist, wobei eine kürzeste Leiterbahn von dem vierten leitfähigen Abschnitt zu der Vielzahl von Halbleiterbauelementen, die die Vielzahl von Bildelementschaltungen konfiguriert, eine dritte Länge ist, und eine kürzeste Leiterbahn von dem dritten leitfähigen Abschnitt zu der Vielzahl von Halbleiterbauelementen, die die Vielzahl von elektrischen Schaltungen konfiguriert, eine vierte Länge ist, wobei eine Summe der dritten Länge und der vierten Länge länger als eine Summe der ersten Länge und der zweiten Länge ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die dritte Länge länger als die erste Länge ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die erste Länge länger als die vierte Länge ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die erste Länge länger als die zweite Länge ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei M ≤ N.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei zwei oder mehr Bildelementschaltungen der Vielzahl von Bildelementschaltungen gemeinsam mit einer gemeinsamen Leitung verbunden sind.
  7. Halbleitervorrichtung nach Anspruch 6, wobei die gemeinsame Leitung in einem Bereich von der ersten Halbleiterschicht bis zu einer m-ten (m < M) Leiterschicht der ersten Leiterstruktur umfasst ist.
  8. Halbleitervorrichtung nach Anspruch 6 oder 7, wobei ein Leiter, der die gemeinsame Leitung und den ersten leitfähigen Abschnitt verbindet, in einem Bereich von der ersten Halbleiterschicht bis zur (m+µ)-ten (m+µ > m) Leiterschicht der ersten Leiterstruktur umfasst ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 6 bis 8, wobei ein Leiter, der ein festes Potential empfängt, zwischen einem Leiter, der die gemeinsame Leitung mit dem ersten leitfähigen Abschnitt verbindet, und der gemeinsamen Leitung angeordnet ist.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei der erste leitfähige Abschnitt und der zweite leitfähige Abschnitt zwischen der ersten Halbleiterschicht und der Schaltung der Vielzahl von elektrischen Schaltungen angeordnet sind, mit denen der zweite leitfähige Abschnitt verbunden ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei ein erstes Halbleiterbauelement, das eine erste elektrische Schaltung der Vielzahl von elektrischen Schaltungen konfiguriert, mit zumindest einem von der Vielzahl von Halbleiterbauelementen, die die Vielzahl von Bildelementschaltungen konfiguriert, über eine erste Verbindungseinheit elektrisch verbunden ist, die die erste Leiterstruktur und die zweite Leiterstruktur konfiguriert, wobei ein zweites Halbleiterbauelement, das eine zweite elektrische Schaltung der Vielzahl von elektrischen Schaltungen konfiguriert, mit zumindest einem der Vielzahl von Halbleiterbauelementen über die erste Verbindungseinheit elektrisch verbunden ist, die die erste Leiterstruktur und die zweite Leiterstruktur konfiguriert, und wobei ein kürzester Abstand von dem zweiten Halbleiterbauelement zu einem mit der zweiten Verbindungseinheit verbundenen Halbleiterbauelement der Vielzahl von Halbleiterbauelementen, die die Vielzahl von Bildelementschaltungen konfiguriert, länger ist als ein kürzester Abstand von dem ersten Halbleiterbauelement zu einem mit der ersten Verbindungseinheit verbundenen Halbleiterbauelement der Vielzahl von Halbleiterbauelementen, die die Vielzahl von Bildelementschaltungen konfiguriert.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, wobei eine Bildelementschaltung der α-ten Zeile und der e1-ten Spalte der Vielzahl von Bildelementschaltungen und eine Bildelementschaltung der b-ten Zeile und der e1-ten Spalte mit einer elektrischen Schaltung der p-ten Zeile und der v-ten Spalte der Vielzahl von elektrischen Schaltungen verbunden sind, und wobei eine Bildelementschaltung der α-ten Zeile und der f1-ten Spalte der Vielzahl von Bildelementschaltungen und eine Bildelementschaltung der b-ten Zeile und der f1-ten Spalte mit einer elektrischen Schaltung der q-ten Zeile und der v-ten Spalte der Vielzahl von elektrischen Schaltungen verbunden sind.
  13. Halbleitervorrichtung nach Anspruch 12, wobei eine Bildelementschaltung einer c-ten Zeile und der e2-ten Spalte der Vielzahl von Bildelementschaltungen und einer Bildelementschaltung einer d-ten Zeile und der e2-ten Spalte mit einer elektrischen Schaltung der p-ten Zeile und der w-ten Spalte der Vielzahl von elektrischen Schaltungen verbunden sind, und eine Bildelementschaltung der c-ten Zeile und der f2-ten Spalte der Vielzahl von Bildelementschaltungen und eine Bildelementschaltung der d-ten Zeile und der f2-ten Spalte mit einer elektrischen Schaltung der q-ten Zeile und der w-ten Spalte der Vielzahl von elektrischen Schaltungen verbunden sind.
  14. Halbleitervorrichtung nach Anspruch 13, wobei e1 < f1 < e2 < f2 und T = e2 - e1 ist.
  15. Halbleitervorrichtung nach einem der Ansprüche 12 bis 14, wobei eine Bildelementschaltung der a-ten Zeile und der g2-ten Spalte der Vielzahl von Bildelementschaltungen mit einer elektrischen Schaltung einer r-ten Zeile und der v-ten Spalte der Vielzahl von elektrischen Schaltungen verbunden ist, und eine Bildelementschaltung der α-ten Zeile und der h2-ten Spalte der Vielzahl von Bildelementschaltungen mit einer elektrischen Schaltung einer s-ten Zeile und der v-ten Spalte der Vielzahl von elektrischen Schaltungen verbunden ist.
  16. Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, wobei J ≤ T × U < J × K / 2, 10 ≤ T < J, und 10 ≤ U < K ist.
  17. Halbleitervorrichtung nach einem der Ansprüche 1 bis 16, wobei jede der Vielzahl von elektrischen Schaltungen eine Auswahlschaltung umfasst, die mit zwei oder mehreren Bildelementschaltungen der Vielzahl von Bildelementschaltungen verbunden ist.
  18. Halbleitervorrichtung nach einem der Ansprüche 1 bis 17, wobei jede der Vielzahl von elektrischen Schaltungen einen Analog-Digital-Wandler umfasst.
  19. Halbleitervorrichtung nach Anspruch 18, wobei der Analog-Digital-Wandler ein Analog-Digital-Wandler einer schrittweisen Näherungsart ist.
  20. Ausrüstung mit der Halbleitervorrichtung nach einem der Ansprüche 1 bis 19, und ferner mit zumindest einigen von: einem optischen System, das dazu eingerichtet ist, auf die Halbleitervorrichtung fokussiert zu werden, einer Steuereinrichtung, die dazu eingerichtet ist, die Halbleitervorrichtung zu steuern, einer Verarbeitungseinrichtung, die dazu eingerichtet ist, ein von der Halbleitervorrichtung ausgegebenes Signal zu verarbeiten, einer Maschinenvorrichtung, die dazu eingerichtet ist, basierend auf durch die Halbleitervorrichtung erhaltenen Informationen gesteuert zu werden, einer Anzeigevorrichtung, die dazu eingerichtet ist, die durch die Halbleitervorrichtung erhaltenen Informationen anzuzeigen, und einer Speichervorrichtung, die dazu eingerichtet ist, die durch die Halbleitervorrichtung erhaltenen Informationen zu speichern.
DE102018123875.4A 2017-09-29 2018-09-27 Halbleitervorrichtung und -ausrüstung Active DE102018123875B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-192048 2017-09-29
JP2017192048A JP7102119B2 (ja) 2017-09-29 2017-09-29 半導体装置および機器

Publications (2)

Publication Number Publication Date
DE102018123875A1 true DE102018123875A1 (de) 2019-04-04
DE102018123875B4 DE102018123875B4 (de) 2024-02-01

Family

ID=65727822

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018123875.4A Active DE102018123875B4 (de) 2017-09-29 2018-09-27 Halbleitervorrichtung und -ausrüstung

Country Status (7)

Country Link
US (3) US10811455B2 (de)
JP (1) JP7102119B2 (de)
KR (1) KR102333991B1 (de)
CN (1) CN109585474B (de)
DE (1) DE102018123875B4 (de)
GB (1) GB2568802B (de)
TW (1) TWI690072B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10951848B2 (en) * 2018-06-04 2021-03-16 Apple, Inc. High speed, low power image sensor system
JP6957559B2 (ja) * 2019-06-24 2021-11-02 キヤノン株式会社 半導体装置および機器
US20210305303A1 (en) * 2020-03-31 2021-09-30 Canon Kabushiki Kaisha Photoelectric conversion apparatus, photoelectric conversion system, and moving object
JP7414791B2 (ja) 2021-12-07 2024-01-16 キヤノン株式会社 光電変換装置、機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104684A (ja) 2010-11-11 2012-05-31 Sony Corp 固体撮像装置及び電子機器
JP2013051674A (ja) 2011-08-02 2013-03-14 Canon Inc 周辺回路を配置しチップ面積増大を抑制した撮像素子及び撮像装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4662740B2 (ja) * 2004-06-28 2011-03-30 日本電気株式会社 積層型半導体メモリ装置
JP5106092B2 (ja) 2007-12-26 2012-12-26 パナソニック株式会社 固体撮像装置およびカメラ
JP5272860B2 (ja) * 2009-04-08 2013-08-28 ソニー株式会社 固体撮像素子およびカメラシステム
JP5685898B2 (ja) * 2010-01-08 2015-03-18 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
JP5853351B2 (ja) 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP4892087B2 (ja) 2010-06-23 2012-03-07 株式会社東芝 電子機器及び電源制御装置
JP2012015274A (ja) * 2010-06-30 2012-01-19 Canon Inc 固体撮像装置、及び固体撮像装置の製造方法。
JP5843475B2 (ja) 2010-06-30 2016-01-13 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP6173410B2 (ja) 2010-06-30 2017-08-02 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
KR101088825B1 (ko) * 2010-07-09 2011-12-01 주식회사 하이닉스반도체 반도체 칩 및 이를 갖는 스택 패키지
JP5577965B2 (ja) * 2010-09-02 2014-08-27 ソニー株式会社 半導体装置、および、その製造方法、電子機器
JP5500007B2 (ja) 2010-09-03 2014-05-21 ソニー株式会社 固体撮像素子およびカメラシステム
JP5570377B2 (ja) 2010-09-30 2014-08-13 キヤノン株式会社 固体撮像装置
TWI467746B (zh) * 2010-12-15 2015-01-01 Sony Corp 半導體元件及其製造方法與電子裝置
JP5696513B2 (ja) 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2012174937A (ja) * 2011-02-22 2012-09-10 Sony Corp 半導体装置、半導体装置の製造方法、半導体ウエハの貼り合わせ方法及び電子機器
JP6091550B2 (ja) 2011-08-02 2017-03-08 キヤノン株式会社 撮像素子及び撮像装置
JP5923929B2 (ja) * 2011-10-27 2016-05-25 ソニー株式会社 固体撮像素子およびカメラシステム
JP2013197113A (ja) * 2012-03-15 2013-09-30 Sony Corp 固体撮像装置およびカメラシステム
WO2013183291A1 (ja) 2012-06-08 2013-12-12 株式会社ニコン 撮像素子および撮像装置
JP5421475B2 (ja) 2012-07-04 2014-02-19 誠 雫石 撮像素子、半導体集積回路及び撮像装置
US9165968B2 (en) 2012-09-14 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. 3D-stacked backside illuminated image sensor and method of making the same
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
JP5925711B2 (ja) 2013-02-20 2016-05-25 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
WO2014144947A1 (en) 2013-03-15 2014-09-18 Olive Medical Corporation Super resolution and color motion artifact correction in a pulsed color imaging system
JP6205228B2 (ja) 2013-09-30 2017-09-27 オリンパス株式会社 撮像モジュールおよび内視鏡装置
JP6192469B2 (ja) * 2013-10-01 2017-09-06 オリンパス株式会社 撮像装置
TWI676279B (zh) 2013-10-04 2019-11-01 新力股份有限公司 半導體裝置及固體攝像元件
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP6245474B2 (ja) * 2014-04-21 2017-12-13 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、並びに、電子機器
JP2016018919A (ja) 2014-07-09 2016-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2016039393A (ja) 2014-08-05 2016-03-22 ソニー株式会社 撮像装置及び画素信号読み出し方法
JP2016171399A (ja) 2015-03-11 2016-09-23 株式会社東芝 固体撮像装置
JP6693068B2 (ja) 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
CN111883501A (zh) 2015-05-18 2020-11-03 索尼公司 半导体装置和成像装置
KR102422224B1 (ko) * 2015-07-31 2022-07-18 삼성전자주식회사 적층형 이미지 센서 및 이를 포함하는 시스템
JP6197901B2 (ja) 2016-03-04 2017-09-20 ソニー株式会社 固体撮像装置、及び、電子機器
JP6976798B2 (ja) * 2017-09-29 2021-12-08 キヤノン株式会社 撮像装置、撮像システム、移動体、回路チップ
JP6991816B2 (ja) * 2017-09-29 2022-01-13 キヤノン株式会社 半導体装置および機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104684A (ja) 2010-11-11 2012-05-31 Sony Corp 固体撮像装置及び電子機器
JP2013051674A (ja) 2011-08-02 2013-03-14 Canon Inc 周辺回路を配置しチップ面積増大を抑制した撮像素子及び撮像装置

Also Published As

Publication number Publication date
US20190103434A1 (en) 2019-04-04
CN109585474B (zh) 2023-06-06
US10811455B2 (en) 2020-10-20
US11552121B2 (en) 2023-01-10
GB2568802A (en) 2019-05-29
TWI690072B (zh) 2020-04-01
CN109585474A (zh) 2019-04-05
TW201929208A (zh) 2019-07-16
US20200411582A1 (en) 2020-12-31
GB2568802B (en) 2020-03-25
JP7102119B2 (ja) 2022-07-19
US20230097221A1 (en) 2023-03-30
DE102018123875B4 (de) 2024-02-01
KR102333991B1 (ko) 2021-12-02
JP2019067931A (ja) 2019-04-25
KR20190038378A (ko) 2019-04-08

Similar Documents

Publication Publication Date Title
DE102018123875B4 (de) Halbleitervorrichtung und -ausrüstung
DE102018112532B4 (de) Dünnfilmtransistor, Gate-Treiber der diesen aufweist, und Anzeigevorrichtung, die den Gate-Treiber aufweist
DE2939490C2 (de)
DE112017003898T5 (de) Abbildungsvorrichtung, Abbildungsmodul, elektronisches Gerät und Abbildungssystem
DE2741226C3 (de) Festkörper-Farbbildaufnahmeeinrichtung
DE60303399T2 (de) Photoelektrische Umwandlungsvorrichtung
DE102018116043A1 (de) Bildsensor
DE19631086A1 (de) Pixelbildsensorzelle
DE202010018564U1 (de) Halbleitervorrichtung, Festkörper-Bildsensoren und Kamerasystem
DE202012013557U1 (de) Festkörper-Bildaufnahmeelement und elektronische Vorrichtung
DE102012209053A1 (de) Organische lichtemittierende Anzeige
DE112018001207T5 (de) IC, Treiber-IC, Anzeigesystem und Elektronisches Gerät
DE102018133653A1 (de) Anzeigevorrichtung
DE112011106038B4 (de) Bildaufnahmevorrichtung
DE102015215577A1 (de) Flüssigkristallanzeigefeld und Verfahren zum Herstellen desselben
DE102017127415A1 (de) Datentreiber und anzeigeeinrichtung verwendend diesen
DE102018121679A1 (de) Matrixsubstrat für digitalen Röntgendetektor, damit ausgerüsteter digitaler Röntgendetektor und Verfahren für seine Herstellung
DE112019004650T5 (de) Festkörperbildgebungsvorrichtung und elektronische einrichtung
DE102019120820A1 (de) Anzeigevorrichtung
DE3345239A1 (de) Festkoerper-bildsensor
DE4005494C2 (de) Halbleiter-Vorrichtung sowie Bildlesegerät mit dieser Halbleitervorrichtung mit optimierten elektrischen Eigenschaften
DE102018119609B4 (de) Chipstruktur mit Heizelement
DE112017005215T5 (de) Bildaufnahmevorrichtung und elektronische Vorrichtung
DE3345238A1 (de) Festkoerper-bildaufnahmewandler
DE112018004380T5 (de) Festkörper-bildsensor und festkörper-bildaufnahmevorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division