DE102018119609B4 - Chipstruktur mit Heizelement - Google Patents

Chipstruktur mit Heizelement Download PDF

Info

Publication number
DE102018119609B4
DE102018119609B4 DE102018119609.1A DE102018119609A DE102018119609B4 DE 102018119609 B4 DE102018119609 B4 DE 102018119609B4 DE 102018119609 A DE102018119609 A DE 102018119609A DE 102018119609 B4 DE102018119609 B4 DE 102018119609B4
Authority
DE
Germany
Prior art keywords
chip structure
wiring
heating element
area
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018119609.1A
Other languages
English (en)
Other versions
DE102018119609A1 (de
Inventor
Woo Hyun PARK
Jae Choon Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102018119609A1 publication Critical patent/DE102018119609A1/de
Application granted granted Critical
Publication of DE102018119609B4 publication Critical patent/DE102018119609B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Chipstruktur, aufweisend:eine erste untere Chipstruktur (20); undauf der ersten unteren Chipstruktur (20) eine obere Chipstruktur (10), die einen Pixelfeldbereich (PX) aufweist,die erste untere Chipstruktur (20), aufweisend:ein erstes unteres Halbleitersubstrat (205), das eine erste Seite (205f) und eine zweite Seite (205b) aufweist, die einander gegenüberliegen;einen ersten Abschnitt (20F) auf der ersten Seite (205f) des ersten unteren Halbleitersubstrats (205); undeinen zweiten Abschnitt (20B) auf der zweiten Seite (205b) des ersten unteren Halbleitersubstrats (205),wobei der erste Abschnitt (20F) der ersten unteren Chipstruktur (20) eine Gateverdrahtung (235g) aufweist,der zweite Abschnitt (20B) der ersten unteren Chipstruktur (20) eine Verdrahtung (260) auf der zweiten Seite und ein Heizelement (450) aufweist, und das Heizelement (450) und die Verdrahtung (260) auf der zweiten Seite direkt auf einer gleichen Ebene angeordnet sind, und das Heizelement (450) eine Länge aufweist, welche größer ist als die der Verdrahtung (260) auf der zweiten Seite.

Description

  • Hintergrund
  • 1. Technisches Gebiet
  • Das vorliegende erfinderische bzw. erfindungsgemäße Konzept betrifft eine Chipstruktur und insbesondere eine Chipstruktur, die ein Heizelement beinhaltet, das dazu in der Lage ist, einen Pixelfeldbereich eines Bildsensors zu erwärmen.
  • 2. Beschreibung des verwandten Stands der Technik
  • Ein Bildsensor, der einfallendes Licht in ein elektrisches Signal umwandelt, um Bilddaten auszubilden, kann nicht nur bei einer elektronischen Vorrichtung für einen allgemeinen Verbraucher, wie beispielsweise einer Digitalkamera, einer Kamera für ein Mobiltelefon, einem tragbaren Kamerarekorder oder dergleichen verwendet werden, sondem auch bei einer Kamera, die auf einem Fahrzeug montiert ist, einer Sicherheitsvorrichtung, einem Roboter oder dergleichen. Weil Bildsensoren miniaturisiert werden und eine hohe Auflösung aufweisen können, werden momentan verschiedene Forschungen durchgeführt, die darauf abzielen, die Nachfrage nach Miniaturisierung und höherer Auflösung derartiger Bildsensoren zu decken.
  • Aus der US 9 935 037 B2 ist bekannt: Ein mehrfach gestapeltes Gerät umfasst ein unteres Gerät mit einem unteren Substrat, einer ersten Isolierschicht auf dem unteren Substrat und einem TSV-Pad (Through-Silicon-Via) auf der ersten Isolierschicht, ein Zwischengerät mit einem Zwischensubstrat und ein zweites isolierende Schicht auf dem Zwischensubstrat und einen ersten TSV-Bump auf der zweiten isolierenden Schicht, ein oberes Bauelement mit einem oberen Substrat, einer dritten isolierenden Schicht auf dem oberen Substrat, einem zweiten TSV-Bump auf der dritten isolierenden Schicht und einer TSV-Struktur durch das obere Substrat, die dritte Isolierschicht, die zweite Isolierschicht und das Zwischensubstrat, um mit dem ersten TSV-Bump, dem zweiten TSV-Bump und dem TSV-Pad verbunden zu werden. Ein isolierender erster TSV-Abstandshalter zwischen dem Zwischensubstrat und der TSV-Struktur und ein isolierender zweiter TSV-Abstandshalter zwischen dem oberen Substrat und der TSV-Struktur sind entlang einer Stapelrichtung voneinander beabstandet.
  • Aus der JP 2007- 81 094 A ist zur genauen Durchführung der Temperatursteuerung eines lichtemittierenden Elements in jedem einer Vielzahl von Bildelementen in Bezug auf eine lichtemittierende Vorrichtung folgende Lösung bekannt: Ein Licht emittierendes Gerät verfügt über ein Substrat, eine Vielzahl von Bildelementen, die in einem vorbestimmten Muster auf dem Substrat angeordnet sind, von denen jedes ein Licht emittierendes Element enthält, und einen Temperaturregler, der auf der Seite des Substrats ausgebildet ist, auf der das Licht emittiert Element entsteht. Der Temperaturregler umfasst einen wärmeerzeugenden Körper, der so angeordnet ist, dass er, wenn er in einer Ebene auf dem Substrat betrachtet wird, das lichtemittierende Element zumindest teilweise überlappt oder es umgibt, und die Temperaturregelung des lichtemittierenden Elements durch Anlegen eines Stroms an die Wärme durchführt erzeugender Körper.
  • Aus der US 2012 / 0 275 128 A1 ist bekannt: Eine elektronische Komponente umfasst ein Verdrahtungssubstrat mit einer ersten Oberfläche und einer zweiten Oberfläche, einen elektronischen Komponentenkörper, der auf einer ersten Oberflächenseite des Verdrahtungssubstrats montiert ist, und eine externe Elektrode, die auf einer zweiten Oberflächenseite des Verdrahtungssubstrats gebildet ist, die der ersten gegenüberliegt auf der Oberflächenseite, wobei die Außenelektrode elektrisch mit dem Körper der elektronischen Komponente verbunden ist, ein wärmeerzeugendes Element mit leitfähigen Eigenschaften und einem höheren spezifischen Widerstand als die Außenelektrode und eine wärmeisolierende Schicht, die zwischen dem Körper der elektronischen Komponente und dem wärmeerzeugenden Element angeordnet ist, wobei die wärmeisolierende Schicht eine isolierende Eigenschaft aufweist und aus einem Material gebildet ist, das sich von einem anderen Material des Verdrahtungssubstrats unterscheidet.
  • Kurzfassung
  • Die Aufgabe der Erfindung wird durch eine Chipstruktur nach einem der Ansprüche 1, 11 oder 17 oder durch ein Chipstruktur-Betriebsverfahren nach Anspruch 21 erfüllt. Weiterentwicklungen der Erfindung werden in den abhängigen Ansprüchen spezifiziert.
  • Kurze Beschreibung der Zeichnungen
  • Die vorstehenden und andere Aspekte, Merkmale und andere Vorteile des vorliegenden erfinderischen Konzepts werden aus der folgenden detaillierten Beschreibung, die in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird, deutlicher verstanden werden. Es zeigt/Es zeigen:
    • 1 eine Perspektivansicht, welche eine Chipstruktur gemäß einiger Ausführungsformen des erfinderischen Konzepts schematisch veranschaulicht.
    • 2 eine Perspektivansicht, welche ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen des erfinderischen Konzepts schematisch veranschaulicht.
    • 3 eine Längsschnittansicht, welche ein Beispiel einer Chipstruktur gemäß 2 schematisch veranschaulicht.
    • 4 ein Blockdiagramm, das eine Querschnittsfläche eines Abschnitts einer Chipstruktur schematisch veranschaulicht, um ein Beispiel einer Chipstruktur gemäß den 1 bis 3 zu veranschaulichen.
    • 5 eine Draufsicht, welche ein beispielhaftes Beispiel einer Chipstruktur gemäß den 1 bis 4 veranschaulicht.
    • 6 eine Draufsicht, welche einen vergrößerten Abschnitt einer Chipstruktur gemäß den 1 bis 5 schematisch veranschaulicht.
    • 7 eine Querschnittsansicht, welche einen vergrößerten Abschnitt einer Chipstruktur gemäß den 1 bis 6 schematisch veranschaulicht.
    • 8 eine Perspektivansicht, welche ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen des erfinderischen Konzepts schematisch veranschaulicht.
    • 9 eine Perspektivansicht, welche ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen des erfinderischen Konzepts schematisch veranschaulicht.
    • 10 eine Längsschnittansicht, welche ein Beispiel einer Chipstruktur gemäß 9 schematisch veranschaulicht.
    • 11 ein Blockdiagramm, das eine Querschnittsfläche eines Abschnitts einer Chipstruktur schematisch veranschaulicht, um ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen des erfinderischen Konzepts zu veranschaulichen.
    • 12 eine Draufsicht, welche ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen des erfinderischen Konzepts veranschaulicht.
    • 13 eine Draufsicht, welche einen vergrößerten Abschnitt einer Chipstruktur gemäß einiger Ausführungsformen des erfinderischen Konzepts schematisch veranschaulicht.
    • 14 ein Flussdiagramm, welches ein Betriebsverfahren einer Chipstruktur gemäß einiger Ausführungsformen des erfinderischen Konzepts veranschaulicht.
    • 15 eine Perspektivansicht, welche ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen des erfinderischen Konzepts schematisch veranschaulicht.
    • 16 eine Längsschnittansicht, welche ein Beispiel einer Chipstruktur gemäß 15 schematisch veranschaulicht.
    • 17 eine Perspektivansicht, welche ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen des erfinderischen Konzepts schematisch veranschaulicht.
    • 18 eine Perspektivansicht, welche ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen des erfinderischen Konzepts schematisch veranschaulicht.
    • 19 eine Perspektivansicht, welche ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen des erfinderischen Konzepts schematisch veranschaulicht.
    • 20 eine Längsschnittansicht, welche ein Beispiel einer Chipstruktur gemäß 19 schematisch veranschaulicht.
    • 21 eine Perspektivansicht, welche ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen des erfinderischen Konzepts schematisch veranschaulicht.
    • 22 eine Perspektivansicht, welche ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen des erfinderischen Konzepts schematisch veranschaulicht.
    • 23 eine Längsschnittansicht, welche ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen des erfinderischen Konzepts schematisch veranschaulicht.
    • 24 eine Längsschnittansicht, welche ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen des erfinderischen Konzepts schematisch veranschaulicht; und
    • 25 eine Längsschnittansicht, welche ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen des erfinderischen Konzepts schematisch veranschaulicht.
  • Detaillierte Beschreibung
  • Nachfolgend werden beispielhafte Ausführungsformen des vorliegenden erfinderischen Konzepts unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben werden. Dabei weisen Elemente, die durch die gleichen Bezugszeichen angegeben werden, die gleichen Merkmale auf. Daher kann die Beschreibung dieser Elemente nicht wiederholt werden, um eine Redundanz einer Beschreibung zu vermeiden.
  • Wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, sollte dies dahingehend ausgelegt werden, dass dieses mit dem anderen Element verbunden oder gekoppelt ist, oder dass Zwischenelemente vorliegen können. Im Gegensatz dazu liegen keine Zwischenelemente vor, wenn ein Element als „direkt verbunden“ oder „direkt gekoppelt“ mit einem anderen Element bezeichnet wird. Andere Worte, die verwendet werden, um die Beziehung zwischen Elementen oder Schichten zu beschreiben, sollten auf eine ähnliche Weise interpretiert werden (z. B. „zwischen“ versus „direkt dazwischen“, „benachbart“ versus „direkt benachbart“, „auf‟ versus „direkt auf“).
  • Ein Bildsensor, welcher photoelektrische Elemente (z. B. Photodioden) beinhaltet, kann auf oder in einer elektronischen Vorrichtung montiert sein. Der Bildsensor kann zum Beispiel auf einer elektronischen Vorrichtung wie einer 2-Stack bzw. 2er-Stapel CMOS-Bildsensorpackung montiert sein, die mit einem Logikchip ausgebildet ist, oder dieser kann auf einer elektronischen Vorrichtung wie einer 3-Stack bzw. 3er-Stapel CMOS-Bildsensorpackung montiert sein, die mit einem Logikchip und einem DRAM-Chip ausgebildet ist. Der Bildsensor kann allerdings durch Wärme von einem benachbarten Chip, wie beispielsweise einem Logikchip, beeinflusst werden. Weil die Wärme, die durch einen benachbarten Chip erzeugt wird, nicht einheitlich über die Gesamtheit des Pixelfelds übertragen werden kann, können einige Flächen oder Bereiche des Pixelfelds eine relativ hohe Temperatur aufweisen und einige Flächen oder Bereiche des Pixelfelds können eine relativ niedrige Temperatur aufweisen. Die Ladung, die als Reaktion auf einfallendes Licht durch die photoelektrischen Elemente erzeugt wird, ist von der Temperatur abhängig. Im Ergebnis kann die Disparität hinsichtlich der Temperatur bzw. Temperaturunterschiede über das Pixelfeld in einer Bildverzerrung bzw. -störung resultieren. Einige Ausführungsformen des erfinderischen Konzepts rühren von einer Erkenntnis her, dass eine Chipstruktur, die benachbart zu einem Pixelfeld angeordnet ist, sowohl eine Verdrahtung als auch ein Heizelement beinhalten kann, und dass die Anordnungsdichten der Verdrahtung und des Heizelements jeweils derart konfiguriert sein können, dass diese Temperaturunterschiede über Bereiche oder Flächen des Pixelfelds hinweg reduzieren. Indem die Temperaturvariation über das Pixelfeld reduziert wird, können eine Bildverzerrung und Fehler reduziert werden.
  • Eine Chipstruktur gemäß einer beispielhaften Ausführungsform wird unter Bezugnahme auf 1 beschrieben werden. 1 zeigt eine Perspektivansicht, welche eine Chipstruktur gemäß einiger Ausführungsformen schematisch veranschaulicht.
  • Wie 1 zu entnehmen ist, kann eine Chipstruktur 1 eine untere Chipstruktur 50, die ein Heizelement aufweist, und eine obere Chipstruktur 10, die auf der unteren Chipstruktur 50 angeordnet ist, beinhalten. Die obere Chipstruktur 10 kann ein Bildsensor sein, der einen Pixelfeldbereich beinhaltet.
  • Ein Beispiel der unteren Chipstruktur 50 wird unter Bezugnahme auf 2 beschrieben werden. 2 zeigt eine Perspektivansicht, welche ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen schematisch veranschaulicht.
  • Wie den 1 und 2 zu entnehmen ist, kann die untere Chipstruktur 50 eine zweite untere Chipstruktur 30 und eine erste untere Chipstruktur 20 beinhalten, die auf der zweiten unteren Chipstruktur 30 angeordnet ist. Die erste untere Chipstruktur 20 kann zwischen der oberen Chipstruktur 10 und der zweiten unteren Chipstruktur 30 eingeschoben sein.
  • Die erste untere Chipstruktur 20 kann einen ersten Abschnitt 20F, einen zweiten Abschnitt 20B und einen ersten unteren Substratabschnitt 20S zwischen dem ersten Abschnitt 20F und dem zweiten Abschnitt 20B beinhalten. Der erste Abschnitt 20F kann näher an der oberen Chipstruktur 10 angeordnet sein als der zweite Abschnitt 20B. Der erste Abschnitt 20F kann eine erste Seitenverdrahtung bzw. Verdrahtung auf der ersten Seite beinhalten. Der zweite Abschnitt 20B kann eine zweite Seitenverdrahtung bzw. Verdrahtung auf der zweiten Seite und ein Heizelement beinhalten. Der erste Abschnitt 20F kann als ein Abschnitt auf der ersten Seite` bezeichnet werden, und der zweite Abschnitt 20B kann als ein Abschnitt auf der zweiten Seite` bezeichnet werden.
  • Ein Beispiel der Chipstruktur 1, welche die obere Chipstruktur 10 und die untere Chipstruktur 50 beibehaltet, wird unter Bezugnahme auf 3 beschrieben werden. 3 zeigt eine Längsschnittansicht, welche ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen schematisch veranschaulicht.
  • Wie 3 zusätzlich zu den 1 und 2 zu entnehmen ist, kann die obere Chipstruktur 10 einen ersten Abschnitt 10F, einen zweiten Abschnitt 10B und einen oberen Substratabschnitt 10S zwischen dem ersten Abschnitt 10F und dem zweiten Abschnitt 10B beinhalten.
  • Der obere Substratabschnitt 10S kann ein oberes Halbleitersubstrat 105 beinhalten, das eine erste Seite 105f und eine zweite Seite 105b, die einander gegenüberliegen, sowie photoelektrische Elemente 115 in dem oberen Halbleitersubstrat 105 aufweist.
  • Bei dieser Beschreibung kann in Bezug auf eine erste Seite und eine zweite Seite eines Halbleitersubstrats, die einander gegenüberliegen, die erste Seite` als eine ,Vorderseite` bezeichnet werden und die zweite Seite` kann als eine ,Rückseite` bezeichnet werden.
  • Die photoelektrischen Elemente 115 können eine Siliziumphotodiode oder ein photoelektrisches Wandlerelement aus Silizium sein. Die photoelektrischen Elemente 115 können in einer Zeilenrichtung und einer Spaltenrichtung angeordnet sein. Bei dieser Spezifikation bzw. Beschreibung ist ein Bereich, in welchem die photoelektrischen Elemente 115 angeordnet sind, als ein Pixelfeldbereich PX` definiert. Somit kann der Pixelfeldbereich PX als ein Bereich verstanden werden, welcher die photoelektrischen Elemente 115 beinhaltet.
  • Der erste Abschnitt 10F kann auf der ersten Seite 105f des oberen Halbleitersubstrats 105 angeordnet sein. Der erste Abschnitt 10F kann eine isolierende Schicht 130 auf der ersten Seite der ersten Seite 105f des oberen Halbleitersubstrats 105 und eine Verdrahtung 135 auf der ersten Seite in der isolierenden Schicht 130 auf der ersten Seite beinhalten. Die Verdrahtung 135 auf der ersten Seite kann eine Mehrschichtstruktur sein. Eine Art der Verdrahtung der Verdrahtung 135 auf der ersten Seite nahe der ersten Seite 105f des oberen Halbleitersubstrats 105 kann eine obere Gateverdrahtung 135g sein. Flache Grabenisolationsbereiche 110 können in der ersten Seite 105f des oberen Halbleitersubstrats 105 angeordnet sein.
  • Der zweite Abschnitt 10B kann auf der zweiten Seite 105b des oberen Halbleitersubstrats 105 angeordnet sein. Der zweite Abschnitt 10B kann auf der zweiten Seite 105b des oberen Halbleitersubstrats 105 eine untere isolierende Schicht 152 auf der zweiten Seite, auf der unteren isolierenden Schicht 152 auf der zweiten Seite eine obere isolierende Schicht 154 auf der zweiten Seite, in der oberen isolierenden Schicht 154 auf der zweiten Seite Farbfilter 160 und auf den Farbfiltern 160 Mikrolinsen 165 beinhalten. Die photoelektrischen Elemente 115, die Farbfilter 160 und die Mikrolinsen 165 können einander überlappen.
  • Die erste untere Chipstruktur 20 kann einen ersten Abschnitt 20F, einen zweiten Abschnitt 20B und einen ersten unteren Substratabschnitt 20S zwischen dem ersten Abschnitt 20F und dem zweiten Abschnitt 20B beinhalten.
  • Der erste untere Substratabschnitt 20S kann ein erstes unteres Halbleitersubstrat 205 beinhalten, das eine erste Seite 205f und eine zweite Seite 205b aufweist, die einander gegenüberliegen.
  • Der erste Abschnitt 20F kann auf der ersten Seite 205f des ersten unteren Halbleitersubstrats 205 angeordnet sein. Der erste Abschnitt 20F kann eine isolierende Schicht 230 auf der ersten Seite, die auf der ersten Seite 205f des ersten unteren Halbleitersubstrats 205 angeordnet ist, und eine Verdrahtung 235 auf der ersten Seite in der isolierenden Schicht 230 auf der ersten Seite beinhalten. Die Verdrahtung 235 auf der ersten Seite kann eine Mehrschichtstruktur aufweisen. Eine Art der Verdrahtung der Verdrahtung 235 auf der ersten Seite nahe der ersten Seite 205f des ersten unteren Halbleitersubstrats 205 kann eine untere Gateverdrahtung 235g sein. Flache Grabenisolationsbereiche 210 können in der ersten Seite 205f des ersten unteren Halbleitersubstrats 205 angeordnet sein.
  • Der zweite Abschnitt 20B kann auf der zweiten Seite 205b des ersten unteren Halbleitersubstrats 205 angeordnet sein. Der zweite Abschnitt 20B kann eine untere isolierende Schicht 252 auf der zweiten Seite, die auf der zweiten Seite 205b des ersten unteren Halbleitersubstrats 205 angeordnet ist, eine Verdrahtung 260 auf der zweiten Seite und ein Heizelement 450 auf der unteren isolierenden Schicht 252 auf der zweiten Seite sowie eine obere isolierende Schicht 254 auf der zweiten Seite, welche die Verdrahtung 260 auf der zweiten Seite und das Heizelement 450 abdeckt oder umhüllt, beinhalten.
  • Bei einigen Ausführungsformen können die Verdrahtung 260 auf der zweiten Seite und das Heizelement 450 auf der gleichen Ebene angeordnet sein. Die Verdrahtung 260 auf der zweiten Seite und das Heizelement 450 können aus dem gleichen leitfähigen Material (z. B. Titan (Ti), Titannitrid (TiN) und/oder Kupfer (Cu) oder dergleichen) ausgebildet sein und dieses kann in einer Linienform mit oder ohne Biegungen ausgebildet sein.
  • Die erste untere Chipstruktur 20 kann Anschlussflächen 270 auf der Rückseite beinhalten, die elektrisch mit der Verdrahtung 260 auf der zweiten Seite verbunden sind, während diese durch die obere isolierende Schicht 254 auf der zweiten Seite durchtreten und von dem Heizelement 450 beabstandet angeordnet sind.
  • Die zweite untere Chipstruktur 30 kann ein zweites unteres Halbleitersubstrat 305, das eine erste Seite 305f und eine zweite Seite 305b aufweist, die einander gegenüberliegen, eine isolierende Schicht 330 auf einer ersten Seite, die auf der ersten Seite 305f des zweiten unteren Halbleitersubstrats 305 angeordnet ist, eine Verdrahtung 335 auf der ersten Seite in der isolierenden Schicht 330 auf der ersten Seite und Anschlussflächen 360 auf der Vorderseite auf der isolierenden Schicht 330 auf der ersten Seite beinhalten.
  • Flache Grabenisolationsbereiche 310 können in der ersten Seite 305f des zweiten unteren Halbleitersubstrats 305 angeordnet sein. Eingebettete Gates 315 können in dem zweiten unteren Halbleitersubstrat 305 benachbart zu der ersten Seite 305f des zweiten unteren Halbleitersubstrats 305 angeordnet sein.
  • Bei einigen Ausführungsformen kann die zweite untere Chipstruktur 30 in der isolierenden Schicht 330 auf der ersten Seite Datenspeicherelemente 340 beinhalten. Zum Beispiel können die Datenspeicherelemente 340 Speicherzellenkondensatoren eines dynamischen Direktzugriffsspeichers (DRAM) sein, aber Ausführungsformen des erfinderischen Konzepts sind nicht darauf beschränkt. Die Datenspeicherelemente 340 können aus einem Material ausgebildet sein, das Daten unter Verwendung eines Widerstandswechsels speichern kann, wie zum Beispiel ein Phasenwechsel-Material.
  • Bei einigen Ausführungsformen kann die Chipstruktur 1 Formschichten 380 beinhalten, die sich auf beiden Seiten der zweiten unteren Chipstruktur 30 befinden und der ersten unteren Chipstruktur 20 gegenüberliegen.
  • Bei einigen Ausführungsformen kann die Chipstruktur 1 leitfähige Verbinder 435 beinhalten, die zwischen den Anschlussflächen 270 auf der Rückseite der ersten unteren Chipstruktur 20 und den Anschlussflächen 360 auf der Vorderseite der zweiten unteren Chipstruktur 30 angeordnet sind, um die Anschlussflächen 270 auf der Rückseite elektrisch mit den Anschlussflächen 360 auf der Vorderseite zu verbinden. Somit können die erste untere Chipstruktur 20 und die zweite untere Chipstruktur 30 elektrisch miteinander verbunden sein. Seitenoberflächen der leitfähigen Verbinder 435 können durch ein isolierendes Material 430 umgeben sein.
  • Bei einigen Ausführungsformen kann die erste untere Chipstruktur 20 untere Durchgangselektroden 425 beinhalten, die durch das erste untere Halbleitersubstrat 205 durchtreten. Die unteren Durchgangselektroden 425 können ermöglichen, dass die Verdrahtung 235 auf der ersten Seite in dem ersten Abschnitt 20F und die Verdrahtung 260 auf der zweiten Seite in dem zweiten Abschnitt 20B elektrisch miteinander verbunden sind. Die erste untere Chipstruktur 20 kann einen unteren Isolations-Abstandshalter 420, der zwischen den unteren Durchgangselektroden 425 und dem ersten unteren Halbleitersubstrat 205 eingeschoben ist, beinhalten, um zu ermöglichen, dass die unteren Durchgangselektroden 425 von dem ersten unteren Halbleitersubstrat 205 isoliert sind. Ein Abschnitt der unteren Durchgangselektroden 425 kann elektrisch mit dem Heizelement 450 verbunden sein.
  • Bei einigen Ausführungsformen kann die obere Chipstruktur 10 obere Durchgangselektroden 415 beinhalten, welche elektrisch mit der Verdrahtung 135 auf der ersten Seite in dem ersten Abschnitt 10F verbunden sind, während diese durch den zweiten Abschnitt 10B und das obere Halbleitersubstrat 105 durchtreten. Die oberen Durchgangselektroden 415 können durch den zweiten Abschnitt 10B durchtreten, der nicht mit dem Pixelfeldbereich PX überlappt, um freizuliegen. Bereiche der oberen Durchgangselektroden 415, die freigelegt worden sind, sind als Anschlussflächen-Bereiche 415P der Chipstruktur 1 definiert.
  • Obere Isolations-Abstandshalter 410, die ermöglichen, dass die oberen Durchgangselektroden 415 und die oberen Halbleitersubstrate 105 elektrisch voneinander isoliert sind, können zwischen den oberen Durchgangselektroden 415 und dem oberen Halbleitersubstrat 105 angeordnet sein.
  • Bei einigen Ausführungsformen erstrecken sich die oberen Durchgangselektroden 415 in den ersten Abschnitt 20F der ersten unteren Chipstruktur 20, um elektrisch mit der Verdrahtung 235 auf der ersten Seite in dem ersten Abschnitt 20F der ersten unteren Chipstruktur 20 verbunden zu sein. Somit können die obere Chipstruktur 10, die erste untere Chipstruktur 20 und die zweite untere Chipstruktur 30 elektrisch miteinander verbunden sein.
  • Bei einigen Ausführungsformen kann in einem Bereich des ersten Abschnitts 20F der ersten unteren Chipstruktur 20 eine größere Wärmemenge in einem Bereich des ersten Abschnitts 20F, in welchem eine Anordnungsdichte der unteren Gateverdrahtungen 235g höher ist, erzeugt werden als die, welche in einem Bereich des ersten Abschnitts 20F erzeugt wird, in welchem die Anordnungsdichte der unteren Gateverdrahtungen 235g niedrig ist. Bei beispielhaften Ausführungsformen kann die Anordnungsdichte der unteren Gateverdrahtungen 235g einer Anordnungsdichte von Transistoren entsprechen. Somit kann ein Bereich, in welchem die Anordnungsdichte der unteren Gateverdrahtungen 235g hoch ist, einen Bereich darstellen, in welchem die Anordnungsdichte von Transistoren hoch ist.
  • In dem zweiten Abschnitts 20B der ersten unteren Chipstruktur 20 kann eine größere Wärmemenge in einem Bereich des zweiten Abschnitts 20B, in welchem eine Anordnungsdichte des Heizelements 450 höher ist, erzeugt werden als in einem Bereich des zweiten Abschnitts 20B, in welchem die Anordnungsdichte des Heizelements 450 niedrig ist.
  • In der Abwesenheit des Heizelements 450 hängen Unterschiede hinsichtlich einer Wärmemenge, die erzeugt wird, von der Anordnungsdichte der unteren Gateverdrahtungen (235g in 3) ab. Somit können aufgrund des Unterschieds hinsichtlich einer Wärmemenge, die abhängig von der Anordnungsdichte der unteren Gateverdrahtungen (235g in 3) erzeugt wird, ein Bereich mit hoher Temperatur und ein Bereich mit niedriger Temperatur in dem Pixelfeldbereich PX erzeugt werden. In einem Fall, bei welchem ein Temperaturunterschied zwischen dem Bereich mit hoher Temperatur und dem Bereich mit niedriger Temperatur in dem Pixelfeldbereich PX groß ist, kann bei einem elektronischen Produkt, das die Chipstruktur 1 beinhaltet, welche den Pixelfeldbereich PX aufweist, ein Defekt auftreten. Zum Beispiel können in einem Fall, bei welchem Licht, das in den Pixelfeldbereich PX einfällt, derart abgebildet wird, dass dieses in einem Display bzw. Bildschirm dargestellt wird, Bildfehler auftreten.
  • Um derartige Bildfehler zu verhindern oder reduzieren, kann eine Anordnungsdichte des Heizelements 450, das in einem Bereich angeordnet ist, der dem Bereich mit niedriger Temperatur gegenüberliegt, in welchem eine Temperatur in dem Pixelfeldbereich PX relativ niedrig ist, eine Anordnungsdichte des Heizelements 450, das in einem Bereich angeordnet ist, welcher dem Bereich mit hoher Temperatur gegenüberliegt, in welchem eine Temperatur in dem Pixelfeldbereich PX relativ hoch ist, überschreiten. Um Bildfehler zu verhindern, ist das Heizelement 450 bei einigen Ausführungsformen nicht in einem Bereich angeordnet, der dem Bereich mit hoher Temperatur gegenüberliegt, in welchem eine Temperatur in dem Pixelfeldbereich PX relativ hoch ist, sondern ist in einem Bereich angeordnet, welcher dem Bereich mit niedriger Temperatur gegenüberliegt, in welchem eine Temperatur in dem Pixelfeldbereich PX relativ niedrig ist. Somit kann eine Temperatur des Bereichs mit niedriger Temperatur des Pixelfeldbereichs PX so steigen, dass Temperaturvariationen in dem Pixelfeldbereich PX erheblich reduziert werden können.
  • Indem gemäß beispielhafter Ausführungsformen eine Anordnungsdichte des Heizelements 450 konfiguriert wird, kann ermöglicht werden, dass Temperaturvariationen in dem Pixelfeldbereich PX erheblich so reduziert werden, dass somit Bildfehler verhindert oder reduziert werden können.
  • Ein Beispiel in Bezug auf die Anordnung des Heizelements 450 wird unter Bezugnahme auf 4 beschrieben werden. 4 zeigt ein Blockdiagramm, das einen Bereich eines Querschnitts der ersten unteren Chipstruktur 20 und der oberen Chipstruktur 10 schematisch veranschaulicht, um ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen zu veranschaulichen.
  • Wie 4 zusätzlich zu 3 zu entnehmen ist, kann der erste Abschnitt 20F der ersten unteren Chipstruktur 20 eine Mehrzahl von Verdrahtungsbereichen beinhalten, welche unterschiedliche Verdrahtungsdichten aufweisen, und der zweite Abschnitt 20B der ersten unteren Chipstruktur 20 kann eine Mehrzahl von Heizbereichen beinhalten, welche unterschiedliche Heizelement-Dichten aufweisen. Die Verdrahtungsdichte der Mehrzahl von Verdrahtungsbereichen kann eine Anordnungsdichte der unteren Gateverdrahtungen 235g sein und die Heizelement-Dichte der Mehrzahl von Heizbereichen kann eine Anordnungsdichte des Heizelements 450 sein.
  • Bei einigen beispielhaften Ausführungsformen kann die Mehrzahl von Verdrahtungsbereichen des ersten Abschnitts 20F der ersten unteren Chipstruktur 20 einen ersten Verdrahtungsbereich, einen zweiten Verdrahtungsbereich und einen dritten Verdrahtungsbereich beinhalten, und die Mehrzahl von Heizbereichen der ersten unteren Chipstruktur 20 kann einen ersten Heizbereich, welcher dem ersten Verdrahtungsbereich gegenüberliegt, einen zweiten Heizbereich, welcher dem zweiten Verdrahtungsbereich gegenüberliegt, und einen dritten Heizbereich, welcher dem dritten Verdrahtungsbereich gegenüberliegt, beinhalten.
  • Bei einigen Ausführungsformen kann die Anordnungsdichte der unteren Gateverdrahtungen 235g in dem zweiten Verdrahtungsbereich höher sein als die in dem ersten Verdrahtungsbereich und dem dritten Verdrahtungsbereich, und die Anordnungsdichte des Heizelements 450 kann in dem zweiten Heizbereich, welcher dem zweiten Verdrahtungsbereich gegenüberliegt, niedriger sein als die in dem ersten Heizbereich und dem dritten Heizbereich. Die Anordnungsdichte der unteren Gateverdrahtungen 235g kann in dem ersten Verdrahtungsbereich niedriger sein als die in dem dritten Verdrahtungsbereich, und die Anordnungsdichte des Heizelements 450 kann in dem ersten Heizbereich, welcher dem ersten Verdrahtungsbereich gegenüberliegt, höher sein als in dem dritten Heizbereich.
  • Bei einigen Ausführungsformen kann der zweite Verdrahtungsbereich ein Verdrahtungsbereich mit hoher Dichte sein, der zweite Heizbereich, welcher dem zweiten Verdrahtungsbereich gegenüberliegt, kann ein Heizelement-Bereich mit niedriger Dichte sein, der erste Verdrahtungsbereich kann ein Verdrahtungsbereich mit niedriger Dichte sein, der erste Heizbereich, welcher dem ersten Verdrahtungsbereich gegenüberliegt, kann ein Heizelement-Bereich mit hoher Dichte sein, und der dritte Verdrahtungsbereich kann ein Verdrahtungsbereich mit mittlerer Dichte sein, und der dritte Heizbereich, welcher dem dritten Verdrahtungsbereich gegenüberliegt, kann ein Heizelement-Bereich mit mittlerer Dichte sein.
  • Somit kann die Mehrzahl von Verdrahtungsbereichen, die unterschiedliche Verdrahtungsdichten aufweisen, es ermöglichen, dass eine Temperaturvariation in dem Pixelfeldbereich PX reduziert wird, während die Mehrzahl von Heizbereichen, die unterschiedliche Heizelement-Dichten aufweisen, die wie vorstehend beschrieben angeordnet sind, ermöglichen kann, dass eine Temperaturvariation in dem Pixelfeldbereich PX reduziert wird. Somit können Bildfehler verhindert werden, so wie Temperaturvariationen in dem Pixelfeldbereich PX erheblich reduziert werden können.
  • Ein Beispiel eines Heizbereichs, in welchem das Heizelement 450 angeordnet ist, wird unter Bezugnahme auf die 5, 6 und 7 beschrieben werden. 5 zeigt eine Draufsicht, welche einen Heizbereich schematisch veranschaulicht, in welchem die Chipstruktur 1, der Pixelfeldbereich PX und das Heizelement (450 von 3) ausgebildet sind, 6 zeigt eine Draufsicht, welche ein Beispiel des Heizbereichs veranschaulicht, und 7 zeigt eine Querschnittsansicht, welche ein Beispiel des Heizelements und der Verdrahtung auf der zweiten Seite gemäß einiger Ausführungsformen des erfinderischen Konzepts veranschaulicht.
  • Wie den 5, 6 und 7 zu entnehmen ist, kann ein Heizbereich HA, in welchem das Heizelement (450 von 3) ausgebildet ist, zumindest einen Abschnitt des Pixelfeldbereichs PX überlappen. Das Heizelement 450 kann in dem Heizbereich HA angeordnet sein. Bei einigen Ausführungsformen kann die Verdrahtung 260 auf der zweiten Seite in dem Heizbereich HA angeordnet sein.
  • Die Verdrahtung 260 auf der zweiten Seite kann eine erste Oberfläche 260s_1 und eine zweite Oberfläche 260s_2 aufweisen, die einander gegenüberliegen. Die erste Oberfläche 260s_1 kann einen ersten Verdrahtungs-Kontaktbereich 260c_1 aufweisen und die zweite Oberfläche 260s_2 kann einen zweiten Verdrahtungs-Kontaktbereich 260c_2 aufweisen.
  • Das Heizelement 450 kann eine erste Seite des Heizelements bzw. erste Heizelement-Seite 450s_1, die einen ersten Heizelement-Kontaktbereich 450c_1 und einen zweiten Heizelement-Kontaktbereich 450c_2 aufweist, und eine zweite Seite des Heizelements bzw. zweite Heizelement-Seite 450s_2, die der ersten Heizelement-Seite 450s_1 gegenüberliegt, beinhalten. Die erste Heizelement-Seite 450s_1 kann komplanar zu der ersten Oberfläche 260s_1 sein.
  • Bei einigen Ausführungsformen kann die Verdrahtung 260 auf der zweiten Seite eine Umverdrahtung sein, welche einen Betrieb der ersten unteren Chipstruktur 20, der zweiten unteren Chipstruktur 30 und der oberen Chipstruktur 10 betrifft. Somit kann eine Signalübertragungsgeschwindigkeit in der Verdrahtung 260 auf der zweiten Seite so erhöht werden, dass eine Länge der Verdrahtung 260 auf der zweiten Seite derart gestaltet werden kann, dass diese so kurz wie möglich ist, um eine Betriebsgeschwindigkeit der Chipstruktur 1 zu verbessern. Somit kann die Wärme, die in der Verdrahtung 260 auf der zweiten Seite erzeugt wird, erheblich reduziert werden.
  • Bei einigen Ausführungsformen kann das Heizelement 450 den Bereich mit niedriger Temperatur des Pixelfeldbereichs PX mit Wärme vorsehen, wie vorstehend beschrieben wird, sodass das Heizelement derart gestaltet sein kann, dass dieses ungeachtet einer Signalübertragungsgeschwindigkeit zumindest einen Abschnitt des Pixelfeldbereichs PX erwärmt. Somit kann das Heizelement 450 derart gestaltet sein, dass dieses eine Länge aufweist, die dazu in der Lage ist, eine Wärmemenge zu erzeugen, die dazu in der Lage ist, zumindest einen Abschnitt des Pixelfeldbereichs PX zu erwärmen, indem elektrische Energie, die durch den ersten Heizelement-Kontaktbereich 450c_1 und den zweiten Heizelement-Kontaktbereich 450c_2 vorgesehen ist, in thermische Energie bzw. Wärmeenergie umgewandelt wird. Somit kann das Heizelement 450 eine größere Länge aufweisen als eine Länge der Verdrahtung 260 auf der zweiten Seite. Zum Beispiel kann eine Länge des Heizelements 450 zwischen dem ersten Heizelement-Kontaktbereich 450c_1 und dem zweiten Heizelement-Kontaktbereich 450c_2 größer sein als eine Länge der Verdrahtung 260 auf der zweiten Seite zwischen dem ersten Verdrahtungs-Kontaktbereich 260c_1 und dem zweiten Verdrahtungs-Kontaktbereich 260c_2.
  • Es können eine erste Heizelement-Elektrode 425h_1, die elektrisch mit dem ersten Heizelement-Kontaktbereich 450c_1 des Heizelements 450 verbunden ist, eine zweite Heizelement-Elektrode 425h_2, die elektrisch mit dem zweiten Heizelement-Kontaktbereich 450c_2 des Heizelements 450 verbunden ist, eine erste Verdrahtungselektrode 425i_1, die elektrisch mit dem ersten Verdrahtungs-Kontaktbereich 260c_1 der Verdrahtung 260 auf der zweiten Seite verbunden ist, und eine zweite Verdrahtungselektrode 270, die elektrisch mit dem zweiten Verdrahtungs-Kontaktbereich 260c_2 der Verdrahtung 260 auf der zweiten Seite verbunden ist, vorgesehen sein. Die zweite Verdrahtungselektrode 270 kann eine Anschlussfläche 270 auf der Rückseite sein, die unter Bezugnahme auf 3 beschrieben wird.
  • Die erste Heizelement-Elektrode 425h_1 und die zweite Heizelement-Elektrode 425h_2 sowie die erste Verdrahtungselektrode 425i_1 können untere Durchgangselektroden 425 sein, die unter Bezugnahme auf 3 beschrieben werden. Somit können die erste Heizelement-Elektrode 425h_1 und die zweite Heizelement-Elektrode 425h_2 sowie die erste Verdrahtungselektrode 425i_1 auf der gleichen Ebene angeordnet sein.
  • Somit kann die Anschlussfläche 270 auf der Rückseite auf einer Ebene angeordnet sein, die sich von der der ersten Heizelement-Elektrode 425h_1 und der zweiten Heizelement-Elektrode 425h_2 sowie der ersten Verdrahtungselektrode 425i_1 unterscheidet.
  • Isolations-Abstandshalter 420, ein erstes unteres Halbleitersubstrat 205, eine untere isolierende Schicht 252 auf der zweiten Seite und eine obere isolierende Schicht 254 auf der zweiten Seite, die in 7 veranschaulicht wird, sind die gleiche, wie unter Bezugnahme auf 3 beschrieben wird, sodass eine detaillierte Beschreibung dieser der Kürze halber weggelassen werden wird.
  • Wie vorstehend unter Bezugnahme auf 1 beschrieben wird, kann die untere Chipstruktur 50 der Chipstruktur 1 bei einigen Ausführungsformen das Heizelement 450 beinhalten, aber die beispielhaften Ausführungsformen sind nicht darauf beschränkt. Wie zum Beispiel in 8 veranschaulicht wird, welche ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen schematisch veranschaulicht, kann die untere Chipstruktur 50 der Chipstruktur 1 ferner einen Temperatursensor beinhalten. Somit kann die Chipstruktur 1, welche die untere Chipstruktur 50 beinhaltet, zusätzlich zu dem Heizelement 450 ferner den Temperatursensor beinhalten, wie in 8 veranschaulicht wird.
  • Wie vorstehend unter Bezugnahme auf die 2 und 3 beschrieben wird, kann der zweite Abschnitt 20B der unteren Chipstruktur 50 bei einigen Ausführungsformen die Verdrahtung 260 auf der zweiten Seite und das Heizelement 450 beinhalten, aber die beispielhaften Ausführungsformen sind nicht darauf beschränkt. Wie zum Beispiel 9, eine Perspektivansicht, welche ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen schematisch veranschaulicht, und 10, eine Längsschnittansicht, welche ein Beispiel einer Chipstruktur gemäß einiger Ausführungsformen schematisch veranschaulicht, zu entnehmen ist, kann der zweite Abschnitt 20B der unteren Chipstruktur 50 ferner einen Temperatursensor 470 beinhalten. Somit kann der zweite Abschnitt 20B der unteren Chipstruktur 50 zusätzlich zu der Verdrahtung 260 auf der zweiten Seite und dem Heizelement 450 einen Temperatursensor 470 beinhalten. Bei einigen Ausführungsformen kann der Temperatursensor 470 auf der gleichen Ebene angeordnet sein wie der des Heizelements 450 und der Verdrahtung 260 auf der zweiten Seite, und der Temperatursensor 470 kann aus dem gleichen Material ausgebildet sein wie das des Heizelements 450 und der Verdrahtung 260 auf der zweiten Seite.
  • Ein Beispiel in Bezug auf eine Anordnung des Heizelements 450 und des Temperatursensors 470 gemäß einiger Ausführungsformen wird unter Bezugnahme auf die 10, 11 und 12 beschrieben werden. 11 zeigt ein Blockdiagramm, das einen Bereich eines Querschnitts der ersten unteren Chipstruktur 20 und der oberen Chipstruktur 10 gemäß einigen Ausführungsformen schematisch veranschaulicht, und 12 zeigt eine Draufsicht, welche die Chipstruktur 1 und den Pixelfeldbereich PX mit Heizbereichen schematisch veranschaulicht, in welchen das Heizelement 450 und der Temperatursensor 470 gemäß einiger Ausführungsformen ausgebildet sind.
  • Wie den 10, 11 und 12 zu entnehmen ist, kann die erste untere Chipstruktur 20 eine Mehrzahl von Heizbereichen HA1 bis HA9 beinhalten. Die Mehrzahl von Heizbereichen HA1 bis HA9 der ersten unteren Chipstruktur 20 kann das Heizelement 450 und den Temperatursensor 470 beinhalten. Die Mehrzahl von Heizbereichen HA1 bis HA9 kann den Pixelfeldbereich PX überlappen.
  • Eine beispielhafte Ausführungsform einer beliebigen Art von Heizbereich HA der Mehrzahl von Heizbereichen HA1 bis HA9, welche das Heizelement 450 und den Temperatursensor 470 beinhalten, wird unter Bezugnahme auf 13 beschrieben werden. 13 zeigt eine Draufsicht, welche ein Beispiel des Heizbereichs gemäß einiger Ausführungsformen veranschaulicht.
  • Wie 13 zusätzlich zu den 10 bis 12 zu entnehmen ist, kann jede beliebige Art von Heizbereich HA der Mehrzahl von Heizbereichen HA1 bis HA9, welche das Heizelement 450 und den Temperatursensor 470 beinhalten, die Verdrahtung 260 auf der zweiten Seite und das Heizelement 450 beinhalten, die im Wesentlichen die gleiche Querschnittsstruktur und ein ähnliches ebenes Layout aufweisen wie die, welche in den 6 und 7 veranschaulicht werden.
  • Der Temperatursensor 470 in dem Heizbereich HA kann ein Widerstands-Temperatursensor sein, der das Prinzip verwendet, bei welchem sich ein Widerstand gemäß einer Temperaturveränderung verändert. Der Heizbereich HA kann erste bis vierte Sensorverdrahtungsleitungen 470i_1, 470i_2, 470i_3 und 470i_4 beinhalten, die elektrisch mit dem Temperatursensor 470 verbunden sind. An Endabschnitten der ersten bis vierten Sensorverdrahtungsleitungen 470i_1, 470i_2, 470i_3, 470i_4 können Sensor-Kontaktbereiche 470c_1, 470c_2, 470c_3 und 470c_4, die elektrisch mit den Durchgangselektroden (425 von 10) verbunden sind, ausgebildet sein. Die Sensor-Kontaktbereiche 470c_1, 470c_2, 470c_3 und 470c_4 können auf der gleichen Ebene angeordnet sein wie die der ersten und zweiten Heizelement-Kontaktbereiche (450c_1 und 450c_2 von 7), wie unter Bezugnahme auf 7 beschrieben wird. Von den ersten bis vierten Sensorverdrahtungsleitungen 470i_1, 470i_2, 470i_3 und 470i_4 können die erste Sensorverdrahtungsleitung 470i_1 und die vierte Sensorverdrahtungsleitung 470i_4 Spannungsleitungen sein, die derart voneinander beabstandet angeordnet sind, dass diese mit einem unterschiedlichen bzw. anderen Abschnitt des Temperatursensors 470 verbunden sind, und die zweite Sensorverdrahtungsleitung 470i_2 und die dritte Sensorverdrahtungsleitung 470i_3 können Stromleitungen sein, die derart voneinander beabstandet angeordnet sind, dass diese mit einem anderen Abschnitt des Temperatursensors 470 verbunden sind.
  • Wie unter Bezugnahme auf die 10 bis 13 beschrieben wird, kann die Mehrzahl von Heizbereichen HA1 bis HA9 das Heizelement 450 und den Temperatursensor 470 beinhalten. Unter Bezugnahme auf 14 wird ein Betriebsverfahren der Chipstruktur 1, welche die Mehrzahl von Heizbereichen HA1 bis HA9 beinhaltet, gemäß einiger Ausführungsformen beschrieben werden. 14 zeigt ein Flussdiagramm, welches ein Betriebsverfahren der Chipstruktur 1, welche die Mehrzahl von Heizbereichen HA1 bis HA9 beinhaltet, gemäß einiger Ausführungsformen veranschaulicht.
  • Wie 14 zusätzlich zu den 10 bis 13 zu entnehmen ist, kann die Chipstruktur 1, wie vorstehend beschrieben, die Temperatursensoren 470, die Heizelemente 450 und den Pixelfeldbereich PX beinhalten. Die Chipstruktur 1 kann betrieben werden (S 10). Die Temperatursensoren 470 der Chipstruktur 1 können verwendet werden, um eine Temperatur in dem Pixelfeldbereich PX der Chipstruktur 1 zu sensieren (S20). Als nächstes kann bestimmt werden, ob Temperaturvariationen von Temperaturen, welche durch die Temperatursensoren 470 sensiert werden, innerhalb eines eingestellten Werts liegen (S30). Bei einigen Ausführungsformen kann eine interne Schaltung in dem ersten Abschnitt 20F der ersten unteren Chipstruktur 20 verwendet werden um zu bestimmen, ob Temperaturvariationen von Temperaturen, die durch die Temperatursensoren 470 sensiert werden, innerhalb eines eingestellten Werts liegen. Wenn die Temperaturvariation innerhalb eines eingestellten Werts liegt, können die Heizelemente 450 der Chipstruktur 1 in einem abgeschalteten Zustand beibehalten werden (S40). Wenn die Temperaturvariation allerdings nicht innerhalb eines eingestellten Wertes liegt, können der Bereich mit hoher Temperatur und ein Bereich mit niedriger Temperatur in dem Pixelfeldbereich PX eingestellt oder bestimmt werden (S50). Der Bereich mit hoher Temperatur und der Bereich mit niedriger Temperatur in dem Pixelfeldbereich PX können in dem Pixelfeldbereich PX eingestellt werden, welcher der Mehrzahl von Heizbereichen HA1 bis HA9 gegenüberliegt. Somit kann der Pixelfeldbereich PX, der sich in einem Bereich befindet, welcher einem Heizbereich entspricht, in welchem sich eine Art von Temperatursensor der Temperatursensoren 470, die eine hohe Temperatur sensieren, befindet, als ein Bereich mit hoher Temperatur eingestellt sein und der Pixelfeldbereich PX, der sich in einem Bereich befindet, welcher einem Heizbereich entspricht, in welchem sich eine Art von Temperatursensor der Temperatursensoren 470, die eine niedrige Temperatur sensieren, befindet, kann als ein Bereich mit niedriger Temperatur eingestellt sein.
  • Als nächstes können die Heizelemente 450 der Chipstruktur 1 verwendet werden, um den Bereich mit niedriger Temperatur in dem Pixelfeldbereich PX zu erwärmen (S60). Wie vorstehend beschrieben kann ein Erwärmen des Bereichs mit niedriger Temperatur in dem Pixelfeldbereich PX ein Erwärmen einer Art von Heizelement der Heizelemente 450 beinhalten, das sich in einem Heizbereich befindet, in welchem sich von den Temperatursensoren 470 ein Temperatursensor zum Sensieren einer niedrigen Temperatur befindet. Als nächstes kann wiederholt ein Sensieren einer Temperatur in dem Pixelfeldbereich durchgeführt werden.
  • Somit werden die Temperatursensoren 470 und die Heizelemente 450 dazu verwendet, eine Temperatur des Bereichs mit niedriger Temperatur des Pixelfeldbereichs PX so zu erhöhen, dass eine Temperaturvariation in dem Pixelfeldbereich PX erheblich reduziert werden kann. Ist gemäß beispielhafter Ausführungsformen eine Temperaturvariation hinsichtlich des Pixelfeldbereichs PX erheblich reduziert, so können somit Bildfehler reduziert oder verhindert werden.
  • Wie unter Bezugnahme auf die 9 und 10 beschrieben wird, können der Temperatursensor 470 und das Heizelement 450 bei einer beispielhaften Ausführungsformen auf der gleichen Ebene in dem zweiten Abschnitt 20B der ersten unteren Chipstruktur 20 angeordnet sein, aber die beispielhaften Ausführungsformen sind nicht darauf beschränkt. Zum Beispiel kann ein Temperatursensor in dem ersten Abschnitt 20F der ersten unteren Chipstruktur 20 angeordnet sein, und ein Heizelement kann in dem zweiten Abschnitt 20B der ersten unteren Chipstruktur 20 angeordnet sein, wie in 15 veranschaulicht wird. 15 zeigt eine konzeptionelle Perspektivansicht, welche 9 entspricht. Bei einer beispielhaften Ausführungsform kann ein Temperatursensor 470 ein Sensor sein, der dazu in der Lage ist, unter Verwendung eines Transistors und/oder einer Diode, die über die erste Seite 205f und/oder den ersten Abschnitt 20F des ersten unteren Halbleitersubstrats 205 der ersten unteren Chipstruktur 20 ausgebildet ist, eine Temperaturveränderung zu sensieren, wie in 16 veranschaulicht wird.
  • Wie unter Bezugnahme auf die 2 und 3 beschrieben wird, kann das Heizelement 450 bei einer beispielhaften Ausführungsformen in dem zweiten Abschnitt 20B der ersten unteren Chipstruktur 20 angeordnet sein, aber die beispielhaften Ausführungsformen sind nicht darauf beschränkt. Ein Heizelement kann zum Beispiel in dem ersten Abschnitt 20F der ersten unteren Chipstruktur 20 angeordnet sein, wie in 17 veranschaulicht wird. 17 zeigt eine konzeptionelle Perspektivansicht, welche 2 entspricht.
  • Wie unter Bezugnahme auf die 9 und 10 beschrieben wird, können der Temperatursensor 470 und das Heizelement 450 bei einer beispielhaften Ausführungsformen in dem zweiten Abschnitt 20B der ersten unteren Chipstruktur 20 angeordnet sein, aber die beispielhaften Ausführungsformen sind nicht darauf beschränkt. Ein Temperatursensor und ein Heizelement können zum Beispiel in dem ersten Abschnitt 20F der ersten unteren Chipstruktur 20 angeordnet sein, wie in 18 veranschaulicht wird. 18 zeigt eine konzeptionelle Perspektivansicht, welche 9 entspricht.
  • Wie unter Bezugnahme auf die 2 und 3 beschrieben wird, kann der erste Abschnitt 20F der ersten unteren Chipstruktur 20 bei einer beispielhaften Ausführungsformen näher an der oberen Chipstruktur 10 angeordnet sein als der zweite Abschnitt 20B der ersten unteren Chipstruktur 20, aber die beispielhaften Ausführungsformen sind nicht darauf beschränkt. Zum Beispiel kann der zweite Abschnitt 20B der ersten unteren Chipstruktur 20 näher an der oberen Chipstruktur 10 als dem ersten Abschnitt 20F der ersten unteren Chipstruktur 20 angeordnet sein, und ein Heizelement 450 kann in dem zweiten Abschnitt 20B der ersten unteren Chipstruktur 20 angeordnet sein, wie in den 19 und 20 veranschaulicht wird. Wie den 19 und 20 zu entnehmen ist, können sich obere Durchgangselektroden 415 in der oberen Chipstruktur 10 in den zweiten Abschnitt 20B der ersten unteren Chipstruktur 20 erstrecken, um elektrisch mit dem Heizelement 450 und der Verdrahtung 260 auf der zweiten Seite verbunden zu sein.
  • Eine zweite untere Chipstruktur 30 kann derart ausgebildet sein, dass diese die gleiche Breite aufweist wie die der ersten unteren Chipstruktur 20. Die zweite untere Chipstruktur 30 kann ein zweites unteres Halbleitersubstrat 305, eine isolierende Schicht 330 auf einer ersten Seite, die auf einer ersten Seite 305f des zweiten unteren Halbleitersubstrats 305 angeordnet ist, sowie eine Verdrahtung 335 auf der ersten Seite und ein Datenspeicherelement 340 in der isolierenden Schicht 330 auf der ersten Seite beinhalten. Der erste Abschnitt 20F der ersten unteren Chipstruktur 20 kann mit der isolierenden Schicht 330 auf der ersten Seite der zweiten unteren Chipstruktur 30 kombiniert werden. Bei einigen Ausführungsformen kann eine Anschlussfläche 240 auf der Vorderseite des ersten Abschnitts 20F der ersten unteren Chipstruktur 20 mit einer Anschlussfläche 360 auf der Vorderseite der isolierenden Schicht 330 auf der ersten Seite der zweiten unteren Chipstruktur 30 in Kontakt stehen, um so elektrisch miteinander verbunden zu sein.
  • Wie unter Bezugnahme auf die 19 und 20 beschrieben wird, kann der zweite Abschnitt 20B der ersten unteren Chipstruktur 20, die nahe an der oberen Chipstruktur 10 angeordnet ist, das Heizelement beinhalten, aber die beispielhaften Ausführungsformen sind nicht darauf beschränkt. Wie in 21 veranschaulicht wird, kann der zweite Abschnitt 20B der ersten unteren Chipstruktur 20, die nahe an der oberen Chipstruktur 10 angeordnet ist, zum Beispiel einen Temperatursensor mit dem Heizelement beinhalten.
  • Wie in 1 veranschaulicht wird, kann das Heizelement in der unteren Chipstruktur beinhaltet sein, aber beispielhafte Ausführungsformen sind nicht darauf beschränkt. Zum Beispiel kann ein Heizelement in einer oberen Chipstruktur beinhaltet sein, wie in 22 veranschaulicht wird. Das Heizelement kann zum Beispiel in dem ersten Abschnitt 10F der oberen Chipstruktur 10 in 3 angeordnet sein.
  • Die zweite untere Chipstruktur 30 kann aus einem einzelnen Halbleiterchip ausgebildet sein, wie unter Bezugnahme auf 3 beschrieben wird, aber beispielhafte Ausführungsformen sind nicht darauf beschränkt. Bei anderen Ausführungsformen kann die zweite untere Chipstruktur 30 ferner einen anderen Chip mit einem einzelnen Halbleiterchip beinhalten. Beispiele, die vorstehend beschrieben wurden, werden ferner unter Bezugnahme auf die 23 bis 25 beschrieben werden. Die Chipstrukturen, die in den 23 bis 25 gezeigt werden, sind Modifikationen der Chipstruktur 1, wie in 3 gezeigt wird. In dem Folgenden werden nur Unterschiede zu der Chipstruktur 1 in 3 beschrieben werden, während die verbleibenden Merkmale die gleichen sind.
  • Wie 23 zu entnehmen ist, kann die zweite untere Chipstruktur 30 zuerst einen ersten Halbleiterchip 300a, welcher das zweite untere Halbleitersubstrat 305 beinhaltet, die isolierende Schicht 330 auf der ersten Seite, das Datenspeicherelement 340 und die Anschlussfläche 360 auf der Vorderseite beinhalten, wie in 3 veranschaulicht wird. Zusätzlich kann die zweite untere Chipstruktur 30 einen peripheren Abschnitt 300b beinhalten, der eine kleinere bzw. geringere Größe aufweist als die des ersten Halbleiterchips 300a. Der periphere Abschnitt 300b kann eine oder mehrere Komponenten beinhalten, um eine Funktionalität der Chipstruktur 1 zu verbessern, zum Beispiel einen Pufferchip, einen Treiberchip, eine integrierte Leistungsmanagementschaltung (IC), ein analoges Element, ein Kommunikationselement, einen Steuerungschip und/oder ein passives Element. Das Kommunikationselement kann ein drahtloser Kommunikationschip sein. Das passive Element kann ein passives Element, wie beispielsweise ein Kondensator oder dergleichen sein.
  • Der periphere Abschnitt 300b kann durch leitfähige Verbinder 535, die zwischen Anschlüssen 510 des peripheren Abschnitts 300b und Anschlussflächen 270 auf der Rückseite der ersten unteren Chipstruktur 20 angeordnet sind, elektrisch mit der ersten unteren Chipstruktur 20 verbunden sein. Eine Seitenoberfläche und eine untere Oberfläche des peripheren Abschnitts 300b können durch eine Formschicht 380 umgeben sein. Eine isolierende Schicht 530 kann zwischen dem peripheren Abschnitt 300b und der ersten unteren Chipstruktur 20 angeordnet sein.
  • Wie 24 zu entnehmen ist, kann die zweite untere Chipstruktur 30 als nächstes den ersten Halbleiterchip 300a beinhalten, wie in 23 veranschaulicht wird. Zusätzlich können bei der zweiten unteren Chipstruktur 30 ein zweiter Halbleiterchip 300c, der von dem ersten Halbleiterchip 300a beabstandet angeordnet und elektrisch mit der ersten unteren Chipstruktur 20 verbunden ist, darin angeordnet sein. Der zweite Halbleiterchip 300c kann ein drittes Halbleitersubstrat 305', auf dem dritten Halbleitersubstrat 305' eine isolierende Schicht 330' auf der ersten Seite und in der isolierenden Schicht 330' auf der ersten Seite interne Verdrahtungen 335' beinhalten. Der zweite Halbleiterchip 300c kann ein Halbleiterelement wie beispielsweise ein Speicherelement, ein Logikelement oder dergleichen sein. Der zweite Halbleiterchip 300c kann durch einen leitfähigen Verbinder 435 zwischen einer Anschlussfläche 360 auf der Vorderseite des zweiten Halbleiterchips 300c und Anschlussflächen 270 auf der Rückseite der ersten unteren Chipstruktur 20 elektrisch mit der ersten unteren Chipstruktur 20 verbunden sein. Seitenoberflächen des ersten Halbleiterchips 300a und des zweiten Halbleiterchips 300c können durch eine Formschicht 380 abgedeckt sein.
  • Wie 25 zu entnehmen ist, kann die zweite untere Chipstruktur 30 als nächstes einen Dummy-Chip 700 mit dem ersten Halbleiterchip 300a beinhalten, wie in 23 veranschaulicht wird. Eine isolierende Schicht 730 kann zwischen dem Dummy-Chip 700 und der ersten unteren Chipstruktur 20 angeordnet sein. Seitenoberflächen des ersten Halbleiterchips 300a und des Dummy-Chips 700 können durch eine Formschicht 380 abgedeckt sein. Der Dummy-Chip 700 kann aus einem Halbleitersubstrat ausgebildet sein.
  • Die Chipstruktur 1 kann, wie vorstehend beschrieben, aus einer Mehrzahl von Chips ausgebildet sein, welche einen Bildsensorchip beinhaltet. Zum Beispiel kann bei der Chipstruktur 1 die obere Chipstruktur 10 ein Bildsensorchip sein, die erste untere Chipstruktur 20 kann ein Prozessorchip sein, und die zweite untere Chipstruktur 30 kann ein Speicherchip sein. Wie vorstehend beschrieben ist ein eine Mehrzahl von Chips in einer einzelnen Chipstruktur oder einem Einzelgehäuse beinhaltet, was vorteilhaft für die Miniaturisierung eines elektronischen Produkts für einen allgemeinen Verbraucher, wie beispielsweise eine Digitalkamera, eine Kamera für ein Mobiltelefon und einen tragbaren Kamerarekorder, welche die Chipstruktur 1 beinhalten, sein kann.
  • Die Chipstruktur 1 kann, wie vorstehend beschrieben, das Heizelement 450 beinhalten, das dazu in der Lage ist, eine Temperaturvariation in dem Pixelfeldbereich PX der oberen Chipstruktur 10 erheblich zu reduzieren. Das Heizelement 450, das vorstehend beschrieben wurde, kann Bildfehler reduzieren oder verhindern, welche bei einem Produkt auftreten können, das einen Bildsensor beinhaltet. Somit ist die Chipstruktur 1, welche das Heizelement 450 beinhaltet, nicht nur in einem elektronischen Produkt für einen allgemeinen Verbraucher, wie beispielsweise einer Digitalkamera, einer Kamera für ein Mobiltelefon, einem tragbaren Kamerarekorder oder dergleichen, sondern auch in einer Kamera, die auf einem Fahrzeug montiert ist, einer Sicherheitsvorrichtung, einem Roboter oder dergleichen montiert, um für bestimmte Anwendungen eine hohe Auflösung vorzusehen.
  • Wie vorstehend dargelegt wird, kann gemäß beispielhafter Ausführungsformen des vorliegenden erfinderischen Konzepts eine Chipstruktur vorgesehen sein, die ein Heizelement beinhaltet, welches dazu in der Lage ist, eine Temperaturvariation in einem Pixelfeldbereich erheblich zu reduzieren. Somit kann die Chipstruktur, welche das Heizelement beinhaltet, bei einem Produkt, das einen Bildsensor beinhaltet, eine hohe Auflösung vorsehen.
  • Wie vorstehend dargelegt wird, kann gemäß beispielhafter Ausführungsformen des vorliegenden erfinderischen Konzepts eine Chipstruktur vorgesehen sein, die aus einer Mehrzahl von Chips ausgebildet ist. Somit kann die Chipstruktur eine Miniaturisierung von elektronischen Produkten, wie beispielsweise einer Digitalkamera, einer Kamera für ein Mobiltelefon, einen tragbaren Kamerarekorder oder dergleichen erleichtern.

Claims (25)

  1. Chipstruktur, aufweisend: eine erste untere Chipstruktur (20); und auf der ersten unteren Chipstruktur (20) eine obere Chipstruktur (10), die einen Pixelfeldbereich (PX) aufweist, die erste untere Chipstruktur (20), aufweisend: ein erstes unteres Halbleitersubstrat (205), das eine erste Seite (205f) und eine zweite Seite (205b) aufweist, die einander gegenüberliegen; einen ersten Abschnitt (20F) auf der ersten Seite (205f) des ersten unteren Halbleitersubstrats (205); und einen zweiten Abschnitt (20B) auf der zweiten Seite (205b) des ersten unteren Halbleitersubstrats (205), wobei der erste Abschnitt (20F) der ersten unteren Chipstruktur (20) eine Gateverdrahtung (235g) aufweist, der zweite Abschnitt (20B) der ersten unteren Chipstruktur (20) eine Verdrahtung (260) auf der zweiten Seite und ein Heizelement (450) aufweist, und das Heizelement (450) und die Verdrahtung (260) auf der zweiten Seite direkt auf einer gleichen Ebene angeordnet sind, und das Heizelement (450) eine Länge aufweist, welche größer ist als die der Verdrahtung (260) auf der zweiten Seite.
  2. Chipstruktur nach Anspruch 1, wobei die erste untere Chipstruktur (20) untere Durchgangselektroden (425) aufweist, die elektrisch mit der Verdrahtung (260) auf der zweiten Seite und dem Heizelement (450) verbunden sind, während diese durch das erste untere Halbleitersubstrat (205) durchtreten.
  3. Chipstruktur nach Anspruch 1, wobei die Verdrahtung (260) auf der zweiten Seite eine erste Oberfläche (260s_1), die einen ersten Verdrahtungs-Kontaktbereich (260c_1) aufweist, und eine zweite Oberfläche (260s_2), die einen zweiten Verdrahtungs-Kontaktbereich (260c_2) aufweist und der ersten Oberfläche (260s_1) gegenüberliegt, aufweist, und das Heizelement (450) eine erste Heizelement-Seite (450s_1), die einen ersten Heizelement-Kontaktbereich (450c_1) und einen zweiten Heizelement-Kontaktbereich (450c_2) aufweist, und eine zweite Heizelement-Seite (450s_2), die der ersten Heizelement-Seite (450s_1) gegenüberliegt, aufweist.
  4. Chipstruktur nach Anspruch 3, ferner aufweisend: eine erste Heizelement-Elektrode (425h_1), die elektrisch mit dem ersten Heizelement-Kontaktbereich (450c_1) verbunden ist; eine zweite Heizelement-Elektrode (425h_2), die elektrisch mit dem zweiten Heizelement-Kontaktbereich (450c_2) verbunden ist; eine erste Verdrahtungselektrode (425i_1), die elektrisch mit dem ersten Verdrahtungs-Kontaktbereich (260c_1) verbunden ist; und eine zweite Verdrahtungselektrode (270), die elektrisch mit dem zweiten Verdrahtungs-Kontaktbereich (260c_2) verbunden ist.
  5. Chipstruktur nach Anspruch 4, wobei die erste Heizelement-Elektrode (425h_1), die zweite Heizelement-Elektrode (425h_2) und die erste Verdrahtungselektrode (425i_1) Durchgangselektroden (425) sind, die durch das erste untere Halbleitersubstrat (205) durchtreten.
  6. Chipstruktur nach einem der Ansprüche 3 bis 5, wobei eine Länge zwischen dem ersten Heizelement-Kontaktbereich (450c_1) und dem zweiten Heizelement-Kontaktbereich (450c_2) größer ist als eine Länge zwischen dem ersten Verdrahtungs-Kontaktbereich (260c_1) und dem zweiten Verdrahtungs-Kontaktbereich (260c_2).
  7. Chipstruktur nach einem der Ansprüche 3 bis 6, wobei die erste Oberfläche (260s_1) und die erste Heizelement-Seite (450s_1) im Wesentlichen komplanar zueinander sind.
  8. Chipstruktur nach einem der Ansprüche 1 bis 7, wobei die erste untere Chipstruktur (20) ferner einen Temperatursensor (470) aufweist.
  9. Chipstruktur nach Anspruch 8, wobei der Temperatursensor (470) im Wesentlichen auf der gleichen Ebene angeordnet ist wie der der Verdrahtung (260) auf der zweiten Seite und des Heizelements (450).
  10. Chipstruktur nach einem der Ansprüche 1 bis 9, ferner aufweisend eine zweite untere Chipstruktur (30), wobei die erste untere Chipstruktur (20) zwischen der oberen Chipstruktur (10) und der zweiten unteren Chipstruktur (30) angeordnet ist, wobei die zweite untere Chipstruktur (30), die erste untere Chipstruktur (20) und die obere Chipstruktur (10) elektrisch miteinander verbunden sind, die Verdrahtung (260) auf der zweiten Seite elektrisch mit der zweiten unteren Chipstruktur (30) verbunden ist, und das Heizelement (450) elektrisch von der zweiten unteren Chipstruktur (30) isoliert ist.
  11. Chipstruktur, aufweisend: ein unteres Halbleitersubstrat (205), das eine erste Seite (205f) und eine zweite Seite (205b) aufweist, die einander gegenüberliegen; auf der ersten Seite (205f) des unteren Halbleitersubstrats (205) einen ersten Abschnitt (20B), der eine Gateverdrahtung (235g) aufweist, und einen zweiten Abschnitt (20F) auf der zweiten Seite (205b) des unteren Halbleitersubstrats (205), der eine Verdrahtung (260) auf der zweiten Seite und ein Heizelement (450) aufweist, wobei das Heizelement (450) und die Verdrahtung (260) auf der zweiten Seite direkt auf einer gleichen Ebene angeordnet sind, und das Heizelement (450) eine Länge aufweist, welche größer ist als die der Verdrahtung (260) auf der zweiten Seite.
  12. Chipstruktur nach Anspruch 11, wobei der erste Abschnitt (20F) einen ersten Verdrahtungsbereich und einen zweiten Verdrahtungsbereich aufweist, der zweite Verdrahtungsbereich ein Bereich ist, in welchem eine Anordnungsdichte der Gateverdrahtung (235g) höher ist als eine Anordnungsdichte der Gateverdrahtung (235g) in dem ersten Verdrahtungsbereich, der zweite Abschnitt (20B) einen ersten Heizbereich, welcher dem ersten Verdrahtungsbereich gegenüberliegt, und einen zweiten Heizbereich, welcher dem zweiten Verdrahtungsbereich gegenüberliegt, aufweist, und der zweite Heizbereich ein Bereich ist, in welchem eine Anordnungsdichte des Heizelements (260) niedriger ist als eine Anordnungsdichte des Heizelements in dem ersten Heizbereich.
  13. Chipstruktur nach Anspruch 11 oder 12, ferner aufweisend: eine untere Chipstruktur (20), die das untere Halbleitersubstrat (205), den ersten Abschnitt (20F) und den zweiten Abschnitt (20B) aufweist; eine obere Chipstruktur (10), die auf der unteren Chipstruktur (20) angeordnet ist, wobei die obere Chipstruktur (10) photoelektrische Elemente (115), Farbfilter (160) und Mikrolinsen (165) aufweist.
  14. Chipstruktur nach Anspruch 13, wobei der erste Abschnitt (20F) näher an der oberen Chipstruktur (10) angeordnet ist als der zweite Abschnitt (20B).
  15. Chipstruktur nach Anspruch 13 oder 14, ferner aufweisend eine obere Durchgangselektrode (415), die sich in den ersten Abschnitt (20F) der unteren Chipstruktur (20) erstreckt, während diese durch die obere Chipstruktur (10) durchtritt.
  16. Chipstruktur nach einem der Ansprüche 11 bis 15, ferner aufweisend: eine erste Verdrahtungselektrode (425i_1), die mit einem ersten Verdrahtungs-Kontaktbereich (260c_1) einer ersten Oberfläche (260s_1) der Verdrahtung (260) auf der zweiten Seite verbunden ist; eine zweite Verdrahtungselektrode (270), die mit einem zweiten Verdrahtungs-Kontaktbereich (260c_2) einer zweiten Oberfläche (260s_2) der Verdrahtung (260) auf der zweiten Seite verbunden ist; eine erste Heizelement-Elektrode (425h_1), die mit einem ersten Heizelement-Kontaktbereich (450c_1) einer ersten Heizelement-Seite (450s_1) des Heizelements (450) verbunden ist; und eine zweite Heizelement-Elektrode (425h_2), die mit einem zweiten Heizelement-Kontaktbereich (450c_2) der ersten Heizelement-Seite (450s_1) des Heizelements (450) verbunden ist, wobei die zweite Oberfläche (260s_2) der ersten Oberfläche (260s_1) gegenüberliegt, die erste Oberfläche (260s_1) im Wesentlichen komplanar zu der ersten Heizelement-Seite (450s_1) ist, und die erste Verdrahtungselektrode (425i_1), die erste Heizelement-Elektrode (425h_1) und die zweite Heizelement-Elektrode (425h_2) durch das untere Halbleitersubstrat (205) durchtreten.
  17. Chipstruktur, aufweisend: eine untere Chipstruktur (50), welche eine Verdrahtung (260) und ein Heizelement (450) aufweisen, wobei das Heizelement (450) und die Verdrahtung (260) direkt auf der gleichen Ebene angeordnet sind und das Heizelement (450) eine Länge aufweist, die größer ist als die der Verdrahtung (260); und eine obere Chipstruktur (10), die auf der unteren Chipstruktur (50) angeordnet ist und einen Pixelfeldbereich (PX) aufweist, wobei das Heizelement (450) einen Abschnitt des Pixelfeldbereichs (PX) überlappt und wobei eine Anordnungsdichte der Verdrahtung (260) und eine Anordnungsdichte des Heizelements (450) dazu konfiguriert sind, Temperaturunterschiede zwischen unterschiedlichen Flächen des Pixelfeldbereichs (PX) zu reduzieren.
  18. Chipstruktur nach Anspruch 17, wobei das Heizelement (450) dazu konfiguriert ist, eine Länge zum Erwärmen des Abschnitts des Pixelfeldbereichs (PX) aufzuweisen.
  19. Chipstruktur nach Anspruch 17 oder 18, ferner aufweisend: eine erste Verdrahtungselektrode (425i_1), die mit einem ersten Verdrahtungs-Kontaktbereich (260c_1) der Verdrahtung (260) verbunden ist; eine zweite Verdrahtungselektrode (270), die mit einem zweiten Verdrahtungs-Kontaktbereich (260c_2) der Verdrahtung (260) verbunden ist; eine erste Heizelement-Elektrode (425h_1), die mit einem ersten Heizelement-Kontaktbereich (450c_1) des Heizelements (450) verbunden ist; und eine zweite Heizelement-Elektrode (425h_2), die mit einem zweiten Heizelement-Kontaktbereich (450c_2) des Heizelements (450) verbunden ist, wobei die zweite Verdrahtungselektrode (270) direkt auf einer ersten Ebene angeordnet ist und die erste Verdrahtungselektrode (425i_1) direkt auf einer zweiten Ebene angeordnet ist, die sich von der ersten Ebene unterscheidet, und die erste Verdrahtungselektrode (425i_1), die erste Heizelement-Elektrode (425h_1) und die zweite Heizelement-Elektrode (425h_2) im Wesentlichen direkt auf der zweiten Ebene angeordnet sind.
  20. Chipstruktur nach einem der Ansprüche 17 bis 19, wobei die untere Chipstruktur (20) ferner einen Temperatursensor (470) aufweist.
  21. Chipstruktur-Betriebsverfahren, aufweisend: Betreiben einer Chipstruktur (1), welche Temperatursensoren (470), Heizelemente (450) und einen Pixelfeldbereich (PX) aufweist, Bestimmen eines Bereichs mit hoher Temperatur und eines Bereichs mit niedriger Temperatur in dem Pixelfeldbereich (PX), indem unter Verwendung der Temperatursensoren Temperaturen in dem Pixelfeldbereich (PX) sensiert werden, und Erwärmen des Bereichs mit niedriger Temperatur in dem Pixelfeldbereich (PX) unter Verwendung der Heizelemente (450).
  22. Chipstruktur-Betriebsverfahren nach Anspruch 21, wobei die Chipstruktur (1) eine untere Chipstruktur (50) und auf der unteren Chipstruktur (50) eine obere Chipstruktur (10) aufweist, die untere Chipstruktur (50) die Temperatursensoren (470) und die Heizelemente (450) aufweist, und die obere Chipstruktur (10) den Pixelfeldbereich (PX) aufweist.
  23. Chipstruktur-Betriebsverfahren nach Anspruch 22, wobei die untere Chipstruktur (50) aufweist: ein unteres Halbleitersubstrat (205), das eine erste Seite (205f) und eine zweite Seite (205b) aufweist, die einander gegenüberliegen; einen ersten Abschnitt (20F) auf der ersten Seite (205f) des unteren Halbleitersubstrats (205); und einen zweiten Abschnitt (20B) auf der zweiten Seite des unteren Halbleitersubstrats (205), wobei der erste Abschnitt (20F) eine Gateverdrahtung (235g) aufweist, und der zweite Abschnitt (20B) die Heizelemente (450) aufweist.
  24. Chipstruktur-Betriebsverfahren nach Anspruch 23, wobei der zweite Abschnitt (20B) die Temperatursensoren (470) aufweist.
  25. Chipstruktur-Betriebsverfahren nach Anspruch 23 oder 24, wobei der erste Abschnitt (20F) näher an der oberen Chipstruktur (10) angeordnet ist als der zweite Abschnitt (20B).
DE102018119609.1A 2017-08-16 2018-08-13 Chipstruktur mit Heizelement Active DE102018119609B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0103828 2017-08-16
KR1020170103828A KR102380823B1 (ko) 2017-08-16 2017-08-16 발열체를 포함하는 칩 구조체

Publications (2)

Publication Number Publication Date
DE102018119609A1 DE102018119609A1 (de) 2019-02-21
DE102018119609B4 true DE102018119609B4 (de) 2023-09-14

Family

ID=65234881

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018119609.1A Active DE102018119609B4 (de) 2017-08-16 2018-08-13 Chipstruktur mit Heizelement

Country Status (6)

Country Link
US (2) US10553513B2 (de)
JP (1) JP7011988B2 (de)
KR (1) KR102380823B1 (de)
CN (1) CN109411489B (de)
DE (1) DE102018119609B4 (de)
SG (1) SG10201804909VA (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535643B2 (en) * 2017-08-04 2020-01-14 Samsung Electronics Co., Ltd. Connection system of semiconductor packages using a printed circuit board
TWI788430B (zh) * 2017-10-30 2023-01-01 日商索尼半導體解決方案公司 背面照射型之固體攝像裝置、背面照射型之固體攝像裝置之製造方法、攝像裝置及電子機器
JP2019165312A (ja) * 2018-03-19 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
DE112021002028T5 (de) * 2020-03-31 2023-01-12 Sony Semiconductor Solutions Corporation Abbildungsvorrichtung und elektronische vorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081094A (ja) 2005-09-14 2007-03-29 Seiko Epson Corp 発光装置及び電子機器
US20120275128A1 (en) 2011-03-16 2012-11-01 Fujitsu Limited Electronic component and electronic component assembly apparatus
US9935037B2 (en) 2016-01-19 2018-04-03 Samsung Electronics Co., Ltd. Multi-stacked device having TSV structure

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63311758A (ja) * 1987-06-15 1988-12-20 Fuji Xerox Co Ltd 画像読取センサ
JPH05206423A (ja) 1992-01-27 1993-08-13 Sony Corp 固体撮像装置
JP2000101057A (ja) * 1998-09-18 2000-04-07 Canon Inc センサーパネル装置
KR100781494B1 (ko) 2001-12-29 2007-11-30 매그나칩 반도체 유한회사 이미지센서칩
US7480006B1 (en) 2004-04-13 2009-01-20 Pixim, Inc. Optical package for image sensor with integrated heater
JP4160083B2 (ja) 2006-04-11 2008-10-01 シャープ株式会社 光学装置用モジュール及び光学装置用モジュールの製造方法
US7361989B1 (en) 2006-09-26 2008-04-22 International Business Machines Corporation Stacked imager package
US20080173792A1 (en) 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
JP2008236158A (ja) * 2007-03-19 2008-10-02 Olympus Imaging Corp 撮像モジュール
TWI332790B (en) * 2007-06-13 2010-11-01 Ind Tech Res Inst Image sensor module with a three-dimensional dies-stacking structure
DE102010040068A1 (de) * 2010-08-31 2012-03-01 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Bewertung der thermisch-mechanischen Eigenschaften komplexer Halbleiterbauelemente durch integrierte Heizsysteme
CN102024782B (zh) 2010-10-12 2012-07-25 北京大学 三维垂直互联结构及其制作方法
US20120194719A1 (en) * 2011-02-01 2012-08-02 Scott Churchwell Image sensor units with stacked image sensors and image processors
JPWO2012114400A1 (ja) 2011-02-21 2014-07-07 パナソニック株式会社 集積回路
JP5794002B2 (ja) 2011-07-07 2015-10-14 ソニー株式会社 固体撮像装置、電子機器
JP2013070249A (ja) 2011-09-22 2013-04-18 Kyocera Corp イメージセンサ
JP6214132B2 (ja) * 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP6123170B2 (ja) * 2012-05-01 2017-05-10 株式会社ニコン 撮像素子および撮像装置
KR101439191B1 (ko) 2013-06-10 2014-09-12 한국과학기술원 인터포저 및 이의 제조 방법, 3차원 집적 회로 및 3차원 집적 회로 칩 패키지
JP2015012211A (ja) * 2013-07-01 2015-01-19 株式会社ニコン 撮像ユニット及び撮像装置
JP6314477B2 (ja) 2013-12-26 2018-04-25 ソニー株式会社 電子デバイス
JP6424610B2 (ja) 2014-04-23 2018-11-21 ソニー株式会社 半導体装置、および製造方法
JP2015216226A (ja) * 2014-05-09 2015-12-03 キヤノン株式会社 収納部材、電子部品、撮像装置及び結露を除去する方法
EP2950525B1 (de) * 2014-05-28 2020-08-12 ams AG Halbleiter-Bildsensor mit integrierten Pixelaufheizen und Verfahren zu dessen Betrieb
KR102472566B1 (ko) * 2015-12-01 2022-12-01 삼성전자주식회사 반도체 패키지
JP6826467B2 (ja) * 2017-03-10 2021-02-03 ルネサスエレクトロニクス株式会社 電子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081094A (ja) 2005-09-14 2007-03-29 Seiko Epson Corp 発光装置及び電子機器
US20120275128A1 (en) 2011-03-16 2012-11-01 Fujitsu Limited Electronic component and electronic component assembly apparatus
US9935037B2 (en) 2016-01-19 2018-04-03 Samsung Electronics Co., Ltd. Multi-stacked device having TSV structure

Also Published As

Publication number Publication date
JP7011988B2 (ja) 2022-01-27
CN109411489B (zh) 2023-10-10
US20200161201A1 (en) 2020-05-21
KR20190019256A (ko) 2019-02-27
SG10201804909VA (en) 2019-03-28
US11004760B2 (en) 2021-05-11
US20190057918A1 (en) 2019-02-21
KR102380823B1 (ko) 2022-04-01
DE102018119609A1 (de) 2019-02-21
US10553513B2 (en) 2020-02-04
JP2019036728A (ja) 2019-03-07
CN109411489A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
DE102018119609B4 (de) Chipstruktur mit Heizelement
DE112009005576B4 (de) Mikroelektronisches Package und Verfahren zur Herstellung eines mikroelektronischen Packages
DE112013000508B4 (de) Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat
DE102018116043A1 (de) Bildsensor
DE102018132701A1 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE112017006410T5 (de) Festkörper-bildgebungseinrichtung, verfahren zum herstellen einer festkörper-bildgebungseinrichtung und elektronikeinrichtung
DE112015007233B4 (de) Mikroprozessorgehäuse mit masseisolationsgewebestruktur mit kontakthöckern auf erster ebene und verfahren zur ausbildung eines masseisolationsgewebestrukturgehäuses aus leitfähigem material
DE10147084A1 (de) Halbleitervorrichtung vom gestapelten Typ
DE102018123837B4 (de) Halbleiterpackage und Halbleitermodul mit demselben
DE202011110802U1 (de) Verbesserte mikroelektronische Stapelanordnungen mit mittigen Kontakten und verbessertem wärmetechnischem Kennwert
DE112008002459T5 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
DE112017001552T5 (de) Halbleitervorrichtung, festkörperbildaufnahmeelement, bildaufnahmevorrichtung und elektronische einrichtung
DE112014006142B4 (de) Leistungshalbleiteranordnung
DE112020002090T5 (de) Bildgebungsvorrichtung
DE112011105977T5 (de) Raster-Interposer
DE112017006705T5 (de) Hyperchip
DE102013106988B4 (de) Alternatives 3D-Stapelschema für DRAMs über GPUs
DE102013019514A1 (de) Chipgehäuse mit niedrigem profil und mit modifiziertem wärmeverteilungselement
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten
DE102020106355A1 (de) Halbleitervorrichtung, eine dicke Metallschicht und eine Erhebung enthaltend
DE112017008115T5 (de) Leistungslieferung für eingebetteten brücken-die unter verwendung von grabenstrukturen
DE102020117968A1 (de) Brücke für radiofrequenz- (rf) multi-chip-module
DE102010036812A1 (de) Mehrchipmodul und Verfahren zu seiner Herstellung
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
DE102018203990A1 (de) Mikroelektronikgehäuse, das eine erhöhte Speicherkomponentendichte bereitstellt

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division