JP2019165312A - 撮像装置および電子機器 - Google Patents

撮像装置および電子機器 Download PDF

Info

Publication number
JP2019165312A
JP2019165312A JP2018051318A JP2018051318A JP2019165312A JP 2019165312 A JP2019165312 A JP 2019165312A JP 2018051318 A JP2018051318 A JP 2018051318A JP 2018051318 A JP2018051318 A JP 2018051318A JP 2019165312 A JP2019165312 A JP 2019165312A
Authority
JP
Japan
Prior art keywords
circuit
imaging device
solid
substrate
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018051318A
Other languages
English (en)
Inventor
湯川　昌彦
Masahiko Yugawa
昌彦 湯川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018051318A priority Critical patent/JP2019165312A/ja
Priority to US16/979,592 priority patent/US11670625B2/en
Priority to PCT/JP2019/003160 priority patent/WO2019181222A1/ja
Priority to CN201980018859.6A priority patent/CN111886855B/zh
Publication of JP2019165312A publication Critical patent/JP2019165312A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area

Abstract

【課題】高い寸法精度を確保できる撮像装置を提供する。【解決手段】この固体撮像装置は、センサ基板と回路基板との積層構造を含む。センサ基板は、複数の画素を含み、画素ごとに外光を受光して画素信号を生成可能な撮像素子が設けられた有効画素領域を有する。回路基板は、画素信号の信号処理を行う信号処理回路を有する第１部分と、面内方向において第１部分の位置と異なる位置にある第２部分とが一体化されたチップを含む。ここで、センサ基板と回路基板との積層方向において、第１部分および第２部分の双方が有効画素領域と重なり合う位置に設けられている。【選択図】図１Ａ

Description

本開示は、撮像素子を有する撮像装置、およびこれを備えた電子機器に関する。
これまでに、撮像装置の小型化を実現するため、画素信号を生成する撮像素子を含むウェハと、その撮像素子の生成する画素信号の信号処理を行う信号処理回路やメモリ回路などを含むウェハとを接合するＷｏＷ（Wafer on Wafer）積層技術が提案されている（例えば特許文献１）。
特開２０１４−０９９５８２号公報
ところで、このような撮像装置は、優れた撮像性能を有することが望まれる。
したがって、高い寸法精度を有しつつ、より効率的に製造可能な撮像装置、およびそれを備えた電子機器を提供することが望まれる。
本開示の一実施形態としての撮像装置は、センサ基板と回路基板との積層構造を含む。センサ基板は、複数の画素を含み、画素ごとに外光を受光して画素信号を生成可能な撮像素子が設けられた有効画素領域を有する。回路基板は、画素信号の信号処理を行う信号処理回路を有する第１部分と、面内方向において第１部分の位置と異なる位置にある第２部分とが一体化されたチップを含む。ここで、センサ基板と回路基板との積層方向において、第１部分および第２部分の双方が有効画素領域と重なり合う位置に設けられている。
本開示の一実施形態としての電子機器は、上記撮像装置を備えたものである。
本開示の一実施形態としての撮像装置および電子機器によれば、簡素な構成でありながら、撮像装置全体の反りや歪みを抑制できる。このため、高い寸法精度を確保しつつ、より効率的に製造することが可能となる。
なお、本開示の効果はこれに限定されるものではなく、以下に記載のいずれの効果であってもよい。
本開示の第１の実施の形態に係る固体撮像装置の全体構成例を表す断面図である。 図１Ａに示した固体撮像装置の構成を表す平面図である。 図１Ａに示した固体撮像装置の製造方法における一工程を表す断面図である。 図２Ａに続く一工程を表す断面図である。 図２Ｂに続く一工程を表す断面図である。 図２Ｃに続く一工程を表す断面図である。 図２Ｄに続く一工程を表す断面図である。 図２Ｅに続く一工程を表す断面図である。 図２Ｆに続く一工程を表す断面図である。 図２Ｇに続く一工程を表す断面図である。 本開示の第１の変形例としての固体撮像装置の全体構成例を表す断面図である。 図３Ａに示した固体撮像装置の構成を表す平面図である。 本開示の第２の変形例としての固体撮像装置の全体構成例を表す平面図である。 本開示の第３の変形例としての固体撮像装置の全体構成例を表す平面図である。 本開示の第２の実施の形態に係る固体撮像装置の全体構成例を表す断面図である。 図６Ａに示した固体撮像装置の構成を表す平面図である。 本開示の第４の変形例としての固体撮像装置の全体構成例を表す断面図である。 本開示の第３の実施の形態に係る電子機器の全体構成例を表す概略図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 本開示の第５の変形例としての固体撮像装置の全体構成例を表す平面図である。 本開示の第６の変形例としての固体撮像装置の全体構成例を表す平面図である。 第１の参考例としての固体撮像装置の全体構成例を表す断面図である。 第１の参考例としての固体撮像装置の全体構成例を表す平面図である。 第２の参考例としての固体撮像装置の全体構成例を表す平面図である。 第３の参考例としての固体撮像装置の全体構成例を表す平面図である。 第４の参考例としての固体撮像装置の全体構成例を表す平面図である。
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（２層構造の固体撮像装置の例）
２．第１の実施の形態の変形例
３．第２の実施の形態（３層構造の固体撮像装置の例）
４．第３の実施の形態（電子機器への適用例）
５．移動体への応用例
６．その他の変形例
＜１．第１の実施の形態＞
［固体撮像装置１の構成］
図１Ａおよび図１Ｂは、いずれも本開示の第１の実施の形態としての固体撮像装置１の全体構成例を模式的に表したものである。図１Ａは、固体撮像装置１の断面構成を表し、図１Ｂは、固体撮像装置１の平面構成を表している。図１Ａは、図１Ｂに示したＩＡ−ＩＡ切断線に沿った矢視方向の断面図に相当する。
固体撮像装置１は、回路基板１０とセンサ基板２０との２層構造を有している。本実施の形態では、回路基板１０とセンサ基板２０との積層方向をＺ軸方向とし、回路基板１０およびセンサ基板２０が広がる面をＸＹ面とする。図１Ａおよび図１Ｂにおいて、符号１Ｋは固体撮像装置１の外縁を表している。固体撮像装置１における外縁１Ｋは、回路基板１０の最外縁およびセンサ基板２０の最外縁と一致している。
回路基板１０は、支持基板１１と、その上に設けられたロジックチップ１２とを有している。ロジックチップ１２の周囲には絶縁層１６が充填されている。絶縁層１６は、例えば酸化シリコン（ＳｉＯｘ）や窒化シリコン（ＳｉＮｘ）などの無機酸化物によって形成されている。支持基板１１と絶縁層１６とは、例えば酸化膜接合層３１を介して接合されている。ロジックチップ１２は、有効部分１２１と、面内方向において有効部分１２１の位置と異なる位置にあるダミー部分１２２とが一体化されたものである。ダミー部分１２２は、例えば有効部分１２１の周囲を全周に亘って取り囲むように設けられている。有効部分１２１は、固体撮像素子２１Ａからの画素信号の信号処理を行う信号処理回路を有する。図１Ａおよび図１Ｂでは、信号処理回路としてのロジック回路１５を例示している。また、ロジックチップ１２は、積層方向（Ｚ軸方向）において、半導体基板などの基板１３の上に回路形成層１４が設けられた構造を有する。回路形成層１４には、ロジック回路１５が設けられている。ロジック回路１５は、例えばトランジスタなどの半導体素子１５１と、配線１５２とを含んでいる。
センサ基板２０は、固体撮像素子２１Ａを含む素子形成層２１に配線層２２が積層された構造を有しており、ＸＹ面内において、固体撮像素子２１Ａが設けられた有効画素領域Ｒ２０を有する。有効画素領域Ｒ２０とは、例えば遮光領域（ＯＰＢ）の内側の領域、すなわち、外光を受光可能な領域をいう。固体撮像素子２１Ａは、フォトダイオードなどにより構成される画素を複数含み、画素単位で外光を受光して画素信号を生成可能なものである。配線層２２には、例えば固体撮像素子２１Ａとセンサ基板２０のロジック回路１５の配線１５２との電気的接続を行うための端子部２３が設けられている。センサ基板２０は、さらに、素子形成層２１の上に積層されたカラーフィルタ２４およびオンチップレンズ２５をそれぞれ複数有している。センサ基板２０と回路基板１０とは、例えば酸化膜接合層３２により接合されている。端子部２３は、Ｚ軸方向に延びるコンタクトプラグ３３を介して配線１５２に接続されている。コンタクトプラグ３３は、固体撮像素子２１Ａとロジック回路１５とを電気的に接続するものであり、配線層２２、酸化膜接合層３２および回路形成層１４を貫いている。
センサ基板２０と回路基板１０との積層方向（Ｚ軸方向）において、ロジックチップ１２における有効部分１２１およびダミー部分１２２の双方が、有効画素領域Ｒ２０と重なり合う位置に設けられている。但し、ダミー部分１２２の一部はＺ軸方向において有効画素領域Ｒ２０と重なり合う位置を占めている一方、ダミー部分１２２の他の一部はＺ軸方向において有効画素領域Ｒ２０の外側にはみ出した位置を占めている。すなわち図１Ｂに示したように、ＸＹ面内において、有効部分１２１とダミー部分１２２との境界である有効部分の外縁は有効画素領域Ｒ２０の外縁２０Ｋの内側となる位置にある。一方、ダミー部分１２２の外縁であるロジックチップ１２の外縁１２Ｋは、有効画素領域Ｒ２０の外縁２０Ｋの外側となる位置にある。
センサ基板２０と回路基板１０との積層方向（Ｚ軸方向）において、ロジックチップ１２の外縁１２Ｋは、有効画素領域Ｒ２０の外縁２０Ｋよりも外側となる位置にある。
［固体撮像装置１の製造方法］
続いて、図２Ａ〜図２Ｈを参照して、固体撮像装置１の製造方法について説明する。図２Ａ〜図２Ｈは、固体撮像装置１の製造方法における一工程をそれぞれ表す断面図であり、図１Ａに対応するものである。
まず、図２Ａに示したように、支持基板１７とロジックチップ１２とをそれぞれ用意したのち、支持基板１７にロジックチップ１２を、例えば酸化膜接合により接合する。支持基板１７とロジックチップ１２との界面には酸化膜接合層３２が形成される。
次に、図２Ｂに示したように、支持基板１７のロジックチップ１２を埋め込むように、絶縁層１６を、例えば気相法により形成する。絶縁層１６を形成したのち、その絶縁層１６の表面を平坦化する。これにより、構造体３０が得られる。
次に、図２Ｃに示したように、構造体３０を上下反転させ、平坦化された絶縁層１６の表面を別途用意した支持基板１１に、例えば酸化膜接合により接合する。支持基板１１と絶縁層１６との界面には酸化膜接合層３１が形成される。
次に、図２Ｄに示したように、支持基板１７を剥離またはエッチングなどにより除去する。これにより、回路基板１０が現れる。
次に、図２Ｅに示したように、センサ基板２０の固体撮像素子２１Ａと回路基板１０の配線１５２との電気的接続を行うためのコンタクトプラグ３３Ａが形成される。コンタクトプラグ３３Ａの一端は配線１５２と接続されており、コンタクトプラグ３３Ａの他端は酸化膜接合層３２の表面に露出している。
次に、図２Ｆに示したように、構造体２０Ｚを用意する。構造体２０Ｚは、固体撮像素子２１Ａを含む素子形成層２１に配線層２２が積層されたものである。配線層２２には端子部２３が埋設されると共に、端子部２３と一端が接続されたコンタクトプラグ３３Ｂが設けられている。コンタクトプラグ３３Ｂの他端は、配線層２２の表面に露出している。ここでは、構造体２０Ｚにおける配線層２２の表面と、回路基板１０の酸化膜接合層３２とが対向した状態で、構造体２０Ｚと回路基板１０とのＸＹ面内における位置合わせを行う。
構造体２０Ｚと回路基板１０とのＸＹ面内における位置合わせののち、図２Ｇに示したように、構造体２０Ｚと回路基板１０との貼り合わせを行う。ここでは、回路基板１０に設けられたコンタクトプラグ３３Ａの他端と、構造体２０Ｚに設けられたコンタクトプラグ３３Ｂの他端とを例えばＣｕ−Ｃｕ接合することで、コンタクトプラグ３３を形成するようにする。
次に、図２Ｈに示したように、構造体２０Ｚにおける素子形成層２１を薄肉化する。最後に、薄肉化された素子形成層２１の上に、カラーフィルタ２４とオンチップレンズ２５とをそれぞれ複数積層することにより、センサ基板２０を形成する（図１Ａ参照）。これにより、固体撮像装置１が完成する。
［固体撮像装置１の作用効果］
以上説明したように、本実施の形態の固体撮像装置１では、回路基板１０のロジックチップ１２における有効部分１２１およびダミー部分１２２の双方が、積層方向においてセンサ基板２０における有効画素領域Ｒ２０と重なり合う位置に設けられている。一般に、ＸＹ面内においてロジック回路１５が設けられた有効部分１２１の占める面積は、ＸＹ面内において有効画素領域Ｒ２０の占める面積よりも小さいことが多い。したがって、図１３Ａおよび図１３Ｂに示した第１の参考例としての固体撮像装置１０１の場合には、絶縁層１１６の熱膨張係数とセンサ基板２０の熱膨張係数との違いに起因して、固体撮像装置１０１全体の反りや歪みが大きくなりがちである。固体撮像装置１０１は、有効画素領域Ｒ２０の一部と重なり合う位置にのみ、センサ基板２０よりも小さな面積を占めるロジックチップ１１２が配置され、そのロジックチップ１１２の周囲に絶縁層１１６が充填されるようにした構造を有する。ロジックチップ１１２は、固体撮像装置１のロジックチップ１２の有効部分１２１に相当する部分のみ有している。固体撮像装置１０１は、上述の点を除き、他は固体撮像装置１と実質的に同じ構成である。なお、図１３Ａおよび図１３Ｂでは、符号１０１Ｋは固体撮像装置１０１の外縁を表している。
その点、固体撮像装置１によれば、有効画素領域Ｒ２０と重なり合う領域を有効部分１２１およびダミー部分１２２により占めるようにしたので、固体撮像装置１全体の反りや歪みを緩和できる。回路基板１０においてロジックチップ１２の周囲を埋める絶縁層１６の体積が減少し、絶縁層１６の膨張収縮の影響が低減するからである。このため、本実施の形態の固体撮像装置１では、高い寸法精度が確保され、良好な画像の取り込みを行うことができる。
また、固体撮像装置１では、１つのロジックチップ１２のみを回路基板１０に設け、その回路基板１０とセンサ基板２０との接合を行うようにした。このため、ＸＹ面内に並ぶように配置された２以上の回路基板をセンサ基板と貼り合わせる場合と比較すると、アライメント作業が１回で済むので、位置精度の向上および製造時の作業性の向上に寄与する。
さらに、固体撮像装置１では、センサ基板２０と回路基板１０との積層方向（Ｚ軸方向）において、ロジックチップ１２の外縁１２Ｋは、有効画素領域Ｒ２０の外縁２０Ｋよりも外側となる位置にある。このため、ロジックチップ１２と有効画素領域Ｒ２０とのＸＹ面内での位置関係が、ロジックチップ１２の外縁１２Ｋが有効画素領域Ｒ２０を横切る位置関係ではない。よって、回路基板１０の熱膨張係数とセンサ基板２０の熱膨張係数との違いに起因する固体撮像装置１全体の反りや歪みが緩和され、有効画素領域Ｒ２０へ及ぶ応力の負荷が軽減される。その結果、線状の劣化画像の発生を効果的に抑制できる。
＜２．第１の実施の形態の変形例＞
［固体撮像装置１Ａの構成］
図３Ａは、本開示における第１の変形例（以下、変形例１という。）としての固体撮像装置１Ａの全体構成例を表す断面図であり、上記第１の実施の形態の固体撮像装置１を示した図１Ａに対応するものである。また、図３Ｂは、固体撮像装置１Ａの構成を表す平面図であり、上記第１の実施の形態の固体撮像装置１を示した図１Ｂに対応するものである。なお、図３Ａは、図３Ｂに示したＩＩＩＡ−ＩＩＩＡ切断線に沿った矢視方向の断面図に相当する。
図３Ａおよび図３Ｂに示したように、変形例１としての固体撮像装置１Ａでは、ロジックチップ１２の有効部分１２１が、ロジックチップ１２の中央よりも紙面左側（−Ｘ方向）に偏った位置にある。すなわち、変形例１としての固体撮像装置１Ａでは、ロジックチップ１２のダミー部分１２２が、ロジックチップ１２の中央よりも紙面右側（＋Ｘ方向）に位置している。但し、変形例１としての固体撮像装置１Ａにおいても、有効部分１２１およびダミー部分１２２の双方が、積層方向（Ｚ軸方向）においてセンサ基板２０における有効画素領域Ｒ２０と重なり合う位置に設けられている。
［固体撮像装置１Ｂの構成］
図４は、本開示における第２の変形例（以下、変形例２という。）としての固体撮像装置１Ｂの全体構成例を表す平面図であり、上記第１の実施の形態の固体撮像装置１を示した図１Ｂに対応するものである。
図４に示したように、変形例２としての固体撮像装置１Ｂでは、ロジックチップ１２の有効部分１２１が、ロジックチップ１２の中央よりも紙面下側（−Ｙ方向）に偏った位置にある。すなわち、変形例２としての固体撮像装置１Ｂでは、ロジックチップ１２のダミー部分１２２が、有効部分１２１の右側の領域、上側の領域および左側の領域を占めるように設けられている。但し、変形例２としての固体撮像装置１Ｂにおいても、有効部分１２１およびダミー部分１２２の双方が、積層方向（Ｚ軸方向）においてセンサ基板２０における有効画素領域Ｒ２０と重なり合う位置に設けられている。
［固体撮像装置１Ｃの構成］
図５は、本開示における第３の変形例（以下、変形例３という。）としての固体撮像装置１Ｃの全体構成例を表す平面図であり、上記第１の実施の形態の固体撮像装置１を示した図１Ｂに対応するものである。
図５に示したように、変形例３としての固体撮像装置１Ｃでは、ロジックチップ１２の有効部分１２１が、ロジックチップ１２の中央よりも紙面左斜め下側に偏った位置にある。すなわち、変形例３としての固体撮像装置１Ｃでは、ロジックチップ１２のダミー部分１２２が、有効部分１２１の右側の領域および上側の領域を占めるように設けられている。但し、変形例２としての固体撮像装置１Ｂにおいても、有効部分１２１およびダミー部分１２２の双方が、積層方向（Ｚ軸方向）においてセンサ基板２０における有効画素領域Ｒ２０と重なり合う位置に設けられている。
［固体撮像装置１Ａ〜１Ｃの作用効果］
このように、変形例１〜３の固体撮像装置１Ａ〜１Ｃのいずれにおいても、有効部分１２１およびダミー部分１２２の双方が、積層方向（Ｚ軸方向）においてセンサ基板２０における有効画素領域Ｒ２０と重なり合う位置に設けられている。したがって、回路基板１０における絶縁層１６の熱膨張係数とセンサ基板２０の熱膨張係数との違いに起因する固体撮像装置１Ａ全体の反りや歪みを緩和できる。このため、固体撮像装置１Ａ〜１Ｃのいずれにおいても高い寸法精度が確保され、良好な画像の取り込みを行うことができる。
さらに、固体撮像装置１Ａ〜１Ｃのいずれにおいても、センサ基板２０と回路基板１０との積層方向（Ｚ軸方向）において、ロジックチップ１２の外縁１２Ｋは、有効画素領域Ｒ２０の外縁２０Ｋよりも外側となる位置にある。したがって、固体撮像装置１Ａ全体の反りや歪みに起因して有効画素領域Ｒ２０へ及ぶ応力の負荷が軽減される。その結果、線状の劣化画像の発生を効果的に抑制できる。
これに対し、例えば図１４Ａ〜１４Ｃに示した第２から第４の参考例としての固体撮像装置１０１Ａ〜１０１Ｃでは、回路基板１１０における絶縁層１１６の熱膨張係数とセンサ基板１２０の熱膨張係数との違いに起因する、固体撮像装置１０１Ａ〜１０１Ｃ全体の反りや歪みが顕著に現れやすい。固体撮像装置１０１Ａ〜１０１Ｃは、図１３に示した固体撮像装置１０１と同様、有効画素領域Ｒ２０の一部と重なり合う位置にのみ、センサ基板２０よりも小さな面積を占めるロジックチップ１１２Ａ〜１１２Ｃが配置されたものである。そのロジックチップ１１２Ａ〜１１２Ｃの周囲には、いずれも絶縁層１１６が充填されている。ロジックチップ１１２Ａ〜１１２Ｃは、固体撮像装置１のロジックチップ１２の有効部分１２１に相当する部分のみ有している。すなわち、固体撮像装置１０１Ａ〜１０１Ｃでは、ロジックチップ１１２Ａ〜１１２Ｃがダミー部分を有さず、ロジックチップ１１２Ａ〜１１２Ｃの各中心位置が有効画素領域Ｒ２０の中心位置からずれている。したがって、ロジックチップ１１２Ａ〜１１２Ｃの各外縁１２２Ｋの一部は有効画素領域Ｒ２０を横切っている。このような構成により、絶縁層１１６の熱膨張および熱収縮に伴う応力がＸＹ面内において不均一に現れるので、固体撮像装置１０１Ａ〜１０１Ｃ全体の反りや歪みが生じやすいと考えられる。なお、図１４Ａ〜１４Ｃでは、符号１０１Ｋは固体撮像装置１０１Ａ〜１０１Ｃの各外縁を表している。
この点、変形例１〜３の固体撮像装置１Ａ〜１Ｃによれば、いずれにおいても、有効部分１２１の中心位置は有効画素領域Ｒ２０中心位置からずれているものの、ロジックチップ１２の中心位置は、有効画素領域Ｒ２０中心位置と実質的に一致している。このため、ＸＹ面内における絶縁層１６の分布の対称性が高いので、絶縁層１６の熱膨張および熱収縮に伴う応力はＸＹ面内において比較的均質に現れる。よって、固体撮像装置１Ａ〜１Ｃ全体の反りや歪みは生じにくいと考えられる。
＜３．第２の実施の形態＞
［固体撮像装置２の構成］
図６Ａおよび図６Ｂは、いずれも本開示の第２の実施の形態としての固体撮像装置２の全体構成例を模式的に表したものである。図６Ａは、固体撮像装置２の断面構成を表し、図６Ｂは、固体撮像装置２の平面構成を表している。図６Ａは、図６Ｂに示したＶＩＡ−ＶＩＡ切断線に沿った矢視方向の断面図に相当する。
固体撮像装置２は、回路基板４０と回路基板１０Ａとセンサ基板２０との３層構造を有している。回路基板１０Ａおよびセンサ基板２０は、いずれも上記第１の実施の形態における固体撮像装置１の回路基板１０およびセンサ基板２０と実質的に同じ構成を有する。但し、回路基板１０Ａは、支持基板１１を有しておらず、その最下層である酸化膜接合層３１を介して回路基板４０と接合されている。図６Ａおよび図６Ｂにおいて、符号２Ｋは固体撮像装置２の外縁を表している。固体撮像装置２における外縁２Ｋは、回路基板４０の最外縁、回路基板１０Ａの最外縁、およびセンサ基板２０の最外縁と一致している。
回路基板４０は、支持基板４１と、その上に設けられたメモリチップ４２とを有している。メモリチップ４２の周囲には絶縁層４６が充填されている。絶縁層４６は、例えば酸化シリコン（ＳｉＯｘ）や窒化シリコン（ＳｉＮｘ）などの無機酸化物によって形成されている。支持基板４１と絶縁層４６とは、例えば酸化膜接合層３４を介して接合されている。メモリチップ４２は、有効部分１４１と、面内方向において有効部分１４１の位置と異なる位置にあるダミー部分１４２とが一体化されたものである。ダミー部分１４２は、例えば有効部分１４１の周囲を全周に亘って取り囲むように設けられている。固体撮像装置２では、積層方向（Ｚ軸方向）において、メモリチップ４２における有効部分１４１およびダミー部分１４２の双方が、有効画素領域Ｒ２０と重なり合う位置に設けられている。有効部分１４１には、固体撮像素子２１Ａからの画素信号の信号処理を行う信号処理回路の一部を構成するメモリ回路１８が設けられている。また、メモリチップ４２は、積層方向（Ｚ軸方向）において、基板４３の上に回路形成層４４が設けられた構造を有する。積層方向において、メモリ回路１８は回路形成層４４に設けられている。メモリ回路１８は、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの半導体メモリ１８１と、配線１８２とを含むものである。
センサ基板２０と回路基板１０との積層方向（Ｚ軸方向）において、ロジックチップ１２の外縁１２Ｋは、有効画素領域Ｒ２０の外縁２０Ｋよりも外側となる位置にある。
［固体撮像装置２の作用効果］
以上説明したように、本実施の形態の固体撮像装置２では、回路基板１０Ａのロジックチップ１２における有効部分１２１およびダミー部分１２２の双方が、積層方向においてセンサ基板２０における有効画素領域Ｒ２０と重なり合う位置に設けられている。さらに、回路基板４０のメモリチップ４２における有効部分１４１およびダミー部分１４２の双方が、有効画素領域Ｒ２０と重なり合う位置に設けられている。したがって、固体撮像装置２によれば、固体撮像装置１と同様、固体撮像装置２全体の反りや歪みを緩和できる。このため、本実施の形態の固体撮像装置２においても、高い寸法精度が確保され、良好な画像の取り込みを行うことができる。
なお、本実施の形態の固体撮像装置２では、回路基板１０Ａのロジックチップ１２と回路基板４０のメモリチップ４２との双方が有効画素領域Ｒ２０と重なり合う位置に設けられるようにした。このため、固体撮像装置１よりも、全体の反りや歪みをよりいっそう緩和できる。なお、回路基板１０Ａのロジックチップ１２および回路基板４０のメモリチップ４２のいずれか一方のみが有効画素領域Ｒ２０と重なり合う位置を占めるようにしてもよい。但し、その場合、図７に示した本開示の第４の変形例（変形例４）としての固体撮像装置２Ａのように、センサ基板２０の接合される回路基板１０Ａのロジックチップ１２が有効画素領域Ｒ２０と重なり合う位置を占めるようにするほうが好ましい。全体の反りや歪みの緩和という観点において、より効果的だからである。
＜４．第３の実施の形態：電子機器への適用例＞
図８は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
カメラ２０００は、レンズ群などからなる光学部２００１、上述の固体撮像装置１，１Ａ〜１Ｃ，２，２Ａなど（以下、固体撮像装置１等という。）が適用される撮像装置（撮像デバイス）２００２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路２００３を備える。また、カメラ２０００は、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、および電源部２００８も備える。ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７および電源部２００８は、バスライン２００９を介して相互に接続されている。
光学部２００１は、被写体からの入射光（像光）を取り込んで撮像装置２００２の撮像面上に結像する。撮像装置２００２は、光学部２００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
表示部２００５は、例えば、液晶パネルや有機ＥＬパネル等のパネル型表示装置からなり、撮像装置２００２で撮像された動画または静止画を表示する。記録部２００６は、撮像装置２００２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部２００７は、ユーザによる操作の下に、カメラ２０００が持つ様々な機能について操作指令を発する。電源部２００８は、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６および操作部２００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、撮像装置２００２として、上述した固体撮像装置１等を用いることで、良好な画像の取得が期待できる。
＜５．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図９に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１０は、撮像部１２０３１の設置位置の例を示す図である。
図１０では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１０には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１Ａなどに示した固体撮像装置１等を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、車両制御システムの優れた動作が期待できる。
＜６．その他の変形例＞
以上、いくつかの実施の形態および変形例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば上記第１の実施の形態の固体撮像装置１では、ダミー部分１２２に半導体素子１５１および配線１５２のいずれもが存在しないロジックチップ１２を例示したが、本開示はそれに限定されるものではない。本開示では、例えば図１１に示した本開示の第５の変形例（変形例５）としての固体撮像装置１Ｄのように、ダミー部分１２２は、半導体素子１５１および配線１５２を含むダミー回路１５Ａを有していてもよい。ダミー回路１５Ａは、回路形成層１４に設けられている。ダミー回路１５Ａは、例えば固体撮像装置１Ｄの通常動作時には使用せず、ロジック回路１５に故障等の異常が生じた場合に使用する冗長回路として利用できる。
また、本開示では、例えば図１２に示した本開示の第６の変形例（変形例６）としての固体撮像装置１Ｅのように、ダミー部分１２２は、配線１５２のみを含むダミー回路１５Ｂを有していてもよい。ダミー回路１５Ｂは、回路形成層１４に設けられている。あるいは、本開示では、ダミー部分が半導体素子および配線のうち、半導体素子のみ設けられたものであってもよい。
また、上記実施の形態等では、ロジックチップ１２の外縁１２Ｋおよびメモリチップ４２の外縁４２Ｋが、有効画素領域Ｒ２０の外縁２０Ｋの位置よりも外側となる位置に存在する場合を例示して説明したが、本開示はこれに限定されるものではない。例えば、ロジックチップ１２の外縁１２Ｋおよびメモリチップ４２の外縁４２Ｋは、有効画素領域Ｒ２０の外縁２０Ｋと積層方向においてちょうど重なり合う位置に存在していてもよい。
また、上記実施の形態等において説明した回路基板１０，４０およびセンサ基板２０などにおける各構成要素の配置位置や寸法、形状は、任意に設定し得る。
また、上記実施の形態等では、信号処理回路として、ロジック回路およびメモリ回路を例示したが、本開示はこれに限定されるものではない。本開示の信号処理回路は、例えば、ロジック回路、メモリ回路、電源回路、画像信号圧縮回路、クロック回路および光通信変換回路のうちの少なくとも１つを含むものである。
また、上記第２の実施の形態では、センサ基板２０に近い位置から順に、ロジックチップ１２を含む回路基板１０と、メモリチップ４２を含む回路基板４０とを積層した構造を例示したが、本開示は、その積層順序を限定するものではない。すなわち、例えば図６Ａの固体撮像装置２において、回路基板１０と、回路基板４０と、センサ基板２０とを順に積層するようにしてもよい。
なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。また、本技術は以下のような構成を取り得るものである。
（１）
複数の画素を含み、前記画素ごとに外光を受光して画素信号を生成可能な撮像素子が設けられた有効画素領域を有するセンサ基板と、
前記画素信号の信号処理を行う信号処理回路を有する第１部分と、面内方向において前記第１部分の位置と異なる位置にある第２部分とが一体化されたチップを含む回路基板と
の積層構造を含み、
前記センサ基板と前記回路基板との積層方向において、前記第１部分および前記第２部分の双方が前記有効画素領域と重なり合う位置に設けられている
撮像装置。
（２）
前記センサ基板と前記回路基板との積層方向において、前記チップの外縁は、前記有効画素領域の外縁と重なり合う位置または前記有効画素領域の外縁よりも外側となる位置にある
上記（１）記載の撮像装置。
（３）
前記撮像素子と前記信号処理回路とを電気的に接続する配線をさらに備えた
上記（１）または（２）記載の撮像装置。
（４）
前記配線は、前記センサ基板に設けられて前記センサ基板の表面に露出した第１の配線部分と、前記回路基板に設けられて前記回路基板の表面に露出した第２の配線部分とを有し、
前記第１の配線部分と前記第２の配線部分とが互いに接合されている
上記（３）記載の撮像装置。
（５）
前記第１部分における前記信号処理回路は、前記画素信号の信号処理に寄与する第１半導体素子を含み、
前記第２部分は、第２半導体素子を含むダミー回路を有する
上記（１）から（４）のいずれか１つに記載の撮像装置。
（６）
前記回路基板は、一の半導体基板と、前記半導体基板の上に設けられて前記信号処理回路および前記ダミー回路が形成された回路形成層とを有する
上記（５）記載の撮像装置。
（７）
前記積層構造は、前記回路基板から見て前記センサ基板と反対側に積層された第３の基板をさらに含む
上記（１）から（６）のいずれか１つに記載の撮像装置。
（８）
前記信号処理回路は、ロジック回路、メモリ回路、電源回路、画像信号圧縮回路、クロック回路および光通信変換回路のうちの少なくとも１つを含む
上記（１）から（７）のいずれか１つに記載の撮像装置。
（９）
撮像装置を備え、
前記撮像装置は、
複数の画素が配列され、外光を受光して画素信号を生成可能な撮像素子が設けられた有効画素領域を有するセンサ基板と、
前記画素信号の信号処理を行う信号処理回路を有する第１部分と、面内方向において前記第１部分の位置と異なる位置にある第２部分とが一体化された回路基板と
の積層構造を含み、
前記センサ基板と前記回路基板との積層方向において、前記第１部分および前記第２部分の双方が前記有効画素領域と重なり合う位置に設けられている
電子機器。
１，１Ａ〜１Ｅ，２，２Ａ…固体撮像装置、１Ｋ…外縁、１０…回路基板、１１…支持基板、１２…ロジックチップ、１２１…有効部分、１２２…ダミー部分、１２Ｋ…外縁、１３…基板、１４…回路形成層、１５…ロジック回路、１５１…半導体素子、１５２…配線、１６…絶縁層、１７…支持基板、１８…メモリ回路、１８１…半導体メモリ、１８２…配線、２０…センサ基板、２１…素子形成層、２１Ａ…固体撮像素子、２２…配線層、２３…端子部、２４…カラーフィルタ、２５…オンチップレンズ、３１，３２，３４…酸化膜接合層、３３…コンタクトプラグ、４０…回路基板、４１…支持基板、４２…メモリチップ、１４１…有効部分、１４２…ダミー部分、４３…基板、４４…回路形成層、４６…絶縁層、Ｒ２０…有効画素領域、

Claims (9)

  1. 複数の画素を含み、前記画素ごとに外光を受光して画素信号を生成可能な撮像素子が設けられた有効画素領域を有するセンサ基板と、
    前記画素信号の信号処理を行う信号処理回路を有する第１部分と、面内方向において前記第１部分の位置と異なる位置にある第２部分とが一体化されたチップを含む回路基板と
    の積層構造を含み、
    前記センサ基板と前記回路基板との積層方向において、前記第１部分および前記第２部分の双方が前記有効画素領域と重なり合う位置に設けられている
    撮像装置。
  2. 前記センサ基板と前記回路基板との積層方向において、前記チップの外縁は、前記有効画素領域の外縁と重なり合う位置または前記有効画素領域の外縁よりも外側となる位置にある
    請求項１記載の撮像装置。
  3. 前記撮像素子と前記信号処理回路とを電気的に接続する配線をさらに備えた
    請求項１記載の撮像装置。
  4. 前記配線は、前記センサ基板に設けられて前記センサ基板の表面に露出した第１の配線部分と、前記回路基板に設けられて前記回路基板の表面に露出した第２の配線部分とを有し、
    前記第１の配線部分と前記第２の配線部分とが互いに接合されている
    請求項３記載の撮像装置。
  5. 前記第１部分における前記信号処理回路は、前記画素信号の信号処理に寄与する第１半導体素子を含み、
    前記第２部分は、第２半導体素子を含むダミー回路を有する
    請求項１記載の撮像装置。
  6. 前記回路基板は、一の半導体基板と、前記半導体基板の上に設けられて前記信号処理回路および前記ダミー回路が形成された回路形成層とを有する
    請求項５記載の撮像装置。
  7. 前記積層構造は、前記回路基板から見て前記センサ基板と反対側に積層された第３の基板をさらに含む
    請求項１記載の撮像装置。
  8. 前記信号処理回路は、ロジック回路、メモリ回路、電源回路、画像信号圧縮回路、クロック回路および光通信変換回路のうちの少なくとも１つを含む
    請求項１記載の撮像装置。
  9. 撮像装置を備え、
    前記撮像装置は、
    複数の画素が配列され、外光を受光して画素信号を生成可能な撮像素子が設けられた有効画素領域を有するセンサ基板と、
    前記画素信号の信号処理を行う信号処理回路を有する第１部分と、面内方向において前記第１部分の位置と異なる位置にある第２部分とが一体化された回路基板と
    の積層構造を含み、
    前記センサ基板と前記回路基板との積層方向において、前記第１部分および前記第２部分の双方が前記有効画素領域と重なり合う位置に設けられている
    電子機器。
JP2018051318A 2018-03-19 2018-03-19 撮像装置および電子機器 Pending JP2019165312A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018051318A JP2019165312A (ja) 2018-03-19 2018-03-19 撮像装置および電子機器
US16/979,592 US11670625B2 (en) 2018-03-19 2019-01-30 Imaging unit having a stacked structure and electronic apparatus including the imaging unit
PCT/JP2019/003160 WO2019181222A1 (ja) 2018-03-19 2019-01-30 撮像装置および電子機器
CN201980018859.6A CN111886855B (zh) 2018-03-19 2019-01-30 摄像装置和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018051318A JP2019165312A (ja) 2018-03-19 2018-03-19 撮像装置および電子機器

Publications (1)

Publication Number Publication Date
JP2019165312A true JP2019165312A (ja) 2019-09-26

Family

ID=67987607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018051318A Pending JP2019165312A (ja) 2018-03-19 2018-03-19 撮像装置および電子機器

Country Status (4)

Country Link
US (1) US11670625B2 (ja)
JP (1) JP2019165312A (ja)
CN (1) CN111886855B (ja)
WO (1) WO2019181222A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7418086B2 (ja) 2019-11-29 2024-01-19 キヤノン株式会社 半導体装置、表示装置、表示撮像装置、及び光電変換装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021106192A (ja) * 2019-12-26 2021-07-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び固体撮像装置の製造方法、並びに電子機器
JP2022174486A (ja) * 2021-05-11 2022-11-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3882738B2 (ja) * 2002-10-24 2007-02-21 ソニー株式会社 複合チップモジュール及びその製造方法、並びに複合チップユニット及びその製造方法
JP3800335B2 (ja) * 2003-04-16 2006-07-26 セイコーエプソン株式会社 光デバイス、光モジュール、半導体装置及び電子機器
JP2009213012A (ja) * 2008-03-06 2009-09-17 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5332572B2 (ja) 2008-12-08 2013-11-06 ソニー株式会社 固体撮像装置、及び電子機器
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP5577965B2 (ja) * 2010-09-02 2014-08-27 ソニー株式会社 半導体装置、および、その製造方法、電子機器
JP2013090127A (ja) 2011-10-18 2013-05-13 Olympus Corp 固体撮像装置および撮像装置
JP5887993B2 (ja) * 2012-02-27 2016-03-16 株式会社ニコン 固体撮像装置の製造方法
TWI595637B (zh) * 2012-09-28 2017-08-11 Sony Corp 半導體裝置及電子機器
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
KR102173470B1 (ko) * 2014-01-29 2020-11-03 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US9299736B2 (en) * 2014-03-28 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
TWI648986B (zh) 2014-04-15 2019-01-21 日商新力股份有限公司 攝像元件、電子機器
JP6245474B2 (ja) 2014-04-21 2017-12-13 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、並びに、電子機器
US9613994B2 (en) * 2014-07-16 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitance device in a stacked scheme and methods of forming the same
US9581696B2 (en) * 2014-12-22 2017-02-28 Google Inc. Image sensor and light source driver integrated in a same semiconductor package
JP2017076872A (ja) * 2015-10-14 2017-04-20 キヤノン株式会社 撮像素子
JP6265962B2 (ja) * 2015-11-27 2018-01-24 キヤノン株式会社 撮像素子及び撮像装置
KR102246424B1 (ko) 2016-05-31 2021-04-30 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기
JP6661506B2 (ja) * 2016-09-23 2020-03-11 サムスン エレクトロニクス カンパニー リミテッド 固体撮像装置
KR102605618B1 (ko) * 2016-11-14 2023-11-23 삼성전자주식회사 이미지 센서 패키지
KR102619666B1 (ko) * 2016-11-23 2023-12-29 삼성전자주식회사 이미지 센서 패키지
JP6779825B2 (ja) * 2017-03-30 2020-11-04 キヤノン株式会社 半導体装置および機器
KR102545846B1 (ko) * 2017-04-04 2023-06-21 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치, 및 전자 기기
KR102275684B1 (ko) * 2017-04-18 2021-07-13 삼성전자주식회사 반도체 패키지
KR102380823B1 (ko) * 2017-08-16 2022-04-01 삼성전자주식회사 발열체를 포함하는 칩 구조체
US11756943B2 (en) * 2017-12-29 2023-09-12 Intel Corporation Microelectronic assemblies
US10748879B2 (en) * 2018-02-28 2020-08-18 Sharp Kabushiki Kaisha Image display device and display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7418086B2 (ja) 2019-11-29 2024-01-19 キヤノン株式会社 半導体装置、表示装置、表示撮像装置、及び光電変換装置

Also Published As

Publication number Publication date
CN111886855B (zh) 2023-11-14
WO2019181222A1 (ja) 2019-09-26
US11670625B2 (en) 2023-06-06
CN111886855A (zh) 2020-11-03
US20210005658A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
WO2019181222A1 (ja) 撮像装置および電子機器
US20230107566A1 (en) Imaging unit, method for manufacturing the same, and electronic apparatus
JP2018117027A (ja) 固体撮像素子、電子装置、および、固体撮像素子の製造方法
WO2022044553A1 (ja) 半導体装置、および、半導体装置の製造方法
WO2020045142A1 (ja) 撮像装置および電子機器
WO2021117448A1 (ja) 固体撮像装置および電子機器
WO2022153671A1 (ja) 半導体パッケージ、電子装置、および、半導体パッケージの製造方法
WO2019176454A1 (ja) 半導体装置、撮像装置、および電子機器
WO2018139188A1 (ja) 半導体装置および製造方法、固体撮像素子、並びに電子機器
WO2021014731A1 (ja) 半導体パッケージ
EP3971947A1 (en) Semiconductor package, semiconductor package manufacturing method, and electronic device
WO2020071103A1 (ja) 半導体装置およびその製造方法、撮像素子
WO2022196188A1 (ja) 撮像装置、撮像装置の製造方法、および電子機器
WO2023007797A1 (ja) 固体撮像素子、撮像装置、および電子機器
WO2021044703A1 (ja) 半導体パッケージ、電子装置、および、半導体パッケージの製造方法
WO2024038757A1 (ja) 半導体装置および電子機器
WO2023042416A1 (ja) 半導体装置、および、半導体装置の製造方法
WO2022239325A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
WO2020241068A1 (ja) 半導体パッケージ、および、半導体パッケージの製造方法
WO2023145445A1 (ja) 半導体装置およびその製造方法、並びに電子機器
JP2024016742A (ja) 電子デバイス
WO2023058327A1 (ja) 半導体装置
WO2024057709A1 (ja) 半導体パッケージ、および、電子装置
WO2022080124A1 (ja) 撮像装置および撮像装置の製造方法
JP2024038720A (ja) 光検出装置