JP5887993B2

JP5887993B2 - 固体撮像装置の製造方法

Info

Publication number: JP5887993B2
Application number: JP2012039728A
Authority: JP
Inventors: 石田　知久; 知久石田; 一彦末延
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2012-02-27
Filing date: 2012-02-27
Publication date: 2016-03-16
Anticipated expiration: 2032-02-27
Also published as: JP2013175626A

Description

本発明は、放熱手段を設けた固体撮像装置の製造方法に関する。

従来の固体撮像装置において、裏面入射型のＭＯＳ型固体撮像素子をもつ画素チップと、画素チップで生成される画像信号を信号処理する信号処理チップとを、マイクロバンプによって積層構造に接続し、画像処理速度を向上させて全画素または多数の画素を同時に駆動し同時に読み出せるようにしたものが知られている（特許文献１）。

また、裏面入射型ＣＣＤ撮像素子をもつ画素チップと、支持基板に予め形成されたデジタル信号処理回路（ＡＦＥを含む信号処理チップ）とをパッド接続して積層構造にした固体撮像装置が知られている（特許文献２）。このような構成では、バンプ電極やパッド接続により接合するため、基板等に貫通孔が不要となり工数削減により製造コストが低減し、また小型化を図ることができる。

しかしながら、信号処理チップと画素チップとを積層した構造のものは、信号処理チップで発生する熱がマイクロバンプやパッドを通じてその積層方向にある画素チップに伝わり易い。このため、フォトダイオードの接合温度が上昇し、暗電流の増加や白点欠陥となる画素出力とその数が増加して画質が劣化するという問題がある。このため、両チップ同士を接近して混載することが困難であった。

そこで、放熱板の一方面に半導体イメージセンサ・チップ（画素チップ）を、他方の面に画像信号処理チップをそれぞれ接合し、放熱板に設けた貫通電極により半導体イメージセンサ・チップと画像信号チップとを電気的に接続した半導体イメージセンサー・モジュールが知られている（特許文献３）。

特開２００６−４９３６１号公報特開２００８−２１０８４６号公報特開２００６−１２８１９６号公報

しかしながら、特許文献３に記載の発明では、放熱板を挟んでいるものの画像信号処理チップの上に半導体イメージセンサ・チップを積層しているため、画像信号処理チップで生じる熱のうちの一部の熱が半導体イメージセンサ・チップに伝達されるおそれがある。また、多数の貫通電極を放熱板に設けるため、構造が複雑になり、コストが高くつくおそれがある。

本発明は上記事情に鑑みてなされたものであり、放熱効率を向上して半導体イメージセンサ（画素）チップが信号処理（回路）チップの発熱の影響を受けにくくして、高画質の画像が得られるように工夫した固体撮像装置の製造方法をローコストで提供することを目的とする。

本発明に係る固体撮像装置の製造方法は、複数の受光部を有する受光層と、複数の配線を有する第１配線層と、を含む第１基板と、導体パターンを有する第２配線層を含む第２基板と、を、前記第１配線層及び前記第２配線層が向き合うように接合する工程と、前記第１基板をエッチングして前記第２基板の導体パターンを露呈する工程と、前記各受光部の上にカラーフィルタとマイクロレンズとを形成して画素チップを作る工程と、前記受光部を駆動する駆動回路と、前記駆動回路への駆動信号の入力端子とを有する回路チップの前記入力端子を前記導体パターンに接合する工程と、前記マイクロレンズの上にカバーガラスを封止する工程と、前記第２基板をダイシングして中継用基板に分離する工程と、前記中継用基板の下に放熱板を取り付ける工程と、を含む。
また、前記回路チップは、前記駆動回路と、前記受光部から画像信号を読み出す読出し回路とを含む。
また、前記回路チップは、前記駆動回路と、前記受光部から読み出した画像信号を信号処理する画像信号処理回路とを含み、前記画像信号処理回路により画像処理された信号を出力する出力端子が設けられている前記回路チップの前記出力端子を前記導体パターンに接合する。

また、本発明に係る固体撮像装置の製造方法は、複数の受光部を有する受光層と、複数の配線を有する第１配線層と、を含む第１基板と、前記第１基板とは異なる第２基板と、を、前記第１配線層が前記第２基板に向き合うように接合する工程と、前記第１基板をエッチングする工程と、前記各受光部の上にカラーフィルタ層と導波路を構成する集光ガイド層とを形成して画素チップ層を作る工程と、前記カラーフィルタの上にカバーガラスとなるガラス基板を接合する工程と、前記第２基板を前記第１基板から剥離する工程と、前記画素チップ層を前記ガラス基板と一緒にダイシングすることでカバーガラス付きの画素チップに個別化する工程と、前記個別化した画素チップを、導体パターンを有する第２配線層を含む第３基板に実装して前記第１配線層と前記導体パターンとを接合する工程と、前記受光部を駆動する駆動回路と、前記駆動回路への駆動信号の入力端子とを有する回路チップの前記入力端子を前記導体パターンに接合する工程と、前記第３基板をダイシングして中継用基板に個別化する工程と、前記中継用基板に放熱板を取り付ける工程と、を含む。
また、前記回路チップは、前記駆動回路と、前記受光部から画像信号を読み出す読出し回路とを含む。
また、前記回路チップは、前記駆動回路と、前記受光部から読み出した画像信号を信号処理する画像信号処理回路とを含み、前記画像信号処理回路により画像処理された信号を出力する出力端子が設けられている前記回路チップの前記出力端子を前記導体パターンに接合する。

さらに、本発明に係る固体撮像装置の製造方法は、複数の受光部を有する受光層と、配線を有する第１配線層と、を含む第１基板と、第２基板と、を、前記第１配線層が前記第２基板に向き合うように接合する工程と、前記第１基板をエッチングする工程と、下端が前記配線層に接続され、上端が前記受光層から突出する複数の貫通ビアを前記受光部毎に形成する工程と、各受光部の上にカラーフィルタとマイクロレンズとを形成して画素チップ層を作る工程と、前記画素チップ層を前記第２基板と一緒にダイシングして個別の画素チップを得る工程と、各画素チップをカバーガラスとなるガラス基板に実装することで、前記貫通ビアの上端を前記ガラス基板に形成した導体パターンに接合する工程と、前記受光部を駆動する駆動回路と、前記駆動回路への駆動信号の入力端子とを有する回路チップの前記入力端子を前記導体パターンに接合する工程と、前記ガラス基板をダイシングしてカバーガラスに個別化する工程と、前記回路チップに放熱板を取り付ける工程と、を含む。
また、前記回路チップは、前記駆動回路と、前記受光部から画像信号を読み出す読出し回路とを含む。
また、前記回路チップは、前記駆動回路と、前記受光部から読み出した画像信号を信号処理する画像信号処理回路とを含み、前記画像信号処理回路により画像処理された信号を出力する出力端子が設けられている前記回路チップの前記出力端子を前記導体パターンに接合する。

本発明によれば、片面に設けた導体パターンを介して画素チップと回路チップとを接続する中継用基板を備えているため、画素チップと回路チップとを積層構造ではなく、横にずらして配置することができる。これにより、放熱効率を向上して画素チップが回路チップの発熱の影響を受けにくくなり、よって、高画質の画像を得ることができる。また、放熱板に多数の貫通電極を設ける必要がないため、ローコストで達成することができる。

本発明の第１実施形態である固体撮像装置を示す分解斜視図である。図１で説明した固体撮像素子を示す平面図である。図１で説明した固体撮像素子を示す平面図中央横断面図である。図１で説明した固体撮像素子を示す平面図中央縦断面図である。画素チップから中継用基板を経て回路チップに送出される画像信号の流れを示す説明図である。画素チップ及び回路チップと中継用基板とをバンプ接合する状態を説明する要部断面図である。図１で説明した固体撮像装置を製造する手順を示す説明図である。本発明の第２実施形態の固体撮像装置を示す分解斜視図である。図８で説明した固体撮像素子を示す平面図である。図８で説明した固体撮像素子を示す平面図中央横断面図である。図８で説明した固体撮像素子を示す平面図中央縦断面図である。図８で説明した固体撮像装置を製造する手順を示す説明図である。図８で説明した固体撮像装置に対して回路チップを挟んで一対の放熱板を設けた別の例を示す平面図である。図１３で説明した固体撮像装置を示す平面図中央横断面図である。図１３で説明した固体撮像装置を示す平面図中央横断面図である。本発明の第３実施形態の固体撮像装置を示す分解斜視図である。図１６で説明した固体撮像素子を示す平面図である。図１６で説明した固体撮像素子を示す平面図中央横断面図である。図１６で説明した固体撮像素子を示す平面図中央縦断面図である。図１６で説明した固体撮像装置を製造する手順を示す説明図である。

［第１実施形態］
本発明の固体撮像装置（半導体イメージセンサ）１０は、図１ないし図４に示すように、光透過性保護部材であるカバーガラス１１、画素チップ１２、回路チップ１３，１４、中継用基板（インターポーザ）１５、及び放熱板（放熱部材）１６とで構成されている。
画素チップ１２は、カバーガラス１１に対峙する上面から順にマイクロレンズアレイ１７、カラーフィルタ１８、入射光に応じた画像信号を出力する裏面照射型の受光部を含む受光層１９、及び配線層２０が設けられている。

回路チップ１３，１４は、画素チップ１２の受光部を駆動する駆動回路と、前記受光部から画像信号を読み出す読出し回路と、前記画像信号を信号処理する画像信号処理回路とをそれぞれ含んでおり、駆動回路に駆動信号を入力するための入力端子列と、画像処理された信号を出力する出力端子列とを含む配線層２１，２２が下面に設けられている。

中継用基板１５の上面２３には、画素チップ１２と回路チップ１３，１４とが積層されることなく、横に並べて配置される。画素チップ１２と回路チップ１３，１４とは、中継用基板１５の上面２３の配線層２６に設けた導体パターン２４により電気的に接続される。
中継用基板１５は、剛性を有する不透明な絶縁基板であり、下面２７には、放熱板１６が熱伝導性の高い接着剤により接合されている。放熱板１６は、中継用基板１５を介して回路チップ１３，１４の熱を放熱する。

なお、カバーガラス１１と画素チップ１２及び回路チップ１３，１４の上面との間の空間は、樹脂等の封止材２８により密閉されている。また、放熱板１６の形状としては、板状以外に、表面積が増えるように複数の突起を設けたヒートシンク形状のものを使用してもよい。また、材質としては、銅やアルミ等の熱伝導率の高い材料で作るのが好適である。

上記実施形態では、受光部を構成する画素がマトリックス状に配列されているため画素チップ１２が平面視略正方形に、また、回路チップ１３，１４は、受光部を駆動する駆動回路と受光部から画像信号を１ラインずつ読み出す読出し回路とを含むため、画素チップ１２の一辺を長手辺とする横長矩形状に作られている。なお、画素チップ１２を平面視長方形に作っても良い。また、回路チップ１３，１４の平面視形状は、長手辺が画素チップ１２の一辺と同じ長さでなくてもよい。さらに、平面視横長矩形の形状に限らず、例えば台形であってもよい。

また、上記実施形態では、受光部から画像信号を一列に読み出す処理を迅速にするために、画素チップ１２を挟んだ両側に一対の回路チップ１３，１４を並べて配置しているが、本発明ではこれに限らず、一対の回路チップ１３，１４を、画素チップ１２の隣り合う二辺に沿うようにＬ字状に配置してもよい。また、回路チップ１３，１４は、２個に限らず、１個のチップで構成してもよいし、３個以上のチップで構成してもよい。

画素チップ１２を駆動すると、図５に示すように、画素チップ１２の対向する２辺の下面に設けた画素出力端子列３０，３１から、中継用基板１５の導体パターン２４を中継して回路チップ１３，１４の下面に設けた入力端子列３２，３３に画像信号が送出される。そして、画像信号は、回路チップ１３，１４の内部の信号処理回路で信号処理される。信号処理済みの画像信号は、回路チップ１３，１４の下面に設けた画素出力端子列３４，３５から中継用基板１５の導体パターン２４に設けた画素入力端子３６，３７に送出され、画素入力端子３６，３７から導体パターン２４を介して外部出力端子列３８に送られ、外部出力端子列３８から外部に出力される。

なお、画素チップ１２の受光部を駆動する駆動信号は、前述した画像信号の流れに対して逆の流れになっている。駆動信号を伝達するための端子列は、前述した端子列３０〜３８の近傍にそれぞれ配されているが、図５では図面の煩雑化を防ぐために省略している。

画素チップ１２は、裏面照射型のタイプであり、図６に示すように、シリコン基板に形成した受光層１９の下面に配線層２０を接合し、上面にはマイクロレンズアレイ１７とカラーフィルタ１８とを接合している。画素チップ１２の下面に設けた画素出力端子列３０，３１、及び回路チップ１３，１４の下面に設けた入力端子列３２，３３は、各端子がバンプ電極に形成されており、中継用基板１５の導体パターン２４の各端子にパンプ接合されている。

次に、第１実施形態の固体撮像装置１０の製造方法を簡単に説明する。まず、図７（Ａ）に示すように、画素ウエハ４０の下面に、同じ大きさの多面取り用の中継基板４１を接合する。ここで、画素ウエハ４０、つまり、裏面照射型撮像素子の製造方法を簡単に説明する。画素ウエハ４０は、上面に多数の凹部を掘って受光部を埋め込んだ受光層を有する半導体ウエハ４２と、受光層の上に設けた配線層４３とを積層して作られている。配線層４３は、各受光部との間で電気的接続がなされており、配線層４３には、画素出力端子列３０，３１が形成されている。

この画素ウエハ４０をひっくり返して、図７（Ａ）に示すように、上に半導体ウエハ４２が下に配線層４３が向く姿勢にし、配線層４３の下面を、中継基板４１の上面に形成した導体パターン２４に接合する。これにより、受光部毎に画素出力端子列３０，３１と中継基板４１の導体パターン２４とが接続される。
その後、図７（Ｂ）に示すように、半導体ウエハ４２を上面から受光層の厚みまで研磨やエッチング等により削る。このとき、半導体ウエハ４２が薄くなり面強度が弱くなるが、中継基板４１が補強するので問題はない。なお、同図に二点鎖線４４で示す位置が半導体ウエハ４２の元の厚み位置である。

その後、図７（Ｃ）に示すように、半導体ウエハ４２の上にカラーフィルタ１８、及びマイクロレンズアレイ１７を順に形成して複数の画素チップ１２を形成する。

その後、図７（Ｄ）に示すように、半導体ウエハ４２の上面のうちの画素チップ１２以外の面を、中継基板４１の導体パターン２４が露出するまでエッチングする。これにより、画素チップ１２の下面の配線層２０と、中継基板４１の導体パターン２４とのバンプ接合が形成される。

しかる後に、図７（Ｅ）に示すように、各画素チップ１２の両横に回路チップ１３，１４を接合していく。この接合により、回路チップ１３，１４の下面に入力端子列３２，３３や画素出力端子列３４，３５が導体パターン２４にバンプ接続される。その後、スクリーン印刷やディスペンス等の手法により各画素チップ１２の周囲を封止材２８で囲い、画素チップ１２と回路チップ１３，１４とを覆う平面寸法を有するカバーガラス１１を封止材２８の上に圧着し、熱や紫外線などを作用させて封止材２８を硬化させる。これにより、中継基板４１の上に多数の画素チップ１２が配列される。その後、同図に示す二点鎖線２９の位置でダイシングすることにより中継基板４１が中継用基板１５に分離される。最後に、放熱板１６を中継用基板１５の下面に接合していくことで、第１実施形態の固体撮像装置１０が完成する。

［第２実施形態］
上記実施形態では、マイクロレンズアレイ１７を備えた画素チップ１２を使用しているが、マイクロレンズアレイ１７の代わりに導波路を設けた画素チップを使用してもよい。
この固体撮像装置４５は、図８ないし図１１に示すように、カバーガラス４６、画素チップ４７、回路チップ１３，１４、中継用基板１５、及び放熱板１６とで構成されており、カバーガラス４６を画素チップ４７の上面に直接に接合している。ここで、第１実施形態で説明したと同じ部材には同符号を付与して詳しい説明を省略する。

画素チップ４７は、上から順に、カラーフィルタ層４８、透明膜で構成される導波層（集光ガイド層）４９、受光層５０、及び配線層５１で構成されている。カバーガラス４６は、画素チップ４７の平面視輪郭を覆うサイズになっている。導波層４９には、光の屈折率の違いを利用して各画素に光の道を設けて光信号を導く複数の導波路が形成されている。回路チップ１３，１４は、第１実施形態と同じに、画素チップ４７の両側に並べて配置されている。

第２実施形態の固体撮像装置４５の製造方法を簡単に説明する。まず、図１２（Ａ）に示すように、画素ウエハ４０の下面に支持基板５２を接合する。画素ウエハ４０は、第１実施形態で説明したものと構成が同じものであり、上に半導体ウエハ４２を下に配線層４３を向けた姿勢になっている。支持基板５２は、剛性を有する絶縁基板であり、後工程で剥離することが可能に接合される。

その後、図１２（Ｂ）に示すように、第１実施形態で説明したと同様に、半導体ウエハ４２を上面から受光層の厚みまで研磨やエッチング等により削る。これにより、半導体ウエハ４２が薄くなり面強度が弱くなるが、支持基板５２が補強するので問題はない。なお、同図に二点鎖線５３で示す位置が半導体ウエハ４２の元の厚み位置である。
その後、図１２（Ｃ）に示すように、半導体ウエハ４２の上に、導波路を構成する集光ガイド層５４、及びカラーフィルタ層５５を順に積層して画素チップ４７の連続層を形成する。

画素チップ４７の連続層を形成した後には、図１２（Ｄ）に示すように、カバーガラス４６となる多面取り用のガラス基板５６をカラーフィルタ層５５の上に接合する。その後、図１２（Ｅ）に示すように、支持基板５２を剥離して除去する。この剥離により、ガラス基板５６が支持基板５２の代わりの役割を果たす。

その後、図１２（Ｆ）に示すように、二点鎖線５７で示す位置でダイシングを行ってカバーガラス付きの画素チップ４７を個別に得る。

カバーガラス付きの画素チップ４７は、図１２（Ｇ）に示すように、中継用基板１５になる多面取り用の中継基板５９の上面に接合されていく。中継基板５９の上面には、画素チップ４７を実装する箇所毎に予め決められた導体パターン２４をもつ配線層２６が形成されている。カバーガラス付きの画素チップ４７を接合することにより、画素チップ４７の下面に設けた画素出力端子列３０，３１が導体パターン２４にバンプ接合される。

その後、画素チップ４７の横に回路チップ１３，１４を実装する。この実装は、回路チップ１３，１４の下面に設けた端子列３２〜３５を導体パターン２４にバンプ接合する。

その後、中継基板５９を同図に示す二点鎖線６０の位置でダイシングすることで、画素チップ４７付きの中継用基板１５に個別に分離し、最後に、放熱板１６を中継用基板１５の下面に接合することで第２実施例の固体撮像装置４５が完成する。なお、カバーガラス４６及び画素チップ４７の周囲を封止材で封止してもよい。

ところで、第２実施形態で説明した固体撮像装置４５は、カバーガラス４６が画素チップ４７の平面視輪郭のみを覆うサイズになっているため、回路チップ１３，１４の上方が空いている。そこで、図１３ないし図１５に示す固体撮像装置６１では、第２の放熱板（第２放熱部材）６２を回路チップ１３，１４の上面に接合した構成としてもよい。この場合には、カバーガラス４６を露呈する開口６３を第２の放熱板６２に設けておけばよい。また、第１及び第２の放熱板１６，６２をビスやボルト等の締結手段６４で共締めすることで、第２の放熱板６２の取り付け強度を高めることができる。さらに、第１及び第２の放熱板１６，６２の間には、互いの間隔を保つ間隔保持部材６５が配するのが望ましい。なお、締結手段６４や間隔保持部材６５として、熱伝導率の高い特性を有する材料のものを使用することで、さらに放熱効果を高めることができる。

［第３実施形態］
上記各実施形態では、画素チップを保護するカバーガラス１１，４６と、画素チップと回路チップとの電気的な接続を中継する中継用基板１５とを別々に用いているが、第３実施形態で説明する固体撮像装置６７では、中継用基板１５を省略し、画素チップと回路チップとの接続を中継する役割をカバーガラスで兼用する。

固体撮像装置６７は、図１６ないし図１９に示すように、上方から順に、透明な絶縁基板であるカバーガラス６８、画素チップ６９、回路チップ１３，１４、及び放熱板７０とで構成されている。カバーガラス６８の下面には、受光エリア７７外に導体パターン７１を有する導体パターン層８５が形成されている。この実施形態では、カバーガラス６８が本発明の中継用基板を構成する。

画素チップ６９は、上方から順にマイクロレンズアレイ７２、カラーフィルタ層７３、受光層７４、配線層７５、及び支持基板７６で構成されている。支持基板７６は、絶縁性、及び剛性を有し、マイクロレンズアレイ７２、カラーフィルタ層７３、受光層７４、及び配線層７５を支持する。カラーフィルタ層７３、及び受光層７４には、受光エリア７７の周囲に、配線層７５の各端子を上方に配されるカバーガラス６８の導体パターン７１に接続するための貫通ビア７８が複数形成されている。貫通ビア７８としては、ＴＳＶ（ＴｈｒｏｕｇｈＳｉｌｉｃｏｎＶｉａ）が望ましい。ＴＳＶは、カラーフィルタ層７３、及び受光層７４を穿通する垂直ビアをエッチングし、例えば銅等の導電材料（ビアメタル）で垂直ビアを充填することで形成される。

貫通ビア７８の先端は、カラーフィルタ層７３から上方に突出している。勿論、マイクロレンズアレイ７２は、貫通ビア７８の突出する領域以外に形成されている。画素チップ６９は、貫通ビア７８の先端をカバーガラス６８の導体パターン７１にバンプ接合することで、カバーガラス６８に保持される。

回路チップ１３，１４は、端子列をカバーガラス６８の導体パターン７１にバンプ接続することで、端子列を形成した配線層２１，２２が上に向く姿勢でカバーガラス６８に保持される。放熱板７０は、中央に一段凹んだ凹部７９が設けられ、凹部７９を挟んだ両側の面が回路チップ１３，１４に接合されている。そして、凹部７９には、画素チップ６９が支持基板７６から入り込む。

なお、凹部７９としては、底面が支持基板７６の下面に接触する深さに形成するのが望ましい。また、図１８及び図１９に示すように、画素チップ６９とカバーガラス６８との間の空間を封止材８０により密閉するのが好適である。

次に、第３実施形態の製造方法を説明する。まず、図２０（Ａ）に示すように、画素ウエハ４０の下面に、同じサイズの多面取り用の支持基板８２を接合する。画素ウエハ４０は、第１実施形態で説明したものと同じ構成のものであり、上に半導体ウエハ４２を、下に配線層４３を向けた姿勢になっている。絶縁基板である支持基板８２は、画素チップ６９の最下層の支持基板７６になる。

その後、図２０（Ｂ）に示すように、第１実施形態で説明したと同様に、半導体ウエハ４２を上面から受光層の厚みまで研磨やエッチング等により削る。ここで、半導体ウエハ４２が薄くなり面強度が弱くなるのを支持基板８２が補強する。なお、同図に二点鎖線で示す位置が半導体ウエハ４２の元の厚み位置である。

図２０（Ｃ）に示すように、半導体ウエハ４２の上面のうちの受光エリア以外の領域の一部をエッチングし、エッチングした垂直ビアに第１のビアメタルを充填して貫通ビア７８を形成する。貫通ビア７８は、半導体ウエハ４２を貫通して下方が配線層４３の端子に接続される。ここで、半導体ウエハ４２の上面のうちの貫通ビア７８以外の領域にレジスト層を設けて、貫通ビア７８の上に第２のビアメタルを充填して貫通ビア７８を伸長させる。その後、レジスト層を除去することで、貫通ビア７８の先端を半導体ウエハ４２の上面よりも突出させる。

なお、突出させる方法としては、貫通ビア７８を二回に分けて作ることなく、１回で作るようにしてもよい。この場合には、最初に半導体ウエハ４２の上面にレジスト層を設け、レジスト層をエッチングして垂直ビアを配線層４３まで設け、垂直ビアにビアメタルを充填することで、半導体ウエハ４２から上方の突出位置まで伸びた貫通ビア７８を作り、レジスト層を除去して、貫通ビア７８の先端を半導体ウエハ４２の上面から突出させる。

その後、図２０（Ｄ）に示すように、半導体ウエハ４２の上面にカラーフィルタ層７３、及びマイクロレンズアレイ７２を順に設けて複数の画素チップ６９を形成する。なお、貫通ビア７８を形成する前に、カラーフィルタ層７３、及びマイクロレンズアレイ７２を設けてもよい。その後、図２０（Ｅ）に示す二点鎖線８３の位置でダイシングすることで、画素チップ６９を個別に得る。

しかる後に、図２０（Ｆ）に示すように、個別に得た画素チップ６９を多面取り用のガラス基板８４に接合される。ガラス基板８４には、導体パターン層８５のうちの予め画素チップ６９を実装する範囲毎に導体パターン７１が形成されている。各導体パターン７１には、画素チップ６９の貫通ビア７８の突出した先端がバンプ接合される。その後、回路チップ１３，１４が端子列を有する配線層２１，２を上に向けた姿勢で画素チップ６９の両横に配され、回路チップ１３，１４の端子列が導体パターン７１にバンプ接合される。

この実施形態では、画素チップ６９、及び回路チップ１３，１４をバンプ接合する時に、透明なガラス基板８４を通して導体パターン７１と端子列との接合状態を目視することができるので、位置合わせ精度が向上し、さらには接合状態等の検査も簡便に行える。

しかる後に、二点鎖線８７で示す位置でガラス基板８４をダイシングすることで、カバーガラス６８として個別に分離する。そして、分離したものに放熱板７０を接合することで、第３実施形態の固体撮像装置６７が完成する。

本発明の固体撮像装置は、ＣＭＯＳやＣＣＤ等の裏面照射型の固体撮像素子を用いることができる。

１０，４５，６７固体撮像装置
１１，４６，６８カバーガラス
１２，４７，６９画素チップ
１３，１４回路チップ
１５中継用基板
１６，７０放熱板

Claims

複数の受光部を有する受光層と、複数の配線を有する第１配線層と、を含む第１基板と、導体パターンを有する第２配線層を含む第２基板と、を、前記第１配線層及び前記第２配線層が向き合うように接合する工程と、
前記第１基板をエッチングして前記第２基板の導体パターンを露呈する工程と、
前記各受光部の上にカラーフィルタとマイクロレンズとを形成して画素チップを作る工程と、
前記受光部を駆動する駆動回路と、前記駆動回路への駆動信号の入力端子とを有する回路チップの前記入力端子を前記導体パターンに接合する工程と、
前記マイクロレンズの上にカバーガラスを封止する工程と、
前記第２基板をダイシングして中継用基板に分離する工程と、
前記中継用基板の下に放熱板を取り付ける工程と、
を含む固体撮像装置の製造方法。
請求項１に記載の固体撮像装置の製造方法であって、
前記回路チップは、前記駆動回路と、前記受光部から画像信号を読み出す読出し回路とを含む固体撮像装置の製造方法。
請求項１又は請求項２に記載の固体撮像装置の製造方法であって、
前記回路チップは、前記駆動回路と、前記受光部から読み出した画像信号を信号処理する画像信号処理回路とを含み、前記画像信号処理回路により画像処理された信号を出力する出力端子が設けられている前記回路チップの前記出力端子を前記導体パターンに接合する固体撮像装置の製造方法。
複数の受光部を有する受光層と、複数の配線を有する第１配線層と、を含む第１基板と、前記第１基板とは異なる第２基板と、を、前記第１配線層が前記第２基板に向き合うように接合する工程と、
前記第１基板をエッチングする工程と、
前記各受光部の上にカラーフィルタ層と導波路を構成する集光ガイド層とを形成して画素チップ層を作る工程と、
前記カラーフィルタの上にカバーガラスとなるガラス基板を接合する工程と、
前記第２基板を前記第１基板から剥離する工程と、
前記画素チップ層を前記ガラス基板と一緒にダイシングすることでカバーガラス付きの画素チップに個別化する工程と、
前記個別化した画素チップを、導体パターンを有する第２配線層を含む第３基板に実装して前記第１配線層と前記導体パターンとを接合する工程と、
前記受光部を駆動する駆動回路と、前記駆動回路への駆動信号の入力端子とを有する回路チップの前記入力端子を前記導体パターンに接合する工程と、
前記第３基板をダイシングして中継用基板に個別化する工程と、
前記中継用基板に放熱板を取り付ける工程と、
を含む固体撮像装置の製造方法。
請求項４に記載の固体撮像装置の製造方法であって、
前記回路チップは、前記駆動回路と、前記受光部から画像信号を読み出す読出し回路とを含む固体撮像装置の製造方法。
請求項４又は請求項５に記載の固体撮像装置の製造方法であって、
前記回路チップは、前記駆動回路と、前記受光部から読み出した画像信号を信号処理する画像信号処理回路とを含み、前記画像信号処理回路により画像処理された信号を出力する出力端子が設けられている前記回路チップの前記出力端子を前記導体パターンに接合する固体撮像装置の製造方法。
複数の受光部を有する受光層と、配線を有する第１配線層と、を含む第１基板と、第２基板と、を、前記第１配線層が前記第２基板に向き合うように接合する工程と、
前記第１基板をエッチングする工程と、
下端が前記配線層に接続され、上端が前記受光層から突出する複数の貫通ビアを前記受光部毎に形成する工程と、
各受光部の上にカラーフィルタとマイクロレンズとを形成して画素チップ層を作る工程と、
前記画素チップ層を前記第２基板と一緒にダイシングして個別の画素チップを得る工程と、
各画素チップをカバーガラスとなるガラス基板に実装することで、前記貫通ビアの上端を前記ガラス基板に形成した導体パターンに接合する工程と、
前記受光部を駆動する駆動回路と、前記駆動回路への駆動信号の入力端子とを有する回路チップの前記入力端子を前記導体パターンに接合する工程と、
前記ガラス基板をダイシングしてカバーガラスに個別化する工程と、
前記回路チップに放熱板を取り付ける工程と、
を含む固体撮像装置の製造方法。
請求項７に記載の固体撮像装置の製造方法であって、
前記回路チップは、前記駆動回路と、前記受光部から画像信号を読み出す読出し回路とを含む固体撮像装置の製造方法。
請求項７又は請求項８に記載の固体撮像装置の製造方法であって、
前記回路チップは、前記駆動回路と、前記受光部から読み出した画像信号を信号処理する画像信号処理回路とを含み、前記画像信号処理回路により画像処理された信号を出力する出力端子が設けられている前記回路チップの前記出力端子を前記導体パターンに接合する固体撮像装置の製造方法。