JP2013175626A - 固体撮像装置及びその製造方法 - Google Patents

固体撮像装置及びその製造方法 Download PDF

Info

Publication number
JP2013175626A
JP2013175626A JP2012039728A JP2012039728A JP2013175626A JP 2013175626 A JP2013175626 A JP 2013175626A JP 2012039728 A JP2012039728 A JP 2012039728A JP 2012039728 A JP2012039728 A JP 2012039728A JP 2013175626 A JP2013175626 A JP 2013175626A
Authority
JP
Japan
Prior art keywords
chip
circuit
pixel
light receiving
image signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012039728A
Other languages
English (en)
Other versions
JP5887993B2 (ja
Inventor
Tomohisa Ishida
知久 石田
Kazuhiko Suenobe
一彦 末延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2012039728A priority Critical patent/JP5887993B2/ja
Publication of JP2013175626A publication Critical patent/JP2013175626A/ja
Application granted granted Critical
Publication of JP5887993B2 publication Critical patent/JP5887993B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

【課題】画素チップが回路チップの発熱の影響を受けにくくする。
【解決手段】画素チップ12は、入射光に応じた画像信号を出力する裏面入射型の受光部を含む画素が配列され、画素出力端子が下面に設けられている。回路チップ13,14は、受光部を駆動する駆動回路と受光部から画像信号を読み出す読出し回路と画像信号を信号処理する画像信号処理回路とを含み、駆動回路への駆動信号の入力端子と画像処理された信号を出力する出力端子とが下面に設けられている。中継用基板15は、上面に導体パターン24が形成され、導体パターン24を介して画素チップ12と回路チップ13,14との電気的な接続を中継する。放熱板16は、中継用基板15の裏面に接合される。
【選択図】図1

Description

本発明は、放熱手段を設けた固体撮像装置とその製造方法に関する。
従来の固体撮像装置において、裏面入射型のMOS型固体撮像素子をもつ画素チップと、画素チップで生成される画像信号を信号処理する信号処理チップとを、マイクロバンプによって積層構造に接続し、画像処理速度を向上させて全画素または多数の画素を同時に駆動し同時に読み出せるようにしたものが知られている(特許文献1)。
また、裏面入射型CCD撮像素子をもつ画素チップと、支持基板に予め形成されたデジタル信号処理回路(AFEを含む信号処理チップ)とをパッド接続して積層構造にした固体撮像装置が知られている(特許文献2)。このような構成では、バンプ電極やパッド接続により接合するため、基板等に貫通孔が不要となり工数削減により製造コストが低減し、また小型化を図ることができる。
しかしながら、信号処理チップと画素チップとを積層した構造のものは、信号処理チップで発生する熱がマイクロバンプやパッドを通じてその積層方向にある画素チップに伝わり易い。このため、フォトダイオードの接合温度が上昇し、暗電流の増加や白点欠陥となる画素出力とその数が増加して画質が劣化するという問題がある。このため、両チップ同士を接近して混載することが困難であった。
そこで、放熱板の一方面に半導体イメージセンサ・チップ(画素チップ)を、他方の面に画像信号処理チップをそれぞれ接合し、放熱板に設けた貫通電極により半導体イメージセンサ・チップと画像信号チップとを電気的に接続した半導体イメージセンサー・モジュールが知られている(特許文献3)。
特開2006−49361号公報 特開2008−210846号公報 特開2006−128196号公報
しかしながら、特許文献3に記載の発明では、放熱板を挟んでいるものの画像信号処理チップの上に半導体イメージセンサ・チップを積層しているため、画像信号処理チップで生じる熱のうちの一部の熱が半導体イメージセンサ・チップに伝達されるおそれがある。また、多数の貫通電極を放熱板に設けるため、構造が複雑になり、コストが高くつくおそれがある。
本発明は上記事情に鑑みてなされたものであり、放熱効率を向上して半導体イメージセンサ(画素)チップが信号処理(回路)チップの発熱の影響を受けにくくして、高画質の画像が得られるように工夫した固体撮像装置とその製造方法をローコストで提供することを目的とする。
上記課題を解決するために、本発明の固体撮像装置では、入射光に応じた画像信号を出力する裏面入射型の受光部を含む画素が配列されその周囲に画素出力端子が設けられている画素チップと、前記受光部を駆動する駆動回路と前記受光部から画像信号を読み出す読出し回路と前記画像信号を信号処理する画像信号処理回路とを含み前記駆動回路への駆動信号の入力端子と画像処理された信号を出力する出力端子とが一方の面に設けられている回路チップと、一方の面に導体パターンが形成され前記導体パターンを介して前記画素チップと前記回路チップとの電気的な接続を中継する中継用基板と、前記中継用基板の他方の面又は前記回路チップの他方の面に接合されている放熱部材と、を備えたものである。
放熱部材としては、中継用基板の他方の面に接合してもよい。この場合には、前記回路チップの他方の面に接合される別の放熱部材を設け、一対の放熱部材で回路チップと中継用基板とを挟んで放熱してもよい。また、放熱部材を回路チップの他方面に接合してもよい。この場合、画素チップの画素を覆うカバーガラスを中継用基板の代わりに用いる。さらに、画素チップ及び回路チップの端子をバンプ電極に形成し、中継用基板の導体パターンにバンプ接合にしてもよい。
また、他の発明の固体撮像装置としては、入射光に応じた画像信号を出力する裏面入射型の受光部を含む画素が配列されその画素が配列された一方の面とは逆の面の周囲に画素出力端子が設けられている画素チップと、前記受光部を駆動する駆動回路と前記受光部から画像信号を読み出す読出し回路と前記画像信号を信号処理する画像信号処理回路とを含み前記駆動回路への駆動信号の入力端子と画像処理された信号を出力する出力端子とが一方の面に設けられている回路チップと、少なくとも前記画素チップの一方の面を覆うカバーガラスと、一方の面に導体パターンが形成され前記導体パターンを介して前記画素チップと前記回路チップとを電気的に接続している中継用基板と、前記中継用基板の他方の面に接合されている放熱部材と、を備えたものである。
この場合、カバーガラスは、前記画素チップの一方の面に設けたカラーフィルタに接合されており、カバーガラスを除いて回路チップの他方の面に接合される別の放熱部材を設け、前記一対の放熱部材で画素チップと中継用基板とを挟んで放熱してもよい。
さらに、別の発明の固体撮像装置としては、入射光に応じた画像信号を出力する裏面入射型の受光部を含む画素が配列されその画素が配列された一方の面の周囲に画素出力端子が設けられている画素チップと、前記受光部を駆動する駆動回路と前記受光部から画像信号を読み出す読出し回路と前記画像信号を信号処理する画像信号処理回路とを含み前記駆動回路への駆動信号の入力端子と画像処理された信号を出力する出力端子とが一方の面に設けられている回路チップと、一方の面に導体パターンが形成され前記導体パターンを介して前記画素チップと前記回路チップとを電気的に接続するとともに前記画素チップの一方の面を覆うガラス基板と、前記回路チップの他方の面に接合されている放熱部材と、を備えたものである。
この場合、放熱部材を画素チップの他方の面に接合しもよい。また、画素チップを、一方の面から順にマイクロレンズアレイ、カラーフィルタ、受光層、配線層、及び支持基板で構成し、配線層とガラス基板の導体パターンとを電気的に接続する貫通ビアを設けるのが好適である。
本発明の固体撮像装置の製造方法としては、多面取り用のシリコン基板の上に複数の受光部を有する受光層を形成し前記受光層の上に配線層を形成した裏面照射型の半導体ウエハを配線層が下向きになるように裏返して上面に導体パターンをもつ配線層を形成した多面取り用の中継基板に配線層同士を合わせるように接合する工程と、前記受光層の厚さまで前記半導体ウエハをエッチングして前記中継基板の導体パターンを露呈する工程と、前記各受光部の上にカラーフィルタとマイクロレンズアレイとを形成して画素チップを作る工程と、前記受光部を駆動する駆動回路と前記受光部から画像信号を読み出す読出し回路と前記画像信号を信号処理する画像信号処理回路とを含み前記駆動回路への駆動信号の入力端子と画像処理された信号を出力する出力端子とが裏面に設けられている回路チップを前記画素チップの横に実装して前記回路チップの前記端子を前記中継基板の導体パターンに接合する工程と、前記マイクロレンズの上にカバーガラスを封止する工程と、前記中継基板をダイシングして中継用基板に分離する工程と、前記中継用基板の下に放熱板を取り付ける工程と、を含むものである。
また、他の発明の製造方法としては、前記裏面照射型の半導体ウエハを配線層が下向きになるように裏返し裏返した半導体ウエハを支持基板に後工程で剥離可能に接合する工程と、受光層の厚さまで半導体ウエハをエッチングする工程と、各受光部の上にカラーフィルタ層と導波路を構成する集光ガイド層とを形成して画素チップ層を作る工程と、カラーフィルタの上にカバーガラスとなるガラス基板を接合する工程と、支持基板を剥離する工程と、前記画素チップ層を前記ガラス基板と一緒にダイシングすることでカバーガラス付きの画素チップに個別化する工程と、前記個別化した画素チップを上面に導体パターンをもつ配線層を形成した多面取り用の中継基板に実装して前記画素チップの前記配線層と前記中継基板の導体パターンとを接合する工程と、前記受光部を駆動する駆動回路と前記受光部から画像信号を読み出す読出し回路と前記画像信号を信号処理する画像信号処理回路とを含み前記駆動回路への駆動信号の入力端子と画像処理された信号を出力する出力端子とが裏面に設けられている回路チップを前記画素チップの横に実装して前記回路チップの前記端子を前記中継基板の導体パターンに接合する工程と、前記中継基板をダイシングして中継用基板に個別化する工程と、前記中継用基板の下に放熱板を取り付ける工程と、を含むものである。
さらに、別の発明の製造方法としては、多面取り用のシリコン基板の上に複数の受光部を有する受光層を形成し前記受光層の上に配線層を形成した裏面照射型の半導体ウエハを配線層が下向きになるように裏返して支持基板に接合する工程と、前記受光層の厚さまで前記半導体ウエハをエッチングする工程と、下端が前記配線層に接続され上端が前記受光層から突出する複数の貫通ビアを前記受光部毎に形成する工程と、各受光部の上にカラーフィルタとマイクロレンズアレイとを形成して画素チップ層を作る工程と、前記画素チップ層を支持基板と一緒にダイシングして個別の画素チップを得る工程と、各画素チップをカバーガラスとなる多面取り用のガラス基板に実装することで前記貫通ビアの上端を前記ガラス基板の裏面に形成した導体パターンに接合する工程と、前記受光部を駆動する駆動回路と前記受光部から画像信号を読み出す読出し回路と前記画像信号を信号処理する画像信号処理回路とを含み前記駆動回路への駆動信号の入力端子と画像処理された信号を出力する出力端子とが裏面に設けられている回路チップを前記画素チップの横に実装して前記回路チップの前記端子を前記ガラス基板の導体パターンに接合する工程と、前記ガラス基板をダイシングしてカバーガラスに個別化する工程と、前記回路チップの下に放熱板を取り付ける工程と、を含むものである。
本発明によれば、片面に設けた導体パターンを介して画素チップと回路チップとを接続する中継用基板を備えているため、画素チップと回路チップとを積層構造ではなく、横にずらして配置することができる。これにより、放熱効率を向上して画素チップが回路チップの発熱の影響を受けにくくなり、よって、高画質の画像を得ることができる。また、放熱板に多数の貫通電極を設ける必要がないため、ローコストで達成することができる。
本発明の第1実施形態である固体撮像装置を示す分解斜視図である。 図1で説明した固体撮像素子を示す平面図である。 図1で説明した固体撮像素子を示す平面図中央横断面図である。 図1で説明した固体撮像素子を示す平面図中央縦断面図である。 画素チップから中継用基板を経て回路チップに送出される画像信号の流れを示す説明図である。 画素チップ及び回路チップと中継用基板とをバンプ接合する状態を説明する要部断面図である。 図1で説明した固体撮像装置を製造する手順を示す説明図である。 本発明の第2実施形態の固体撮像装置を示す分解斜視図である。 図8で説明した固体撮像素子を示す平面図である。 図8で説明した固体撮像素子を示す平面図中央横断面図である。 図8で説明した固体撮像素子を示す平面図中央縦断面図である。 図8で説明した固体撮像装置を製造する手順を示す説明図である。 図8で説明した固体撮像装置に対して回路チップを挟んで一対の放熱板を設けた別の例を示す平面図である。 図13で説明した固体撮像装置を示す平面図中央横断面図である。 図13で説明した固体撮像装置を示す平面図中央横断面図である。 本発明の第3実施形態の固体撮像装置を示す分解斜視図である。 図16で説明した固体撮像素子を示す平面図である。 図16で説明した固体撮像素子を示す平面図中央横断面図である。 図16で説明した固体撮像素子を示す平面図中央縦断面図である。 図16で説明した固体撮像装置を製造する手順を示す説明図である。
[第1実施形態]
本発明の固体撮像装置(半導体イメージセンサ)10は、図1ないし図4に示すように、光透過性保護部材であるカバーガラス11、画素チップ12、回路チップ13,14、中継用基板(インターポーザ)15、及び放熱板(放熱部材)16とで構成されている。
画素チップ12は、カバーガラス11に対峙する上面から順にマイクロレンズアレイ17、カラーフィルタ18、入射光に応じた画像信号を出力する裏面照射型の受光部を含む受光層19、及び配線層20が設けられている。
回路チップ13,14は、画素チップ12の受光部を駆動する駆動回路と、前記受光部から画像信号を読み出す読出し回路と、前記画像信号を信号処理する画像信号処理回路とをそれぞれ含んでおり、駆動回路に駆動信号を入力するための入力端子列と、画像処理された信号を出力する出力端子列とを含む配線層21,22が下面に設けられている。
中継用基板15の上面23には、画素チップ12と回路チップ13,14とが積層されることなく、横に並べて配置される。画素チップ12と回路チップ13,14とは、中継用基板15の上面23の配線層26に設けた導体パターン24により電気的に接続される。
中継用基板15は、剛性を有する不透明な絶縁基板であり、下面27には、放熱板16が熱伝導性の高い接着剤により接合されている。放熱板16は、中継用基板15を介して回路チップ13,14の熱を放熱する。
なお、カバーガラス11と画素チップ12及び回路チップ13,14の上面との間の空間は、樹脂等の封止材28により密閉されている。また、放熱板16の形状としては、板状以外に、表面積が増えるように複数の突起を設けたヒートシンク形状のものを使用してもよい。また、材質としては、銅やアルミ等の熱伝導率の高い材料で作るのが好適である。
上記実施形態では、受光部を構成する画素がマトリックス状に配列されているため画素チップ12が平面視略正方形に、また、回路チップ13,14は、受光部を駆動する駆動回路と受光部から画像信号を1ラインずつ読み出す読出し回路とを含むため、画素チップ12の一辺を長手辺とする横長矩形状に作られている。なお、画素チップ12を平面視長方形に作っても良い。また、回路チップ13,14の平面視形状は、長手辺が画素チップ12の一辺と同じ長さでなくてもよい。さらに、平面視横長矩形の形状に限らず、例えば台形であってもよい。
また、上記実施形態では、受光部から画像信号を一列に読み出す処理を迅速にするために、画素チップ12を挟んだ両側に一対の回路チップ13,14を並べて配置しているが、本発明ではこれに限らず、一対の回路チップ13,14を、画素チップ12の隣り合う二辺に沿うようにL字状に配置してもよい。また、回路チップ13,14は、2個に限らず、1個のチップで構成してもよいし、3個以上のチップで構成してもよい。
画素チップ12を駆動すると、図5に示すように、画素チップ12の対向する2辺の下面に設けた画素出力端子列30,31から、中継用基板15の導体パターン24を中継して回路チップ13,14の下面に設けた入力端子列32,33に画像信号が送出される。そして、画像信号は、回路チップ13,14の内部の信号処理回路で信号処理される。信号処理済みの画像信号は、回路チップ13,14の下面に設けた画素出力端子列34,35から中継用基板15の導体パターン24に設けた画素入力端子36,37に送出され、画素入力端子36,37から導体パターン24を介して外部出力端子列38に送られ、外部出力端子列38から外部に出力される。
なお、画素チップ12の受光部を駆動する駆動信号は、前述した画像信号の流れに対して逆の流れになっている。駆動信号を伝達するための端子列は、前述した端子列30〜38の近傍にそれぞれ配されているが、図5では図面の煩雑化を防ぐために省略している。
画素チップ12は、裏面照射型のタイプであり、図6に示すように、シリコン基板に形成した受光層19の下面に配線層20を接合し、上面にはマイクロレンズアレイ17とカラーフィルタ18とを接合している。画素チップ12の下面に設けた画素出力端子列30,31、及び回路チップ13,14の下面に設けた入力端子列32,33は、各端子がバンプ電極に形成されており、中継用基板15の導体パターン24の各端子にパンプ接合されている。
次に、第1実施形態の固体撮像装置10の製造方法を簡単に説明する。まず、図7(A)に示すように、画素ウエハ40の下面に、同じ大きさの多面取り用の中継基板41を接合する。ここで、画素ウエハ40、つまり、裏面照射型撮像素子の製造方法を簡単に説明する。画素ウエハ40は、上面に多数の凹部を掘って受光部を埋め込んだ受光層を有する半導体ウエハ42と、受光層の上に設けた配線層43とを積層して作られている。配線層43は、各受光部との間で電気的接続がなされており、配線層43には、画素出力端子列30,31が形成されている。
この画素ウエハ40をひっくり返して、図7(A)に示すように、上に半導体ウエハ42が下に配線層43が向く姿勢にし、配線層43の下面を、中継基板41の上面に形成した導体パターン24に接合する。これにより、受光部毎に画素出力端子列30,31と中継基板41の導体パターン24とが接続される。
その後、図7(B)に示すように、半導体ウエハ42を上面から受光層の厚みまで研磨やエッチング等により削る。このとき、半導体ウエハ42が薄くなり面強度が弱くなるが、中継基板41が補強するので問題はない。なお、同図に二点鎖線44で示す位置が半導体ウエハ42の元の厚み位置である。
その後、図7(C)に示すように、半導体ウエハ42の上にカラーフィルタ18、及びマイクロレンズアレイ17を順に形成して複数の画素チップ12を形成する。
その後、図7(D)に示すように、半導体ウエハ42の上面のうちの画素チップ12以外の面を、中継基板41の導体パターン24が露出するまでエッチングする。これにより、画素チップ12の下面の配線層20と、中継基板41の導体パターン24とのバンプ接合が形成される。
しかる後に、図7(E)に示すように、各画素チップ12の両横に回路チップ13,14を接合していく。この接合により、回路チップ13,14の下面に入力端子列32,33や画素出力端子列34,35が導体パターン24にバンプ接続される。その後、スクリーン印刷やディスペンス等の手法により各画素チップ12の周囲を封止材28で囲い、画素チップ12と回路チップ13,14とを覆う平面寸法を有するカバーガラス11を封止材28の上に圧着し、熱や紫外線などを作用させて封止材28を硬化させる。これにより、中継基板41の上に多数の画素チップ12が配列される。その後、同図に示す二点鎖線29の位置でダイシングすることにより中継基板41が中継用基板15に分離される。最後に、放熱板16を中継用基板15の下面に接合していくことで、第1実施形態の固体撮像装置10が完成する。
[第2実施形態]
上記実施形態では、マイクロレンズアレイ17を備えた画素チップ12を使用しているが、マイクロレンズアレイ17の代わりに導波路を設けた画素チップを使用してもよい。
この固体撮像装置45は、図8ないし図11に示すように、カバーガラス46、画素チップ47、回路チップ13,14、中継用基板15、及び放熱板16とで構成されており、カバーガラス46を画素チップ47の上面に直接に接合している。ここで、第1実施形態で説明したと同じ部材には同符号を付与して詳しい説明を省略する。
画素チップ47は、上から順に、カラーフィルタ層48、透明膜で構成される導波層(集光ガイド層)49、受光層50、及び配線層51で構成されている。カバーガラス46は、画素チップ47の平面視輪郭を覆うサイズになっている。導波層49には、光の屈折率の違いを利用して各画素に光の道を設けて光信号を導く複数の導波路が形成されている。回路チップ13,14は、第1実施形態と同じに、画素チップ47の両側に並べて配置されている。
第2実施形態の固体撮像装置45の製造方法を簡単に説明する。まず、図12(A)に示すように、画素ウエハ40の下面に支持基板52を接合する。画素ウエハ40は、第1実施形態で説明したものと構成が同じものであり、上に半導体ウエハ42を下に配線層43を向けた姿勢になっている。支持基板52は、剛性を有する絶縁基板であり、後工程で剥離することが可能に接合される。
その後、図12(B)に示すように、第1実施形態で説明したと同様に、半導体ウエハ42を上面から受光層の厚みまで研磨やエッチング等により削る。これにより、半導体ウエハ42が薄くなり面強度が弱くなるが、支持基板52が補強するので問題はない。なお、同図に二点鎖線53で示す位置が半導体ウエハ42の元の厚み位置である。
その後、図12(C)に示すように、半導体ウエハ42の上に、導波路を構成する集光ガイド層54、及びカラーフィルタ層55を順に積層して画素チップ47の連続層を形成する。
画素チップ47の連続層を形成した後には、図12(D)に示すように、カバーガラス46となる多面取り用のガラス基板56をカラーフィルタ層55の上に接合する。その後、図12(E)に示すように、支持基板52を剥離して除去する。この剥離により、ガラス基板56が支持基板52の代わりの役割を果たす。
その後、図12(F)に示すように、二点鎖線57で示す位置でダイシングを行ってカバーガラス付きの画素チップ47を個別に得る。
カバーガラス付きの画素チップ47は、図12(G)に示すように、中継用基板15になる多面取り用の中継基板59の上面に接合されていく。中継基板59の上面には、画素チップ47を実装する箇所毎に予め決められた導体パターン24をもつ配線層26が形成されている。カバーガラス付きの画素チップ47を接合することにより、画素チップ47の下面に設けた画素出力端子列30,31が導体パターン24にバンプ接合される。
その後、画素チップ47の横に回路チップ13,14を実装する。この実装は、回路チップ13,14の下面に設けた端子列32〜35を導体パターン24にバンプ接合する。
その後、中継基板59を同図に示す二点鎖線60の位置でダイシングすることで、画素チップ47付きの中継用基板15に個別に分離し、最後に、放熱板16を中継用基板15の下面に接合することで第2実施例の固体撮像装置45が完成する。なお、カバーガラス46及び画素チップ47の周囲を封止材で封止してもよい。
ところで、第2実施形態で説明した固体撮像装置45は、カバーガラス46が画素チップ47の平面視輪郭のみを覆うサイズになっているため、回路チップ13,14の上方が空いている。そこで、図13ないし図15に示す固体撮像装置61では、第2の放熱板(第2放熱部材)62を回路チップ13,14の上面に接合した構成としてもよい。この場合には、カバーガラス46を露呈する開口63を第2の放熱板62に設けておけばよい。また、第1及び第2の放熱板16,62をビスやボルト等の締結手段64で共締めすることで、第2の放熱板62の取り付け強度を高めることができる。さらに、第1及び第2の放熱板16,62の間には、互いの間隔を保つ間隔保持部材65が配するのが望ましい。なお、締結手段64や間隔保持部材65として、熱伝導率の高い特性を有する材料のものを使用することで、さらに放熱効果を高めることができる。
[第3実施形態]
上記各実施形態では、画素チップを保護するカバーガラス11,46と、画素チップと回路チップとの電気的な接続を中継する中継用基板15とを別々に用いているが、第3実施形態で説明する固体撮像装置67では、中継用基板15を省略し、画素チップと回路チップとの接続を中継する役割をカバーガラスで兼用する。
固体撮像装置67は、図16ないし図19に示すように、上方から順に、透明な絶縁基板であるカバーガラス68、画素チップ69、回路チップ13,14、及び放熱板70とで構成されている。カバーガラス68の下面には、受光エリア77外に導体パターン71を有する導体パターン層85が形成されている。この実施形態では、カバーガラス68が本発明の中継用基板を構成する。
画素チップ69は、上方から順にマイクロレンズアレイ72、カラーフィルタ層73、受光層74、配線層75、及び支持基板76で構成されている。支持基板76は、絶縁性、及び剛性を有し、マイクロレンズアレイ72、カラーフィルタ層73、受光層74、及び配線層75を支持する。カラーフィルタ層73、及び受光層74には、受光エリア77の周囲に、配線層75の各端子を上方に配されるカバーガラス68の導体パターン71に接続するための貫通ビア78が複数形成されている。貫通ビア78としては、TSV(Through Silicon Via)が望ましい。TSVは、カラーフィルタ層73、及び受光層74を穿通する垂直ビアをエッチングし、例えば銅等の導電材料(ビアメタル)で垂直ビアを充填することで形成される。
貫通ビア78の先端は、カラーフィルタ層73から上方に突出している。勿論、マイクロレンズアレイ72は、貫通ビア78の突出する領域以外に形成されている。画素チップ69は、貫通ビア78の先端をカバーガラス68の導体パターン71にバンプ接合することで、カバーガラス68に保持される。
回路チップ13,14は、端子列をカバーガラス68の導体パターン71にバンプ接続することで、端子列を形成した配線層21,22が上に向く姿勢でカバーガラス68に保持される。放熱板70は、中央に一段凹んだ凹部79が設けられ、凹部79を挟んだ両側の面が回路チップ13,14に接合されている。そして、凹部79には、画素チップ69が支持基板76から入り込む。
なお、凹部79としては、底面が支持基板76の下面に接触する深さに形成するのが望ましい。また、図18及び図19に示すように、画素チップ69とカバーガラス68との間の空間を封止材80により密閉するのが好適である。
次に、第3実施形態の製造方法を説明する。まず、図20(A)に示すように、画素ウエハ40の下面に、同じサイズの多面取り用の支持基板82を接合する。画素ウエハ40は、第1実施形態で説明したものと同じ構成のものであり、上に半導体ウエハ42を、下に配線層43を向けた姿勢になっている。絶縁基板である支持基板82は、画素チップ69の最下層の支持基板76になる。
その後、図20(B)に示すように、第1実施形態で説明したと同様に、半導体ウエハ42を上面から受光層の厚みまで研磨やエッチング等により削る。ここで、半導体ウエハ42が薄くなり面強度が弱くなるのを支持基板82が補強する。なお、同図に二点鎖線で示す位置が半導体ウエハ42の元の厚み位置である。
図20(C)に示すように、半導体ウエハ42の上面のうちの受光エリア以外の領域の一部をエッチングし、エッチングした垂直ビアに第1のビアメタルを充填して貫通ビア78を形成する。貫通ビア78は、半導体ウエハ42を貫通して下方が配線層43の端子に接続される。ここで、半導体ウエハ42の上面のうちの貫通ビア78以外の領域にレジスト層を設けて、貫通ビア78の上に第2のビアメタルを充填して貫通ビア78を伸長させる。その後、レジスト層を除去することで、貫通ビア78の先端を半導体ウエハ42の上面よりも突出させる。
なお、突出させる方法としては、貫通ビア78を二回に分けて作ることなく、1回で作るようにしてもよい。この場合には、最初に半導体ウエハ42の上面にレジスト層を設け、レジスト層をエッチングして垂直ビアを配線層43まで設け、垂直ビアにビアメタルを充填することで、半導体ウエハ42から上方の突出位置まで伸びた貫通ビア78を作り、レジスト層を除去して、貫通ビア78の先端を半導体ウエハ42の上面から突出させる。
その後、図20(D)に示すように、半導体ウエハ42の上面にカラーフィルタ層73、及びマイクロレンズアレイ72を順に設けて複数の画素チップ69を形成する。なお、貫通ビア78を形成する前に、カラーフィルタ層73、及びマイクロレンズアレイ72を設けてもよい。その後、図20(E)に示す二点鎖線83の位置でダイシングすることで、画素チップ69を個別に得る。
しかる後に、図20(F)に示すように、個別に得た画素チップ69を多面取り用のガラス基板84に接合される。ガラス基板84には、導体パターン層85のうちの予め画素チップ69を実装する範囲毎に導体パターン71が形成されている。各導体パターン71には、画素チップ69の貫通ビア78の突出した先端がバンプ接合される。その後、回路チップ13,14が端子列を有する配線層21,2を上に向けた姿勢で画素チップ69の両横に配され、回路チップ13,14の端子列が導体パターン71にバンプ接合される。
この実施形態では、画素チップ69、及び回路チップ13,14をバンプ接合する時に、透明なガラス基板84を通して導体パターン71と端子列との接合状態を目視することができるので、位置合わせ精度が向上し、さらには接合状態等の検査も簡便に行える。
しかる後に、二点鎖線87で示す位置でガラス基板84をダイシングすることで、カバーガラス68として個別に分離する。そして、分離したものに放熱板70を接合することで、第3実施形態の固体撮像装置67が完成する。
本発明の固体撮像装置は、CMOSやCCD等の裏面照射型の固体撮像素子を用いることができる。
10,45,67 固体撮像装置
11,46,68 カバーガラス
12,47,69 画素チップ
13,14 回路チップ
15 中継用基板
16,70 放熱板

Claims (12)

  1. 入射光に応じた画像信号を出力する裏面入射型の受光部を含む画素が配列され、その周囲に画素出力端子が設けられている画素チップと、
    前記受光部を駆動する駆動回路と前記受光部から画像信号を読み出す読出し回路と前記画像信号を信号処理する画像信号処理回路とを含み、前記駆動回路への駆動信号の入力端子と画像処理された信号を出力する出力端子とが一方の面に設けられている回路チップと、
    一方の面に導体パターンが形成され、前記導体パターンを介して前記画素チップと前記回路チップとの電気的な接続を中継する中継用基板と、
    前記中継用基板の他方の面、又は前記回路チップに接合される放熱部材と、
    を備えたことを特徴とする固体撮像装置。
  2. 請求項1に記載の固体撮像装置において、
    前記放熱部材は、前記中継用基板の他方の面に接合されているとともに、
    前記回路チップの他方の面に接合される別の放熱部材を設け、
    前記一対の放熱部材で前記回路チップと前記中継用基板とを挟んで放熱することを特徴とする固体撮像装置。
  3. 請求項1に記載の固体撮像装置において、
    前記放熱部材は、前記回路チップの他方の面に接合されており、
    前記中継用基板は、前記画素チップの前記画素を覆うガラス基板になっていることを特徴とする固体撮像装置。
  4. 請求項1ないし3いずれか1項に記載の固体撮像装置において、
    前記画素チップ、及び前記回路チップの端子をバンプ電極で形成し、前記中継用基板の導体パターンにバンプ接合にしたことを特徴とする固体撮像装置。
  5. 入射光に応じた画像信号を出力する裏面入射型の受光部を含む画素が配列され、その画素が配列された一方の面とは逆の面の周囲に画素出力端子が設けられている画素チップと、
    前記受光部を駆動する駆動回路と前記受光部から画像信号を読み出す読出し回路と前記画像信号を信号処理する画像信号処理回路とを含み、前記駆動回路への駆動信号の入力端子と画像処理された信号を出力する出力端子とが一方の面に設けられている回路チップと、
    少なくとも前記画素チップの一方の面を覆うカバーガラスと、
    一方の面に導体パターンが形成され、前記導体パターンを介して前記画素チップと前記回路チップとを電気的に接続する中継用基板と、
    前記中継用基板の他方の面に接合される放熱部材と、
    を備えたことを特徴とする固体撮像装置。
  6. 請求項5に記載の固体撮像装置において、
    前記カバーガラスは、前記画素チップの一方の面に設けたカラーフィルタに接合されており、
    前記カバーガラスを除いて前記回路チップの他方の面に接合される別の放熱部材を設けて、前記一対の放熱部材で前記画素チップと前記中継用基板とを挟んで放熱することを特徴とする固体撮像装置。
  7. 入射光に応じた画像信号を出力する裏面入射型の受光部を含む画素が配列され、その画素が配列された一方の面の周囲に画素出力端子が設けられている画素チップと、
    前記受光部を駆動する駆動回路と前記受光部から画像信号を読み出す読出し回路と前記画像信号を信号処理する画像信号処理回路とを含み、前記駆動回路への駆動信号の入力端子と画像処理された信号を出力する出力端子とが一方の面に設けられている回路チップと、
    一方の面に導体パターンが形成され、前記導体パターンを介して前記画素チップと前記回路チップとを電気的に接続するとともに、前記画素チップの一方の面を覆うガラス基板と、
    前記回路チップの他方の面に接合されている放熱部材と、
    を備えたことを特徴とする固体撮像装置。
  8. 請求項7に記載の固体撮像装置において、
    前記放熱部材は、前記画素チップの他方の面にも接合されていることを特徴とする固体撮像装置。
  9. 請求項7又は8に記載の固体撮像装置において、
    前記画素チップは、前記一方の面から順に、マイクロレンズアレイ、カラーフィルタ、受光層、配線層、及び支持基板で構成されており、前記配線層と前記ガラス基板の導体パターンとを電気的に接続する貫通ビアを備えていることを特徴とする固体撮像装置。
  10. 多面取り用のシリコン基板の上に複数の受光部を有する受光層を形成し、前記受光層の上に配線層を形成した裏面照射型の半導体ウエハを前記配線層が下向きになるように裏返して、裏返した半導体ウエハを、上面に導体パターンをもつ配線層を形成した多面取り用の中継基板に、前記配線層同士を合わせるように接合する工程と、
    前記受光層の厚さまで前記半導体ウエハをエッチングして前記中継基板の導体パターンを露呈する工程と、
    前記各受光部の上にカラーフィルタとマイクロレンズアレイとを形成して画素チップを作る工程と、
    前記受光部を駆動する駆動回路と前記受光部から画像信号を読み出す読出し回路と前記画像信号を信号処理する画像信号処理回路とを含み、前記駆動回路への駆動信号の入力端子と画像処理された信号を出力する出力端子とが裏面に設けられている回路チップを、前記画素チップの横に実装して前記回路チップの前記端子を前記中継基板の導体パターンに接合する工程と、
    前記マイクロレンズの上にカバーガラスを封止する工程と、
    前記中継基板をダイシングして中継用基板に分離する工程と、
    前記中継用基板の下に放熱板を取り付ける工程と、
    を含むことを特徴とする固体撮像装置の製造方法。
  11. 多面取り用のシリコン基板の上に複数の受光部を有する受光層を形成し、前記受光層の上に配線層を形成した裏面照射型の半導体ウエハを配線層が下向きになるように裏返し、裏返した半導体ウエハを支持基板に剥離可能に接合する工程と、
    前記受光層の厚さまで前記半導体ウエハをエッチングする工程と、
    前記各受光部の上にカラーフィルタ層と導波路を構成する集光ガイド層とを形成して画素チップ層を作る工程と、
    前記カラーフィルタの上にカバーガラスとなるガラス基板を接合する工程と、
    前記支持基板を剥離する工程と、
    前記画素チップ層を前記ガラス基板と一緒にダイシングすることでカバーガラス付きの画素チップに個別化する工程と、
    前記個別化した画素チップを、上面に導体パターンをもつ配線層を形成した多面取り用の中継基板に実装して前記画素チップの前記配線層と前記中継基板の導体パターンとを接合する工程と、
    前記受光部を駆動する駆動回路と前記受光部から画像信号を読み出す読出し回路と前記画像信号を信号処理する画像信号処理回路とを含み、前記駆動回路への駆動信号の入力端子と画像処理された信号を出力する出力端子とが裏面に設けられている回路チップを、前記画素チップの横に実装して前記回路チップの前記端子を前記中継基板の導体パターンに接合する工程と、
    前記中継基板をダイシングして中継用基板に個別化する工程と、
    前記中継用基板の下に放熱板を取り付ける工程と、
    を含むことを特徴とする固体撮像装置の製造方法。
  12. 多面取り用のシリコン基板の上に複数の受光部を有する受光層を形成し、前記受光層の上に配線層を形成した裏面照射型の半導体ウエハを配線層が下向きになるように裏返して支持基板に接合する工程と、
    前記受光層の厚さまで前記半導体ウエハをエッチングする工程と、
    下端が前記配線層に接続され、上端が前記受光層から突出する複数の貫通ビアを前記受光部毎に形成する工程と、
    各受光部の上にカラーフィルタとマイクロレンズアレイとを形成して画素チップ層を作る工程と、
    前記画素チップ層を支持基板と一緒にダイシングして個別の画素チップを得る工程と、
    各画素チップをカバーガラスとなる多面取り用のガラス基板に実装することで、前記貫通ビアの上端を前記ガラス基板の裏面に形成した導体パターンに接合する工程と、
    前記受光部を駆動する駆動回路と前記受光部から画像信号を読み出す読出し回路と前記画像信号を信号処理する画像信号処理回路とを含み、前記駆動回路への駆動信号の入力端子と画像処理された信号を出力する出力端子とが裏面に設けられている回路チップを、前記画素チップの横に実装して前記回路チップの前記端子を前記ガラス基板の導体パターンに接合する工程と、
    前記ガラス基板をダイシングしてカバーガラスに個別化する工程と、
    前記回路チップの下に放熱板を取り付ける工程と、
    を含むことを特徴とする固体撮像装置の製造方法。
JP2012039728A 2012-02-27 2012-02-27 固体撮像装置の製造方法 Expired - Fee Related JP5887993B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012039728A JP5887993B2 (ja) 2012-02-27 2012-02-27 固体撮像装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012039728A JP5887993B2 (ja) 2012-02-27 2012-02-27 固体撮像装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013175626A true JP2013175626A (ja) 2013-09-05
JP5887993B2 JP5887993B2 (ja) 2016-03-16

Family

ID=49268274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012039728A Expired - Fee Related JP5887993B2 (ja) 2012-02-27 2012-02-27 固体撮像装置の製造方法

Country Status (1)

Country Link
JP (1) JP5887993B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025164A (ja) * 2014-07-17 2016-02-08 関根 弘一 固体撮像装置及びその製造方法
WO2017138350A1 (ja) * 2016-02-08 2017-08-17 ソニー株式会社 ガラスインタポーザモジュール、撮像装置、および電子機器
CN111886855A (zh) * 2018-03-19 2020-11-03 索尼半导体解决方案公司 摄像装置和电子设备
CN113471232A (zh) * 2021-05-31 2021-10-01 核芯光电科技(山东)有限公司 一种基于深硅探测器模组的探测装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032561A (ja) * 2004-07-14 2006-02-02 Sony Corp 半導体イメージセンサ・モジュール
JP2007013089A (ja) * 2005-06-02 2007-01-18 Sony Corp 固体撮像素子及びその製造方法
JP2009283902A (ja) * 2008-04-25 2009-12-03 Panasonic Corp 光学デバイスとこれを備えた電子機器
JP2010093752A (ja) * 2008-10-10 2010-04-22 Sony Corp 固体撮像素子及び信号処理システム
JP2011222667A (ja) * 2010-04-07 2011-11-04 Shimadzu Corp 二次元画像検出器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032561A (ja) * 2004-07-14 2006-02-02 Sony Corp 半導体イメージセンサ・モジュール
JP2007013089A (ja) * 2005-06-02 2007-01-18 Sony Corp 固体撮像素子及びその製造方法
JP2009283902A (ja) * 2008-04-25 2009-12-03 Panasonic Corp 光学デバイスとこれを備えた電子機器
JP2010093752A (ja) * 2008-10-10 2010-04-22 Sony Corp 固体撮像素子及び信号処理システム
JP2011222667A (ja) * 2010-04-07 2011-11-04 Shimadzu Corp 二次元画像検出器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025164A (ja) * 2014-07-17 2016-02-08 関根 弘一 固体撮像装置及びその製造方法
WO2017138350A1 (ja) * 2016-02-08 2017-08-17 ソニー株式会社 ガラスインタポーザモジュール、撮像装置、および電子機器
US11410896B2 (en) 2016-02-08 2022-08-09 Sony Corporation Glass interposer module, imaging device, and electronic apparatus
CN111886855A (zh) * 2018-03-19 2020-11-03 索尼半导体解决方案公司 摄像装置和电子设备
US11670625B2 (en) 2018-03-19 2023-06-06 Sony Semiconductor Solutions Corporation Imaging unit having a stacked structure and electronic apparatus including the imaging unit
CN111886855B (zh) * 2018-03-19 2023-11-14 索尼半导体解决方案公司 摄像装置和电子设备
CN113471232A (zh) * 2021-05-31 2021-10-01 核芯光电科技(山东)有限公司 一种基于深硅探测器模组的探测装置
CN113471232B (zh) * 2021-05-31 2024-01-26 核芯光电科技(山东)有限公司 一种基于深硅探测器模组的探测装置

Also Published As

Publication number Publication date
JP5887993B2 (ja) 2016-03-16

Similar Documents

Publication Publication Date Title
CN107689365B (zh) 半导体封装及其制造方法
JP4198072B2 (ja) 半導体装置、光学装置用モジュール及び半導体装置の製造方法
US9373660B2 (en) Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board
US9455358B2 (en) Image pickup module and image pickup unit
JP2010040621A (ja) 固体撮像デバイス及びその製造方法
JP2009277883A (ja) 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
KR20160082456A (ko) 이미지 센서 집적 회로 패키지들을 형성하는 방법들
JP5887993B2 (ja) 固体撮像装置の製造方法
JP7444850B2 (ja) 半導体装置、撮像装置および半導体装置の製造方法
JP2022023664A (ja) 固体撮像装置及び固体撮像装置の製造方法並びに電子機器
KR101902042B1 (ko) 고체 촬상 소자 및 고체 촬상 소자의 실장 구조
JP5356980B2 (ja) 電子素子モジュールおよびその製造方法、電子素子ウエハモジュールおよびその製造方法、並びに電子情報機器
JP4720120B2 (ja) 半導体イメージセンサ・モジュール
US9865641B2 (en) Solid-state imaging device, manufacturing method therefor, and imaging apparatus
EP2876682B1 (en) Imaging unit, imaging device, and method for manufacturing imaging unit
WO2019007412A1 (zh) 一种影像传感芯片的封装结构及其封装方法
US10109660B2 (en) Laminated semiconductor device
JP2013175540A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2009111130A (ja) 撮像装置及びその製造方法
WO2024181074A1 (ja) 半導体装置、電子機器および半導体装置の製造方法
JP2011077555A (ja) 半導体イメージセンサ・モジュールおよび半導体イメージセンサ・モジュールの製造方法
JP2012090033A (ja) 撮像モジュール
JP2011077554A (ja) 半導体イメージセンサ・モジュールおよび半導体イメージセンサ・モジュールの製造方法
TW202125793A (zh) 攝像元件及攝像裝置
JP2011077553A (ja) 半導体イメージセンサ・モジュールおよび半導体イメージセンサ・モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160201

R150 Certificate of patent or registration of utility model

Ref document number: 5887993

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees