JPWO2018186192A1 - 固体撮像装置、及び電子機器 - Google Patents

固体撮像装置、及び電子機器 Download PDF

Info

Publication number
JPWO2018186192A1
JPWO2018186192A1 JP2019511147A JP2019511147A JPWO2018186192A1 JP WO2018186192 A1 JPWO2018186192 A1 JP WO2018186192A1 JP 2019511147 A JP2019511147 A JP 2019511147A JP 2019511147 A JP2019511147 A JP 2019511147A JP WO2018186192 A1 JPWO2018186192 A1 JP WO2018186192A1
Authority
JP
Japan
Prior art keywords
substrate
solid
wiring layer
state imaging
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019511147A
Other languages
English (en)
Inventor
庄子　礼二郎
礼二郎 庄子
雅希 羽根田
雅希 羽根田
堀越　浩
浩 堀越
石田　実
実 石田
隆季 亀嶋
隆季 亀嶋
生枝 三橋
生枝 三橋
日出登 橋口
日出登 橋口
匡 飯島
匡 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2018186192A1 publication Critical patent/JPWO2018186192A1/ja
Priority to JP2023022003A priority Critical patent/JP2023057137A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08137—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

【課題】固体撮像装置の性能をより向上させる。【解決手段】画素が配列された画素部が形成された第１半導体基板と、前記第１半導体基板上に積層された第１多層配線層と、を有する第１基板と、所定の機能を有する回路が形成された第２半導体基板と、前記第２半導体基板上に積層された第２多層配線層と、を有する第２基板と、所定の機能を有する回路が形成された第３半導体基板と、前記第３半導体基板上に積層された第３多層配線層と、を有する第３基板と、がこの順に積層されて構成され、前記第１基板と前記第２基板とは、前記第１多層配線層と前記第２多層配線層とが対向するように貼り合わされ、前記第１基板と前記第２基板とを電気的に接続するための第１の接続構造は、前記第１基板及び前記第２基板の貼り合わせ面に存在し、前記貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造、を含む、固体撮像装置を提供する。【選択図】図１

Description

本開示は、固体撮像装置、及び電子機器に関する。
固体撮像装置として、画素部が設けられる画素チップと、固体撮像装置の動作に係る各種の信号処理を実行するロジック回路が搭載されるロジックチップ等と、が積層された構造を有するものが開発されている。例えば、特許文献１には、画素チップと、ロジックチップと、画素チップの画素部において取得された画素信号を保持するメモリ回路が搭載されるメモリチップと、が積層された３層積層型の固体撮像装置が開示されている。
なお、本明細書では、固体撮像装置の構造について説明する際に、画素チップ、ロジックチップ、又はメモリチップが形成される半導体基板と、当該半導体基板上に形成される多層配線層と、を合わせた構成を、「基板」とも呼称する。そして、当該「基板」のことを、積層構造における上側（観察光が入射する側）から下側に向かって、順に、「第１基板」、「第２基板」、「第３基板」、・・・と、それぞれ呼称して、区別する。なお、積層型の固体撮像装置は、各基板がウエハの状態で積層された後、複数個の積層型固体撮像装置（積層型固体撮像装置チップ）へとダイシングされることにより、製造される。本明細書では、便宜的に、「基板」とは、ダイシング前のウエハの状態も意味し得るし、ダイシング後のチップの状態も意味し得ることとする。
特開２０１４−９９５８２号公報
特許文献１に記載されているような積層型の固体撮像装置においては、上下の基板に備わる信号線間及び電源線間の電気的な接続方法として、いくつかの方法が考案されている。例えば、パッドを介してチップの外部で接続する方法や、ＴＳＶ（Through−Silicon Via）によってチップの内部で接続する方法等が存在する。これまで、この基板に備わる信号線間及び電源線間の電気的な接続方法のバリエーションについては、必ずしも詳細な検討が行われているとは言えなかった。かかるバリエーションについて詳細に検討を行うことにより、より高性能な固体撮像装置を得るための適切な構造についての知見が得られる可能性がある。
そこで、本開示では、性能をより向上させることが可能な、新規かつ改良された固体撮像装置及び電子機器を提案する。
本開示によれば、画素が配列された画素部が形成された第１半導体基板と、前記第１半導体基板上に積層された第１多層配線層と、を有する第１基板と、所定の機能を有する回路が形成された第２半導体基板と、前記第２半導体基板上に積層された第２多層配線層と、を有する第２基板と、所定の機能を有する回路が形成された第３半導体基板と、前記第３半導体基板上に積層された第３多層配線層と、を有する第３基板と、がこの順に積層されて構成され、前記第１基板と前記第２基板とは、前記第１多層配線層と前記第２多層配線層とが対向するように貼り合わされ、前記第１基板と前記第２基板とを電気的に接続するための第１の接続構造は、前記第１基板及び前記第２基板の貼り合わせ面に存在し、前記貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造、を含む、固体撮像装置が提供される。
また、本開示によれば、観察対象を電子的に撮影する固体撮像装置、を備え、前記固体撮像装置は、画素が配列された画素部が形成された第１半導体基板と、前記第１半導体基板上に積層された第１多層配線層と、を有する第１基板と、所定の機能を有する回路が形成された第２半導体基板と、前記第２半導体基板上に積層された第２多層配線層と、を有する第２基板と、所定の機能を有する回路が形成された第３半導体基板と、前記第３半導体基板上に積層された第３多層配線層と、を有する第３基板と、がこの順に積層されて構成され、前記第１基板と前記第２基板とは、前記第１多層配線層と前記第２多層配線層とが対向するように貼り合わされ、前記第１基板と前記第２基板とを電気的に接続するための第１の接続構造は、前記第１基板及び前記第２基板の貼り合わせ面に存在し、前記貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造、を含む、電子機器が提供される。
本開示によれば、３つの基板が積層されて構成される固体撮像装置において、画素基板である第１基板と第２基板とがフェイストゥフェイス（詳細については後述する）で貼り合わせられるとともに、当該第１基板に備わる信号線及び電源線と当該第２基板に備わる信号線間及び電源線とをそれぞれ電気的に接続するための第１の接続構造として、当該第１基板と当該第２基板との貼り合わせ面に、当該貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造が設けられる。当該構成によれば、第２基板に備わる信号線及び電源線と第３基板に備わる信号線及び電源線とをそれぞれ電気的に接続するための第２の接続構造、及び／又は第１基板に備わる信号線及び電源線と第３基板に備わる信号線及び電源線とをそれぞれ電気的に接続するための第３の接続構造として、各種の接続構造を設けることにより、接続構造についての多様なバリエーションを実現することができる。よって、性能をより向上させ得るような、優れた固体撮像装置が実現され得る。
以上説明したように本開示によれば、固体撮像装置の性能をより向上させることが可能になる。なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、又は上記の効果に代えて、本明細書に示されたいずれかの効果、又は本明細書から把握され得る他の効果が奏されてもよい。
本開示の一実施形態に係る固体撮像装置の概略構成を示す縦断面図である。 固体撮像装置における接続構造の水平面内での配置の一例について説明するための図である。 固体撮像装置における接続構造の水平面内での配置の一例について説明するための図である。 固体撮像装置における接続構造の水平面内での配置の他の例について説明するための図である。 固体撮像装置における接続構造の水平面内での配置の他の例について説明するための図である。 固体撮像装置における接続構造の水平面内での配置の更に他の例について説明するための図である。 固体撮像装置における接続構造の水平面内での配置の更に他の例について説明するための図である。 第１基板と第２基板とがＦｔｏＦで貼り合わされた固体撮像装置の概略構成を示す縦断面図である。 第１基板と第２基板とがＦｔｏＢで貼り合わされた固体撮像装置の概略構成を示す縦断面図である。 図３Ａに示す固体撮像装置における、ＰＷＥＬＬと電源配線との間の寄生容量について説明するための図である。 図３Ｂに示す固体撮像装置における、ＰＷＥＬＬと電源配線との間の寄生容量について説明するための図である。 図３Ａに示す固体撮像装置における、電源配線及びＧＮＤ配線の配置を概略的に示す図である。 図３Ｂに示す固体撮像装置における、電源配線及びＧＮＤ配線の配置を概略的に示す図である。 図５Ａに示す固体撮像装置におけるインピーダンスを低下させるための一構成例を示す図である。 本実施形態の第６の構成例に係る固体撮像装置の製造方法（第１の製造方法）について説明するための図である。 本実施形態の第６の構成例に係る固体撮像装置の製造方法（第１の製造方法）について説明するための図である。 本実施形態の第６の構成例に係る固体撮像装置の製造方法（第１の製造方法）について説明するための図である。 本実施形態の第６の構成例に係る固体撮像装置の製造方法（第１の製造方法）について説明するための図である。 本実施形態の第６の構成例に係る固体撮像装置の製造方法（第１の製造方法）について説明するための図である。 本実施形態の第６の構成例に係る固体撮像装置の他の製造方法（第２の製造方法）について説明するための図である。 本実施形態の第６の構成例に係る固体撮像装置の他の製造方法（第２の製造方法）について説明するための図である。 本実施形態の第６の構成例に係る固体撮像装置の他の製造方法（第２の製造方法）について説明するための図である。 本実施形態の第６の構成例に係る固体撮像装置の他の製造方法（第２の製造方法）について説明するための図である。 本実施形態の第６の構成例に係る固体撮像装置の他の製造方法（第２の製造方法）について説明するための図である。 本実施形態の第５の構成例に係る固体撮像装置の製造方法（第３の製造方法）について説明するための図である。 本実施形態の第５の構成例に係る固体撮像装置の製造方法（第３の製造方法）について説明するための図である。 本実施形態の第５の構成例に係る固体撮像装置の製造方法（第３の製造方法）について説明するための図である。 本実施形態の第５の構成例に係る固体撮像装置の製造方法（第３の製造方法）について説明するための図である。 本実施形態の第５の構成例に係る固体撮像装置の製造方法（第３の製造方法）について説明するための図である。 本実施形態の第５の構成例に係る固体撮像装置の製造方法（第３の製造方法）について説明するための図である。 本実施形態の第４の構成例に係る固体撮像装置の製造方法（第４の製造方法）について説明するための図である。 本実施形態の第４の構成例に係る固体撮像装置の製造方法（第４の製造方法）について説明するための図である。 本実施形態の第４の構成例に係る固体撮像装置の製造方法（第４の製造方法）について説明するための図である。 本実施形態の第４の構成例に係る固体撮像装置の製造方法（第４の製造方法）について説明するための図である。 本実施形態の第４の構成例に係る固体撮像装置の製造方法（第４の製造方法）について説明するための図である。 本実施形態の第４の構成例に係る固体撮像装置の製造方法（第４の製造方法）について説明するための図である。 本実施形態の第４の構成例に係る固体撮像装置の製造方法（第４の製造方法）について説明するための図である。 本実施形態の第１の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第１の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第１の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第１の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第１の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第２の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第２の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第２の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第２の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第２の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第３の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第３の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第３の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第３の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第３の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第３の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第３の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第３の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第３の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第３の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第３の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第４の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第４の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第４の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第５の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第５の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第５の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第５の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第５の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第５の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第６の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第６の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第６の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第６の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第６の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第６の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第６の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第６の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第６の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第６の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第７の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第７の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第７の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第７の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第７の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第７の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第８の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第８の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第８の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第８の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第８の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第８の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第８の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第８の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第８の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第８の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第８の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第８の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第９の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第９の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第９の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第１０の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第１０の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第１０の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第１０の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第１０の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態の第１０の構成例に係る固体撮像装置の概略構成を示す縦断面図である。 本実施形態に係る固体撮像装置が適用され得る電子機器の一例である、スマートフォンの外観を示す図である。 本実施形態に係る固体撮像装置が適用され得る電子機器の他の例である、デジタルカメラの外観を示す図である。 本実施形態に係る固体撮像装置が適用され得る電子機器の他の例である、デジタルカメラの外観を示す図である。 本開示に係る技術を適用し得る固体撮像装置の構成例を示す断面図である。 本開示に係る技術が適用され得る固体撮像装置の概略構成を示す説明図である。 本開示に係る技術が適用され得るビデオカメラの構成例を示す説明図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下に添付図面を参照しながら、本開示の好適な実施形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
また、以下に示す各図面では、説明のため、一部の構成部材の大きさを誇張して表現している場合がある。各図面において図示される各構成部材の相対的な大きさは、必ずしも実際の構成部材間における大小関係を正確に表現するものではない。
なお、説明は以下の順序で行うものとする。
１．固体撮像装置の全体構成
２．接続構造の配置について
３．第２基板の方向について
３−１．ＰＷＥＬＬの面積に基づく検討
３−２．消費電力及びＧＮＤ配線の配置に基づく検討
４．製造方法
４−１．第１の製造方法
４−２．第２の製造方法
４−３．第３の製造方法
４−４．第４の製造方法
４−５．まとめ
５．固体撮像装置の構成のバリエーション
５−１．第１の構成例
５−２．第２の構成例
５−３．第３の構成例
５−４．第４の構成例
５−５．第５の構成例
５−６．第６の構成例
５−７．第７の構成例
５−８．第８の構成例
５−９．第９の構成例
５−１０．第１０の構成例
５−１１．まとめ
６．適用例
７．補足
（１．固体撮像装置の全体構成）
図１は、本開示の一実施形態に係る固体撮像装置の概略構成を示す縦断面図である。図１に示すように、本実施形態に係る固体撮像装置１は、第１基板１１０Ａと、第２基板１１０Ｂと、第３基板１１０Ｃと、が積層されて構成される、３層積層型の固体撮像装置である。図中において、破線Ａ−Ａは、第１基板１１０Ａと第２基板１１０Ｂとの貼り合わせ面を示しており、破線Ｂ−Ｂは、第２基板１１０Ｂと第３基板１１０Ｃとの貼り合わせ面を示している。第１基板１１０Ａは、画素部が設けられる画素基板である。第２基板１１０Ｂ及び第３基板１１０Ｃには、固体撮像装置１の動作に係る各種の信号処理を行うための回路が設けられる。第２基板１１０Ｂ及び第３基板１１０Ｃは、例えば、ロジック回路が設けられるロジック基板又はメモリ回路が設けられるメモリ基板である。固体撮像装置１は、第１基板１１０Ａの後述する裏面側から入射した光を画素部において光電変換する、裏面照射型のＣＭＯＳ（Complementary Metal−Oxide−Semiconductor）イメージセンサである。なお、以下、図１についての説明では、一例として、第２基板１１０Ｂがロジック基板であり、第３基板１１０Ｃがメモリ基板である場合について説明する。
積層型の固体撮像装置１では、各基板の機能に対応するように、各回路をより適切に構成することが可能であるため、固体撮像装置１の高機能化をより容易に実現することができる。図示する構成例であれば、第１基板１１０Ａにおける画素部と、第２基板１１０Ｂ及び第３基板１１０Ｃにおけるロジック回路又はメモリ回路と、を各基板の機能に対応するように適切に構成することができるため、高機能な固体撮像装置１を実現することができる。
なお、以下では、第１基板１１０Ａ、第２基板１１０Ｂ及び第３基板１１０Ｃの積層方向をｚ軸方向とも呼称する。また、ｚ軸方向において第１基板１１０Ａが位置する方向をｚ軸の正方向と定義する。また、ｚ軸方向と垂直な面（水平面）上において互いに直交する２方向を、それぞれ、ｘ軸方向及びｙ軸方向とも呼称する。また、以下では、各基板において、後述する半導体基板１０１、１２１、１３１が基板主面方向に対向して備える２つの面のうち、トランジスタ等の機能部品が設けられる側の面、又は当該機能部品を動作させるための後述する多層配線層１０５、１２５、１３５が設けられる側の面を、表面（フロントサイドサーフェイス）とも呼称し、当該表面に対向するもう一方の面を、裏面（バックサイドサーフェイス）とも呼称する。そして、各基板において、当該表面を備える側を表面側（フロントサイド）とも呼称し、当該裏面を備える側を裏面側（バックサイド）とも呼称する。
第１基板１１０Ａは、例えばシリコン（Ｓｉ）からなる半導体基板１０１と、当該半導体基板１０１上に形成される多層配線層１０５と、を主に有する。半導体基板１０１上には、画素が２次元状に並べられた画素部と、画素信号を処理する画素信号処理回路と、が主に形成される。各画素は、観察対象からの光（観察光）を受光し光電変換するフォトダイオード（ＰＤ）と、当該ＰＤによって取得された観察光に対応する電気信号（画素信号）を読み出すためのトランジスタ等を有する駆動回路と、から主に構成される。画素信号処理回路において、画素信号に対して、例えばアナログ−デジタル変換（ＡＤ変換）等の各種の信号処理が実行される。なお、本実施形態では、画素部は、画素が２次元状に配列されて構成されるものに限定されず、画素が３次元状に配列されて構成されてもよい。また、本実施形態では、半導体基板１０１に代えて、半導体以外の材料によって形成される基板が用いられてもよい。例えば、半導体基板１０１に代えてサファイア基板が用いられてもよい。この場合、当該サファイア基板の上に光電変換を行う膜（例えば有機光電変換膜）が堆積されて画素が形成される形態が適用されてもよい。
画素部及び画素信号処理回路が形成された半導体基板１０１の表面には、絶縁膜１０３が積層される。絶縁膜１０３の内部には、画素信号、及び駆動回路のトランジスタを駆動するための駆動信号等の各種の信号を伝達するための信号線配線を含む多層配線層１０５が形成される。多層配線層１０５には、更に、電源配線やグランド配線（ＧＮＤ配線）等が含まれる。なお、以下では、簡単のため、信号線配線のことを単に信号線と記載することがある。また、電源配線及びＧＮＤ配線を併せて電源線と記載することがある。多層配線層１０５の最下層の配線は、例えばタングステン（Ｗ）等の導電材料が埋め込まれたコンタクト１０７によって、画素部又は画素信号処理回路と電気的に接続され得る。なお、実際には、所定の厚さの層間絶縁膜の形成と、配線層の形成と、を繰り返すことにより、複数層の配線層が形成され得るが、図１では、簡単のため、これら複数層の層間絶縁膜を絶縁膜１０３と総称し、複数層の配線層を多層配線層１０５と総称する。
なお、多層配線層１０５の最上層には、絶縁膜１０３からその金属面が露出するように、電極が形成される。かかる電極は、後述するように、第１基板１１０Ａと第２基板１１０Ｂとを貼り合わせる際に、これらの基板内の配線同士を電気的に接続するための電極接合構造１５９を構成する。なお、本明細書では、簡単のため、一の基板内の配線と他の基板内の配線とが電気的に接続されることを、単に、一の基板と他の基板とが電気的に接続される、と略記することがある。このとき、基板同士が電気的に接続される際に電気的に接続される配線は、信号線であってもよいし、電源線であってもよい。
第２基板１１０Ｂは、例えばロジック基板である。第２基板１１０Ｂは、例えばＳｉからなる半導体基板１２１と、当該半導体基板１２１上に形成される多層配線層１２５と、を主に有する。半導体基板１２１上には、ロジック回路が形成される。当該ロジック回路では、固体撮像装置１の動作に係る各種の信号処理が実行される。例えば、当該ロジック回路では、第１基板１１０Ａの画素部を駆動するための駆動信号の制御（すなわち、画素部の駆動制御）や、外部との信号のやり取りが制御され得る。なお、本実施形態では、半導体基板１２１に代えて、半導体以外の材料によって形成される基板が用いられてもよい。例えば、半導体基板１２１に代えてサファイア基板が用いられてもよい。この場合、当該サファイア基板の上に半導体膜（例えばＳｉ膜）が堆積され、当該半導体膜においてロジック回路が形成される形態が適用されてもよい。
ロジック回路が形成された半導体基板１２１の表面には、絶縁膜１２３が積層される。絶縁膜１２３の内部には、ロジック回路の動作に係る各種の信号を伝達するための多層配線層１２５が形成される。多層配線層１２５には、更に、電源配線やＧＮＤ配線等が含まれる。多層配線層１２５の最下層の配線は、例えばＷ等の導電材料が埋め込まれたコンタクト１２７によって、ロジック回路と電気的に接続され得る。なお、第１基板１１０Ａの絶縁膜１０３及び多層配線層１０５と同様に、第２基板１１０Ｂについても、絶縁膜１２３は複数層の層間絶縁膜の総称であり、多層配線層１２５は複数層の配線層の総称であり得る。
なお、多層配線層１２５の最上層には、絶縁膜１２３からその金属面が露出するように、電極が形成される。かかる電極は、後述するように、第１基板１１０Ａと第２基板１１０Ｂとを貼り合わせる際に、これらの基板に備わる信号線同士及び電源線同士を電気的に接続するための電極接合構造１５９を構成する。また、多層配線層１２５には、外部との間で各種の信号のやり取りを行うための外部入出力部（Ｉ／Ｏ部）として機能するパッド１５１が形成され得る。パッド１５１は、チップの外周に沿って設けられ得る。
第３基板１１０Ｃは、例えばメモリ基板である。第３基板１１０Ｃは、例えばＳｉからなる半導体基板１３１と、当該半導体基板１３１上に形成される多層配線層１３５と、を主に有する。半導体基板１３１上には、メモリ回路が形成される。当該メモリ回路では、第１基板１１０Ａの画素部で取得され、画素信号処理回路によってＡＤ変換された画素信号が、一時的に保持される。メモリ回路に画素信号を一旦保持することにより、グローバルシャッター方式が実現されるとともに、固体撮像装置１から外部への当該画素信号の読み出しをより高速で行うことが可能になる。従って、高速撮影時においても、歪みの抑制された、より高品質な画像を撮影することが可能になる。なお、本実施形態では、半導体基板１３１に代えて、半導体以外の材料によって形成される基板が用いられてもよい。例えば、半導体基板１３１に代えてサファイア基板が用いられてもよい。この場合、当該サファイア基板の上にメモリ素子を形成するための膜（例えば相変化材料膜）が堆積され、当該膜を用いてメモリ回路が形成される形態が適用されてもよい。
メモリ回路が形成された半導体基板１３１の表面には、絶縁膜１３３が積層される。絶縁膜１３３の内部には、メモリ回路の動作に係る各種の信号を伝達するための多層配線層１３５が形成される。多層配線層１３５には、更に、電源配線やＧＮＤ配線等が含まれる。多層配線層１３５の最下層の配線は、例えばＷ等の導電材料が埋め込まれたコンタクト１３７によって、メモリ回路と電気的に接続され得る。なお、第１基板１１０Ａの絶縁膜１０３及び多層配線層１０５と同様に、第３基板１１０Ｃについても、絶縁膜１３３は複数層の層間絶縁膜の総称であり、多層配線層１３５は複数層の配線層の総称であり得る。
なお、多層配線層１３５には、外部との間で各種の信号のやり取りを行うためのＩ／Ｏ部として機能するパッド１５１が形成され得る。パッド１５１は、チップの外周に沿って設けられ得る。
第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃが、それぞれウエハの状態で作製される。その後、これらが貼り合わされ、各基板に備わる信号線同士及び電源線同士の電気的な接続を取るための各工程が行われる。
具体的には、まず、ウエハ状態である第１基板１１０Ａの半導体基板１０１の表面（多層配線層１０５が設けられる側の面）と、ウエハ状態である第２基板１１０Ｂの半導体基板１２１の表面（多層配線層１２５が設けられる側の面）と、が対向するように、当該第１基板１１０Ａと当該第２基板１１０Ｂとが貼り合わされる。以下では、このような、２つの基板が、その半導体基板の表面同士を対向させて貼り合わされる状態を、Ｆａｃｅ ｔｏ Ｆａｃｅ（ＦｔｏＦ）ともいう。
この際、第１基板１１０Ａの多層配線層１０５の最上層の電極の金属面と、第２基板１１０Ｂの多層配線層１２５の最上層の電極の金属面と、が接触するように、当該第１基板１１０Ａと当該第２基板１１０Ｂとが貼り合わされる。そして、熱処理が行われることにより、電極同士が接合し、第１基板１１０Ａに備わる信号線及び電源線と第２基板１１０Ｂに備わる信号線及び電源線とがそれぞれ電気的に接続される。本明細書では、このような、基板に備わる信号線同士及び電源線同士を電気的に接続するための、電極同士が直接接合される構造のことを、電極接合構造１５９とも呼称する。つまり、電極接合構造１５９は、第１基板１１０Ａにおいて貼り合わせ面に形成される電極、及び当該電極を多層配線層１０５内の所定の配線に電気的に接続するためのビア、並びに第２基板１１０Ｂにおいて貼り合わせ面に形成される電極、及び当該電極を多層配線層１２５内の所定の配線に電気的に接続するためのビア、によって構成される。図示する例では、第１基板１１０Ａと当該第２基板１１０ＢとがＦｔｏＦで貼り合わされているため、これらのビアは、いずれも、絶縁膜内（絶縁膜１０３、１２３内）に設けられているが、基板同士の貼り合わせの方向によっては、いずれか一方のビアは半導体基板を貫通するビア（いわゆるＴＳＶ（第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃのうちのいずれかの基板の一面から、半導体基板１０１、１２１、１３１のうちの少なくとも１つの半導体基板を貫通して設けられるビア））となり得る（例えば、後述する図１５Ａに示す電極接合構造１５９ｂでは、第２基板１１０Ｂの当該ビアは、半導体基板１２１を貫通して設けられている）。なお、本実施形態では、上述したように、半導体基板１０１、１２１、１３１に代えて半導体以外の材料からなる基板も用いられ得るが、本明細書では、このような半導体以外の材料からなる基板を貫通して設けられるビアのことも、便宜上、ＴＳＶと呼称する。
次に、ウエハ状態である第２基板１１０Ｂの半導体基板１２１の裏面（多層配線層１２５が設けられる側とは逆側の面）と、ウエハ状態である第３基板１１０Ｃの半導体基板１３１の表面（多層配線層１３５が設けられる側の面）と、が対向するように、第１基板１１０Ａ及び第２基板１１０Ｂの積層構造体に対して、当該第３基板１１０Ｃが更に貼り合わされる。なお、この際、第２基板１１０Ｂについては、貼り合わせ工程の前に、半導体基板１２１が薄肉化され、その裏面側に所定の厚さの絶縁膜１２９が形成される。以下では、このような、２つの基板がその半導体基板の表面と裏面とを対向させて貼り合わされる状態を、Ｆａｃｅ ｔｏ Ｂａｃｋ（ＦｔｏＢ）ともいう。
次に、第１基板１１０Ａの半導体基板１０１が薄肉化され、その裏面上に絶縁膜１０９が形成される。そして、第１基板１１０Ａの半導体基板１０１の裏面側に、当該絶縁膜１０９を介して、カラーフィルタ層１１１（ＣＦ層１１１）及びマイクロレンズアレイ１１３（ＭＬアレイ１１３）が形成される。
ＣＦ層１１１は、複数のＣＦが２次元状に配列されて構成される。ＭＬアレイ１１３は、複数のＭＬが２次元状に配列されて構成される。ＣＦ層１１１及びＭＬアレイ１１３は、画素部の直上に形成され、１つの画素のＰＤに対して１つのＣＦ及び１つのＭＬが配設される。
ＣＦ層１１１の各ＣＦは、例えば赤色、緑色、及び青色のいずれかの色を有する。ＣＦを通過した観察光が画素のＰＤに入射し、画素信号が取得されることにより、観察対象について、当該カラーフィルタの色の成分の画素信号が取得されることとなる（すなわち、カラーでの撮像が可能となる）。実際には、１つのＣＦに対応する１つの画素が副画素として機能し、複数の副画素によって１つの画素が形成され得る。例えば、固体撮像装置１では、赤色のＣＦが設けられる画素（すなわち、赤色の画素）、緑色のＣＦが設けられる画素（すなわち、緑色の画素）、青色のＣＦが設けられる画素（すなわち、青色の画素）、及びＣＦが設けられない画素（すなわち、白色の画素）の４色の副画素によって、１つの画素が形成され得る。ただし、本明細書では、説明のため、便宜的に、副画素と画素を区別せず、１つの副画素に対応する構成のことも、単に画素と呼称することとする。なお、ＣＦの配列方法は特に限定されず、例えば、デルタ配列、ストライプ配列、ダイアゴナル配列、又はレクタングル配列等、各種の配列であってよい。
ＭＬアレイ１１３は、各ＣＦの直上に各ＭＬが位置するように形成される。ＭＬアレイ１１３が設けられることにより、ＭＬによって集光された観察光がＣＦを介して画素のＰＤに入射することとなるため、観察光の集光効率を向上させ、固体撮像装置１としての感度を向上させる効果を得ることができる。
ＣＦ層１１１及びＭＬアレイ１１３が形成されたら、次に、第２基板１１０Ｂの多層配線層１２５、及び第３基板１１０Ｃの多層配線層１３５に設けられるパッド１５１を露出させるために、パッド開口部１５３ａ、１５３ｂが形成される。パッド開口部１５３ａは、第１基板１１０Ａの裏面側から、第１基板１１０Ａを貫通し、第２基板１１０Ｂの多層配線層１２５に設けられるパッド１５１の金属面まで達するように形成される。パッド開口部１５３ｂは、第１基板１１０Ａの裏面側から、第１基板１１０Ａ及び第２基板１１０Ｂを貫通し、第３基板１１０Ｃの多層配線層１３５に設けられるパッド１５１の金属面まで達するように形成される。パッド開口部１５３ａ、１５３ｂを介して、例えばワイヤボンディングによって、パッド１５１と外部の他の回路とが電気的に接続される。つまり、当該外部の他の回路を介して、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士が電気的に接続され得る。
なお、本明細書では、図１に示すように図中にパッド開口部１５３が複数存在する場合に、便宜的に、パッド開口部１５３ａ、パッド開口部１５３ｂ、・・・と、符号の末尾にそれぞれ異なるアルファベットを付すことにより、これら複数のパッド開口部１５３を区別することとする。
そして、ウエハ状態で積層され加工された積層ウエハ構造体を、個々の固体撮像装置１ごとにダイシングすることにより、固体撮像装置１が完成する。
以上、固体撮像装置１の概略構成について説明した。以上説明したように、固体撮像装置１では、電極接合構造１５９によって第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士が電気的に接続され、パッド開口部１５３ａ、１５３ｂによって露出させられるパッド１５１同士を、固体撮像装置１の外部に備わる配線や基板等の電気的接続手段を介して接続することによって、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士が電気的に接続され得る。つまり、電極接合構造１５９、パッド１５１、及びパッド開口部１５３ａ、１５３ｂを介して、第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士が電気的に接続され得る。なお、本明細書では、図１に示す電極接合構造１５９、パッド１５１、及びパッド開口部１５３ａ、１５３ｂのような、基板の各々に備わる信号線同士及び電源線同士を電気的に接続し得る構造のことを、接続構造とも総称する。図１に示す構成では用いられていないが、後述するＴＳＶ１５７（後述するツインコンタクト型又はシェアードコンタクト型のＴＳＶ）も接続構造に含まれる。
なお、第１基板１１０Ａの多層配線層１０５、第２基板１１０Ｂの多層配線層１２５、及び第３基板１１０Ｃの多層配線層１３５は、比較的低抵抗である第１の金属によって形成される複数の第１金属配線層１４１が積層されて構成され得る。第１の金属は例えば銅（Ｃｕ）である。Ｃｕ配線を用いることにより、より高速での信号のやり取りが可能となる。ただし、パッド１５１については、ワイヤボンディングのワイヤとの接着性等を考慮して、第１の金属とは異なる第２の金属によって形成され得る。従って、図示する構成例では、パッド１５１が設けられる第２基板１１０Ｂの多層配線層１２５及び第３基板１１０Ｃの多層配線層１３５には、当該パッド１５１と同層に、第２の金属によって形成される第２金属配線層１４３が含まれる。第２の金属は例えばアルミニウム（Ａｌ）である。Ａｌ配線は、パッド１５１の他、例えば、一般的に幅広な配線として形成される電源配線やＧＮＤ配線として用いられ得る。
また、第１の金属及び第２の金属は、上記で例示したＣｕ及びＡｌに限定されない。第１の金属及び第２の金属としては、各種の金属が用いられてよい。あるいは、多層配線層１０５、１２５、１３５の各配線層は、金属以外の導電材料によって形成されてもよい。これらの配線層は、導電材料によって形成されればよく、その材料は限定されない。また、２種類の導電材料を用いるのではなく、パッド１５１を含む多層配線層１０５、１２５、１３５の全てが同一の導電材料によって形成されてもよい。
また、本実施形態では、後述するＴＳＶ１５７、並びに電極接合構造１５９を構成する電極及びビアも、第１の金属（例えばＣｕ）によって形成される。例えば、第１の金属がＣｕである場合、これらの構造は、ダマシン法、又はデュアルダマシン法によって形成され得る。ただし、本実施形態はかかる例に限定されず、これらの構造のうちの一部又は全てが、第２の金属、第１の金属及び第２の金属のいずれとも異なる他の金属、又は他の非金属の導電材料によって形成されてもよい。例えば、ＴＳＶ１５７及び電極接合構造１５９を構成するビアは、開口部にＷ等の埋め込み性が良い金属材料を埋め込むことにより形成されてもよい。ビア径が比較的小さい場合には、埋め込み性を考慮して、かかるＷを用いた構造が好適に適用され得る。また、ＴＳＶ１５７は、必ずしも貫通孔（少なくとも一の半導体基板を貫通する開口部）に導電材料が埋め込まれて形成されなくてもよく、貫通孔の内壁（側壁及び底部）に導電材料が成膜されることによって形成されてもよい。
また、図１及び以降の各図面においては図示を省略している場合があるが、固体撮像装置１において、第１の金属及び第２の金属等の導電材料が半導体基板１０１、１２１、１３１と接触しているように図示されている部位については、この両者を電気的に絶縁するための絶縁材料が存在している。当該絶縁材料は、例えば、シリコン酸化物（ＳｉＯ２）又はシリコン窒化物（ＳｉＮ）等、各種の公知の材料であってよい。当該絶縁材料は、導電材料と半導体基板１０１、１２１、１３１との間に介在するように存在してもよいし、両者の接触部位から離れた半導体基板１０１、１２１、１３１の内部に存在してもよい。例えば、後述するＴＳＶ１５７及び電極接合構造１５９を構成するＴＳＶについては、半導体基板１０１、１２１、１３１に設けられる貫通孔の内側壁と、当該貫通孔に埋め込まれる導電材料との間に、絶縁材料が存在し得る（すなわち、当該貫通孔の内側壁に絶縁材料が成膜され得る）。あるいは、当該ＴＳＶ１５７及び当該電極接合構造１５９を構成するＴＳＶについては、半導体基板１０１、１２１、１３１に設けられる貫通孔から水平面内方向に所定の距離だけ離れた部位であって、当該半導体基板１０１、１２１、１３１の内部の部位に、絶縁材料が存在していてもよい。また、図１及び以降の各図面においては図示を省略している場合があるが、第１の金属がＣｕである場合には、Ｃｕが半導体基板１０１、１２１、１３１又は絶縁膜１０３、１０９、１２３、１２９、１３３と接触している部位については、Ｃｕの拡散を防止するためにバリアメタルが存在している。当該バリアメタルとしては、例えばチタン窒化物（ＴｉＮ）又はタンタル窒化物（ＴａＮ）等、各種の公知の材料が用いられてよい。
また、各基板の半導体基板１０１、１２１、１３１に形成される各構成（第１基板１１０Ａに設けられる画素部及び画素信号処理回路、第２基板１１０Ｂに設けられるロジック回路、及び第３基板１１０Ｃに設けられるメモリ回路）、多層配線層１０５、１２５、１３５、並びに絶縁膜１０３、１０９、１２３、１２９、１３３の具体的な構成や、形成方法は、各種の公知のものと同様であってよいため、ここでは詳細な説明を省略する。
例えば、絶縁膜１０３、１０９、１２３、１２９、１３３は、絶縁性を有する材料によって形成されればよく、その材料は限定されない。絶縁膜１０３、１０９、１２３、１２９、１３３は、例えば、ＳｉＯ２又はＳｉＮ等によって形成され得る。また、絶縁膜１０３、１０９、１２３、１２９、１３３のそれぞれは、１つの種類の絶縁材料によって形成されなくてもよく、複数の種類の絶縁材料が積層されて形成されてもよい。また、例えば、絶縁膜１０３、１２３、１３３において、より高速での信号の伝達が求められる配線が形成される領域については、絶縁性を有するＬｏｗ−ｋ材料が用いられてもよい。Ｌｏｗ−ｋ材料を用いることにより、配線間の寄生容量を小さくすることができるため、信号の高速伝送により寄与することが可能になる。
その他、各基板の半導体基板１０１、１２１、１３１に形成される各構成、多層配線層１０５、１２５、１３５、及び絶縁膜１０３、１０９、１２３、１２９、１３３の具体的な構成や形成方法については、例えば、本願出願人による先行出願である特許文献１に記載のものを適宜適用することができる。
また、以上説明した構成例では、第１基板１１０Ａに、画素信号に対してＡＤ変換等の信号処理を行う画素信号処理回路が搭載されていたが、本実施形態はかかる例に限定されない。当該画素信号処理回路の機能のうちの一部又は全てが、第２基板１１０Ｂに設けられてもよい。この場合には、例えば、複数個の画素を列（カラム）方向と行（ロウ）方向の双方に向かって並べるようにアレイ状に配置した画素アレイにおいて、各画素に備えられるＰＤによって取得された画素信号が、画素ごとに第２基板１１０Ｂの画素信号処理回路に伝送されて、画素ごとにＡＤ変換が行われる、いわゆる画素ごとアナログ−デジタルコンバージョン（画素ＡＤＣ）方式の固体撮像装置１が実現され得る。これにより、画素アレイの列ごとに１つのＡＤ変換回路を備えて、列に含まれる複数個の画素のＡＤ変換を逐次行う、一般的なカラムごとアナログ−デジタルコンバージョン（カラムＡＤＣ）方式の固体撮像装置１に比べて、より高速で画素信号のＡＤ変換及び読み出しを行うことが可能となる。なお、画素ＡＤＣを実行可能に固体撮像装置１を構成する場合には、画素ごとに、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士を電気的に接続する接続構造が設けられることとなる。
また、以上説明した構成例では、第２基板１１０Ｂがロジック基板であり、第３基板１１０Ｃがメモリ基板である場合について説明したが、本実施形態はかかる例に限定されない。第２基板１１０Ｂ及び第３基板１１０Ｃは画素基板以外の機能を有する基板であればよく、その機能は任意に決定されてよい。例えば、固体撮像装置１は、メモリ回路を有しなくてもよい。この場合には、例えば、第２基板１１０Ｂ及び第３基板１１０Ｃは、いずれもロジック基板として機能し得る。あるいは、ロジック回路及びメモリ回路が、第２基板１１０Ｂ及び第３基板１１０Ｃに分散して形成され、これらの基板が協働して、ロジック基板及びメモリ基板としての機能を果たしてもよい。あるいは、第２基板１１０Ｂがメモリ基板であり、第３基板１１０Ｃがロジック基板であってもよい。
また、以上説明した構成例では、各基板において、半導体基板１０１、１２１、１３１としてＳｉ基板が用いられていたが、本実施形態はかかる例に限定されない。半導体基板１０１、１２１、１３１としては、例えば、ガリウムヒ素（ＧａＡｓ）基板や、シリコンカーバイド（ＳｉＣ）基板等、他の種類の半導体基板が用いられてもよい。あるいは、上述したように、半導体基板１０１、１２１、１３１に代えて、例えばサファイア基板等、半導体以外の材料によって形成される基板が用いられてもよい。
（２．接続構造の配置について）
図１を参照して説明したように、固体撮像装置１では、接続構造を介して、各基板に備わる信号線及び／又は電源線が、複数の基板に渡って相互に電気的に接続され得る。これらの接続構造の水平面内での配置は、各基板（各チップ）の構成、性能等を考慮して、固体撮像装置１全体としての性能が向上し得るように、適宜決定され得る。ここでは、固体撮像装置１における接続構造の水平面内での配置のいくつかのバリエーションについて説明する。
図２Ａ及び図２Ｂは、固体撮像装置１における接続構造の水平面内での配置の一例について説明するための図である。図２Ａ及び図２Ｂは、例えば、固体撮像装置１において、第１基板１１０Ａに画素信号に対してＡＤ変換等の処理を行う画素信号処理回路が搭載される場合における、接続構造の配置を示している。
図２Ａでは、固体撮像装置１を構成する第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃを概略的に示している。そして、第１基板１１０Ａの下面（第２基板１１０Ｂと対向する面）と第２基板１１０Ｂの上面（第１基板１１０Ａと対向する面）との接続構造を介した電気的接続を破線で模擬的に示し、第２基板１１０Ｂの下面（第３基板１１０Ｃと対向する面）と第３基板１１０Ｃの上面（第２基板１１０Ｂと対向する面）との接続構造を介した電気的接続を実線で模擬的に示している。
第１基板１１０Ａの上面には、画素部２０６及び接続構造２０１の位置を示している。接続構造２０１は、電源信号及びＧＮＤ信号等の各種の信号を外部とやり取りするためのＩ／Ｏ部として機能する。具体的には、接続構造２０１は、第１基板１１０Ａの上面に設けられるパッド１５１であり得る。あるいは、図１に示すように、第１基板１１０Ａの多層配線層１０５、第２基板１１０Ｂの多層配線層１２５、又は第３基板１１０Ｃの多層配線層１３５内にパッド１５１が埋め込まれている場合には、接続構造２０１は、当該パッド１５１を露出させるように設けられるパッド開口部１５３であり得る。あるいは、当該接続構造２０１は、後述する引き出し線開口部１５５であり得る。図２Ａに示すように、第１基板１１０Ａでは、そのチップの中央に画素部２０６が設けられ、Ｉ／Ｏ部を構成する接続構造２０１は、当該画素部２０６の周囲に（すなわち、チップの外周に沿って）配置されている。また、図示しないが、画素信号処理回路も、当該画素部２０６の周囲に配置され得る。
図２Ｂでは、第１基板１１０Ａの下面における接続構造２０２の位置、第２基板１１０Ｂの上面における接続構造２０３の位置、第２基板１１０Ｂの下面における接続構造２０４の位置、及び第３基板１１０Ｃの上面における接続構造２０５の位置を概略的に示している。これら接続構造２０２〜２０５は、基板間に設けられる後述するＴＳＶ１５７又は上述した電極接合構造１５９であり得る。あるいは、図１に示すように、第２基板１１０Ｂの多層配線層１２５、又は第３基板１１０Ｃの多層配線層１３５内にパッド１５１が埋め込まれている場合には、接続構造２０２〜２０５のうち接続構造２０１の直下に位置するものは、当該パッド１５１を露出させるように設けられるパッド開口部１５３であり得る。あるいは、当該接続構造２０２〜２０５は、後述する引き出し線開口部１５５であり得る。なお、図２Ｂでは、図２Ａに示す電気的な接続を表す直線の形態に合わせて、接続構造２０２〜２０５を示している。つまり、第１基板１１０Ａの下面における接続構造２０２、及び第２基板１１０Ｂの上面における接続構造２０３については破線で示し、第２基板１１０Ｂの下面における接続構造２０４、及び第３基板１１０Ｃの上面における接続構造２０５については実線で示している。
上述したように、図示する構成例では、画素信号処理回路が、第１基板１１０Ａの画素部２０６の周囲に搭載されている。従って、第１基板１１０Ａにおいて、画素部２０６で取得された画素信号は、当該画素信号処理回路においてＡＤ変換等の処理が行われた後、第２基板１１０Ｂに備わる回路に伝送される。また、上述したように、第１基板１１０Ａにおいては、Ｉ／Ｏ部を構成する接続構造２０１も、第１基板１１０Ａの画素部２０６の周囲に配置されている。よって、図２Ｂに示すように、第１基板１１０Ａの下面における接続構造２０２は、画素信号処理回路及びＩ／Ｏ部を第２基板１１０Ｂに備わる回路と電気的に接続するために、当該画素信号処理回路及び当該Ｉ／Ｏ部が存在する領域に対応して、チップの外周に沿って配置される。また、これに対応して、第２基板１１０Ｂの上面における接続構造２０３も、チップの外周に沿って配置される。
一方、第２基板１１０Ｂ及び第３基板１１０Ｃに搭載されるロジック回路又はメモリ回路は、チップの全面に形成され得るため、この回路が搭載される位置に対応して、図２Ｂに示すように、第２基板１１０Ｂの下面における接続構造２０４、及び第３基板１１０Ｃの上面における接続構造２０５は、チップの全面に渡って配置される。
図２Ｃ及び図２Ｄは、固体撮像装置１における接続構造の水平面内での配置の他の例について説明するための図である。図２Ｃ及び図２Ｄは、例えば、固体撮像装置１が画素ＡＤＣを実行可能に構成される場合における、接続構造の配置を示している。この場合、画素信号処理回路が、第１基板１１０Ａではなく、第２基板１１０Ｂに搭載されることとなる。
図２Ｃでは、図２Ａと同様に、固体撮像装置１を構成する第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃを概略的に示している。そして、第１基板１１０Ａの下面（第２基板１１０Ｂと対向する面）と第２基板１１０Ｂの上面（第１基板１１０Ａと対向する面）との接続構造を介した電気的接続を破線又は点線で模擬的に示し、第２基板１１０Ｂの下面（第３基板１１０Ｃと対向する面）と第３基板１１０Ｃの上面（第２基板１１０Ｂと対向する面）との接続構造を介した電気的接続を実線で模擬的に示している。第１基板１１０Ａの下面と第２基板１１０Ｂの上面との電気的接続を示す線のうち、破線は、図２Ａにおいても存在した、例えばＩ／Ｏ部に係る電気的接続を示しており、点線は、図２Ａにおいては存在していなかった、画素ＡＤＣに係る電気的接続を示している。
図２Ｄでは、図２Ｂと同様に、第１基板１１０Ａの下面における接続構造２０２の位置、第２基板１１０Ｂの上面における接続構造２０３の位置、第２基板１１０Ｂの下面における接続構造２０４の位置、及び第３基板１１０Ｃの上面における接続構造２０５の位置を概略的に示している。なお、図２Ｄでは、図２Ｃに示す電気的な接続を表す直線の形態に合わせて、接続構造２０２〜２０５を示している。つまり、第１基板１１０Ａの下面における接続構造２０２及び第２基板１１０Ｂの上面における接続構造２０３のうち、図２Ａにおいても存在した、例えばＩ／Ｏ部に係る電気的接続に対応するものについては破線で示し、画素ＡＤＣに係る電気的接続に対応し得るものについては点線で示している。また、第２基板１１０Ｂの下面における接続構造２０４、及び第３基板１１０Ｃの上面における接続構造２０５については実線で示している。
上述したように、図示する構成例では、画素信号処理回路が第２基板１１０Ｂに搭載されており、画素ＡＤＣが可能に構成されている。つまり、画素部２０６の各画素で取得された画素信号は、画素ごとに、直下の第２基板１１０Ｂに搭載される画素信号処理回路に伝送され、当該画素信号処理回路においてＡＤ変換等の処理が行われる。従って、図２Ｃ及び図２Ｄに示すように、当該構成例では、第１基板１１０Ａの下面における接続構造２０２は、Ｉ／Ｏ部からの信号を第２基板１１０Ｂに備わる回路に伝送するために、当該Ｉ／Ｏ部が存在する領域に対応してチップの外周に沿って配置されるとともに（図中破線で示す接続構造２０２）、画素部２０６の各画素からの画素信号を第２基板１１０Ｂに備わる回路に伝送するために、当該画素部２０６が存在する領域の全体に渡って配置されることとなる（図中点線で示す接続構造２０２）。
第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士の電気的な接続については、図２Ａ及び図２Ｂに示す構成例と同様であるため、図２Ｃ及び図２Ｄに示すように、第２基板１１０Ｂの下面における接続構造２０４、及び第３基板１１０Ｃの上面における接続構造２０５は、チップの全面に渡って配置される。
図２Ｅ及び図２Ｆは、固体撮像装置１における接続構造の水平面内での配置の更に他の例について説明するための図である。図２Ｅ及び図２Ｆは、例えば、第２基板１１０Ｂにメモリ回路が搭載される場合における、接続構造の配置を示している。
図２Ｅでは、図２Ａと同様に、固体撮像装置１を構成する第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃを概略的に示している。そして、第１基板１１０Ａの下面（第２基板１１０Ｂと対向する面）と第２基板１１０Ｂの上面（第１基板１１０Ａと対向する面）との接続構造を介した電気的接続を破線又は点線で模擬的に示し、第２基板１１０Ｂの下面（第３基板１１０Ｃと対向する面）と第３基板１１０Ｃの上面（第２基板１１０Ｂと対向する面）との接続構造を介した電気的接続を実線又は点線で模擬的に示している。第１基板１１０Ａの下面と第２基板１１０Ｂの上面との電気的接続を示す線のうち、破線は、図２Ａにおいても存在した、例えばＩ／Ｏ部に係る電気的接続を示しており、点線は、図２Ａにおいては存在していなかったメモリ回路に係る電気的接続を示している。また、第２基板１１０Ｂの下面と第３基板１１０Ｃの上面との電気的接続を示す線のうち、実線は、図２Ａにおいても存在した、例えばメモリ回路の動作とは直接的には関係しない信号に係る電気的接続を示しており、点線は、図２Ａにおいては存在していなかったメモリ回路に係る電気的接続を示している。
図２Ｆでは、図２Ｂと同様に、第１基板１１０Ａの下面における接続構造２０２の位置、第２基板１１０Ｂの上面における接続構造２０３の位置、第２基板１１０Ｂの下面における接続構造２０４の位置、及び第３基板１１０Ｃの上面における接続構造２０５の位置を概略的に示している。なお、図２Ｆでは、図２Ｅに示す電気的な接続を表す直線の形態に合わせて、接続構造２０２〜２０５を示している。つまり、第１基板１１０Ａの下面における接続構造２０２及び第２基板１１０Ｂの上面における接続構造２０３のうち、図２Ａにおいても存在した、例えばＩ／Ｏ部に係る電気的接続に対応するものについては破線で示し、メモリ回路に係る電気的接続に対応し得るものについては点線で示している。また、第２基板１１０Ｂの下面における接続構造２０４及び第３基板１１０Ｃの上面における接続構造２０５のうち、図２Ａにおいても存在した、例えばメモリ回路の動作とは直接的には関係しない信号に係る電気的接続に対応するものについては実線で示し、メモリ回路に係る電気的接続に対応し得るものについては点線で示している。
上述したように、図示する構成例では、メモリ回路が第２基板１１０Ｂに搭載されている。この場合、画素信号処理回路は第１基板１１０Ａに搭載されており、第１基板１１０Ａにおいて画素部２０６によって取得され当該画素信号処理回路によってＡＤ変換された画素信号が、第２基板１１０Ｂのメモリ回路に伝送され、保持され得る。そして、第２基板１１０Ｂのメモリ回路に保持された画素信号を例えば外部に読み出すために、第２基板１１０Ｂのメモリ回路と第３基板１１０Ｃのロジック回路との間で信号の伝送が行われる。
従って、当該構成例では、第１基板１１０Ａの下面における接続構造２０２としては、Ｉ／Ｏ部及び画素信号処理回路からの信号を第２基板１１０Ｂに伝送するために、当該Ｉ／Ｏ部及び画素信号処理回路が搭載される領域に対応してチップの外周に沿って配置されるもの（図中破線で示す接続構造２０２）とともに、ＡＤ変換された画素信号を第２基板１１０Ｂのメモリ回路に伝送するためのもの（図中点線で示す接続構造２０２）が配置されることとなる。このとき、遅延時間を揃えるために、第１基板１１０Ａの回路から第２基板１１０Ｂのメモリ回路への画素信号の伝送経路の配線長、及び第２基板１１０Ｂのメモリ回路と第３基板１１０Ｃのロジック回路との間の信号の伝送経路の配線長は、それぞれ、できるだけ均等であることが望ましい。従って、例えば、図２Ｆに示すように、第１基板１１０Ａの回路と第２基板１１０Ｂのメモリ回路との間、及び第２基板１１０Ｂのメモリ回路と第３基板１１０Ｃの回路との間で信号をやり取りするための接続構造２０２〜２０５は、水平面内の中央付近に集中的に設けられ得る。ただし、配線長を略均一にできるのであれば、接続構造２０２〜２０５は、必ずしも図示する例のように水平面内の中央付近に設けられなくてもよい。
以上、固体撮像装置１における接続構造の水平面内での配置のいくつかの例について説明した。なお、本実施形態は以上説明した例に限定されない。固体撮像装置１において各基板に搭載される構成は適宜決定されてよく、その構成に応じて、固体撮像装置１における接続構造の水平面内での配置も適宜決定されてよい。各基板に搭載される構成、及びそれに応じた接続構造の水平面内での配置としては、各種の公知のものが適用されてよい。また、図２Ａ〜図２Ｆに示す例では、Ｉ／Ｏ部を構成する接続構造２０１が、チップの外周の３辺に沿うように配置されていたが、本実施形態はかかる例に限定されない。Ｉ／Ｏ部の配置についても、各種の公知のものが適用されてよい。例えば、Ｉ／Ｏ部を構成する接続構造２０１は、チップの外周の１辺、２辺又は４辺に沿うように配置されてもよい。
（３．第２基板の方向について）
図１に示す構成例では、固体撮像装置１において、第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＦで貼り合わされていた（すなわち、第２基板１１０Ｂの表面側は第１基板１１０Ａの方を向いていた）。一方、固体撮像装置１は、第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＢで貼り合わされて構成されてもよい（すなわち、第２基板１１０Ｂの表面側は第３基板１１０Ｃの方を向いていてもよい）。
第２基板１１０Ｂの方向をどちらにするかは、例えば各基板（各チップ）の構成、性能等を考慮して、固体撮像装置１全体としての性能が向上し得るように、適宜決定されてよい。ここでは、例として、第２基板１１０Ｂの方向を決定する際の２つの考え方について説明する。
（３−１．ＰＷＥＬＬの面積に基づく検討）
図３Ａは、図１に示す構成例と同様に、第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＦで貼り合わされた固体撮像装置１の概略構成を示す縦断面図である。図３Ｂは、図１に示す構成例とは異なり、第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＢで貼り合わされた固体撮像装置１ａの概略構成を示す縦断面図である。固体撮像装置１ａの構成は、第２基板１１０Ｂの方向が逆向きであること以外は、図１に示す固体撮像装置１と同様である。
図３Ａ及び図３Ｂでは、多層配線層１０５、１２５、１３５に含まれる各配線の機能（信号線、ＧＮＤ配線又は電源配線）を、これらの配線に異なるハッチングを重畳して付与することにより表現している（つまり、図３Ａ及び図３Ｂに記載の各配線のハッチングは、図１に記載の各配線のハッチングに対して、図３Ａ及び図３Ｂに記載の凡例に示す配線の機能を表すハッチングを重ねたものとなっている（後述する図４Ａ及び図４Ｂについても同様である））。図示するように、固体撮像装置１、１ａにおいては、信号線、ＧＮＤ配線及び電源配線を外部に引き出すための端子（上述したパッド１５１に対応する）が、チップの外周に沿って設けられている。これらの端子のそれぞれは、水平面内において画素部２０６を挟む位置に、対になって設けられる。従って、固体撮像装置１、１ａの内部においては、信号線、ＧＮＤ配線及び電源配線が、これらの端子間を接続するように延設されることとなり、水平面内に張り巡らされることとなる。
また、図３Ａ及び図３Ｂでは、第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃに設けられるＰＷＥＬＬに「Ｐ」を、ＮＷＥＬＬに「Ｎ」を付している。例えば、図示する構成では、画素部の各画素に備えられるＰＤは、光電変換の結果発生した電子を読み出すために、ＰＷＥＬＬ中にＮ型拡散領域が形成されたＰＤとなっており、当該ＰＤで発生した電子を読み出すために各画素に備えられる駆動回路のトランジスタはＮ型ＭＯＳトランジスタであるため、当該画素部のＷＥＬＬはＰＷＥＬＬである。一方、第２基板１１０Ｂ及び第３基板１１０Ｃに設けられるロジック回路及びメモリ回路については、ＣＭＯＳ回路で構成されるため、ＰＭＯＳ及びＮＭＯＳが混在する。そのため、ＰＷＥＬＬ及びＮＷＥＬＬが、例えば同程度の面積で存在している。従って、図示する構成例では、第１基板１１０Ａの方が、第２基板１１０Ｂ及び第３基板１１０Ｃよりも、ＰＷＥＬＬの面積が大きい。
ここで、固体撮像装置１、１ａにおいては、ＰＷＥＬＬにはＧＮＤ電位が与えられ得る。従って、ＰＷＥＬＬと電源配線とが絶縁体を挟んで対向する構成が存在すると、両者の間に寄生容量が形成されることとなる。
このＰＷＥＬＬと電源配線との間に形成される寄生容量について、図４Ａ及び図４Ｂを参照して説明する。図４Ａは、図３Ａに示す固体撮像装置１における、ＰＷＥＬＬと電源配線との間の寄生容量について説明するための図である。図４Ａでは、図３Ａに示す固体撮像装置１に対して、ＰＷＥＬＬと電源配線との間の寄生容量を、模擬的に二点鎖線で示している。図４Ａに示すように、固体撮像装置１では、第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＦで貼り合わされるため、図示するように、第１基板１１０Ａの画素部のＰＷＥＬＬと、第２基板１１０Ｂの多層配線層１２５内の電源配線とが、絶縁膜１０３、１２３を構成する絶縁体を挟んで対向することとなる。従って、当該領域において、両者の間に寄生容量が形成され得る。
一方、図４Ｂは、図３Ｂに示す固体撮像装置１ａにおける、ＰＷＥＬＬと電源配線との間の寄生容量について説明するための図である。図４Ｂでは、図３Ｂに示す固体撮像装置１ａに対して、ＰＷＥＬＬと電源配線との間の寄生容量を、模擬的に二点鎖線で示している。図４Ｂに示すように、固体撮像装置１ａでは、第２基板１１０Ｂと第３基板１１０ＣとがＦｔｏＦで貼り合わされるため、図示するように、第３基板１１０Ｃのロジック回路又はメモリ回路のＰＷＥＬＬと、第２基板１１０Ｂの多層配線層１２５内の電源配線とが、絶縁膜１２３、１３３を構成する絶縁体を挟んで対向することとなる。従って、当該領域において、両者の間に寄生容量が形成され得る。
上記寄生容量は、ＰＷＥＬＬの面積が大きいほど大きくなると考えられる。従って、図４Ａ及び図４Ｂに示す構成例であれば、図４Ａに示す第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＦで貼り合わされる構成の方が、図４Ｂに示す第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＢで貼り合わされる構成よりも、寄生容量が大きくなる。
第２基板１１０Ｂにおける電源配線に係る寄生容量が大きければ、当該第２基板１１０Ｂにおける電源−ＧＮＤの電流経路についてのインピーダンスが低下する。従って、当該第２基板１１０Ｂにおける電源系をより安定化することが可能になる。具体的には、例えば第２基板１１０Ｂにおける回路の動作の変動に伴って消費電力が変動した場合であっても、その消費電力の変動による電源レベルの揺らぎが抑制され得る。よって、第２基板１１０Ｂに係る回路を高速で動作させた場合であっても、その動作をより安定化させることができ、固体撮像装置１全体の性能の向上を図ることが可能になる。
このように、ＰＷＥＬＬの面積に注目すると、図３Ａ〜図４Ｂに示す構成例では、第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＦで貼り合わされる固体撮像装置１の方が、第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＢで貼り合わされる固体撮像装置１ａよりも、第２基板１１０Ｂの電源配線についてより大きな寄生容量が形成され、高速動作させた際に高い安定性を得ることができる。つまり、固体撮像装置１の方がより好ましい構成であると言える。
ただし、各基板の設計によっては、第３基板１１０Ｃの方が第１基板１１０ＡよりもＰＷＥＬＬの面積が大きい場合もあり得る。この場合には、第２基板１１０Ｂの電源配線と第３基板１１０ＣのＰＷＥＬＬとの間により大きな寄生容量が形成される、固体撮像装置１ａの構成の方が、固体撮像装置１よりも、高速動作させた際に高い安定性を得ることができると考えられる。
まとめると、第２基板１１０Ｂの方向について、ＰＷＥＬＬの面積に基づいて検討すると、第１基板１１０ＡのＰＷＥＬＬの面積が第３基板１１０ＣのＰＷＥＬＬの面積よりも大きい場合には、第２基板１１０Ｂの表面側が第１基板１１０Ａの方を向くように、すなわち第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＦで貼り合わされるように、固体撮像装置１が構成されることが好ましい。逆に、第３基板１１０ＣのＰＷＥＬＬの面積が第１基板１１０ＡのＰＷＥＬＬの面積よりも大きい場合には、第２基板１１０Ｂの表面側が第３基板１１０Ｃの方を向くように、すなわち第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＢで貼り合わされるように、固体撮像装置１ａが構成されることが好ましい。
本実施形態では、このようなＰＷＥＬＬの面積に基づく観点から、第２基板１１０Ｂの方向が決定されてよい。図１及び後述する図１０Ａ〜図１９Ｆに示す本実施形態に係る固体撮像装置１〜１１ｆは、例えば、第１基板１１０ＡのＰＷＥＬＬの面積が第３基板１１０ＣのＰＷＥＬＬの面積よりも大きく構成されており、それに応じて、第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＦで貼り合わされるように構成されている。従って、固体撮像装置１〜１１ｆによれば、高速動作時においても高い動作安定性を得ることが可能になる。
なお、第１基板１１０ＡのＰＷＥＬＬの面積が第３基板１１０ＣのＰＷＥＬＬの面積よりも大きい場合としては、例えば、第１基板１１０Ａには、光電変換の結果発生した電子を読み出すためのＰＤ、及び当該ＰＤから電子を読み出すためのＮＭＯＳトランジスタ、をＰＷＥＬＬ中に備えた画素部のみが搭載され、第２基板１１０Ｂ及び第３基板１１０Ｃに各種の回路（画素信号処理回路、ロジック回路、及びメモリ回路等）が搭載される場合が考えられる。一方、第３基板１１０ＣのＰＷＥＬＬの面積が第１基板１１０ＡのＰＷＥＬＬの面積よりも大きい場合としては、例えば、第１基板１１０Ａに、画素部及び各種の回路がともに搭載され、第１基板１１０Ａにおける当該各種の回路が占める面積が比較的大きい場合が考えられる。
（３−２．消費電力及びＧＮＤ配線の配置に基づく検討）
図３Ａに示す固体撮像装置１と図３Ｂに示す固体撮像装置１ａについて、上記ではＰＷＥＬＬの面積に注目したが、ここでは、各基板における消費電力とＧＮＤ配線の配置に注目する。
図５Ａは、図３Ａに示す固体撮像装置１における、電源配線及びＧＮＤ配線の配置を概略的に示す図である。図５Ｂは、図３Ｂに示す固体撮像装置１ａにおける、電源配線及びＧＮＤ配線の配置を概略的に示す図である。図５Ａ及び図５Ｂでは、固体撮像装置１、１ａの構造を簡易的に図示するとともに、電源配線及びＧＮＤ配線の概略的な配置を、電源配線を二点鎖線で示し、ＧＮＤ配線を一点鎖線で示すことで表している。また、図中の矢印の大きさは、電源配線及びＧＮＤ配線を流れる電流量を模擬的に表している。
図５Ａ及び図５Ｂに示すように、電源配線は、第１基板１１０Ａの上面（すなわち、固体撮像装置１、１ａの上面）に設けられる電源端子（ＶＣＣ）からｚ軸方向に延伸する垂直電源配線３０３と、第１基板１１０Ａの多層配線層１０５、第２基板１１０Ｂの多層配線層１２５、及び第３基板１１０Ｃの多層配線層１３５内において水平方向に延伸する水平電源配線３０４と、から主に構成されるとみなすことができる。以下、垂直電源配線３０３及び水平電源配線３０４を総称して電源配線３０３、３０４とも記載する。なお、実際には、第１基板１１０Ａの多層配線層１０５及び第２基板１１０Ｂの多層配線層１２５内にも水平電源配線３０４が存在し得るが、図５Ａ及び図５Ｂでは、簡単のため、その図示を省略し、第３基板１１０Ｃの多層配線層１３５内の水平電源配線３０４のみを図示している。
また、ＧＮＤ配線は、第１基板１１０Ａの上面に設けられるＧＮＤ端子からｚ軸方向に延伸する垂直ＧＮＤ配線３０５と、第１基板１１０Ａの多層配線層１０５、第２基板１１０Ｂの多層配線層１２５、及び第３基板１１０Ｃの多層配線層１３５内において水平方向に延伸する水平ＧＮＤ配線３０６と、から主に構成されるとみなすことができる。以下、垂直ＧＮＤ配線３０５及び水平ＧＮＤ配線３０６を総称してＧＮＤ配線３０５、３０６とも記載する。なお、区別のため、第１基板１１０Ａの水平ＧＮＤ配線３０６を水平ＧＮＤ配線３０６ａとも記載し、第２基板１１０Ｂの水平ＧＮＤ配線３０６を水平ＧＮＤ配線３０６ｂとも記載し、第３基板１１０Ｃの水平ＧＮＤ配線３０６を水平ＧＮＤ配線３０６ｃとも記載することとする。
ここでは、一例として、第１基板１１０Ａの消費電力よりも、第３基板１１０Ｃの消費電力の方が大きい場合について考える。例えば、第３基板１１０Ｃは、ロジック基板であるとする。ロジック回路は、複数の回路ブロックに分かれており、処理する内容によって動作する回路ブロックも変化する。つまり、固体撮像装置１、１ａにおける一連の動作中に、ロジック回路内において主に動作する場所は変動し得る。従って、ロジック回路内において電源電流が流れる場所には偏りがあり（例えば、電源電流は、回路の動作に伴うトランジスタゲート容量と配線容量の充放電に起因して発生する）、しかもその場所は変動し得る。
今、図５Ａ及び図５Ｂに示すように、第３基板１１０Ｃのロジック回路内の２つの回路ブロック３０１、３０２に注目する。これら２つの回路ブロック３０１、３０２が動作する際には、電源端子−電源配線３０３、３０４−回路ブロック３０１、３０２−ＧＮＤ配線３０５、３０６−ＧＮＤ端子の電流経路が形成される。
ここで、あるタイミングでの消費電力について、回路ブロック３０１の方が回路ブロック３０２よりも大きいとする。この場合、図５Ａ及び図５Ｂに示すように、当該タイミングでは、電源配線３０３、３０４から、回路ブロック３０１に対して、回路ブロック３０２よりも多くの電流が供給されることとなる。この消費電力の差に起因して、回路ブロック３０１、３０２を介して垂直ＧＮＤ配線３０５に流れる電流量についても、回路ブロック３０１の近くの垂直ＧＮＤ配線３０５（区別のため、垂直ＧＮＤ配線３０５ａとも記載することとする）の方が、回路ブロック３０２の近くの垂直ＧＮＤ配線３０５（区別のため、垂直ＧＮＤ配線３０５ｂとも記載することとする）よりも大きくなる。
第１基板１１０Ａ及び第２基板１１０Ｂには、水平ＧＮＤ配線３０６ａ、３０６ｂが存在するから、この垂直ＧＮＤ配線３０５ａ、３０５ｂ間における電流量の不均衡は、第１基板１１０Ａの上面のＧＮＤ端子に向かう途中で、第１基板１１０Ａ及び第２基板１１０Ｂの当該水平ＧＮＤ配線３０６ａ、３０６ｂによって解消される。つまり、垂直ＧＮＤ配線３０５ａ、３０５ｂ間における電流量の不均衡を解消するように、第１基板１１０Ａ及び第２基板１１０Ｂの水平ＧＮＤ配線３０６ａ、３０６ｂに電流が流れることとなる。従って、固体撮像装置１、１ａには、図５Ａ及び図５Ｂにおいて実線の矢印で示すように、水平電源配線３０４−回路ブロック３０１、３０２−水平ＧＮＤ配線３０６ｃ−垂直ＧＮＤ配線３０５ａ−水平ＧＮＤ配線３０６ａ、３０６ｂというループ状の電流経路が形成される。
このとき、図５Ａに示すように、第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＦで貼り合わされる固体撮像装置１では、第１基板１１０Ａ及び第２基板１１０Ｂの水平ＧＮＤ配線３０６ａ、３０６ｂが、いずれも、第３基板１１０Ｃの水平電源配線３０４から比較的遠いところに配置されることとなる。従って、上記ループ状の電流経路において、ループの開口幅が大きくなり、これにより当該ループ状の電流経路におけるインダクタンスが大きくなる。つまり、インピーダンスが高くなる。よって、電源電流の安定性が低下し、固体撮像装置１全体としての性能が低下してしまう恐れがある。
一方、図５Ｂに示すように、第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＢで貼り合わされる固体撮像装置１ａでは、第１基板１１０Ａの水平ＧＮＤ配線３０６ａは、第３基板１１０Ｃの水平電源配線３０４から比較的遠いところに配置されるものの、第２基板１１０Ｂの水平ＧＮＤ配線３０６ｂは、第３基板１１０Ｃの水平電源配線３０４から比較的近いところに配置されることとなる。従って、上記ループ状の電流経路において、ループの開口幅が小さくなり、これにより当該ループ状の電流経路におけるインダクタンスが小さくなる。つまり、インピーダンスが低くなる。よって、電源電流をより安定化させることができ、固体撮像装置１全体としての性能をより向上させることが可能となる。
このように、消費電力及びＧＮＤ配線の配置に注目すると、第３基板１１０Ｃの消費電力が第１基板１１０Ａの消費電力よりも大きい場合には、当該第３基板１１０Ｃの水平電源配線３０４のより近くに第２基板１１０Ｂの水平ＧＮＤ配線３０６ｂを配置させることができる、第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＢで貼り合わされる固体撮像装置１ａの方が、第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＦで貼り合わされる固体撮像装置１よりも、より安定的な動作が実現できると考えられる。つまり、固体撮像装置１ａの方がより好ましい構成であると言える。
ただし、各基板の設計によっては、第１基板１１０Ａの方が第３基板１１０Ｃよりも消費電力が大きい場合もあり得る。この場合には、第１基板１１０Ａの水平電源配線と第２基板１１０Ｂの水平ＧＮＤ配線３０６ｂとの距離をより近くすることができる、固体撮像装置１の構成の方が、固体撮像装置１ａよりも、より安定的な動作が期待できると考えられる。
まとめると、第２基板１１０Ｂの方向について、消費電力及びＧＮＤ配線の配置に基づいて検討すると、第１基板１１０Ａの消費電力が第３基板１１０Ｃの消費電力よりも大きい場合には、第２基板１１０Ｂの表面側が第１基板１１０Ａの方を向くように、すなわち第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＦで貼り合わされるように、固体撮像装置１が構成されることが好ましい。逆に、第３基板１１０Ｃの消費電力が第１基板１１０Ａの消費電力よりも大きい場合には、第２基板１１０Ｂの表面側が第３基板１１０Ｃの方を向くように、すなわち第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＢで貼り合わされるように、固体撮像装置１ａが構成されることが好ましい。
本実施形態では、このような消費電力及びＧＮＤ配線の配置に基づく観点から、第２基板１１０Ｂの方向が決定されてよい。図１及び後述する図１０Ａ〜図１９Ｆに示す本実施形態に係る固体撮像装置１〜１１ｆは、例えば、第１基板１１０Ａの消費電力が第３基板１１０Ｃの消費電力よりも大きく構成されており、それに応じて、第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＦで貼り合わされるように構成されている。従って、固体撮像装置１〜１１ｆによれば、より安定的な動作が実現され得る。
なお、第３基板１１０Ｃの消費電力が第１基板１１０Ａの消費電力よりも大きい場合としては、例えば、第１基板１１０Ａには画素部のみが搭載され、第２基板１１０Ｂ及び第３基板１１０Ｃに多くの回路（例えば、画素信号処理回路、ロジック回路、及びメモリ回路等）が搭載される場合が考えられる。このような構成としては、具体的には、例えば、第１基板１１０Ａには画素部のみが搭載され、第２基板１１０Ｂには画素信号処理回路及びメモリ回路が搭載され、第３基板１１０Ｃにロジック回路が搭載される構成等が考えられる。この際、画素信号処理回路におけるデジタル回路（例えば、ＡＤ変換のための参照電圧を生成するデジタル回路等）は、第３基板１１０Ｃに搭載されてもよい。あるいは、第３基板１１０Ｃに、アクセス頻度の高いメモリ回路（例えば、１フレームに複数回、画素信号が書き込み又は読み出しされるメモリ回路）が搭載される場合にも、当該第３基板１１０Ｃの消費電力は大きくなると考えられる。
一方、第１基板１１０Ａの消費電力が第３基板１１０Ｃの消費電力よりも大きい場合としては、例えば、第１基板１１０Ａに、画素部及び各種の回路がともに搭載され、第１基板１１０Ａにおける当該各種の回路が占める面積が比較的大きい場合が考えられる。あるいは、第３基板１１０Ｃに、アクセス頻度の低いメモリ回路（例えば、１フレームに１回だけ、画素信号が書き込み又は読み出しされるメモリ回路）が搭載される場合にも、第３基板１１０Ｃの消費電力が小さくなり、相対的に第１基板１１０Ａの消費電力が大きくなると考えられる。
なお、第１基板１１０Ａ及び第３基板１１０Ｃの消費電力を比較する際には、消費電力そのものが比較されてもよいし、消費電力の大小を表し得る他の指標が比較されてもよい。当該他の指標としては、例えば、各基板の回路に搭載されるゲート数（例えば、１００ゲートと１Ｍゲート）や、各基板の回路の動作周波数（例えば、１００ＭＨｚと１ＧＨｚ）等が挙げられる。
ここで、図５Ａに示す、第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＦで貼り合わされる固体撮像装置１において、上記ループ状の電流経路におけるインピーダンスを低下させるための方法として、図５Ｃに示すように、第１基板１１０Ａの水平ＧＮＤ配線３０６ａと、第２基板１１０Ｂの水平ＧＮＤ配線３０６ｂとの間を、ｚ軸方向に延伸する複数の配線（すなわち、垂直ＧＮＤ配線）で接続する方法が考えられる。図５Ｃは、図５Ａに示す固体撮像装置１におけるインピーダンスを低下させるための一構成例を示す図である。なお、図５Ｃに示す固体撮像装置１ｂは、図５Ａに示す固体撮像装置１に対して、第１基板１１０Ａの水平ＧＮＤ配線３０６ａと、第２基板１１０Ｂの水平ＧＮＤ配線３０６ｂとを、複数の垂直ＧＮＤ配線で接続したものに対応し、その他の構成は固体撮像装置１と同様である。
図５Ｃに示す構成を採用することにより、水平ＧＮＤ配線３０６ａ、３０６ｂが強化され、上記ループ状の電流経路におけるインピーダンスを低下させることができるため、固体撮像装置１ｂ全体としての性能をより向上させることが可能となると考えられる。なお、図５Ｃでは、一例として、第３基板１１０Ｃの消費電力が第１基板１１０Ａの消費電力よりも大きく、かつ、第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＦで貼り合わされる場合において、そのループ状の電流経路のインピーダンスを低下させ得る構成を示しているが、第１基板１１０Ａの消費電力が第３基板１１０Ｃの消費電力よりも大きく、かつ、第１基板１１０Ａと第２基板１１０ＢとがＦｔｏＢで貼り合わされる場合において、そのループ状の電流経路のインピーダンスを低下させるためには、第２基板１１０Ｂの水平ＧＮＤ配線３０６ｂと、第３基板１１０Ｃの水平ＧＮＤ配線３０６ｃとの間を、複数の垂直ＧＮＤ配線で接続すればよい。
しかしながら、図５Ｃに示す構成を実現するためには、第１基板１１０Ａの多層配線層１０５と、第２基板１１０Ｂの多層配線層１２５に、そのＧＮＤ配線同士を接続するための接続構造を設ける必要がある。従って、多層配線層１０５、１２５内におけるＧＮＤ配線の配置、及び他の配線の配置が、当該接続構造が設けられることを考慮した制約を受けることとなる。具体的には、図５Ｃに示す構成では、第１基板１１０Ａ及び第２基板１１０Ｂにおいて、垂直ＧＮＤ配線、及びそれらを基板間で接続するための接続構造が、水平面内におけるチップの外周部だけでなく、チップの中央部にもより多く分布することとなるため、そのことを考慮して各配線を配置させる必要がある。つまり、多層配線層１０５、１２５における各配線の設計の自由度が低下する。
これに対して、上述したように、本実施形態では、第２基板１１０Ｂの向きを調整することにより、上記ループ状の電流経路のインピーダンスを低下させる。従って、図５Ｃに示す構成とは異なり、水平面内において、垂直ＧＮＤ配線がチップの外周部により多く分布するように、当該垂直ＧＮＤ配線を配置させることができる。よって、多層配線層１０５、１２５における各配線の設計の自由度を低下させることなく、電流経路におけるインピーダンスの低下、すなわち固体撮像装置１、１ａの動作の安定化を図ることができる。
なお、水平面内のチップの外周部及びチップの中央部における垂直ＧＮＤ配線の配置の疎密については、例えば以下のように判断できる。例えば、チップを水平面内で３×３の領域に等分した９つの領域において、中央の１つの領域に存在する垂直ＧＮＤ配線の数が、周囲の８つの領域に存在する垂直ＧＮＤ配線の数よりも多い場合には、チップの中央部における垂直ＧＮＤ配線の数が多いと判断できる（すなわち、図５Ｃに示す固体撮像装置１ｂの構成が適用されている可能性があると判断できる）。一方、中央の１つの領域に存在する垂直ＧＮＤ配線の数が、周囲の８つの領域に存在する垂直ＧＮＤ配線の数よりも少ない場合には、チップの外周部における垂直ＧＮＤ配線の数が多いと判断できる（すなわち、図５Ａ及び図５Ｂに示す固体撮像装置１、１ａの構成が適用されている可能性があると判断できる）。
ここでは一例としてチップを水平面内で９つの領域に等分した場合について説明したが、分割する領域の数はかかる例に限定されず、４×４の１６個の領域、又は５×５の２５個の領域等、適宜変更されてよい。例えば、チップを４×４の１６個の領域に分割する場合には、中央の４つの領域と、その周囲の１２個の領域と、における垂直ＧＮＤ配線の数で、粗密を判断すればよい。あるいは、チップを５×５の２５個の領域に分割する場合には、中央の１つの領域とその周囲の２４個の領域と、又は中央の９つの領域とその周囲の１６個の領域と、における垂直ＧＮＤ配線の数で、粗密を判断すればよい。
（４．製造方法）
本実施形態に係る固体撮像装置の製造方法について説明する。なお、図１に示す固体撮像装置１の構成は、本実施形態に係る固体撮像装置の一例である。本実施形態に係る固体撮像装置は、図１に示すものとは異なる接続構造を有するように構成されてもよい。このような、固体撮像装置における接続構造の違いによる構成のバリエーション（第１の構成例〜第１０の構成例）については、下記（５．固体撮像装置の構成のバリエーション）で後述する。ここでは、一例として、下記（５．固体撮像装置の構成のバリエーション）で説明する本実施形態に係る固体撮像装置の構成例のうちのいくつか（第４の構成例〜第６の構成例）について、その製造方法を説明する。なお、以下の各製造方法の説明においては、第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃは既に作製されているものとし、その後のこれらの第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃを積層する工程について主に説明する。
（４−１．第１の製造方法）
第１の製造方法は、後述する図１５Ａ〜図１５Ｊに示す第６の構成例に係る固体撮像装置７ａ〜７ｊの製造方法に対応している。図６Ａ〜図６Ｅを参照して、本実施形態の第６の構成例に係る固体撮像装置の製造方法について説明する。図６Ａ〜図６Ｅは、本実施形態の第６の構成例に係る固体撮像装置の製造方法（第１の製造方法）について説明するための図である。図６Ａ〜図６Ｅは、第６の構成例に係る固体撮像装置の一部領域のｚ軸方向と平行な断面を、当該固体撮像装置の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。
第６の構成例に係る固体撮像装置の製造方法では、まず、第１基板１１０Ａと第２基板１１０Ｂとが、ＦｔｏＦで貼り合わされる（図６Ａ）。このとき、第１基板１１０Ａの表面側に形成される電極と、第２基板１１０Ｂの表面側に形成される電極と、がその貼り合わせ面で直接接触するように、第１基板１１０Ａと第２基板１１０Ｂとが貼り合わされる。つまり、第１基板１１０Ａと第２基板１１０Ｂとの間に電極接合構造１５９ａが形成される。なお、厳密には、電極同士が接触している状態で熱処理が行われることにより電極接合構造１５９ａが形成され得るが、ここでは、便宜的に、熱処理前後の構造を、いずれも電極接合構造１５９ａと呼称する。熱処理は、図６Ａに示す工程の直後に行われてもよいし、後述する図６Ｄに示す工程の後に、電極接合構造１５９ａ、１５９ｂについて同時に行われてもよい。
ここで、第２基板１１０Ｂにおいては、多層配線層１２５を形成する際に、当該多層配線層１２５内の所定の配線と電気的に接続され、半導体基板１２１の表面から所定の深さまで達するビア４０１が形成されている。当該ビア４０１は、最終的に、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続する電極接合構造１５９ｂのビアを構成することとなる。当該ビア４０１は、第１の金属（例えばＣｕ）によって形成される。ただし、本実施形態はかかる例に限定されず、ビア４０１は、他の導電材料によって形成されてもよい。
次に、第２基板１１０Ｂの半導体基板１２１が裏面側から薄化される（図６Ｂ）。当該薄化処理では、図６Ｂに示すように、ビア４０１の先端が露出されるまで、半導体基板１２１が薄化される。なお、具体的な薄化処理の方法としては、例えば、グラインダによる研削及びＣＭＰ（Chemical Mechanical Polishing）等、一般的にウエハの薄化処理において用いられている各種の方法が適用されてよい。
次に、第２基板１１０Ｂの半導体基板１２１の裏面側に、再配線（ＲＤＬ：Redistribution Line）が形成される（図６Ｃ）。具体的には、半導体基板１２１の裏面側に絶縁膜１２９が形成されるとともに、当該絶縁膜１２９の内部に配線パターンが形成される。当該配線パターンは、第１の金属（例えばＣｕ）によって、例えばダマシン法を用いて形成される。当該配線パターンがＣｕによって形成される場合、具体的には、ＳｉＯ２等の絶縁膜をＣＶＤ（Chemical Vapor Deposition）法によって成膜する工程、当該絶縁膜をフォトリソグラフィー及びドライエッチングによって加工し、配線層となる領域に溝（配線溝）を形成する工程、形成した配線溝に金属を埋め込むように金属膜を成膜する工程、及び配線層となる領域（すなわち、配線溝が形成された領域）のみに金属膜を残すために余剰の金属膜（すなわち、配線溝が形成された領域以外の領域の金属膜）を除去する工程、が順次行われることにより、絶縁膜１２９及び当該配線パターンが形成され得る。このとき、上記金属膜を成膜する工程では、具体的には、Ｃｕの拡散を抑制するためのバリアメタルをスパッタリング法又はＣＶＤ法で成膜する工程、ｓｅｅｄ層と言われるＣｕをスパッタリング法で成膜する工程、及びめっき成膜法（例えば、ＥＣＤ（Electro−Chemical Deposition）めっき成膜法）によってＣｕ膜を成膜する工程、が順次行われ得る。ｓｅｅｄ層は、めっきを行うために必要な、成長の起点となる膜である。また、余剰の金属膜を除去する工程において、配線溝以外の領域に形成されるＣｕ膜を除去する際には、平坦化も考慮して、ＣＭＰ法が用いられることが一般的である。ここで、図示するように、第１の製造方法では、当該配線パターンとして、ビア４０１と電気的に接続される電極４０２が形成される。電極４０２は、その金属面が絶縁膜１２９から露出するように形成される。なお、図示は省略するが、他の絶縁膜１２９内には他の配線パターンが併せて形成されてもよい。
次に、第２基板１１０Ｂと第３基板１１０Ｃとが、ＦｔｏＢで貼り合わされる（図６Ｄ）。第３基板１１０Ｃにおいては、絶縁膜１３３の表面側において電極４０３が露出するように多層配線層１３５が形成されており、第２基板１１０Ｂの裏面側に形成される上記電極４０２と、第３基板１１０Ｃの表面側に形成される当該電極４０３と、がその貼り合わせ面で直接接触するように、第２基板１１０Ｂと第３基板１１０Ｃとが貼り合わされる。その後、熱処理が行われることにより、第２基板１１０Ｂと第３基板１１０Ｃとの間に、両電極４０２、４０３が接合された電極接合構造１５９ｂが形成される。
次に、第１基板１１０Ａの半導体基板１０１が裏面側から薄化される。当該工程では、上記図６Ｂに示す工程と同様に、各種の公知の方法によって薄化処理が行われてよい。そして、薄化された当該半導体基板１０１の裏面上に絶縁膜１０９が形成される。絶縁膜１０９は、例えば、ＳｉＯ２をＣＶＤ法によって成膜することによって形成される。当該絶縁膜１０９上の画素部に対応する領域にＣＦ層１１１及びＭＬアレイ１１３が形成される。これにより、第６の構成例に係る固体撮像装置１ｃが完成する（図６Ｅ）。実際には、後述する図１５Ａ〜図１５Ｊに示す固体撮像装置７ａ〜７ｊのように、固体撮像装置１ｃには、Ｉ／Ｏ部として、パッド開口部１５３又は引き出し線開口部１５５が設けられ得る。
（４−２．第２の製造方法）
第２の製造方法も、第１の製造方法と同様に、後述する図１５Ａ〜図１５Ｊに示す第６の構成例に係る固体撮像装置７ａ〜７ｊの製造方法に対応している。ただし、第２の製造方法は、当該第６の構成例に係る固体撮像装置についての、第１の製造方法とは異なる製造方法に対応する。
図７Ａ〜図７Ｅを参照して、本実施形態の第６の構成例に係る固体撮像装置の他の製造方法について説明する。図７Ａ〜図７Ｅは、本実施形態の第６の構成例に係る固体撮像装置の他の製造方法（第２の製造方法）について説明するための図である。図７Ａ〜図７Ｅは、第６の構成例に係る固体撮像装置の一部領域のｚ軸方向と平行な断面を、当該固体撮像装置の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。
第６の構成例に係る固体撮像装置の他の製造方法では、まず、第１基板１１０Ａと第２基板１１０Ｂとが、ＦｔｏＦで貼り合わされる（図７Ａ）。当該工程により、第１基板１１０Ａと第２基板１１０Ｂとの間に電極接合構造１５９ａが形成される。当該工程は、上述した第１の製造方法に係る図６Ａに示す工程と同様である。ただし、第２の製造方法では、第２基板１１０Ｂにおいてビア４０１は形成されない。
次に、第２基板１１０Ｂの半導体基板１２１が裏面側から薄化される（図７Ｂ）。当該工程は、上述した第１の製造方法に係る図６Ｂに示す工程と同様である。
次に、第２基板１１０Ｂの半導体基板１２１の裏面側に、再配線が形成される（図７Ｃ）。具体的には、半導体基板１２１の裏面側に絶縁膜１２９が形成されるとともに、当該絶縁膜１２９の内部に配線パターンが形成される。このとき、半導体基板１２１の裏面側から、当該半導体基板１２１を貫通するビア４１１が形成され、上記配線パターンにおいては、当該ビア４１１と電気的に接続される電極４１２が形成される。ビア４１１及び電極４１２の形成方法としては、例えばデュアルダマシン法等の、各種の公知の方法が用いられてよい。
後の工程は、上述した第１の製造方法と同様である。具体的には、次に、第２基板１１０Ｂと第３基板１１０Ｃとが、ＦｔｏＢで貼り合わされる（図７Ｄ）。このとき、第２基板１１０Ｂの裏面側に形成される上記電極４１２と、第３基板１１０Ｃの表面側に形成される電極４１３と、がその貼り合わせ面で直接接触するように、第２基板１１０Ｂと第３基板１１０Ｃとが貼り合わされる。その後、熱処理が行われることにより、第２基板１１０Ｂと第３基板１１０Ｃとの間に、両電極４１２、４１３が接合された電極接合構造１５９ｂが形成される。
次に、第１基板１１０Ａの半導体基板１０１が裏面側から薄化される。そして、薄化された当該半導体基板１０１の裏面上に絶縁膜１０９が形成される。絶縁膜１０９は、例えば、ＳｉＯ２をＣＶＤ法によって成膜することによって形成される。当該絶縁膜１０９上の画素部に対応する領域にＣＦ層１１１及びＭＬアレイ１１３が形成される。これにより、第６の構成例に係る固体撮像装置１ｄが完成する（図７Ｅ）。実際には、後述する図１５Ａ〜図１５Ｊに示す固体撮像装置７ａ〜７ｊのように、固体撮像装置１ｄには、Ｉ／Ｏ部として、パッド開口部１５３又は引き出し線開口部１５５が設けられ得る。
（４−３．第３の製造方法）
第３の製造方法は、後述する図１４Ａ〜図１４Ｆに示す第５の構成例に係る固体撮像装置６ａ〜６ｆの製造方法に対応している。図８Ａ〜図８Ｆを参照して、本実施形態の第５の構成例に係る固体撮像装置の製造方法について説明する。図８Ａ〜図８Ｆは、本実施形態の第５の構成例に係る固体撮像装置の製造方法（第３の製造方法）について説明するための図である。図８Ａ〜図８Ｆは、第５の構成例に係る固体撮像装置の一部領域のｚ軸方向と平行な断面を、当該固体撮像装置の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。
第５の構成例に係る固体撮像装置の製造方法では、まず、第１基板１１０Ａと第２基板１１０Ｂとが、ＦｔｏＦで貼り合わされる（図８Ａ）。当該工程により、第１基板１１０Ａと第２基板１１０Ｂとの間に電極接合構造１５９が形成される。当該工程は、上述した第２の製造方法に係る図７Ａに示す工程と同様である。
次に、第２基板１１０Ｂの半導体基板１２１が裏面側から薄化される（図８Ｂ）。当該工程は、上述した第１の製造方法に係る図６Ｂに示す工程及び第２の製造方法に係る図７Ｂに示す工程と同様である。
次に、第２基板１１０Ｂの半導体基板１２１の裏面側に、絶縁膜１２９が形成される（図８Ｃ）。絶縁膜１２９は、例えば、ＳｉＯ２をＣＶＤ法によって成膜することによって形成される。
次に、第２基板１１０Ｂと第３基板１１０Ｃとが、ＦｔｏＢで貼り合わされる（図８Ｄ）。このとき、第１及び第２の製造方法とは異なり、第２基板１１０Ｂの裏面側及び第３基板１１０Ｃの表面側には電極は形成されておらず、第２基板１１０Ｂと第３基板１１０Ｃとの間には電極接合構造は形成されない。
次に、第１基板１１０Ａの半導体基板１０１が裏面側から薄化される（図８Ｅ）。当該工程では、上記図８Ｂに示す工程と同様に、各種の公知の方法によって薄化処理が行われてよい。
次に、第１基板１１０Ａの半導体基板１０１の裏面上に絶縁膜１０９が形成される。絶縁膜１０９は、例えば、ＳｉＯ２をＣＶＤ法によって成膜することによって形成される。その後、当該絶縁膜１０９上から（すなわち、第１基板１１０Ａの裏面側から）、当該第１基板１１０Ａの半導体基板１０１、及び第２基板１１０Ｂを貫通し、第３基板１１０Ｃの多層配線層１３５の所定の配線に至るＴＳＶ４２１が形成される。当該ＴＳＶ４２１は、第１基板１１０Ａの裏面側から、第２基板１１０Ｂの多層配線層１２５内の所定の配線の一部を露出させつつ第３基板１１０Ｃの多層配線層１３５内の所定の配線を露出させるように設けられる１つの貫通孔に、導電材料（図示する例では第１の金属（例えばＣｕ））が埋め込まれた構造を有する。つまり、ＴＳＶ４２１によって、第２基板１１０Ｂの多層配線層１２５内の当該所定の配線と、第３基板１１０Ｃの多層配線層１３５内の当該所定の配線と、が電気的に接続され得る。なお、このように、１つの貫通孔によって複数の基板の配線間を電気的に接続するＴＳＶは、シェアードコンタクトとも呼称される。シェアードコンタクトを用いることにより、比較的簡易な工程で、かつ、比較的小さい面積でＴＳＶ構造を実現することができるというメリットが得られる。
その後、半導体基板１０１の裏面側の絶縁膜１０９上の画素部に対応する領域に、ＣＦ層１１１及びＭＬアレイ１１３が形成される。これにより、第５の構成例に係る固体撮像装置１ｅが完成する（図８Ｆ）。実際には、後述する図１４Ａ〜図１４Ｆに示す固体撮像装置６ａ〜６ｆのように、固体撮像装置１ｄには、Ｉ／Ｏ部として、パッド開口部１５３又は引き出し線開口部１５５が設けられ得る。
なお、図示する例では、ＴＳＶ４２１は、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続する接続構造であるが、ＴＳＶ４２１は、第１基板１１０Ａの多層配線層１０５内の信号線及び電源線と、第３基板１１０Ｃの多層配線層１３５内の信号線及び電源線と、をそれぞれ電気的に接続するように形成されてもよいし、第１基板１１０Ａの多層配線層１０５内の信号線及び電源線と、第２基板１１０Ｂの多層配線層１２５内の信号線及び電源線と、第３基板１１０Ｃの多層配線層１３５内の信号線及び電源線と、をそれぞれ電気的に接続するように形成されてもよい。
（４−４．第４の製造方法）
第４の製造方法は、後述する図１３Ａ〜図１３Ｃに示す第４の構成例に係る固体撮像装置５ａ〜５ｃの製造方法に対応している。図９Ａ〜図９Ｇを参照して、本実施形態の第４の構成例に係る固体撮像装置の製造方法について説明する。図９Ａ〜図９Ｇは、本実施形態の第４の構成例に係る固体撮像装置の製造方法（第４の製造方法）について説明するための図である。図９Ａ〜図９Ｇは、第４の構成例に係る固体撮像装置の一部領域のｚ軸方向と平行な断面を、当該固体撮像装置の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。
第４の構成例に係る固体撮像装置の製造方法では、まず、第２基板１１０Ｂの表面側に支持基板４３１が貼り合わされる（図９Ａ）。
次に、第２基板１１０Ｂの半導体基板１２１が裏面側から薄化される（図９Ｂ）。当該工程では、上記図６Ｂ、図７Ｂ、及び８Ｂに示す工程と同様に、各種の公知の方法によって薄化処理が行われてよい。
次に、第２基板１１０Ｂの半導体基板１２１の裏面側に、絶縁膜１２９が形成される（図９Ｃ）。絶縁膜１２９は、例えば、ＳｉＯ２をＣＶＤ法によって成膜することによって形成される。
次に、第２基板１１０Ｂと第３基板１１０Ｃとが、ＦｔｏＢで貼り合わされた後、第２基板１１０Ｂから支持基板４３１が剥離される（図９Ｄ）。このとき、第３の製造方法と同様に、第２基板１１０Ｂの裏面及び第３基板１１０Ｃの表面側には電極は形成されておらず、第２基板１１０Ｂと第３基板１１０Ｃとの間には電極接合構造１５９は形成されない。
次に、第２基板１１０Ｂの表面側から（すなわち、絶縁膜１２３上から）、ＴＳＶ４３２及び電極４３３、並びにビア４３４及び電極４３５が形成される。ＴＳＶ４３２は、第２基板１１０Ｂの表面側から、当該第２基板１１０Ｂを貫通し、第３基板１１０Ｃの多層配線層１３５の所定の配線に至るビアである。当該ＴＳＶ４３２は、第２基板１１０Ｂの表面側から、第２基板１１０Ｂの多層配線層１２５内の所定の配線の一部を露出させつつ第３基板１１０Ｃの多層配線層１３５内の所定の配線を露出させるように設けられる１つの貫通孔に、導電材料（図示する例では第１の金属（例えばＣｕ））が埋め込まれた構造を有する。つまり、ＴＳＶ４３２によって、第２基板１１０Ｂの多層配線層１２５内の当該所定の配線と、第３基板１１０Ｃの多層配線層１３５内の当該所定の配線と、が電気的に接続され得る。ＴＳＶ４３２は、上述したＴＳＶ４２１と同様に、シェアードコンタクトである。
また、電極４３３は、絶縁膜１２３からその金属面が露出するように、ＴＳＶ４３２と一体的に形成される。つまり、ＴＳＶ４３２及び電極４３３は、当該ＴＳＶ４３２及び当該電極４３３に対応する１つの貫通孔に、導電材料が埋め込まれることによって形成される。当該電極４３３は、最終的に、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士を電気的に接続する電極接合構造１５９を構成し得る。つまり、本構成例では、シェアードコンタクト型のＴＳＶ４３２は、基板の各々に備わる信号線同士及び電源線同士を電気的に接続するビアであるとともに、電極接合構造１５９を構成するビアでもある。
また、電極４３５は、絶縁膜１２３からその金属面が露出するように形成され、ビア４３４は、当該電極４３５と多層配線層１２５内の所定の配線とを電気的に接続するように形成される。当該ビア４３４及び電極４３５は、最終的に、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士を電気的に接続する電極接合構造１５９を構成し得る。なお、ＴＳＶ４３２及び電極４３３、並びにビア４３４及び電極４３５の形成方法としては、例えばデュアルダマシン法等の、各種の公知の方法が用いられてよい。
次に、第１基板１１０Ａと第２基板１１０Ｂとが、ＦｔｏＦで貼り合わされる（図９Ｆ）。第１基板１１０Ａにおいては、絶縁膜１０３の表面側から電極４３６、４３７が露出するように多層配線層１０５が形成されており、第１基板１１０Ａの表面側に形成される当該電極４３６、４３７と、第２基板１１０Ｂの表面側に形成される上記電極４３３、４３５と、がその貼り合わせ面で直接接触するように、第１基板１１０Ａと第２基板１１０Ｂとが貼り合わされる。その後、熱処理が行われることにより、第１基板１１０Ａと第２基板１１０Ｂとの間に、これらの電極４３３、４３５、４３６、４３７が接合された電極接合構造１５９が形成される。
次に、第１基板１１０Ａの半導体基板１０１が裏面側から薄化される。当該工程では、上記図９Ｂに示す工程と同様に、各種の公知の方法によって薄化処理が行われてよい。そして、薄化された当該半導体基板１０１の裏面上に絶縁膜１０９が形成される。絶縁膜１０９は、例えば、ＳｉＯ２をＣＶＤ法によって成膜することによって形成される。当該絶縁膜１０９上の画素部に対応する領域にＣＦ層１１１及びＭＬアレイ１１３が形成される。これにより、第４の構成例に係る固体撮像装置１ｆが完成する（図９Ｇ）。実際には、後述する図１３Ａ〜図１３Ｃに示す固体撮像装置５ａ〜５ｃのように、固体撮像装置１ｆには、Ｉ／Ｏ部として、パッド開口部１５３又は引き出し線開口部１５５が設けられ得る。
（４−５．まとめ）
以上、本実施形態に係る固体撮像装置についての、いくつかの製造方法について説明した。ここで、以上説明した第１〜４の製造方法によって製造された固体撮像装置１ｃ〜１ｆは、いずれも、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士を電気的に接続する接続構造として、電極接合構造１５９を有する。ただし、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続する接続構造としては、固体撮像装置１ｃ、１ｄと、固体撮像装置１ｅ、１ｆと、で、異なる接続構造を有する。具体的には、固体撮像装置１ｃ、１ｄは、接続構造として、第２基板１１０Ｂと第３基板１１０Ｃとの間にも、更に、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続する電極接合構造１５９ｂを有する。一方、固体撮像装置１ｃ、１ｄは、接続構造として、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するシェアードコンタクト型のＴＳＶ４２１、４３２を有する。
固体撮像装置１ｃ、１ｄでは、電極接合構造１５９ｂを形成するための工程が必要となるため、固体撮像装置１ｅ、１ｆよりも、工程数が増加する傾向がある。従って、工程数を削減し、製造コストを低減させる観点からは、固体撮像装置１ｅ、１ｆを製造し得る、第３又は第４の製造方法を採用することが好ましい。特に、固体撮像装置１ｅを第３の製造方法によって製造する際には、３つの基板１１０Ａ、１１０Ｂ、１１０Ｃを積層した後に、一括してＴＳＶ４２１を形成するため、工程数を大幅に低減することができる。
一方、第３の製造方法では、ＴＳＶ４２１は、第１基板１１０Ａの半導体基板１０１（例えばＳｉ基板）の裏面側から形成される。従って、半導体基板１０１を透過してアライメントを取る必要があるため、技術的な難易度が高い。また、上述した手順例では、ＣＦ層１１１及びＭＬアレイ１１３を形成する前にＴＳＶ４２１が形成されていたが、ＣＦ層１１１及びＭＬアレイ１１３を形成した後にＴＳＶ４２１を形成する場合には、樹脂材料によって形成され得るこれらの構成を破損しないように、所定の温度制約下で当該ＴＳＶ４２１を形成する必要があるため、技術的な難易度は上がる。
これに対して、第４の製造方法では、ＴＳＶ４３２は、第２基板１１０Ｂの表面側から形成される。従って、上記のようなアライメントに関する問題は生じない。また、ＴＳＶ４３２は、第１基板１１０Ａが貼り合わされる前に形成されるから、上述した温度制約の問題も生じない。このように、第４の製造方法は、第３の製造方法に比べて、より技術的な難易度が低い製造方法であると言える。
ここで、第１の製造方法によって製造された固体撮像装置１ｃ、及び第２の製造方法によって製造された固体撮像装置１ｄは、最終的な構造としては、略同様の構造を有する。ただし、両者は、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するための電極接合構造１５９ｂを構成する、第２基板１１０Ｂの半導体基板１２１を貫通して設けられるビア４０１、４１１（すなわち、ＴＳＶ４０１、４１１）の形成方法が異なる。
具体的には、第１の製造方法では、第２基板１１０Ｂを作成する際に、予め半導体基板１２１の表面側から所定の深さに達するビア４０１が形成される。一方、第２の製造方法では、第１基板１１０Ａと第２基板１１０Ｂとを貼り合わせた後に、第２基板１１０Ｂの半導体基板１２１の裏面側から、ビア４１１が形成される。
第２の製造方法では、上述した第３の製造方法と同様に、半導体基板１２１を透過してアライメントを取る必要があるため、技術的な難易度が高くなることが懸念される。一方、第１の製造方法では、第１基板１１０Ａと第２基板１１０Ｂとを貼り合わせる前に、予めビア４０１が形成されるため、このようなアライメントに関する問題は生じない。従って、第１の製造方法は、第２の製造方法に比べて、より技術的な難易度が低い製造方法であると言える。
本実施形態に係る固体撮像装置を製造する際に、いずれの方法を用いるかは、以上説明したメリット及びデメリットを考慮して、適宜決定されてよい。なお、本実施形態に係る固体撮像装置の製造方法は、以上説明したものに限定されず、他の方法であってもよい。本実施形態に係る固体撮像装置は、各種の公知の方法によって製造されてよい。
（５．固体撮像装置の構成のバリエーション）
本実施形態に係る固体撮像装置の、接続構造が異なる他の構成例について説明する。なお、以下に説明する各固体撮像装置の構成は、図１に示す固体撮像装置１の構成の一部を変更したものに対応する。従って、図１を参照して既に説明している構成については、その詳細な説明を省略する。また、以下に説明する各固体撮像装置の概略構成を示す各図面については、図面が煩雑になることを避けるために、図１では付していた一部の符号を省略している。また、図１及び以下の各図面について、同一の種類のハッチングを付している部材は、同一の材料によって形成されていることを表す。
ここでは、本実施形態に係る固体撮像装置を、１０個のカテゴリ（第１の構成例〜第１０の構成例）に分類する。
本実施形態に係る固体撮像装置は、いずれの構成においても、図１に示す固体撮像装置１のように、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士を電気的に接続する接続構造として、電極接合構造１５９（第１基板１１０Ａ及び第２基板１１０Ｂの貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している構造）が少なくとも存在する。固体撮像装置では、第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士の全てが電気的に接続される必要があるから、当該固体撮像装置には、上記電極接合構造１５９以外に、第１基板１１０Ａ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するための接続構造、及び／又は第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するための接続構造が設けられ得る。本実施形態では、これらの接続構造の具体的な構造の種類に応じて、固体撮像装置を１０個のカテゴリに分類する。
第１の構成例（図１０Ａ〜図１０Ｅ）は、接続構造として、この第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９は設けられるが、後述するツインコンタクト型又はシェアードコンタクト型のＴＳＶ１５７、及び他の電極接合構造１５９（すなわち、第２基板１１０Ｂと第３基板１１０Ｃとの間に設けられる電極接合構造１５９）が存在しない構成例である。そのため、第１の構成例に係る固体撮像装置では、第１基板１１０Ａ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士の電気的な接続、及び／又は第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士の電気的な接続は、Ｉ／Ｏ部を介して実現される。つまり、第１の構成例に係る固体撮像装置では、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられた電極接合構造１５９とともに、他の接続構造として、第１基板１１０Ａ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続し得るパッド１５１、及び／又は第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続し得るパッド１５１が設けられる。なお、図１に示す固体撮像装置１も、第１の構成例に含まれる。
第２の構成例（図１１Ａ〜図１１Ｅ）は、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９とともに、他の接続構造として、後述するツインコンタクト型の２層間のＴＳＶ１５７が設けられた構成例である。ここで、ツインコンタクトとは、所定の配線を露出させる第１の貫通孔と、当該所定の配線とは異なる他の配線を露出させる当該第１の貫通孔とは異なる第２の貫通孔と、に導電材料が埋め込まれた構造、又は当該第１及び第２の貫通孔の内壁に導電材料が成膜された構造、を有するビアのことをいう。また、本明細書において、２層間のＴＳＶとは、第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃのうち、隣り合う２つの基板の各々に設けられた信号線同士及び電源線同士を電気的に接続し得るように設けられるＴＳＶのことを意味する。
第３の構成例（図１２Ａ〜図１２Ｋ）は、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９とともに、他の接続構造として、後述するツインコンタクト型の３層間のＴＳＶ１５７が設けられた構成例である。なお、本明細書において、３層間のＴＳＶとは、第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃの全てに跨って延在するＴＳＶのことを意味する。第１基板１１０Ａの裏面側から第３基板１１０Ｃに向かって形成されるツインコンタクト型の３層間のＴＳＶ１５７は、その構造上、第１基板１１０Ａ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士、又は第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続し得る。また、第３基板１１０Ｃの裏面側から第１基板１１０Ａに向かって形成されるツインコンタクト型の３層間のＴＳＶ１５７は、その構造上、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士、又は第１基板１１０Ａ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続し得る。
第４の構成例（図１３Ａ〜図１３Ｃ）は、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９とともに、他の接続構造として、後述するシェアードコンタクト型の２層間のＴＳＶ１５７が設けられた構成例である。ここで、シェアードコンタクトとは、一の基板内の所定の配線の一部を露出させつつ他の基板内の所定の配線を露出させるように設けられる１つの貫通孔に、導電材料が埋め込まれた構造、又は当該貫通孔の内壁に導電材料が成膜された構造、を有するビアのことをいう。上述した図８Ｆ及び図９Ｇに示すＴＳＶ４２１、４３２は、導電材料が埋め込まれたタイプのシェアードコンタクトである。
例えば、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士を電気的に接続するシェアードコンタクト型のＴＳＶ１５７を、当該第１基板１１０Ａの裏面側から形成する場合であれば、まず、当該第１基板１１０Ａの多層配線層１０５内において所定の間隔を有して並べられて配置される２本の同電位配線と、当該第２基板１１０Ｂの多層配線層１２５内において第１基板１１０Ａの多層配線層１０５内の当該２本の同電位配線の間のスペースの直下に位置する配線と、に対して、当該第１基板１１０Ａの裏面側から、当該２本の同電位配線の間のスペースよりも大きい径を有する貫通孔が、ドライエッチングにより当該２本の同電位配線の直上から形成される。この際、当該大きい径を有する貫通孔は、当該２本の同電位配線を露出させないように形成される。次に、フォトリソグラフィー及びドライエッチングにより、当該２本の同電位配線の間のスペースよりも小さい径を有する貫通孔が、当該２本の同電位配線の間のスペースの直下に位置する第２基板１１０Ｂの多層配線層１２５内の配線を露出させるように形成される。次に、エッチバックによって、大きい径を有する貫通孔を成長させることにより、第１基板１１０Ａの多層配線層１０５内の当該２本の同電位配線の一部を露出させる。以上の工程により、結果として、貫通孔は、第１基板１１０Ａの多層配線層１０５内の２本の同電位配線の一部を露出させつつ、当該２本の配線の間のスペースの直下に位置する第２基板１１０Ｂの多層配線層１２５内の配線を露出させる形状を有することとなる。そして、かかる貫通孔に対して導電材料を埋め込むことにより、又は当該貫通孔の内壁に導電材料を成膜することにより、シェアードコンタクト型のＴＳＶ１５７が形成され得る。かかる方法によれば、大きい径を有する貫通孔及び小さい径を有する貫通孔を形成する際に、２本の同電位配線に対するドライエッチングが行われないため、当該２本の同電位配線の角が削れてしまう事態や、コンタミネーションの発生を抑制することができる。従って、より信頼性の高い固体撮像装置１が実現され得る。
なお、上記の例では、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士を電気的に接続するシェアードコンタクト型のＴＳＶ１５７を当該第１基板１１０Ａの裏面側から形成する場合について説明したが、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するシェアードコンタクト型のＴＳＶ１５７を当該第２基板１１０Ｂの表面側から又は当該第３基板１１０Ｃの裏面側から形成する場合や、後述するシェアードコンタクト型の３層間のＴＳＶ１５７を第１基板１１０Ａの裏面側から又は第３基板１１０Ｃの裏面側から形成する場合も、同様である。また、上記の例では、所定の間隔を有して並べられて配置される２本の配線の間のスペースを通過するように貫通孔が設けられていたが、例えば、開口を有するリング形状の配線を形成し、当該配線の開口を通過するように貫通孔が設けられてもよい。
また、上記の方法とは異なる方法によってシェアードコンタクト型のＴＳＶ１５７を形成することも可能である。例えば、上記と同様に、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士を電気的に接続するシェアードコンタクト型のＴＳＶ１５７を、当該第１基板１１０Ａの裏面側から形成する場合において、第１基板１１０Ａの裏面側から、当該第１基板１１０Ａの多層配線層１０５内の２本の同電位配線の間のスペースよりも大きい径を有する貫通孔を、ドライエッチングにより当該２本の同電位配線の直上から形成する際に、当該２本の同電位配線を露出させないようにドライエッチングを途中で止めるのではなく、当該２本の同電位配線の一部を露出させつつそのままドライエッチングを継続してもよい。この場合、当該２本の同電位配線を構成する導電材料（例えばＣｕ）と、絶縁膜１０３を構成する絶縁材料（例えばＳｉＯ２）とのエッチングの選択比により、当該貫通孔については、当該２本の同電位配線についてはエッチングがほとんど進まず、当該２本の同電位配線の間のスペースにおいては絶縁膜１０３に対するエッチングが進行し得る。従って、結果的に、当該貫通孔は、第１基板１１０Ａの多層配線層１０５内の２本の配線の一部を露出させつつ、当該２本の配線の間のスペースの直下に位置する第２基板１１０Ｂの多層配線層１２５内の配線を露出させる形状を有することとなる。このようにして形成された貫通孔に対して導電材料を埋め込むことにより、又は当該貫通孔の内壁に導電材料を成膜することにより、シェアードコンタクト型のＴＳＶ１５７が形成されてもよい。
また、シェアードコンタクト型のＴＳＶ１５７は、必ずしも、２本の同電位配線の間のスペース、又はリング形状の配線の開口を通過するように設けられなくてもよい。例えば、貫通孔を形成する際に、より上層に位置する配線（上記の例であれば第１基板１１０Ａの多層配線層１０５内の配線）は、１本の配線であってもよい。具体的には、例えば、上記と同様に、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士を電気的に接続するシェアードコンタクト型のＴＳＶ１５７を、当該第１基板１１０Ａの裏面側から形成する場合であれば、第１基板１１０Ａの多層配線層１０５内の１本の配線の一部を露出させつつ、第２基板１１０Ｂの多層配線層１２５内の配線を露出させる形状を有するように、貫通孔が形成されてもよい。そして、当該貫通孔に対して導電材料を埋め込むことにより、又は当該貫通孔の内壁に導電材料を成膜することにより、シェアードコンタクト型のＴＳＶ１５７が形成されてもよい。ただし、この形態においては、より上層の配線が１本であることにより、上述したより上層の配線が２本である場合、又は開口を有するリング形状である場合に比べて、例えばアライメントのずれ等により、より上層の配線が露出しないように貫通孔が形成されてしまい、コンタクト不良が生じやすくなることが懸念される。従って、かかる配線が１本である形態は、ＴＳＶ１５７と当該１本の配線とのコンタクト性が確保され得るように、貫通孔と当該１本の配線との重なりに十分なマージンを取ることができる場合に適用されることが好ましい。
第５の構成例（図１４Ａ〜図１４Ｆ）は、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９とともに、他の接続構造として、後述するシェアードコンタクト型の３層間のＴＳＶ１５７が設けられた構成例である。シェアードコンタクト型の３層間のＴＳＶ１５７は、その構造上、第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃのうちの少なくともいずれか２つの基板に設けられた信号線同士及び電源線同士を電気的に接続し得る。
第６の構成例（図１５Ａ〜図１５Ｊ）は、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９とともに、他の接続構造として、第２基板１１０Ｂと第３基板１１０Ｃとの間に更に電極接合構造１５９が設けられた構成例である。なお、本明細書では、第６の構成例のように、２つの貼り合わせ面の両方に電極接合構造１５９が存在する場合には、第１基板１１０Ａと第２基板１１０Ｂとの間に存在するものを電極接合構造１５９ａと記載し、第２基板１１０Ｂと第３基板１１０Ｃとの間に存在するものを電極接合構造１５９ｂと記載して両者を区別する。
第７の構成例（図１６Ａ〜図１６Ｆ）は、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９ａとともに、他の接続構造として、第２基板１１０Ｂと第３基板１１０Ｃとの間に設けられる電極接合構造１５９ｂと、後述するツインコンタクト型の２層間のＴＳＶ１５７が、設けられた構成例である。
第８の構成例（図１７Ａ〜図１７Ｌ）は、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９ａとともに、他の接続構造として、第２基板１１０Ｂと第３基板１１０Ｃとの間に設けられる電極接合構造１５９ｂと、後述するツインコンタクト型の３層間のＴＳＶ１５７が、設けられた構成例である。
第９の構成例（図１８Ａ〜図１８Ｃ）は、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９ａとともに、他の接続構造として、第２基板１１０Ｂと第３基板１１０Ｃとの間に設けられる電極接合構造１５９ｂと、後述するシェアードコンタクト型の２層間のＴＳＶ１５７が、設けられた構成例である。
第７の構成例（図１９Ａ〜図１９Ｆ）は、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９ａとともに、他の接続構造として、第２基板１１０Ｂと第３基板１１０Ｃとの間に設けられる電極接合構造１５９ｂと、後述するシェアードコンタクト型の３層間のＴＳＶ１５７が、設けられた構成例である。
以下、第１〜第１０の構成例について順に説明する。なお、以下の各図では、本実施形態に係る固体撮像装置が少なくとも有する接続構造の例を示している。以下の各図に示す構成は、本実施形態に係る固体撮像装置が、図示する接続構造しか有しないことを意味するものではなく、当該固体撮像装置は、図示する接続構造以外の接続構造も適宜有し得る。また、以下の各図の説明において、第１金属配線層は例えばＣｕ配線層であり、第２金属配線層は例えばＡｌ配線層である。
（５−１．第１の構成例）
図１０Ａ〜図１０Ｅは、本実施形態の第１の構成例に係る固体撮像装置の概略構成を示す縦断面図である。本実施形態に係る固体撮像装置は、図１０Ａ〜図１０Ｅに示す構成を有し得る。
図１０Ａに示す固体撮像装置２ａは、接続構造として、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９と、第１基板１１０Ａの多層配線層１０５内に設けられるパッド１５１、及び当該パッド１５１を露出させるパッド開口部１５３ａと、第３基板１１０Ｃの多層配線層１３５内に設けられるパッド１５１、及び当該パッド１５１を露出させるパッド開口部１５３ｂと、を有する。電極接合構造１５９によって、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士が電気的に接続される。また、パッド１５１、及びパッド開口部１５３ａ、１５３ｂによって、第１基板１１０Ａ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士が電気的に接続され得る。
図１０Ｂに示す固体撮像装置２ｂは、接続構造として、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９と、第１基板１１０Ａの多層配線層１０５内の所定の配線を引き出す引き出し線開口部１５５ａと、第３基板１１０Ｃの多層配線層１３５内の所定の配線を引き出す引き出し線開口部１５５ｂと、第１基板１１０Ａの裏面側の面上に配置され、これら引き出し線開口部１５５ａ、１５５ｂを構成する導電材料によって当該所定の配線と電気的に接続されるパッド１５１と、を有する。
ここで、引き出し線開口部１５５ａ、１５５ｂとは、基板１１０Ａ、１１０Ｂ、１１０Ｃ内の所定の配線（図示する例では第１基板１１０Ａ及び第３基板１１０Ｃ内の所定の配線）を外部に引き出すための開口部である。引き出し線開口部１５５ａ、１５５ｂは、その引き出す対象である配線を露出させるように形成される開口部の内壁に、導電材料（例えばＷ）が成膜された構造を有する。この導電材料からなる膜は、引き出し線開口部１５５ａ、１５５ｂの内部から、図示するように、第１基板１１０Ａの裏面側の面上にまで延設される。パッド１５１は、この延設された導電材料からなる膜上に形成されており、当該導電材料からなる膜によって、引き出し線開口部１５５ａ、１５５ｂによって引き出された基板内の配線と電気的に接続される。図１０Ｂに示す構成では、引き出し線開口部１５５ａ、１５５ｂは、第１基板１１０Ａの多層配線層１０５内、及び第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線を引き出すように構成されている。なお、引き出し線開口部１５５において、開口部の内壁に成膜される導電材料は、Ｗに限定されず、当該導電材料としては、各種の公知の導電材料が用いられてよい。
本明細書では、図１０Ｂに示すように、引き出し線開口部１５５ａ、１５５ｂによって引き出された配線に、第１基板１１０Ａの裏面側に配置されたパッド１５１が電気的に接続されている構造を、引き出しパッド構造とも呼称する。また、本明細書では、引き出しパッド構造に対応して、例えば図１０Ａに示すような基板内に形成されているパッド１５１に対してパッド開口部１５３ａが設けられた構造を、埋め込みパッド構造とも呼称する（図１に示す構造も埋め込みパッド構造である）。引き出しパッド構造は、埋め込みパッド構造において基板内に形成されているパッド１５１を、基板の外（第１基板１１０Ａの裏面側の面上）に引き出した構造であると言える。なお、本明細書では、図６Ｄに示すように図中に引き出し線開口部１５５が複数存在する場合に、便宜的に、引き出し線開口部１５５ａ、引き出し線開口部１５５ｂ、・・・と、符号の末尾にそれぞれ異なるアルファベットを付すことにより、これら複数の引き出し線開口部１５５を区別することとする。
また、図１０Ｂに示す構成では、２つの引き出し線開口部１５５ａ、１５５ｂによって引き出された配線のそれぞれが、同一のパッド１５１に電気的に接続されている。ただし、本実施形態はかかる例に限定されず、各引き出し線開口部１５５ａ、１５５ｂによって引き出された配線のそれぞれに対応するように、複数のパッド１５１が設けられてもよい。
図１０Ｃに示す固体撮像装置２ｃは、図１０Ｂに示す固体撮像装置２ｂに対して、引き出しパッド構造の構成が変更されたものに対応する。具体的には、図１０Ｃに示す構成では、第３基板１１０Ｃの多層配線層１３５内の所定の配線に対する引き出し線開口部１５５が１つだけ設けられる。また、図１０Ｃに示す構成では、第３基板１１０Ｃの多層配線層１３５内に第２金属配線層が設けられており、引き出し線開口部１５５は、この第２金属配線層の所定の配線を引き出すように構成されている。
図１０Ｄに示す固体撮像装置２ｄは、図１０Ｃに示す固体撮像装置２ｃに対して、パッド１５１の配置が変更されたものに対応する。具体的には、図１０Ｃに示す固体撮像装置２ｃでは、引き出し線開口部１５５を構成する導電材料を第１基板１１０Ａの裏面側の面上にまで延設し、その延設された導電材料からなる膜上にパッド１５１が形成されていたが、固体撮像装置２ｄでは、引き出し線開口部１５５とは関わりなく他の目的で第１基板１１０Ａ内に延設されている導電材料膜５０１上にパッド１５１を形成する。そして、引き出し線開口部１５５を構成する導電材料と、当該導電材料膜５０１とを電気的に接続させることにより、引き出し線開口部１５５によって引き出される配線と、パッド１５１とを電気的に接続する。
例えば、第１基板１１０Ａの画素部には、隣接する画素間での光の漏れ込みを抑制するために、ＣＦと半導体基板１０１の裏面との間（すなわち、ＣＦと半導体基板１０１の拡散層のＰＤとの間）に、各画素に対応する部分が開口された金属材料からなる遮光膜が設けられ得る（画素は２次元状に配列されるから、画素部においては、遮光膜を構成する金属材料が画素間にのみ存在する、すなわち格子状に存在することとなる）。当該金属材料としては、例えばＷが用いられ得る。
図１０Ｄに示す構成例では、この遮光膜を構成する金属材料を、チップ外周のＩ／Ｏ部が形成される位置にまで延設させ、上述した導電材料膜５０１として機能させる（図示は省略しているが、図１０Ｄ及び後述する図１０Ｅでは、画素部にも遮光膜として機能する導電材料膜５０１が存在している）。このとき、画素部以外の領域については、導電材料膜５０１（すなわち、遮光膜）の上に、当該導電材料膜５０１を露出させないように、絶縁性を有する樹脂材料によって構成される樹脂膜５０３が成膜される。樹脂膜５０３の材料は限定されないが、例えば、樹脂膜５０３は、ＣＦと同じ材料によって形成され得る。この場合、ＣＦ層１１１と同時に樹脂膜５０３の形成を行うことができるため、工程を簡略化することができる。
パッド１５１は、その底部が導電材料膜５０１と接するように、樹脂膜５０３に埋め込まれて形成される。そして、引き出し線開口部１５５は、その開口部の側壁において、当該側壁に成膜される導電材料と導電材料膜５０１とが接触し得るように形成される。これにより、引き出し線開口部１５５によって引き出される配線と、パッド１５１とが、電気的に接続される。なお、図１０Ｄに示す構成では、引き出し線開口部１５５は、第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線を引き出すように構成されている。
図１０Ｅに示す固体撮像装置２ｅは、図１０Ｄに示す固体撮像装置２ｄに対して、パッド１５１の配置が変更されたものに対応する。具体的には、固体撮像装置２ｅにおいても、固体撮像装置２ｄと同様に、導電材料膜５０１を介して、引き出し線開口部１５５によって引き出される配線と、パッド１５１とが電気的に接続されるが、固体撮像装置２ｅでは、引き出し線開口部１５５を構成する導電材料が、当該導電材料膜５０１の上に、当該導電材料膜５０１と接するように延設され、その延設された導電材料からなる膜の上に、パッド１５１が形成される。つまり、図１０Ｅに示す引き出しパッド構造は、図示するように、引き出し線開口部１５５を構成する導電材料、及びパッドが、樹脂膜５０３の内部に埋め込まれた構造を有する。なお、図１０Ｅに示す構成では、引き出し線開口部１５５は、第３基板１１０Ｃの多層配線層１３５内の第２金属配線層の所定の配線を引き出すように構成されている。
なお、本明細書では、図１０Ｄ及び図１０Ｅに示すような、パッド１５１が第１基板１１０Ａの裏面側の面上において膜内に埋め込まれている引き出しパッド構造のことを、埋め込み型の引き出しパッド構造ともいう。埋め込み型の引き出しパッド構造は、後述する１１Ｅに示す構成のように、絶縁膜１０９内にパッド１５１が埋め込まれた構造も含む。また、これに対応して、図１０Ｂ及び図１０Ｃに示すような、パッド１５１が第１基板１１０Ａの裏面側の面上において膜内に埋め込まれずに配置される引き出しパッド構造のことを、非埋め込み型の引き出しパッド構造ともいう。
ここで、図示は省略しているが、図１０Ｃ〜図１０Ｅに示す構成では、図示する引き出しパッド構造以外に、第１基板１１０Ａ及び／又は第２基板１１０Ｂにおいて、埋め込みパッド構造及び／又は引き出しパッド構造が設けられている。これらの構造によって、第１基板１１０Ａ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士、及び／又は第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士が電気的に接続され得ることとなる。
また、他の図面では図示を省略しているが、本実施形態に係る固体撮像装置には、いずれも、図１０Ｄ及び図１０Ｅに示すように、遮光膜として機能し得る導電材料膜５０１が設けられ得る。
（５−２．第２の構成例）
図１１Ａ〜図１１Ｅは、本実施形態の第２の構成例に係る固体撮像装置の概略構成を示す縦断面図である。本実施形態に係る固体撮像装置は、図１１Ａ〜図１１Ｅに示す構成を有し得る。
図１１Ａに示す固体撮像装置３ａは、接続構造として、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９と、ツインコンタクト型の２層間のＴＳＶ１５７と、第２基板１１０Ｂに対する埋め込みパッド構造（すなわち、第２基板１１０Ｂの多層配線層１２５内に設けられるパッド１５１、及び当該パッド１５１を露出させるパッド開口部１５３）と、を有する。電極接合構造１５９によって、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士が電気的に接続される。また、ＴＳＶ１５７は、第２基板１１０Ｂの表面側から第３基板１１０Ｃに向かって、当該第２基板１１０Ｂ及び当該第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するように設けられる。なお、図１１Ａに示す構成では、ＴＳＶ１５７によって、第２基板１１０Ｂの多層配線層１２５内の第２金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第２金属配線層の所定の配線と、が電気的に接続されている。
図１１Ｂに示す固体撮像装置３ｂは、図１１Ａに示す固体撮像装置３ａに対して、ツインコンタクト型の２層間のＴＳＶ１５７によって電気的に接続される配線の種類（材料）が変更されたものに対応する。具体的には、図１１Ｂに示す構成では、ＴＳＶ１５７によって、第２基板１１０Ｂの多層配線層１２５内の第２金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１１Ｃに示す固体撮像装置３ｃは、図１１Ａに示す固体撮像装置３ａに対して、埋め込みパッド構造、及びツインコンタクト型の２層間のＴＳＶ１５７によって電気的に接続される配線の種類が変更されたものに対応する。具体的には、図１１Ｃに示す構成では、埋め込みパッド構造に代えて、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する非埋め込み型の引き出しパッド構造（すなわち、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する引き出し線開口部１５５、及び第１基板１１０Ａの裏面側の面上のパッド１５１）が設けられる。また、図１１Ｃに示す構成では、ＴＳＶ１５７によって、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第２金属配線層の所定の配線と、が電気的に接続されている。
図１１Ｄに示す固体撮像装置３ｄは、図１１Ｃに示す固体撮像装置３ｃに対して、ツインコンタクト型の２層間のＴＳＶ１５７によって電気的に接続される配線の種類が変更されたものに対応する。具体的には、図１１Ｄに示す構成では、ＴＳＶ１５７によって、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１１Ｅに示す固体撮像装置３ｅは、図１１Ｄに示す固体撮像装置３ｄに対して、引き出しパッド構造の構成が変更されたものに対応する。具体的には、図１１Ｅに示す構成では、引き出しパッド構造として、引き出し線開口部１５５を構成する導電材料からなる膜、及び当該膜上に形成されるパッド１５１が、ともに、絶縁膜１０９内に埋め込まれた埋め込み型の引き出しパッド構造が設けられる。
なお、図１１Ａ〜図１１Ｅに示す各構成において、ツインコンタクト型の２層間のＴＳＶ１５７が接続される配線の種類は限定されない。当該ＴＳＶ１５７は、第１金属配線層の所定の配線に接続されてもよいし、第２金属配線層の所定の配線に接続されてもよい。例えば、図１１Ｅに示す構成において、ＴＳＶ１５７が接続される配線の一方又は両方が、第２金属配線層の所定の配線に変更されてもよい。また、各多層配線層１０５、１２５、１３５は、第１金属配線層のみによって構成されてもよいし、第２金属配線層のみによって構成されてもよいし、その両方が混在するように構成されてもよい。
また、図１１Ａ〜図１１Ｅに示す各構成では、ＴＳＶ１５７は、第２基板１１０Ｂの表面側から第３基板１１０Ｃに向かって形成されていたが、本実施形態はかかる例に限定されない。ＴＳＶ１５７は、第３基板１１０Ｃの裏面側から第２基板１１０Ｂに向かって形成されてもよい。
（５−３．第３の構成例）
図１２Ａ〜図１２Ｋは、本実施形態の第３の構成例に係る固体撮像装置の概略構成を示す縦断面図である。本実施形態に係る固体撮像装置は、図１２Ａ〜図１２Ｋに示す構成を有し得る。
図１２Ａに示す固体撮像装置４ａは、接続構造として、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９と、ツインコンタクト型の３層間のＴＳＶ１５７と、第２基板１１０Ｂに対する埋め込みパッド構造（すなわち、第２基板１１０Ｂの多層配線層１２５内に設けられるパッド１５１、及び当該パッド１５１を露出させるパッド開口部１５３）と、を有する。電極接合構造１５９によって、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士が電気的に接続される。また、ＴＳＶ１５７は、第１基板１１０Ａの裏面側から形成され、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するように設けられる。なお、図１２Ａに示す構成では、ＴＳＶ１５７によって、第２基板１１０Ｂの多層配線層１２５内の第２金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第２金属配線層の所定の配線と、が電気的に接続されている。
図１２Ｂに示す固体撮像装置４ｂは、図１２Ａに示す固体撮像装置４ａに対して、ツインコンタクト型の３層間のＴＳＶ１５７の構造が変更されたものに対応する。具体的には、図１２Ｂに示す構成では、ＴＳＶ１５７は、第１基板１１０Ａ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するように設けられる。また、図１２Ｂに示す構成では、ＴＳＶ１５７によって、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第２金属配線層の所定の配線と、が電気的に接続されている。
図１２Ｃに示す固体撮像装置４ｃは、図１２Ａに示す固体撮像装置４ａに対して、埋め込みパッド構造、及びツインコンタクト型の３層間のＴＳＶ１５７によって電気的に接続される配線の種類が変更されたものに対応する。具体的には、図１２Ｃに示す構成では、埋め込みパッド構造に代えて、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する非埋め込み型の引き出しパッド構造（すなわち、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する引き出し線開口部１５５、及び第１基板１１０Ａの裏面側の面上のパッド１５１）が設けられる。また、図１２Ｃに示す構成では、ＴＳＶ１５７によって、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第２金属配線層の所定の配線と、が電気的に接続されている。
図１２Ｄに示す固体撮像装置４ｄは、図１２Ｃに示す固体撮像装置４ｃに対して、ツインコンタクト型の３層間のＴＳＶ１５７の構造が変更されたものに対応する。具体的には、図１２Ｄに示す構成では、ＴＳＶ１５７は、第１基板１１０Ａ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するように設けられる。また、図１２Ｄに示す構成では、ＴＳＶ１５７によって、第１基板１１０Ａの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第２金属配線層の所定の配線と、が電気的に接続されている。
図１２Ｅに示す固体撮像装置４ｅは、図１２Ｃに示す固体撮像装置４ｃに対して、引き出しパッド構造の構成、及びツインコンタクト型の３層間のＴＳＶ１５７によって電気的に接続される配線の種類が変更されたものに対応する。具体的には、図１２Ｅに示す構成では、引き出しパッド構造として、非埋め込み型の引き出しパッド構造に代えて埋め込み型の引き出しパッド構造が設けられる。また、図１２Ｅに示す構成では、ＴＳＶ１５７によって、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１２Ｆに示す固体撮像装置４ｆは、図１２Ｄに示す固体撮像装置４ｄに対して、引き出しパッド構造の構成、及びツインコンタクト型の３層間のＴＳＶ１５７によって電気的に接続される配線の種類が変更されたものに対応する。具体的には、図１２Ｆに示す構成では、引き出しパッド構造として、非埋め込み型の引き出しパッド構造に代えて埋め込み型の引き出しパッド構造が設けられる。また、図１２Ｆに示す構成では、ＴＳＶ１５７によって、第１基板１１０Ａの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１２Ｇに示す固体撮像装置４ｇは、図１２Ａに示す固体撮像装置４ａに対して、ツインコンタクト型の３層間のＴＳＶ１５７の構造が変更されたものに対応する。具体的には、図１２Ｇに示す構成では、ＴＳＶ１５７は、第３基板１１０Ｃの裏面側から、第１基板１１０Ａ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するように設けられる。なお、図１２Ｇに示す構成では、ＴＳＶ１５７によって、第１基板１１０Ａの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１２Ｈに示す固体撮像装置４ｈは、図１２Ｇに示す固体撮像装置４ｇに対して、埋め込みパッド構造が変更されたものに対応する。具体的には、図１２Ｈに示す構成では、埋め込みパッド構造に代えて、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する非埋め込み型の引き出しパッド構造が設けられる。
図１２Ｉに示す固体撮像装置４ｉは、図１２Ｈに示す固体撮像装置４ｈに対して、第３基板１１０Ｃの多層配線層１３５の構成が変更されたものに対応する。具体的には、上記図１２Ｈに示す構成では、多層配線層１３５は、第１金属配線層、及び第２金属配線層が混在して構成されているが、図１２Ｉに示す構成では、多層配線層１３５は、第１金属配線層のみによって構成される。
図１２Ｊに示す固体撮像装置４ｊは、図１２Ｈに示す固体撮像装置４ｈに対して、引き出しパッド構造の構成が変更されたものに対応する。具体的には、上記図１２Ｊに示す構成では、引き出しパッド構造として、非埋め込み型の引き出しパッド構造に代えて埋め込み型の引き出しパッド構造が設けられる。
図１２Ｋに示す固体撮像装置４ｋは、図１２Ｊに示す固体撮像装置４ｊに対して、第３基板１１０Ｃの多層配線層１３５の構成が変更されたものに対応する。具体的には、上記図１２Ｊに示す構成では、多層配線層１３５は、第１金属配線層、及び第２金属配線層が混在して構成されているが、図１２Ｋに示す構成では、多層配線層１３５は、第１金属配線層のみによって構成される。
なお、図１２Ａ〜図１２Ｋに示す各構成において、ツインコンタクト型の３層間のＴＳＶ１５７が接続される配線の種類は限定されない。当該ＴＳＶ１５７は、第１金属配線層の所定の配線に接続されてもよいし、第２金属配線層の所定の配線に接続されてもよい。また、各多層配線層１０５、１２５、１３５は、第１金属配線層のみによって構成されてもよいし、第２金属配線層のみによって構成されてもよいし、その両方が混在するように構成されてもよい。例えば、図１２Ｇに示す構成において、第３基板１１０Ｃの多層配線層１３５は、第１金属配線層及び第２金属配線層が混在するように構成されてもよい。
また、ツインコンタクト型の３層間のＴＳＶ１５７は、その形成される方向に応じて、第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃのうちのいずれか２つの基板に備わる信号線同士及び電源線同士をそれぞれ電気的に接続すればよく、当該ＴＳＶ１５７によって信号線及び電源線がそれぞれ電気的に接続される基板は、任意に変更されてよい。
（５−４．第４の構成例）
図１３Ａ〜図１３Ｃは、本実施形態の第４の構成例に係る固体撮像装置の概略構成を示す縦断面図である。本実施形態に係る固体撮像装置は、図１３Ａ〜図１３Ｃに示す構成を有し得る。
図１３Ａに示す固体撮像装置５ａは、接続構造として、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９と、シェアードコンタクト型の２層間のＴＳＶ１５７と、第２基板１１０Ｂに対する埋め込みパッド構造（すなわち、第２基板１１０Ｂの多層配線層１２５内に設けられるパッド１５１、及び当該パッド１５１を露出させるパッド開口部１５３）と、を有する。電極接合構造１５９によって、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士が電気的に接続される。また、ＴＳＶ１５７は、第２基板１１０Ｂの表面側から第３基板１１０Ｃに向かって形成され、当該第２基板１１０Ｂ及び当該第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するように設けられる。なお、図１３Ａに示す構成では、ＴＳＶ１５７によって、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１３Ｂに示す固体撮像装置５ｂは、図１３Ａに示す固体撮像装置５ａに対して、埋め込みパッド構造が変更されたものに対応する。具体的には、図１３Ｂに示す構成では、埋め込みパッド構造に代えて、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する非埋め込み型の引き出しパッド構造（すなわち、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する引き出し線開口部１５５、及び第１基板１１０Ａの裏面側の面上のパッド１５１）が設けられる。
図１３Ｃに示す固体撮像装置５ｃは、図１３Ｂに示す固体撮像装置５ｂに対して、引き出しパッド構造の構成が変更されたものに対応する。具体的には、図１３Ｃに示す構成では、引き出しパッド構造として、非埋め込み型の引き出しパッド構造に代えて、埋め込み型の引き出しパッド構造が設けられる。
なお、図１３Ａ〜図１３Ｃに示す各構成において、シェアードコンタクト型の２層間のＴＳＶ１５７が接続される配線の種類は限定されない。当該ＴＳＶ１５７は、第１金属配線層の所定の配線に接続されてもよいし、第２金属配線層の所定の配線に接続されてもよい。例えば、図１３Ａ〜図１３Ｃに示す各構成において、ＴＳＶ１５７が接続される配線の一方又は両方が、第２金属配線層の所定の配線に変更されてもよい。また、各多層配線層１０５、１２５、１３５は、第１金属配線層のみによって構成されてもよいし、第２金属配線層のみによって構成されてもよいし、その両方が混在するように構成されてもよい。
また、図１３Ａ〜図１３Ｃに示す各構成では、ＴＳＶ１５７は、第２基板１１０Ｂの表面側から第３基板１１０Ｃに向かって形成されていたが、本実施形態はかかる例に限定されない。ＴＳＶ１５７は、第３基板１１０Ｃの裏面側から第２基板１１０Ｂに向かって形成されてもよい。
（５−５．第５の構成例）
図１４Ａ〜図１４Ｆは、本実施形態の第５の構成例に係る固体撮像装置の概略構成を示す縦断面図である。本実施形態に係る固体撮像装置は、図１４Ａ〜図１４Ｆに示す構成を有し得る。
図１４Ａに示す固体撮像装置６ａは、接続構造として、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９と、シェアードコンタクト型の３層間のＴＳＶ１５７と、第２基板１１０Ｂに対する埋め込みパッド構造（すなわち、第２基板１１０Ｂの多層配線層１２５内に設けられるパッド１５１、及び当該パッド１５１を露出させるパッド開口部１５３）と、を有する。電極接合構造１５９によって、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士が電気的に接続される。また、ＴＳＶ１５７は、第３基板１１０Ｃの裏面側から形成され、第１基板１１０Ａと、第２基板１１０Ｂと、第３基板１１０Ｃと、を電気的に接続するように設けられる。なお、図１４Ａに示す構成では、ＴＳＶ１５７によって、第１基板１１０Ａの多層配線層１２５内の第１金属配線層の所定の配線と、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１４Ｂに示す固体撮像装置６ｂは、図１４Ａに示す固体撮像装置６ａに対して、埋め込みパッド構造が変更されたものに対応する。具体的には、図１４Ｂに示す構成では、埋め込みパッド構造に代えて、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する非埋め込み型の引き出しパッド構造（すなわち、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する引き出し線開口部１５５、及び第１基板１１０Ａの裏面側の面上のパッド１５１）が設けられる。
図１４Ｃに示す固体撮像装置６ｃは、図１４Ｂに示す固体撮像装置６ｂに対して、引き出しパッド構造の構成が変更されたものに対応する。具体的には、図１４Ｃに示す構成では、引き出しパッド構造として、非埋め込み型の引き出しパッド構造に代えて埋め込み型の引き出しパッド構造が設けられる。
図１４Ｄに示す固体撮像装置６ｄは、図１４Ａに示す固体撮像装置６ａに対して、シェアードコンタクト型の３層間のＴＳＶ１５７の構造が変更されたものに対応する。具体的には、図１４Ｄに示す構成では、ＴＳＶ１５７は、第１基板１１０Ａの裏面側から形成され、第１基板１１０Ａ、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するように設けられる。なお、図１４Ｄに示す構成では、ＴＳＶ１５７によって、第１基板１１０Ａの多層配線層１２５内の第１金属配線層の所定の配線と、第２基板１１０Ｂの多層配線層１２５内の第２金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１４Ｅに示す固体撮像装置６ｅは、図１４Ｄに示す固体撮像装置６ｄに対して、埋め込みパッド構造、及びシェアードコンタクト型の３層間のＴＳＶ１５７によって電気的に接続される配線の種類が変更されたものに対応する。具体的には、図１４Ｅに示す構成では、埋め込みパッド構造に代えて、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する非埋め込み型の引き出しパッド構造（すなわち、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する引き出し線開口部１５５、及び第１基板１１０Ａの裏面側の面上のパッド１５１）が設けられる。また、ＴＳＶ１５７によって、第１基板１１０Ａの多層配線層１２５内の第１金属配線層の所定の配線と、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１４Ｆに示す固体撮像装置６ｆは、図１４Ｅに示す固体撮像装置６ｅに対して、引き出しパッド構造の構成が変更されたものに対応する。具体的には、図１４Ｆに示す構成では、引き出しパッド構造として、非埋め込み型の引き出しパッド構造に代えて埋め込み型の引き出しパッド構造が設けられる。
なお、図１４Ａ〜図１４Ｆに示す各構成において、シェアードコンタクト型の３層間のＴＳＶ１５７が接続される配線の種類は限定されない。当該ＴＳＶ１５７は、第１金属配線層の所定の配線に接続されてもよいし、第２金属配線層の所定の配線に接続されてもよい。例えば、図１４Ａ〜図１４Ｆに示す各構成において、ＴＳＶ１５７が接続される第１金属配線層の配線は、第２金属配線層の配線に変更されてもよいし、ＴＳＶ１５７が接続される第２金属配線層の配線は、第１金属配線層の配線に変更されてもよい。また、各多層配線層１０５、１２５、１３５は、第１金属配線層のみによって構成されてもよいし、第２金属配線層のみによって構成されてもよいし、その両方が混在するように構成されてもよい。例えば、図１４Ａ〜図１４Ｆに示す各構成において、第３基板１１０Ｃの多層配線層１３５は、第１金属配線層及び第２金属配線層が混在するように構成されてもよい。
また、シェアードコンタクト型の３層間のＴＳＶ１５７は、第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃのうちの少なくともいずれか２つの基板の各々に備わる信号線同士及び電源線同士を電気的に接続すればよく、当該ＴＳＶ１５７によって信号線及び電源線がそれぞれ電気的に接続される基板は、任意に変更されてよい。
（５−６．第６の構成例）
図１５Ａ〜図１５Ｊは、本実施形態の第６の構成例に係る固体撮像装置の概略構成を示す縦断面図である。本実施形態に係る固体撮像装置は、図１５Ａ〜図１５Ｊに示す構成を有し得る。
図１５Ａに示す固体撮像装置７ａは、接続構造として、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９ａと、第２基板１１０Ｂと第３基板１１０Ｃとの間に設けられる電極接合構造１５９ｂと、第２基板１１０Ｂに対する埋め込みパッド構造（すなわち、第２基板１１０Ｂの多層配線層１２５内に設けられるパッド１５１、及び当該パッド１５１を露出させるパッド開口部１５３ｂ）と、第３基板１１０Ｃに対する埋め込みパッド構造（すなわち、第３基板１１０Ｃの多層配線層１３５内に設けられるパッド１５１、及び当該パッド１５１を露出させるパッド開口部１５３ａ）と、を有する。電極接合構造１５９ａによって、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士が電気的に接続される。また、電極接合構造１５９ｂによって、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士が電気的に接続される。更に、２つの埋め込みパッド構造によって、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士が電気的に接続され得る。
図１５Ｂに示す固体撮像装置７ｂは、図１５Ａに示す固体撮像装置７ａに対して、埋め込みパッド構造が変更されたものに対応する。具体的には、図１５Ｂに示す構成では、第２基板１１０Ｂのパッド１５１に対する埋め込みパッド構造のみが設けられる。
図１５Ｃに示す固体撮像装置７ｃは、図１５Ｂに示す固体撮像装置７ｂに対して、埋め込みパッド構造が変更されたものに対応する。具体的には、図１５Ｃに示す構成では、埋め込みパッド構造に代えて、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する非埋め込み型の引き出しパッド構造（すなわち、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する引き出し線開口部１５５、及び第１基板１１０Ａの裏面側の面上のパッド１５１）が設けられる。
図１５Ｄに示す固体撮像装置７ｄは、図１５Ｃに示す固体撮像装置７ｃに対して、引き出しパッド構造の構成が変更されたものに対応する。具体的には、図１５Ｄに示す構成では、引き出しパッド構造として、非埋め込み型の引き出しパッド構造に代えて埋め込み型の引き出しパッド構造が設けられる。
図１５Ｅに示す固体撮像装置７ｅは、図１５Ａに示す固体撮像装置７ａに対して、電極接合構造１５９ａ、１５９ｂの構造が変更されたものに対応する。具体的には、上記図１５Ａに示す構成では、電極接合構造１５９ａ、１５９ｂは、互いに異なる基板内の配線同士であって、水平面内において略同じ位置に存在する配線同士を電気的に接続するように設けられていた。これに対して、図１５Ｅに示す構成では、電極接合構造１５９ａは、当該電極接合構造１５９ａを構成する電極のうち、第１基板１１０Ａ側の電極の一部が水平面内方向に延伸するように形成され、水平面内において互いに異なる位置に存在する第１基板１１０Ａの多層配線層１０５内の配線と、第２基板１１０Ｂの多層配線層１２５内の配線と、を電気的に接続するように構成されている。同様に、電極接合構造１５９ｂは、当該電極接合構造１５９ｂを構成する電極のうち、第２基板１１０Ｂ側の電極の一部が水平面内方向に延伸するように形成され、水平面内において互いに異なる位置に存在する第２基板１１０Ｂの多層配線層１２５内の配線と、第３基板１１０Ｃの多層配線層１３５内の配線と、を電気的に接続するように構成されている。
かかる構成によれば、電極接合構造１５９ａ、１５９ｂを構成する電極のうち水平面内方向に延伸されるものは、電極としての機能とともに、配線としての機能も併せ持つことができる。つまり、電極接合構造１５９ａ、１５９ｂを構成する電極を配線としても利用することができるため、各基板１１０Ａ、１１０Ｂ、１１０Ｃにおける配線の設計の自由度が向上する。
図１５Ｆに示す固体撮像装置７ｆは、図１５Ｂに示す固体撮像装置７ｂに対して、電極接合構造１５９ａ、１５９ｂの構造が変更されたものに対応する。具体的には、図１５Ｆに示す構成では、図１５Ｅに示す構成と同様に、電極接合構造１５９ａ、１５９ｂは、その電極のうちの一部が水平面内方向に延伸するように形成され、互いに異なる基板内の配線同士であって、水平面内において互いに異なる位置に存在する配線同士を電気的に接続するように構成されている。
図１５Ｇに示す固体撮像装置７ｇは、図１５Ｃに示す固体撮像装置７ｃに対して、電極接合構造１５９ａ、１５９ｂの構造が変更されたものに対応する。具体的には、図１５Ｇに示す構成では、図１５Ｅに示す構成と同様に、電極接合構造１５９ａ、１５９ｂは、その電極のうちの一部が水平面内方向に延伸するように形成され、互いに異なる基板内の配線同士であって、水平面内において互いに異なる位置に存在する配線同士を電気的に接続するように構成されている。
図１５Ｈに示す固体撮像装置７ｈは、図１５Ｇに示す固体撮像装置７ｇに対して、第３基板１１０Ｃの多層配線層１３５の構成が変更されたものに対応する。具体的には、上記図１５Ｇに示す構成では、多層配線層１３５は、第１金属配線層のみから構成されていたが、図１５Ｈに示す構成では、多層配線層１３５は、第１金属配線層及び第２金属配線層が混在するように構成される。
図１５Ｉに示す固体撮像装置７ｉは、図１５Ｄに示す固体撮像装置７ｄに対して、電極接合構造１５９ａ、１５９ｂの構造が変更されたものに対応する。具体的には、図１５Ｉに示す構成では、図１５Ｅに示す構成と同様に、電極接合構造１５９ａ、１５９ｂは、その電極のうちの一部が水平面内方向に延伸するように形成され、互いに異なる基板内の配線同士であって、水平面内において互いに異なる位置に存在する配線同士を電気的に接続するように構成されている。
図１５Ｊに示す固体撮像装置７ｊは、図１５Ｉに示す固体撮像装置７ｉに対して、第３基板１１０Ｃの多層配線層１３５の構成が変更されたものに対応する。具体的には、上記図１５Ｉに示す構成では、多層配線層１３５は、第１金属配線層のみから構成されていたが、図１５Ｊに示す構成では、多層配線層１３５は、第１金属配線層及び第２金属配線層が混在するように構成される。
なお、図１５Ａ〜図１５Ｊに示す各構成において、各多層配線層１０５、１２５、１３５は、第１金属配線層のみによって構成されてもよいし、第２金属配線層のみによって構成されてもよいし、その両方が混在するように構成されてもよい。例えば、図１５Ａ〜図１５Ｄに示す各構成について、図示する例では、第３基板１１０Ｃの多層配線層１３５は、第１金属配線層のみから構成されているが、当該多層配線層１３５は、第１金属配線層及び第２金属配線層が混在するように構成されてもよい。
（５−７．第７の構成例）
図１６Ａ〜図１６Ｆは、本実施形態の第７の構成例に係る固体撮像装置の概略構成を示す縦断面図である。本実施形態に係る固体撮像装置は、図１６Ａ〜図１６Ｆに示す構成を有し得る。
図１６Ａに示す固体撮像装置８ａは、接続構造として、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９ａと、第２基板１１０Ｂと第３基板１１０Ｃとの間に設けられる電極接合構造１５９ｂと、ツインコンタクト型の２層間のＴＳＶ１５７と、第２基板１１０Ｂに対する埋め込みパッド構造（すなわち、第２基板１１０Ｂの多層配線層１２５内に設けられるパッド１５１、及び当該パッド１５１を露出させるパッド開口部１５３ｂ）と、を有する。電極接合構造１５９ａによって、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士が電気的に接続される。また、電極接合構造１５９ｂによって、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士が電気的に接続される。また、ＴＳＶ１５７は、第２基板１１０Ｂの表面側から第３基板１１０Ｃに向かって形成され、当該第２基板１１０Ｂ及び当該第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するように設けられる。なお、図１６Ａに示す構成では、ＴＳＶ１５７によって、第２基板１１０Ｂの多層配線層１２５内の第２金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第２金属配線層の所定の配線と、が電気的に接続されている。
図１６Ｂに示す固体撮像装置８ｂは、図１６Ａに示す固体撮像装置８ａに対して、ツインコンタクト型の２層間のＴＳＶ１５７の構造が変更されたものに対応する。具体的には、図１６Ｂに示す構成では、ＴＳＶ１５７は、第３基板１１０Ｃの裏面側から第２基板１１０Ｂに向かって形成される。また、図１６Ｂに示す構成では、ＴＳＶ１５７によって、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第２金属配線層の所定の配線と、が電気的に接続されている。
図１６Ｃに示す固体撮像装置８ｃは、図１６Ａに示す固体撮像装置８ａに対して、埋め込みパッド構造、及びツインコンタクト型の２層間のＴＳＶ１５７によって電気的に接続される配線の種類が変更されたものに対応する。具体的には、図１６Ｃに示す構成では、埋め込みパッド構造に代えて、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する非埋め込み型の引き出しパッド構造（すなわち、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する引き出し線開口部１５５、及び第１基板１１０Ａの裏面側の面上のパッド１５１）が設けられる。また、図１６Ｃに示す構成では、ＴＳＶ１５７によって、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第２金属配線層の所定の配線と、が電気的に接続されている。
図１６Ｄに示す固体撮像装置８ｄは、図１６Ｃに示す固体撮像装置８ｃに対して、ツインコンタクト型の２層間のＴＳＶ１５７の構造が変更されたものに対応する。具体的には、図１６Ｄに示す構成では、ＴＳＶ１５７は、第３基板１１０Ｃの裏面側から第２基板１１０Ｂに向かって形成される。また、図１６Ｄに示す構成では、ＴＳＶ１５７によって、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１６Ｅに示す固体撮像装置８ｅは、図１６Ｃに示す固体撮像装置８ｃに対して、引き出しパッド構造の構成、及びツインコンタクト型の２層間のＴＳＶ１５７によって電気的に接続される配線の種類が変更されたものに対応する。具体的には、図１６Ｅに示す構成では、引き出しパッド構造として、非埋め込み型の引き出しパッド構造に代えて埋め込み型の引き出しパッド構造が設けられる。また、図１６Ｅに示す構成では、ＴＳＶ１５７によって、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１６Ｆに示す固体撮像装置８ｆは、図１６Ｅに示す固体撮像装置８ｅに対して、ツインコンタクト型の２層間のＴＳＶ１５７の構造が変更されたものに対応する。具体的には、図１６Ｆに示す構成では、ＴＳＶ１５７は、第３基板１１０Ｃの裏面側から第２基板１１０Ｂに向かって形成される。
なお、図１６Ａ〜図１６Ｆに示す各構成において、ツインコンタクト型の２層間のＴＳＶ１５７が接続される配線の種類は限定されない。当該ＴＳＶ１５７は、第１金属配線層の所定の配線に接続されてもよいし、第２金属配線層の所定の配線に接続されてもよい。また、各多層配線層１０５、１２５、１３５は、第１金属配線層のみによって構成されてもよいし、第２金属配線層のみによって構成されてもよいし、その両方が混在するように構成されてもよい。
（５−８．第８の構成例）
図１７Ａ〜図１７Ｌは、本実施形態の第８の構成例に係る固体撮像装置の概略構成を示す縦断面図である。本実施形態に係る固体撮像装置は、図１７Ａ〜図１７Ｌに示す構成を有し得る。
図１７Ａに示す固体撮像装置９ａは、接続構造として、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９ａと、第２基板１１０Ｂと第３基板１１０Ｃとの間に設けられる電極接合構造１５９ｂと、ツインコンタクト型の３層間のＴＳＶ１５７と、第２基板１１０Ｂに対する埋め込みパッド構造（すなわち、第２基板１１０Ｂの多層配線層１２５内に設けられるパッド１５１、及び当該パッド１５１を露出させるパッド開口部１５３）と、を有する。電極接合構造１５９ａによって、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士が電気的に接続される。電極接合構造１５９ｂによって、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士が電気的に接続される。また、ＴＳＶ１５７は、第１基板１１０Ａの裏面側から形成され、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するように設けられる。なお、図１７Ａに示す構成では、ＴＳＶ１５７によって、第２基板１１０Ｂの多層配線層１２５内の第２金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第２金属配線層の所定の配線と、が電気的に接続されている。
図１７Ｂに示す固体撮像装置９ｂは、図１７Ａに示す固体撮像装置９ａに対して、ツインコンタクト型の３層間のＴＳＶ１５７の構造が変更されたものに対応する。具体的には、図１７Ｂに示す構成では、ＴＳＶ１５７は、第１基板１１０Ａ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するように設けられる。なお、図１７Ｂに示す構成では、ＴＳＶ１５７によって、第１基板１１０Ａの多層配線層１０５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第２金属配線層の所定の配線と、が電気的に接続されている。
図１７Ｃに示す固体撮像装置９ｃは、図１７Ａに示す固体撮像装置９ａに対して、埋め込みパッド構造、及びツインコンタクト型の３層間のＴＳＶ１５７によって電気的に接続される配線の種類が変更されたものに対応する。具体的には、図１７Ｃに示す構成では、埋め込みパッド構造に代えて、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する非埋め込み型の引き出しパッド構造（すなわち、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する引き出し線開口部１５５、及び第１基板１１０Ａの裏面側の面上のパッド１５１）が設けられる。また、図１７Ｃに示す構成では、ＴＳＶ１５７によって、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第２金属配線層の所定の配線と、が電気的に接続されている。
図１７Ｄに示す固体撮像装置９ｄは、図１７Ｃに示す固体撮像装置９ｃに対して、ツインコンタクト型の３層間のＴＳＶ１５７の構造が変更されたものに対応する。具体的には、図１７Ｄに示す構成では、ＴＳＶ１５７は、第１基板１１０Ａ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するように設けられる。
図１７Ｅに示す固体撮像装置９ｅは、図１７Ｃに示す固体撮像装置９ｃに対して、引き出しパッド構造の構成、及びツインコンタクト型の３層間のＴＳＶ１５７によって電気的に接続される配線の種類が変更されたものに対応する。具体的には、図１７Ｅに示す構成では、引き出しパッド構造として、非埋め込み型の引き出しパッド構造に代えて埋め込み型の引き出しパッド構造が設けられる。また、図１７Ｅに示す構成では、ＴＳＶ１５７によって、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１７Ｆに示す固体撮像装置９ｆは、図１７Ｅに示す固体撮像装置９ｅに対して、ツインコンタクト型の３層間のＴＳＶ１５７の構造が変更されたものに対応する。具体的には、図１７Ｆに示す構成では、ＴＳＶ１５７は、第１基板１１０Ａ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するように設けられる。
図１７Ｇに示す固体撮像装置９ｇは、図１７Ａに示す固体撮像装置９ａに対して、ツインコンタクト型の３層間のＴＳＶ１５７の構造が変更されたものに対応する。具体的には、図１７Ｇに示す構成では、ＴＳＶ１５７は、第３基板１１０Ｃの裏面側から、第１基板１１０Ａ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するように設けられる。また、図１７Ｇに示す構成では、ＴＳＶ１５７によって、第１基板１１０Ａの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１７Ｈに示す固体撮像装置９ｈは、図１７Ｇに示す固体撮像装置９ｇに対して、ツインコンタクト型の３層間のＴＳＶ１５７の構造が変更されたものに対応する。具体的には、図１７Ｈに示す構成では、ＴＳＶ１５７は、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士を電気的に接続するように設けられる。また、図１７Ｈに示す構成では、ＴＳＶ１５７によって、第１基板１１０Ａの多層配線層１０５内の第１金属配線層の所定の配線と、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１７Ｉに示す固体撮像装置９ｉは、図１７Ｇに示す固体撮像装置９ｇに対して、埋め込みパッド構造が変更されたものに対応する。具体的には、図１７Ｉに示す構成では、埋め込みパッド構造に代えて、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する非埋め込み型の引き出しパッド構造（すなわち、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する引き出し線開口部１５５、及び第１基板１１０Ａの裏面側の面上のパッド１５１）が設けられる。
図１７Ｊに示す固体撮像装置９ｊは、図１７Ｉに示す固体撮像装置９ｉに対して、ツインコンタクト型の３層間のＴＳＶ１５７の構造が変更されたものに対応する。具体的には、図１７Ｊに示す構成では、ＴＳＶ１５７は、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士を電気的に接続するように設けられる。また、図１７Ｊに示す構成では、ＴＳＶ１５７によって、第１基板１１０Ａの多層配線層１０５内の第１金属配線層の所定の配線と、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１７Ｋに示す固体撮像装置９ｋは、図１７Ｉに示す固体撮像装置９ｉに対して、引き出しパッド構造の構成が変更されたものに対応する。具体的には、図１７Ｋに示す構成では、引き出しパッド構造として、非埋め込み型の引き出しパッド構造に代えて埋め込み型の引き出しパッド構造が設けられる。
図１７Ｌに示す固体撮像装置９ｌは、図１７Ｊに示す固体撮像装置９ｊに対して、引き出しパッド構造の構成が変更されたものに対応する。具体的には、図１７Ｌに示す構成では、引き出しパッド構造として、非埋め込み型の引き出しパッド構造に代えて埋め込み型の引き出しパッド構造が設けられる。
なお、図１７Ａ〜図１７Ｌに示す各構成において、ツインコンタクト型の３層間のＴＳＶ１５７が接続される配線の種類は限定されない。当該ＴＳＶ１５７は、第１金属配線層の所定の配線に接続されてもよいし、第２金属配線層の所定の配線に接続されてもよい。また、各多層配線層１０５、１２５、１３５は、第１金属配線層のみによって構成されてもよいし、第２金属配線層のみによって構成されてもよいし、その両方が混在するように構成されてもよい。
また、ツインコンタクト型の３層間のＴＳＶ１５７は、その形成される方向に応じて、第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃのうちのいずれか２つの基板の各々に備わる信号線同士及び電源線同士を電気的に接続すればよく、当該ＴＳＶ１５７によって信号線及び電源線がそれぞれ電気的に接続される基板は、任意に変更されてよい。
（５−９．第９の構成例）
図１８Ａ〜図１８Ｃは、本実施形態の第９の構成例に係る固体撮像装置の概略構成を示す縦断面図である。本実施形態に係る固体撮像装置は、図１８Ａ〜図１８Ｃに示す構成を有し得る。
図１８Ａに示す固体撮像装置１０ａは、接続構造として、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９ａと、第２基板１１０Ｂと第３基板１１０Ｃとの間に設けられる電極接合構造１５９ｂと、シェアードコンタクト型の２層間のＴＳＶ１５７と、第２基板１１０Ｂに対する埋め込みパッド構造（すなわち、第２基板１１０Ｂの多層配線層１２５内に設けられるパッド１５１、及び当該パッド１５１を露出させるパッド開口部１５３）と、を有する。電極接合構造１５９ａによって、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士が電気的に接続される。また、電極接合構造１５９ｂによって、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士が電気的に接続される。また、ＴＳＶ１５７は、第２基板の表面側から第３基板に向かって形成され、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するように設けられる。なお、図１８Ａに示す構成では、ＴＳＶ１５７によって、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１８Ｂに示す固体撮像装置１０ｂは、図１８Ａに示す固体撮像装置１０ａに対して、埋め込みパッド構造が変更されたものに対応する。具体的には、図１８Ｂに示す構成では、埋め込みパッド構造に代えて、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する非埋め込み型の引き出しパッド構造（すなわち、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する引き出し線開口部１５５、及び第１基板１１０Ａの裏面側の面上のパッド１５１）が設けられる。
図１８Ｃに示す固体撮像装置１０ｃは、図１８Ｂに示す固体撮像装置１０ｂに対して、引き出しパッド構造の構成が変更されたものに対応する。具体的には、図１８Ｃに示す構成では、引き出しパッド構造として、非埋め込み型の引き出しパッド構造に代えて、埋め込み型の引き出しパッド構造が設けられる。
なお、図１８Ａ〜図１８Ｃに示す各構成において、シェアードコンタクト型の２層間のＴＳＶ１５７が接続される配線の種類は限定されない。当該ＴＳＶ１５７は、第１金属配線層の所定の配線に接続されてもよいし、第２金属配線層の所定の配線に接続されてもよい。例えば、図１８Ａ〜図１８Ｃに示す各構成において、ＴＳＶ１５７が接続される配線の一方又は両方が、第２金属配線層の所定の配線に変更されてもよい。また、各多層配線層１０５、１２５、１３５は、第１金属配線層のみによって構成されてもよいし、第２金属配線層のみによって構成されてもよいし、その両方が混在するように構成されてもよい。
また、図１８Ａ〜図１８Ｃに示す各構成では、ＴＳＶ１５７は、第２基板１１０Ｂの表面側から第３基板１１０Ｃに向かって形成されていたが、本実施形態はかかる例に限定されない。ＴＳＶ１５７は、第３基板１１０Ｃの裏面側から第２基板１１０Ｂに向かって形成されてもよい。
（５−１０．第１０の構成例）
図１９Ａ〜図１９Ｆは、本実施形態の第１０の構成例に係る固体撮像装置の概略構成を示す縦断面図である。本実施形態に係る固体撮像装置は、図１９Ａ〜図１９Ｆに示す構成を有し得る。
図１９Ａに示す固体撮像装置１１ａは、接続構造として、第１基板１１０Ａと第２基板１１０Ｂとの間に設けられる電極接合構造１５９ａと、第２基板１１０Ｂと第３基板１１０Ｃとの間に設けられる電極接合構造１５９ｂと、シェアードコンタクト型の３層間のＴＳＶ１５７と、第２基板１１０Ｂに対する埋め込みパッド構造（すなわち、第２基板１１０Ｂの多層配線層１２５内に設けられるパッド１５１、及び当該パッド１５１を露出させるパッド開口部１５３）と、を有する。電極接合構造１５９ａによって、第１基板１１０Ａ及び第２基板１１０Ｂの各々に備わる信号線同士及び電源線同士が電気的に接続される。また、電極接合構造１５９ｂによって、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士が電気的に接続される。また、ＴＳＶ１５７は、第３基板１１０Ｃの裏面側から形成され、第１基板１１０Ａ、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するように設けられる。なお、図１９Ａに示す構成では、ＴＳＶ１５７によって、第１基板１１０Ａの多層配線層１２５内の第１金属配線層の所定の配線と、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１９Ｂに示す固体撮像装置１１ｂは、図１９Ａに示す固体撮像装置１１ａに対して、埋め込みパッド構造が変更されたものに対応する。具体的には、図１９Ｂに示す構成では、埋め込みパッド構造に代えて、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する非埋め込み型の引き出しパッド構造（すなわち、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する引き出し線開口部１５５、及び第１基板１１０Ａの裏面側の面上のパッド１５１）が設けられる。
図１９Ｃに示す固体撮像装置１１ｃは、図１９Ｂに示す固体撮像装置１１ｂに対して、引き出しパッド構造の構成が変更されたものに対応する。具体的には、図１９Ｃに示す構成では、引き出しパッド構造として、非埋め込み型の引き出しパッド構造に代えて埋め込み型の引き出しパッド構造が設けられる。
図１９Ｄに示す固体撮像装置１１ｄは、図１９Ａに示す固体撮像装置１１ａに対して、シェアードコンタクト型の３層間のＴＳＶ１５７の構造が変更されたものに対応する。具体的には、図１９Ｄに示す構成では、ＴＳＶ１５７は、第１基板１１０Ａの裏面側から形成され、第１基板１１０Ａ、第２基板１１０Ｂ及び第３基板１１０Ｃの各々に備わる信号線同士及び電源線同士を電気的に接続するように設けられる。なお、図１９Ｄに示す構成では、ＴＳＶ１５７によって、第１基板１１０Ａの多層配線層１２５内の第１金属配線層の所定の配線と、第２基板１１０Ｂの多層配線層１２５内の第２金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１９Ｅに示す固体撮像装置１１ｅは、図１９Ｄに示す固体撮像装置１１ｄに対して、埋め込みパッド構造、及びシェアードコンタクト型の３層間のＴＳＶ１５７によって電気的に接続される配線の種類が変更されたものに対応する。具体的には、図１９Ｅに示す構成では、埋め込みパッド構造に代えて、第１基板１１０Ａの多層配線層１０５内の所定の配線に対する非埋め込み型の引き出しパッド構造が設けられる。また、図１９Ｅに示す構成では、ＴＳＶ１５７によって、第１基板１１０Ａの多層配線層１２５内の第１金属配線層の所定の配線と、第２基板１１０Ｂの多層配線層１２５内の第１金属配線層の所定の配線と、第３基板１１０Ｃの多層配線層１３５内の第１金属配線層の所定の配線と、が電気的に接続されている。
図１９Ｆに示す固体撮像装置１１ｆは、図１９Ｅに示す固体撮像装置１１ｅに対して、引き出しパッド構造の構成が変更されたものに対応する。具体的には、図１９Ｆに示す構成では、引き出しパッド構造として、非埋め込み型の引き出しパッド構造に代えて埋め込み型の引き出しパッド構造が設けられる。
なお、図１９Ａ〜図１９Ｆに示す各構成において、シェアードコンタクト型の３層間のＴＳＶ１５７が接続される配線の種類は限定されない。当該ＴＳＶ１５７は、第１金属配線層の所定の配線に接続されてもよいし、第２金属配線層の所定の配線に接続されてもよい。例えば、図１９Ａ〜図１９Ｆに示す各構成において、ＴＳＶ１５７が接続される第１金属配線層の配線は、第２金属配線層の配線に変更されてもいし、当該ＴＳＶ１５７が接続される第２金属配線層の配線は、第１金属配線層の配線に変更されてもよい。また、各多層配線層１０５、１２５、１３５は、第１金属配線層のみによって構成されてもよいし、第２金属配線層のみによって構成されてもよいし、その両方が混在するように構成されてもよい。例えば、図１９Ａ〜図１９Ｆに示す各構成において、第３基板１１０Ｃの多層配線層１３５は、第１金属配線層及び第２金属配線層が混在するように構成されてもよい。
また、シェアードコンタクト型の３層間のＴＳＶ１５７は、第１基板１１０Ａ、第２基板１１０Ｂ、及び第３基板１１０Ｃのうちの少なくともいずれか２つの基板の各々に備わる信号線同士及び電源線同士を電気的に接続すればよく、当該ＴＳＶ１５７によって信号線及び電源線がそれぞれ電気的に接続される基板は、任意に変更されてよい。
（５−１１．まとめ）
以上、本実施形態に係る固体撮像装置のいくつかの構成例について説明した。
なお、以上説明した各構成例のうち、第２〜第４の構成例及び第７〜第１０の構成例においては、第１基板１１０Ａの裏面側、又は第３基板１１０Ｃの裏面側において上端が露出するように、ＴＳＶ１５７を形成することができる。このように露出されたＴＳＶ１５７の上端を、固体撮像装置が備える回路を外部回路と電気的に接続するための電極として機能させることができる。例えば、当該ＴＳＶ１５７の露出した上端に、はんだバンプ等を設け、固体撮像装置と外部の機器とを電気的に接続してもよい。
また、以上説明した構成例では、第２〜第４の構成例及び第７〜第１０の構成例において、ＴＳＶ１５７は１つしか設けられていなかったが、本実施形態はかかる例に限定されない。ＴＳＶ１５７は複数設けられてもよい。また、複数設けられるＴＳＶ１５７は、その形態（ツインコンタクトであるかシェアードコンタクトであるか、又はどの基板の配線同士を接続しているか等）が互いに異なるものであってもよい。
また、以上説明した各構成例について、各基板１１０Ａ、１１０Ｂ、１１０Ｃに対してパッド１５１を設ける際には、埋め込みパッド構造、又は引き出しパッド構造のいずれの構造が適用されてもよい。また、引き出しパッド構造については、非埋め込み型の引き出しパッド構造又は埋め込み型の引き出しパッド構造のいずれの構造が適用されてもよい。
（６．適用例）
（電子機器への応用）
以上説明した本実施形態に係る固体撮像装置１〜１１ｆの適用例について説明する。ここでは、固体撮像装置１〜１１ｆが適用され得る電子機器のいくつかの例について説明する。
図２０Ａは、本実施形態に係る固体撮像装置１〜１１ｆが適用され得る電子機器の一例である、スマートフォンの外観を示す図である。図２０Ａに示すように、スマートフォン９０１は、ボタンから構成されユーザによる操作入力を受け付ける操作部９０３と、各種の情報を表示する表示部９０５と、筐体内に設けられ、観察対象を電子的に撮影する撮像部（図示せず）と、を有する。当該撮像部が、固体撮像装置１〜１１ｆによって構成され得る。
図２０Ｂ及び図２０Ｃは、本実施形態に係る固体撮像装置１〜１１ｆが適用され得る電子機器の他の例である、デジタルカメラの外観を示す図である。図２０Ｂは、デジタルカメラ９１１を前方（被写体側）から眺めた外観を示しており、図２０Ｃは、デジタルカメラ９１１を後方から眺めた外観を示している。図２０Ｂ及び図２０Ｃに示すように、デジタルカメラ９１１は、本体部（カメラボディ）９１３と、交換式のレンズユニット９１５と、撮影時にユーザによって把持されるグリップ部９１７と、各種の情報を表示するモニタ９１９と、撮影時にユーザによって観察されるスルー画を表示するＥＶＦ９２１と、筐体内に設けられ、観察対象を電子的に撮影する撮像部（図示せず）と、を有する。当該撮像部が、固体撮像装置１〜１１ｆによって構成され得る。
以上、本実施形態に係る固体撮像装置１〜１１ｆが適用され得る電子機器のいくつかの例について説明した。なお、固体撮像装置１〜１１ｆが適用され得る電子機器は上記で例示したものに限定されず、当該固体撮像装置１〜１１ｆは、ビデオカメラ、眼鏡型のウェアラブルデバイス、ＨＭＤ（Head Mounted Display）、タブレットＰＣ、又はゲーム機器等、あらゆる電子機器に搭載される撮像部として適用することが可能である。
（固体撮像装置の他の構造への応用）
なお、本開示に係る技術は、図２１Ａで示す固体撮像装置に適用されてもよい。図２１Ａは、本開示に係る技術を適用し得る固体撮像装置の構成例を示す断面図である。
固体撮像装置では、ＰＤ（フォトダイオード）２００１９が、半導体基板２００１８の裏面（図では上面）側から入射する入射光２０００１を受光する。ＰＤ２００１９の上方には、平坦化膜２００１３，ＣＦ（カラーフィルタ）２００１２，マイクロレンズ２００１１が設けられており、各部を順次介して入射した入射光２０００１を、受光面２００１７で受光して光電変換が行われる。
例えば、ＰＤ２００１９は、ｎ型半導体領域２００２０が、電荷（電子）を蓄積する電荷蓄積領域として形成されている。ＰＤ２００１９においては、ｎ型半導体領域２００２０は、半導体基板２００１８のｐ型半導体領域２００１６，２００４１の内部に設けられている。ｎ型半導体領域２００２０の、半導体基板２００１８の表面（下面）側には、裏面（上面）側よりも不純物濃度が高いｐ型半導体領域２００４１が設けられている。つまり、ＰＤ２００１９は、ＨＡＤ(Hole-Accumulation Diode)構造になっており、ｎ型半導体領域２００２０の上面側と下面側との各界面において、暗電流が発生することを抑制するように、ｐ型半導体領域２００１６，２００４１が形成されている。
半導体基板２００１８の内部には、複数の画素２００１０の間を電気的に分離する画素分離部２００３０が設けられており、この画素分離部２００３０で区画された領域に、ＰＤ２００１９が設けられている。図中、上面側から、固体撮像装置を見た場合、画素分離部２００３０は、例えば、複数の画素２００１０の間に介在するように格子状に形成されており、ＰＤ２００１９は、この画素分離部２００３０で区画された領域内に形成されている。
各ＰＤ２００１９では、アノードが接地されており、固体撮像装置において、ＰＤ２００１９が蓄積した信号電荷（例えば、電子）は、図示せぬ転送Ｔｒ（ＭＯＳ ＦＥＴ）等を介して読み出され、電気信号として、図示せぬＶＳＬ（垂直信号線）へ出力される。
配線層２００５０は、半導体基板２００１８のうち、遮光膜２００１４、ＣＦ２００１２、マイクロレンズ２００１１等の各部が設けられた裏面（上面）とは反対側の表面（下面）に設けられている。
配線層２００５０は、配線２００５１と絶縁層２００５２とを含み、絶縁層２００５２内において、配線２００５１が各素子に電気的に接続するように形成されている。配線層２００５０は、いわゆる多層配線の層になっており、絶縁層２００５２を構成する層間絶縁膜と配線２００５１とが交互に複数回積層されて形成されている。ここでは、配線２００５１としては、転送Ｔｒ等のＰＤ２００１９から電荷を読み出すためのＴｒへの配線や、ＶＳＬ等の各配線が、絶縁層２００５２を介して積層されている。
配線層２００５０の、ＰＤ２００１９が設けられている側に対して反対側の面には、支持基板２００６１が設けられている。例えば、厚みが数百μｍのシリコン半導体からなる基板が、支持基板２００６１として設けられている。
遮光膜２００１４は、半導体基板２００１８の裏面（図では上面）の側に設けられている。
遮光膜２００１４は、半導体基板２００１８の上方から半導体基板２００１８の裏面へ向かう入射光２０００１の一部を、遮光するように構成されている。
遮光膜２００１４は、半導体基板２００１８の内部に設けられた画素分離部２００３０の上方に設けられている。ここでは、遮光膜２００１４は、半導体基板２００１８の裏面（上面）上において、シリコン酸化膜等の絶縁膜２００１５を介して、凸形状に突き出るように設けられている。これに対して、半導体基板２００１８の内部に設けられたＰＤ２００１９の上方においては、ＰＤ２００１９に入射光２０００１が入射するように、遮光膜２００１４は、設けられておらず、開口している。
つまり、図中、上面側から、固体撮像装置を見た場合、遮光膜２００１４の平面形状は、格子状になっており、入射光２０００１が受光面２００１７へ通過する開口が形成されている。
遮光膜２００１４は、光を遮光する遮光材料で形成されている。例えば、チタン（Ｔｉ）膜とタングステン（Ｗ）膜とを、順次、積層することで、遮光膜２００１４が形成されている。この他に、遮光膜２００１４は、例えば、窒化チタン（ＴｉＮ）膜とタングステン（Ｗ）膜とを、順次、積層することで形成することができる。
遮光膜２００１４は、平坦化膜２００１３によって被覆されている。平坦化膜２００１３は、光を透過する絶縁材料を用いて形成されている。
画素分離部２００３０は、溝部２００３１、固定電荷膜２００３２、及び、絶縁膜２００３３を有する。
固定電荷膜２００３２は、半導体基板２００１８の裏面（上面）の側において、複数の画素２００１０の間を区画している溝部２００３１を覆うように形成されている。
具体的には、固定電荷膜２００３２は、半導体基板２００１８において裏面（上面）側に形成された溝部２００３１の内側の面を一定の厚みで被覆するように設けられている。そして、その固定電荷膜２００３２で被覆された溝部２００３１の内部を埋め込むように、絶縁膜２００３３が設けられている（充填されている）。
ここでは、固定電荷膜２００３２は、半導体基板２００１８との界面部分において正電荷（ホール）蓄積領域が形成されて暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。固定電荷膜２００３２が負の固定電荷を有するように形成されていることで、その負の固定電荷によって、半導体基板２００１８との界面に電界が加わり、正電荷（ホール）蓄積領域が形成される。
固定電荷膜２００３２は、例えば、ハフニウム酸化膜（ＨｆＯ２膜）で形成することができる。また、固定電荷膜２００３２は、その他、例えば、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素等の酸化物の少なくとも１つを含むように形成することができる。
また、本開示に係る技術は、図２１Ｂで示す固体撮像装置に適用されてもよい。図２１Ｂは、本開示に係る技術が適用され得る固体撮像装置の概略構成を示す。
固体撮像装置３０００１は、複数の画素３０００２が規則性をもって２次元配列された撮像部（いわゆる画素部）３０００３と、撮像部３０００３の周辺に配置された周辺回路、すなわち垂直駆動部３０００４、水平転送部３０００５及び出力部３０００６とを有して構成される。画素３０００２は、１つの光電変換素子であるフォトダイオード３００２１と、複数の画素トランジスタ（ＭＯＳトランジスタ）Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４とにより構成される。
フォトダイオード３００２１は、光入射で光電変換され、その光電変換で生成された信号電荷を蓄積する領域を有して成る。複数の画素トランジスタは、本例では転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の４つのＭＯＳトランジスタを有している。転送トランジスタＴｒ１は、フォトダイオード３００２１に蓄積された信号電荷を後述するフローティングディフージョン（ＦＤ）領域３００２２に読み出すトランジスタである。リセットトランジスタＴｒ２は、ＦＤ領域３００２２の電位を規定の値に設定するためのトランジスタである。増幅トランジスタＴｒ３は、ＦＤ領域３００２２に読み出された信号電荷を電気的に増幅するためのトランジスタである。選択トランジスタＴｒ４は、画素１行を選択して画素信号を垂直信号線３０００８に読み出すためのトランジスタである。
なお、図示しないが、選択トランジスタＴｒ４を省略した３トランジスタとフォトダイオードＰＤで画素を構成することも可能である。
画素３０００２の回路構成では、転送トランジスタＴｒ１のソースがフォトダイオード３００２１に接続され、そのドレインがリセットトランジスタＴｒ２のソースに接続される。転送トランジスタＴｒ１とリセットトランジスタＴｒ２間の電荷−電圧変換手段となるＦＤ領域３００２２（転送トランジスタのドレイン領域、リセットトランジスタのソース領域に相当する）が増幅トランジスタＴｒ３のゲートに接続される。増幅トランジスタＴｒ３のソースは選択トランジスタＴｒ４のドレインに接続される。リセットトランジスタＴｒ２のドレイン及び増幅トランジスタＴｒ３のドレインは、電源電圧供給部に接続される。また、選択トランジスタＴｒ４のソースが垂直信号線３０００８に接続される。
垂直駆動部３０００４からは、１行に配列された画素のリセットトランジスタＴｒ２のゲートに共通に印加される行リセット信号φＲＳＴが、同じく１行の画素の転送トランジスタＴｒ１のゲートに共通に印加される行転送信号φＴＲＧが、同じく１行の選択トランジスタＴｒ４のゲートに共通に印加される行選択信号φＳＥＬが、それぞれ供給されるようになされる。
水平転送部３０００５は、各列の垂直信号線３０００８に接続された増幅器またはアナログ／デジタル変換器（ＡＤＣ）、本例ではアナログ／デジタル変換器３０００９と、列選択回路（スイッチ手段）３０００７と、水平転送線（例えばデータビット線と同数の配線で構成されたバス配線）３００１０とを有して構成される。出力部３０００６は、増幅器又は、アナログ／デジタル変換器及び／又は信号処理回路、本例では水平転送線３００１０からの出力を処理する信号処理回路３００１１と、出力バッファ３００１２とを有して構成される。
この固体撮像装置３０００１では、各行の画素３０００２の信号が各アナログ／デジタル変換器３０００９にてアナログ／デジタル変換され、順次選択される列選択回路３０００７を通じて水平転送線３００１０に読み出され、順次に水平転送される。水平転送線３００１０に読み出された画像データは、信号処理回路３００１１を通じて出力バッファ３００１２より出力される。
画素３００２における一般的な動作は、最初に転送トランジスタＴｒ１のゲートとリセットトランジスタＴｒ２のゲートをオン状態にしてフォトダイオード３００２１の電荷を全て空にする。次いで、転送トランジスタＴｒ１のゲートとリセットトランジスタＴｒ２のゲートをオフ状態にして電荷蓄積を行う。次に、フォトダイオード３００２１の電荷を読み出す直前にリセットトランジスタＴｒ２のゲートをオン状態にしてＦＤ領域３００２２の電位をリセットする。その後、リセットトランジスタＴｒ２のゲートをオフ状態にし、転送トランジスタＴｒ１のゲートをオン状態にしてフォトダイオード３００２１からの電荷をＦＤ領域３００２２へ転送する。増幅トランジスタＴｒ３ではゲートに電荷が印加されたことを受けて信号電荷を電気的に増幅する。一方、選択トランジスタＴｒ４は前記読み出し直前のＦＤリセット時から読み出し対象画素のみオン状態になり、該当画素内増幅トランジスタＴｒ３からの電荷−電圧変換された画像信号が垂直信号線３０００８に読み出されることになる。
以上、本開示に係る技術が適用され得る固体撮像装置の他の構造例について説明した。
（カメラへの適用例）
上述の固体撮像装置は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。以下、電子機器の一構成例として、カメラを例に挙げ説明する。図２１Ｃは、本開示に係る技術が適用され得るビデオカメラの構成例を示す説明図である。
この例のカメラ１００００は、固体撮像装置１０００１と、固体撮像装置１０００１の受光センサ部に入射光を導く光学系１０００２と、固体撮像装置１０００１及び光学系１０００２間に設けられたシャッタ装置１０００３と、固体撮像装置１０００１を駆動する駆動回路１０００４とを備える。さらに、カメラ１００００は、固体撮像装置１０００１の出力信号を処理する信号処理回路１０００５を備える。
光学系（光学レンズ）１０００２は、被写体からの像光（入射光）を固体撮像装置１０００１の撮像面（不図示）上に結像させる。これにより、固体撮像装置１０００１内に、一定期間、信号電荷が蓄積される。なお、光学系１０００２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置１０００３は、入射光の固体撮像装置１０００１への光照射期間及び遮光期間を制御する。
駆動回路１０００４は、固体撮像装置１０００１及びシャッタ装置１０００３に駆動信号を供給する。そして、駆動回路１０００４は、供給した駆動信号により、固体撮像装置１０００１の信号処理回路１０００５への信号出力動作、及び、シャッタ装置１０００３のシャッタ動作を制御する。すなわち、この例では、駆動回路１０００４から供給される駆動信号（タイミング信号）により、固体撮像装置１０００１から信号処理回路１０００５への信号転送動作を行う。
信号処理回路１０００５は、固体撮像装置１０００１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（ＡＶ−ＳＩＧＮＡＬ）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。
以上、本開示に係る技術が適用され得るカメラの一例について説明した。
（内視鏡手術システムへの適用例）
例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図２１Ｄは、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図２１Ｄでは、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics
Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図２１Ｅは、図２１Ｄに示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、カメラヘッド１１１０２の撮像部１１４０２に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、より鮮明な術部画像を得ることができるため、術者が術部を確実に確認することが可能になる。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
（移動体への適用例）
例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２１Ｆは、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２１Ｆに示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２１Ｆの例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２１Ｇは、撮像部１２０３１の設置位置の例を示す図である。
図２１Ｇでは、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１０２２には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１等に適用され得る。撮像部１２０３１に本開示に係る技術を適用することにより、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。また、より認識しやすい撮影画像を得ることができるため、運転支援の精度を向上させることができる。
（７．補足）
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
例えば、以上説明した本実施形態に係る固体撮像装置が有する各構成（例えば図１、及び図１０Ａ〜図１９Ｆに示す固体撮像装置１〜１１ｆが有する各構成）は、可能な範囲で互いに組み合わされてもよい。このように各構成が組み合わされて構成される固体撮像装置も、本実施形態に係る固体撮像装置に含まれ得る。
また、以上説明した本実施形態に係る各固体撮像装置の構成は、本開示に係る技術の一例に過ぎない。本開示では、他の実施形態として、以上説明した実施形態には含まれない各種の接続構造を有する固体撮像装置が提供され得る。
また、本明細書に記載された効果は、あくまで説明的又は例示的なものであって限定的なものではない。つまり、本開示に係る技術は、上記の効果とともに、又は上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏し得る。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
画素が配列された画素部が形成された第１半導体基板と、前記第１半導体基板上に積層された第１多層配線層と、を有する第１基板と、
所定の機能を有する回路が形成された第２半導体基板と、前記第２半導体基板上に積層された第２多層配線層と、を有する第２基板と、
所定の機能を有する回路が形成された第３半導体基板と、前記第３半導体基板上に積層された第３多層配線層と、を有する第３基板と、
がこの順に積層されて構成され、
前記第１基板と前記第２基板とは、前記第１多層配線層と前記第２多層配線層とが対向するように貼り合わされ、
前記第１基板と前記第２基板とを電気的に接続するための第１の接続構造は、前記第１基板及び前記第２基板の貼り合わせ面に存在し、前記貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造、を含む、
固体撮像装置。
（２）
前記第２基板と前記第３基板とを電気的に接続するための第２の接続構造を更に有し、
前記第２の接続構造は、前記第２多層配線層内の所定の配線を露出させるように前記第１基板の裏面側から少なくとも前記第１基板を貫通して設けられる開口部、及び前記第３多層配線層内の所定の配線を露出させるように前記第１基板の裏面側から少なくとも前記第１基板及び前記第２基板を貫通して設けられる開口部、を含む、
前記（１）に記載の固体撮像装置。
（３）
前記開口部によって露出させられる前記第２多層配線層内の前記所定の配線及び前記第３多層配線層内の前記所定の配線は、Ｉ／Ｏ部として機能するパッドである、
前記（２）に記載の固体撮像装置。
（４）
前記第１基板の裏面側の面上にＩ／Ｏ部として機能するパッドが存在し、
前記開口部の内壁には導電材料が成膜されており、
前記導電材料によって、前記開口部によって露出させられる前記第２多層配線層内の前記所定の配線及び前記第３多層配線層内の前記所定の配線が、前記パッドと電気的に接続されている、
前記（２）に記載の固体撮像装置。
（５）
前記第２多層配線層内の前記所定の配線及び前記第３多層配線層内の前記所定の配線が、前記導電材料によって、同一の前記パッドと電気的に接続される、
前記（４）に記載の固体撮像装置。
（６）
前記第２多層配線層内の前記所定の配線及び前記第３多層配線層内の前記所定の配線が、前記導電材料によって、それぞれ異なる前記パッドと電気的に接続される、
前記（４）に記載の固体撮像装置。
（７）
前記第２基板と前記第３基板とを電気的に接続するための第２の接続構造を更に有し、
前記第２基板と前記第３基板とは、前記第２半導体基板と前記第３多層配線層とが対向するように貼り合わされ、
前記第２の接続構造は、前記第２基板の表面側から少なくとも前記第２基板を貫通して設けられ、前記第２多層配線層内の所定の配線と、前記第３多層配線層内の所定の配線と、を電気的に接続するビア、又は前記第３基板の裏面側から少なくとも前記第３基板を貫通して設けられ、前記第２多層配線層内の所定の配線と、前記第３多層配線層内の所定の配線と、を電気的に接続するビア、を含む、
前記（１）〜（６）のいずれか１項に記載の固体撮像装置。
（８）
前記ビアは、前記第２多層配線層内の前記所定の配線を露出させる第１の貫通孔と、前記第３多層配線層内の前記所定の配線を露出させる前記第１の貫通孔とは異なる第２の貫通孔と、に導電材料が埋め込まれた構造、又は前記第１の貫通孔及び前記第２の貫通孔の内壁に導電材料が成膜された構造、を有する、
前記（７）に記載の固体撮像装置。
（９）
前記ビアは、前記第２多層配線層内の前記所定の配線の一部を露出させつつ前記第３多層配線層内の前記所定の配線を露出させるように設けられる１つの貫通孔、又は前記第３多層配線層内の前記所定の配線の一部を露出させつつ前記第２多層配線層内の前記所定の配線を露出させるように設けられる１つの貫通孔に、導電材料が埋め込まれた構造、又は前記貫通孔の内壁に導電材料が成膜された構造、を有する、
前記（７）に記載の固体撮像装置。
（１０）
前記第１基板と前記第３基板とを電気的に接続するための第３の接続構造を更に有し、
前記第２基板と前記第３基板とは、前記第２半導体基板と前記第３多層配線層とが対向するように貼り合わされ、
前記第３の接続構造は、前記第１基板の裏面側から少なくとも前記第１基板及び前記第２基板を貫通して設けられ、前記第１多層配線層内の所定の配線と、前記第３多層配線層内の所定の配線と、を電気的に接続するビア、又は前記第３基板の裏面側から少なくとも前記第３基板及び前記第２基板を貫通して設けられ、前記第１多層配線層内の所定の配線と、前記第３多層配線層内の所定の配線と、を電気的に接続するビア、を含む、
前記（１）〜（９）のいずれか１項に記載の固体撮像装置。
（１１）
前記ビアは、前記第１多層配線層内の前記所定の配線を露出させる第１の貫通孔と、前記第３多層配線層内の前記所定の配線を露出させる前記第１の貫通孔とは異なる第２の貫通孔と、に導電材料が埋め込まれた構造、又は前記第１の貫通孔及び前記第２の貫通孔の内壁に導電材料が成膜された構造、を有する、
前記（１０）に記載の固体撮像装置。
（１２）
前記ビアは、前記第１多層配線層内の前記所定の配線の一部を露出させつつ前記第３多層配線層内の前記所定の配線を露出させるように設けられる１つの貫通孔、又は前記第３多層配線層内の前記所定の配線の一部を露出させつつ前記第１多層配線層内の前記所定の配線を露出させるように設けられる１つの貫通孔に、導電材料が埋め込まれた構造、又は前記貫通孔の内壁に導電材料が成膜された構造、を有する、
前記（１０）に記載の固体撮像装置。
（１３）
前記ビアは、前記第２多層配線層内の所定の配線とも電気的に接続されている、
前記（１２）に記載の固体撮像装置。
（１４）
前記第２基板と前記第３基板とを電気的に接続するための第２の接続構造を更に有し、
前記第２の接続構造は、前記第２基板及び前記第３基板の貼り合わせ面に存在し、前記貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造、を含む、
前記（１）〜（１３）のいずれか１項に記載の固体撮像装置。
（１５）
前記第２基板及び前記第３基板は、前記固体撮像装置の動作に係る各種の信号処理を実行するロジック回路、及び前記第１基板の前記画素の各々によって取得された画素信号を一時的に保持するメモリ回路、の少なくともいずれかを有する、
前記（１）〜（１４）のいずれか１項に記載の固体撮像装置。
（１６）
前記第２基板は、前記第１基板の前記画素の各々によって取得された画素信号をＡＤ変換する画素信号処理回路を有し、
前記第１の接続構造は、前記画素信号を前記画素信号処理回路に伝送するために、前記画素の各々に対応して存在する、
前記（１）〜（１５）のいずれか１項に記載の固体撮像装置。
（１７）
観察対象を電子的に撮影する固体撮像装置、を備え、
前記固体撮像装置は、
画素が配列された画素部が形成された第１半導体基板と、前記第１半導体基板上に積層された第１多層配線層と、を有する第１基板と、
所定の機能を有する回路が形成された第２半導体基板と、前記第２半導体基板上に積層された第２多層配線層と、を有する第２基板と、
所定の機能を有する回路が形成された第３半導体基板と、前記第３半導体基板上に積層された第３多層配線層と、を有する第３基板と、
がこの順に積層されて構成され、
前記第１基板と前記第２基板とは、前記第１多層配線層と前記第２多層配線層とが対向するように貼り合わされ、
前記第１基板と前記第２基板とを電気的に接続するための第１の接続構造、前記第２基板と前記第３基板とを電気的に接続するための第２の接続構造、及び前記第１基板と前記第３基板とを電気的に接続するための第３の接続構造のうちの少なくとも２つを有し、
前記第１の接続構造は、前記第１基板及び前記第２基板の貼り合わせ面に存在し、前記貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造、を含む、
電子機器。
１、１ａ〜１ｆ、２ａ〜２ｅ、３ａ〜３ｅ、４ａ〜４ｋ、５ａ〜５ｃ、６ａ〜６ｆ、７ａ〜７ｊ、８ａ〜８ｆ、９ａ〜９ｌ、１０ａ〜１０ｃ、１１ａ〜１１ｆ 固体撮像装置
１０１、１２１、１３１ 半導体基板
１０３、１０９、１２３、１２９、１３３ 絶縁膜
１０５、１２５、１３５ 多層配線層
１１０Ａ 第１基板
１１０Ｂ 第２基板
１１０Ｃ 第３基板
１１１ ＣＦ層
１１３ ＭＬアレイ
１５１ パッド
１５３、１５３ａ、１５３ｂ パッド開口部
１５５ 引き出し線開口部
１５７ ＴＳＶ
１５９、１５９ａ、１５９ｂ 電極接合構造
５０１ 導電材料膜
５０３ 樹脂膜
９０１ スマートフォン（電子機器）
９１１ デジタルカメラ（電子機器）

Claims (17)

  1. 画素が配列された画素部が形成された第１半導体基板と、前記第１半導体基板上に積層された第１多層配線層と、を有する第１基板と、
    所定の機能を有する回路が形成された第２半導体基板と、前記第２半導体基板上に積層された第２多層配線層と、を有する第２基板と、
    所定の機能を有する回路が形成された第３半導体基板と、前記第３半導体基板上に積層された第３多層配線層と、を有する第３基板と、
    がこの順に積層されて構成され、
    前記第１基板と前記第２基板とは、前記第１多層配線層と前記第２多層配線層とが対向するように貼り合わされ、
    前記第１基板と前記第２基板とを電気的に接続するための第１の接続構造は、前記第１基板及び前記第２基板の貼り合わせ面に存在し、前記貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造、を含む、
    固体撮像装置。
  2. 前記第２基板と前記第３基板とを電気的に接続するための第２の接続構造を更に有し、
    前記第２の接続構造は、前記第２多層配線層内の所定の配線を露出させるように前記第１基板の裏面側から少なくとも前記第１基板を貫通して設けられる開口部、及び前記第３多層配線層内の所定の配線を露出させるように前記第１基板の裏面側から少なくとも前記第１基板及び前記第２基板を貫通して設けられる開口部、を含む、
    請求項１に記載の固体撮像装置。
  3. 前記開口部によって露出させられる前記第２多層配線層内の前記所定の配線及び前記第３多層配線層内の前記所定の配線は、Ｉ／Ｏ部として機能するパッドである、
    請求項２に記載の固体撮像装置。
  4. 前記第１基板の裏面側の面上にＩ／Ｏ部として機能するパッドが存在し、
    前記開口部の内壁には導電材料が成膜されており、
    前記導電材料によって、前記開口部によって露出させられる前記第２多層配線層内の前記所定の配線及び前記第３多層配線層内の前記所定の配線が、前記パッドと電気的に接続されている、
    請求項２に記載の固体撮像装置。
  5. 前記第２多層配線層内の前記所定の配線及び前記第３多層配線層内の前記所定の配線が、前記導電材料によって、同一の前記パッドと電気的に接続される、
    請求項４に記載の固体撮像装置。
  6. 前記第２多層配線層内の前記所定の配線及び前記第３多層配線層内の前記所定の配線が、前記導電材料によって、それぞれ異なる前記パッドと電気的に接続される、
    請求項４に記載の固体撮像装置。
  7. 前記第２基板と前記第３基板とを電気的に接続するための第２の接続構造を更に有し、
    前記第２基板と前記第３基板とは、前記第２半導体基板と前記第３多層配線層とが対向するように貼り合わされ、
    前記第２の接続構造は、前記第２基板の表面側から少なくとも前記第２基板を貫通して設けられ、前記第２多層配線層内の所定の配線と、前記第３多層配線層内の所定の配線と、を電気的に接続するビア、又は前記第３基板の裏面側から少なくとも前記第３基板を貫通して設けられ、前記第２多層配線層内の所定の配線と、前記第３多層配線層内の所定の配線と、を電気的に接続するビア、を含む、
    請求項１に記載の固体撮像装置。
  8. 前記ビアは、前記第２多層配線層内の前記所定の配線を露出させる第１の貫通孔と、前記第３多層配線層内の前記所定の配線を露出させる前記第１の貫通孔とは異なる第２の貫通孔と、に導電材料が埋め込まれた構造、又は前記第１の貫通孔及び前記第２の貫通孔の内壁に導電材料が成膜された構造、を有する、
    請求項７に記載の固体撮像装置。
  9. 前記ビアは、前記第２多層配線層内の前記所定の配線の一部を露出させつつ前記第３多層配線層内の前記所定の配線を露出させるように設けられる１つの貫通孔、又は前記第３多層配線層内の前記所定の配線の一部を露出させつつ前記第２多層配線層内の前記所定の配線を露出させるように設けられる１つの貫通孔に、導電材料が埋め込まれた構造、又は前記貫通孔の内壁に導電材料が成膜された構造、を有する、
    請求項７に記載の固体撮像装置。
  10. 前記第１基板と前記第３基板とを電気的に接続するための第３の接続構造を更に有し、
    前記第２基板と前記第３基板とは、前記第２半導体基板と前記第３多層配線層とが対向するように貼り合わされ、
    前記第３の接続構造は、前記第１基板の裏面側から少なくとも前記第１基板及び前記第２基板を貫通して設けられ、前記第１多層配線層内の所定の配線と、前記第３多層配線層内の所定の配線と、を電気的に接続するビア、又は前記第３基板の裏面側から少なくとも前記第３基板及び前記第２基板を貫通して設けられ、前記第１多層配線層内の所定の配線と、前記第３多層配線層内の所定の配線と、を電気的に接続するビア、を含む、
    請求項１に記載の固体撮像装置。
  11. 前記ビアは、前記第１多層配線層内の前記所定の配線を露出させる第１の貫通孔と、前記第３多層配線層内の前記所定の配線を露出させる前記第１の貫通孔とは異なる第２の貫通孔と、に導電材料が埋め込まれた構造、又は前記第１の貫通孔及び前記第２の貫通孔の内壁に導電材料が成膜された構造、を有する、
    請求項１０に記載の固体撮像装置。
  12. 前記ビアは、前記第１多層配線層内の前記所定の配線の一部を露出させつつ前記第３多層配線層内の前記所定の配線を露出させるように設けられる１つの貫通孔、又は前記第３多層配線層内の前記所定の配線の一部を露出させつつ前記第１多層配線層内の前記所定の配線を露出させるように設けられる１つの貫通孔に、導電材料が埋め込まれた構造、又は前記貫通孔の内壁に導電材料が成膜された構造、を有する、
    請求項１０に記載の固体撮像装置。
  13. 前記ビアは、前記第２多層配線層内の所定の配線とも電気的に接続されている、
    請求項１２に記載の固体撮像装置。
  14. 前記第２基板と前記第３基板とを電気的に接続するための第２の接続構造を更に有し、
    前記第２の接続構造は、前記第２基板及び前記第３基板の貼り合わせ面に存在し、前記貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造、を含む、
    請求項１に記載の固体撮像装置。
  15. 前記第２基板及び前記第３基板は、前記固体撮像装置の動作に係る各種の信号処理を実行するロジック回路、及び前記第１基板の前記画素の各々によって取得された画素信号を一時的に保持するメモリ回路、の少なくともいずれかを有する、
    請求項１に記載の固体撮像装置。
  16. 前記第２基板は、前記第１基板の前記画素の各々によって取得された画素信号をＡＤ変換する画素信号処理回路を有し、
    前記第１の接続構造は、前記画素信号を前記画素信号処理回路に伝送するために、前記画素の各々に対応して存在する、
    請求項１に記載の固体撮像装置。
  17. 観察対象を電子的に撮影する固体撮像装置、を備え、
    前記固体撮像装置は、
    画素が配列された画素部が形成された第１半導体基板と、前記第１半導体基板上に積層された第１多層配線層と、を有する第１基板と、
    所定の機能を有する回路が形成された第２半導体基板と、前記第２半導体基板上に積層された第２多層配線層と、を有する第２基板と、
    所定の機能を有する回路が形成された第３半導体基板と、前記第３半導体基板上に積層された第３多層配線層と、を有する第３基板と、
    がこの順に積層されて構成され、
    前記第１基板と前記第２基板とは、前記第１多層配線層と前記第２多層配線層とが対向するように貼り合わされ、
    前記第１基板と前記第２基板とを電気的に接続するための第１の接続構造は、前記第１基板及び前記第２基板の貼り合わせ面に存在し、前記貼り合わせ面にそれぞれ形成される電極同士が直接接触した状態で接合している電極接合構造、を含む、
    電子機器。
JP2019511147A 2017-04-04 2018-03-23 固体撮像装置、及び電子機器 Pending JPWO2018186192A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023022003A JP2023057137A (ja) 2017-04-04 2023-02-15 固体撮像装置、及び電子機器

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017074807 2017-04-04
JP2017074807 2017-04-04
JP2017130384 2017-07-03
JP2017130384 2017-07-03
PCT/JP2018/011565 WO2018186192A1 (ja) 2017-04-04 2018-03-23 固体撮像装置、及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023022003A Division JP2023057137A (ja) 2017-04-04 2023-02-15 固体撮像装置、及び電子機器

Publications (1)

Publication Number Publication Date
JPWO2018186192A1 true JPWO2018186192A1 (ja) 2020-02-13

Family

ID=63712068

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019511147A Pending JPWO2018186192A1 (ja) 2017-04-04 2018-03-23 固体撮像装置、及び電子機器
JP2023022003A Pending JP2023057137A (ja) 2017-04-04 2023-02-15 固体撮像装置、及び電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023022003A Pending JP2023057137A (ja) 2017-04-04 2023-02-15 固体撮像装置、及び電子機器

Country Status (7)

Country Link
US (2) US11289526B2 (ja)
JP (2) JPWO2018186192A1 (ja)
KR (2) KR102545846B1 (ja)
CN (3) CN117558737A (ja)
DE (1) DE112018001862T5 (ja)
TW (2) TWI768015B (ja)
WO (1) WO2018186192A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289526B2 (en) 2017-04-04 2022-03-29 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
JP2019165312A (ja) * 2018-03-19 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2020004011A1 (ja) * 2018-06-29 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
TW202044333A (zh) * 2019-02-20 2020-12-01 日商索尼半導體解決方案公司 攝像裝置
JP2021027277A (ja) * 2019-08-08 2021-02-22 キヤノン株式会社 光電変換装置、光電変換システム
KR20210053392A (ko) * 2019-11-01 2021-05-12 삼성전자주식회사 센서 소자
US11990497B2 (en) 2020-01-29 2024-05-21 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic device
FR3114439B1 (fr) * 2020-09-18 2022-10-07 Commissariat Energie Atomique Circuit microelectronique tridimensionnel a repartition optimisee de ses fonctions numerique et analogique
WO2022091607A1 (ja) * 2020-10-27 2022-05-05 ソニーセミコンダクタソリューションズ株式会社 受光装置及び測距装置
US20240006449A1 (en) 2020-11-20 2024-01-04 Sony Semiconductor Solutions Corporation Solid-state imaging element, manufacturing method, and electronic apparatus
WO2022158379A1 (ja) * 2021-01-22 2022-07-28 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
WO2022263967A1 (ja) * 2021-06-17 2022-12-22 株式会社半導体エネルギー研究所 撮像装置および電子機器
WO2023106308A1 (ja) * 2021-12-10 2023-06-15 ソニーセミコンダクタソリューションズ株式会社 受光装置
WO2023120317A1 (ja) * 2021-12-22 2023-06-29 キヤノン株式会社 半導体デバイス、光電変換システム、移動体
US11735616B2 (en) * 2021-12-29 2023-08-22 Nanya Technology Corporation Optical semiconductor device with integrated dies
WO2023131994A1 (ja) * 2022-01-05 2023-07-13 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
WO2024101204A1 (ja) * 2022-11-10 2024-05-16 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び積層基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099582A (ja) * 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2015135938A (ja) * 2013-12-19 2015-07-27 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP2016171297A (ja) * 2015-03-12 2016-09-23 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094720A (ja) * 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
US10090349B2 (en) * 2012-08-09 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US8957358B2 (en) * 2012-04-27 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US9711555B2 (en) * 2013-09-27 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dual facing BSI image sensors with wafer level stacking
TWI676279B (zh) 2013-10-04 2019-11-01 新力股份有限公司 半導體裝置及固體攝像元件
TWI676280B (zh) * 2014-04-18 2019-11-01 日商新力股份有限公司 固體攝像裝置及具備其之電子機器
KR102464716B1 (ko) * 2015-12-16 2022-11-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11289526B2 (en) 2017-04-04 2022-03-29 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099582A (ja) * 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2015135938A (ja) * 2013-12-19 2015-07-27 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP2016171297A (ja) * 2015-03-12 2016-09-23 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器

Also Published As

Publication number Publication date
TWI768015B (zh) 2022-06-21
US20210104571A1 (en) 2021-04-08
TW201842660A (zh) 2018-12-01
TW202236658A (zh) 2022-09-16
KR20190131489A (ko) 2019-11-26
US11955500B2 (en) 2024-04-09
KR102545846B1 (ko) 2023-06-21
KR102671085B1 (ko) 2024-05-31
JP2023057137A (ja) 2023-04-20
CN110574164A (zh) 2019-12-13
US11289526B2 (en) 2022-03-29
DE112018001862T5 (de) 2019-12-19
CN117558738A (zh) 2024-02-13
US20220157877A1 (en) 2022-05-19
CN117558737A (zh) 2024-02-13
CN110574164B (zh) 2023-10-24
KR20230096129A (ko) 2023-06-29
WO2018186192A1 (ja) 2018-10-11

Similar Documents

Publication Publication Date Title
KR102671085B1 (ko) 고체 촬상 장치 및 전자 기기
JP7184753B2 (ja) 固体撮像装置、及び電子機器
US20220359605A1 (en) Solid-state imaging device and electronic device including coupling structures for electrically interconnecting stacked semiconductor substrates
JP7184754B2 (ja) 固体撮像装置、及び電子機器
US11804507B2 (en) Solid-state imaging device and electronic apparatus
WO2018186191A1 (ja) 固体撮像装置、及び電子機器
US20220359603A1 (en) Solid-state imaging device and electronic apparatus
WO2018186193A1 (ja) 固体撮像装置、及び電子機器
US12027558B2 (en) Solid-state imaging device and electronic apparatus
KR20240091074A (ko) 고체 촬상 장치 및 전자 기기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220419

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221115