DE10203955A1

DE10203955A1 - Hochfrequenz-MOS-Schalter

Info

Publication number: DE10203955A1
Application number: DE2002103955
Authority: DE
Inventors: Trenor F Goodell
Original assignee: Fairchild Semiconductor Corp
Current assignee: Fairchild Semiconductor Corp
Priority date: 2001-02-09
Filing date: 2002-02-01
Publication date: 2002-08-22
Also published as: JP4230704B2; US20010007430A1; US6396325B2; KR100886011B1; KR20020066182A; JP2002314388A; TW565999B

Abstract

Eine Hochfrequenzschalterschaltung hat ein MOS-Durchlassgatter bzw. einen MOS-Übertragungstransistor. Die erfindungsgemäße Schalterschaltung umfasst ein erstes Impedanzelement, das mit dem Gate des Übertragungstransistors verbunden ist und vorzugsweise ein zusätzliches zweites Impedanzelement, das mit der Körpermasse des Übertragungstransistors verbunden ist. Eines der Impedanzelemente oder beide stören die parasitäre Nebenschlusskapazität, die in dem Übertragungstransistor auftritt, und die für die Signalabschwächung beim Hochfrequenzbetrieb verantwortlich ist. Das Impedanzelement ist in Serie mit dieser parasitären Kapazität verbunden, sodass die Impedanz dieses Pfads wesentlich erhöht wird, wodurch die Durchlassbandbreite wesentlich erhöht wird. Das Impedanzelement kann ein einfacher Widerstand sein. Die Schalterschaltung ist zur Verwendung in einem Bereich von Anwendungen geeignet, der eine Signalfortpflanzung in Rechensystemen, Routern und flachbildschirmanzeigen einschließt.

Description

Hintergrund der Erfindung 1. Bereich der Erfindung

Die vorliegende Erfindung betrifft elektronische Schalter. Insbesondere betrifft die vorliegende Erfindung Halbleiter schalter, darunter diejenigen, die aus einem oder mehreren Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFET, metal oxide-semiconductor field effect transistors) gebildet sind. Genauer betrifft die vorliegende Erfindung Halbleiterschal ter, die bei relativ hohen Frequenzen, darunter auch bei Fre quenzen in der Größenordnung von einem Gigahertz, schalten können.

2. Beschreibung des Standes der Technik

Die Entwicklung in der Halbleitertechnologie hat zur Fähig keit geführt, dass man kostengünstig hoch zuverlässige Schal ter produzieren kann, die praktisch Implementierungen (Umset zungen) von mechanischen Relais sind. Sie haben sich als be sonders nützlich erwiesen, wenn sie als Relais vom Typ Ein zelpol ein, Einzelwechsel (single pole, single throw) imple mentiert werden, sind jedoch nicht darauf beschränkt. Halb leiterschalter werden immer mehr als Ersatz für die vorher verwendeten mechanischen Relais verwendet, wegen der hohen zur Verfügung stehenden Schaltgeschwindigkeit und ihrer Fä higkeit, relativ hohe Ströme fehlerfrei zu übertragen. Diese Schalter werden oft als Übertragungsgatter oder Durchlass transistoren bezeichnet, weil sie die Eigenschaften von Tran sistoren - üblicherweise MOS-Transistoren - einsetzen, um den Durchlass eines Signals entweder zu ermöglichen oder zu ver hindern.

Es ist wohlbekannt, dass Schalter in vielen Bereichen weit verbreitet sind. Sie werden in der gesamten Vielzahl von grö ßeren und kleineren Verbraucherprodukten eingesetzt, darun ter, aber nicht nur, in Automobilen und elektronischen Haus haltsgeräten. Sie können verwendet werden und werden verwen det als analoge Wegleiter, Gatter, und als Relais. Sie werden außerdem auch als digitale Multiplexer, Wegleiter und Gatter eingesetzt.

Ein herkömmlicher P-Typ-MOS-Transistor-Schalter ist in Fig. 1 gezeigt. Der Schalter besteht im wesentlichen aus einem PMOS-Transistor M1, dessen Source mit dem Knoten A verbunden ist, und dessen Drain mit dem Knoten B verbunden ist, um die Signalübermittlung bzw. -übertragung zwischen den Knoten A und B steuern. Das Steuergate des Schalters M1 wird über eine Verbindung mit dem Freigabesignal-Eingangsknoten EN mittels äußerer Steuerschaltkreise freigegeben. EN ist mit dem Gate von M1 üblicherweise über eine Inverterkette mit einem oder mehreren Paaren von Invertern wie etwa den Invertern IV1 und IV2 verbunden. Die Inverter IV1 und IV2 werden durch eine Hochpotential-Spannungsschiene, die mit Vcc bezeichnet ist, und eine Niedrigpotential-Spannungsschiene, die mit GND (ground, Masse) bezeichnet ist, gespeist. Die Körpermasse (bulk) des Schalttransistors ist mit der Hochpotential- Spannungsschiene verbunden. Beim Betrieb pflanzt sich ein lo gisch niedriges Signal LOW, das am Knoten EN zugeführt wird, durch die Inverterkette fort, sodass M1 eingeschaltet wird, wodurch es ermöglicht wird, dass ein Signal zwischen den Kno ten A und B durchlaufen kann, sei es von A nach B oder von B nach A. Ein logisch hohes Signal HIGH am Knoten EN schaltet M1 aus, wodurch eine Signalfortpflanzung zwischen den Knoten A und B unterdrückt wird.

Zu Zwecken der Veranschaulichung, um die Besprechung der vor liegenden Erfindung zu befördern, sind Widerstände R1 und R2 gezeigt, wie auch parasitäre Kapazitäten C1, C2 und C3. Die Widerstände R1 und R2 repräsentieren die Impedanzen, die den Schaltkreisen zuzuordnen sind, die mit der Transistor schalterschaltung verbunden sind. Diese Impedanz kann einen erwartungsgemäßen Wert haben; beispielsweise sind die Wider stände R1 und R2 bei bestimmten Anwendungen allgemein von der Größenordnung von etwa 50 Ohm. Es ist jedoch wichtig, dass hier darauf hingewiesen wird, dass die vorliegende Erfindung nicht auf irgendwelche bestimmten Lastimpedanzen begrenzt ist, die mit äußeren Schaltkreisen im Zusammenhang stehen.

Fig. 1: Die Kapazität C1 repräsentiert die Impedanz, die der Gate-Source-Übergangsstelle bzw. - Übergangsfläche der Transistorstruktur zuzuordnen ist, die Kapazität C2 repräsen tiert die Impedanz, die der Drain-Gate-Übergangsstelle bzw. - Übergangsfläche der Transistorstruktur zuzuordnen ist, und die Kapazität C3 repräsentiert die Impedanz, die der Gate- Körpermassen-Übergangsfläche (typischerweise einer Gateoxid schicht) der Transistorstruktur zuzuordnen ist. Es sei darauf hingewiesen, dass auch ein N-Typ-MOS-Transistor verwendet werden kann, um eine komplementär gleiche Schaltfunktion wie die von dem PMOS-Transistor M1 bereitgestellte auszuüben, nur mit geeigneten Abwandlungen in der Inverterkette, und wobei die Körpermasse des Transistors mit GND anstelle mit Vcc ver bunden ist, und wobei bestimmte, dem Fachmann geläufige Un terschiede zwischen NMOS- und PMOS-Transistoren berücksich tigt werden.

MOS-Transistoren sind erwünscht, weil sie beim Betrieb sehr wenig Leistung verbrauchen. Mit dem Fortschritt der Herstel lungstechniken wurden die Zufuhrpotentiale und die Schaltge schwindigkeiten, bei denen derartige Strukturen wirksam be trieben werden können, verbessert. Dennoch hat man festge stellt, dass die meisten in der in Fig. 1 gezeigten Art auf gebauten Silicium-MOS-Transistorschalter bedeutende Schwie rigkeiten haben, Signale zwischen A und B zu übermitteln, wenn diese Signale Übertragungsfrequenzen von der Größenord nung von 400 MHz überschreiten. Es könnte möglich erscheinen, diese Eigenschaft zu verbessern, indem die Größe von M1 ver ringert wird; dies ist jedoch mit einem unerwünschten Nach teil verbunden, der eine Erhöhung des Ein-Widerstands des Transistors umfasst. Abgesehen von einem allgemeinem Interes se, den Widerstand von eingeschalteten Transistoren niedrig zu halten, ist das Nettoresultat bei Auswertung der Übertra gungsfunktion der Struktur möglicherweise dann auch nur ein geringer oder gar kein Gewinn in der Frequenzleistungsfähig keit.

Eine Untersuchung der Impedanzen des in Fig. 1 gezeigten Schalttransistors führt zu einem Verständnis der Begrenzung der Ausbreitungsfrequenz, die mit dieser Vorrichtung verbun den ist. Wenn insbesondere die Übertragungssignal- Ausbreitungsfrequenz beispielsweise 300 MHz überschreitet, beginnen die mit den Eigenschaften des Systems verbundenen Impedanzen, die einfach durch die Widerstände R1 und R2 und die mit dem Gate verbundenen Kapazitäten C1, C2 und C3 be zeichnet sind, die Übertragungsfunktion zu beherrschen. Im Ergebnis wird bei einer derartigen Frequenz oder einer noch höheren Frequenz ein Nebenschlusswiderstand oder ein Kurz schluss zwischen der mit Vcc verbundenen Körpermasse des Transistors und der Masse GND (über den Inverter IV2, der M1 freigibt) hergestellt. Die bei derartigen Frequenzen beherr schende Impedanz bewirkt eine nicht zu akzeptierende Abschwä chung des durchzuführenden Signals. Wie bereits oben festge stellt, kann dieses Problem nicht gelöst werden, indem die Gategröße von M1 verringert wird, weil dies den Ein- Widerstand in unerwünschter Weise hochtreibt.

Für die meisten Rechenanwendungen sind die Frequenzbeschrän kungen von MOS-Transistorschaltern wenig bedeutend. Da die Nachfrage nach erhöhten Betriebsbandbreitenmöglichkeiten steigt, wie beispielsweise im Bildübertragungsbereich, be steht ein größerer Bedarf nach MOS-Transistorschaltern, die die zu übertragenden Signale relativ hoher Frequenz mit mini malen Verlusten durchlassen können. Es wird daher eine Halb leiterschaltung benötigt, die als Schalter für digitale und analoge Operationen wirkt. Außerdem wird eine Halbleiter schalterschaltung benötigt, die über einen Bereich von erwar teten Zufuhrpotentialen als Übertragungsgatter oder als Durchlassgatter betrieben werden kann. Ferner wird eine Schalterschaltung auf der Grundlage von MOSFETs benötigt, die Signale relativ hoher Frequenz mit minimaler Abschwächung ü bertragen kann. Weiterhin wird eine derartige Schalterschal tung benötigt, die hochfrequente Signale mit minimaler Wir kung auf den Ein-Widerstand, der mit dem Transistorschalt kreis verbunden ist, überträgt.

Zusammenfassung der Erfindung

Es ist Aufgabe der vorliegenden Erfindung, einen Halbleiter schaltkreis bereitzustellen, der als Schalter für digitale und analoge Operationen dient. Es ist außerdem Teil der Auf gabe der vorliegenden Erfindung, einen Halbleiterschaltkreis bereitzustellen, der ein Übertragungsgatter oder ein Durch lassgatter ist, das in einem breiten Bereich von Zufuhrpoten tialen betrieben werden kann. Es ist weiterhin Teil der Auf gabe der vorliegenden Erfindung, eine Schalterschaltung auf der Grundlage von MOSFETs bereitzustellen, die Signale rela tiv hoher Frequenz mit minimaler Abschwächung übertragen kann. Weiterhin gehört es zur Aufgabe der vorliegenden Erfin dung, eine derartige Schalterschaltung bereitzustellen, die hochfrequente Signale mit minimaler Wirkung auf den Ein- Widerstand, der mit der Durchlassgatterstruktur auf der Grundlage von MOSFETs verbunden ist, überträgt.

All dies (wie auch weitere Ziele) wird bei der vorliegenden Erfindung dadurch erreicht, dass die Impedanz des Neben schlusspfads erhöht wird, der mit der vorhandenen MOSFET- Struktur verbunden ist, die verwendet wird, um das Durchlass gatter herzustellen. Insbesondere wird zwischen dem Gate des Durchlassgattertransistors und einer Zufuhrschiene ein Impe danzelement wie etwa eine Widerstandsvorrichtung, eine Kon densatorvorrichtung oder eine Kombination von beiden einge baut. Das Impedanzelement dient dazu, das Gate des Durchlass gattertransistors von der Zufuhrschiene zu trennen, die das Gatepotential bestimmt. Zusätzlich kann ein derartiges Impe danzelement zwischen der Körpermasse ("bulk") des Durchlass gattertransistors und der Zufuhrschiene, mit der die Körper masse verbunden ist, eingebaut werden, um auch hier diesen Teil des Durchlassgattertransistors von dieser bestimmten Zu fuhrschiene abzutrennen bzw. abzukoppeln. Bei einem PMOS- Transistor ist die Körpermasse gewöhnlich direkt mit der Hochpotentialschiene verbunden, und bei einem NMOS-Transistor ist die Körpermasse gewöhnlich mit der Niedrigpotentialschie ne verbunden. Es wurde ermittelt, dass bei einer als Durch lassgattertransistor verwendeten herkömmlichen MOS- Transistorstruktur eine Impedanz vorzuziehen ist, die größer ist als die Impedanz des Systems, um die im wesentlichen nicht abgeschwächte Signalfrequenz, die sich durch die Schal tung der vorliegenden Erfindung fortpflanzen kann, zumindest zu verdoppeln. Natürlich kann die betreffende verwendete Im pedanz als Funktion unter anderem der bestimmten Eigenschaf ten des Durchlassgatters, der interessierenden Betriebsfre quenzen und der möglichen Last auf die Schaltung ausgewählt werden. Außerdem sei erwähnt, dass jede zusätzliche von Null verschiedene Impedanz die Antwortleistung des Schalters ver bessert.

Das Impedanzelement der vorliegenden Erfindung ist in Serie mit den Pfaden der parasitären Kapazität des Durchlassgatter transistors verbunden, um so die Gesamtimpedanz dieser Pfade zu erhöhen. Im Ergebnis wird der vorige Nebenschluss, den diese Kapazitätspfade darstellten, im wesentlichen umgangen, insbesondere unter den Bedingungen, bei denen die Übertragung von höheren Frequenzen von Interesse ist. In jeglicher ande rer Hinsicht erlaubt der erfindungsgemäße Durchlassgatter transistor eine Signalübertragung, wie sie für herkömmliche CMOS (complementary MOS, Komplementärsymmetrisches MOS)- Schaltervorrichtungen zu erwarten sind.

Die vorliegende Erfindung ist geeignet zur Verwendung in ei nem weiten Feld von Anwendungen, bei denen ein Schalten mit hoher Frequenz von Interesse ist. Auf dem grundlegendsten Ni veau führen Durchlassgatter- bzw. Gateschaltungen die Fort pflanzung einzelner Signale von einem Ort zu einem anderen aus. Zusammengefügt können sie so arbeiten, dass sie riesige Sätze von Signalen fortpflanzen, um Datenübertragungssysteme zu erzeugen, die Ergebnisse zunehmender Komplexität erzeugen. Auf einem Basisniveau können Durchlassgatterschaltungen ver wendet werden, um Busse und Rückwandplatinen zu bilden, die Verbindungsvorrichtungen sind, die dafür ausgelegt sind, die Fortpflanzung von Signalen zwischen einzelnen Vorrichtungen zu ermöglichen. Lokale oder interne Busse schaffen Signalwege zur Fortpflanzung innerhalb einer einzelnen Vorrichtung wie z. B. eines Mikroprozessors. Typen lokaler Busse, die in Mik roprozessorsystemen enthalten sind, schließen ISA, EISA, Mic ro Channel, VL-Bus und PCI-Bus ein. Beispiele von Bussen, um Peripheriesysteme wie z. B. Drucker, Tastaturen und derglei chen zu verbinden bzw. anzuschließen, umfassen einen NuBus, TURBOchannel, VME-Bus, MULTIBUS und STD-Bus. Jeder derartige Typ eines Signalübertragungssystems kann nur so effektiv wie die Komponenten arbeiten, die verwendet werden, um es zu er zeugen. Verbesserte Durchlassgatterschaltungen wie z. B. die der vorliegenden Erfindung können in jedem solchen Bus sowie Rückwandplatinenstrukturen verwendet werden, die genutzt wer den, um Leiterplatten miteinander zu verbinden, um Fortpflan zungsraten zu erhöhen. Für Video- und Graphiksignalübertra gungen einschließlich insbesondere für Flachbildschirme sind Schnittstellen wie z. B. Differentielle Signalisierung mit niedriger Spannung (LVDS), Übertragungsminimierte differen tielle Signalisierung (TMDS), Asynchronübermittlungsverfahren (ATM) und Digitale Visuelle Schnittstelle bzw. Graphische Be nutzeroberfläche (DVI) dafür ausgelegt, solche Übertragungen zu ermöglichen. Die vorliegende Erfindung stellt den für sol che Schnittstellenstandards erforderlichen Übertragungsband breitentyp ein.

Erhöhte Fortpflanzungsraten sind von besonderem Interesse für die schnelle Übertragung vollständiger Datenpakete. Verbes serte Router, die verwendet werden, um Datenpakete von einem Ort zu einem anderen zu weiterzuleiten, sind zunehmend auf eine Schalterschaltung angewiesen, um eine Datenübertragung über Lokal- und Weitbereichsnetzwerke zu steigern. Dies ist insbesondere der Fall für Video-, Graphik-, Daten- und Sprachübertragungen hoher Qualität, die über Draht-, optische und drahtlose Verbindungen geleitet werden. Die Router werden verwendet, um den Fluß eines Signalverkehrs zwischen Vorrich tungen zu steuern, und sind abhängig von einer Erkennung ei ner Vielzahl von Signalübertragungsprotokollen. Solche Proto kolle schließen, sind aber nicht darauf beschränkt, IP, IPX, AppleTalk, DECnet ein. Eine verbesserte Schalterschaltung wie z. B. die Schaltung der vorliegenden Erfindung erleichtert und verbessert den Betrieb solcher Signal-Router. Natürlich ist die vorliegende Erfindung zur Verwendung in einem beliebigen Rechensystem wie z. B. Personal Computern, Digitalgeräten am Arbeitsplatz, Telekommunikationsvorrichtungen und anderen elektronischen Systemen geeignet, die eine schnelle Signal fortpflanzung mit hoher Qualität erfordern.

Diese und weitere Vorteile der vorliegenden Erfindung werden beim Lesen der folgenden ausführlichen Beschreibung der Aus führungsform der Erfindung und der angehängten Ansprüche so wie beim Betrachten der begleitenden Zeichnungen besser er sichtlich.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein vereinfachtes Schemadiagramm eines Übertra gungsgatters des Stands der Technik mit einem einzi gen NMOS-Transistor vom Anreicherungstyp (Unipolar transistor) als Übertragungsvorrichtung.

Fig. 2 ist ein vereinfachtes schematisches Blockschaubild der erfindungsgemäßen Hochfrequenzschalterschaltung, das einen PMOS-Durchlassgattertransistor zeigt, der mit einem Paar von Impedanzelementen verbunden ist, die alle mit einer ausgedehnteren Schaltung verbunden werden können.

Fig. 3 ist ein vereinfachtes schematisches Blockschaubild der erfindungsgemäßen Hochfrequenzschalterschaltung, das einen NMOS-Durchlassgattertransistor zeigt, der mit einem Paar von Impedanzelementen verbunden ist, die alle mit einer ausgedehnteren Schaltung verbunden werden können.

Fig. 4 ist ein vereinfachtes Schaltungsschaubild einer ers ten Ausführungsform der Hochfrequenzschalterschaltung aus Fig. 2, das die Impedanzelemente als Wider standselemente mit Steuernebenschlüssen zeigt.

Fig. 5 ist ein vereinfachtes Schaltungsschaubild einer zwei ten Ausführungsform der Hochfrequenzschalterschaltung aus Fig. 2, das die Impedanzelemente als diodenver drahtete MOS-Strukturen mit Steuernebenschlüssen zeigt.

Fig. 6 ist ein Bodediagramm, das die Frequenzantwort der er findungsgemäßen Hochfrequenzschalterschaltung im Ver gleich zur Frequenzantwort der Übertragungsschaltung des Standes der Technik aus Fig. 1 zeigt.

Fig. 7 ist eine vereinfachte Blockdarstellung der Schalter schaltung der vorliegenden Erfindung, die einen Teil eines Computersystems bildet, einschließlich als Teil eines Busses und als Teil einer Rückwandplatine.

Fig. 8 ist eine vereinfachte Blockdarstellung der Schalter schaltung der vorliegenden Erfindung, die einen Teil eines Routers bildet.

Fig. 9 ist eine vereinfachte Blockdarstellung der Schalter schaltung der vorliegenden Erfindung, die einen Teil eines Anzeigesystems mit einem Flachbildschirm bil det.

Ausführliche Beschreibung der bevorzugten Ausführungsformen der Erfindung

Eine erfindungsgemäße Hochfrequenzschalterschaltung 10 ist in Fig. 2 gezeigt. Die Schaltung 10 umfasst eine Inverterstufe 20, die vorzugsweise aus Invertern IV1 und IV2 gebildet ist, und einen PMOS-Durchlassgatter-Transistor M1, in ähnlicher Weise wie bei dem in Fig. 1 gezeigten Schalter des Standes der Technik. Natürlich kann die Inverterstufe 20 aus einer Mehrzahl von Paaren von Invertern gebildet sein, oder es kann eine alternative Form eines Freigabesignal-Übertragungs mechanismus vorgesehen sein. Die Schaltung 10 umfasst außer dem ein erstes Impedanzelement 30 und ein zweites Impedanz element 40, wobei das Element 30 zwischen dem Ausgang der In verterstufe 20 und dem Gate von M1 eingebaut bzw. vorgesehen ist, und das Element 40 ist zwischen der Körpermasse (bulk) von M1 und der Hochpotential-Spannungsschiene Vcc eingebaut bzw. vorgesehen. Ein von einem (nicht gezeigten) Steuer schaltkreis über den Ausgangsfreigabeknoten EN kommendes Freigabesignal wird vorzugsweise als Eingang in die Inverter stufe 20 eingespeist, um die Steuerung des Betriebs des Tran sistors M1 über sein Gate wesentlich zu bestimmen. Die Inver ter IV1 und IV2 werden typischerweise durch die Hochpotenti alschiene Vcc und die Niedrigpotentialschiene GND (Masse) ge speist. Es sei bemerkt, dass das erste Impedanzelement 30 mit dem Gate von M1 in alternativer Weise verbunden werden kann, vorausgesetzt es wirkt noch so, dass es dieses Gate von der Zufuhrschiene abtrennt bzw. entkoppelt. Dasselbe gilt auch hinsichtlich des Einbaus des zweiten Impedanzelements 40.

Der Transistor M1 ist die Hauptsteuerung für die Übertragung eines Signals zwischen den Knoten A und B. Jeder der Knoten A und B kann ein Eingangsknoten oder ein Ausgangsknoten sein, abhängig von der Richtung des Signals, das zwischen äußeren Schaltkreisen läuft, die mit diesen beiden Knoten verbunden sind. Die Elemente 30 und 40 sind so gestaltet, dass sie eine Serienimpedanz zwischen dem Gate von M1 und dem Ausgang der Stufe 20 bzw. zwischen der Körpermasse von M1 und Vcc bereit stellen. Daraus resultiert ein Pfad relativ hoher Impedanz, der zuvor durch die parasitären Kapazitäten des Transistors M1 bestimmt war, die das Verhalten der Schalterschaltung bei relativ hohen Frequenzen von 350 MHz oder mehr sonst bestim men würden.

Eine äquivalente Hochfrequenzschalterschaltung 100 ist in Fig. 3 gezeigt, mit einem NMOS-Durchlassgatter-Transistor M2. Die Schaltung 100 umfasst eine Inverterstufe 120, die vor zugsweise aus einem Inverter IV1 gebildet ist, und den NMOS- Durchlassgattertransistor M2. Natürlich kann die Inverterstu fe 120 aus einer Mehrzahl von Invertern in ungeradzahliger Anzahl gebildet sein, oder aus einer alternativen Form eines Freigabesignal-Übertragungsmechanismus. Zusätzlich umfasst die Schaltung 100 ein erstes Impedanzelement 130 und ein zweites Impedanzelement 140, wobei das Element 130 zwischen dem Ausgang der Inverterstufe 120 und dem Gate von M2 einge baut ist und das Element 140 zwischen der Körpermasse von M1 und der Masse GND eingebaut ist. Ein von einem (nicht gezeig ten) Steuerschaltkreis über den Ausgangs-Freigabeknoten EN kommendes Freigabesignal wird vorzugsweise als Eingang in die Inverterstufe 120 eingespeist, um die Steuerung des Betriebs des Transistors M2 über sein Gate wesentlich zu bestimmen. Der Inverter IV1 wird typischerweise über Vcc und GND ge speist. Der Transistor M2 ist die Hauptsteuerung für die Ü bertragung eines Signals zwischen den Knoten A und B. Jeder der Knoten A und B kann ein Eingangsknoten oder ein Ausgangs knoten sein, abhängig von der Richtung des Signals, das zwi schen äußeren Schaltkreisen läuft, die mit diesen beiden Kno ten verbunden sind. Die Elemente 130 und 140 sind so gestal tet, dass sie eine Serienimpedanz zwischen dem Gate von M2 und dem Ausgang der Stufe 120 bzw. der Körpermasse von M2 und der Masse GND bereitstellen. Daraus resultiert ein Pfad rela tiv hoher Impedanz, der zuvor durch die parasitären Kapazitä ten des Transistors M2 bestimmt war, die das Verhalten der Schalterschaltung bei relativ hohen Frequenzen von 350 MHz oder mehr sonst bestimmen würden.

Fig. 4 stellt eine bevorzugte Ausführungsform der in Fig. 2 gezeigten Hochfrequenzschalterschaltung auf der Grundlage ei nes PMOS-Transistors dar. Die Schaltung 10' umfasst eine In verterstufe 20, ein erstes Impedanzelement 30, ein zweites Impedanzelement 40, und einen Durchlassgattertransistor M1 Das Impedanzelement 30 umfasst einen Widerstand R3, der einen Hochpotentialknoten, der mit dem Ausgang von IV2 verbunden ist, und einen Niedrigpotentialknoten, der mit dem Gate von M1 verbunden ist, aufweist. Das Element 30 umfasst ferner ei nen PMOS-Nebenschluss-Steuertransistor M3, dessen Gate mit dem Ausgang des Inverters IV1 verbunden ist, dessen Source mit Vcc verbunden ist, und dessen Drain ebenfalls mit dem Ga te von M1 verbunden ist. Das Impedanzelement 40 umfasst einen Widerstand R4, der einen Hochpotentialknoten, der mit Vcc verbunden ist, und einen Niedrigpotentialknoten, der mit der Körpermasse von M1 verbunden ist, aufweist. Das Element 40 umfasst ferner einen PMOS-Nebenschluss-Steuertransistor M4, dessen Gate mit dem Ausgang des Inverters IV1 verbunden ist, dessen Source mit Vcc verbunden ist, und dessen Drain mit der Körpermasse von M1 verbunden ist. Die Widerstände R3 und R4 haben vorzugsweise einen Widerstandswert von jeweils etwa ei nem Kiloohm.

Beim Betrieb stellt die Schaltung 10' aus Fig. 4 Pfade rela tiv hoher Impedanz am Gate und an der Körpermasse von M1 be reit, die es zuvor nicht gab. Die dargestellte Anordung be wirkt eine bedeutende Veränderung in der Frequenzantwort der Schaltung 10' im Vergleich zu der der Schaltung des Standes der Technik aus Fig. 1. Insbesondere wenn ein logisch nied riges Signal LOW an EN zugeführt wird, wird durch den Ausgang von IV1 den Gates der Transistoren M3 und M4 ein logisch ho hes Signal HIGH zugeführt, wodurch diese Transistoren ausge schaltet werden und der Signalpfad auf das Gate und die Kör permasse von M1 gelegt wird. Das Signal LOW bei EN führt über die Widerstände R3 und R4 zu einer Verbindung von Gate und Körpermasse von M1 auf die Masse GND, sodass der Durchlass gattertransistor eingeschaltet ist. Die Widerstandswerte von R3 und R4 sind vorzugsweise so gewählt, dass gewährleistet ist, dass der Unterschied in den Potentialen von Gate und Körpermasse ausreichend ist, um M1 eingeschaltet zu lassen, um die Übertragung eines Signals zwischen den Knoten A und B zu ermöglichen, ohne dass gleichzeitig ein parasitärer Impe danznebenschlusspfad im Transistor M1 zur Masse GND entwi ckelt wird, die der Bezugspunkt für den Potentialabfall über R3 oder R4 ist.

Um die Beschreibung der Betriebsweise der Schaltung 10' aus Fig. 4 zu beenden: Wenn an EN ein logisch hohes Signal HIGH zugeführt wird, wird durch den Ausgang von IV1 den Gates der Transistoren M3 und M4 ein logisch niedriges Signal LOW zuge führt, wodurch diese Transistoren eingeschaltet werden, und wodurch der Signalpfad auf das Gate und die Körpermasse von M1 auf das Potential von Vcc gelegt wird. Das hohe Signal HIGH bei EN führt über die Transistoren M3 bzw. M4 zu einer Verbindung des Gates und der Körpermasse von M1 mit Vcc, so dass dieser Durchlassgattertransistor ausgeschaltet ist. Sind die Transistoren M3 und M4 eingeschaltet, so bleibt der Tran sistor M1 ausgeschaltet, da dies der Pfad mit der niedrigeren Impedanz ist.

Eine zweite bevorzugte Ausführungsform der in Fig. 2 gezeig ten erfindungsgemäßen Hochfrequenzschalterschaltung ist als Schaltkreis 10" in Fig. 5 gezeigt. Der Schaltkreis 10" um fasst eine Inverterstufe 20, ein erstes Impedanzelement 30, ein zweites Impedenzelement 40, und einen Durchlassgatter transistor M1, wie zuvor gezeigt. Das Impedanzelement 30 um fasst einen PMOS-Nebenschluss-Steuertransistor M3, der in der oben unter Bezug auf die Schaltung 10' aus Fig. 4 beschrie benen Weise eingebaut ist, und außerdem einen Transistor M5. Das Gate des NMOS-Transistors M5 ist mit dem Ausgang des In verters IV1 verbunden, seine Source ist mit dem Gate von M1 verbunden, und sein Drain und seine Körpermasse ist mit GND verbunden. Das Impedanzelement 40 umfasst einen PMOS- Nebenschluss-Steuertransistor M4, der in der Weise, wie sie oben unter Bezug auf die Schaltung 10' aus Fig. 4 beschrie ben wurde, eingebaut ist, und außerdem einen Transistor M6. Das Gate des PMOS-Transistors M6 ist mit dem Ausgang des In verters IV2 verbunden, sein Drain ist mit der Körpermasse von M1 verbunden, und seine Source und seine Körpermasse sind mit Vcc verbunden.

Beim Betrieb stellt die Schaltung 10" aus Fig. 5 Pfade rela tiv hoher Impedanz an dem Gate und der Körpermasse M1 bereit, die es zuvor noch nicht gab. Die dargestellte Anordnung be wirkt eine bedeutende Veränderung in der Frequenzantwort der Schaltung 10", im Vergleich zu der der Schaltung des Standes der Technik aus Fig. 1. Insbesondere wenn ein logisch nied riges Signal LOW dem Knoten EN zugeführt wird, wird den Gates der Transistoren M3, M4 und M5 über den Ausgang von lvi ein logisch hohes Signal HIGH zugeführt, wodurch die Transistoren M3 und M4 ausgeschaltet werden und der Transistor M5 einge schaltet wird. Das Signal LOW bei EN führt über den Transis tor M5 zu einer Verbindung des Gates von M1 mit GND. Außerdem schaltet das Signal LOW am Ausgang des Inverters IV2 den Transistor M6 ein, sodass die Körpermasse von M1 mit Vcc ver bunden ist, wodurch gewährleistet wird, dass der Durchlass gattertransistor M1 eingeschaltet ist. Die mit den Transisto ren M5 und M6 verbundenen Kapazitäten stellen eine ausrei chende Impedanz bereit, um zu gewährleisten, dass der Unter schied in den Potentialen des Gitters und der Körpermasse ausreichend ist, um M1 eingeschaltet zu lassen, um es zu er möglichen, dass ein Signal zwischen den Knoten A und B über tragen wird, ohne dass gleichzeitig ein parasitärer Impedanz- Nebenschlusspfad entwickelt wird.

Um die Beschreibung der Betriebsweise der Schaltung 10" aus Fig. 5 zu beenden: Wenn an EN ein logisch hohes Signal HIGH zugeführt wird, wird den Gates der Transistoren M3, M4 und M5 über den Ausgang von IV1 ein logisch niedriges Signal LOW zu geführt, wodurch die Transistoren M3 und M4 eingeschaltet werden und der Transistor M5 ausgeschaltet wird. Das Signal HIGH bei bei EN führt über den Transistor M3 zu einer Verbin dung des Gates von M1 mit Vcc, sodass dieser Durchlassgatter transistor ausgeschaltet ist. Außerdem schaltet das Signal HIGH am Ausgang des Inverters IV2 den Transistor M6 aus, so das die Körpermasse von M1 mit Vcc verbunden ist, wodurch ge währleistet wird, dass der Durchlassgattertransistor M1 aus geschaltet ist. Sind die Transistoren M3 und M4 eingeschal tet, bleibt der Transistor M1 ausgeschaltet, da dies der Pfad mit der niedrigeren Impedanz ist.

Der Vorteil, der mit der Einführung der Impedanzelemente 30 und 40 aus Fig. 2 verbunden ist, kann deutlich an den in Fig. 6 gezeigten Wellenformen gesehen werden. Fig. 6 ist ein Bodediagramm, das den logarithmischen Abfall des Potentials eines Signals, das durch eine Durchlassgatterschaltung über tragen wird, bei Änderung der Frequenz zeigt. Die Wellenform 200 stellt die Frequenzantwort dar, die mit der Schalter schaltung des Stands der Technik aus Fig. 1 verbunden ist, während die Wellenform 300 die Frequenzantwort darstellt, die mit der Hochfrequenzschalterschaltung 10 " aus Fig. 5 ver bunden ist. Die Figur zeigt den -3dB-Abfallpegel. Dieser Ab fallpegel stellt eine herkömmlicherweise verwendete Kennzahl dar, die verwendet wird, um das verwendbare Durchlassband ei nes Systems zu beschreiben. Bei der Schaltung des Stands der Technik, die durch die Wellenform 200 dargestellt wird, be trägt die zugehörige -3dB-Frequenz etwa 350 MHz. Bei der er findungsgemäßen Schalterschaltung 10 " beträgt die -3dB- Frequenz geringfügig mehr als etwa 900 MHz, dies ist eine Verbesserung von näherungsweise mehr als dem 2,5-fachen. Es ist ersichtlich, dass die erfindungsgemäße Schalterschaltung als herkömmliche Durchlassgattervorrichtung verwendet werden kann, mit einer Durchlassfrequenzbandbreite, die bedeutend größer ist als die, die mit zuvor erhältlichen Durchlassgat tervorrichtungen auf MOS-Basis zur Verfügung standen. Sie er laubt es, dass sich die Potentiale an Gate und Körpermasse des Transistors M1 mit dem Eingangssignal am Knoten A oder B ändern, anstatt dass sie über einen Niedrigimpedanzpfad mit Vcc oder GND verbunden werden. Es versteht sich, dass die Schalterschaltung 10 zur Verwendung bei 900 MHz übersteigen den Frequenzen, einschließlich deutlich über 1 GHz, geeignet ist und nicht auf das in Fig. 6 präsentierte repräsentative Beispielergebnis begrenzt sein soll.

Wie vorher erwähnt wurde, kann die Schalterschaltung 10 der vorliegenden Erfindung in einer Vielzahl von Systemen verwen det werden, da sie ein effektiver Mechanismus zur Signalfort pflanzung in vielen Anwendungen einschließlich, nicht aber darauf beschränkt, einer internen und externen Datenübertra gung sowie auch einer Videosignalübertragung ist. Wie in Fig. 7 veranschaulicht bildet ein Rechensystem 100, die eine zentrale Verarbeitungseinheit 130, eine erste Speicherzelle 101, eine zweite Speicherzelle 102, einen internen Bus 103, einen ersten Eingabe/Ausgabe-Port 104 und einen zweiten Ein gabe/Ausgabe-Port 105 einschließt, eine Schnittstelle mit ex ternen Vorrichtungen wie z. B. einer Tastatur 106 und einer Anzeige 107. Jede der identifizierten Vorrichtungen kann eine Busschalterschaltung 10 für jede Signalübertragungsleitung enthalten, die beispielhaft durch Leitungen 108-112 veran schaulicht ist, die Vorrichtungen zur Signalübertragung mit einander verbinden. Es versteht sich, dass diese Leitungen Draht-, optische und drahtlose Verbindungen repräsentieren können. Ein Kasten 120 ist eine vereinfachte Darstellung ei ner oder mehrerer Schalterschaltungen 10 der vorliegenden Er findung, die für eine solche Signalübertragung verwendet wer den.

Fig. 8 liefert eine vereinfachte Darstellung eines Signal- Routers 200, der dafür ausgelegt ist, einen Signalverkehr zwischen mehreren Netzwerksystemen 210-250 zu analysieren und zu leiten, die entweder einzelne Rechensysteme oder Netz werke von Rechensystemen repräsentieren. Die Rate, mit der eine Signalübertragung stattfindet, und die Qualität dieses Signals hängen von der verwendeten Schaltungsanordnung zum Schalten ab. Der Router 200 kann die Schalterschaltung 10 der vorliegenden Erfindung für jede Signalleitung des Schnitt stellensystems verwenden, das den Router 200 mit den Netz werksystemen 210-250 verbindet. Ein Kasten 260 ist eine vereinfachte Darstellung von einer oder mehreren Schalter schaltungen 10 der vorliegenden Erfindung, die für eine sol che Signalübertragung verwendet werden. Sie kann vom Router 200 sowie von irgendeinem anderen der Netzwerksysteme 210- 250 verwendet werden.

Fig. 9 liefert eine vereinfachte Darstellung eines Anzeige systems 300 mit einem Flachbildschirm, das eine Flachbild schirmanzeige 301, eine Bildschirmschnittstelle 302, die z. B. die LVDS-Technologie nutzen kann, einen Bildteiler bzw. -ska lierer 303, einen Bildwechselfrequenzwandler 304, eine Digi talschnittstellenvorrichtung 305, die z. B. die TMDS- Technologie verwenden kann, eine Analogschnittstellenvorrich tung 306 und einen Videodecodierer 307 einschließt. Alle kön nen mit einem Computersystem 310 zum Datenaustausch und zur Datenverarbeitung gekoppelt werden. Die Schalterschaltung 10 der vorliegenden Erfindung ist zur Übertragung von Digital signalübertragungen mit hoher Frequenz wie z. B. Videosignal übertragungen besonders geeignet. Sie kann in einer oder meh reren der Komponenten des Anzeigesystems 300 mit einem Flach bildschirm und in dem Rechensystem 310 verwendet werden. Ein Kasten 320 ist eine vereinfachte Darstellung von einer oder mehreren Schalterschaltungen 10 der vorliegenden Erfindung, die für eine solche Signalübertragung verwendet wird.

Obgleich die vorliegende Erfindung mit besonderem Verweis auf bestimmte Ausführungsformen beschrieben wurde, versteht es sich, dass alle Abwandlungen, Varianten und Äquivalente in nerhalb des Umfangs der folgenden beigefügten Ansprüche lie gen sollen.

Claims

1. Hochfrequenzschalterschaltung, um die Übertragung eines elektrischen Signals zwischen einem ersten Knoten und einem zweiten Knoten zu ermöglichen oder zu verhindern, wobei das elektrische Signal von dem ersten Knoten zu dem zweiten Knoten oder von dem zweiten Knoten zu dem ersten Knoten übertragen wird, wenn die Schalterschaltung die Übertragung ermöglicht, und wobei das elektrische Signal nicht übertragen wird, wenn die Schalterschaltung die Übertragung verhindert, wobei die Hochfrequenzschalterschaltung von einer Hochpotential- Versorgungsschiene und einer Niederpotential-Versorgungsschiene gespeist wird, welche Schalterschaltung umfasst:
einen Freigabesignalknoten zum Empfangen eines Schalterschal tungs-Aktivierungssignals, wobei das Schalterschaltungs- Aktivierungssignal eine AN-Bedingung und eine AUS-Bedingung eines MOS-Übertragungstransistors definiert,
wobei der MOS-Übertragungstransistor eine mit dem ersten Knoten gekoppelte Source und einen mit dem zweiten Knoten gekoppelten Drain aufweist,
ein erstes Impedanzelement, das zwischen die Hoch- und die Niederpotential-Versorgungsschienen und ein Gate des MOS- Übertragungstransistors gekoppelt ist, wobei das erste Impe danzelement, das auf die AN- und AUS-Bedingungen anspricht, zwei Zustände definiert, wobei ein Zustand eine niedrige Impe danz und der zweite Zustand eine hohe Impedanz ist, wobei das erste Impedanzelement so aufgebaut ist, dass es eine mit dem MOS-Übertragungstransistor verbundene niederparasitäre Neben schlusskapazität im wesentlichen negiert, und
ein zweites Impedanzelement, das zwischen die Hoch- und die Niederpotential-Versorgungschienen und eine Körpermasse des MOS-Übertragungstransistors gekoppelt ist, wobei das zweite Impedanzelement, das auf die AN- und AUS-Bedingungen anspricht, zwei Zustände definiert, wobei ein Zustand eine niedrige Impe danz und der zweite Zustand eine hohe Impedanz ist, wobei das zweite Impedanzelement so aufgebaut ist, dass es eine mit dem MOS-Übertragungstransistor verbundene niederparasitäre Neben schlusskapazität im wesentlichen negiert.

2. Schalterschaltung nach Anspruch 1, worin der MOS- Übertragungstransistor ein NMOS-Transistor ist und das zweite Impedanzelement zwischen die Körpermasse des MOS-Übertra gungstransistors und die Niederpotential-Versorgungsschiene gekoppelt ist.

3. Schalterschaltung nach Anspruch 1, worin der MOS- Übertragungstransistor ein PMOS-Transistor ist und das zweite Impedanzelement zwischen die Körpermasse des MOS-Übertra gungstransistors und die Hochpotential-Versorgungsschiene gekoppelt ist.

4. Schalterschaltung nach Anspruch 1, ferner aufweisend eine Inverterstufe, die aus einem oder mehreren Invertern gebildet ist, die zwischen den Freigabesignalknoten und die ersten und zweiten Impedanzelemente gekoppelt sind.

5. Schalterschaltung nach Anspruch 4, worin die ersten und zweiten Impedanzelemente einen Widerstand mit einem Hochpoten tialknoten, der mit einem Ausgang der Inverterstufe gekoppelt ist, und einen mit dem Gate des PMOS-Übertragungstransistors gekoppelten Niederpotentialknoten enthalten.

6. Schalterschaltung nach Anspruch 5, worin der Widerstand der Impedanzelemente einen Widerstandswert von ein Kiloohm oder mehr aufweist.

7. Schalterschaltung nach Anspruch 5, worin die Inverterstu fe einen mit einem zweiten Inverter in Reihe gekoppelten ersten Inverter enthält, die jeweils einen Eingang und einen Ausgang aufweisen, worin der Freigabesignalknoten mit dem Eingang des ersten Inverters gekoppelt ist und der Ausgang des zweiten Inverters mit dem Hochpotentialknoten des Widerstands gekoppelt ist, wobei das Impedanzelement ferner einen Impedanz-PMOS- Transistor mit einem mit dem Ausgang des ersten Inverters gekoppelten Gate, einer mit der Hochpotential-Versorgungs schiene gekoppelten Source und einem mit dem Gate des PMOS- Übertragungstransistors gekoppelten Drain aufweist.

8. Schalterschaltung nach Anspruch 5, worin das zweite Impedanzelement einen zweiten Widerstand mit einem mit der Hochpotential-Versorgungsschiene gekoppelten Hochpotentialkno ten und einem mit der Körpermasse des PMOS-Übertragungs transistors gekoppelten Niederpotentialknoten aufweist.

9. Schalterschaltung nach Anspruch 8, worin der zweite Widerstand des zweiten Impedanzelements einen Widerstandswert von ein Kiloohm oder mehr aufweist.

10. Schalterschaltung nach Anspruch 8, worin die Inverter stufe einen ersten, mit einem zweiten Inverter in Reihe gekop pelten Inverter aufweist, die jeweils einen Eingang und einen Ausgang aufweisen, worin der Freigabesignalknoten mit dem Eingang des ersten Inverters gekoppelt ist und der Ausgang des zweiten Inverters mit dem Hochpotentialknoten des Widerstands des Impedanzelements gekoppelt ist, wobei das zweite Impedanz element ferner einen PMOS-Transistor mit einem mit dem Ausgang des ersten Inverters gekoppelten Gate, einer mit der Hochpoten tial-Versorgungsschiene gekoppelten Source und einem mit der Körpermasse des PMOS-Übertragungstransistors gekoppelten Drain aufweist.

11. Schalterschaltung nach Anspruch 4, worin das erste Impedanzelement einen Impedanz-NMOS-Transistor mit einem mit einem Ausgang der Inverterstufe gekoppelten Gate, einem mit dem Gate des PMOS-Übertragungstransistors gekoppelten Drain und einer Source und einer Körpermasse enthält, die mit der Nieder potential-Versorgungsschiene gekoppelt sind.

12. Schalterschaltung nach Anspruch 11, worin die Inverter stufe einen mit einem zweiten Inverter in Reihe gekoppelten ersten Inverter enthält, die jeweils einen Eingang und einen Ausgang aufweisen, worin der Freigabesignalknoten mit dem Eingang des ersten Inverters gekoppelt ist und der Ausgang des ersten Inverters mit dem Gate des Impedanz-NMOS-Transistors gekoppelt ist, wobei das Impedanzelement ferner einen Impedanz- PMOS-Transistor mit einem mit dem Ausgang des ersten Inverters gekoppelten Gate, einer mit der Hochpotential-Versorgungs schiene gekoppelten Source und einem mit dem Gate des PMOS- Übertragungstransistors gekoppelten Drain aufweist.

13. Schalterschaltung nach Anspruch 4, worin das zweite Impedanzelement einen Impedanz-PMOS-Transistor mit einem mit einem Ausgang der Inverterstufe gekoppelten Gate, einer Source und einer Körpermasse, die mit der Hochpotential-Versorgungs schiene gekoppelt sind, und einer mit der Körpermasse des PMOS- Übertragungstransistors gekoppelten Drain enthält.

14. Schalterschaltung nach Anspruch 13, worin die Inverter stufe einen mit einem zweiten Inverter in Reihe gekoppelten ersten Inverter enthält, die jeweils einen Eingang und einen Ausgang aufweisen, worin der Freigabesignalknoten mit dem Eingang des ersten Inverters gekoppelt ist und der Ausgang des zweiten Inverters mit dem Gate des Impedanz-PMOS-Transistors des zweiten Impedanzelements gekoppelt ist, wobei das zweite Impedanzelement ferner einen zweiten Impedanz-PMOS-Transistor mit einem mit dem Ausgang des ersten Inverters gekoppelten Gate, einer mit der Hochpotential-Versorgungsschiene gekoppel ten Source und einem mit der Körpermasse des PMOS-Übertra gungstransistors gekoppelten Drain aufweist.

15. Hochfrequenzschalterschaltung, um die Übertragung eines elektrischen Signals zwischen einem ersten Knoten und einem zweiten Knoten zu ermöglichen oder zu verhindern, wobei das elektrische Signal von dem ersten Knoten zu dem zweiten Knoten oder von dem zweiten Knoten zu dem ersten Knoten übertragen wird, wenn die Schalterschaltung eine AN-Bedingung definiert, und wobei das elektrische Signal nicht übertragen wird, wenn die Schalterschaltung eine AUS-Bedingung definiert, wobei die Hochfrequenzschalterschaltung von einer Hochpotential- Versorgungsschiene und einer Niederpotential-Versorgungsschiene gespeist wird, welche Schalterschaltung umfasst:
einen MOS-Übertragungstransistor mit einer mit dem ersten Knoten gekoppelten Source und einem mit dem zweiten Knoten gekoppelten Drain,
ein erstes Impedanzelement, das zwischen die Hochpotential- und die Niederpotential-Versorgungsschienen und ein Gate des MOS- Übertragungstransistors gekoppelt ist, wobei das erste Impe danzelement, das auf die AN- und AUS-Bedingungen anspricht, zwei Zustände definiert, wobei ein Zustand eine niedrige Impe danz und der zweite Zustand eine hohe Impedanz ist, worin das erste Impedanzelement dazu dient, das Gate von einer der Ver sorgungsschienen zu entkoppeln, indem eine mit dem MOS- Übertragungstransistor verbundene niederparasitäre Neben schlusskapazität im wesentlichen negiert wird, und
ein zweites Impedanzelement, das zwischen die Hoch- und die Niederpotential-Versorgungsschienen und eine Körpermasse des MOS-Übertragungstransistors gekoppelt ist, worin das zweite Impedanzelement, das auf die AN- und AUS-Bedingungen anspricht, zwei Zustände definiert, wobei ein Zustand eine niedrige Impe danz ist und der zweite Zustand eine hohe Impedanz, worin das zweite Impedanzelement dazu dient, die Körpermasse von einer der Versorgungsschienen zu entkoppeln, indem eine mit dem MOS- Übertragungstransistor verbundene niederparasitäre Neben schlusskapazität im wesentlichen negiert wird.

16. Rechensystem, mit Schalterschaltungen, um die Übertra gung eines elektrischen Signals zwischen einem ersten Signal übertragungsknoten und einem zweiten Signalübertragungsknoten zu ermöglichen oder zu verhindern, wobei das elektrische Signal vom ersten Knoten zum zweiten Knoten oder vom zweiten Knoten zum ersten Knoten übertragen wird, wodurch eine AN-Bedingung definiert wird und eine AUS- Bedingung, wenn nicht übertragen wird, definiert wird, wobei die Schalterschaltung von einer Hochpotential-Versor gungsschiene und einer Niederpotential-Versorgungsschiene gespeist werden kann, welches Computersystem umfasst:
einen MOS-Übertragungstransistor mit einer mit dem ersten Knoten gekoppelten Source und einem mit dem zweiten Knoten gekoppelten Drain,
ein erstes Impedanzelement, das zwischen die Hoch- und die Niederpotential-Versorgungsschienen und ein Gate des MOS- Übertragungstransistors gekoppelt ist, wobei das erste Impe danzelement, das auf die AN- und die AUS-Bedingungen anspricht, zwei Zustände definiert, wobei ein Zustand eine niedrige Impe danz und der zweite Zustand eine hohe Impedanz ist, worin das erste Impedanzelement dazu dient, das Gate von einer der Ver sorgungsschienen zu entkoppeln, indem eine mit dem MOS- Übertragungstransistor verbundene niederparasitäre Neben schlusskapazität im wesentlichen negiert wird, und
ein zweites Impedanzelement, das zwischen die Hoch- und die Niederpotential-Versorgungsschienen und eine Körpermasse des MOS-Übertragungstransistors gekoppelt ist, wobei das zweite Impedanzelement, das auf die AN- und die AUS-Bedingungen an spricht, zwei Zustände definiert, wobei ein Zustand eine nied rige Impedanz und der zweite Zustand eine hohe Impedanz ist, worin das zweite Impedanzelement dazu dient, die Körpermasse von einer der Versorgungsschienen zu entkoppeln, indem eine mit dem MOS-Übertragungstransistor verbundene niederparasitäre Nebenschlusskapazität im wesentlichen negiert wird.

17. Computersystem nach Anspruch 16, ferner aufweisend ein zwischen eine Körpermasse des MOS-Übertragungstransistors und eine der Versorgungsschienen gekoppeltes zweites Impedanzele ment.

18. Computersystem nach Anspruch 16, worin der MOS- Übertragungstransistor ein NMOS-Transistor ist und das zweite Impedanzelement zwischen die Körpermasse des MOS-Übertra gungstransistors und die Niederpotential-Versorgungsschiene gekoppelt ist.

19. Computersystem nach Anspruch 16, worin der MOS- Übertragungstransistor ein PMOS-Transistor ist und das zweite Impedanzelement zwischen die Körpermasse des MOS-Übertra gungstransistors und die Hochpotential-Versorgungsschiene gekoppelt ist.

20. Router mit Schalterschaltungen, um die Übertragung eines elektrischen Signals zwischen einem ersten Signalübertragungs knoten und einem zweiten Signalübertragungsknoten zu ermögli chen oder zu verhindern, wobei das elektrische Signal vom ersten Knoten zum zweiten Knoten oder vom zweiten Knoten zum ersten Knoten übertragen wird, wodurch eine AN-Bedingung defi niert wird und eine AUS-Bedingung, wenn nicht übertragen wird, definiert wird, wobei die Schalterschaltung von einer Hochpo tential-Versorgungsschiene und einer Niederpotential- Versorgungsschiene gespeist werden kann, welcher Router um fasst:
einen MOS-Übertragungstransistor mit einer mit dem ersten Knoten gekoppelten Source und einem mit dem zweiten Knoten gekoppelten Drain,
ein erstes Impedanzelement, das zwischen die Hoch- und die Niederpotential-Versorgungsschienen und ein Gate des MOS- Übertragungstransistors gekoppelt ist, wobei das erste Impe danzelement, das auf die AN- und die AUS-Bedingungen anspricht, zwei Zustände definiert, wobei ein Zustand eine niedrige Impe danz und der zweite Zustand eine hohe Impedanz ist, worin das erste Impedanzelement dazu dient, das Gate von einer der Ver sorgungsschienen zu entkoppeln, indem eine mit dem MOS- Übertragungstransistor verbundene niederparasitäre Neben schlusskapazität im wesentlichen negiert wird, und
ein zweites lEmpedanzelement, das zwischen die Hoch- und die Niederpotential-Versorgungsschienen und eine Körpermasse des MOS-Übertragungstransistors gekoppelt ist, wobei das zweite Impedanzelement, das auf die AN- und die AUS-Bedingungen an spricht, zwei Zustände definiert, wobei ein Zustand eine nied rige Impedanz und der zweite Zustand eine hohe Impedanz ist, worin das zweite Impedanzelement dazu dient, die Körpermasse von einer der Versorgungsschienen zu entkoppeln, indem eine mit dem MOS-Übertragungstransistor verbundene niederparasitäre Nebenschlusskapazität im wesentlichen negiert wird.

21. Router nach Anspruch 20, ferner aufweisend ein zwischen eine Körpermasse des MOS-Übertragungstransistors und eine der Versorgungsschienen gekoppeltes zweites Impedanzelement.

22. Router nach Anspruch 20, worin der MOS-Übertragungs transistor ein NMOS-Transistor ist und das zweite Impedanzele ment zwischen die Körpermasse des MOS-Übertragungstransistors und die Niederpotential-Versorgungsschiene gekoppelt ist.

23. Router nach Anspruch 20, worin der MOS-Übertragungs transistor ein PMOS-Transistor ist und das zweite Impedanzele ment zwischen die Körpermasse des MOS-Übertragungstransistors und die Hochpotential-Versorgungsschiene gekoppelt ist.

24. Flachbildschirmsystem, mit Schalterschaltungen, um die Übertragung eines elektrischen Signals zwischen einem ersten Signalübertragungsknoten und einem zweiten Signalübertragungs knoten zu ermöglichen oder zu verhindern, wobei das elektrische Signal vom ersten Knoten zum zweiten Knoten oder vom zweiten Knoten zum ersten Knoten übertragen wird, wodurch eine AN- Bedingung definiert wird und eine AUS-Bedingung, wenn nicht übertragen wird, definiert wird, wobei die Schalterschaltung von einer Hochpotential-Versorgungsschiene und einer Niederpo tential-Versorgungsschiene gespeist wird, wobei das Flachbild schirmsystem umfasst:
einen MOS-Übertragungstransistor mit einer mit dem ersten Knoten gekoppelten Source und einem mit dem zweiten Knoten gekoppelten Drain,
ein erstes Impedanzelement, das zwischen die Hoch- und die Niederpotential-Versorgungsschienen und ein Gate des MOS- Übertragungstransistors gekoppelt ist, wobei das erste Impe danzelement, das auf die AN- und die AUS-Bedingungen anspricht, zwei Zustände definiert, wobei ein Zustand eine niedrige Impe danz und der zweite Zustand eine hohe Impedanz ist, worin das erste Impedanzelement dazu dient, das Gate von einer der Ver sorgungsschienen zu entkoppeln, indem eine mit dem MOS- Übertragungstransistor verbundene niederparasitäre Neben schlusskapazität im wesentlichen negiert wird, und
ein zweites Impedanzelement, das zwischen die Hoch- und die Niederpotential-Versorgungsschienen und eine Körpermasse des MOS-Übertragungstransistors gekoppelt ist, wobei das zweite Impedanzelement, das auf die AN- und die AUS-Bedingungen an spricht, zwei Zustände definiert, wobei ein Zustand eine nied rige Impedanz und der zweite Zustand eine hohe Impedanz ist, worin das zweite Impedanzelement dazu dient, die Körpermasse von einer der Versorgungsschienen zu entkoppeln, indem eine mit dem MOS-Übertragungstransistor verbundene niederparasitäre Nebenschlusskapazität im wesentlichen negiert wird.

25. Flachbildschirmsystem nach Anspruch 24, ferner aufwei send ein zwischen eine Körpermasse des MOS-Übertragungs transistors und eine der Versorgungsschienen gekoppeltes zweites Impedanzelement.

26. Flachbildschirmsystem nach Anspruch 24, worin der MOS- Übertragungstransistor ein NMOS-Transistor ist und das zweite Impedanzelement zwischen die Körpermasse des MOS-Übertragungs transistors und die Niederpotential-Versorgungsschiene gekop pelt ist.

27. Flachbildschirmsystem nach Anspruch 24, worin der MOS- Übertragungstransistor ein PMOS-Transistor ist und das zweite Impedanzelement zwischen die Körpermasse des MOS-Übertragungs transistors und die Hochpotential-Versorgungsschiene gekoppelt ist.

28. Prozeß, um die Übertragung eines elektrischen Signals zwischen einem ersten Signalübertragungsknoten und einem zwei ten Signalübertragungsknoten zu ermöglichen oder zu verhindern, wobei das elektrische Signal von dem ersten Knoten zu dem zweiten oder von dem zweiten Knoten zu dem ersten übertragen wird, wenn es zugelassen ist, wobei der Prozeß die Schritte umfasst:
Koppeln eines MOS-Übertragungstransistors zwischen den ersten Knoten und den zweiten Knoten, wobei der MOS-Übertragungs transistor ein Gate und eine Körpermasse aufweist, und Einrichten eines ersten Impedanzweges, der konfiguriert ist, um eine mit dem MOS-Übertragungstransistor verbundene niederpara sitäre Nebenschlusskapazität im wesentlichen zu negieren, und Verbinden des ersten Impedanzweges mit dem Gate des MOS- Übertragungstransistors, und
Einrichten eines zweiten Impedanzweges, der konfiguriert ist, um eine mit dem MOS-Übertragungstransistor verbundene niederpa rasitäre Nebenschlusskapazität im wesentlichen zu negieren, und Verbinden des zweiten Impedanzweges mit der Körpermasse des MOS-Übertragungstransistors.

29. Prozeß nach Anspruch 28, ferner mit dem Schritt zum Einrichten eines zweiten Impedanzweges und Verbinden des zwei ten Impedanzweges mit der Körpermasse des MOS-Übertragungs transistors.

30. Prozeß nach Anspruch 28, worin der MOS-Übertragungs transistors ein NMOS ist und die zweite Impedanz zwischen die Körpermasse des MOS-Übertragungstransistors und eine Niederpo tential-Versorgungsschiene gekoppelt wird.

31. Prozeß nach Anspruch 28, worin der MOS-Übertragungs transistors ein PMOS ist und die zweite Impedanz zwischen die Körpermasse des MOS-Übertragungstransistors und eine Hochpoten tial-Versorgungsschiene gekoppelt ist.

32. Prozeß nach Anspruch 28, worin der erste Impedanzweg und der zweite Impedanzweg Impedanzen einrichten, die ausreichen, um den MOS-Übertragungstransistor eingeschaltet zu halten, wenn er freigegeben ist, ohne einen überbrückenden parasitären Impedanzweg zwischen dem MOS-Übertragungstransistor und einer Leistungsversorgungsschiene zu entwickeln bzw. auszubilden.