KR100886011B1

KR100886011B1 - 고주파 ｍｏｓｆｅｔ 스위치

Info

Publication number: KR100886011B1
Application number: KR1020020005562A
Authority: KR
Inventors: 구델트레노에프.
Original assignee: 페어차일드 세미컨덕터 코포레이션
Priority date: 2001-02-09
Filing date: 2002-01-31
Publication date: 2009-02-26
Also published as: DE10203955A1; KR20020066182A; US20010007430A1; JP4230704B2; TW565999B; JP2002314388A; US6396325B2

Abstract

본 발명은 MOS 통과 게이트 또는 전달 트랜지스터를 지닌 고주파 스위치 회로에 관한 것이다. 본 발명의 스위치 회로는 전달 트랜지스터의 게이트에 연결된 제1 임피던스 소자와, 바람직하게는 상기 전달 트랜지스터의 벌크(bulk)에 연결된 또 하나의 제2 임피던스 소자를 포함한다. 상기 임피던스 소자 중 하나 또는 모두는 고주파에서의 동작시에 신호의 감쇠를 제어하는 전달 트랜지스터와 관련된 낮은 기생 션트 캐패시턴스(shunt capacitance)의 효과를 실질적으로 없앤다. 그러한 임피던스 소자는 상기 기생 캐패시턴스와 직렬로 연결되어 그러한 경로의 임피던스를 상당히 증가시킴으로써, 통과가능한 대역폭을 상당히 확장시킨다. 상기 임피던스 소자는 단순히 저항기일 수 있다. 상기 스위치 회로는 컴퓨터 시스템, 루터(router ), 및 평면 스크린 디스플레이를 포함하는 애플리케이션의 어레이 용도에 적합하다.

Description

고주파 ＭＯＳＦＥＴ 스위치{HIGH FREQUENCY MOSFET SWITCH}

도1은 전달 디바이스로서 단일의 확장-모드 PMOS 트랜지스터를 지닌 선행 기술의 전달 게이트를 간략하게 보여주는 회로도.

도2는 본 발명의 고주파 스위치 회로를 간략하게 보여주는 회로도로서, 한쌍의 임피던스 소자에 연결된 PMOS 통과 게이트 트랜지스터가 도시되어 있으며, 상기 한쌍의 임피던스 소자 모두가 확장 회로에 연결될 수 있는 회로도.

도3은 본 발명의 고주파 스위치 회로를 간략하게 보여주는 회로도로서, 한쌍의 임피던스 소자에 연결된 NMOS 통과 게이트 트랜지스터가 도시되어 있으며, 상기 한쌍의 임피던스 소자 모두가 확장 회로에 연결될 수 있는 회로도.

도4는 도2의 고주파 스위치 회로의 제1 실시예를 간략하게 보여주는 회로도로서, 한쌍의 임피던스 소자가 제어 션트 기능을 갖는 저항 소자로서 도시되어 있는 회로도.

도5는 도2의 고주파 스위치 회로의 제2 실시예를 간략하게 보여주는 회로도로서, 한쌍의 임피던스 소자가 제어 션트 기능을 갖는 다이오드 와이어드 MOS 구조로서 도시되어 있는 회로도.

도6은 본 발명의 고주파 스위치 회로의 주파수 응답을 보여주는 보드 선도로서, 도1의 선행 기술에 의한 전달 회로의 주파수 응답과 비교되어 있는 보드 선도.

도7은 버스의 일부로서 및 백플레인의 일부로서 포함하는 컴퓨터 시스템의 일부를 형성하는 본 발명의 스위치 회로를 간략하게 보여주는 블록 선도.

도8은 루터의 일부를 형성하는 본 발명의 스위치 회로를 간략하게 보여주는 블록 선도.

도9는 평면 스크린 디스플레이 시스템의 일부를 형성하는 본 발명의 스위치 회로를 간략하게 보여주는 블록 선도.

1. 발명의 분야

본 발명은 전자 스위치에 관한 것이다. 특히, 본 발명은 반도체 스위치에 관한 것이며, 하나 이상의 금속-산화물-반도체 전계 효과 트랜지스터(Metal-Oxide-Semiconductor Field Effect Transistor; MOSFET)로 구성되는 반도체 스위치를 포함한다. 보다 구체적으로, 본 발명은 1 기가헤르쯔 이상의 주파수를 갖는 비교적 높은 주파수에서의 스위칭이 가능한 반도체 스위치에 관한 것이다.

2. 선행 기술의 설명

반도체 기술의 발전으로, 기계식 릴레이를 효과적으로 구현하는 비용이 적게 들면서 신뢰성이 높은 스위치를 만들어 낼 수 있는 것이 가능하게 되었다. 이와 같은 스위치는 1극 1투(single pole, single throw)형 릴레이로서 구현될 경우에 특히 유용하다고 알려져 왔지만, 이들에 국한되는 것은 아니다. 반도체 스위치는, 선 행 기술에 의한 기계식 릴레이를 대신하는 것으로서 한층 더 많이 이용되고 있는 데, 이것은 반도체 스위치를 사용함으로써 얻을 수 있는 높은 스위칭 속도 뿐만 아니라 고장없이 비교적 많은 전류를 이동시킬 수 있는 능력에 기인한다. 이러한 스위치는, 전달 게이트 또는 통과 트랜지스터로서 종종 언급되는 데, 그 이유는 신호의 통과를 저지하는 데 트랜지스터(대개는 MOS 트랜지스터임)의 특성이 이용되고 있기 때문이다.

스위치가 여러 분야에서 사용되고 있다는 것은 잘 알려져 있다. 이러한 스위치는, 대단히 다양한 대형 및 소형의 소비 제품에서 사용되고 있으며, 예를 들면, 자동차 및 가정용 전자 제품이 그것의 예이지만, 이에 국한되지는 않는다. 상기 스위치는 아날로그의 루터, 게이트, 및 릴레이로서 사용될 수 있으며 현재 그러한 것으로서 사용되고 있다. 상기 스위치는 또한 디지털의 멀티플렉서, 루터, 및 게이트로서도 사용되고 있다.

일반적인 P-형 MOS 트랜지스터 스위치가 도1에 도시되어 있다. 이러한 스위치는, 기본적으로는, 노드(A)에 연결된 소오스 및 노드(B)에 연결된 드레인을 지님으로써 노드(A)와 노드(B)사이로의 신호 전달을 제어하는 PMOS 트랜지스터(M1)이다. 스위치(M1)의 제어 게이트는, 외부 제어 회로로 부터의 이네이블 신호 입력 노드(EN)와 연결되는 방식으로 이네이블된다. EN은, 일반적으로, 인버터(IV1,IV2)와 같은 1개 또는 복수 개의 인버터 쌍을 포함하는 인버터 열(inverter chain)에 의해 M1의 게이트에 연결된다. 인버터(IV1,IV2)는, 고 전위 전력 레일(Vcc)과 저 전위 전력 레일(GND)에 의해 전력을 공급받는다. 스위치 트랜지스터의 벌크(bulk)는 고 전위 전력 레일에 연결된다. 동작시에는, EN에 가해진 저(LOW) 논리 레벨이 인버터 열을 통해 전달되어 M1을 턴온(turn on)시킴으로써, 노드(A)에서 노드(B)로든 아니면 노드(B)에서 노드(A)로든 간에, 신호가 노드(A,B)사이로 통과하는 것이 가능해 진다. EN에 가해진 고(HIGH) 논리 레벨은 M1을 턴오프(turn off)시킴으로써, 노드(A,B)사이로의 신호의 전달이 저지된다.

본 발명의 설명을 진척시키기 위한 예시적인 목적으로, 라인 저항(R1,R2)이 도시되어 있으며, 또한 기생 캐패시턴스(C1,C2,C3)도 도시되어 있다. 저항(R1,R2)은, 트랜지스터 스위치 회로에 연결된 회로와 관련된 임피던스를 나타낸다. 이러한 임피던스는 어느 정도 예측된 값일 수 있는 데, 예를 들면, 어느 응용예에서는, 저항(R1,R2)이, 일반적으로, 약 50 오옴 정도이다. 그러나, 본 발명이 외부 회로와 관련된 것과 같은 특정의 부하 임피던스에 국한되지 않는다는 점에 유념하여야 하는 것이 중요하다.

계속하여 도1에 관하여 설명하면, 캐패시턴스(C1)는 트랜지스터 구조의 게이트와 소오스 간의 인터페이스와 관련된 임피던스를 나타내며, 캐패시턴스(C2)는 트랜지스터 구조의 드레인와 게이트 간의 인터페이스와 관련된 임피던스를 나타내고, 캐패시턴스(C3)는 트랜지스터 구조의 게이트와 벌크 간의 인터페이스(전형적으로는, 게이트 산화물 층임)와 관련된 임피던스를 나타낸다. N-형 MOS 트랜지스터가 PMOS 트랜지스터(M1)에 의해 제공되는 것과 동일한 스위칭 기능을 상보적으로 실행시키는 데 이용될 수 있다는 점에 유념하여야 한다. 다만, 이때에는 인버터 열이 적절히 수정되고, 트랜지스터의 벌크가 Vcc 대신에 GND 에 결합된다. NMOS 및 PMOS 트랜지스터에 관하여 이러한 차이점은 당업자라면 이해될 것이다.

MOS 트랜지스터는 동작 전력을 극히 적게 소모시킨다는 점에서 바람직하다.제조 기술이 진보함에 따라, 이같은 트랜지스터 구조가 효과적으로 동작될 수 있는 경우의 공급 전위 및 스위칭 속도는 개선되었다. 그럼에도 불구하고, 도1에 도시된 방식으로 구성된 대부분의 실리콘 MOS 트랜지스터 스위치가, 신호의 전송 주파수가 400 MHz를 초과하는 경우, 노드(A) 및 노드(B) 사이로의 신호 전달에 상당한 어려운 점이 있다고 판단되었다. M1의 사이즈를 축소시킴으로써 이러한 특성을 개선하는 것이 가능한 것처럼 생각될 수 있지만, 트랜지스터의 온-저항(on-resistance)이 증가되는 것을 포함하는 바람직하지 않은 트레이드-오프(trade-off)가 존재한다. 트랜지스터의 온-저항을 낮게 유지하려는 관점은 별도로 치더라도, 트랜지스터 구조의 전달 함수를 평가하는 때의 정미(net)의 결과는 주파수 성능에 관하여 경미한 이득이 있거나, 전혀 이득이 없을 수 있다.

도1에 도시된 스위치 트랜지스터의 임피던스를 해석하면, 이러한 디바이스와 관련된 전송 주파수의 한계를 이해하는 것이 가능하다. 구체적으로는, 예를 들면,전달 신호의 전송 주파수가 300 MHz를 초과하는 경우, 저항(R1,R2)과 게이트 결합된 캐패시턴스(C1,C2,C3)에 의해 단순히 인식되는 시스템의 특성과 관련된 임피던스가 전달 함수를 지배하기 시작한다. 결과적으로, 그러한 주파수 및 이보다 더 높은 주파수에서는, Vcc에 결합된 트랜지스터의 벌크 및 GND 사이에 (M1을 이네이블시키는 인버터(IV2)를 통해) 션트(shunt) 또는 단락(short)이 생긴다. 그러한 주파수에서의 지배적인 임피던스에 기인하여 허용될 수 없이 감쇠된 신호가 통과된다. 앞서 언급한 바와 같이, 이것은, 드레인-소오스 저항을 바람직스럽지 못할 정도로 증가시키는 M1의 게이트 사이즈를 감소시킴으로써 해결될 수는 없다.

컴퓨터와 관련한 대부분의 응용예에서는, MOS 트랜지스터 스위치의 주파수의 한계는 거의 관심의 대상이 아니다. 그러나, 예를 들면, 비디오 전송 분야에서와 같은 동작 대역폭에 관한 요구가 커질수록, 손실을 최소한으로 유지시키는 비교적 높은 주파수에서의 전송 신호를 전달할 수 있는 MOS 트랜지스터 스위치에 대한 요구가 커지고 있다. 따라서, 필요한 것은 디지털 및 아날로그 동작에 대한 스위치로서 기능을 하는 반도체 회로이다. 또한 필요한 것은 예측되는 공급 전위의 어레이상에서 전달 게이트 또는 통과 게이트로서 동작될 수 있는 반도체 스위치 회로이다. 더욱이필요한 것은 최소의 감쇠로 비교적 높은 주파수 신호를 전송시킬 수 있는 MOSFET를 기초로 한 스위치 회로이다. 또 필요한 것은 트랜지스터 회로와 관련된 온-저항에의 영향이 최소로 되도록 고주파에서의 전송 신호를 전달하는 스위치 회로이다.

본 발명의 제1 목적은 디지털 및 아날로그 동작에 대한 스위치로서 기능을 하는 반도체 회로를 제공하는 것이다.

본 발명의 제2 목적은 광범위한 공급 전위에서 동작될 수 있는 전달 게이트 또는 통과 게이트인 반도체 스위치를 제공하는 것이다.

본 발명의 제3 목적은 최소의 감쇠로 비교적 높은 주파수의 신호를 전송시킬 수 있는 MOSFET를 기초로 한 스위치 회로를 제공하는 것이다.

본 발명의 제4 목적은 MOSFET를 기초로 한 통과 게이트 구조와 관련된 온-저항에의 영향이 최소로 되도록 고주파에서의 전송 신호를 전달하는 스위치 회로를 제공하는 것이다.

이들 목적 및 다른 목적은, 본 발명에 의해, 통과 게이트를 확립하는 데 사용되는 기존의 MOSFET 구조와 관련된 션트 경로의 임피던스를 증가시킴으로써 달성된다. 특히, 저항성 디바이스, 용량성 디바이스, 또는 이들의 조합등의 임피던스 소자는 통과 게이트 트랜지스터의 게이트와 공급 레일사이에 연결된다. 임피던스 소자는 게이트 전위를 결정하는 공급 레일로 부터 통과 게이트 트랜지스터의 게이트를 분리시키는 기능을 한다. 그 외에도, 상기 임피던스 소자는 통과 게이트 트랜지스터의 벌크 및 이러한 벌크가 연결되는 공급 레일 사이에 연결되어, 다시 통과 게이트 트랜지스터의 그러한 부분을 이러한 특정의 공급 레일로 부터 분리시킬 수 있다. PMOS 트랜지스터에서는, 벌크가 고 전위 레일에 연결되는 것이 전형적이며, NMOS 트랜지스터에서는, 벌크가 저 전위 레일에 연결되는 것이 전형적이다. 통과 게이트 트랜지스터로서 이용되고 있는 종래 형태의 MOS 트랜지스터 구조에서, 본 발명의 회로를 통해 전송될 수 있는 실질적으로 감쇠되지 않은 신호 주파수를 최소한 2배로 하기 위하여는, 시스템 자체의 임피던스보다 높은 임피던스가 바람직스럽다고 판단되었다. 물론, 이용되고 있는 특정의 임피던스는 통과 게이트, 관심 대상인 동작 주파수, 회로에 대한 예측되는 부하 및 이들 외의 요인의 특정의 특성의 함수로서 선택될 수 있다. 그 외에도, 제로(0)가 아닌 임피던스가 보완된다면, 이 로 인해 스위치의 응답 성능이 개선된다는 점에 유념하여야 한다.

본 발명의 임피던스 소자는 통과 게이트 트랜지스터의 기생 캐패시턴스 경로와 직렬로 연결되어 이러한 경로의 전체적인 임피던스를 증가시킨다. 결과적으로, 그러한 기생 캐패시턴스 경로가 확립되어 있는 선행 기술에 의한 션트는 실질적인 효과가 없다. 특히, 고주파에서의 전송이 관심 대상인 상황에서는, 특히 그러하다. 이것들 외의 모든 점에서는, 본 발명의 통과 게이트 트랜지스터 회로가 종래 형태의 상보형 MOS(CMOS) 스위치 디바이스에 대해 예측된 신호 전송을 허용한다.

본 발명은 고주파 스위칭이 관심 대상인 폭넓은 애플리케이션의 어레이 용도에 적합하다. 가장 기본적인 수준에서 볼 때, 통과 게이트 회로는 한 장소로 부터 다른 한 장소로 개별적인 신호를 전달한다. 통과 게이트 회로가 한벌로 결합 구성되는 경우에는, 통과 게이트 회로가 복잡성을 증대시키는 출력들을 발생시키는 데이터 전송 시스템을 형성하도록 방대한 세트의 신호들을 전달하도록 동작될 수 있다. 기본적인 수준으로 볼 때, 통과 게이트 회로는 개별적인 디바이스간의 신호의 전달을 가능하게 하도록 설계된 상호접속 디바이스인 백플레인 및 버스를 형성하는 데 사용될 수 있다. 국부 또는 내부 버스는 마이크로프로세서와 같은 개별적인 디바이스내에서의 전달을 위한 신호 경로를 제공한다. 마이크로프로세서내에 포함된 국부 버스의 유형은 ISA, EISA, 마이크로 채널, VL-버스 및 PCI 버스를 포함한다. 프린터, 키보드 등과 같은 주변 시스템을 접속시키기 위한 버스의 예들은 NuBus, TURBOchannel, VMEbus, MULTIBUS 및 STD 버스를 포함한다. 신호 전송 시스템의 그러한 각각의 유형은 단지 신호 전송 시스템을 형성하는 데 사용되는 구성 부품들로 서만 효과적으로 동작될 수 있다. 본 발명의 통과 게이트 회로와 같은 개선된 통과 게이트 회로는, 전송 속도를 증가시키기 위하여 그러한 버스 중 어느 한 버스 뿐만 아니라, 인쇄 회로 보드를 상호접속시키는 데 사용되는 백플레인 구조내에서 이용될 수 있다. 특히 평면 스크린 패널의 경우를 포함하는 비디오 및 그래픽 신호 전송에 있어서는, 저 전압 차동 신호(Low Voltage Differential Signaling; LVDS), 전송 최소화형 차동 신호(Transmission Minimized Differential Signaling; TMDS), 비동기식 전송 모드(Asynchronous Transfer Mode; ATM), 및 디지털 화상 인터페이스 (Digital Visual Interface; DVI)와 같은 인터페이스가 그러한 전송을 가능하게 하도록 설계되어 있다. 본 발명은 그러한 인터페이스 표준에 요구되는 전송 대역폭의 유형을 확립한다. 고밀도 데이터 패킷의 신속한 전송에 대하여는 증가된 전송 속도가 특히 관심 대상이다. 개선된 루터(router)는 국부 및 광역 네트워크를 통한 데이터 전송을 향상시키도록 스위치 회로에 의존하여 한 위치에서 다른 한 위치로 점진적으로 데이터 패킷을 전송시키는 데 사용된다. 이는 특히 와이어 접속, 광 접속 및 무선 접속에 의해 전달되는 고 품위 비디오, 그래픽, 데이터, 및 음성 전송을 위한 경우이다. 상기 루터는 디바이스간의 신호 교통량의 흐름을 제어하는 데 사용되며 다양한 신호 전송 프로토콜의 인식에 의존한다. 그러한 프로토콜은 IP, IPX, AppleTalk, DECnet를 포함하지만, 이들에 국한되지는 않는다. 본 발명의 회로와 같은 개선된 스위칭 회로는 그러한 신호 루터의 동작을 용이하게 하면서 향상시킨다. 물론, 본 발명은 퍼스널 컴퓨터, 퍼스널 디지털 디바이스, 원격통신 디바이스, 및 신속한 고 품위 신호 전송을 필요로 하는 다른 전자 시스템과 같은 임의의 컴퓨터 시스템 용도에 적합하다.

본 발명의 이들 및 이들 외의 이점은, 이하 본 발명의 실시예에 대한 상세한 설명, 첨부된 도면 및 첨부된 특허청구범위를 검토함으로써 명백해질 것이다.

실시예

본 발명의 고주파 스위치 회로(10)는 도2에 도시되어 있다. 상기 회로(10)는, 바람직하게는 인버터(IV1,IV2)로 형성되는 인버터 단(20) 및 PMOS 통과 게이트 트랜지스터(M1)를 포함하고 있는 데, 이는 도1에 도시되어 있는 선행 기술에 의한 스위치와 상당히 유사하다. 물론, 상기 인버터 단(20)은 복수 개의 인버터 쌍, 또는 그 외의 형태의 이네이블 신호 전달 메카니즘으로 형성될 수 있다. 상기 회로(10)은, 또한, 제1 임피던스 소자(30) 및 제2 임피던스 소자(40)를 포함하는데, 소자(30)는 인버터 단(20)의 출력과 M1의 게이트 사이에 연결되어 있으며 소자(40)는 M1의 벌크와 고 전위 전력 레일(Vcc) 사이에 연결되어 있다. 출력 이네이블 노드(EN)에 의한 제어 회로(도시되지 않음)로 부터 출력된 이네이블 신호는, 바람직하게는, 인버터 단(20)의 입력에 연결되어 트랜지스터(M1)의 게이트에 의한 트랜지스터(M1)의 동작 제어를 실질적으로 결정한다. 인버터(IV1,IV2)는 고 전위 레일(Vcc)과 저 전위 레일(GND)에 의해 전력을 공급받는 것이 전형적이다. 제1 임피던스 소자(30)가 M1의 게이트를 상기 공급 레일로 부터 분리시키는 기능을 하는 경우에, 제1 임피던스 소자(30)가 변형적인 방식으로 M1의 게이트에 연결될 수 있다는 점에 유념하여야 한다. 제2 임피더스 소자(40)의 연결에 대하여도 동일하다 할 수 있다.

트랜지스터(M1)는 노드(A)와 노드(B) 사이의 신호 전송에 대한 기본적인 제어 장치(regulator)이다. 노드(A) 또는 노드(B) 중 어느 하나라도 그와 같은 2개의 노드에 연결되어 있는 외부 회로 사이로 전달되는 신호의 방향에 의존하여, 입력 노드 또는 출력 노드가 될 수 있다. 소자(30,40)는 M1의 게이트와 인버터 단(20)의 출력 사이에 및 M1의 벌크와 Vcc 사이에 각각 직렬 임피던스를 제공하도록 설계되어 있다. 결과적으로 얻어지는 것은, 350 MHz 또는 그 이상의 고주파에서 지배적이었던 트랜지스터(M1)의 기생 캐패시턴스에 의해 이전 기술에서 특징화되었던 비교적 높은 임피던스 경로이다.

등가의 고주파 스위치 회로(100)가 NMOS 통과 게이트 트랜지스터(M2)에 대하여 도3에 도시되어 있다. 상기 회로(100)는 인버터 단(IV1)으로 형성되는 것이 바람직하 인버터 단(120) 및 NMOS 통과 게이트 트랜지스터(M2)를 포함한다. 물론, 상기 인버터 단(120)은 기수인 복수 개의 인버터 또는 그 외의 형태의 이네이블 신호 전송 메카니즘으로 형성될 수 있다. 그 이외에도, 상기 회로(100)는 제1 임피던스 소자(130) 및 제2 임피던스 소자(140)를 포함하는 데, 소자(130)는 인버터 단(120)의 출력과 M2의 게이트 사이에 연결되어 있으며 소자(140)는 M2의 벌크와 GND 사이에 연결되어 있다. 출력 이네이블 노드(EN)에 의한 제어 회로(도시되지 않음)로 부터 출력된 이네이블 신호는, 바람직하게는, 인버터 단(120)의 입력에 연결되어 트랜지스터(M2)의 게이트에 의한 트랜지스터(M2)의 동작 제어를 실질적으로 결정한다. Vcc와 GND는 인버터(IV1)에 전력을 공급하는 것이 전형적이다. 트랜지스터(M2)는, 노드(A)와 노드(B) 사이로의 신호 전송에 대한 기본적인 제어 장치이다. 노드(A) 또는 노드(B) 중 어느 하나라도 그와 같은 2개 노드에 연결되어 있는 외부 회로 사이로 전송되는 신호의 방향에 의존하여, 입력 노드 또는 출력 노드가 될 수 있다. 소자(130,140)는 M2의 게이트와 인버터 단(120)의 출력 사이에 및 M2의 벌크와 GND사이에 각각 직렬 임피던스를 제공하도록 설계되어 있다. 결과적으로 얻어지는 것은, 350 MHz 또는 그 이상의 비교적 높은 주파수에서 지배적이었던 트랜지스터(M2)의 기생 캐패시턴스에 의해 이전 기술에서 특징화되었던 비교적 높은 임피던스 경로이다.

도4는, 도2에 도시된 PMOS를 기초로 한 고주파 스위치 회로의 제1의 바람직한 실시예를 예시한 것이다. 회로(10')는 인버터 단(20), 제1 임피던스 소자(30), 제2 임피던스 소자(40), 및 통과 게이트 트랜지스터(M1)를 포함한다. 임피던스 소자(30)는 IV2의 출력에 연결된 고 전위 노드와 M1의 게이트에 연결된 저 전위 노드를 지닌 저항기(R3)를 포함한다. 소자(30)는, 인버터(IV1)의 출력에 연결된 게이트, Vcc에 연결된 소오스, 및 또한 M1의 게이트에 연결된 드레인을 지닌 PMOS 션트 제어 트랜지스터(M3)를 더 포함한다. 임피던스 소자(40)는 Vcc에 연결된 고 전위 노드와 M1의 벌크에 연결된 저 전위 노드를 지닌 저항기(R4)를 포함한다. 소자(40)는, 인버터(IV1)의 출력에 연결된 게이트, Vcc에 연결된 소오스, 및 M1의 벌크에 연결된 드레인을 지닌 PMOS 션트 제어 트랜지스터(M4)를 더 포함한다. 저항기(R3, R4)는 각각 약 1 킬로오옴의 저항을 갖는 것이 바람직하다.

동작시에는, 도4의 회로(10')가 M1의 벌크 및 게이트에서 이전 기술에서는 존재하지 않았던 비교적 높은 임피던스 경로를 제공한다. 예시되어 있는 구성에 의하면, 도1의 선행 기술에 의한 회로에 의해 확립되는 경우와 비교하여, 회로(10')의 주파수 응답이 현저하게 변화한다. 구체적으로 기술하면, 저 논리 레벨이 EN에 가해지는 경우, 고 논리 레벨은 IV1의 출력에 의해 트랜지스터(M3,M4)의 게이트에 가해짐으로써, 이들 트랜지스터가 턴오프되면서 M1의 벌크 및 게이트에의 신호 경로가 고정된다. EN에 저 논리 레벨이 가해지는 결과로, M1의 게이트가 저항기(R3)를 통해 GND에 연결되고 M1의 벌크가 저항기(R4)를 통해 Vcc에 연결됨으로써, M1이 온(on) 상태로 된다. 저항기(R3,R4)의 저항은, 바람직하게는, 상기 게이트와 벌크에 의한 전위 차가 M1을 온 상태로 유지시킬 정도로 충분히 큼으로써, 또한 트랜지스터(M1)에서 GND까지 형성되는 션트 기생 임피던스 경로가 나타지 않게 하면서, 신호가 노드(A)와 노드(B) 사이로 전달될 수 있도록 결정되는 데, 여기서, GND는 R3 및 R4 양단간의 전압 강하에 대한 기준이다.

도4의 회로(10')의 동작 설명을 완결시키는 것으로서, 고 논리 레벨이 EN에 가해지는 경우, 저 논리 레벨은 IV1의 출력에 의해 트랜지스터(M3,M4)의 게이트에 가해짐으로써, 이들 트랜지스터가 턴온되면서 M1의 벌크 및 게이트에의 신호 경로가 Vcc의 전위에 고정된다. EN에 고 논리 레벨이 가해지는 결과로, M1의 벌크 및 게이트가 트랜지스터(M3,M4)를 통해 각각 Vcc에 연결됨으로써, 그러한 통과 게이트 트랜지스터가 오프(off) 상태로 된다. 트랜지스터(M3,M4)가 온 상태로 됨에 따라, 트랜지스터(M1)는 오프 상태가 되는 데, 이는 임피던스가 보다 낮은 경로이기 때문이다.

도2에 도시된 본 발명의 고주파 스위치 회로의 제2의 바람직한 실시예는 도5 에서 회로(10")로서 도시되어 있다. 회로(10")는, 앞서 도시된 바와 같이, 인버터 단(20), 제1 임피던스 소자(30), 제2 임피던스 소자(40), 및 통과 게이트 트랜지스터(M1)를 포함한다. 임피던스 소자(30)는 트랜지스터(M5) 뿐만 아니라, 도4의 회로(10')에 관하여 앞서 설명한 방식으로 연결된 PMOS 션트 제어 트랜지스터(M3)를 포함한다. NMOS 트랜지스터(M5)는 인버터(IV1)의 출력에 연결된 게이트, M1의 게이트에 연결된 소오스, 및 GND에 연결된 드레인 및 벌크를 포함한다. 임피던스 소자(40)는 트랜지스터(M6) 뿐만 아니라, 도4의 회로(10')에 관하여 앞서 설명한 방식으로 연결된 PMOS 션트 제어 트랜지스터(M4)를 포함한다. PMOS 트랜지스터(M6)는 인버터(IV2)의 출력에 연결된 게이트, M1의 벌크에 연결된 드레인, 및 Vcc에 연결된 소오스 및 벌크를 포함한다.

동작시에는, 도5의 회로(10")가 M1의 벌크 및 게이트에서 이전 기술에서는 존재하지 않았던 비교적 높은 임피던스 경로를 제공한다. 예시되어 있는 구성에 의하면, 도1의 선행 기술에 의한 회로에 의해 확립되는 경우와 비교하여, 회로(10'')의 주파수 응답이 현저하게 변화한다. 구체적으로 기술하면, 저 논리 레벨이 EN에 가해지는 경우, 고 논리 레벨은 IV1의 출력에 의해 트랜지스터(M3,M4,M5)의 게이트에 가해짐으로써, 트랜지스터(M3,M4)가 턴오프되면서 트랜지스터(M5)가 턴온된다. EN에 저 논리 레벨이 가해지는 결과로, M1의 게이트가 트랜지스터(M5)를 통해 GND에 연결된다. 그 외에도, 인버터(IV2)의 출력에 걸린 저 논리 레벨은 트랜지스터 (M6)를 턴온시켜 M1의 벌크가 Vcc에 연결되게 함으로써, 통과 게이트 트랜지스터 (M1)이 온 상태가 되게 한다. 트랜지스터(M5,M6)와 관련된 캐패시턴스는, 상기 게 이트 및 벌크의 전위 차가 M1을 온 상태로 유지시키기에 충분히 큼으로써, 또한 션트 기생 임피던스 경로가 나타나지 않게 하면서, 신호가 노드(A)와 노드(B) 사이로 전달될 수 있게 하도록 충분한 임피던스를 제공한다.

도5의 회로(10")의 동작 설명을 완결하는 것으로서, EN에 고 논리 레벨이 가해지는 경우, 저 논리 레벨은 IV1의 출력에 의해 트랜지스터(M3,M4,M5)의 게이트에 가해짐으로써, 트랜지스터(M3,M4)가 턴온되고 트랜지스터(M5)가 턴오프된다. EN에 고 논리 레벨이 가해지는 결과로, M1의 게이트가 트랜지스터(M3)를 통해 Vcc에 연결됨으로써, 그러한 통과 게이트 트랜지스터가 오프 상태로 된다. 그 외에도, 인버터(IV2)에 가해진 고 전위 레벨은 트랜지스터(M6)를 턴오프시켜, M1의 벌크가 Vcc에 연결됨으로써, 통과 게이트 트랜지스터(M1)가 오프 상태로 되게 한다. 트랜지스터(M3,M4)가 온 상태로 됨에 따라, 트랜지스터(M1)는 오프 상태로 되는 데, 이는 임피던스가 보다 낮은 경로이기 때문이다.

도2의 임피던스 소자(30,40)의 도입과 관련된 이점은 도6에 도시된 파형으로 명확하게 알 수 있을 것이다. 도6은, 주파수의 변화에 관하여 통과 게이트 회로를 통해 전달되는 신호 전위의 대수적인 강하(logarithmic drop-off)를 보여주는 보드 선도이다. 파형(200)은 도1의 선행 기술에 의한 스위치 회로와 관련된 주파수 응답을 나타내며, 파형(300)은 도5의 고주파 스위치 회로(10")와 관련된 주파수 응답을 나타낸다. 상기 도면은 -3 dB의 강하 레벨을 나타낸다. 이러한 강하 레벨은 시스템의 사용가능한 통과 대역을 기술하는 데 사용된다. 파형(200)에 의해 표시된 선행 기술에 의한 회로에서는, 관련된 -3dB 주파수가 약 350 MHz 이다. 본 발명의 스위 치 회로(10")에서는, -3dB 주파수가 약 900 MHz 를 근소하게 넘는 값으로서, 이는 약 2.5 배 이상의 개선한 것이라 할 수 있다. 본 발명의 스위치 회로는, 선행 기술에 의한 MOS를 기초로 한 통과 게이트 디바이스로 얻을 수 있는 것보다도 상당히 넓은 통과 주파수 대역폭을 갖는 종래의 통과 게이트 디바이스로서 이용될 수 있다는 점을 알 수 있다. 이로 인해, 트랜지스터(M1)의 게이트 및 벌크 전위가 저 임피던스 경로를 통해 Vcc 또는 GND에 연결되기 보다는 오히려 노드(A) 또는 노드(B)에 걸린 입력 신호로 변화될 수 있다. 스위치 회로(10)가 1 GHz를 족히 넘는 값을 포함하여, 900 MHz를 초과하는 주파수에서 사용하기에 적합할 수 있으며, 도6에 표시된 대표적인 예의 결과에 국한되도록 의도된 것이 아니라는 점을 이해하여야 한다.

앞서 주지한 바와 같이, 본 발명의 스위치 회로(10)는 다양한 시스템에서 이용될 수 있는 데, 그 이유는 비디오 신호 전송 뿐만 아니라, 내부 및 외부 데이터 전송을 포함하지만, 이들에 국한되지 않는 여러 애플리케이션에서의 신호 전송에 대한 효과적인 메카니즘이기 때문이다. 도7에 예시된 바와 같이, 중앙 처리 유니트 (130), 제1 메모리 셀(101), 제2 메모리 셀(102), 내부 버스(103), 제1 입력/출력 포트(104), 및 제2 입력/출력 포트(105)를 포함하는 컴퓨터 시스템(100)은 키보드 (106) 및 디스플레이(107)와 같은 외부 디바이스와 인터페이스한다. 표시된 디바이스 각각은 신호 전송을 위해 디바이스를 서로 연계시키는 라인(108-112)으로 예를 들어 예시된 각각의 신호 전송 라인용의 버스 스위치 회로(10)를 포함할 수 있다. 그와 같은 라인들이 와이어 접속, 광 케이블 접속, 및 무선 접속을 나타낼 수 있다는 점을 이해하여야 한다. 박스(120)는 그러한 신호 전송용으로 이용되는 본 발명 의 하나 또는 그 이상의 스위치 회로(10)를 간략하게 나타낸 것이다.

도8은 개별적인 컴퓨터 시스템 또는 컴퓨터 시스템 네트워크 중 어느 하나를 나타내는 복수 개의 네트워크 시스템(210-250)간의 신호 교통량을 분석 및 규제하도록 설계된 신호 루터(200)를 간략하게 도시한 것이다. 신호 전송이 생기는 속도, 및 그러한 신호의 양호도는 사용되는 스위칭 회로에 의존한다. 상기 루터(200)는 이 루터(200)를 네트워크 시스템(210-250)에 접속시키는 인터페이스 시스템의 각각의 신호 라인용으로 본 발명의 스위치 회로(10)를 이용할 수 있다. 박스(260)는 그러한 신호 전송용으로 이용되는 본 발명의 하나 또는 그 이상의 스위치 회로(10)를 간략하게 나타낸 것이다. 이는 네트워크 시스템(210-250) 중 어느 하나 또는 그 이상의 네트워크 시스템에 의해서 뿐만 아니라 루터(200)에 의해 이용될 수 있다.

도9는 평면 디스플레이(301), 예를 들면 LVDS 기법을 이용할 수 있는 패널 인터페이스(302), 이미지 스케일러(303), 프레임 속도 컨버터(304), 예를 들면 TMDS 기법을 이용할 수 있는 디지털 인터페이스 디바이스(305), 아날로그 인터페이스 디바이스(306), 및 비디오 디코더(307)를 포함하는 평면 디스플레이 시스템 (300)을 간략하게 나타낸 것이다. 이들 모두는 데이터 교환 및 처리를 위해 컴퓨터 시스템(310)에 연결될 수 있다. 본 발명의 스위치 회로(10)는 비디오 신호 전송과 같은 고주파 디지털 신호 전송에 특히 적합하다. 이는 평면 디스플레이 시스템 (300)의 어느 하나 또는 그 이상의 구성 부품에서 및 컴퓨터 시스템(310)에서 이용될 수 있다. 박스(320)는 그러한 신호 전송용으로 이용되는 본 발명의 하나 또는 그 이상의 스위치 회로(10)를 간략하게 나타낸 것이다.

본 발명은 디지털 및 아날로그 동작에 대한 스위치로서 기능을 하는 반도체 회로를 제공하고, 광범위한 공급 전위에서 동작될 수 있는 전달 게이트 또는 통과 게이트인 반도체 스위치를 제공하며, 최소의 감쇠로 비교적 높은 주파수의 신호를 전송시킬 수 있는 MOSFET를 기초로 한 스위치 회로를 제공하고, MOSFET를 기초로 한 통과 게이트 구조와 관련된 온-저항에의 영향이 최소로 되도록 고주파에서의 전송 신호를 전달하는 스위치 회로를 제공함으로써, 퍼스널 컴퓨터, 퍼스널 디지털 디바이스, 원격통신 디바이스, 및 신속한 고 품위 신호 전달을 필요로 하는 다른 전자 시스템과 같은 임의의 컴퓨터 시스템 용도에 적합하다.

지금까지 특정 실시예를 참고로 하여 본 발명을 설명하였지만, 모든 변형, 변경 및 등가물이 이하 첨부된 특허청구범위내에 속해 있는 것으로 간주되는 점을 이해하여야 한다.

Claims

제1 노드 및 제2 노드 사이에서의 전기 신호의 전송을 허용 또는 저지시키는 고주파 스위치 회로로서, 상기 고주파 스위치 회로가 그러한 전송을 허용할 경우 제1 노드에서 제2 노드로 또는 제2 노드에서 제1 노드로 전기 신호가 전송되며, 상기 고주파 스위치 회로가 그러한 전송을 저지할 경우 전기 신호가 전송되지 않고, 고 전위 공급 레일 및 저 전위 공급 레일에 의해 전력을 공급받는 고주파 스위치 회로에 있어서,

MOS 전달 트랜지스터의 온 상태 및 오프 상태를 결정하는 스위치 회로 활성 신호를 수신하는 이네이블 신호 노드;

제1 노드에 연결된 소오스 및 제2 노드에 연결된 드레인을 지니는 상기 MOS 전달 트랜지스터;

상기 MOS 전달 트랜지스터의 게이트 및 고 및 저 전위 공급 레일 사이에 연결되어 있으며, 상기 온 상태 및 오프 상태에 응답하여, 한 상태가 저 임피던스이고 다른 한 상태가 고 임피던스인 2가지 상태로 정해지며, 상기 MOS 전달 트랜지스터와 관련된 낮은 기생 션트 캐패시턴스의 효과를 없애도록 구성되어 있는 제1 임피던스 소자; 및

상기 MOS 전달 트랜지스터의 벌크 및 고 및 저 전위 공급 레일 사이에 연결되어 있으며, 상기 온 상태 및 오프 상태에 응답하여, 한 상태가 저 임피던스이고 다른 한 상태가 고 임피던스인 2가지 상태로 정해지며, 상기 MOS 전달 트랜지스터와 관련된 낮은 기생 션트 캐패시턴스의 효과를 없애도록 구성되어 있는 제2 임피던스 소자

를 포함하는 것을 특징으로 하는 고주파 스위치 회로.
제1항에 있어서, 상기 MOS 전달 트랜지스터는 NMOS 트랜지스터이며, 상기 제2 임피던스 소자는 상기 MOS 전달 트랜지스터의 벌크와 저 전위 공급 레일 사이에 연결되어 있는 것을 특징으로 하는 고주파 스위치 회로.
제1항에 있어서, 상기 MOS 전달 트랜지스터는 PMOS 트랜지스터이며, 상기 제2 임피던스 소자는 상기 MOS 전달 트랜지스터의 벌크와 고 전위 공급 레일 사이에 연결되어 있는 것을 특징으로 하는 고주파 스위치 회로.
제1항에 있어서, 상기 이네이블 신호 노드와 상기 제1 및 제2 임피던스 소자 사이에 연결된 하나 또는 그 이상의 인버터로 형성되는 인버터 단을 더 포함하는 것을 특징으로 하는 고주파 스위치 회로.
제4항에 있어서, 상기 제1 및 제2 임피던스 소자는 상기 인버터 단의 출력에 연결된 고 전위 노드 및 상기 PMOS 전달 트랜지스터의 게이트에 연결된 저 전위 노드를 지니는 저항기를 포함하는 것을 특징으로 하는 고주파 스위치 회로.
제5항에 있어서, 상기 임피던스 소자의 저항기는 1 킬로오옴 또는 그 이상의 저항값을 갖는 것을 특징으로 하는 고주파 스위치 회로.
제5항에 있어서, 상기 인버터 단은 제2 인버터와 직렬로 연결된 제1 인버터를 포함하고, 그 각각의 인버터가 입력 및 출력을 지니며, 상기 이네이블 신호 노드는 상기 제1 인버터의 입력에 연결되어 있고, 상기 제2 인버터의 출력은 상기 저항기의 고 전위 노드에 연결되어 있으며, 상기 제1 및 제2 임피던스 소자는 상기 제1 인버터의 출력에 연결된 게이트, 상기 고 전위 공급 레일에 연결된 소오스, 및 상기 PMOS 전달 트랜지스터의 게이트에 연결된 드레인을 지니는 임피던스 PMOS 트랜지스터를 더 포함하는 것을 특징으로 하는 고주파 스위치 회로.
제5항에 있어서, 상기 제2 임피던스 소자는 상기 고 전위 공급 레일에 연결된 고 전위 노드 및 상기 PMOS 전달 트랜지스터의 벌크에 연결된 저 전위 노드를 지니는 제2 저항기를 포함하는 것을 특징으로 하는 고주파 스위치 회로.
제8항에 있어서, 상기 제2 임피던스 소자의 제2 저항기는 1 킬로오옴 또는 그 이상의 저항값을 갖는 것을 특징으로 하는 고주파 스위치 회로.
제8항에 있어서, 상기 인버터 단은 제2 인버터와 직렬로 연결된 제1 인버터를 포함하며, 그 각각의 인버터가 입력 및 출력을 지니고, 상기 이네이블 신호 노드는 상기 제1 인버터의 입력에 연결되어 있으며, 상기 제2 인버터의 출력은 상기 제1 및 제2 임피던스 소자 저항기의 고 전위 노드에 연결되어 있고, 상기 제2 임피던스 소자는 상기 인버터의 출력에 연결된 게이트, 상기 고 전위 공급 레일에 연결된 소오스, 및 상기 PMOS 전달 트랜지스터의 벌크에 연결된 드레인을 지니는 PMOS 트랜지스터를 더 포함하는 것을 특징으로 하는 고주파 스위치 회로.
제4항에 있어서, 상기 제1 임피던스 소자는 상기 인버터 단의 출력에 연결된 게이트, 상기 PMOS 전달 트랜지스터의 게이트에 연결된 드레인, 및 상기 저 전위 공급 레일에 연결된 소오스 및 벌크를 지니는 임피던스 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 고주파 스위치 회로.
제11항에 있어서, 상기 인버터 단은 제2 인버터와 직렬로 연결된 제1 인버터를 포함하며, 그 각각의 인버터가 입력 및 출력을 지니고, 상기 이네이블 신호 노드는 상기 제1 인버터의 입력에 연결되어 있으며, 상기 제1 인버터의 출력은 상기 임피던스 NMOS 트랜지스터의 게이트에 연결되어 있고, 상기 임피던스 소자는 상기 인버터의 출력에 연결된 게이트, 상기 고 전위 공급 레일에 연결된 소오스, 및 상기 PMOS 전달 트랜지스터의 게이트에 연결된 드레인을 지니는 임피던스 PMOS 트랜지스터를 더 포함하는 것을 특징으로 하는 고주파 스위치 회로.
제4항에 있어서, 상기 제2 임피던스 소자는 상기 인버터 단의 출력에 연결된 게이트, 상기 고 전위 공급 레일에 연결된 소오스 및 벌크, 및 상기 PMOS 전달 트랜지스터의 벌크에 연결된 드레인을 지니는 임피던스 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 고주파 스위치 회로.
제13항에 있어서, 상기 인버터 단은 제2 인버터와 직렬로 연결된 제1 인버터를 포함하며, 그 각각의 인버터가 입력 및 출력을 지니고, 상기 이네이블 신호 노드는 상기 제1 인버터의 입력에 연결되어 있으며, 상기 제2 인버터의 출력은 상기 제2 임피던스 소자의 임피던스 PMOS 트랜지스터의 게이트에 연결되어 있고, 상기 제2 임피던스 소자는 상기 제1 인버터의 출력에 연결된 게이트, 상기 고 전위 공급 레일에 연결된 소오스, 및 상기 PMOS 전달 트랜지스터의 벌크에 연결된 드레인을 지니는 제2 임피던스 PMOS 트랜지스터를 더 포함하는 것을 특징으로 하는 고주파 스위치 회로.
제1 노드 및 제2 노드 사이에서의 전기 신호의 전송을 허용 또는 저지시키는 고주파 스위치 회로로서, 상기 고주파 스위치 회로가 온 상태로 정해질 경우 제1 노드에서 제2 노드로 또는 제2 노드에서 제1 노드로 전기 신호가 전송되며, 상기 고주파 스위치 회로가 오프 상태로 정해질 경우 전기 신호가 전송되지 않고, 고 전위 공급 레일 및 저 전위 공급 레일에 의해 전력을 공급받는 고주파 스위치 회로에 있어서,

제1 노드에 연결된 소오스 및 제2 노드에 연결된 드레인을 지니는 MOS 전달 트랜지스터;

상기 MOS 전달 트랜지스터의 게이트 및 고 및 저 전위 공급 레일 사이에 연결되어 있으며, 상기 온 상태 및 오프 상태에 응답하여, 한 상태가 저 임피던스이고 다른 한 상태가 고 임피던스인 2가지 상태로 정해지며, 상기 MOS 전달 트랜지스터와 관련된 낮은 기생 션트 캐패시턴스의 효과를 없앰으로써 상기 게이트를 상기 공급 레일 중 어느 한 공급 레일로 부터 분리시키는 기능을 하는 제1 임피던스 소자; 및

상기 MOS 전달 트랜지스터의 벌크 및 고 및 저 전위 공급 레일 사이에 연결되어 있으며, 상기 온 상태 및 오프 상태에 응답하여, 한 상태가 저 임피던스이고 다른 한 상태가 고 임피던스인 2가지 상태로 정해지며, 상기 MOS 전달 트랜지스터와 관련된 낮은 기생 션트 캐패시턴스의 효과를 없앰으로써 상기 벌크를 상기 공급 레일 중 어느 한 공급 레일로 부터 분리시키는 기능을 하는 제2 임피던스 소자

를 포함하는 것을 특징으로 하는 고주파 스위치 회로.
제1 신호 전송 노드 및 제2 신호 전송 노드 사이에서의 전기 신호의 전송을 허용 또는 저지시키는 스위치 회로를 포함하는 컴퓨터 시스템으로서, 상기 제1 노드에서 상기 제2 노드로 또는 상기 제2 노드에서 상기 제1 노드로 전기 신호가 전송됨으로써 온 상태로 정해지며 전기 신호가 전송되지 않을 경우에는 오프 상태로 정해지고, 고 전위 공급 레일 및 저 전위 공급 레일에 의해 전력을 공급받을 수 있는 컴퓨터 시스템에 있어서,

상기 제1 노드에 연결된 소오스 및 상기 제2 노드에 연결된 드레인을 지니는 MOS 전달 트랜지스터;

상기 MOS 전달 트랜지스터의 게이트 및 고 및 저 전위 공급 레일 사이에 연결되어 있으며, 상기 온 상태 및 오프 상태에 응답하여, 한 상태가 저 임피던스이고 다른 한 상태가 고 임피던스인 2가지 상태로 정해지며, 상기 MOS 전달 트랜지스터와 관련된 낮은 기생 션트 캐패시턴스의 효과를 없앰으로써 상기 게이트를 상기 공급 레일 중 어느 한 공급 레일로 부터 분리시키는 기능을 하는 제1 임피던스 소자; 및

상기 MOS 전달 트랜지스터의 벌크 및 고 및 저 전위 공급 레일 사이에 연결되어 있으며, 상기 온 상태 및 오프 상태에 응답하여, 한 상태가 저 임피던스이고 다른 한 상태가 고 임피던스인 2가지 상태로 정해지며, 상기 MOS 전달 트랜지스터와 관련된 낮은 기생 션트 캐패시턴스의 효과를 없앰으로써 상기 벌크를 상기 공급 레일 중 어느 한 공급 레일로 부터 분리시키는 기능을 하는 제2 임피던스 소자

를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
제16항에 있어서, 상기 공급 레일 중 한 공급 레일과 상기 MOS 전달 트랜지스터의 벌크 사이에 연결된 제2 임피던스 소자를 더 포함하는 것을 특징으로 하는 컴퓨터 시스템.
제16항에 있어서, 상기 MOS 전달 트랜지스터는 NMOS 트랜지스터이고, 상기 제2 임피던스 소자는 상기 저 전위 공급 레일 및 상기 MOS 전달 트랜지스터의 벌크 사이에 연결되어 있는 것을 특징으로 하는 컴퓨터 시스템.
제16항에 있어서, 상기 MOS 전달 트랜지스터는 PMOS 트랜지스터이고, 상기 제2 임피던스 소자는 상기 고 전위 공급 레일 및 상기 MOS 전달 트랜지스터의 벌크 사이에 연결되어 있는 것을 특징으로 하는 컴퓨터 시스템.
제1 신호 전송 노드 및 제2 신호 전송 노드 사이에서의 전기 신호의 전송을 허용 또는 저지시키는 스위치 회로를 포함하는 루터로서, 상기 제1 노드에서 상기 제2 노드로 또는 상기 제2 노드에서 상기 제1 노드로 전기 신호가 전송됨으로써 온 상태로 정해지며, 전기 신호가 전송되지 않을 경우 오프 상태로 정해지고, 고 전위 공급 레일 및 저 전위 공급 레일에 의해 전력을 공급받을 수 있는 루터에 있어서,

상기 제1 노드에 연결된 소오스 및 상기 제2 노드에 연결된 드레인을 지니는 MOS 전달 트랜지스터;

상기 MOS 전달 트랜지스터의 게이트 및 고 및 저 전위 공급 레일 사이에 연결되어 있으며, 상기 온 상태 및 오프 상태에 응답하여, 한 상태가 저 임피던스이고 다른 한 상태가 고 임피던스인 2가지 상태로 정해지며, 상기 MOS 전달 트랜지스터와 관련된 낮은 기생 션트 캐패시턴스의 효과를 없앰으로써 상기 게이트를 상기 공급 레일 중 어느 한 공급 레일로 부터 분리시키는 기능을 하는 제1 임피던스 소자; 및

상기 MOS 전달 트랜지스터의 벌크 및 고 및 저 전위 공급 레일 사이에 연결되어 있으며, 상기 온 상태 및 오프 상태에 응답하여, 한 상태가 저 임피던스이고 다른 한 상태가 고 임피던스인 2가지 상태로 정해지며, 상기 MOS 전달 트랜지스터와 관련된 낮은 기생 션트 캐패시턴스의 효과를 없앰으로써 상기 벌크를 상기 공급 레일 중 어느 한 공급 레일로 부터 분리시키는 기능을 하는 제2 임피던스 소자

를 포함하는 것을 특징으로 하는 루터.
제20항에 있어서, 상기 공급 레일 중 한 공급 레일 및 상기 MOS 전달 트랜지스터의 벌크 사이에 연결된 제2 임피던스 소자를 더 포함하는 것을 특징으로 하는 루터.
제20항에 있어서, 상기 MOS 전달 트랜지스터는 NMOS 트랜지스터이고, 상기 제2 임피던스 소자는 상기 저 전위 공급 레일 및 상기 MOS 전달 트랜지스터의 벌크 사이에 연결되어 있는 것을 특징으로 하는 루터.
제20항에 있어서, 상기 MOS 트랜지스터는 PMOS 트랜지스터이며, 상기 제2 임피던스 소자는 상기 고 전위 공급 레일 및 상기 MOS 전달 트랜지스터의 벌크 사이에 연결되어 있는 것을 특징으로 하는 루터.
제1 신호 전송 노드 및 제2 신호 전송 노드 사이에서의 전기 신호의 전송을 허용 또는 저지시키는 스위치 회로를 포함하는 평면 스크린 시스템으로서, 상기 제1 노드에서 상기 제2 노드로 또는 상기 제2 노드에서 상기 제1 노드로 전기 신호가 전송됨으로써 온 상태로 정해지고, 전기 신호가 전송되지 않을 경우 오프 상태로 정해지며, 고 전위 공급 레일 및 저 전위 공급 레일에 의해 전력을 공급받는 평면 스크린 시스템에 있어서,

상기 제1 노드에 연결된 소오스 및 상기 제2 노드에 연결된 드레인을 지니는 MOS 전달 트랜지스터;

상기 MOS 전달 트랜지스터의 게이트 및 고 및 저 전위 공급 레일 사이에 연결되어 있으며, 상기 온 상태 및 오프 상태에 응답하여, 한 상태가 저 임피던스이고 다른 한 상태가 고 임피던스인 2가지 상태로 정해지며, 상기 MOS 전달 트랜지스터와 관련된 낮은 기생 션트 캐패시턴스의 효과를 없앰으로써 상기 게이트를 상기 공급 레일 중 어느 한 공급 레일로 부터 분리시키는 기능을 하는 제1 임피던스 소자; 및

상기 MOS 전달 트랜지스터의 벌크 및 고 및 저 전위 공급 레일 사이에 연결되어 있으며, 상기 온 상태 및 오프 상태에 응답하여, 한 상태가 저 임피던스이고 다른 한 상태가 고 임피던스인 2가지 상태로 정해지며, 상기 MOS 전달 트랜지스터와 관련된 낮은 기생 션트 캐패시턴스의 효과를 없앰으로써 상기 벌크를 상기 공급 레일 중 어느 한 공급 레일로 부터 분리시키는 기능을 하는 제2 임피던스 소자

를 포함하는 것을 특징으로 하는 평면 스크린 시스템.
제24항에 있어서, 상기 공급 레일 중 한 공급 레일 및 상기 MOS 전달 트랜지스터의 벌크 사이에 연결된 제2 임피던스 소자를 더 포함하는 것을 특징으로 하는 평면 스크린 시스템.
제24항에 있어서, 상기 MOS 전달 트랜지스터는 NMOS 트랜지스터이며, 상기 제2 임피던스 소자는 상기 저 전위 공급 레일 및 상기 MOS 전달 트랜지스터의 벌크 사이에 연결되어 있는 것을 특징으로 하는 평면 스크린 시스템.
제24항에 있어서, 상기 MOS 전달 트랜지스터는 PMOS 트랜지스터이며, 상기 제2 임피던스 소자는 상기 고 전위 공급 레일 및 상기 MOS 전달 트랜지스터의 벌크 사이에 연결되어 있는 것을 특징으로 하는 평면 스크린 시스템.
제1 신호 전송 노드 및 제2 신호 전송 노드 사이에서의 전기 신호의 전송을 허용 또는 저지시키는 방법으로서, 그러한 전송이 허용될 경우 상기 제1 노드에서 상기 제2 노드로 또는 상기 제2 노드에서 상기 제1 노드로 전기 신호가 전송되는, 제1 신호 전송 노드 및 제2 신호 전송 노드 사이로의 전기 신호의 전송을 허용 또는 저지시키는 방법에 있어서,

게이트 및 벌크를 지니는 MOS 전달 트랜지스터를 상기 제1 노드 및 상기 제2 노드 사이에 연결시키는 단계;

상기 MOS 전달 트랜지스터와 관련된 낮은 기생 션트 캐패시턴스의 효과를 없애도록 구성된 제1 임피던스 경로를 확립시키고 상기 제1 임피던스 경로를 상기 MOS 전달 트랜지스터의 게이트에 접속시키는 단계; 및

상기 MOS 전달 트랜지스터와 관련된 낮은 기생 션트 캐패시턴스의 효과를 없애도록 구성된 제2 임피던스 경로를 확립시키고 상기 제2 임피던스 경로를 상기 MOS 전달 트랜지스터의 벌크에 접속시키는 단계

를 포함하는 것을 특징으로 하는, 제1 신호 전송 노드 및 제2 신호 전송 노드 사이로의 전기 신호의 전송을 허용 또는 저지시키는 방법.
제28항에 있어서, 제2 임피던스 경로를 확립시키고 상기 제2 임피던스 경로를 상기 MOS 전달 트랜지스터의 벌크에 접속시키는 단계를 더 포함하는 것을 특징으로 하는, 제1 신호 전송 노드 및 제2 신호 전송 노드 사이로의 전기 신호의 전송을 허용 또는 저지시키는 방법.
제28항에 있어서, 상기 MOS 전달 트랜지스터는 NMOS 트랜지스터이며, 상기 제2 임피던스는 상기 MOS 전달 트랜지스터의 벌크 및 저 전위 공급 레일 사이에 연결되어 있는 것을 특징으로 하는, 제1 신호 전송 노드 및 제2 신호 전송 노드 사이로의 전기 신호의 전송을 허용 또는 저지시키는 방법.
제28항에 있어서, 상기 MOS 전달 트랜지스터는 PMOS 트랜지스터이며, 상기 제2 임피던스는 상기 MOS 전달 트랜지스터의 벌크 및 고 전위 공급 레일 사이에 연결되어 있는 것을 특징으로 하는, 제1 신호 전송 노드 및 제2 신호 전송 노드 사이로의 전기 신호의 전송을 허용 또는 저지시키는 방법.
제28항에 있어서, 상기 제1 임피던스 경로 및 상기 제2 임피던스 경로는, 상기 MOS 전달 트랜지스터 및 전력 공급 레일 사이에서의 션트 기생 임피던스 경로가 나타나지 않게 하면서 이네이블될 경우 상기 MOS 전달 트랜지스터를 온 상태로 유지시키기에 충분한 임피던스를 확립하는 것을 특징으로 하는, 제1 신호 전송 노드 및 제2 신호 전송 노드 사이로의 전기 신호의 전송을 허용 또는 저지시키는 방법.