CN115552852A - 用于在总线线路之间产生电压差的发送级和方法 - Google Patents
用于在总线线路之间产生电压差的发送级和方法 Download PDFInfo
- Publication number
- CN115552852A CN115552852A CN202180036633.6A CN202180036633A CN115552852A CN 115552852 A CN115552852 A CN 115552852A CN 202180036633 A CN202180036633 A CN 202180036633A CN 115552852 A CN115552852 A CN 115552852A
- Authority
- CN
- China
- Prior art keywords
- switching
- current paths
- current
- bus
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 7
- 230000005540 biological transmission Effects 0.000 claims abstract description 66
- 230000008859 change Effects 0.000 claims abstract description 13
- 230000009467 reduction Effects 0.000 claims description 5
- 230000002441 reversible effect Effects 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 230000007423 decrease Effects 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0286—Provision of wave shaping within the driver
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明涉及一种用于在基于电压差信号的总线系统的总线的第一总线线路与第二总线线路之间产生电压差的发送级,该发送级尤其用于控制器局域网总线系统。所述发送级包括用于在所述第一总线线路和第二总线线路上产生电压信号的第一发送块和第二发送块;其中所述第一发送块具有拥有第一电阻元件的多条并联布置的第一电流路径;并且其中所述第二发送块具有拥有第二电阻元件的多条并联布置的第二电流路径。所述电流路径能够分别在导通状态与非导通状态之间切换。设置了控制电路,所述控制电路设立用于,在随着发送信号的变化而开始的切换时间段之内的分别预先确定的时刻切换所述第一和第二电流路径中的每条电流路径。此外,介绍一种相应的方法。
Description
技术领域
本发明涉及用于在基于电压差信号的总线系统、尤其CAN总线系统的总线的第一总线线路与第二总线线路之间产生电压差的一种发送级和一种方法。
背景技术
在以电压信号的形式传输信息的总线系统中,定时特性或者时间控制是限制实际可用位速率的大小的重要因素。在此,不仅对位的时间长度提出要求而且也对电压状态之间的电压信号中的转变提出要求,所述电压状态代表着位的两个可能的数值。因此,例如随着位速率的增加,位的长度必须处于越来越窄的界限之内并且相应地电压状态之间的转变必须更快地进行,从而需要电压信号中的更陡的边沿,这又可能导致传导的电磁辐射的提高,所述电磁辐射对可达到的位速率产生负面影响。
这些影响特别涉及以下总线系统,在所述总线系统中信号以两条传导的线路、所谓的总线线路之间的电压差的形式传输,因为在那里一方面必须在时间上精确地控制两个电压信号,并且必须额外地同时改变两个加载在总线线路上的电压,也就是说,两条总线线路上的电压变化曲线必须是对称的。一种用于这样的总线系统的实例是CAN总线(CAN代表控制器局域网(Controller Area Network))。在那里在CAN-FD-SIC规范(FD:FlexibleData rate(灵活数据速率);SIC:Signal Improvement Capability(信号改善能力))的范围内争取5 Mbit/s的可用的位速率、也就是典型的200 ns的位长度,其中位长度的变化应当处于从-10 ns到+10 ns的范围内。在此,由总线线路中的电感引起的边沿斜度的提高尤其导致了总线中的所谓的“振铃(Ringing)”、也就是导致了电压差信号中的振荡,这额外地提高了传导辐射。
发明内容
根据本发明,提出具有独立权利要求的特征的用于在基于电压差信号的总线系统的总线的总线线路之间产生电压差的一种发送级和一种方法。有利的设计方案是从属权利要求以及以下说明的主题。
本发明利用以下措施:借助于多条并联电流路径的迭代接通来逐步地切换总线线路上的电压电平,在所述电流路径中分别设置有电阻或者电阻元件。根据本发明能够实现的是,在时间上精确地控制电压差的边沿变化曲线,从而能够遵守定时要求。流过各条电流路径的电流通过电阻来精确地确定。因此,在传导辐射较低的同时实现了较高的位速率。
所述发送级用于在基于电压差信号的总线系统的总线的第一总线线路与第二总线线路之间产生电压差并且尤其用于控制器局域网总线系统,所述发送级包括用于根据发送信号在第一总线线路上产生电压信号的第一发送块、以及用于根据所述发送信号在第二总线线路上产生电压信号的第二发送块(也就是换句话说,用于将发送信号发送给总线的第一总线线路的第一发送块、以及用于将所述发送信号发送给总线的第二总线线路的第二发送块)。所述第一发送块具有在通向第一参考电位的接头与通向第一总线线路的接头之间并联连接的多条第一电流路径,所述第一电流路径分别具有第一电阻元件,并且所述第一电流路径分别能够在导通状态与非导通状态之间切换(更准确地说,能够在两个方向中切换、即能够来回切换)。所述第二发送块具有在通向第二参考电位的接头与通向第二总线线路的接头之间并联连接的多条第二电流路径,所述第二电流路径分别具有第二电阻元件,并且所述第二电流路径分别能够在导通状态与非导通状态之间切换。设置了控制电路,所述控制电路设立用于,在随着发送信号的变化而开始的切换时间段之内的相应预先确定的时刻切换所述第一和第二电流路径中的每条电流路径,其中所述第一和第二电流路径根据发送信号的变化的方向被从导通状态切换为非导通状态或被从非导通状态切换为导通状态。
优选各一条第一电流路径和第二电流路径形成配对,其中配对的第一电流路径和第二电流路径的电阻彼此偏差最大2%、优选最大1%、进一步优选最大0.5%。
电阻的这种均衡能够基本上通过电阻元件的均衡来进行,也就是说,(电流路径)配对中的两个电阻元件的电阻值的比例必须处于预先确定的、尽可能狭窄的界限之内。然而优选也考虑到电流路径中的其他元件、如例如开关元件等的电阻。由于对每个配对中的第一和第二电流路径的均衡而能够彼此对称地在两条总线线路上产生电压,这实现传导辐射的进一步减少。
优选配对的电流路径也在其电磁特性方面彼此协调。此外,能够进行电路布局的相应的设计,其中例如一对电流路径的两个电阻元件彼此并排布置,于是在总体上产生电阻元件的交叉的布置,在该交叉的布置中第一和第二电阻元件相互交替。配对的电阻元件也优选具有相同的温度相关性。
优选所述控制电路如此设立而成,使得所述第一电流路径被切换的时刻相应地彼此不同,并且所述第二电流路径被切换的时刻相应地彼此不同。这具有以下优点,即:能够在所述两条总线线路上有针对性地成形电压信号的边沿。例如所述时刻能够有规律地相互隔开。
此外,所述控制电路优选设立用于:在分别相同的时刻为至少一个配对切换形成相应的配对的第一和第二电流路径。进一步优选的是,对所有配对来说都是这种情况。能够这样说,在相应的预先确定的时刻切换所述配对中的每个配对。用于不同配对中的第一或者第二电流路径的时刻能够彼此不同,也就是说,不同的配对具有不同的切换时刻。因此,尤其与经均衡的电阻元件一起,能够在所述第一和第二总线线路上实现两个电压的彼此对称的边沿。
优选的是,每条第一电流路径包括第一开关元件,该第一开关元件与第一电阻元件串联连接并且设立用于在导通状态与非导通状态之间切换所述电流路径,并且每条第二电流路径包括与第二开关元件,该第二开关元件与第二电阻元件串联连接并且设立用于在导通状态与非导通状态之间切换所述电流路径。进一步优选的是,所述第一和第二开关元件是晶体管、尤其金属氧化物场效应晶体管(MOSFETs),其中最优选的是,所述第一开关元件是增强型的p-沟道MOSFETs并且所述第二开关元件是增强型的n-沟道MOSFETs。在这种情况下,一对电流路径的开关元件、尤其晶体管或MOSFET在其电磁特性方面同样能够彼此协调、即彼此均衡。
优选所述控制电路包括第一控制元件和第二控制元件,所述第一控制元件控制所述第一开关元件,以便根据预先确定的时刻来切换所述第一电流路径,所述第二控制元件控制所述第二开关元件,以便根据预先确定的时刻来切换所述第二电流路径;其中所述预先确定的时刻优选通过所述第一和第二控制元件的时间常数来确定。
为此优选所述第一控制元件分别与第一开关元件之一连接,并且所述第二控制元件分别与第二开关元件之一连接。这尤其如此设计而成,从而为所述第一和第二开关元件中的每个开关元件分别分配了第一或者第二控制元件,也就是说,存在1:1的分配关系。
进一步优选的是,所述第一控制元件串联连接,使得控制元件的输出信号用作用于串联电路中的下一第一控制元件的输入信号并且用作用于与其连接的第一开关元件的控制信号,并且所述第二控制元件串联连接,使得第二控制元件的输出信号用作用于串联电路中的下一第二控制元件的输入信号并且用作用于与其连接的第二开关元件的控制信号。相应的串联电路中的最后的控制元件的输出信号明显仅用作用于相应的开关元件的控制信号。所述发送信号或通过发送信号-控制元件所改变的发送信号用作用于所述在串联电路中的第一控制元件的输入信号,使得其适合用于操控这些控制元件,也就是说如果这例如无法直接实现,则其适合用于操控相应的在串联电路中的第一个控制元件。通过所述控制元件的串联布置,能够实现所述电路的简单的结构。
结合减少总线线路上的辐射的目标,应该优选在(关于所述第一电流路径被切换的顺序)首先被切换的第一电流路径与最后被切换的第一电流路径之间存在下述第一电流路径,该第一电流路径的第一电阻元件具有最小的电阻值,其中所述第一电流路径的电阻值的(与所述第一电流路径被切换的顺序相对应的)变化曲线是单调的、尤其是严格单调的,也就是说,在首先被切换的第一电流路径与其第一电阻元件具有最小的电阻值的第一电流路径之间,电阻值(严格)单调地下降,并且在其第一电阻元件具有最小的电阻值的第一电流路径与最后被切换的第一电流路径之间,电阻值(严格)单调地上升。同样的情况而后应该类似地适用于所述第二电流路径。
优选各一个最小的第一电阻元件和最小的第二电阻元件处于第一和第二电流路径中,该第一和第二电流路径在处于切换时间段的当中三分之一切换时间段中的时刻被切换;其中优选与所述最小的第一电阻元件和最小的第二电阻元件相比,处于在所述切换时间段的在时间上开始三分之一切换时间段中被切换的第一或者第二电流路径中的电阻元件中的最大的第一电阻元件和最大的第二电阻元件、和/或处于在所述切换时间段的在时间上最后三分之一切换时间段中被切换的第一或者第二电流路径中的电阻元件中的最大的第一电阻元件和最大的第二电阻元件分别大了因数k,其中所述因数k至少为2、优选至少为4。此外,优选所述发送块和/或控制电路如此设立而成,使得所述第一和第二电阻元件的大小根据其通过预先确定的时刻所确定的顺序分别首先一直减小至最小的第一电阻元件和最小的第二电阻元件并且随后再次增大,其中优选所述减小和增大单调地、进一步优选严格单调地进行。比如,所述减小和/或增大能够线性地进行。在时间上的变化曲线中观察,所述电阻元件的电阻值也能够遵循从0至2π的余弦函数的变化曲线,该余弦函数适当地标准化、缩放并且在数值范围中被移动,其中根据第一或者第二电流路径的数目来记录在有规律地间隔开的采样点上的函数值。
总之,因此能够实现的是,在所述切换时间段的开始和结束分别接通或者断开相对较小的电流,并且在所述切换时间段的中间分别接通或者断开相对较大的电流。这是有利的,因为由此能够避免将会导致传导辐射的电流过高。
本发明的其它优点和设计方案由说明书和附图得出。
附图说明
本发明借助于实施例在附图中示意性地示出并且在下面参照附图进行描述。其中:
图1示出了总线系统的原理结构;
图2示出了发送信号和相应的总线电压差信号的变化曲线;
图3示出了按照本发明的一种优选的实施方式的发送级;并且
图4示出多个电流级的电流水平的图示。
具体实施方式
图1示出了基于电压差信号的总线系统、尤其CAN总线系统的结构。所述总线系统6包括多个总线用户8_1、8_2、…、8_m,所述总线用户与总线系统的总线20的两个总线线路22、24连接并且通过所述总线来彼此通信。为此,所述总线用户使用两条总线线路之间的借助于收发器产生且读出的电压差。在该图中,所述总线用户中的一个总线用户8_1、更准确地说其收发器示例性地包括按照本发明的发送级10;然而,多个或所有总线用户也能够包括按照本发明的发送级。所述总线线路22、24通过终端电阻26a、26b相互连接,所述终端电阻代表所述总线系统的中心阻抗。
在图2中示例性地示出了用于CAN总线的发送信号2和对应的电压差信号4.在该图中,关于时间t不仅绘示了总线上的发送信号的电压VTxD的变化曲线而且也绘示了总线上的对应的电压差信号4的电压差VDiff的变化曲线、即总线的两条线路之间的电压差的变化曲线。在发送信号中,各个位通过相应的电压电平来编码,例如逻辑“1”相应于非零的正电压电平2a并且逻辑“0”相应于0 V的电压电平2b。因此,所述总线上的电压差信号处于1∶1的关系中,即所述总线上的信号同样具有与发送信号的电平相对应的两个不同的电压差电平,其中高的总线-电压差电平并非必须相应于高的发送信号-电压电平。尤其能够通过总线线路的电压以对称的方式获得电压差,即一条总线线路上的电压增大并且另一条总线线路上的电压以对称的方式减小。
在CAN总线的情况下,在“隐性的”4a状态与“显性的”4b状态之间进行区分。在隐性状态4a中,所述两条总线线路处于相同的电压水平(相对于地线的名义上2.5 V),也就是说,电压差为0 V,而在显性状态4b中则存在2 V的电压差(名义上在被称为CAN_H的第一总线线路上加载着3.5 V的电压,并且在被称为CAN_L的第二总线线路上加载着1.5 V的电压)。对于CAN总线来说,隐性状态相应于逻辑“1”并且显性状态相应于逻辑“0”。
由于延迟直至发送级在两条总线线路上提供电压,所述电压差信号4相对于发送信号2在时间上推迟。
图3示出了用于按照本发明的一种优选的实施方式的发送级或传送器级的电路。所述电路或者发送级10具有用于发送信号TxD的接头12并且以发送信号为出发点产生用于总线20的电压差信号。
所述电路包括第一发送块40和第二发送块60,利用它们能够根据发送信号TxD在总线20的第一总线线路22与第二总线线路24之间产生电压差。所述发送块布置在参考电位与总线线路之间。在此,所述第一发送块40具有用于(或者通向)第一参考电位的接头42和用于第一总线线路22的接头44,并且所述第二发送块40具有用于第二参考电位的接头62和用于第二总线线路24的接头64。典型地,所述第一参考电位是总线系统的电压源或者供电电压(例如CAN_SUPPLY),并且所述第二参考电位是接地部或者地电位(例如CAN_GND)。尤其能够通过这些接头在根据参考电位预先给定的电压的情况下向所述发送级供给电流。
所述用于参考电位的接头42、62和所述通向总线线路44、64的接头在两个发送块中通过多条分别并联连接的或者并行布置的电流路径来连接。所述第一发送块40在此包括多条并联连接的第一电流路径46_1、46_2、…、46_n,它们将用于第一参考电位的接头42和用于第一总线线路22的接头44连接起来并且具有第一电阻元件或者电阻48_1、48_2、…、48_n,也就是说在每条电流路径中都存在电阻元件。所述第二发送块60包括多条并联连接的第二电流路径66_1、66_2、…、66_n,它们将用于第二参考电位的接头62和用于第二总线线路24的接头64连接起来并且具有第二电阻元件68_1、68_2、…、68_n。示例性地分别绘出了三条电流路径并且通过点“…”勾画出了可能的其他电流路径;通常,所述第一或者第二电流路径的每个大于等于2的数目都是可能的。在所述两个发送块中设置了相同数目的电流路径。
各一条第一和一条第二电流路径形成或者定义配对。在每个配对中,两条电流路径适宜地彼此均衡或者彼此协调,其中至少所述电阻元件在其电阻值方面彼此均衡,也就是进行所述电阻的所谓的“匹配”。优选一对电流路径的两个电阻元件的电阻值的相对偏差小于预先确定的极限值。同样优选可能的是,一对电流路径的两个电阻元件的比例仅在预先确定的界限之内与预先确定的数值有偏差。此外,配对的电流路径能够在其在电路布局中并排布置(在该图中未示出)这一点上进行均衡,使得干扰(例如电磁的或热的波动)以相同的方式影响所述两条电流路径。
如此设立所述第一和第二电流路径,从而能够在导通状态与非导通状态之间对其进行切换、即来回切换。为此,在所述电流路径中设置了第一开关元件50_1、50_2、…、50_n(在所述第一电流路径中)和第二开关元件70_1、70_2、…、70_n(在所述第二电流路径中),使得每条电流路径包括与电流路径中的各自电阻元件串联的开关元件。
在该图中,所述开关元件例如被制作为晶体管、尤其金属氧化物场效应晶体管(MOSFET)。优选在所述第一电流路径中使用增强型的(即自锁的)p-沟道MOSFETs,并且在所述第二电流路径中使用增强型的n-沟道MOSFETs。所述晶体管(MOSFETs)如此布置,使得相应的电流路径与漏极接头和源极接头相连接,即所述电流路径通过漏极-源极连接来伸展并且当在栅极处加载适当的电压时被导通(在饱范围内运行)。
借助于为此设置的对电流路径或者开关元件进行操控的控制电路80,各条电流路径根据发送信号TxD在预先确定的处于切换时间段之内的时刻在导通状态与非导通状态之间切换。在此,所述第一电流路径在预先确定的优选彼此不同的第一时刻被切换,并且所述第二电流路径在预先确定的优选彼此不同的第二时刻被切换。优选所述第一和第二时刻对于形成配对的电流路径来说是相同的。所述第一和第二时刻分别表示在切换时间段之内的时刻、也就是相对于切换时间段的时刻。所述切换时间段以发送信号的变化开始,也就是说相应地设立所述控制电路。因此,所述第一和第二时刻代表用于改变发送信号的时间间隔。根据发送信号的变化方向、即所述发送信号是从高电压电平转变到低电压电平还是进行相反的转变,所述电流路径要么从非导通状态切换为导通状态要么从导通状态切换为非导通状态。在发送信号电平和电压差电平中的变化的相对方向取决于发送信号的电压电平与由总线系统规范预先给定的电压差电平之间的对应关系。比如对于CAN总线来说,在所述发送信号从高电平变化为低电平时,所述电流路径从非导通状态切换为导通状态,并且在所述发送信号从低电平变化为高电平时,所述电流路径从导通状态切换为非导通状态(参照图2)。在另一总线系统中同样能够实现相反的对应关系。
在图3中示例性地作为所述发送块中的控制电路80的组成部分包括了控制元件或者驱动器元件52_1、52_2、…、52_n;72_1、72_2、…、72_n。在此要说明,所述控制电路能够包括以下组成部分,所述组成部分要么对第一发送块来说是特定的要么对第二发送块来说是特定的,并且所述组成部分相应地也能够被理解为发送块的元件,如在图3中那样。因此,所述控制电路不一定是与发送块分开的装置,而是所述发送块的元件能够代表控制电路的组成部分。更详细地,在所述第一发送块40中设置了第一控制元件52_1、52_2、…、52_n并且在所述第二发送块60中设置了第二控制元件72_1、72_2、…、72_n,所述第一控制元件和第二控制元件在这里分别与另一第一或者第二开关元件连接并且控制所述开关元件,以便进行切换。在图3中,分别为每条电流路径或者为每个开关元件设置控制元件,与此不同地同样可行的是,使用对多条电流路径或开关元件进行控制的控制元件、尤其不仅对所述第一发送块中的电流路径或者开关元件进行控制而且也对所述第二发送块中的电流路径或开关元件进行控制的控制元件。如果所述开关元件被制作为晶体管、尤其MOSFETs,则所述开关元件能够是栅极驱动器、即以下控制元件,所述控制单元根据输入信号产生输出信号,用该输出信号提供足够的电流和足够的电压,以便当在晶体管的栅极上进行加载时将晶体管(MOSFET)从截止状态切换为非截止状态。在此,(晶体管的漏极与源极之间的)电阻在接通的或者导通状态(即在导通状态中、尤其在饱和范围内)中应当尽可能小。尤其在非截止状态中所述漏极-源极电阻相对于相应的电流路径中的电阻元件的电阻应该小得能够忽略,因此所述晶体管或者MOSFETs相应地设计而成。如果不是这种情况,则应当将所述漏极-源极电阻与电阻元件一起加以考虑,作为替代,能够在等效电路图的意义上将晶体管设想为无电阻的理想开关并且在电阻元件的电阻值的情况下考虑到可能产生的漏极-源极电阻。
所述第一控制元件(栅极驱动器)52_1、52_2、…、52_n在第一发送块中串联连接,使得控制元件的输出信号不仅操控相应的开关元件(MOSFET)而且也用作用于串联电路中的下一控制元件的输入信号。所述第二控制元件72_1、72_2、…、72_n类似地布置在第二发送块60中。通过这种布置,所述第一或者第二时刻分别由控制元件的时间常数来确定、即由直至控制元件的输入信号被转换成输出信号所经过的时间来确定。在此,利用与在此之前的控制元件的时间常数的总和相对应的时间延迟来操控串联电路中的随后的控制元件,使得依次用变大的时间间隔由与发送信号基本上相对应的原始的输入信号来操控所述开关元件。换句话说,经过了特定的时间段直至所有电流路径被切换,其中依次在这个时间段之内的特定的时刻切换各条电流路径。应该如此选择这个时间段,从而对于在总线线路上产生的电压信号来说遵守为了根据总线规范进行传输所必需的边沿时间。
在两条串联电路中的第一控制元件(52_1和72_1)原则上能够由发送信号TxD直接操控、也就是与用于发送信号的接头12直接连接。作为替代方案,如在图3中示例性示出的那样同样可行的是,插入发送信号-控制元件14,其输入端与用于发送信号的接头12连接并且其以原始的发送信号(TxD)为出发点产生信号,该信号适合于操控所述第一控制元件52_1、52_2、…、52_n和第二控制元件72_1、72_2、…、72_n、例如产生合适的电压电平。由于所述第一和第二控制元件分别布置在串联电路中,在这里仅所述在两条串联电路中的第一控制元件(52_1和72_1)的输入端与所述发送信号-控制元件14的输出端相连接。
应当指出,所述控制电路的精确的结构、即其特定的组成部分对本发明不是重要的。与在图3中所示出的优选的实施方式的偏差是可行的。所述控制电路仅必须设立用于:在(以)预先确定的时刻或者时间间隔根据发送信号在导通状态与非导通状态之间并且相反地切换所述第一和第二电流路径。
此外,在所述发送块的每个发送块中能够设置反极性二极管(Verpoldiode)和/或射地-基地放大器。这些组件与电流路径串联连接。为此,在所述第一发送块40中,能够在并联连接的第一电流路径46_1、46_2、…、46_n与用于第一总线线路的接头44之间布置第一反极性二极管54和/或第一射地-基地放大器56、优选p-沟道射地-基地放大器。与此类似,在所述第二发送块60中,能够在并联连接的第二电流路径66_1、66_2、…、66_n与用于第二总线线路的接头64之间布置第二反极性二极管74和/或第二射地-基地放大器76、优选n-沟道射地-基地放大器。对于CAN总线来说,所述射地-基地放大器能够实现遵守最大的额定参数(CAN_H和CAN_L上的从-27 V至+40 V的电压)。在此,所述射地-基地放大器的栅极与第一或者第二参考电位相连接。
下面简要描述所述发送级10的功能。在发送信号TxD改变时,所述第一和第二电流路径依次根据处于切换时间段之内的第一和第二时刻从导通状态切换为非导通状态或者从非导通状态切换为导通状态。在导通状态下,在(借助于参考电位)产生供电电压的情况下,与处于相应的电流路径中的电阻元件的电阻值相对应的电流流动通过所述电流路径中的每条电流路径。各条第一或者第二电流路径的电流的和产生总电流,该总电流流经所述总线线路。在两条总线线路22、24之间存在具有数值RBus的电阻或者总线电阻26,该数值例如在CAN总线系统的情况下通过总线线路之间的两个120欧姆的终端电阻来产生,从而产生60欧姆的总线电阻RBUS。如果总电流I流经所述电流路径并且流经被连接到用于总线线路的接头上的总线线路,则在所述总线电阻RBUS上产生电压降,也就是说,在所述总线线路之间形成电压差UDiff=RBUS·I。所述总线线路之间的电压差因此通过电流I来确定。该电流又通过分别并联连接的第一和第二电阻的总电阻来确定。
通过所述第一和第二电流路径,能够说根据电阻元件的各自的电阻值来定义第一和第二电流级。通过每个由第一和第二电流路径构成的配对来定义(总)电流级;因此,电流级是流经配对的电流。所述电流级的总和产生(总)电流,该总电流通过总线20、也就是总线线路22、24在通向总线线路的接头44和64之间流动,并且该总电流确定电压差。所述电流路径依次在处于切换时间段之内的特定时刻、即切换时刻被接通或被切断,从而能够精确地控制电流强度的变化的时间上的变化曲线和因此电压差的变化的时间上的变化曲线、即电压差的边沿变化曲线。由于经均衡的电流路径、特别经均衡的电阻并且根据彼此均衡的第一和第二电流级,所述两条总线线路上的电压信号的边沿变化曲线彼此对称。
有利的是,在所述切换时间段开始时并且在切换时间段结束时被接通或者被切断的电流路径引起相对小的电流级,并且在所述切换时间段的当中区域中被接通或者被切断的电流路径引起相对大的电流级。由此,尤其在切断电流路径时能够避免电流升高,所述电流升高将会导致传导辐射。
在此,所述电流级的大小、即每级的电流优选根据其在切换时间段中的(切换)时刻的顺序来改变,其中最大的电流级处于所述切换时间段的中间三分之一切换时间段中的时刻。根据(切换)时刻的顺序,所述电流级的大小的改变在此包括直至最大电流级的增大和随后的减小。所述增大和/或所述减小优选单调地进行、进一步优选严格单调地进行。所述最大电流级的电流优选比在切换时间段的在时间上开始三分之一切换时间段中的最小电流级的电流并且/或者比在切换时间段的在时间上最后三分之一切换时间段中的最小电流级的电流大了因数k,其中所述因数k优选至少为2、进一步优选至少为4,在此所述因数k应该不大于20。
这样的变化示范性地在图4中示出,在图中作为电流级的编号i的函数示出了每个电流级的电流Ii。在此,示例性地示出了12个电流级,其中第6个电流级是具有最大电流的电流级。电流Ii以第1个电流级I1为出发点首先一直增大到第6个电流级I6并且而后从这个电流级一直减小到第12个电流级I12,这相应地以严格单调的方式进行。
因为所述电流级的电流与电阻元件的电阻值成反比,所以关于所述电流路径的第一和第二电阻元件这意味着,与在所述切换时间段开始时和/或结束时的范围内被切换的电阻元件的电阻值相比,在所述切换时间段的当中的时间范围内被切换的电阻元件的电阻值较小。与处于在切换时间段的在时间上当中三分之一切换时间段中被切换的电流路径中的最小第一电阻元件和最小第二电阻元件相比,处于在切换时间段的在时间上开始三分之一切换时间段中被切换的电流路径中的电阻元件中的第一最大电阻元件和第二最大电阻元件、和/或处于在切换时间段的在时间上最后三分之一切换时间段中被切换的电流路径中的电阻元件的第一最大电阻元件和第二最大电阻元件优选大了因数k。对于因数k来说,以上描述再次适用。关于电阻元件的大小的说明能够理解为关于电阻元件的电阻值的说明。所述电阻元件(或者其电阻值)的减小和增大优选与电流级中的增大和减小类似地进行。
Claims (13)
1.发送级(10),其用于在基于电压差信号的总线系统(6)的总线(20)的第一总线线路与第二总线线路(22、24)之间产生电压差,尤其用于控制器局域网总线系统,所述发送级包括:
第一发送块(40)和第二发送块(60),所述第一发送块用于根据发送信号(TxD)在所述第一总线线路(22)上产生电压信号,所述第二发送块用于根据所述发送信号(TxD)在所述第二总线线路(24)上产生电压信号;
其中所述第一发送块(40)具有在通向第一参考电位(CAN_SUPPLY)的接头(42)与通向所述第一总线线路(22)的接头(44)之间并联连接的多条第一电流路径(46_1、46_2、…、46_n),所述第一电流路径分别具有第一电阻元件(48_1、48_2、…、48_n),并且所述第一电流路径能够分别在导通状态与非导通状态之间切换,
其中所述第二发送块(60)具有在通向第二参考电位(CAN_GND)的接头(62)与通向所述第二总线线路(24)的接头(64)之间并联连接的多条第二电流路径(66_1、66_2、…、66_n),所述第二电流路径分别具有第二电阻元件(68_1、68_2、…、68_n),并且所述第二电流路径能够分别在导通状态与非导通状态之间切换;
其中设置了控制电路(80),所述控制电路设立用于,在随着发送信号的变化而开始的切换时间段之内的分别预先确定的时刻切换所述第一和第二电流路径中的每条电流路径,其中根据所述发送信号的变化的方向将所述第一和第二电流路径从导通状态切换为非导通状态或者从非导通状态切换为导通状态。
2.根据权利要求1所述的发送级,其中各一条第一电流路径和第二电流路径形成配对,其中配对的第一电流路径和第二电流路径的电阻和/或所述配对的第一电阻元件和第二电阻元件的电阻彼此偏差最大2%、优选最大1%、进一步优选最大0.5%。
3.根据权利要求2所述的发送级,其中所述控制电路(80)设立用于,为至少一个配对、优选为所有配对在分别相同的时刻切换形成相应的配对的所述第一和第二电流路径。
4.根据前述权利要求中任一项所述的发送级,其中所述第一电流路径(46_1、46_2、…、46_n)包括第一开关元件(50_1、50_2、…、50_n),所述第一开关元件与所述第一电阻元件(48_1、48_2、…、48_n)串联地布置,并且所述第一开关元件设立用于在导通状态与非导通状态之间切换所述第一电流路径;并且其中所述第二电流路径(66_1、66_2、…、66_n)包括第二开关元件(70_1、70_2、…、70_n),所述第二开关元件与所述第二电阻元件(68_1、68_2、…、68_n)串联布置,并且所述第二开关元件设立用于在导通状态与非导通状态之间切换所述第一电流路径。
5.根据权利要求4的发送级,其中所述第一和第二开关元件(50_1、50_2、…、50_n;70_1、70_2、…、70_n)是晶体管、优选是金属氧化物场效应晶体管、MOSFETs;其中优选所述第一开关元件是增强型的p-沟道MOSFETs,并且所述第二开关元件是增强型的n-沟道MOSFETs。
6.根据权利要求4或5中任一项所述的发送级,其中所述控制电路(80)包括第一控制元件(52_1、52_2、…、52_n),所述第一控制元件控制所述第一开关元件(50_1、50_2、…、50_n),以便根据预先确定的时刻来切换所述第一电流路径,并且其中所述控制电路(80)包括第二控制元件(72_1、72_2、…、72_n),所述第二控制元件控制所述第二开关元件(70_1、70_2、…、70_n),以便根据预先确定的时刻来切换所述第二电流路径;其中所述预先确定的时刻优选通过所述第一和第二控制元件的时间常数来确定。
7.根据权利要求6所述的发送级,其中所述第一控制元件(52_1、52_2、…、52_n)分别与所述第一开关元件(50_1、50_2、…、50_n)之一连接,并且所述第二控制元件(72_1、72_2、…、72_n)分别与所述第二开关元件(70_1、70_2、…、70_n)之一连接。
8.根据权利要求6或7中任一项所述的发送级,其中所述第一控制元件(52_1、52_2、…、52_n)串联连接,使得控制元件的输出信号用作用于串联电路中的下一第一控制元件的输入信号并且用作用于与其连接的第一开关元件的控制信号;并且其中所述第二控制元件(72_1、72_2、…、72_n)串联连接,使得第二控制元件的输出信号用作用于所述串联电路中的下一第二控制元件的输入信号并且用作用于与其连接的第二开关元件的控制信号。
9.根据前述权利要求中任一项所述的发送级,其中各一个最小的第一电阻元件和最小的第二电阻元件处于第一和第二电流路径中,所述第一和第二电流路径在处于所述切换时间段的当中三分之一切换时间段中的时刻被切换;其中优选与所述最小的第一电阻元件和最小的第二电阻元件相比,处于在所述切换时间段的在时间上开始三分之一切换时间段中被切换的第一或者第二电流路径中的最大的第一电阻元件和最大的第二电阻元件、和/或处于在所述切换时间段的在时间上最后三分之一切换时间段中被切换的第一或者第二电流路径中的最大的第一电阻元件和最大的第二电阻元件分别大了因数k,其中所述因数k至少为2、优选至少为4。
10.根据权利要求9所述的发送级,其中所述第一和第二电阻元件的大小根据其通过所述预先确定的时刻所确定的顺序分别首先一直减小至最小的第一电阻元件和最小的第二电阻元件并且随后再次增大,其中所述减小和所述增大优选单调地、进一步优选严格单调地进行。
11.根据前述权利要求中任一项所述的发送级,其中所述第一发送块(40)包括与所述第一电流路径串联连接的第一反极性二极管(54)和/或第一射地-基地放大器(56),并且其中所述第二发送块(60)包括与所述第二电流路径串联连接的第二反极性二极管(74)和/或第二射地-基地放大器(76)。
12.用于在基于电压差信号的总线系统、尤其控制器局域网(CAN)总线系统的总线的第一总线线路与第二总线线路之间产生电压差的方法,
其中,在对发送信号(TxD)的变化的响应中,根据变化的方向在所述切换时间段之内的预先确定的时刻在第一参考电位与第一总线线路之间接通或断开多条并联的第一电流路径,并且在所述切换时间段之内的预先确定的时刻在第二总线线路与第二参考电位之间接通或断开多条并联的第二电流路径;
其中所述第一和第二电流路径中的电流通过第一或者第二电阻元件(48_1、48_2、…、48_n;68_1、68_2、…、68_n)来确定。
13.根据权利要求12所述的方法,所述方法在使用根据权利要求1至11中任一项所述的发送级的情况下来执行。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020206410.5 | 2020-05-22 | ||
DE102020206410.5A DE102020206410A1 (de) | 2020-05-22 | 2020-05-22 | Sendestufe und Verfahren zur Erzeugung einer Differenzspannung zwischen Busleitungen |
PCT/EP2021/060399 WO2021233638A1 (de) | 2020-05-22 | 2021-04-21 | Sendestufe und verfahren zur erzeugung einer differenzspannung zwischen busleitungen |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115552852A true CN115552852A (zh) | 2022-12-30 |
Family
ID=75639909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180036633.6A Pending CN115552852A (zh) | 2020-05-22 | 2021-04-21 | 用于在总线线路之间产生电压差的发送级和方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP4154483A1 (zh) |
CN (1) | CN115552852A (zh) |
DE (1) | DE102020206410A1 (zh) |
WO (1) | WO2021233638A1 (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102177687A (zh) * | 2008-10-09 | 2011-09-07 | Nxp股份有限公司 | 总线驱动器电路 |
CN103716216A (zh) * | 2012-09-29 | 2014-04-09 | 英飞凌科技股份有限公司 | 用于数字信号传送总线的驱动器电路 |
DE102014118156A1 (de) * | 2013-12-18 | 2015-06-18 | Infineon Technologies Ag | Bus-Treiberschaltung mit verbesserter Übergangsgeschwindigkeit |
CN108605018A (zh) * | 2015-12-14 | 2018-09-28 | 克诺尔商用车制动系统有限公司 | 用于串行总线的可切换的线路终端的电路装置 |
CN110224951A (zh) * | 2018-03-01 | 2019-09-10 | 英飞凌科技股份有限公司 | 总线驱动器电路 |
CN111788797A (zh) * | 2017-12-22 | 2020-10-16 | 罗伯特·博世有限公司 | 用于串行总线系统的用户站和用于在串行总线系统中发送消息的方法 |
-
2020
- 2020-05-22 DE DE102020206410.5A patent/DE102020206410A1/de active Pending
-
2021
- 2021-04-21 EP EP21720747.1A patent/EP4154483A1/de active Pending
- 2021-04-21 CN CN202180036633.6A patent/CN115552852A/zh active Pending
- 2021-04-21 WO PCT/EP2021/060399 patent/WO2021233638A1/de unknown
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102177687A (zh) * | 2008-10-09 | 2011-09-07 | Nxp股份有限公司 | 总线驱动器电路 |
CN103716216A (zh) * | 2012-09-29 | 2014-04-09 | 英飞凌科技股份有限公司 | 用于数字信号传送总线的驱动器电路 |
DE102014118156A1 (de) * | 2013-12-18 | 2015-06-18 | Infineon Technologies Ag | Bus-Treiberschaltung mit verbesserter Übergangsgeschwindigkeit |
CN108605018A (zh) * | 2015-12-14 | 2018-09-28 | 克诺尔商用车制动系统有限公司 | 用于串行总线的可切换的线路终端的电路装置 |
CN111788797A (zh) * | 2017-12-22 | 2020-10-16 | 罗伯特·博世有限公司 | 用于串行总线系统的用户站和用于在串行总线系统中发送消息的方法 |
CN110224951A (zh) * | 2018-03-01 | 2019-09-10 | 英飞凌科技股份有限公司 | 总线驱动器电路 |
Non-Patent Citations (1)
Title |
---|
A. GOMES, E. P. S. JUNIOR AND I. NASCIMENTO: "EMC-EMI Optimized High Speed CAN Line Driver", 2005 18TH SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN, 4 September 2005 (2005-09-04), pages 9 - 14, XP058144685, DOI: 10.1145/1081081.1081091 * |
Also Published As
Publication number | Publication date |
---|---|
DE102020206410A1 (de) | 2021-11-25 |
EP4154483A1 (de) | 2023-03-29 |
WO2021233638A1 (de) | 2021-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6140860B2 (ja) | シングルエンド構成可能マルチモードドライバ | |
KR100886011B1 (ko) | 고주파 mosfet 스위치 | |
US6900663B1 (en) | Low voltage differential signal driver circuit and method | |
JP4215134B2 (ja) | 対称な差分出力信号を持つcanバスドライバ | |
US8324935B2 (en) | Bus driver circuit | |
US9495317B2 (en) | Bus driver circuit with improved transition speed | |
US7227382B1 (en) | Transmit based equalization using a voltage mode driver | |
JP2005217999A (ja) | デジタルデータ伝送回路 | |
US20040207451A1 (en) | Impedance trimming circuit | |
JP2007124644A (ja) | 電子回路、該電子回路として構成された差分送信機、及び、自己直列終端送信機を形成する方法(振幅制御、プリ・エンファシス制御及びスルー・レート制御のためのセグメント化と振幅精度及び高電圧保護のための電圧調整とを有する自己直列終端シリアル・リンク送信機) | |
JPH07297678A (ja) | Cmos終端抵抗回路 | |
US6927608B1 (en) | Low power low voltage differential signaling driver | |
US7598779B1 (en) | Dual-mode LVDS/CML transmitter methods and apparatus | |
US10805124B2 (en) | Methods and apparatus for an interface | |
US5990701A (en) | Method of broadly distributing termination for buses using switched terminators | |
JP2009225138A (ja) | 受信装置 | |
US8106684B2 (en) | High-speed low-voltage differential signaling system | |
KR20120015398A (ko) | 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절기, 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절 방법, 이 전압 조절기를 포함하는 전압모드 드라이버 및 이 전압 조절 방법을 이용하는 전압모드 드라이버 | |
JP4237402B2 (ja) | 対称送信ライン駆動用出力バッファ | |
US7518424B2 (en) | Slew rate controlled output circuit | |
US7855576B1 (en) | Versatile common-mode driver methods and apparatus | |
US5309036A (en) | Driver circuit for an attachment unit interface used in a network system | |
CN115552852A (zh) | 用于在总线线路之间产生电压差的发送级和方法 | |
JP7337561B2 (ja) | アナログスイッチ回路、ボリウム回路、半導体集積回路 | |
US11719728B2 (en) | Apparatus and system for wide-range current sensing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |