JP2007124644A - 電子回路、該電子回路として構成された差分送信機、及び、自己直列終端送信機を形成する方法(振幅制御、プリ・エンファシス制御及びスルー・レート制御のためのセグメント化と振幅精度及び高電圧保護のための電圧調整とを有する自己直列終端シリアル・リンク送信機) - Google Patents
電子回路、該電子回路として構成された差分送信機、及び、自己直列終端送信機を形成する方法(振幅制御、プリ・エンファシス制御及びスルー・レート制御のためのセグメント化と振幅精度及び高電圧保護のための電圧調整とを有する自己直列終端シリアル・リンク送信機) Download PDFInfo
- Publication number
- JP2007124644A JP2007124644A JP2006284417A JP2006284417A JP2007124644A JP 2007124644 A JP2007124644 A JP 2007124644A JP 2006284417 A JP2006284417 A JP 2006284417A JP 2006284417 A JP2006284417 A JP 2006284417A JP 2007124644 A JP2007124644 A JP 2007124644A
- Authority
- JP
- Japan
- Prior art keywords
- segment
- pull
- input
- transmitter
- segments
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
- H03K17/164—Soft switching using parallel switching arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】振幅制御、スルー・レート制御及びプリ・エンファシス制御は、様々なセグメントに対する通常入力または反転入力の操作/選択により可能になる。供給電圧の調整は従来のシリアル・リンク受信機ターミネーション電圧との互換性を可能にし、これら電圧が装置への通常の供給よりも大きければ送信機出力装置を保護する。
【選択図】図2
Description
1.電圧調整
実際の出力振幅=最大出力振幅×[(セグメント数−2×反転セグメント数)/セグメント数]
110 自己直列終端(SST)送信機
115 高電圧レール
120 電圧調整器
125 ターミネーション電圧レール(VTR)
130 チャネル
140 受信機
135、137 プル・アップ抵抗器
200、300、400 SSST送信機
220 バッファ
230 P型トランジスタ
235 N型トランジスタ
237 プル・アップ抵抗器
239 プル・ダウン抵抗器
240 高入力レール(VHH)
245 低入力レール(VLL)
360 遅延素子
365 インバータ
432 スルー制御抵抗器
Claims (22)
- データ入力ノード、選択入力ノード及び出力ノードと、
前記データ入力ノード及び前記出力ノードに対して並列に配置されている複数のセグメントであって、各セグメントが一対のトランジスタ及び関連の抵抗器を有する複数のセグメントと、
各々がオン/オフ・ゲート信号を前記セグメントの1つのうちの前記一対のトランジスタに供給し、各々が、データ入力及び前記データ入力の相補と、前記セグメントに対して前記データ入力及び前記データ入力の前記相補の1つを前記オン/オフ・ゲート信号として個別に選択できるようにする選択信号入力とを受信する複数のプリ・バッファと、
各セグメント内の前記一対のトランジスタの特定のトランジスタをターン・オンまたはオフするのに前記選択信号入力を用いて前記複数のセグメントに所望の出力電圧振幅を生成できるようにする手段と
を含む電子回路。 - 前記複数のセグメントが、前記出力ノードにわたって所定の出力/チャネル・ターミネーション・インピーダンスを集合的に供給する、請求項1に記載の電子回路。
- 各セグメント内の前記一対のトランジスタが、前記出力ノードで直列に接続されているプル・アップ・トランジスタ及びプル・ダウン・トランジスタを含む、請求項1に記載の電子回路。
- 前記プル・アップ・トランジスタがドレインでプル・アップ抵抗器に結合され、
前記プル・ダウン・トランジスタがドレインでプル・ダウン抵抗器に結合され、
前記プル・アップ抵抗器及びプル・ダウン抵抗器が前記出力ノードを介して互いに相手側の端部に結合されている、
請求項3に記載の電子回路。 - 前記プル・アップ・トランジスタがP型トランジスタであり、前記プル・ダウン・トランジスタがN型トランジスタである、請求項3に記載の電子回路。
- 各セグメントの前記プル・アップ・トランジスタがソースにおいてその他のセグメント内のその他のプル・アップ・トランジスタのソースとソース電圧ノードとに結合され、
各セグメントの前記プル・ダウン・トランジスタがソースにおいてその他のセグメント内のその他のプル・ダウン・トランジスタのソースとソース電圧ノードとに結合されている、
請求項3に記載の電子回路。 - 各セグメントが前記出力電圧振幅の分数部分を供給し、
スイッチ・オンされた各プル・アップ・セグメントが、正の電圧追加分を前記出力電圧振幅に与え、
スイッチ・オンされた各プル・ダウン・セグメントが、負の電圧追加分を前記出力電圧振幅に与え、
前記セグメントのすべてが同一方向に切り換えられると、最大出力電圧が供給され、
前記セグメントの1つが、前記セグメントの大部分と反対する方向に切り換えられると、最大出力電圧が前記分数部分の2倍だけ減少される、
請求項3に記載の電子回路。 - 前記プリ・バッファが前記トランジスタのゲートで零(0)のゲート信号を供給すると、プル・アップ・セグメントがスイッチ・オンされ、
前記プリ・バッファが前記トランジスタの前記ゲートで1のゲート信号を供給すると、プル・ダウン・セグメントがスイッチ・オンされる、
請求項7に記載の電子回路。 - 前記電子回路の測定された電圧特性の較正及び精度を可能にするため、前記電子回路の電圧入力の少なくとも1つに適用される調節可能な電圧調整器を更に含む、請求項1に記載の電子回路。
- 各々が前記データ入力ノードと前記プリ・バッファの1つとの間に結合されている複数の遅延インバータを更に含み、前記プリ・バッファが、前記データ入力と、前記データ入力の遅延された相補とを受信する、請求項1に記載の電子回路。
- 前記遅延インバータの遅延構成要素が1またはそれ以上のビット・タイムだけ前記データ入力を遅延し、前記電子回路が、
前記複数のセグメントの少なくとも1つのセグメントに対して、遅延された反転入力を選択することによりプリ・エンファシス制御を行う手段を更に含み、(a)前記遅延された反転入力を常に選択するため、前記セグメントのプリ・バッファをバイアスすること、及び、(b)必要に応じて、前記遅延された反転入力を確定的に選択することの中から前記選択が完了される、
請求項10に記載の電子回路。 - 第1セグメントのゲート入力と第2セグメントのゲート入力との間に結合されている抵抗器を更に含み、複数の隣接するセグメントのゲート入力を前記複数のセグメント内でそのように接続することができる、請求項1に記載の電子回路。
- 前記ゲート入力を供給し、その後、前記セグメントをスイッチ・オンする際の遅延が前記複数のセグメントの全出力にわたって表れるように、前記第2セグメントのプリ・バッファからのゲート入力信号を選択的にターン・オフし、前記ゲート入力を、前記第1セグメントから前記抵抗器を介して供給することにより前記電子回路の出力電圧のスルー・レートを制御する手段を更に含む、
請求項12に記載の電子回路。 - 各選択信号入力が、それぞれのプリ・バッファをターン・オンまたはターン・オフするオン/オフ入力であり、
ターン・オンされると、各プリ・バッファが前記データ入力のみを移動し、ターン・オフされれば、いかなる入力も移動されない、
請求項13に記載の電子回路。 - 請求項1に記載の電子回路として構成された差分送信機であって、各セグメントの個々の出力特性の絶対値の合計である全出力特性を生成するため、前記複数のセグメントの2つの分岐がタンデムに動作する差分送信機。
- 自己直列終端送信機を形成する方法であって、
データ入力ノード、選択入力ノード及び出力ノードを割り当てるステップと、
前記データ入力ノード及び前記出力ノードに対して、トランジスタの複数の並列に接続されたセグメントの2つの分岐を設け、各セグメントが一対のトランジスタ及び関連の抵抗器を有し、(a)前記一対のトランジスタが、前記出力ノードで直列に接続されているプル・アップ・トランジスタ及びプル・ダウン・トランジスタを含み、(b)前記プル・アップ・トランジスタがドレインでプル・アップ抵抗器に結合され、(c)前記プル・ダウン・トランジスタがソースでプル・ダウン抵抗器に結合され、(d)前記プル・アップ抵抗器及びプル・ダウン抵抗器が前記出力ノードを介して互いに相手側の端部に結合され、(e)各セグメントの前記プル・アップ・トランジスタがソースでその他のセグメント内のその他のプル・アップ・トランジスタの前記ソースとソース電圧ノードとに結合され、(f)各セグメントの前記プル・ダウン・トランジスタがドレインでその他のセグメント内のその他のプル・ダウン・トランジスタの前記ドレインとドレイン電圧ノードとに結合されるステップと、
各セグメントに対してプリ・バッファを設け、前記プリ・バッファの出力端からのオン/オフ・ゲート信号を前記セグメント内の前記一対のトランジスタのゲートに接続するステップと、
前記プリ・バッファの第1入力をデータ入力に結合し、第2入力を前記データ入力の相補に結合するステップと、
前記セグメントに対して前記データ入力及び前記データ入力の前記相補の1つを前記オン/オフ・ゲート信号として個別に選択できるようにする選択信号入力を前記プリ・バッファに供給するステップとを含む方法において、
前記自己直列終端送信機の構成が、各セグメント内の前記一対のトランジスタの特定のトランジスタをターン・オンまたはオフするのに前記選択信号入力を用いて前記複数のセグメントに所望の出力電圧振幅を生成できるようにし、
前記複数のセグメントの前記2つの分岐が、各セグメントの個々の出力特性の絶対値の合計である全出力特性を生成するためタンデムに動作する方法。 - (a)セグメントを加えるか差し引くこと、及び、(b)セグメント内の抵抗器の値を変更することの1つまたはそれ以上によりターミネーション・インピーダンスを前記出力ノードで較正して、前記複数のセグメントが、前記出力ノードにわたって所定の出力/チャネル・ターミネーション・インピーダンスを集合的に供給するステップを更に含む、請求項16に記載の方法。
- 各セグメントが前記出力電圧振幅の分数部分を供給し、
スイッチ・オンされた各プル・アップ・セグメントが、正の電圧追加分を前記出力電圧振幅に与え、
スイッチ・オンされた各プル・ダウン・セグメントが、負の電圧追加分を前記出力電圧振幅に与え、
前記セグメントのすべてが同一方向に切り換えられると、最大出力電圧が供給され、
前記セグメントの1つが、前記セグメントの大部分と反対する方向に切り換えられると、最大出力電圧が前記分数部分の約2倍だけ減少される、
請求項16に記載の方法。 - 前記プル・アップ・トランジスタがP型トランジスタであり、前記プル・ダウン・トランジスタがN型トランジスタであり、
前記プリ・バッファが前記トランジスタの前記ゲートで零(0)のゲート信号を供給すると、プル・アップ・セグメントがスイッチ・オンされ、
前記プリ・バッファが前記トランジスタの前記ゲートで1のゲート信号を供給すると、プル・ダウン・セグメントがスイッチ・オンされる、
請求項16に記載の方法。 - 回路の測定された電圧特性の較正及び精度を可能にするため、前記回路の電圧入力の少なくとも1つにオン・チップの調節可能な電圧調整器を接続するステップを更に含む、請求項16に記載の方法。
- 各々が前記データ入力ノードと前記プリ・バッファの1つとの間に結合されている複数の遅延インバータを設けるステップを更に含み、前記プリ・バッファが、前記データ入力と、前記データ入力の遅延された相補とを受信し、前記複数のセグメントの少なくとも1つのセグメントに対して、遅延された反転入力を選択することにより前記自己直列終端送信機の動作中のプリ・エンファシス制御を可能にするため、前記遅延インバータの遅延構成要素が1またはそれ以上のビット・タイムだけ前記データ入力を遅延し、(a)前記遅延された反転入力を常に選択するため、前記セグメントのプリ・バッファをバイアスすること、及び、(b)必要に応じて、前記遅延された反転入力を確定的に選択することの中から前記選択が完了される、請求項16に記載の方法。
- 第1セグメントのゲート入力と第2セグメントのゲート入力との間に抵抗器を結合するステップを更に含み、複数の隣接するセグメントのゲート入力を前記複数のセグメント内でそのように接続することができ、前記ゲート入力を供給し、その後、前記セグメントをスイッチ・オンする際の遅延が、前記複数のセグメントの全出力にわたって表れるように、前記第2セグメントのプリ・バッファからのゲート入力信号を選択的にターン・オフし、前記ゲート入力を、前記第1セグメントから前記抵抗器を介して供給することにより前記自己直列終端送信機の出力電圧のスルー・レートを動作中に制御し、前記選択信号が前記プリ・バッファをターン・オンまたはオフし、前記プリ・バッファがターン・オンされると、前記データ入力のみが移動され、前記プリ・バッファがターン・オフされると、いかなる入力も移動されない、請求項16に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/263,138 US7307447B2 (en) | 2005-10-27 | 2005-10-27 | Self series terminated serial link transmitter having segmentation for amplitude, pre-emphasis, and slew rate control and voltage regulation for amplitude accuracy and high voltage protection |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007124644A true JP2007124644A (ja) | 2007-05-17 |
JP2007124644A5 JP2007124644A5 (ja) | 2008-12-11 |
JP4267655B2 JP4267655B2 (ja) | 2009-05-27 |
Family
ID=38003123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006284417A Expired - Fee Related JP4267655B2 (ja) | 2005-10-27 | 2006-10-18 | 電子回路、該電子回路として構成された差分送信機、及び、自己直列終端送信機を形成する方法(振幅制御、プリ・エンファシス制御及びスルー・レート制御のためのセグメント化と振幅精度及び高電圧保護のための電圧調整とを有する自己直列終端シリアル・リンク送信機) |
Country Status (3)
Country | Link |
---|---|
US (1) | US7307447B2 (ja) |
JP (1) | JP4267655B2 (ja) |
CN (1) | CN100571226C (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056620A (ja) * | 2008-08-26 | 2010-03-11 | Ricoh Co Ltd | ドライバ回路 |
JP2014500664A (ja) * | 2010-11-11 | 2014-01-09 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 調整可能な有限インパルス応答トランスミッタ |
JP2014523189A (ja) * | 2011-06-30 | 2014-09-08 | シリコン イメージ,インコーポレイテッド | 構成可能な多次元ドライバ及び受信器 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005024643B4 (de) * | 2005-05-25 | 2013-09-05 | Krohne S.A. | Abtastschaltung |
JP2007036848A (ja) * | 2005-07-28 | 2007-02-08 | Ricoh Co Ltd | ドライバ回路 |
JP5465376B2 (ja) * | 2007-10-18 | 2014-04-09 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置、およびドライバ制御方法 |
US7995660B2 (en) * | 2007-10-31 | 2011-08-09 | International Business Machines Corporation | Receiver termination circuit for a high speed direct current (DC) serial link |
US7936180B2 (en) * | 2008-02-01 | 2011-05-03 | Mediatek Inc. | Serial link transmitter |
US7511530B1 (en) * | 2008-07-25 | 2009-03-31 | International Business Machines Corporation | Nodal charge compensation for SST driver having data mux in output stage |
KR20110003725A (ko) * | 2009-07-06 | 2011-01-13 | 삼성전자주식회사 | 출력 전압의 스윙 폭을 제어하는 송수신기 및 그 방법 |
EP2478637B1 (en) * | 2009-09-14 | 2018-03-07 | Rambus Inc. | High resolution output driver |
US8395411B2 (en) * | 2010-10-08 | 2013-03-12 | Qualcomm Incorporated | Constant impedance line driver with digitally controlled edge rate |
US8432184B2 (en) * | 2011-04-22 | 2013-04-30 | Mark Lasky | Termination device and system and method for termination for an alarm system peripheral device |
US8878568B1 (en) * | 2011-09-12 | 2014-11-04 | Semtech Corporation | High-speed SSR transmit driver |
US8410818B1 (en) * | 2012-02-14 | 2013-04-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | High speed communication interface with an adaptive swing driver to reduce power consumption |
KR101874584B1 (ko) | 2012-04-03 | 2018-07-04 | 삼성전자주식회사 | 전압 방식 구동기 |
US8618833B1 (en) | 2012-06-19 | 2013-12-31 | International Business Machines Corporation | Source series terminated driver circuit with programmable output resistance, amplitude reduction, and equalization |
JP5906960B2 (ja) | 2012-06-26 | 2016-04-20 | 富士通株式会社 | 半導体集積回路、信号伝送回路、信号伝送システム及び信号伝送方法 |
US9048824B2 (en) * | 2012-12-12 | 2015-06-02 | Intel Corporation | Programmable equalization with compensated impedance |
US8989254B2 (en) | 2012-12-21 | 2015-03-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Single serdes transmitter driver design for both ethernet and peripheral component interconnect express applications |
US8929040B2 (en) * | 2013-01-31 | 2015-01-06 | International Business Machines Corporation | ESD protection device for SST transmitter |
US9419736B2 (en) * | 2013-03-15 | 2016-08-16 | Gigoptix-Terasquare Korea Co., Ltd. | Low-power CML-less transmitter architecture |
US8912819B2 (en) * | 2013-03-18 | 2014-12-16 | Mediatek Inc. | Termination circuits capable of receiving data signals in different formats for performing impedance matching |
KR101427517B1 (ko) | 2013-03-18 | 2014-08-07 | 고려대학교 산학협력단 | 데이터 송신 방법 및 장치 |
US9337807B2 (en) * | 2014-09-30 | 2016-05-10 | Qualcomm Incorporated | Output driver circuit with auto-equalization based on drive strength calibration |
US10608662B2 (en) | 2016-03-30 | 2020-03-31 | Jariet Technologies, Inc. | Hybrid digital-to-analog conversion systems |
US10583461B2 (en) | 2017-07-06 | 2020-03-10 | Texas Instruments Incorporated | Configurable pulser circuit operable across a range of supply voltages |
US10192590B1 (en) * | 2017-10-19 | 2019-01-29 | Globalfoundries Inc. | Differential voltage generator |
US10892759B1 (en) * | 2020-02-19 | 2021-01-12 | Amazing Microelectronic Corp. | Bus driver module with controlled circuit and transition controlled circuit thereof |
US11764733B2 (en) * | 2021-09-23 | 2023-09-19 | Qualcomm Incorporated | C-PHY receiver with self-regulated common mode servo loop |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5194761A (en) * | 1989-06-26 | 1993-03-16 | Dallas Semiconductor Corp. | Waveshaping subsystem using converter and delay lines |
GB2305082B (en) * | 1995-09-06 | 1999-10-06 | At & T Corp | Wave shaping transmit circuit |
US5986489A (en) * | 1996-04-03 | 1999-11-16 | Cypress Semiconductor Corp. | Slew rate control circuit for an integrated circuit |
JPH1125678A (ja) * | 1997-06-27 | 1999-01-29 | Samsung Electron Co Ltd | 出力ドライバ及び半導体メモリ装置 |
KR100318685B1 (ko) * | 1997-08-22 | 2002-02-19 | 윤종용 | 프로그래머블임피던스콘트롤회로 |
DE19919140B4 (de) * | 1998-04-29 | 2011-03-31 | National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara | Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung |
US6313682B1 (en) * | 1999-12-08 | 2001-11-06 | Analog Devices, Inc. | Pulse generation circuit and method with transmission pre-emphasis |
US6268750B1 (en) * | 2000-01-11 | 2001-07-31 | Agilent Technologies, Inc. | Flattened resistance response for an electrical output driver |
US6256235B1 (en) * | 2000-06-23 | 2001-07-03 | Micron Technology, Inc. | Adjustable driver pre-equalization for memory subsystems |
US6353346B1 (en) * | 2000-10-06 | 2002-03-05 | National Semiconductor Corporation | Apparatus and method for a programmable adaptive output driver |
US6704818B1 (en) * | 2000-12-29 | 2004-03-09 | Intel Corporation | Voltage-mode driver with pre-emphasis, slew-rate control and source termination |
US6707324B1 (en) * | 2002-11-20 | 2004-03-16 | Via Technologies, Inc. | Low ground bounce output driver |
US6771097B1 (en) * | 2003-04-22 | 2004-08-03 | Broadcom Corporation | Series terminated CMOS output driver with impedance calibration |
US7164600B2 (en) * | 2004-12-10 | 2007-01-16 | Micron Technology Inc | Reducing DQ pin capacitance in a memory device |
TWI277302B (en) * | 2004-12-28 | 2007-03-21 | Ind Tech Res Inst | Clock and data recovery circuit |
-
2005
- 2005-10-27 US US11/263,138 patent/US7307447B2/en active Active
-
2006
- 2006-10-18 JP JP2006284417A patent/JP4267655B2/ja not_active Expired - Fee Related
- 2006-10-20 CN CNB2006101371216A patent/CN100571226C/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056620A (ja) * | 2008-08-26 | 2010-03-11 | Ricoh Co Ltd | ドライバ回路 |
JP2014500664A (ja) * | 2010-11-11 | 2014-01-09 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 調整可能な有限インパルス応答トランスミッタ |
JP2014523189A (ja) * | 2011-06-30 | 2014-09-08 | シリコン イメージ,インコーポレイテッド | 構成可能な多次元ドライバ及び受信器 |
Also Published As
Publication number | Publication date |
---|---|
US20070103186A1 (en) | 2007-05-10 |
JP4267655B2 (ja) | 2009-05-27 |
US7307447B2 (en) | 2007-12-11 |
CN1956427A (zh) | 2007-05-02 |
CN100571226C (zh) | 2009-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4267655B2 (ja) | 電子回路、該電子回路として構成された差分送信機、及び、自己直列終端送信機を形成する方法(振幅制御、プリ・エンファシス制御及びスルー・レート制御のためのセグメント化と振幅精度及び高電圧保護のための電圧調整とを有する自己直列終端シリアル・リンク送信機) | |
JP6140860B2 (ja) | シングルエンド構成可能マルチモードドライバ | |
KR100433019B1 (ko) | 출력 버퍼 회로 | |
US7795919B2 (en) | Transmitter driver circuit in high-speed serial communications system | |
JP4578316B2 (ja) | 送信装置 | |
US6977534B2 (en) | Low voltage differential signaling [LVDS] driver with pre-emphasis | |
US7164299B2 (en) | Output buffer circuit having pre-emphasis function | |
US7301371B2 (en) | Transmitter of a semiconductor device | |
KR100588752B1 (ko) | 차동 전류 구동 방식의 전송 시스템 | |
US8258813B2 (en) | Circuit and method for driving at least one differential line | |
JP2000068816A (ja) | ディジタル信号をプリエンファシス伝送路経由で送信するための出力バッファ回路 | |
KR101759340B1 (ko) | 스큐 정정을 갖는 serdes 전압-모드 드라이버 | |
US20110163791A1 (en) | Output circuit and semiconductor device including pre-emphasis function | |
US7974304B2 (en) | Out of band signaling enhancement for high speed serial driver | |
US20120049897A1 (en) | Output buffer circuit and semiconductor device | |
US9419616B2 (en) | LVDS driver | |
US20120032656A1 (en) | Voltage regulator for impedance matching and pre-emphasis, method of regulating voltage for impedance matching and pre-emphasis, voltage mode driver including the voltage regulator, and voltage-mode driver using the method | |
KR20200137361A (ko) | 멀티비트 데이터를 송신하는 송신기 | |
US20120187980A1 (en) | Transmitter circuit | |
US8144726B2 (en) | Structure for out of band signaling enhancement for high speed serial driver | |
JP2008147940A (ja) | 半導体集積回路 | |
KR20080017973A (ko) | 데이터 전송회로 및 그 방법 | |
EP3826247B1 (en) | Transmitter with equalization |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081024 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081024 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20081024 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20081110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090218 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |