KR20110003725A - 출력 전압의 스윙 폭을 제어하는 송수신기 및 그 방법 - Google Patents

출력 전압의 스윙 폭을 제어하는 송수신기 및 그 방법 Download PDF

Info

Publication number
KR20110003725A
KR20110003725A KR1020090061142A KR20090061142A KR20110003725A KR 20110003725 A KR20110003725 A KR 20110003725A KR 1020090061142 A KR1020090061142 A KR 1020090061142A KR 20090061142 A KR20090061142 A KR 20090061142A KR 20110003725 A KR20110003725 A KR 20110003725A
Authority
KR
South Korea
Prior art keywords
voltage
transmitter
response
power supply
current source
Prior art date
Application number
KR1020090061142A
Other languages
English (en)
Inventor
장영찬
이경수
최훈대
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090061142A priority Critical patent/KR20110003725A/ko
Priority to US12/683,322 priority patent/US8143917B2/en
Publication of KR20110003725A publication Critical patent/KR20110003725A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 출력 전압의 스윙 폭을 제어하는 송수신기에 관한 것으로, 본 발명은 송신기; 및 그 송신기의 출력 전압을 수신하는 수신기를 포함하고, 송신기는 테스트 모드 또는 노말 모드를 결정하기 위한 모드 제어 신호에 응답하여 데이터의 전압 레벨을 변경한 변경 데이터를 출력하는 제1 신호 변환기; 그 변경 데이터에 응답하여 송신기의 출력 노드에서의 전압 레벨을 제어하는 출력 전압 제어 회로; 테스트 모드 이네이블 신호 또는 변경 데이터에 응답하여 송신기의 출력 노드에 전원 전압으로부터 전압 레벨을 변경한 변경 전원 전압을 공급하거나 턴 오프되는 제1 터미네이션 회로를 포함하고; 수신기는 테스트 모드 이네이블 신호 또는 테스트 모드 디스에이블 신호에 응답하여 저항 값이 가변하는 저항으로서 동작하는 제2 터미네이션 회로를 포함한다.

Description

출력 전압의 스윙 폭을 제어하는 송수신기 및 그 방법{Transceiver for controlling the swing width of output voltage, Method for controlling the swing width of output voltage}
본 발명은 출력 전압의 스윙 폭을 제어하는 송수신기에 관한 것이다.
프로세서들, 컨트롤러들, 메모리 장치들 등과 같은 반도체 장치들은 데이터
를 주고받기 위한 데이터 송수신기들을 일반적으로 구비한다.
이러한 송수신기들은 하나의 전송선을 통하여 데이터를 주거나 또는 받는다.
본 발명의 목적은 출력 전압의 스윙 폭을 제어하는 송수신기를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일실시예에 따른 송수신기는 송신기; 및 상기 송신기의 출력 전압을 수신하는 수신기를 포함하고, 상기 송신기는 테스트 모드 또는 노말 모드를 결정하기 위한 모드 제어 신호에 응답하여 데이터의 전압 레벨을 변경한 변경 데이터를 출력하는 제1 신호 변환기; 상기 변경 데이터에 응답하여 상기 송신기의 출력 노드에서의 전압 레벨을 제어하는 출력 전압 제어 회로;테스트 모드 이네이블 신호 또는 상기 변경 데이터에 응답하여 상기 송신기의 출력 노드에 전원 전압으로부터 전압 레벨을 변경한 변경 전원 전압을 공급하거나 턴 오프되는 제1 터미네이션 회로를 포함하고, 상기 수신기는 상기 테스트 모드 이네이블 신호 또는 테스트 모드 디스에이블 신호에 응답하여 저항 값이 가변하는 저항으로서 동작하는 제2 터미네이션 회로를 포함한다.
바람직하게는 상기 송신기는 상기 모드 제어 신호를 발생하는 모드 제어 신호 발생기를 더 포함하고, 상기 모드 제어 신호 발생기는 상기 모드 제어 신호와 입력 전압을 수신하고, 상기 모드 제어 신호에 응답하여 상기 입력 전압의 전압 레벨을 변경한 변경 입력 전압을 출력하는 제2 신호 변환기;상기 변경 입력 전압에 응답하여 소스 전류를 발생하는 전류원 회로; 상기 전류원 회로와 연결 노드를 통 하여 연결되고, 상기 테스트 모드 이네이블 신호에 응답하여 상기 연결 노드에 상기 변경 전원 전압을 공급하는 제3 터미네이션 회로를 포함하고, 상기 연결 노드에서의 전압과 기준 전압을 비교하여 상기 모드 제어 신호를 출력하는 비교기를 포함한다.
바람직하게는 상기 송신기는 상기 제1 터미네이션 회로와 연결 노드를 통하여 연결되고, 상기 변경 전원 전압을 발생하는 변경 전원 전압 발생기를 더 포함하고, 상기 변경 전원 전압 발생기는 상기 연결 노드에서의 전압과 기준 전압을 비교하여 상기 비교 결과를 출력하는 비교기; 및 상기 비교 결과가 게이트에 인가되고 제1 단은 전원 전압에 연결되고 제2 단은 상기 연결 노드에 연결되는 모스 트렌지스터를 포함한다.
바람직하게는 상기 제1 신호 변환기는 상기 데이터를 상기 변경 데이터로 변환하는 버퍼; 및 상기 모드 제어 신호가 게이트에 인가되고 제1 단은 상기 전원 전압에 연결되고 제2 단은 상기 버퍼에 연결되는 모스 트랜지스터를 포함한다.
바람직하게는 상기 출력 전압 제어 회로는 상기 변경 데이터가 게이트에 인가되고 제1 단은 접지 전원에 인가되고 제2 단은 제1 저항에 연결되는 모스 트랜지스터; 및 상기 모스 트랜지스터와 상기 제1 터미네이션 회로 사이에 연결되는 상기 제1 저항을 포함한다.
바람직하게는 상기 제1 터미네이션 회로는 모드 선택 신호에 응답하여 상기 테스트 모드 이네이블 신호 또는 상기 변경 데이터를 출력하는 모드 선택기; 상기 테스트 모드 이네이블 신호 또는 상기 변경 데이터가 게이트에 인가되고 제1 단은 상기 변경 전원 전압에 연결되고 제2 단은 제2 저항에 연결되는 모스 트랜지스터; 및 상기 모스 트랜지스터와 상기 전류원 회로 사이에 연결되는 상기 제2 저항을 포함한다.
바람직하게는 상기 송신기는 상기 변경 전원 전압의 전압 레벨이 변경되면, 상기 변경 전원 전압에서 변경된 전압 레벨에 비례하여 전압 레벨이 변경된 테스트 모드 이네이블 신호를 상기 제1 터미네이션 회로에 인가하는 공급 전압 제어 회로를 더 포함한다.
또한, 상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 송수신기는 송신기; 및 상기 송신기의 출력 전압을 수신하는 수신기를 포함하고, 상기 송신기는
데이터를 내부 데이터로 변환하는 제1 버퍼; 상기 내부 데이터에 응답하여 상기 송신기의 출력 노드에 연결되는 저항으로서 동작하거나 턴 오프되는 제1 터미네이션 회로; 테스트 모드 이네이블 신호 또는 상기 내부 데이터에 응답하여 상기 송신기의 출력 노드에 전원 전압으로부터 전압 레벨을 변경한 변경 전원 전압을 공급하거나 턴 오프되는 제2 터미네이션 회로; 및 상기 제1 터미네이션 회로와 연결되고, 전류원 이네이블 신호 또는 전류원 디스에이블 신호에 응답하여 소스 전류를 발생하는 제1 전류원 회로를 포함하고, 상기 수신기는 상기 테스트 모드 이네이블 신호 또는 테스트 모드 디스에이블 신호에 응답하여 저항 값이 가변하는 저항으로서 동작하는 제3 터미네이션 회로를 포함한다.
바람직하게는 상기 송신기는 상기 전류원 이네이블 신호를 발생하는 전류원 이네이블 신호 발생기를 더 포함하고, 상기 전류원 이네이블 신호 발생기는 상기 데이터를 상기 내부 데이터로 변환하는 제2 버퍼; 상기 내부 데이터에 응답하여 저항으로서 동작하는 제4 터미네이션 회로; 및 상기 제4 터미네이션 회로와 연결 노드를 통하여 연결되고, 상기 테스트 모드 이네이블 신호에 응답하여 상기 연결 노드에 상기 변경 전원 전압을 공급하는 제5 터미네이션 회로; 상기 제4 터미네이션 회로와 연결되고, 전류원 이네이블 신호에 응답하여 소스 전류를 발생하는 제2 전류원 회로; 및상기 연결 노드에서의 전압과 기준 전압을 비교하여 상기 전류원 이네이블 신호를 출력하는 비교기를 포함한다.
바람직하게는 상기 제1 터미네이션 회로는 상기 모드 선택 신호에 응답하여 상기 전류원 이네이블 신호 또는 상기 전류원 디스에이블 신호를 출력하는 모드 선택기; 및 상기 전류원 이네이블 신호 또는 상기 전류원 디스에이블 신호가 게이트에 인가되고 제1 단은 상기 제2 터미네이션 회로에 연결되고 제2 단은 접지 전원에 연결되는 모스 트랜지스터를 포함한다.
또한, 상기 목적을 달성하기 위한 본 발명의 일실시예에 따른 송신기의 출력 전압을 제어하는 방법은 테스트 모드 또는 노말 모드를 결정하기 위한 모드 제어 신호에 응답하여, 입력되는 데이터의 전압 레벨을 변경한 변경 데이터를 출력하는 단계; 테스트 모드 이네이블 신호 또는 상기 변경 데이터에 응답하여 상기 송신기의 출력 노드에 전원 전압으로부터 전압 레벨을 변경한 변경 전원 전압을 선택적으로 공급하는 단계; 및 상기 변경 데이터에 응답하여 상기 송신기의 출력 노드에서의 전압 레벨을 제어하는 단계를 포함하고, 상기 송신기의 출력 전압을 수신하는 수신기는 상기 테스트 모드 이네이블 신호 또는 테스트 모드 디스에이블 신호에 응답하여 저항 값이 가변한다.
또한, 상기 목적을 달성하기 위한 본 발명의 일실시예에 따른 송신기의 출력 전압을 제어하는 방법은 입력되는 데이터를 내부 데이터로 변환하는 단계; 테스트 모드 이네이블 신호 또는 상기 내부 데이터에 응답하여 상기 송신기의 출력 노드에 전원 전압으로부터 전압 레벨을 변경한 변경 전원 전압을 선택적으로 공급하는 단계; 및 전류원 이네이블 신호 또는 전류원 디스에이블 신호에 응답하여 선택적으로 소스 전류를 발생하여 상기 송신기의 출력 노드에서의 전압 레벨을 제어하는 단계를 포함하고, 상기 송신기의 출력 전압을 수신하는 수신기는 상기 테스트 모드 이네이블 신호 또는 테스트 모드 디스에이블 신호에 응답하여 저항 값이 가변한다.
본 발명의 일실시예는 전류원을 이용하여 송신기의 출력 전압의 스윙 폭을 제어할 수 있는 효과가 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.
도 1은 본 발명에 따른 송수신기의 일실시예를 설명하기 위하여 도시한 도면이다.
도 1에는 본 발명의 일실시예에 따른 송신기(110)와 수신기(120)가 도시되어 있다. 이때, 송신기(110)는 제1 신호 변환기(112), 출력 전압 제어 회로(114), 제1 터미네이션 회로(116) 및 변경 전원 전압 발생기(118)를 포함한다.
제1 신호 변환기(112)는 전원 전압(VDD)에 연결되고, 테스트 모드 또는 노말 모드를 결정하기 위한 모드 제어 신호(Mode Control Signal:MCS)와 데이터를 수신하며, 수신된 모드 제어 신호(MCS)에 응답하여 데이터의 전압 레벨을 변경한 변경 데이터(Changed Data:CDATA)를 출력한다.
보다 구체적으로는, PMOS 트랜지스터(P11)가 모드 제어 신호(MCS)의 전압 레벨에 응답하여 버퍼(B11)에게 전원 전압(VDD)을 공급한다.
이때, 모드 제어 신호(MCS)는 로우 레벨과 하이 레벨 사이의 임의의 전압 레벨을 가질 수 있다.
예컨대, 모드 제어 신호(MCS)의 전압 레벨이 로우 레벨인 경우에는 버퍼(B11)에는 전원 전압(VDD)이 인가될 것이고, 모드 제어 신호(MCS)의 전압 레벨이 하이 레벨에 가까워질수록 버퍼(B11)에는 낮은 레벨의 전압이 인가될 것이다.
버퍼(B11)는 데이터를 수신하여 전압 레벨을 변경한 변경 데이터(CDATA)를 출력한다.
이때, 데이터는 로우 레벨 또는 하이 레벨을 가질 수 있고, 변경 데이터(CDATA)는 로우 레벨, 하이 레벨 또는 바이어스 전압 레벨을 가질 수 있다.
보다 구체적으로는, 데이터의 전압 레벨이 하이 레벨인 경우에는 모드 제어 신호(MCS)의 전압 레벨에 응답하여 변경 데이터(CDATA)가 로우 레벨, 하이 레벨 또는 바이어스 전압 레벨 중 하나를 가지게 된다.
하지만, 데이터의 전압 레벨이 로우 레벨일 경우에는 모드 제어 신호(MCS)의 전압 레벨에 관계없이 변경 데이터(CDATA)의 전압 레벨도 로우 레벨이 될 것이다.
출력 전압 제어 회로(114)는 제1 신호 변환기(112)로부터 수신된 변경 데이터(CDATA)에 응답하여 송신기(110)의 출력 노드(node 0)에서의 전압 레벨을 제어한다.
보다 구체적으로는, NMOS 트랜지스터(N11)는 게이트에 수신되는 변경 데이터(CDATA)의 전압 레벨이 바이어스 전압 레벨에 해당하는 경우에는 전류원으로서 동작하게 되어, 전류원으로서 발생하는 소스 전류를 이용하여 송신기(110)의 출력 노드(node 0)에서 출력되는 전압의 레벨을 제어하게 된다.
이와 같이 NMOS 트랜지스터(N11)가 전류원으로서 동작하게 될 때에는 NMOS 트랜지스터(N11)가 Saturation 모드에서 동작하게 되어, 무한대에 가까운 저항을 가진다고 볼 수 있으므로 그 NMOS 트랜지스터(N11)에 연결되는 저항(R11)의 저항 값은 무시할 수 있고, 따라서 송신기(110)의 출력 노드(node 0)의 전압을 결정할 때 영향을 주지 않는다.
한편, NMOS 트랜지스터(N11)에게 바이어스 전압 레벨을 가지는 변경 데이터(CDATA)가 인가되는 시점에 제1 신호 변환기(112)에 수신되는 모드 제어 신호(MCS)의 전압 레벨은 테스트 모드 전압 레벨로 명명한다.
이하에서는, 이와 같이 제1 신호 변환기(112)에 테스트 모드 전압 레벨을 가지는 모드 제어 신호(MCS)가 수신되는 경우를 테스트 모드라고 하고, 테스트 모드 전압 레벨 이외의 전압 레벨을 가지는 모드 제어 신호(MCS)가 수신되는 경우를 노 말 모드라고 한다.
또한, 도 1의 송신기(110)에서는 데이터의 전압 레벨이 로우 레벨이면 송신기(110)의 출력 노드(node 0)에서의 전압 레벨은 하이 레벨이 되는데 이때 송신기(110)의 출력 노드(node 0)에서 출력되는 전압을 최대 출력 전압이라고 명명하고, 데이터의 전압 레벨이 하이 레벨이면 송신기(110)의 출력 노드(node 0)에서의 전압 레벨은 로우 레벨이 되는데 이때 송신기(110)의 출력 노드(node 0)에서 출력되는 전압을 최소 출력 전압이라고 명명하기로 한다.
여기서, 출력 전압 제어 회로(114)는 테스트 모드이면서 데이터가 하이 레벨일 때에만 전류원으로서 동작하게 되므로, 출력 전압 제어 회로(114)는 소스 전류를 이용하여 최소 출력 전압의 전압 레벨을 제어하게 된다.
한편, 제1 신호 변환기(112)에 테스트 모드 전압 레벨을 가지는 모드 제어 신호(MCS)를 인가하기 위해서는 사용자가 직접 테스트 모드 전압 레벨을 가지는 모드 제어 신호(MCS)를 인가할 수도 있지만, 테스트 모드 전압 레벨을 가지는 모드 제어 신호(MCS)를 발생하는 모드 제어 신호 발생기(미도시)를 제1 신호 변환기(112)에 연결하여 테스트 모드 전압 레벨을 가지는 모드 제어 신호(MCS)를 인가할 수도 있다. 모드 제어 신호 발생기에 대한 구조에 대해서는 도 4를 참조하여 후술한다.
제1 터미네이션 회로(116)는 테스트 모드 이네이블 신호(Test mode Enable Signal:TES) 또는 변경 데이터(CDATA)에 응답하여 송신기(110)의 출력 노드(node 0)에 전원 전압(VDD)으로부터 전압 레벨을 변경한 변경 전원 전압을 공급하거나 턴 오프된다.
보다 구체적으로는, 모드 선택기(M11)는 테스트 모드 이네이블 신호(TES) 및 변경 데이터(CDATA)를 수신한 후, 모드 선택 신호(Mode Select Signal:MSS)에 응답하여 테스트 모드 이네이블 신호(TES) 또는 변경 데이터(CDATA)를 출력한다.
이때, 모드 선택 신호(MSS)는 모드 선택기(M11)에게 테스트 모드에서는 테스트 모드 이네이블 신호(TES)를 출력하도록 지시하고 노말 모드에서는 변경 데이터(CDATA)를 출력하도록 지시하는 신호이다.
이에 따라, PMOS 트랜지스터(P13)는 테스트 모드일 때에는 언제나 턴 온된다. 하지만, 노말 모드에서는 변경 데이터(CDATA)의 전압 레벨이 로우 레벨이면 턴 온되고 하이 레벨이면 턴 오프된다.
저항(R12)은 PMOS 트랜지스터(P13)가 턴 온 될 때 송신기(110)의 출력 노드(node 0)에 연결된다.
변경 전원 전압 발생기(118)는 제1 터미네이션 회로(116)와 연결 노드(node 1)를 통하여 연결되어 변경 전원 전압을 발생한다.
보다 구체적으로는, 비교기(C11)는 연결 노드(node 1)에서의 전압과 제1 기준 전압(VOH)을 비교하여 그 비교 결과를 출력한다.
PMOS 트랜지스터(P12)는 비교기(C11)의 비교 결과에 응답하여 연결 노드(node 1)에 전원 전압(VDD)을 공급한다.
비교기(C11)와 PMOS 트랜지스터(P12)가 계속 동작하게 되면, 최종적으로 연결 노드(node 1)에서의 전압은 제1 기준 전압(VOH)과 동일한 전압 레벨을 가지게 된다.
이때, 제1 기준 전압(VOH)은 송신기(110)의 출력 노드(node 0)의 최대 출력 전압을 지정하기 위하여 사용될 수 있다. 이에 대해서는 도 2를 참조하여 후술한다.
다른 실시예에서는 변경 전원 전압 발생기(118)를 연결 노드(node 1)에 연결하지 않고, 연결 노드(node 1)에 변경 전원 전압을 직접 인가할 수도 있다.
한편, 본 실시예에서는 연결 노드(node 1)에 인가되는 변경 전원 전압의 전압 레벨이 변경되면, 그에 따라 테스트 모드 이네이블 신호(TES)의 전압 레벨이 변경되어 제1 터미네이션 회로(116)에 입력될 수 있다.
예컨대, 변경 전원 전압의 전압 레벨이 낮아지면 그에 비례하여 낮아진 전압 레벨을 가지는 테스트 모드 이네이블 신호(TES)가 제1 터미네이션 회로(116)에 수신될 수 있다.
이때, 제1 터미네이션 회로(116)의 PMOS 트랜지스터(P13)에 인가되는 변경 전원 전압이 낮아지면 PMOS 트랜지스터(P13)의 턴 온 저항 값이 올라가게 되는데, 그에 비례하여 낮아진 전압 레벨을 가지는 테스트 모드 이네이블 신호(TES)를 PMOS 트랜지스터(P13)에 인가해주면 PMOS 트랜지스터(P13)가 가지는 턴 온 저항 값을 낮추는 것이 되어, 이를 통하여 PMOS 트랜지스터(P13)는 언제나 일정한 턴 온 저항 값을 유지할 수 있게 된다.
테이블 1은 변경 전원 전압(VOH)과 테스트 모드 이네이블 신호(TES)에 따른 제1 터미네이션 회로(116)의 저항 값에 대한 일실시예를 나타낸다. 이때, 제1 터미네이션 회로(116)의 저항 값은 PMOS(P13)의 턴 온 저항의 저항 값과 저항(R12)의 저항 값이 합산된 값이다.
[테이블 1]
Figure 112009041043094-PAT00001
테이블 1은 변경 전원 전압(VOH)이 1.5V에서 0V까지 변경되고, 테스트 모드 이네이블 신호(TES)가 0V에서 -0.45V까지 변화될 때의 제1 터미네이션 회로(116)의 저항 값을 나타낸다.
예컨대, 변경 전원 전압(VOH)이 1.5V이고 테스트 모드 이네이블 신호(TES)가 0V일 때 제1 터미네이션 회로(116)의 저항 값은 50옴이다. 이 상태에서, 변경 전원 전압(VOH)을 1.3V로 낮추게 되면 제1 터미네이션 회로(116)의 저항 값은 52.381옴이 되는데, 이때 테스트 모드 이네이블 신호(TES)를 -0.15V로 낮춰주면 제1 터미네이션 회로(116)의 저항 값은 여전히 50옴으로 유지된다.
한편, 다른 실시예에서는 테이블 1과 같은 룩업 테이블에 기초하여 변경 전원 전압(VOH) 및 테스트 모드 이네이블 신호(TES)를 공급하기 위한 공급 전압 제어 회로(미도시)가 본 발명의 일실시예에 따른 송신기(110)에 더 연결될 수 있는데, 이와 같은 공급 전압 제어 회로의 구조에 대한 설명은 도 3을 참조하여 후술한다.
수신기(120)는 테스트 모드 이네이블 신호(TES) 및 테스트 모드 디스에이블 신호(TDS)를 수신하고, 그 수신된 테스트 모드 이네이블 신호(TES) 또는 테스트 모드 디스에이블 신호(TDS)에 응답하여 저항 값이 가변하는 저항으로서 동작하는 제2 터미네이션 회로(미도시)를 포함한다.
이때, 수신기(120)의 입력 노드(node 2)는 송신기(110)의 출력 노드(node 0)와 전송선(130)을 통하여 연결되며, 송신기(110)의 출력 노드(node 0)와 동일한 전압 레벨을 가진다.
이와 같이 본원 발명의 일실시예는 전류원으로서 동작하는 출력 전압 제어 회로(114)를 이용하여 출력 노드(node 0)의 전압 레벨을 조절함으로써, 가변 전원을 이용하여 송신기(110)의 출력 노드(node 0)의 전압 레벨을 조절했던 종래 기술에 비하여 적은 비용으로 회로를 구성할 수 있다는 장점이 있다.
도 2는 본 발명에 따른 수신기의 일실시예를 설명하기 위하여 도시한 도면이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 수신기(120)는 제2 터미네이션 회로(122) 및 서브 변경 전원 전압 발생기(124)를 포함한다.
제2 터미네이션 회로(122)에서 모드 선택기(M21)는 수신기 제어 신호(Receiver Control Signal:RCS)에 응답하여 테스트 모드 이네이블 신호(TES) 또는 테스트 모드 디스에이블 신호(TDS)를 출력한다.
이때, 수신기 제어 신호(RCS)는 모드 선택기(M21)에게 테스트 모드에서는 테스트 모드 이네이블 신호(TES)를 출력하도록 지시하고 노말 모드에서는 테스트 모드 디스에이블 신호(TDS)를 출력하도록 지시하는 신호이다.
저항 제어기(122a)는 테스트 모드 이네이블 신호(TES) 또는 테스트 모드 디스에이블 신호(TDS)에 응답하여 제2 터미네이션 회로(122)의 모스 트랜지스터들(P22, P23, P24, N21, N22, N23)의 저항 값을 제어한다.
보다 구체적으로는, 저항 제어기(122a)는 모스 트랜지스터들(P22, P23, P24, N21, N22, N23) 중에서 턴온 시킬 모스 트랜지스터들(P22, P23, P24, N21, N22, N23)의 개수 및 위치를 결정할 수 있다.
예컨대, 도 2에 도시된 제2 터미네이션 회로(122)에 테스트 모드 이네이블 신호(TES)가 입력되면, 저항 제어기(122a)는 PMOS 트랜지스터들(P22, P23, P24) 중에서 첫번째와 두번째 PMOS 트랜지스터들(P22, P23)만을 턴온시키고, 세번째 PMOS 트랜지스터(P24)와 NMOS 트랜지스터들(N21, N22, N23)은 턴오프시킬 수 있다.
즉, 상기 예에서는 첫번째와 두번째 PMOS 트랜지스터들(P22, P23)에 연결된 저항들(R21, R23)만이 수신기(120)의 입력 노드(node 2)에 연결되게 된다. 이때, 바람직하게는 수신기(120)의 입력 노드(node 2)에 연결되는 저항들(R21, R23)의 합성 저항 값은 도 1의 송신기(110)의 출력 노드(node 0)에 연결된 저항(R12)의 저항 값과 동일하게 되도록 설계될 수 있다.
또 다른 예로서, 제2 터미네이션 회로(122)에 테스트 모드 디스에이블 신호(TES)가 입력되면, 저항 제어기(122a)는 첫번째 PMOS 트랜지스터(P22)와 첫번째 NMOS 트랜지스터(N21)만을 턴온시키고, 두번째와 세번째 PMOS 트랜지스터들(P23, P24)과 두번째와 세번째 NMOS 트랜지스터들(N22, N23)은 턴오프시킬 수 있다. 즉, 첫번째 PMOS 트랜지스터(P22)에 연결된 저항(R21)과 첫번째 NMOS 트랜지스터(N21)에 연결된 저항(R22)만이 수신기(120)의 입력 노드(node 2)에 연결되게 된다. 이때, 바람직하게는 수신기(120)의 입력 노드(node 2)에 연결되는 저항들(R21, R22) 각각은 도 1의 송신기(110)의 출력 노드(node 0)에 연결된 저항(R12)보다 2배의 저항 값을 가질 수 있다.
한편, 도 2의 제2 터미네이션 회로(122)는 6개의 모스 트랜지스터들(P22, P23, P24, N21, N22, N23)만을 포함하도록 도시되었지만, 다른 실시예에서는 제2 터미네이션 회로(122)가 6개보다 적거나 많은 개수의 모스 트랜지스터들을 포함할 수 있다.
이와 같이 본 실시예에 따른 수신기(120)는 테스트 모드 또는 노말 모드에 따라 가변하는 저항으로서 동작함으로써, 테스트 모드에서는 송신기(110)가 송신기(110)의 출력 노드(node 0)의 전압을 제어할 수 있게 해주고, 노말 모드에서는 송신기(110)와 수신기(120) 각각이 종래와 같이 터미네이션 회로로서 동작할 수 있게 해준다.
도 2를 참조하면, 도 1의 실시예에서 테스트 모드에서의 송신기(110)의 출력 노드(node 0)의 최소 출력 전압은 도 1의 출력 전압 제어 회로(114)에서 발생하는 소스 전류, 도 1의 제1 터미네이션 회로(116)에서의 저항(R12) 및 제2 터미네이션 회로(122)가 테스트 모드일때 수신기(120)의 입력 노드(node 2)에 연결되는 저항들(R21, R23)에 의하여 결정되고, 테스트 모드에서의 최대 출력 전압은 제1 기준 전압(VOH), 제1 터미네이션 회로(116)에서의 저항(R12) 및 제2 터미네이션 회로(122)가 테스트 모드일때 수신기(120)의 입력 노드(node 2)에 연결되는 저항들(R21, R23)에 의하여 결정된다.
여기서, 만일 제2 터미네이션 회로(122)에서 첫번째와 두번째 PMOS 트랜지스터들(P22, P23)에 연결된 저항들(R21, R23)의 합성 저항 값이 도 1의 제1 터미네이션 회로(116)에서의 저항(R12)의 저항 값과 동일하다면, 송신기(110)가 테스트 모드일 때 송신기(110)의 출력 노드(node 0)에서 출력되는 최대 출력 전압은 제1 기준 전압(VOH)과 동일한 전압 레벨을 가지게 된다.
즉, 테스트 모드에서 데이터의 전압 레벨이 로우 레벨이라면 송신기(110)의 출력 전압 제어 회로(114)는 턴 오프되고, 제1 터미네이션 회로(116)는 턴 온 되어 송신기(110)의 출력 노드(node 0)에 저항(R12)이 연결되고, 테스트 모드이므로 제2 터미네이션 회로(122)에 테스트 모드 이네이블 신호(TES)가 입력되어 첫번째와 두번째 PMOS 트랜지스터들(P22, P23)에 연결된 저항들(R21, R23)이 수신기(120)의 입력 노드(node 2)에 연결되는데, 이때 송신기(110)의 출력 노드(node 0)에 연결된 저항(R12)의 저항 값과 입력 노드(node 2)에 연결되는 저항들(R21, R23)의 합성 저 항 값이 동일하게 되면 송신기(110)의 출력 노드(node 0)에는 송신기(110)의 출력 노드(node 0)에 연결된 저항(R12)에 인가된 변경 전원 전압(VOH)과 동일한 전압 레벨이 인가될 것이기 때문이다.
이와 같은 특징을 이용하여 첫번째와 두번째 PMOS 트랜지스터들(P22, P23)에 연결된 저항들(R21, R23)의 합성 저항값과 도 1의 제1 터미네이션 회로(116)에서의 저항(R12)의 저항 값이 동일하게 되도록 설계하고, 사용자가 희망하는 전압 레벨로 제1 기준 전압(VOH)을 인가한다면 사용자는 테스트 모드에서 송신기(110)의 출력 노드(node 0)에서의 최대 출력 전압이 사용자가 희망하는 전압 레벨로 출력되도록 제어할 수 있다.
서브 변경 전원 전압 발생기(124)는 도 1의 변경 전원 전압 발생기(118)와 동일한 동작을 수행하므로 이에 대한 설명은 생략한다. 또한, 다른 실시예에서는 수신기(120)에 서브 변경 전원 전압 발생기(124)가 포함되지 않고, 송신기(110)의 변경 전원 전압 발생기(118)가 수신기(120)의 제2 터미네이션 회로(122)에 직접 변경 전원 전압을 인가할 수도 있다.
도 3은 본 발명에 따른 공급 전압 제어 회로의 일실시예를 설명하기 위하여 도시한 도면이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 공급 전압 제어 회로는 전압 결정기(310) 및 전압 공급기(320)를 포함한다.
전압 결정기(310)는 변경 전원 전압(VOH)의 전압 레벨이 결정되면, 룩업 테이 블에 기초하여 그 변경 전원 전압(VOH)의 전압 레벨에 대응되는 테스트 모드 이네이블 신호(TES)의 전압 레벨을 결정한다.
예컨대, 전압 결정기(310)는 변경 전원 전압(VOH)이 1.3V로 결정되면, 상기 테이블 1에 기초하여 그 변경 전원 전압(VOH) 대한 테스트 모드 이네이블 신호(TES)의 전압 레벨을 -0.15V로 결정할 수 있다.
공급 전압 발생기(320)는 전압 결정기(310)의 결정에 응답하여 변경 전원 전압(VOH)과 테스트 모드 이네이블 신호(TES)를 발생한다.
제1 공급 전압 발생기(322)는 양의 전압 레벨을 가지는 변경 전원 전압(VOH)을 발생한다.
제2 공급 전압 발생기(324)는 음의 전압 레벨을 가지는 테스트 모드 이네이블 신호(TES)를 발생한다.
이때, 제1 공급 전압 발생기(322)의 상단에 연결된 제1 전원 전압(VDD)은 양의 전압 레벨을 가지고, 제2 공급 전압 발생기(324)의 하단에 연결된 제2 전원 전압(VBB)은 음의 전압 레벨을 가진다.
이와 같이 공급 전압 발생기(320)를 통하여 발생된 변경 전원 전압(VOH)은 도 1의 변경 전원 전압 발생기(118)의 비교기(C11)에 인가되고, 테스트 모드 이네이블 신호(TES)는 도 1의 제1 터미네이션 회로(116)의 모드 선택기(M11)에 인가된다.
도 4는 본 발명에 따른 모드 제어 신호 발생기의 일실시예를 설명하기 위하 여 도시한 도면이다.
도 4를 참조하면, 본 발명의 일실시예에 따른 모드 제어 신호 발생기는 비교기(402), 제2 신호 변환기(404), 전류원 회로(406), 제3 터미네이션 회로(408), 서브 변경 전원 전압 발생기(410)를 포함한다.
도 4에서 제2 신호 변환기(404), 전류원 회로(406) 및 서브 변경 전원 전압 발생기(410) 각각은 도 1의 제1 신호 변환기(112), 출력 전압 제어 회로(114), 변경 전원 전압 발생기(118)에 대응된다. 또한, 제3 터미네이션 회로(408)는 도 1의 제1 터미네이션 회로(116)와 도 2에서 수신기(120)가 테스트 모드일때의 제2 터미네이션 회로(122)가 결합된 형태이다.
도 4에 도시된 모드 제어 신호 발생기는 도 1의 송수신기에 대한 복제(replica) 회로로서 그 동작을 개략적으로 설명하면, 제1 연결 노드(node 3)의 전압은 전류원 회로(406)에서 발생하는 소스 전류, 제3 터미네이션 회로(408)의 저항(R42, R43)에 의하여 제어되는데, 비교기(402)에 의하여 제1 연결 노드(node 3)의 전압은 제2 기준 전압(VOL)과 동일한 전압 레벨이 되도록 제어된다. 이때, 전류원 회로(406)가 전류원으로서 동작하도록 하기 위해서 도 4에서는 제2 신호 변환기(404)에 하이 레벨을 가지는 인가 전압(VI)이 입력되고, 제3 터미네이션 회로(408)에는 테스트 모드 이네이블 신호(TES)만이 입력되도록 설계되었다.
이와 같은 상황에서, 모드 제어 신호 발생기의 제1 연결 노드(node 3)는 도 1의 송신기(110)의 출력 노드(node 0)에 대응되므로, 제1 연결 노드(node 3)의 전 압이 제2 기준 전압(VOL)과 동일한 전압 레벨이 되었을 때 비교기(402)에서 출력되는 모드 제어 신호(MCS)의 전압 레벨을 도 1의 송수신기(110)의 제1 신호 변환기(112)에 인가하면 도 1의 송신기(110)의 출력 노드(node 0)의 전압도 제2 기준 전압(VOL)과 동일한 전압 레벨이 될 것이다.
이하에서는 모드 제어 신호 발생기의 동작에 대하여 상세히 설명한다.
비교기(402)는 제2 기준 전압(VOL)과 제1 연결 노드(node 3)의 전압을 비교하고, 그 비교 결과를 출력한다. 만일, 제2 기준 전압(VOL)과 제1 연결 노드(node 3)의 전압이 동일한 전압 레벨을 가지게 되면, 비교기(402)는 그 시점에서 테스트 모드 전압 레벨을 가지는 모드 제어 신호(MCS)를 출력한다.
제2 신호 변환기(404)는 모드 제어 신호(MCS)와 입력 전압(VI)을 수신하고, 수신된 모드 제어 신호(MCS)에 응답하여 입력 전압(VI)의 전압 레벨을 변경한 변경 입력 전압(VCI)을 출력한다. 이때, 입력 전압(VI)은 하이 레벨을 가진다.
전류원 회로(406)는 변경 입력 전압(VCI)에 응답하여 소스 전류를 발생한다.
이때, 전류원 회로(406)는 변경 입력 전압(VCI)이 바이어스 전압 레벨을 가지는 경우에 한하여 전류원으로서 동작한다.
제3 터미네이션 회로(408)는 테스트 모드 이네이블 신호(TES)에 응답하여 제1 연결 노드(node 3)에 제2 연결 노드(node 4)의 전압인 변경 전원 전압을 공급 한다. 이때, 변경 전원 전압은 기준 전압(VOH)과 동일한 전압 레벨을 가진다.
이때, 모드 선택기(M41)는 모드 선택 신호(MSS)에 응답하여 테스트 모드 이네이블 신호(TES)와 변경 입력 전압(VCI) 중에 테스트 모드 이네이블 신호(TES)만을 출력한다. 즉, 도 4에서는 모드 선택 신호(MSS)가 모드 선택기(M41)에게 로우 레벨인 테스트 모드 이네이블 신호(TES)만을 출력할 것을 지시한다. 이는 제3 터미네이션 회로(408)를 테스트 모드로서 동작시키기 위해서이다.
서브 변경 전원 전압 발생기(410)는 도 1의 변경 전원 전압 발생기(118)와 동일한 동작을 수행하므로 이에 대한 설명은 생략한다. 또한, 다른 실시예에서는 모드 제어 신호 발생기에 서브 변경 전원 전압 발생기(410)가 포함되지 않고, 송신기(110)의 변경 전원 전압 발생기(118)가 모드 제어 신호 발생기의 제2 연결 노드(node 4)에 변경 전원 전압을 직접 인가할 수도 있다.
도 5는 본 발명에 따른 송수신기의 제2 실시예를 설명하기 위하여 도시한 도면이다.
도 5에는 본 발명의 일실시예에 따른 송신기(510)와 수신기(520)가 도시되어 있다. 이때, 송신기(510)는 제1 버퍼(511), 제1 전류원 회로(512), 제1 터미네이션 회로(513), 제2 터미네이션 회로(514) 및 변경 전원 전압 발생기(515)를 포함한다.
도 5의 실시예를 도 1의 실시예와 비교하면, 도 5에서는 데이터가 도 1의 제1 신호 변환기(112)가 아닌 제1 버퍼(511)에 입력되고 이에 따라 제1 버퍼(511)는 데이터의 전압 레벨을 변경하지 않은 내부 데이터를 출력하고, 도 1의 출력 전압 제어 회로(114)에 대응되는 제1 터미네이션 회로(513)가 전류원으로서 동작하지 않는 대신에 제1 터미네이션 회로(513)의 하단에 제1 전류원 회로(512)가 새롭게 추가되어 있다는 차이점이 있다.
또한, 도 5에서는 제1 전류원 회로(512)에 전류원 이네이블 신호(CES)가 인가된 경우를 테스트 모드라고 하고, 전류원 디스에이블 신호(CDS)가 인가된 경우를 노말 모드라고 한다.
상기 차이점을 제외하고는 도 5의 송수신기의 동작은 도 1의 송수신기의 동작과 동일하다.
즉, 도 5에서 테스트 모드에서의 송신기(510)의 출력 노드(node 0)의 최소 출력 전압은 제1 전류원 회로(512)에서 발생하는 소스 전류, 제2 터미네이션 회로(514)에서의 저항(R52) 및 수신기(520)에 포함된 가변 저항(미도시)에 의하여 결정되고, 테스트 모드에서의 최대 출력 전압은 제1 기준 전압(VOH), 제2 터미네이션 회로(514)에서의 저항(R52) 및 수신기(520)에 포함된 가변 저항(미도시)에 의하여 결정된다.
이때, 제1 전류원 회로(512)가 전류원으로서 동작하게 될 때에는 NMOS 트랜지스터(N51)가 Saturation 모드에서 동작하게 되어 무한대에 가까운 저항을 가진다고 볼 수 있으므로, 그 NMOS 트랜지스터(N51)에 직렬로 연결된 제1 터미네이션 회로(513)의 저항(R51)의 저항 값은 무시할 수 있고, 따라서 송신기(510)의 출력 노드(node 0)의 전압을 결정할 때 영향을 주지 않는다.
이하에서는 송수신기의 동작에 대하여 상세히 설명한다.
제1 버퍼(511)는 데이터를 내부 데이터로 변환한다.
이때, 데이터 및 내부 데이터는 동일한 전압 레벨을 가질 수 있다. 예컨대, 데이터 및 내부 데이터는 로우 레벨 또는 하이 레벨을 가질 수 있다.
제1 전류원 회로(512)는 전류원 이네이블 신호(CES) 또는 전류원 디스에이블 신호(CDS)에 응답하여 소스 전류를 발생한다.
제1 전류원 회로(512)에서 모드 선택기(M51)는 전류원 이네이블 신호(CES) 또는 전류원 디스에이블 신호(CDS)를 수신하고, 모드 선택 신호(MSS)에 응답하여 전류원 이네이블 신호(CES) 또는 전류원 디스에이블 신호(CDS)를 출력한다.
이때, 모드 선택 신호(MSS)는 모드 선택기(M51)에게 테스트 모드에서는 전류원 이네이블 신호(CES)를 출력하고, 노말 모드에서는 전류원 디스에이블 신호(CDS)를 출력할 것을 지시한다.
여기서, 전류원 이네이블 신호(CES)는 바이어스 전압 레벨을 가지고, 전류원 디스에이블 신호(CDS)는 하이 레벨을 가진다.
NMOS 트랜지스터(N51)는 전류원 이네이블 신호(CES)가 게이트에 인가되는 경우에 한하여 전류원으로서 동작한다.
제1 터미네이션 회로(513)는 내부 데이터에 응답하여 송신기(510)의 출력 노드(node 0)에 연결되는 저항(R51)으로서 동작하거나 턴 오프된다.
제2 터미네이션 회로(514)는 테스트 모드 이네이블 신호(TES) 또는 내부 데이터에 응답하여 송신기(510)의 출력 노드(node 0)에 변경 전원 전압을 공급한다.
보다 구체적으로는, PMOS 트랜지스터(P52)는 테스트 모드일 때에는 언제나 턴 온된다. 하지만, 노말 모드에서는 내부 데이터의 전압 레벨이 로우 레벨이면 턴 온되고 하이 레벨이면 턴 오프된다.
이때, 변경 전원 전압은 제1 전원 전압(VOH)의 전압 레벨을 가진다.
변경 전원 전압 발생기(515)는 도 1의 변경 전원 전압 발생기(118)와 동일한 동작을 수행하므로, 상세한 설명은 생략한다.
수신기(520)는 테스트 모드 이네이블 신호(TES) 또는 테스트 모드 디스에이블 신호(TDS)에 응답하여 저항 값이 가변하는 저항으로서 동작하는 제3 터미네이션 회로(미도시)를 포함한다.
이때, 제3 터미네이션 회로의 구조는 도 2의 제2 터미네이션 회로(122)와 동일하다.
또한, 수신기(520)의 입력 노드(node 2)는 송신기(510)의 출력 노드(node 0)와 전송선(530)을 통하여 연결된다.
도 6은 본 발명에 따른 전류원 이네이블 신호 발생기의 일실시예를 설명하기 위하여 도시한 도면이다.
도 6을 참조하면, 본 발명의 일실시예에 따른 전류원 이네이블 신호 발생기는 비교기(602), 제2 버퍼(604), 제2 전류원 회로(606), 제4 터미네이션 회로(608), 제5 터미네이션 회로(610) 및 서브 변경 전원 전압 발생기(612)를 포함한다.
도 6에서 제2 버퍼(604), 제2 전류원 회로(606), 제4 터미네이션 회로(608) 및 서브 변경 전원 전압 발생기(612) 각각은 도 5의 제1 버퍼(511), 제1 전류원 회로(512), 제1 터미네이션 회로(513) 및 변경 전원 전압 발생기(515)에 대응된다.
또한, 제5 터미네이션 회로(610)는 도 5의 제2 터미네이션 회로(514)와 수신기(520)가 테스트 모드일때의 제3 터미네이션 회로(미도시)가 결합된 형태이다.
도 6에 도시된 전류원 이네이블 신호 발생기는 도 5의 송수신기에 대한 복제(replica) 회로로서 그 동작을 개략적으로 설명하면, 제1 연결 노드(node 3)의 전압은 제2 전류원 회로(606)에서 발생하는 소스 전류, 제5 터미네이션 회로(610)의 저항(R62, R63)에 의하여 제어되는데, 비교기(602)에 의하여 제1 연결 노드(node 3)의 전압은 제2 기준 전압(VOL)과 동일한 전압 레벨이 되도록 제어된다.
이때, 제2 전류원 회로(606)의 NMOS 트랜지스터(N61)는 턴오프되지 않고 항상 전류원으로서 동작해야하기 때문에, 제2 전류원 회로(606)의 모드 선택기(M61)는 전류원 디스에이블 신호(CDS)와 전류원 이네이블 신호(CES) 중에서 전류원 이네이블 신호(CES)만을 NMOS 트랜지스터(N61)에게 인가하도록 설계되었고, 제2 전류원 회로(606)가 제1 연결 노드(node 3)에 소스 전류를 공급하기 위한 패스인 제4 터미네이션 회로(608)가 항상 턴 온되도록 하기 위하여 하이 레벨을 가지는 입력 전압(VI)이 제2 버퍼(604)에 입력되도록 설계되었다.
이와 같은 상황에서, 전류원 이네이블 신호 발생기의 제1 연결 노드(node 3)는 도 5의 송신기(510)의 출력 노드(node 0)에 대응되므로, 제1 연결 노드(node 3) 의 전압이 제2 기준 전압(VOL)과 동일한 전압 레벨이 되었을 때 비교기(602)에서 출력되는 전류원 이네이블 신호(CES)의 전압 레벨을 도 5의 송신기(510)의 제1 전류원 회로(512)에 인가하면 도 5의 송신기(510)의 출력 노드(node 0)의 전압도 제2 기준 전압(VOL)과 동일한 전압 레벨이 될 것이다.
이하에서는 전류원 이네이블 신호 발생기의 동작에 대하여 상세히 설명한다.
비교기(602)는 제1 연결 노드(node 3)에서의 전압과 제2 기준 전압(VOL)을 비교하여 전류원 이네이블 신호(CES)를 출력한다. 이때, 제1 연결 노드(node 3)에서의 전압과 제2 기준 전압(VOL)이 동일한 전압 레벨을 가지게 되면, 비교기(602)는 비교 결과로서 전류원 이네이블 신호(CES)를 출력하게 된다. 이때, 전류원 이네이블 신호(CES)는 바이어스 전압 레벨을 가진다.
제2 버퍼(604)는 데이터를 내부 데이터로 변환한다.
제2 전류원 회로(606)는 전류원 이네이블 신호(CES)에 응답하여 소스 전류를 발생한다.
제4 터미네이션 회로(608)는 내부 데이터에 응답하여 턴 온되어 저항으로서 동작한다.
제5 터미네이션 회로(610)는 테스트 모드 이네이블 신호에 응답하여 제1 연결 노드(node 3)에 제2 연결 노드(node 4)의 전압인 변경 전원 전압을 공급한다.
이때, 변경 전원 전압은 제1 기준 전압(VOH)과 동일한 전압 레벨을 가진다.
서브 변경 전원 전압 발생기(612)는 도 1의 변경 전원 전압 발생기(118)와 동일한 동작을 수행하므로 이에 대한 설명은 생략한다. 또한, 다른 실시예에서는 전류원 이네이블 신호 발생기에 서브 변경 전원 전압 발생기(612)가 포함되지 않고, 도 5의 송신기(510)의 변경 전원 전압 발생기(515)가 전류원 이네이블 신호 발생기의 제2 연결노드(node 4)에 변경 전원 전압을 인가할 수도 있다.
도 7은 본 발명에 따른 송신기의 출력 전압을 제어하는 방법의 일실시예를 설명하기 위하여 도시한 흐름도이다.
단계 710에서는, 테스트 모드 또는 노말 모드를 결정하기 위한 모드 제어 신호에 응답하여, 입력되는 데이터의 전압 레벨을 변경한 변경 데이터를 출력한다.
단계 720에서는, 테스트 모드 이네이블 신호 또는 변경 데이터에 응답하여 송신기의 출력 노드에 전원 전압으로부터 전압 레벨을 변경한 변경 전원 전압을 선택적으로 공급한다.
예컨대, 테스트 모드 이네이블 신호에 응답하여 언제나 송신기의 출력 노드에 변경 전원 전압이 공급되고, 변경 데이터에 응답하여 변경 데이터(CDATA)의 전압 레벨이 로우 레벨이면 송신기의 출력 노드에 변경 전원 전압이 공급되고, 변경 데이터(CDATA)의 전압 레벨이 하이 레벨이면 송신기의 출력 노드에 변경 전원 전압이 공급되지 않을 수 있다.
단계 730에서는, 변경 데이터에 응답하여 송신기의 출력 노드에서의 전압 레벨을 제어한다.
이때, 전술한바와 같이 송신기의 출력 전압을 수신하는 수신기는 테스트 모 드 이네이블 신호 또는 테스트 모드 디스에이블 신호에 응답하여 저항 값이 가변한다.
도 8은 본 발명에 따른 송신기의 출력 전압을 제어하는 방법의 제2 실시예를 설명하기 위하여 도시한 흐름도이다.
단계 810에서는, 입력되는 데이터를 내부 데이터로 변환한다.
단계 820에서는, 테스트 모드 이네이블 신호 또는 내부 데이터에 응답하여 송신기의 출력 노드에 전원 전압으로부터 전압 레벨을 변경한 변경 전원 전압을 선택적으로 공급한다.
예컨대, 테스트 모드 이네이블 신호에 응답하여 언제나 송신기의 출력 노드에 변경 전원 전압이 공급되고, 내부 데이터에 응답하여 내부 데이터의 전압 레벨이 로우 레벨이면 송신기의 출력 노드에 변경 전원 전압이 공급되고, 내부 데이터의 전압 레벨이 하이 레벨이면 송신기의 출력 노드에 변경 전원 전압이 공급되지 않을 수 있다.
단계 830에서는, 전류원 이네이블 신호 또는 전류원 디스에이블 신호에 응답하여 선택적으로 소스 전류를 발생하여 송신기의 출력 노드에서의 전압 레벨을 제어한다.
이때, 전술한바와 같이 송신기의 출력 전압을 수신하는 수신기는 테스트 모드 이네이블 신호 또는 테스트 모드 디스에이블 신호에 응답하여 저항 값이 가변한다.
한편, 상술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으 로 작성가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다.
상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장매체를 포함한다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1은 본 발명에 따른 송수신기의 일실시예를 설명하기 위하여 도시한 도면이다.
도 2는 본 발명에 따른 수신기의 일실시예를 설명하기 위하여 도시한 도면이다.
도 3은 본 발명에 따른 공급 전압 제어 회로의 일실시예를 설명하기 위하여 도시한 도면이다.
도 4는 본 발명에 따른 모드 제어 신호 발생기의 일실시예를 설명하기 위하여 도시한 도면이다.
도 5는 본 발명에 따른 송수신기의 제2 실시예를 설명하기 위하여 도시한 도면이다.
도 6은 본 발명에 따른 전류원 이네이블 신호 발생기의 일실시예를 설명하기 위하여 도시한 도면이다.
도 7은 본 발명에 따른 송신기의 출력 전압을 제어하는 방법의 일실시예를 설명하기 위하여 도시한 흐름도이다.
도 8은 본 발명에 따른 송신기의 출력 전압을 제어하는 방법의 제2 실시예를 설명하기 위하여 도시한 흐름도이다.

Claims (12)

  1. 송신기; 및
    상기 송신기의 출력 전압을 수신하는 수신기를 포함하고,
    상기 송신기는
    테스트 모드 또는 노말 모드를 결정하기 위한 모드 제어 신호에 응답하여 데이터의 전압 레벨을 변경한 변경 데이터를 출력하는 제1 신호 변환기;
    상기 변경 데이터에 응답하여 상기 송신기의 출력 노드에서의 전압 레벨을 제어하는 출력 전압 제어 회로;
    테스트 모드 이네이블 신호 또는 상기 변경 데이터에 응답하여 상기 송신기의 출력 노드에 전원 전압으로부터 전압 레벨을 변경한 변경 전원 전압을 공급하거나 턴 오프되는 제1 터미네이션 회로를 포함하고,
    상기 수신기는
    상기 테스트 모드 이네이블 신호 또는 테스트 모드 디스에이블 신호에 응답하여 저항 값이 가변하는 저항으로서 동작하는 제2 터미네이션 회로를 포함하는 것을 특징으로 하는 송수신기.
  2. 제1항에 있어서,
    상기 송신기는
    상기 모드 제어 신호를 발생하는 모드 제어 신호 발생기를 더 포함하고,
    상기 모드 제어 신호 발생기는
    상기 모드 제어 신호와 입력 전압을 수신하고, 상기 모드 제어 신호에 응답하여 상기 입력 전압의 전압 레벨을 변경한 변경 입력 전압을 출력하는 제2 신호 변환기;
    상기 변경 입력 전압에 응답하여 소스 전류를 발생하는 전류원 회로;
    상기 전류원 회로와 연결 노드를 통하여 연결되고, 상기 테스트 모드 이네이블 신호에 응답하여 상기 연결 노드에 상기 변경 전원 전압을 공급하는 제3 터미네이션 회로를 포함하고,
    상기 연결 노드에서의 전압과 기준 전압을 비교하여 상기 모드 제어 신호를 출력하는 비교기를 포함하는 것을 특징으로 하는 송수신기.
  3. 제1항에 있어서,
    상기 송신기는
    상기 제1 터미네이션 회로와 연결 노드를 통하여 연결되고, 상기 변경 전원 전압을 발생하는 변경 전원 전압 발생기를 더 포함하고,
    상기 변경 전원 전압 발생기는
    상기 연결 노드에서의 전압과 기준 전압을 비교하여 상기 비교 결과를 출력하는 비교기; 및
    상기 비교 결과가 게이트에 인가되고 제1 단은 전원 전압에 연결되고 제2 단은 상기 연결 노드에 연결되는 모스 트렌지스터를 포함하는 것을 특징으로 하는 송 수신기.
  4. 제1항에 있어서,
    상기 제1 신호 변환기는
    상기 데이터를 상기 변경 데이터로 변환하는 버퍼; 및
    상기 모드 제어 신호가 게이트에 인가되고 제1 단은 상기 전원 전압에 연결되고 제2 단은 상기 버퍼에 연결되는 모스 트랜지스터를 포함하는 것을 특징으로 하는 송수신기.
  5. 제1항에 있어서,
    상기 출력 전압 제어 회로는
    상기 변경 데이터가 게이트에 인가되고 제1 단은 접지 전원에 인가되고 제2 단은 제1 저항에 연결되는 모스 트랜지스터; 및
    상기 모스 트랜지스터와 상기 제1 터미네이션 회로 사이에 연결되는 상기 제1 저항을 포함하는 것을 특징으로 하는 송수신기.
  6. 제1항에 있어서,
    상기 제1 터미네이션 회로는
    모드 선택 신호에 응답하여 상기 테스트 모드 이네이블 신호 또는 상기 변경 데이터를 출력하는 모드 선택기;
    상기 테스트 모드 이네이블 신호 또는 상기 변경 데이터가 게이트에 인가되고 제1 단은 상기 변경 전원 전압에 연결되고 제2 단은 제2 저항에 연결되는 모스 트랜지스터; 및
    상기 모스 트랜지스터와 상기 전류원 회로 사이에 연결되는 상기 제2 저항을 포함하는 것을 특징으로 하는 송수신기.
  7. 제1항에 있어서,
    상기 송신기는
    상기 변경 전원 전압의 전압 레벨이 변경되면, 상기 변경 전원 전압에서 변경된 전압 레벨에 비례하여 전압 레벨이 변경된 테스트 모드 이네이블 신호를 상기 제1 터미네이션 회로에 인가하는 공급 전압 제어 회로를 더 포함하는 것을 특징으로 하는 송수신기.
  8. 송신기; 및
    상기 송신기의 출력 전압을 수신하는 수신기를 포함하고,
    상기 송신기는
    데이터를 내부 데이터로 변환하는 제1 버퍼;
    상기 내부 데이터에 응답하여 상기 송신기의 출력 노드에 연결되는 저항으로서 동작하거나 턴 오프되는 제1 터미네이션 회로;
    테스트 모드 이네이블 신호 또는 상기 내부 데이터에 응답하여 상기 송신기 의 출력 노드에 전원 전압으로부터 전압 레벨을 변경한 변경 전원 전압을 공급하거나 턴 오프되는 제2 터미네이션 회로; 및
    상기 제1 터미네이션 회로와 연결되고, 전류원 이네이블 신호 또는 전류원 디스에이블 신호에 응답하여 소스 전류를 발생하는 제1 전류원 회로를 포함하고,
    상기 수신기는
    상기 테스트 모드 이네이블 신호 또는 테스트 모드 디스에이블 신호에 응답하여 저항 값이 가변하는 저항으로서 동작하는 제3 터미네이션 회로를 포함하는 것을 특징으로 하는 송수신기.
  9. 제8항에 있어서,
    상기 송신기는
    상기 전류원 이네이블 신호를 발생하는 전류원 이네이블 신호 발생기를 더 포함하고,
    상기 전류원 이네이블 신호 발생기는
    상기 데이터를 상기 내부 데이터로 변환하는 제2 버퍼;
    상기 내부 데이터에 응답하여 저항으로서 동작하는 제4 터미네이션 회로; 및
    상기 제4 터미네이션 회로와 연결 노드를 통하여 연결되고, 상기 테스트 모드 이네이블 신호에 응답하여 상기 연결 노드에 상기 변경 전원 전압을 공급하는 제5 터미네이션 회로;
    상기 제4 터미네이션 회로와 연결되고, 전류원 이네이블 신호에 응답하여 소 스 전류를 발생하는 제2 전류원 회로; 및
    상기 연결 노드에서의 전압과 기준 전압을 비교하여 상기 전류원 이네이블 신호를 출력하는 비교기를 포함하는 것을 특징으로 하는 송수신기.
  10. 제8항에 있어서,
    상기 제1 터미네이션 회로는
    상기 모드 선택 신호에 응답하여 상기 전류원 이네이블 신호 또는 상기 전류원 디스에이블 신호를 출력하는 모드 선택기; 및
    상기 전류원 이네이블 신호 또는 상기 전류원 디스에이블 신호가 게이트에 인가되고 제1 단은 상기 제2 터미네이션 회로에 연결되고 제2 단은 접지 전원에 연결되는 모스 트랜지스터를 포함하는 것을 특징으로 하는 송수신기.
  11. 송신기의 출력 전압을 제어하는 방법에 있어서,
    테스트 모드 또는 노말 모드를 결정하기 위한 모드 제어 신호에 응답하여, 입력되는 데이터의 전압 레벨을 변경한 변경 데이터를 출력하는 단계;
    테스트 모드 이네이블 신호 또는 상기 변경 데이터에 응답하여 상기 송신기의 출력 노드에 전원 전압으로부터 전압 레벨을 변경한 변경 전원 전압을 선택적으로 공급하는 단계; 및
    상기 변경 데이터에 응답하여 상기 송신기의 출력 노드에서의 전압 레벨을 제어하는 단계를 포함하고,
    상기 송신기의 출력 전압을 수신하는 수신기는 상기 테스트 모드 이네이블 신호 또는 테스트 모드 디스에이블 신호에 응답하여 저항 값이 가변하는 것을 특징으로 하는 출력 전압 제어 방법.
  12. 송신기의 출력 전압을 제어하는 방법에 있어서,
    입력되는 데이터를 내부 데이터로 변환하는 단계;
    테스트 모드 이네이블 신호 또는 상기 내부 데이터에 응답하여 상기 송신기의 출력 노드에 전원 전압으로부터 전압 레벨을 변경한 변경 전원 전압을 선택적으로 공급하는 단계; 및
    전류원 이네이블 신호 또는 전류원 디스에이블 신호에 응답하여 선택적으로 소스 전류를 발생하여 상기 송신기의 출력 노드에서의 전압 레벨을 제어하는 단계를 포함하고,
    상기 송신기의 출력 전압을 수신하는 수신기는 상기 테스트 모드 이네이블 신호 또는 테스트 모드 디스에이블 신호에 응답하여 저항 값이 가변하는 것을 특징으로 하는 출력 전압 제어 방법.
KR1020090061142A 2009-07-06 2009-07-06 출력 전압의 스윙 폭을 제어하는 송수신기 및 그 방법 KR20110003725A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090061142A KR20110003725A (ko) 2009-07-06 2009-07-06 출력 전압의 스윙 폭을 제어하는 송수신기 및 그 방법
US12/683,322 US8143917B2 (en) 2009-07-06 2010-01-06 Transceiver for controlling swing width of output voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090061142A KR20110003725A (ko) 2009-07-06 2009-07-06 출력 전압의 스윙 폭을 제어하는 송수신기 및 그 방법

Publications (1)

Publication Number Publication Date
KR20110003725A true KR20110003725A (ko) 2011-01-13

Family

ID=43412266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090061142A KR20110003725A (ko) 2009-07-06 2009-07-06 출력 전압의 스윙 폭을 제어하는 송수신기 및 그 방법

Country Status (2)

Country Link
US (1) US8143917B2 (ko)
KR (1) KR20110003725A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150134672A (ko) * 2014-05-22 2015-12-02 전자부품연구원 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법 및 이를 이용하는 드라이버 회로
WO2021167114A1 (ko) * 2020-02-18 2021-08-26 엘지전자 주식회사 신호 처리 장치 및 이를 구비하는 영상표시장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012103106A1 (en) * 2011-01-25 2012-08-02 Rambus Inc. Multi-modal communication interface
US9407263B2 (en) 2012-10-31 2016-08-02 Freescale Semiconductor, Inc. Method and apparatus for a tunable driver circuit
US9304534B1 (en) 2014-09-24 2016-04-05 Freescale Semiconductor, Inc. Low voltage swing buffer
US9910482B2 (en) * 2015-09-24 2018-03-06 Qualcomm Incorporated Memory interface with adjustable voltage and termination and methods of use
EP3719994B1 (en) * 2019-04-01 2021-05-26 Infineon Technologies AG Power regulation for lighting using nfc
KR20210038142A (ko) 2019-09-30 2021-04-07 삼성전자주식회사 이퀄라이징 회로를 포함하는 전자 장치 및 그 동작 방법
US11545072B2 (en) * 2021-06-08 2023-01-03 Huizhou China Star Optoelectronics Display Co., Ltd. Driving device of display panel and display device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448815B1 (en) * 2000-10-30 2002-09-10 Api Networks, Inc. Low voltage differential receiver/transmitter and calibration method thereof
US20020130680A1 (en) * 2001-03-15 2002-09-19 Meyer Bruce Alan Method and apparatus for terminating emitter coupled logic (ECL) transceivers
US6968413B2 (en) * 2002-10-07 2005-11-22 International Business Machines Corporation Method and system for configuring terminators in a serial communication system
KR20050003895A (ko) 2003-07-04 2005-01-12 삼성전자주식회사 풀업 슬루율을 용이하게 조절할 수 있는 오픈 드레인출력버퍼 회로
KR100667594B1 (ko) 2004-10-19 2007-01-11 삼성전자주식회사 프리엠퍼시스 출력버퍼와, 반도체 메모리 장치 및 데이터출력구동방법.
KR100652391B1 (ko) * 2004-12-17 2006-12-01 삼성전자주식회사 저전압 차동 신호 드라이버
US7298169B2 (en) * 2005-03-15 2007-11-20 Tabula, Inc Hybrid logic/interconnect circuit in a configurable IC
US7307447B2 (en) * 2005-10-27 2007-12-11 International Business Machines Corporation Self series terminated serial link transmitter having segmentation for amplitude, pre-emphasis, and slew rate control and voltage regulation for amplitude accuracy and high voltage protection
US7439760B2 (en) * 2005-12-19 2008-10-21 Rambus Inc. Configurable on-die termination
US7579861B2 (en) 2006-10-02 2009-08-25 Hynix Semiconductor Inc. Impedance-controlled pseudo-open drain output driver circuit and method for driving the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150134672A (ko) * 2014-05-22 2015-12-02 전자부품연구원 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법 및 이를 이용하는 드라이버 회로
WO2021167114A1 (ko) * 2020-02-18 2021-08-26 엘지전자 주식회사 신호 처리 장치 및 이를 구비하는 영상표시장치

Also Published As

Publication number Publication date
US20110001463A1 (en) 2011-01-06
US8143917B2 (en) 2012-03-27

Similar Documents

Publication Publication Date Title
KR20110003725A (ko) 출력 전압의 스윙 폭을 제어하는 송수신기 및 그 방법
JP6140860B2 (ja) シングルエンド構成可能マルチモードドライバ
US7301371B2 (en) Transmitter of a semiconductor device
US6163178A (en) Impedance controlled output driver
US7809285B2 (en) Receiving circuit and optical signal receiving circuit
US9513655B1 (en) Interface circuit with variable output swing and open termination mode for transmitting signals
JP2006115489A (ja) インピーダンス調整回路とそれを備える集積回路及びそれを利用した出力ドライバのインピーダンス調整方法
WO2007102135A1 (en) Method and system for adjusting interconnect voltage levels in low power high-speed differential interfaces
US7532063B2 (en) Apparatus for generating reference voltage in semiconductor memory apparatus
US9786355B2 (en) Signaling method using constant reference voltage and devices thereof
KR100915814B1 (ko) 반도체 메모리 장치의 데이터 출력 드라이버 제어회로
KR101139633B1 (ko) 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절기, 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절 방법, 이 전압 조절기를 포함하는 전압모드 드라이버 및 이 전압 조절 방법을 이용하는 전압모드 드라이버
KR20200137361A (ko) 멀티비트 데이터를 송신하는 송신기
JP2012514412A (ja) 差動電圧駆動方式の送信部、並びに差動電流駆動方式と差動電圧駆動方式を選択的に適用することができる送信部、受信部及びインターフェースシステム
US10348536B2 (en) Data transmission device for modulating amplitude of PAM-4 signal using toggle serializer and method of operating the same
US9490853B2 (en) Data transmitter
CN214315268U (zh) Swp主接口电路及终端
US7692455B2 (en) Semiconductor devices for receiving a current mode signal and methods of operating the same
US11177985B2 (en) Signal output circuit, transmission circuit and integrated circuit
CN112511153B (zh) Swp主接口电路及终端
KR100920841B1 (ko) 반도체 집적회로의 리시버
CN117595888A (zh) 发射功率调节电路和发射机
JP2017123606A (ja) 送信装置
KR20160105103A (ko) 내부 전압 생성 회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid