WO2021167114A1 - 신호 처리 장치 및 이를 구비하는 영상표시장치 - Google Patents

신호 처리 장치 및 이를 구비하는 영상표시장치 Download PDF

Info

Publication number
WO2021167114A1
WO2021167114A1 PCT/KR2020/002278 KR2020002278W WO2021167114A1 WO 2021167114 A1 WO2021167114 A1 WO 2021167114A1 KR 2020002278 W KR2020002278 W KR 2020002278W WO 2021167114 A1 WO2021167114 A1 WO 2021167114A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
circuit
output
signal
signal processing
Prior art date
Application number
PCT/KR2020/002278
Other languages
English (en)
French (fr)
Inventor
박병선
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to PCT/KR2020/002278 priority Critical patent/WO2021167114A1/ko
Priority to US17/904,368 priority patent/US20230059987A1/en
Publication of WO2021167114A1 publication Critical patent/WO2021167114A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6242—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only and without selecting means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/20—Details of the management of multiple sources of image data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/22—Detection of presence or absence of input display information or of connection or disconnection of a corresponding information source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/37—Details of the operation on graphic patterns
    • G09G5/377—Details of the operation on graphic patterns for mixing or overlaying two or more graphic patterns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/9401—Calibration techniques
    • H03K2217/94026—Automatic threshold calibration; e.g. threshold automatically adapts to ambient conditions or follows variation of input

Definitions

  • the present invention relates to an image display apparatus, and more particularly, to a signal processing apparatus capable of having a constant output voltage level, and an image display apparatus having the same.
  • the signal processing apparatus is provided in an image display apparatus and performs signal processing on an input image to display the image.
  • the signal processing apparatus may receive a broadcast signal or an HDMI signal, perform signal processing based on the received broadcast signal or HDMI signal, and output a signal-processed image signal.
  • the signal processing apparatus receives a signal from an Ethernet terminal or transmits a signal.
  • the signal processing apparatus is implemented in the form of a system-on-chip (SOC) for various signal processing.
  • SOC system-on-chip
  • CMOS process which is one of the semiconductor processes, is gradually being advanced over time.
  • the voltage mode reduces power consumption more than the current mode, but the level of the output voltage is not constant or the swing level is not constant due to a bias or a change in a transistor. There is a problem such as this variable.
  • An object of the present invention is to provide a signal processing device capable of having a constant output voltage level and an image display device having the same.
  • Another object of the present invention is to provide a signal processing apparatus capable of maintaining a constant swing level and an image display apparatus having the same.
  • a signal processing apparatus and an image display apparatus having the same according to an embodiment of the present invention for achieving the above object are a signal processing apparatus including a transmission/reception circuit, wherein the transmission/reception circuit includes a current sweep circuit for outputting a plurality of sweep currents. and a current selector that is connected to the current sweep circuit and selects a predetermined current through comparison with a reference voltage among a plurality of sweep currents, and a comparator that compares a voltage output from the current selector with a reference voltage.
  • a signal processing device and an image display device having the same are signal processing devices including a transmission/reception circuit, wherein the transmission/reception circuit includes a current sweep circuit outputting a plurality of sweep currents, and a current sweep circuit. connected and includes a current selector that selects a predetermined current through comparison with a reference voltage among a plurality of sweep currents, and a comparator that compares a voltage output from the current selector with a reference voltage. Accordingly, the output voltage level may be constant despite a bias or a change in a transistor. In addition, a swing level of the output voltage can be constantly maintained.
  • the transmission/reception circuit may further include a resistance element connected between an output terminal and a ground terminal of the current selector and a switching element performing switching. Accordingly, the output voltage level can be constant.
  • the comparator may compare the current output from the current selector with a voltage corresponding to the resistance value of the resistance element with a reference voltage, and feed back the comparison result to the current selector. Accordingly, it is possible to select an optimal current.
  • the current sweep circuit may sequentially output a plurality of sweep currents in the calibration mode. Accordingly, it is possible to select an optimal current.
  • the transmission/reception circuit may further include a digital-to-analog conversion circuit that outputs a sweep current from the current sweep circuit in the calibration mode, and converts and outputs transmission data after the calibration mode ends. Accordingly, based on the optimal current selection, the output voltage level can be constant after the end of the calibration mode.
  • the transmission/reception circuit may further include a current outputter that outputs the current selected by the current selector in the calibration mode after the calibration mode ends. Accordingly, based on the optimal current selection, the output voltage level can be constant after the end of the calibration mode.
  • the transceiver circuit may further include a switching unit for switching a current output from the current selector or current output device, and a voltage driver operating in a voltage mode based on a current output from the current selector or current output device. This allows the output voltage level to be constant based on the optimal current selection.
  • the transmission/reception circuit includes a voltage generator including a resistance element connected between an output terminal of the current selector and a ground terminal and a switching element for performing switching, and a second resistance element connected between the output terminal and the ground terminal of the current output device;
  • a second voltage generator including a second switching element performing switching may be further provided. Accordingly, based on the optimal current selection, the output voltage level can be constant after the end of the calibration mode.
  • the current selector and the current sweep circuit may stop operating. Accordingly, it is possible to reduce power consumption by the current selector and the current sweep circuit after the end of the calibration mode.
  • the transmission/reception circuit further includes a voltage driver disposed at an output terminal of the digital-to-analog conversion circuit, and the current selector is connected to an output terminal of the voltage driver. Accordingly, based on the optimal current selection, the output voltage level can be constant after the end of the calibration mode.
  • the transceiver circuit may further include a current output unit connected to the output terminal of the voltage driver and outputting the current selected by the current selector in the calibration mode after the calibration mode is terminated. Accordingly, based on the optimal current selection, the output voltage level can be constant after the end of the calibration mode.
  • FIG. 1 is a diagram illustrating an image display device according to an embodiment of the present invention.
  • FIG. 2 is an example of an internal block diagram of the image display device of FIG. 1 .
  • FIG. 3 is an example of an internal block diagram of the signal processing unit of FIG. 2 .
  • 5 is another example of a transmission/reception circuit for an Ethernet terminal.
  • 6A is a diagram illustrating a signal used in the transmission/reception circuit of FIG. 4 .
  • 6B is a diagram illustrating a signal used in the transmission/reception circuit of FIG. 4 .
  • 6C is a diagram illustrating a signal used in the transmission/reception circuit of FIG. 5 .
  • 7A and 7B are an example of an output driving circuit of a transmission/reception circuit.
  • 7C and 7D are other examples of the output driving circuit of the transmitting/receiving circuit.
  • 8A to 8C are various examples of a current mode-based output driving circuit.
  • 9A to 9C are diagrams referenced in the description of the voltage mode-based output driving circuit.
  • FIG. 10 is an example of a calibration circuit according to an embodiment of the present invention.
  • FIG. 11 is an example of an internal circuit diagram of the current sweep circuit of FIG. 10 .
  • 13 is an example of an internal circuit diagram of a current steering digital-to-analog conversion circuit.
  • FIG. 14 is another example of an internal circuit diagram of a current steering digital-to-analog conversion circuit.
  • 15 is another example of an output driving circuit of a transmission/reception circuit according to an embodiment of the present invention.
  • module and “part” for the components used in the following description are given simply in consideration of the ease of writing the present specification, and do not give a particularly important meaning or role by themselves. Accordingly, the terms “module” and “unit” may be used interchangeably.
  • FIG. 1 is a diagram illustrating an image display device according to an embodiment of the present invention.
  • the image display apparatus 100 may include a display 180 .
  • the display 180 may be implemented as any one of various panels.
  • the display 180 may be any one of a liquid crystal display panel (LCD panel), an organic light emitting panel (OLED panel), an inorganic light emitting panel (LED panel), and the like.
  • LCD panel liquid crystal display panel
  • OLED panel organic light emitting panel
  • LED panel inorganic light emitting panel
  • the image display device 100 of FIG. 1 may be a monitor, a TV, a tablet PC, a mobile terminal, or the like.
  • FIG. 2 is an example of an internal block diagram of the image display device of FIG. 1 .
  • an image display device 100 includes an image receiving unit 105 , an external device interface unit 130 , a storage unit 140 , a user input interface unit 150 , It may include a sensor unit (not shown), a signal processing unit 170 , a display 180 , and an audio output unit 185 .
  • the image receiving unit 105 may include a tuner unit 110 , a demodulator unit 120 , a network interface unit 130 , and an external device interface unit 130 .
  • the image receiving unit 105 may include only the tuner unit 110 , the demodulator 120 , and the external device interface unit 130 , unlike the drawing. That is, the network interface unit 130 may not be included.
  • the tuner unit 110 selects an RF broadcast signal corresponding to a channel selected by a user or all channels previously stored among RF (Radio Frequency) broadcast signals received through an antenna (not shown).
  • the selected RF broadcast signal is converted into an intermediate frequency signal or a baseband video or audio signal.
  • the tuner unit 110 may process a digital broadcast signal or an analog broadcast signal.
  • the analog baseband image or audio signal (CVBS/SIF) output from the tuner unit 110 may be directly input to the signal processing unit 170 .
  • the tuner unit 110 may include a plurality of tuners in order to receive broadcast signals of a plurality of channels.
  • a single tuner that simultaneously receives broadcast signals of a plurality of channels is also possible.
  • the demodulator 120 receives the digital IF signal DIF converted by the tuner 110 and performs a demodulation operation.
  • the demodulator 120 may output a stream signal TS after demodulation and channel decoding are performed.
  • the stream signal may be a signal obtained by multiplexing an image signal, an audio signal, or a data signal.
  • the stream signal output from the demodulator 120 may be input to the signal processing unit 170 .
  • the signal processing unit 170 outputs an image to the display 180 after performing demultiplexing, image/audio signal processing, and the like, and outputs an audio to the audio output unit 185 .
  • the external device interface unit 130 may transmit or receive data with a connected external device (not shown), for example, the set-top box 50 .
  • the external device interface unit 130 may include an A/V input/output unit (not shown).
  • the external device interface unit 130 may be connected to an external device such as a DVD (Digital Versatile Disk), Blu-ray, game device, camera, camcorder, computer (notebook), set-top box, etc. by wire/wireless, , it is also possible to perform input/output operations with an external device.
  • an external device such as a DVD (Digital Versatile Disk), Blu-ray, game device, camera, camcorder, computer (notebook), set-top box, etc. by wire/wireless, , it is also possible to perform input/output operations with an external device.
  • the A/V input/output unit may receive video and audio signals from an external device. Meanwhile, the wireless communication unit (not shown) may perform short-range wireless communication with other electronic devices.
  • the external device interface unit 130 may exchange data with the adjacent mobile terminal 600 .
  • the external device interface unit 130 may receive device information, executed application information, an application image, and the like, from the mobile terminal 600 in the mirroring mode.
  • the network interface unit 135 provides an interface for connecting the image display device 100 to a wired/wireless network including an Internet network.
  • the network interface unit 135 may receive or transmit various data received through an Ethernet terminal (ETH) network.
  • ETH Ethernet terminal
  • the network interface unit 135 may include a wireless communication unit (not shown).
  • the storage unit 140 may store a program for each signal processing and control in the signal processing unit 170 , or may store a signal-processed image, audio, or data signal.
  • the storage unit 140 may perform a function for temporarily storing an image, audio, or data signal input to the external device interface unit 130 . Also, the storage unit 140 may store information about a predetermined broadcast channel through a channel storage function such as a channel map.
  • the storage unit 140 of FIG. 2 may be included in the signal processing unit 170 .
  • the user input interface unit 150 transmits a signal input by the user to the signal processing unit 170 or transmits a signal from the signal processing unit 170 to the user.
  • transmitting/receiving user input signals such as power on/off, channel selection, and screen setting from the remote control device 200, or local keys such as power key, channel key, volume key, and setting value (not shown) transmits a user input signal input to the signal processing unit 170 , or transfers a user input signal input from a sensor unit (not shown) that senses a user's gesture to the signal processing unit 170 , or from the signal processing unit 170 . may be transmitted to the sensor unit (not shown).
  • the signal processing unit 170 demultiplexes an input stream or processes the demultiplexed signals through the tuner unit 110 or the demodulator 120 , the network interface unit 135 , or the external device interface unit 130 . Thus, it is possible to generate and output a signal for video or audio output.
  • the signal processing unit 170 receives a broadcast signal or an HDMI signal received from the image receiving unit 105 , and performs signal processing based on the received broadcast signal or HDMI signal to receive the signal-processed image signal. can be printed out.
  • the image signal processed by the signal processing unit 170 may be input to the display 180 and displayed as an image corresponding to the image signal. Also, the image signal processed by the signal processing unit 170 may be input to an external output device through the external device interface unit 130 .
  • the audio signal processed by the signal processing unit 170 may be outputted to the audio output unit 185 . Also, the audio signal processed by the signal processing unit 170 may be input to an external output device through the external device interface unit 130 .
  • the signal processing unit 170 may include a demultiplexer, an image processing unit, and the like.
  • the signal processing unit 170 may perform various signal processing, and thus may be implemented in the form of a system on chip (SOC). This will be described later with reference to FIG. 3 .
  • SOC system on chip
  • the signal processing unit 170 may control overall operations in the image display apparatus 100 .
  • the signal processing unit 170 may control the tuner unit 110 to select a channel selected by the user or an RF broadcast corresponding to a pre-stored channel (Tuning).
  • the signal processing unit 170 may control the image display apparatus 100 according to a user command input through the user input interface unit 150 or an internal program.
  • the signal processing unit 170 may control the display 180 to display an image.
  • the image displayed on the display 180 may be a still image or a moving image, and may be a 2D image or a 3D image.
  • the signal processing unit 170 may cause a predetermined object to be displayed in the image displayed on the display 180 .
  • the object may be at least one of an accessed web screen (newspaper, magazine, etc.), an electronic program guide (EPG), various menus, widgets, icons, still images, moving pictures, and text.
  • EPG electronic program guide
  • the signal processing unit 170 may recognize the location of the user based on the image captured by the photographing unit (not shown). For example, the distance (z-axis coordinate) between the user and the image display apparatus 100 may be determined. In addition, an x-axis coordinate and a y-axis coordinate in the display 180 corresponding to the user's location may be identified.
  • the display 180 converts the image signal, the data signal, the OSD signal, the control signal, or the image signal, the data signal, and the control signal received by the external device interface unit 130 processed by the signal processing unit 170 to a driving signal. create
  • the display 180 may be configured as a touch screen and used as an input device in addition to an output device.
  • the audio output unit 185 receives the signal processed by the signal processing unit 170 and outputs it as audio.
  • the photographing unit (not shown) photographs the user.
  • the photographing unit (not shown) may be implemented with one camera, but is not limited thereto, and may be implemented with a plurality of cameras. Image information captured by the photographing unit (not shown) may be input to the signal processing unit 170 .
  • the signal processing unit 170 may detect a user's gesture based on each or a combination of an image captured by a photographing unit (not shown) or a signal sensed from a sensor unit (not shown).
  • the power supply unit 190 supplies the corresponding power throughout the image display device 100 .
  • the power supply unit 190 includes a signal processing unit 170 that may be implemented in the form of a system on chip (SOC), a display 180 for displaying an image, and an audio output unit for outputting audio (185), etc. can be supplied with power.
  • SOC system on chip
  • a display 180 for displaying an image
  • an audio output unit for outputting audio (185), etc. can be supplied with power.
  • the power supply unit 190 may include a converter for converting AC power into DC power and a dc/dc converter for converting the level of DC power.
  • the remote control device 200 transmits a user input to the user input interface unit 150 .
  • the remote control device 200 may use Bluetooth (Bluetooth), radio frequency (RF) communication, infrared (IR) communication, Ultra Wideband (UWB), ZigBee, or the like.
  • the remote control device 200 may receive an image, audio, or data signal output from the user input interface unit 150 , and display it or output the audio signal from the remote control device 200 .
  • the above-described image display device 100 may be a digital broadcasting receiver capable of receiving fixed or mobile digital broadcasting.
  • the block diagram of the image display device 100 shown in FIG. 2 is a block diagram for an embodiment of the present invention.
  • Each component of the block diagram may be integrated, added, or omitted according to the specifications of the image display device 100 that are actually implemented. That is, two or more components may be combined into one component, or one component may be subdivided into two or more components as needed.
  • the function performed in each block is for explaining the embodiment of the present invention, and the specific operation or device does not limit the scope of the present invention.
  • FIG. 3 is an example of an internal block diagram of the signal processing unit of FIG. 2 .
  • the signal processing unit 170 may include a demultiplexer 310 , an image processing unit 320 , a processor 330 , and an audio processing unit 370 . . In addition, it may further include a data processing unit (not shown).
  • the demultiplexer 310 demultiplexes an input stream. For example, when MPEG-2 TS is input, it can be demultiplexed and separated into video, audio, and data signals, respectively.
  • the stream signal input to the demultiplexer 310 may be a stream signal output from the tuner unit 110 , the demodulator 120 , or the external device interface unit 130 .
  • the image processing unit 320 may perform signal processing on an input image.
  • the image processing unit 320 may perform image processing of the image signal demultiplexed by the demultiplexer 310 .
  • the image processing unit 320 includes an image decoder 325 , a scaler 335 , an image quality processing unit 635 , an image encoder (not shown), an OSD processing unit 340 , a frame rate converter 350 , and a formatter. (360) and the like.
  • the video decoder 325 decodes the demultiplexed video signal, and the scaler 335 performs scaling to output the resolution of the decoded video signal on the display 180 .
  • the video decoder 325 may include decoders of various standards. For example, it may include an MPEG-2, H,264 decoder, a 3D image decoder for a color image and a depth image, a decoder for a multi-view image, and the like.
  • the scaler 335 may scale an input image signal that has been decoded by the image decoder 325 or the like.
  • the scaler 335 may upscale when the size or resolution of the input image signal is small, and downscale when the size or resolution of the input image signal is large.
  • the image quality processing unit 635 may perform image quality processing on an input image signal that has been decoded by the image decoder 325 or the like.
  • the image quality processing unit 635 performs noise removal processing on the input image signal, expands the resolution of the gray scale of the input image signal, improves image resolution, or performs high dynamic range (HDR)-based signal processing.
  • the frame rate can be varied, and panel characteristics, in particular, image quality processing corresponding to the organic light emitting panel can be performed.
  • the OSD processing unit 340 generates an OSD signal according to a user input or by itself. For example, a signal for displaying various types of information as graphics or text on the screen of the display 180 may be generated based on a user input signal.
  • the generated OSD signal may include various data such as a user interface screen of the image display device 100 , various menu screens, widgets, and icons. Also, the generated OSD signal may include a 2D object or a 3D object.
  • the OSD processing unit 340 may generate a pointer that can be displayed on a display based on a pointing signal input from the remote control device 200 .
  • a pointer may be generated by a pointing signal processing unit, and the OSD processing unit 240 may include such a pointing signal processing unit (not shown).
  • the pointing signal processing unit (not shown) may be provided separately instead of being provided in the OSD processing unit 240 .
  • a frame rate converter (FRC) 350 may convert a frame rate of an input image. On the other hand, the frame rate converter 350 may output as it is without a separate frame rate conversion.
  • the formatter 360 may change the format of an input image signal into an image signal for display on a display and output the changed format.
  • the formatter 360 may change the format of the image signal to correspond to the display panel.
  • the formatter 360 may change the format of the video signal.
  • the format of the 3D video signal is a Side by Side format, a Top / Down format, a Frame Sequential format, an Interlaced format, and a Checker Box. It can be changed to any one of various 3D formats, such as a format.
  • the processor 330 may control overall operations in the image display device 100 or in the signal processing unit 170 .
  • the processor 330 may control the tuner 110 to select a channel selected by the user or an RF broadcast corresponding to a pre-stored channel (Tuning).
  • the processor 330 may control the image display apparatus 100 according to a user command input through the user input interface unit 150 or an internal program.
  • the processor 330 may perform data transmission control with the network interface unit 135 or the external device interface unit 130 .
  • the processor 330 may control operations of the demultiplexer 310 and the image processor 320 in the signal processor 170 .
  • the audio processing unit 370 in the signal processing unit 170 may perform audio processing of the demultiplexed audio signal.
  • the audio processing unit 370 may include various decoders.
  • the audio processing unit 370 in the signal processing unit 170 may process a base (Base), a treble (Treble), volume control, and the like.
  • a data processing unit (not shown) in the signal processing unit 170 may perform data processing of the demultiplexed data signal.
  • the demultiplexed data signal is an encoded data signal, it may be decoded.
  • the encoded data signal may be electronic program guide information including broadcast information such as start time and end time of a broadcast program aired on each channel.
  • FIG. 3 a block diagram of the signal processing unit 170 shown in FIG. 3 is a block diagram for an embodiment of the present invention. Each component of the block diagram may be integrated, added, or omitted according to the specification of the signal processing unit 170 that is actually implemented.
  • the frame rate converter 350 and the formatter 360 may be separately provided in addition to the image processor 320 .
  • the signal received from the Ethernet terminal (ETH) may be about 2.5V or more according to a standard or the like.
  • the signal processing unit 170 is recently manufactured by a nano process or the like, and accordingly, an internal allowable voltage is approximately 1.8V. Therefore, when a voltage signal higher than the internal allowable voltage is input according to a standard among the input signals input to the signal processing unit 170 , stress increases in the signal processing unit 170 , such that the operation is not smooth. do.
  • the voltage of the external input signal is higher than the allowable voltage inside the signal processing unit, it is preferable to separate and process the electric power level of the external input signal.
  • a transceiver circuit 400 for an Ethernet terminal includes a transmit PCS (Physical Coding Sublayer) 410 for encoding signal transmission, a digital analog encoding unit (DAC encoding) ( 420), digital-to-analog converter (DAC) 430, output driving circuit (line driver) 440, transformer 445, external input/output terminal 448, amplification and filter unit (VGA (variable gain amplifier) & LPF) (low pass filter) 450 , an analog-to-digital converter (ADC) 455 , an equalizer 460 , and a receiver physical coding sublayer (PCS) 465 .
  • PCS Physical Coding Sublayer
  • the transceiver 400 for the Ethernet terminal of FIG. 4 may be a 10base-T and 100Base-T transceiver circuit.
  • 5 is another example of a transmission/reception circuit for an Ethernet terminal.
  • a transceiver 500 for an Ethernet terminal includes a scrambler 512, a scrambling and coding unit 510 for encoding signal transmission, and a symbol mapping unit. mapping) 520 , an echo canceller 522 , a filter unit 525 including a plurality of digital filters, a digital-to-analog converter 530 including a plurality of digital-to-analog converters, and an output including a plurality of line drivers
  • FIG. 6A is a diagram illustrating a signal used in the transmission/reception circuit of FIG. 4 .
  • the transmit/receive circuit 400 of FIG. 4 may be a 10base-T transmit/receive circuit.
  • the peak level of the positive polarity of the signal GPa may be approximately 2.5V, and the peak level of the negative polarity of the signal GPa may be approximately -2.5V.
  • a peak-to-peak level of a signal used in the transmission/reception circuit 400 of FIG. 4 may be approximately 5V.
  • 6B is a diagram illustrating a signal used in the transmission/reception circuit of FIG. 4 .
  • the transmit/receive circuit 400 of FIG. 4 may be a 100Base-T transmit/receive circuit.
  • the peak level of the positive polarity of the signal GPb may be approximately 1V, and the peak level of the negative polarity of the signal GPb may be approximately -1V.
  • a peak-to-peak level of a signal used in the transmission/reception circuit 400 of FIG. 4 may be approximately 2V.
  • 6C is a diagram illustrating a signal used in the transmission/reception circuit of FIG. 5 .
  • the transmit/receive circuit 500 of FIG. 5 may be a 1000Base-T transmit/receive circuit.
  • the peak level of the positive polarity of the signal GPc may be approximately 1.5V, and the peak level of the negative polarity of the signal GPc may be approximately -1.5V.
  • a peak-to-peak level of a signal used in the transmission/reception circuit 500 of FIG. 5 may be approximately 3V.
  • 7A and 7B are an example of an output driving circuit of a transmission/reception circuit.
  • the output driving circuit 705 of the transmitting/receiving circuit may be an output driving circuit based on a current mode.
  • the output driving circuit 705 of the transmission/reception circuit may include a plurality of impedances 707 connected to each other in parallel and a plurality of current sources 709 respectively connected to the plurality of impedances.
  • the plurality of impedances 707 and the plurality of current sources 709 may be implemented as an internal chip.
  • 7C and 7D are other examples of the output driving circuit of the transmitting/receiving circuit.
  • the output driving circuit 715 of the transmission/reception circuit may be an output driving circuit based on a voltage mode.
  • a plurality of amplifiers and a plurality of impedances may be connected in series to each other.
  • the plurality of amplifiers and the plurality of impedances may be implemented as an internal chip.
  • the voltage mode-based output driving circuit 715 it is preferable to adjust the output voltage level while integrating an external resistor into an internal chip.
  • 8A to 8C are various examples of a current mode-based output driving circuit.
  • FIG. 8A illustrates a current mode-based output driving circuit 800 including a clock generator 812 , a latch circuit 814 , and a digital-to-analog converter 816 .
  • FIG. 8B illustrates the current mode-based output driving circuit 810 including a current mirror, a current source, and the like.
  • FIG. 8C illustrates the current mode-based output driving circuit 830 including a current mirror, a current source, and the like.
  • 8A to 8C are current mode-based output driving circuits that can use a constant current and an external resistor through a BGR (Band Gap Reference) of an internal chip, so that an output voltage level is set.
  • BGR Band Gap Reference
  • 9A to 9C are diagrams referenced in the description of the voltage mode-based output driving circuit.
  • the output driving circuit 910 of the transmission/reception circuit of FIG. 9A may be an output driving circuit based on a voltage mode.
  • a plurality of amplifiers and a plurality of impedances may be serially connected to each other.
  • the plurality of amplifiers and the plurality of impedances may be implemented by an internal chip 912 .
  • a current may be generated using the comparator 915 , the current source 917 , and the internal resistance RL.
  • 9C is a diagram illustrating a current change according to a variation in the resistance value of the internal resistance RL.
  • the output voltage level can be constant.
  • the output voltage level is changed due to a bias or a transistor variation or mismatch used as a reference for a current generated when two internal resistances are not matched accurately.
  • FIG. 10 is an example of a calibration circuit according to an embodiment of the present invention.
  • the calibration circuit 1000 in the output driving circuit of the transmission/reception circuit is connected to a current sweep circuit 1010 outputting a plurality of sweep currents and the current sweep circuit, and compares it with a reference voltage among the plurality of sweep currents.
  • a current selector 1020 for selecting an optimal current and a comparator CMP for comparing a voltage corresponding to the current output from the current selector 1020 with a reference voltage may be provided.
  • the output driving circuit 1000 of the transmitting/receiving circuit further includes a resistance element M*Rf connected between an output terminal of the current selector 1020 and a ground terminal GND and a switching element 1030 for performing switching. can do.
  • the Vc voltage in the drawing is determined by the current selected by the current selector 1020 and the resistance value of the resistance element M*Rf, and the comparator CMP may compare the Vc voltage and the reference voltage.
  • the resistance value of the resistance element M*Rf in the drawing may match the resistance value of Rf, and accordingly, a swing level may be constantly maintained.
  • the output of the comparator CMP may be fed back and input to the input terminal of the current selector 1020 .
  • the comparator CMP compares the Vc voltage corresponding to the plurality of sweep currents with the reference voltage, and the comparison result is input to the current selector 1020 , and the current selector 1020 selects an optimal current. so you can print it out.
  • the calibration circuit 1000 in the drawing operates only in the calibration mode, and thus power consumption can be reduced.
  • the calibration circuit 1000 in the drawing may consume a large amount of current during operation.
  • the calibration circuit 1000 may calibrate and output the reference current to be used in the digital-to-analog converter (DAC) of FIG. 4 or 5 .
  • DAC digital-to-analog converter
  • the calibration circuit 1000 may continue to output the calibrated current after the calibration mode ends.
  • FIG. 11 is an example of an internal circuit diagram of the current sweep circuit of FIG. 10 .
  • the current sweep circuit 1010 receives a constant current from a Band Gap Reference (BGR) of an internal chip, and through the current sweep unit 1012 including a plurality of switching elements, a plurality of sweep currents can be output sequentially.
  • BGR Band Gap Reference
  • the plurality of sweep currents may be output to the bias circuit 1014 .
  • the bias circuit 1014 operates in the calibration mode and selects and outputs any one current from among a plurality of sweep currents, and the current selector 1020 operates after the calibration mode ends to convert the selected current into the digital signal of FIG. 4 or FIG. 5 .
  • a current outputter 1020b for outputting the reference current of the analog converter DAC may be provided.
  • a swing level can be constantly maintained, and in the voltage mode, in spite of a bias or a change in a transistor, etc.,
  • the output voltage level can be constant.
  • the output driving circuit 1200 of the transmitting and receiving circuit may be an output driving circuit for data transmission.
  • the output driving circuit 1200 of the transmitting/receiving circuit outputs a current sweep circuit 1010 that outputs a plurality of sweep currents, outputs a plurality of sweep currents in a calibration mode, and converts and outputs the transmission data (TX data) after the calibration mode ends a current steering digital-to-analog conversion circuit 1208, a current selector 1204 that selects an optimal current through comparison with a reference voltage among a plurality of sweep currents, a voltage corresponding to the current output from the current selector 1020 and A comparator (CMP) for comparing the reference voltage may be provided.
  • a current sweep circuit 1010 that outputs a plurality of sweep currents, outputs a plurality of sweep currents in a calibration mode, and converts and outputs the transmission data (TX data) after the calibration mode ends a current steering digital-to-analog conversion circuit 1208, a current selector 1204 that selects an optimal current through comparison with a reference voltage among a plurality of sweep currents, a
  • the output driving circuit 1200 of the transmission/reception circuit is a switching unit ( 1207), a voltage driver 1220 operating in a voltage mode based on the current output from the current selector 1204 or the current output unit 1203, a transformer 1245, and an external input/output terminal 1248 may be provided.
  • the output driving circuit 1200 of the transmission/reception circuit is a voltage generator 1205 having a resistance element (M*Rf) connected between an output terminal of the current selector 1204 and a ground terminal and a switching element performing switching.
  • a second voltage generator including a resistance element M*Rf connected between an output terminal of the current output unit 1203 and a ground terminal and a switching element performing switching may be further provided.
  • a plurality of sweep currents from the current sweep circuit 1010 are input to the current selector 1020 through the current steering digital-to-analog conversion circuit 1208, and the current selector 1020 operates, Through comparison with voltage, the optimal current is selected.
  • the current selector 1020 and the current sweep circuit 1010 stop their operations, and the current steering digital-to-analog conversion circuit 1208 converts and outputs the transmission data TX data, and the current output device 1203 continues to output the selected current, and eventually the voltage driver 1220 uses the selected optimal current to output a signal related to transmission data to the transformer 1245 and the external input/output terminal 1248.
  • a swing level can be constantly maintained by the output driving circuit 1200 of the transmission/reception circuit, and in the voltage mode, in spite of a bias or a change in a transistor, etc. , the output voltage level can be constant.
  • 13 is an example of an internal circuit diagram of a current steering digital-to-analog conversion circuit.
  • the current steering digital-to-analog conversion circuit 1208a may include a current cascade unit 1310 that is turned off in a calibration mode, and a digital-to-analog converter 1320 that converts a digital signal into analog.
  • the digital-to-analog converter 1320 may include a plurality of switching elements, and although an NMOS type is exemplified in the drawing, the present invention is not limited thereto, and a PMOS type is also possible.
  • the digital-to-analog converter 1320 may be implemented as a single polarity current cell.
  • the current steering digital-to-analog conversion circuit 1208a outputs a plurality of sweep currents in the calibration mode, and after the calibration mode ends, converts transmission data into an analog signal and outputs the converted data.
  • FIG. 14 is another example of an internal circuit diagram of a current steering digital-to-analog conversion circuit.
  • the current steering digital-to-analog conversion circuit 1208b may include a digital-to-analog converter 1420 for converting a digital signal into an analog.
  • the digital-to-analog converter 1420 may include a plurality of switching elements, and although an NMOS type is exemplified in the drawing, it is not limited thereto, and a PMOS type is also possible.
  • the digital-to-analog converter 1420 may be implemented as a dual polarity current cell.
  • the current steering digital-to-analog conversion circuit 1208b outputs a plurality of sweep currents in the calibration mode, and after the calibration mode ends, converts transmission data into an analog signal and outputs the converted data.
  • 15 is another example of an output driving circuit of a transmission/reception circuit according to an embodiment of the present invention.
  • the output driving circuit 1500 of the transmitting and receiving circuit according to the embodiment of the present invention may be an output driving circuit for data transmission.
  • the output driving circuit 1500 of the transmitting/receiving circuit is a current sweep circuit 1010 that outputs a plurality of sweep currents, outputs a plurality of sweep currents in a calibration mode, and converts and outputs transmission data (TX data) after the calibration mode ends It may include a current steering digital-to-analog conversion circuit 1519 , a voltage driver 1520 operating in a voltage mode, a transformer 1545 , and an external input/output terminal 1548 .
  • the position of the current selector 1504 or the like is connected to the output terminal of the voltage driving unit 1520 . There is a difference in being
  • the output driving circuit 1500 of the transmitting/receiving circuit includes a voltage corresponding to the current output from the current selector 1504 and the current selector 1020 that selects an optimal current through comparison with a reference voltage among a plurality of sweep currents;
  • a comparator (CMP) for comparing the reference voltage may be provided.
  • the output driving circuit 1500 of the transmission/reception circuit may further include a current output unit 1503 that outputs the selected current after the calibration mode is terminated.
  • a plurality of sweep currents from the current sweep circuit 1010 are input to the current selector 1020 through the current steering digital-to-analog conversion circuit 1519 and the voltage driver 1520, and the current selector 1020 ) operates to select the optimal current through comparison with the reference voltage.
  • the current selector 1020 and the current sweep circuit 1010 stop their operations, and the current steering digital-to-analog conversion circuit 1519 converts and outputs the transmission data TX data, and the current output device 1503 continues to output the selected current, and by using the selected optimal current, a signal related to transmission data can be output to the transformer 1545 and the external input/output terminal 1548 .
  • a swing level can be constantly maintained by the output driving circuit 1500 of the transmission/reception circuit, and in the voltage mode, in spite of a bias or a change in a transistor, etc. , the output voltage level can be constant.
  • the calibration circuit 100 or the output driving circuits 1200 and 1500 described with reference to FIGS. 10 to 16 may be included in the transmission/reception circuit connected to the Ethernet terminal.
  • the transmission/reception circuit may be the transmission/reception circuit of FIG. 4 or FIG. 5 .
  • the transmission/reception circuits of FIGS. 4, 5, and 10 to 16 are provided in the signal processing device 170 of FIG. 2 or provided separately between the Ethernet terminal (ETH) and the signal processing device 170 . could be

Abstract

본 발명은 영상표시장치에 관한 것이다. 본 발명의 일 실시예에 따른 영상표시장치는, 송수신 회로를 구비하는 신호 처리 장치로서, 송수신 회로는, 복수의 스윕 전류를 출력하는 전류 스윕 회로와, 전류 스윕 회로에 접속되며, 복수의 스윕 전류 중 기준 전압과의 비교를 통해, 소정의 전류를 선택하는 전류 선택기와, 전류 선택기에서 출력되는 전압과 기준 전압을 비교하는 비교기를 구비한다. 이에 의해, 출력 전압 레벨이 일정할 수 있게 된다.

Description

신호 처리 장치 및 이를 구비하는 영상표시장치
본 발명은 영상표시장치에 관한 것이며, 더욱 상세하게는 출력 전압 레벨이 일정할 수 있는 신호 처리 장치 및 이를 구비하는 영상표시장치에 관한 것이다.
신호 처리 장치는, 영상표시장치 내에 구비되어, 영상을 표시할 수 있도록 입력 영상에 대한 신호 처리를 수행하는 장치이다.
예를 들어, 신호 처리 장치는, 방송 신호 또는 HDMI 신호 등을 수신하고, 수신되는 방송 신호 또는 HDMI 신호에 기초한 신호 처리를 수행하여, 신호 처리된 영상 신호를 출력할 수 있다.
다른 예로, 신호 처리 장치는, 이더넷 단자로부터 신호를 수신하거나, 신호를 전송한다.
한편, 신호 처리 장치는, 다양한 신호 처리를 위해, 시스템 온 칩(SOC) 형태로 구현된다.
이러한 시스템 온 칩의 고도화를 위해, 반도체 공정이 사용되며, 특히, 반도체 공정 중의 하나인 CMOS 공정이 시간이 지나면서 점차 고도화 되고 있다.
한편, 이더넛 단자에 접속되는 신호 송수신 회로는, 신호의 전송 속도 증가에 따라, 소비 전력이 증가하므로, 소비 전력을 줄이기 위한 다양한 노력이 시도되고 있다.
이에 따라, 신호 송수신 회로에서, 전류 모드 보다 전압 모드가 소비 전력이 더 저감되나, 바이어스(bias)나 트랜지스터의 변화(variation) 등에 의해, 출력 전압의 레벨이 일정하지 않거나, 스윙 레벨(swing level)이 가변되는 등의 문제가 있다.
본 발명의 목적은, 출력 전압 레벨이 일정할 수 있는 신호 처리 장치 및 이를 구비하는 영상표시장치를 제공함에 있다.
본 발명의 다른 목적은 스윙 레벨(swing level)을 일정하게 유지할 수 있는 신호 처리 장치 및 이를 구비하는 영상표시장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 신호 처리 장치 및 이를 구비하는 영상표시장치는, 송수신 회로를 구비하는 신호 처리 장치로서, 송수신 회로는, 복수의 스윕 전류를 출력하는 전류 스윕 회로와, 전류 스윕 회로에 접속되며, 복수의 스윕 전류 중 기준 전압과의 비교를 통해, 소정의 전류를 선택하는 전류 선택기와, 전류 선택기에서 출력되는 전압과 기준 전압을 비교하는 비교기를 구비한다.
본 발명의 일 실시예에 따른 신호 처리 장치 및 이를 구비하는 영상표시장치는, 송수신 회로를 구비하는 신호 처리 장치로서, 송수신 회로는, 복수의 스윕 전류를 출력하는 전류 스윕 회로와, 전류 스윕 회로에 접속되며, 복수의 스윕 전류 중 기준 전압과의 비교를 통해, 소정의 전류를 선택하는 전류 선택기와, 전류 선택기에서 출력되는 전압과 기준 전압을 비교하는 비교기를 구비한다. 이에 따라, 바이어스(bias)나 트랜지스터의 변화(variation) 등에도 불구하고, 출력 전압 레벨이 일정할 수 있게 된다. 또한, 출력 전압의 스윙 레벨(swing level)을 일정하게 유지할 수 있게 된다.
한편, 송수신 회로는, 전류 선택기의 출력단과 접지단 사이에 접속되는 저항 소자와 스위칭을 수행하는 스위칭 소자를 더 구비할 수 있다. 이에 따라, 출력 전압 레벨이 일정할 수 있게 된다.
한편, 비교기는, 전류 선택기에서 출력되는 전류와 저항 소자의 저항값에 대응하는 전압과 기준 전압을 비교하고, 비교 결과를 전류 선택기에 피드백할 수 있다. 이에 따라, 최적의 전류를 선택할 수 있게 된다.
한편, 전류 스윕 회로는, 캘리브레이션 모드에서, 복수의 스윕 전류를 순차적으로 출력할 수 있다. 이에 따라, 최적의 전류를 선택할 수 있게 된다.
한편, 송수신 회로는, 캘리브레이션 모드에서 전류 스윕 회로로부터의 스윕 전류를 출력하며, 캘리브레이션 모드 종료 후, 전송 데이터를 변환하여 출력하는 디지털 아날로그 변환 회로를 더 구비할 수 있다. 이에 따라, 최적의 전류 선택에 기초하여, 캘리브레이션 모드의 종료 이후에 출력 전압 레벨이 일정할 수 있게 된다.
한편, 송수신 회로는, 캘리브레이션 모드에서 전류 선택기에서 선택된 전류를, 캘리브레이셩 모드 종료 이후, 출력하는 전류 출력기를 더 포함할 수 있다. 이에 따라, 최적의 전류 선택에 기초하여, 캘리브레이션 모드의 종료 이후에 출력 전압 레벨이 일정할 수 있게 된다.
한편, 송수신 회로는, 전류 선택기 또는 전류 출력기에서 출력되는 전류를 스위칭하는 스위칭부와, 전류 선택기 또는 전류 출력기에서 출력되는 전류에 기초하여, 전압 모드로 동작하는 전압 구동부를 더 포함할 수 있다. 이에 따라, 최적의 전류 선택에 기초하여, 출력 전압 레벨이 일정할 수 있게 된다.
한편, 송수신 회로는, 전류 선택기의 출력단과 접지단 사이에 접속되는 저항 소자와 스위칭을 수행하는 스위칭 소자를 구비하는 전압 발생부와, 전류 출력기의 출력단과 접지단 사이에 접속되는 제2 저항 소자와 스위칭을 수행하는 제2 스위칭 소자를 구비하는 제2 전압 발생부를 더 구비할 수 있다. 이에 따라, 최적의 전류 선택에 기초하여, 캘리브레이션 모드의 종료 이후에 출력 전압 레벨이 일정할 수 있게 된다.
한편, 캘리브레이션 모드 종료 이후, 전류 선택기와, 전류 스윕 회로는 동작을 정지할 수 있다. 이에 따라, 캘리브레이션 모드의 종료 이후에, 전류 선택기와, 전류 스윕 회로에 의한 소비 전력을 저감할 수 있게 된다.
한편, 송수신 회로는, 디지털 아날로그 변환 회로의 출력단에 배치되는 전압 구동부를 더 포함하고, 전류 선택기는, 전압 구동부의 출력단에 접속된다. 이에 따라, 최적의 전류 선택에 기초하여, 캘리브레이션 모드의 종료 이후에 출력 전압 레벨이 일정할 수 있게 된다.
한편, 송수신 회로는, 전압 구동부의 출력단에 접속되며, 캘리브레이션 모드에서 전류 선택기에서 선택된 전류를, 캘리브레이셩 모드 종료 이후, 출력하는 전류 출력기를 더 포함할 수 있다. 이에 따라, 최적의 전류 선택에 기초하여, 캘리브레이션 모드의 종료 이후에 출력 전압 레벨이 일정할 수 있게 된다.
도 1은 본 발명의 일 실시예에 따른 영상표시장치를 도시한 도면이다.
도 2는 도 1의 영상표시장치의 내부 블록도의 일예이다.
도 3은 도 2의 신호 처리부의 내부 블록도의 일예이다.
도 4는 이더넷 단자를 위한 송수신 회로의 일예이다.
도 5는 이더넷 단자를 위한 송수신 회로의 다른 예이다.
도 6a는 도 4의 송수신 회로에서 사용되는 신호를 예시하는 도면이다.
도 6b는 도 4의 송수신 회로에서 사용되는 신호를 예시하는 도면이다.
도 6c는 도 5의 송수신 회로에서 사용되는 신호를 예시하는 도면이다.
도 7a와 도 7b는 송수신 회로의 출력 구동 회로의 일예이다.
도 7c와 도 7d는 송수신 회로의 출력 구동 회로의 다른 예이다.
도 8a 내지 도 8c는 전류 모드 기반의 출력 구동 회로의 다양한 예이다.
도 9a 내지 도 9c는 전압 모드 기반의 출력 구동 회로의 설명에 참조되는 도면이다.
도 10은 본 발명의 실시예에 따른 캘리브레이션 회로의 일예이다.
도 11은 도 10의 전류 스윕 회로의 내부 회로도의 일예이다.
도 12는 본 발명의 실시예에 따른 송수신 회로의 출력 구동 회로의 일 예이다.
도 13은 전류 스티어링 디지털 아날로그 변환회로의 내부 회로도의 일예이다.
도 14는 전류 스티어링 디지털 아날로그 변환회로의 내부 회로도의 다른 예이다.
도 15는 본 발명의 실시예에 따른 송수신 회로의 출력 구동 회로의 다른 예이다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 단순히 본 명세서 작성의 용이함만이 고려되어 부여되는 것으로서, 그 자체로 특별히 중요한 의미 또는 역할을 부여하는 것은 아니다. 따라서, 상기 "모듈" 및 "부"는 서로 혼용되어 사용될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 영상표시장치를 도시한 도면이다.
도면을 참조하면, 영상표시장치(100)는, 디스플레이(180)를 포함할 수 있다.
한편, 디스플레이(180)는 다양한 패널 중 어느 하나로 구현될 수 있다. 예를 들어, 디스플레이(180)는, 액정표시패널(LCD 패널), 유기발광패널(OLED 패널), 무기발광패널(LED 패널) 등 중 어느 하나일 수 있다.
한편, 도 1의 영상표시장치(100)는, 모니터, TV, 태블릿 PC, 이동 단말기 등이 가능하다.
도 2는 도 1의 영상표시장치의 내부 블록도의 일예이다.
도 2를 참조하면, 본 발명의 일실시예에 의한 영상표시장치(100)는, 영상 수신부(105), 외부장치 인터페이스부(130), 저장부(140), 사용자입력 인터페이스부(150), 센서부(미도시), 신호 처리부(170), 디스플레이(180), 오디오 출력부(185)를 포함할 수 있다.
영상 수신부(105)는, 튜너부(110), 복조부(120), 네트워크 인터페이스부(130), 외부장치 인터페이스부(130)를 포함할 수 있다.
한편, 영상 수신부(105)는, 도면과 달리, 튜너부(110), 복조부(120)와, 외부장치 인터페이스부(130)만을 포함하는 것도 가능하다. 즉, 네트워크 인터페이스부(130)를 포함하지 않을 수도 있다.
튜너부(110)는, 안테나(미도시)를 통해 수신되는 RF(Radio Frequency) 방송 신호 중 사용자에 의해 선택된 채널 또는 기저장된 모든 채널에 해당하는 RF 방송 신호를 선택한다. 또한, 선택된 RF 방송 신호를 중간 주파수 신호 혹은 베이스 밴드 영상 또는 음성신호로 변환한다.
예를 들어, 선택된 RF 방송 신호가 디지털 방송 신호이면 디지털 IF 신호(DIF)로 변환하고, 아날로그 방송 신호이면 아날로그 베이스 밴드 영상 또는 음성 신호(CVBS/SIF)로 변환한다. 즉, 튜너부(110)는 디지털 방송 신호 또는 아날로그 방송 신호를 처리할 수 있다. 튜너부(110)에서 출력되는 아날로그 베이스 밴드 영상 또는 음성 신호(CVBS/SIF)는 신호 처리부(170)로 직접 입력될 수 있다.
한편, 튜너부(110)는, 복수 채널의 방송 신호를 수신하기 위해, 복수의 튜너를 구비하는 것이 가능하다. 또는, 복수 채널의 방송 신호를 동시에 수신하는 단일 튜너도 가능하다.
복조부(120)는 튜너부(110)에서 변환된 디지털 IF 신호(DIF)를 수신하여 복조 동작을 수행한다.
복조부(120)는 복조 및 채널 복호화를 수행한 후 스트림 신호(TS)를 출력할 수 있다. 이때 스트림 신호는 영상 신호, 음성 신호 또는 데이터 신호가 다중화된 신호일 수 있다.
복조부(120)에서 출력한 스트림 신호는 신호 처리부(170)로 입력될 수 있다. 신호 처리부(170)는 역다중화, 영상/음성 신호 처리 등을 수행한 후, 디스플레이(180)에 영상을 출력하고, 오디오 출력부(185)로 음성을 출력한다.
외부장치 인터페이스부(130)는, 접속된 외부 장치(미도시), 예를 들어, 셋탑 박스(50)와 데이터를 송신 또는 수신할 수 있다. 이를 위해, 외부장치 인터페이스부(130)는, A/V 입출력부(미도시)를 포함할 수 있다.
외부장치 인터페이스부(130)는, DVD(Digital Versatile Disk), 블루레이(Blu ray), 게임기기, 카메라, 캠코더, 컴퓨터(노트북), 셋탑 박스 등과 같은 외부 장치와 유/무선으로 접속될 수 있으며, 외부 장치와 입력/출력 동작을 수행할 수도 있다.
A/V 입출력부는, 외부 장치의 영상 및 음성 신호를 입력받을 수 있다. 한편, 무선 통신부(미도시)는, 다른 전자기기와 근거리 무선 통신을 수행할 수 있다.
이러한 무선 통신부(미도시)를 통해, 외부장치 인터페이스부(130)는, 인접하는 이동 단말기(600)와 데이터를 교환할 수 있다. 특히, 외부장치 인터페이스부(130)는, 미러링 모드에서, 이동 단말기(600)로부터 디바이스 정보, 실행되는 애플리케이션 정보, 애플리케이션 이미지 등을 수신할 수 있다.
네트워크 인터페이스부(135)는, 영상표시장치(100)를 인터넷망을 포함하는 유/무선 네트워크와 연결하기 위한 인터페이스를 제공한다.
예를 들어, 네트워크 인터페이스부(135)는, 이더넷(ethernet) 단자(ETH) 네트워크를 통해 수신되는 다양한 데이터들을 수신하거나 외부로 전송할 수 있다.
한편, 네트워크 인터페이스부(135)는, 무선 통신부(미도시)를 포함할 수 있다.
저장부(140)는, 신호 처리부(170) 내의 각 신호 처리 및 제어를 위한 프로그램이 저장될 수도 있고, 신호 처리된 영상, 음성 또는 데이터 신호를 저장할 수도 있다.
또한, 저장부(140)는 외부장치 인터페이스부(130)로 입력되는 영상, 음성 또는 데이터 신호의 임시 저장을 위한 기능을 수행할 수도 있다. 또한, 저장부(140)는, 채널 맵 등의 채널 기억 기능을 통하여 소정 방송 채널에 관한 정보를 저장할 수 있다.
도 2의 저장부(140)가 신호 처리부(170)와 별도로 구비된 실시예를 도시하고 있으나, 본 발명의 범위는 이에 한정되지 않는다. 저장부(140)는 신호 처리부(170) 내에 포함될 수 있다.
사용자입력 인터페이스부(150)는, 사용자가 입력한 신호를 신호 처리부(170)로 전달하거나, 신호 처리부(170)로부터의 신호를 사용자에게 전달한다.
예를 들어, 원격제어장치(200)로부터 전원 온/오프, 채널 선택, 화면 설정 등의 사용자 입력 신호를 송신/수신하거나, 전원키, 채널키, 볼륨키, 설정치 등의 로컬키(미도시)에서 입력되는 사용자 입력 신호를 신호 처리부(170)에 전달하거나, 사용자의 제스처를 센싱하는 센서부(미도시)로부터 입력되는 사용자 입력 신호를 신호 처리부(170)에 전달하거나, 신호 처리부(170)로부터의 신호를 센서부(미도시)로 송신할 수 있다.
신호 처리부(170)는, 튜너부(110) 또는 복조부(120) 또는 네트워크 인터페이스부(135) 또는 외부장치 인터페이스부(130)를 통하여, 입력되는 스트림을 역다중화하거나, 역다중화된 신호들을 처리하여, 영상 또는 음성 출력을 위한 신호를 생성 및 출력할 수 있다.
예를 들어, 신호 처리부(170)는, 영상 수신부(105)에서 수신된 방송 신호 또는 HDMI 신호 등을 수신하고, 수신되는 방송 신호 또는 HDMI 신호에 기초한 신호 처리를 수행하여, 신호 처리된 영상 신호를 출력할 수 있다.
신호 처리부(170)에서 영상 처리된 영상 신호는 디스플레이(180)로 입력되어, 해당 영상 신호에 대응하는 영상으로 표시될 수 있다. 또한, 신호 처리부(170)에서 영상 처리된 영상 신호는 외부장치 인터페이스부(130)를 통하여 외부 출력장치로 입력될 수 있다.
신호 처리부(170)에서 처리된 음성 신호는 오디오 출력부(185)로 음향 출력될 수 있다. 또한, 신호 처리부(170)에서 처리된 음성 신호는 외부장치 인터페이스부(130)를 통하여 외부 출력장치로 입력될 수 있다.
도 2에는 도시되어 있지 않으나, 신호 처리부(170)는 역다중화부, 영상처리부 등을 포함할 수 있다.
즉, 신호 처리부(170)는, 다양한 신호 처리를 수행할 수 있으며, 이에 따라, 시스템 온 칩(System On Chip,SOC)의 형태로 구현될 수 있다. 이에 대해서는 도 3을 참조하여 후술한다.
그 외, 신호 처리부(170)는, 영상표시장치(100) 내의 전반적인 동작을 제어할 수 있다. 예를 들어, 신호 처리부(170)는 튜너부(110)를 제어하여, 사용자가 선택한 채널 또는 기저장된 채널에 해당하는 RF 방송을 선택(Tuning)하도록 제어할 수 있다.
또한, 신호 처리부(170)는 사용자입력 인터페이스부(150)를 통하여 입력된 사용자 명령 또는 내부 프로그램에 의하여 영상표시장치(100)를 제어할 수 있다.
한편, 신호 처리부(170)는, 영상을 표시하도록 디스플레이(180)를 제어할 수 있다. 이때, 디스플레이(180)에 표시되는 영상은, 정지 영상 또는 동영상일 수 있으며, 2D 영상 또는 3D 영상일 수 있다.
한편, 신호 처리부(170)는 디스플레이(180)에 표시되는 영상 내에, 소정 오브젝트가 표시되도록 할 수 있다. 예를 들어, 오브젝트는, 접속된 웹 화면(신문, 잡지 등), EPG(Electronic Program Guide), 다양한 메뉴, 위젯, 아이콘, 정지 영상, 동영상, 텍스트 중 적어도 하나일 수 있다.
한편, 신호 처리부(170)는, 촬영부(미도시)로부터 촬영된 영상에 기초하여, 사용자의 위치를 인식할 수 있다. 예를 들어, 사용자와 영상표시장치(100) 간의 거리(z축 좌표)를 파악할 수 있다. 그 외, 사용자 위치에 대응하는 디스플레이(180) 내의 x축 좌표, 및 y축 좌표를 파악할 수 있다.
디스플레이(180)는, 신호 처리부(170)에서 처리된 영상 신호, 데이터 신호, OSD 신호, 제어 신호 또는 외부장치 인터페이스부(130)에서 수신되는 영상 신호, 데이터 신호, 제어 신호 등을 변환하여 구동 신호를 생성한다.
한편, 디스플레이(180)는, 터치 스크린으로 구성되어 출력 장치 이외에 입력 장치로 사용되는 것도 가능하다.
오디오 출력부(185)는, 신호 처리부(170)에서 음성 처리된 신호를 입력 받아 음성으로 출력한다.
촬영부(미도시)는 사용자를 촬영한다. 촬영부(미도시)는 1 개의 카메라로 구현되는 것이 가능하나, 이에 한정되지 않으며, 복수 개의 카메라로 구현되는 것도 가능하다. 촬영부(미도시)에서 촬영된 영상 정보는 신호 처리부(170)에 입력될 수 있다.
신호 처리부(170)는, 촬영부(미도시)로부터 촬영된 영상, 또는 센서부(미도시)로부터의 감지된 신호 각각 또는 그 조합에 기초하여 사용자의 제스처를 감지할 수 있다.
전원 공급부(190)는, 영상표시장치(100) 전반에 걸쳐 해당 전원을 공급한다. 특히, 전원 공급부(190)는, 시스템 온 칩(System On Chip,SOC)의 형태로 구현될 수 있는 신호 처리부(170)와, 영상 표시를 위한 디스플레이(180), 및 오디오 출력을 위한 오디오 출력부(185) 등에 전원을 공급할 수 있다.
구체적으로, 전원 공급부(190)는, 교류 전원을 직류 전원으로 변환하는 컨버터와, 직류 전원의 레벨을 변환하는 dc/dc 컨버터를 구비할 수 있다.
원격제어장치(200)는, 사용자 입력을 사용자입력 인터페이스부(150)로 송신한다. 이를 위해, 원격제어장치(200)는, 블루투스(Bluetooth), RF(Radio Frequency) 통신, 적외선(IR) 통신, UWB(Ultra Wideband), 지그비(ZigBee) 방식 등을 사용할 수 있다. 또한, 원격제어장치(200)는, 사용자입력 인터페이스부(150)에서 출력한 영상, 음성 또는 데이터 신호 등을 수신하여, 이를 원격제어장치(200)에서 표시하거나 음성 출력할 수 있다.
한편, 상술한 영상표시장치(100)는, 고정형 또는 이동형 디지털 방송 수신 가능한 디지털 방송 수신기일 수 있다.
한편, 도 2에 도시된 영상표시장치(100)의 블록도는 본 발명의 일실시예를 위한 블록도이다. 블록도의 각 구성요소는 실제 구현되는 영상표시장치(100)의 사양에 따라 통합, 추가, 또는 생략될 수 있다. 즉, 필요에 따라 2 이상의 구성요소가 하나의 구성요소로 합쳐지거나, 혹은 하나의 구성요소가 2 이상의 구성요소로 세분되어 구성될 수 있다. 또한, 각 블록에서 수행하는 기능은 본 발명의 실시예를 설명하기 위한 것이며, 그 구체적인 동작이나 장치는 본 발명의 권리범위를 제한하지 아니한다.
도 3은 도 2의 신호 처리부의 내부 블록도의 일예이다.
도면을 참조하여 설명하면, 본 발명의 일실시예에 의한 신호 처리부(170)는, 역다중화부(310), 영상 처리부(320), 프로세서(330), 오디오 처리부(370)를 포함할 수 있다. 그 외 , 데이터 처리부(미도시)를 더 포함할 수 있다.
역다중화부(310)는, 입력되는 스트림을 역다중화한다. 예를 들어, MPEG-2 TS가 입력되는 경우 이를 역다중화하여, 각각 영상, 음성 및 데이터 신호로 분리할 수 있다. 여기서, 역다중화부(310)에 입력되는 스트림 신호는, 튜너부(110) 또는 복조부(120) 또는 외부장치 인터페이스부(130)에서 출력되는 스트림 신호일 수 있다.
영상 처리부(320)는, 입력되는 영상에 대한 신호 처리를 수행할 수 있다. 예를 들어, 영상 처리부(320)는, 역다중화부(310)로부터 역다중화된 영상 신호의 영상 처리를 수행할 수 있다.
이를 위해, 영상 처리부(320)는, 영상 디코더(325), 스케일러(335), 화질 처리부(635), 영상 인코더(미도시), OSD 처리부(340), 프레임 레이트 변환부(350), 및 포맷터(360) 등을 포함할 수 있다.
영상 디코더(325)는, 역다중화된 영상신호를 복호화하며, 스케일러(335)는, 복호화된 영상신호의 해상도를 디스플레이(180)에서 출력 가능하도록 스케일링(scaling)을 수행한다.
영상 디코더(325)는 다양한 규격의 디코더를 구비하는 것이 가능하다. 예를 들어, MPEG-2, H,264 디코더, 색차 영상(color image) 및 깊이 영상(depth image)에 대한 3D 영상 디코더, 복수 시점 영상에 대한 디코더 등을 구비할 수 있다.
스케일러(335)는, 영상 디코더(325) 등에서 영상 복호 완료된, 입력 영상 신호를 스케일링할 수 있다.
예를 들어, 스케일러(335)는, 입력 영상 신호의 크기 또는 해상도가 작은 경우, 업 스케일링하고, 입력 영상 신호의 크기 또는 해상도가 큰 경우, 다운 스케일링할 수 있다.
화질 처리부(635)는, 영상 디코더(325) 등에서 영상 복호 완료된, 입력 영상 신호에 대한 화질 처리를 수행할 수 있다.
예를 들어, 화질 처리부(635)는, 입력 영상 신호의 노이즈 제거 처리를 하거나, 입력 영상 신호의 도계조의 해상를 확장하거나, 영상 해상도 향상을 수행하거나, 하이 다이나믹 레인지(HDR) 기반의 신호 처리를 하거나, 프레임 레이트를 가변하거나, 패널 특성, 특히 유기발광패널에 대응하는 화질 처리 등을 할 수 있다.
OSD 처리부(340)는, 사용자 입력에 따라 또는 자체적으로 OSD 신호를 생성한다. 예를 들어, 사용자 입력 신호에 기초하여, 디스플레이(180)의 화면에 각종 정보를 그래픽(Graphic)이나 텍스트(Text)로 표시하기 위한 신호를 생성할 수 있다. 생성되는 OSD 신호는, 영상표시장치(100)의 사용자 인터페이스 화면, 다양한 메뉴 화면, 위젯, 아이콘 등의 다양한 데이터를 포함할 수 있다. 또한, 생성되는 OSD 신호는, 2D 오브젝트 또는 3D 오브젝트를 포함할 수 있다.
또한, OSD 처리부(340)는, 원격제어장치(200)로부터 입력되는 포인팅 신호에 기초하여, 디스플레이에 표시 가능한, 포인터를 생성할 수 있다. 특히, 이러한 포인터는, 포인팅 신호 처리부에서 생성될 수 있으며, OSD 처리부(240)는, 이러한 포인팅 신호 처리부(미도시)를 포함할 수 있다. 물론, 포인팅 신호 처리부(미도시)가 OSD 처리부(240) 내에 구비되지 않고 별도로 마련되는 것도 가능하다.
프레임 레이트 변환부(Frame Rate Conveter, FRC)(350)는, 입력되는 영상의 프레임 레이트를 변환할 수 있다. 한편, 프레임 레이트 변환부(350)는, 별도의 프레임 레이트 변환 없이, 그대로 출력하는 것도 가능하다.
한편, 포맷터(Formatter)(360)는, 입력되는 영상 신호의 포맷을, 디스플레이에 표시하기 위한 영상 신호로 변화시켜 출력할 수 있다.
특히, 포맷터(Formatter)(360)는, 디스플레이 패널에 대응하도록 영상 신호의 포맷을 변화시킬 수 있다.
한편, 포맷터(360)는, 영상 신호의 포맷을 변경할 수도 있다. 예를 들어, 3D 영상 신호의 포맷을, 사이드 바이 사이드(Side by Side) 포맷, 탑 다운(Top / Down) 포맷, 프레임 시퀀셜(Frame Sequential) 포맷, 인터레이스 (Interlaced) 포맷, 체커 박스(Checker Box) 포맷 등의 다양한 3D 포맷 중 어느 하나의 포맷으로 변경할 수 있다.
프로세서(330)는, 영상표시장치(100) 내 또는 신호 처리부(170) 내의 전반적인 동작을 제어할 수 있다.
예를 들어, 프로세서(330)는 튜너(110)를 제어하여, 사용자가 선택한 채널 또는 기저장된 채널에 해당하는 RF 방송을 선택(Tuning)하도록 제어할 수 있다.
또한, 프로세서(330)는, 사용자입력 인터페이스부(150)를 통하여 입력된 사용자 명령 또는 내부 프로그램에 의하여 영상표시장치(100)를 제어할 수 있다.
또한, 프로세서(330)는, 네트워크 인터페이스부(135) 또는 외부장치 인터페이스부(130)와의 데이터 전송 제어를 수행할 수 있다.
또한, 프로세서(330)는, 신호 처리부(170) 내의 역다중화부(310), 영상 처리부(320) 등의 동작을 제어할 수 있다.
한편, 신호 처리부(170) 내의 오디오 처리부(370)는, 역다중화된 음성 신호의 음성 처리를 수행할 수 있다. 이를 위해 오디오 처리부(370)는 다양한 디코더를 구비할 수 있다.
또한, 신호 처리부(170) 내의 오디오 처리부(370)는, 베이스(Base), 트레블(Treble), 음량 조절 등을 처리할 수 있다.
신호 처리부(170) 내의 데이터 처리부(미도시)는, 역다중화된 데이터 신호의 데이터 처리를 수행할 수 있다. 예를 들어, 역다중화된 데이터 신호가 부호화된 데이터 신호인 경우, 이를 복호화할 수 있다. 부호화된 데이터 신호는, 각 채널에서 방영되는 방송프로그램의 시작시간, 종료시간 등의 방송정보를 포함하는 전자 프로그램 가이드 정보(Electronic Program Guide) 정보일 수 있다.
한편, 도 3에 도시된 신호 처리부(170)의 블록도는 본 발명의 일실시예를 위한 블록도이다. 블록도의 각 구성요소는 실제 구현되는 신호 처리부(170)의 사양에 따라 통합, 추가, 또는 생략될 수 있다.
특히, 프레임 레이트 변환부(350), 및 포맷터(360)는 영상 처리부(320) 외에 별도로 마련될 수도 있다.
한편, 이더넷 단자(ETH)수신되는 신호는, 규격 등에 의해, 대략 2.5V 이상일 수 있다.
한편, 신호 처리부(170)는 최근 나노 공정 등에 의해 제조되며, 이에 따라 내부 허용 전압이, 대략 1.8V 이다. 따라서, 신호 처리부(170)에 입력되는 입력 신호 중 규격 등에 의해, 내부 허용 전압 보다 높은 전압 신호가 입력되는 경우, 신호 처리부(170)에 스트레스가 증가하는 등, 동작이 원활하지 않는 경우가 발생하게 된다.
이에, 외부 입력 신호의 전압이 신호 처리부 내부의 허용 전압 보다 높은 경우, 외부 입력 신호의 전아 레벨을 분리하여 처리하는 것이 바람직하다.
도 4는 이더넷 단자를 위한 송수신 회로의 일예이다.
도면을 참조하면, 이더넷 단자를 위한 송수신 회로(transceiver)(400)는, 신호 전송의 부호화를 위한 전송 부호화부(transmit PCS(Physical Coding Sublayer))(410), 디지털 아날로그 부호화부(DAC encoding)(420), 디지털 아날로그 변환부(DAC)(430), 출력 구동 회로(line driver)(440), 트랜스포머(445), 외부 입출력단(448), 증폭 및 필터부(VGA(variable gain amplifier) & LPF(low pass filter))(450), 아날로그 디지털 변환부(ADC)(455), 이퀄라이저(460), 및 수신 복호화부(receiver PCS(Physical Coding Sublayer))(465)를 포함할 수 있다.
한편, 도 4의 이더넷 단자를 위한 송수신 회로(transceiver)(400)는, 10base-T and 100Base-T 송수신 회로일 수 있다.
도 5는 이더넷 단자를 위한 송수신 회로의 다른 예이다.
도면을 참조하면, 이더넷 단자를 위한 송수신 회로(transceiver)(500)는, 스크램블러(scrambler)(512), 신호 전송의 부호화를 위한 스크램블 부호화부(scrambling and coding)(510), 심벌 매핑부(symbol mapping)(520), 에코 캔슬러(522), 복수의 디지털 필터를 구비하는 필터부(525), 복수의 디지털 아날로그 변환기를 구비하는 디지털 아날로그 변환부(530), 복수의 라인 드라이버를 구비하는 출력 구동 회로(540), 복수의 트랜스포머를 구비하는 트랜스포머부(545), 복수의 입출력단을 구비하는 입출력단부(548), 증폭, 필터 및 아날로그 디지털 변환부(VGA&LPF&A/D)(550), 이퀄라이저(560), 복수의 캔슬러를 구비하는 제1 캔슬러부(564), 복수의 캔슬러를 구비하는 제2 캔슬러(566), 복호화부(568), 디스크램블러(570)를 포함할 수 있다.
도 6a는 도 4의 송수신 회로에서 사용되는 신호를 예시하는 도면이다.
도면을 참조하면, 도 4의 송수신 회로(400)는, 10base-T 송수신 회로일 수 있다.
10base-T 의 규격에 따라, 신호(GPa)의 정극성의 피크 레벨은 대략 2.5V 이며, 부극성의 피크 레벨은 대략 -2.5V일 수 있다.
즉, 도 4의 송수신 회로(400)에서 사용되는 신호의 피크 투 피크(peak to peak)의 레벨은, 대략 5V의 크기일 수 있다.
도 6b는 도 4의 송수신 회로에서 사용되는 신호를 예시하는 도면이다.
도면을 참조하면, 도 4의 송수신 회로(400)는, 100Base-T 송수신 회로일 수 있다.
100Base-T 의 규격에 따라, 신호(GPb)의 정극성의 피크 레벨은 대략 1V 이며, 부극성의 피크 레벨은 대략 -1V일 수 있다.
즉, 도 4의 송수신 회로(400)에서 사용되는 신호의 피크 투 피크(peak to peak)의 레벨은, 대략 2V의 크기일 수 있다.
도 6c는 도 5의 송수신 회로에서 사용되는 신호를 예시하는 도면이다.
도면을 참조하면, 도 5의 송수신 회로(500)는, 1000Base-T 송수신 회로일 수 있다.
이에 따라, 1000Base-T 의 규격에 따라, 신호(GPc)의 정극성의 피크 레벨은 대략 1.5V 이며, 부극성의 피크 레벨은 대략 -1.5V일 수 있다.
즉, 도 5의 송수신 회로(500)에서 사용되는 신호의 피크 투 피크(peak to peak)의 레벨은, 대략 3V의 크기일 수 있다.
도 7a와 도 7b는 송수신 회로의 출력 구동 회로의 일예이다.
도면을 참조하면, 송수신 회로의 출력 구동 회로(705)는, 전류 모드(current mode) 기반의 출력 구동 회로일 수 있다.
송수신 회로의 출력 구동 회로(705)는, 서로 병렬 접속되는 복수의 임피던스(707)와 상기 복수의 임피던스에 각각 접속되는 복수의 전류원(709)을 구비할 수 있다.
복수의 임피던스(707)와 복수의 전류원(709)은 내부 칩(internal chip)으로 구현될 수 있다.
한편, 10Base-T 송수신 회로(400)가, 이러한 출력 구동 회로(705)를, 사용하는 경우, 대략 100mA의 전류가 흐르게 된다.
한편, 100Base-T 송수신 회로(400)가, 이러한 출력 구동 회로(705)를, 사용하는 경우, 대략 40mA의 전류가 흐르게 된다.
도 7c와 도 7d는 송수신 회로의 출력 구동 회로의 다른 예이다.
도면을 참조하면, 송수신 회로의 출력 구동 회로(715)는, 전압 모드(voltage mode) 기반의 출력 구동 회로일 수 있다.
송수신 회로의 출력 구동 회로(715)는, 복수의 증폭기와 복수의 임피던스가 서로 직렬 접속될 수 있다.
복수의 증폭기와 복수의 임피던스는 내부 칩(internal chip)으로 구현될 수 있다.
한편, 10Base-T 송수신 회로(400)가, 이러한 출력 구동 회로(105)를, 사용하는 경우, 대략 25mA의 전류가 흐르게 된다.
한편, 100Base-T 송수신 회로(400)가, 이러한 출력 구동 회로(705)를, 사용하는 경우, 대략 10mA의 전류가 흐르게 된다.
도 7a, 도 7b의 전류 모드 기반의 출력 구동 회로(705) 보다, 도 7c, 도 7d의 전압 모드 기반의 출력 구동 회로(715)의 경우, 전류가 더 작으므로, 전력 소비(power consumption)를 저감할 수 있게 된다.
한편, 전압 모드 기반의 출력 구동 회로(715)의 구현시, 외부 저항을 내부 칩 내로 집적화(integration)하면서, 출력 전압 레벨을 맞추는 것이 바람직하다.
도 8a 내지 도 8c는 전류 모드 기반의 출력 구동 회로의 다양한 예이다.
먼저, 도 8a은 전류 모드 기반의 출력 구동 회로(800)로서, 클럭 발생기(Clock Generator)(812), 래치 회로(814), 디지털 아날로그 컨버터(816)를 구비하는 것을 예시한다.
도 8b는 전류 모드 기반의 출력 구동 회로(810)로서, 커런트 미러와, 전류원 등을 구비하는 것을 예시한다.
도 8c는 전류 모드 기반의 출력 구동 회로(830)로서, 커런트 미러와, 전류원 등을 구비하는 것을 예시한다.
도 8a 내지 도 8c는 전류 모드 기반의 출력 구동 회로로서, 내부 칩의 BGR(Band Gap Reference)을 통해, 일정 전류(constant current)와 외부 저항을 사용할 수 있어, 출력 전압 레벨(output voltage level)을 일정하게 가져갈 수 있는 장점이 있으나, 원하는 출력 전압 레벨을 위해, 전류가 많이 소비되는 단점이 있다.
도 9a 내지 도 9c는 전압 모드 기반의 출력 구동 회로의 설명에 참조되는 도면이다.
도 9a의 송수신 회로의 출력 구동 회로(910)는, 전압 모드(voltage mode) 기반의 출력 구동 회로일 수 있다.
송수신 회로의 출력 구동 회로(910)는, 복수의 증폭기와 복수의 임피던스가 서로 직렬 접속될 수 있다.
복수의 증폭기와 복수의 임피던스는 내부 칩(internal chip)(912)으로 구현될 수 있다.
한편, 도 9a와 같이, 저항들을 직렬로 연결하면, 외부의 전압 피크가, 1Vpp라 할 때, 내부 칩(internal chip)(912)에서는, 출력 스윙(output swing)을 위해, 2Vpp를 출력해야 한다.
이러한 점을 고려하여, 외부 저항 대신에, 내부 칩 내의 내부 저항을 사용하는 방안도 있다. 이에 따라, 외부 저항을 사용하지 않아도 되므로, 전류를 줄일 수 있으나, 출력 전압 레벨이 일정하지 않다는 단점이 있을 수 있다.
한편, 도 9b를 참조하면, 전압 모드 기반의 출력 구동 회로에서, 비교기(915)와 전류원(917)과 내부 저항(RL)을 이용하여, 전류가 생성될 수 있다.
도 9c는 내부 저항(RL)의 저항값의 variation에 따른 전류 변화를 예시하는 도면이다.
도 9b에 따르면, 전압 모드에서 내부 저항의 변화(variation)에 반대되는 전류가 생성될 수 있다. 이에 따라, 출력 전압 레벨이 일정할 수 있게 된다.
그러나, 내부의 2개의 저항이 정확하게 매칭되지 않는 경우에 발생하는 전류를, 기준으로 사용되는 바이어스(bias)나 트랜지스터의 변화(variation)나 미스매치(mismatch)때문에, 출력 전압 레벨은 가변되게 된다.
특히, 도 9b의 회로는 항상 온(on)되므로, 내부 저항을 크게 사용하여야 소비 전류를 줄일 수 있으며, 이에 따라, 기준 저항과의 값의 크기 차이가 커지기 때문에 매칭이 더욱 어려워진다.
도 10은 본 발명의 실시예에 따른 캘리브레이션 회로의 일예이다.
도면을 참조하면, 송수신 회로의 출력 구동 회로 내의 캘리브레이션 회로(1000)는, 복수의 스윕 전류를 출력하는 전류 스윕 회로(1010), 전류 스윕 회로에 접속되며, 복수의 스윕 전류 중 기준 전압과의 비교를 통해, 최적의 전류를 선택하는 전류 선택기(1020), 전류 선택기(1020)에서 출력되는 전류에 대응하는 전압과 기준 전압을 비교하는 비교기(CMP)를 구비할 수 있다.
한편, 송수신 회로의 출력 구동 회로(1000)는, 전류 선택기(1020)의 출력단과 접지단(GND) 사이에 접속되는 저항 소자(M＊Rf)와 스위칭을 수행하는 스위칭 소자(1030)를 더 구비할 수 있다.
도면에서의 Vc 전압은, 전류 선택기(1020)에서 선택된 전류와 저항 소자(M＊Rf)의 저항값에 의해 결정되며, 비교기(CMP)는, Vc 전압과 기준 전압을 비교할 수 있다.
도면에서의 저항 소자(M＊Rf)의 저항값은, Rf 저항값에 매칭될 수 있으며, 이에 따라, 스윙 레벨(swing level)을 일정하게 유지할 수 있게 된다.
한편, 비교기(CMP)의 출력은, 피드백되어, 전류 선택기(1020)의 입력단으로 입력될 수 있다.
이에 따라, 비교기(CMP)는, 복수의 스윕 전류에 대응하는 Vc 전압과 기준 전압을 비교하고, 비교 결과가, 전류 선택기(1020)로 입력되며, 결국 전류 선택기(1020)는 최적의 전류를 선택하여 출력할 수 있게 된다.
한편, 도면에서의 캘리브레이션 회로(1000)는, 캘리브레이션 모드인 경우에만 동작하는 것이 바람직하며, 이에 따라, 전력 소비를 저감할 수 있게 된다.
따라서, 도면에서의 캘리브레이션 회로(1000)는, 동작시, 전류 소비가 많아도 된다.
결국, 캘리브레이션 회로(1000)는, 도 4 또는 도 5의 디지털 아날로그 변환부(DAC)에 사용될 기준 전류를 캘리브레이션 하여 출력할 수 있다.
그리고, 캘리브레이션 회로(1000)는, 캘리브레이션 모드 종료 이후, 캘리브레이션된 전류를 계속 출력할 수 있다.
도 11은 도 10의 전류 스윕 회로의 내부 회로도의 일예이다.
도면을 참조하면, 전류 스윕 회로(1010)는, 내부 칩의 BGR(Band Gap Reference)로부터의 일정 전류를 입력받고, 복수의 스위칭 소자들을 구비하는 전류 스윕부(1012)를 통해, 복수의 스윕 전류를 순차적으로 출력할 수 있다.
한편, 복수의 스윕 전류는, 바이어스 회로(1014)로 출력될 수 있다.
바이어스 회로(1014)는, 캘리브레이션 모드에서 동작하여, 복수의 스윕 전류 중 어느 하나의 전류를 선택하여 출력하는 전류 선택기(1020)와, 캘리브레이션 모드 종료 후 동작하여, 선택된 전류를 4 또는 도 5의 디지털 아날로그 변환부(DAC)의 기준 전류로서 출력하는 전류 출력기(1020b)를 구비할 수 있다.
결국, 도 10, 도 11에 따르면 캘리브레이션 회로(1000)에 의해, 스윙 레벨(swing level)을 일정하게 유지할 수 있게 되며, 전압 모드에서 바이어스(bias)나 트랜지스터의 변화(variation) 등에도 불구하고, 출력 전압 레벨이 일정할 수 있게 된다.
도 12는 본 발명의 실시예에 따른 송수신 회로의 출력 구동 회로의 일 예이다.
도면을 참조하면, 본 발명의 실시예에 따른 송수신 회로의 출력 구동 회로(1200)는, 데이터 전송을 위한 출력 구동 회로일 수 있다.
송수신 회로의 출력 구동 회로(1200)는, 복수의 스윕 전류를 출력하는 전류 스윕 회로(1010), 캘리브레이션 모드에서 복수의 스윕 전류를 출력하며, 캘리브레이션 모드 종료 후 전송 데이터(TX data)를 변환하여 출력하는 전류 스티어링 디지털 아날로그 변환회로(1208), 복수의 스윕 전류 중 기준 전압과의 비교를 통해, 최적의 전류를 선택하는 전류 선택기(1204), 전류 선택기(1020)에서 출력되는 전류에 대응하는 전압과 기준 전압을 비교하는 비교기(CMP)를 구비할 수 있다.
한편, 송수신 회로의 출력 구동 회로(1200)는, 캘리브레이션 모드 종료 후, 선택된 전류를 출력하는 전류 출력기(1203), 전류 선택기(1204) 또는 전류 출력기(1203)에서 출력되는 전류를 스위칭하는 스위칭부(1207), 전류 선택기(1204) 또는 전류 출력기(1203)에서 출력되는 전류에 기초하여 전압 모드로 동작하는 전압 구동부(1220), 트랜스포머(1245), 및 외부 입출력단(1248)을 구비할 수 있다.
한편, 송수신 회로의 출력 구동 회로(1200)는, 전류 선택기(1204)의 출력단과 접지단 사이에 접속되는 저항 소자(M＊Rf)와 스위칭을 수행하는 스위칭 소자를 구비하는 전압 발생부(1205), 전류 출력기(1203)의 출력단과 접지단 사이에 접속되는 저항 소자(M＊Rf)와 스위칭을 수행하는 스위칭 소자를 구비하는 제2 전압 발생부를 더 구비할 수 있다.
이에 따라, 캘리브레이션 모드에서, 전류 스윕 회로(1010)로부터의 복수의 스윕 전류가 전류 스티어링 디지털 아날로그 변환회로(1208)를 통해 전류 선택기(1020)로 입력되며, 전류 선택기(1020)가 동작하여, 기준 전압과의 비교를 통해, 최적의 전류를 선택한다.
그리고, 캘리브레이션 모드 종료 이후, 전류 선택기(1020), 전류 스윕 회로(1010)는 그 동작을 정지하며, 전류 스티어링 디지털 아날로그 변환회로(1208)가 전송 데이터(TX data)를 변환하여 출력하며, 전류 출력기(1203)가 선택된 전류를 계속 출력하며, 결국 전압 구동부(1220)는, 선택된 최적의 전류를 이용하여, 전송 데이터와 관련된 신호를, 트랜스포머(1245), 및 외부 입출력단(1248)으로 출력할 수 있게 된다.
결국, 도 12에 따르면 송수신 회로의 출력 구동 회로(1200)에 의해, 스윙 레벨(swing level)을 일정하게 유지할 수 있게 되며, 전압 모드에서 바이어스(bias)나 트랜지스터의 변화(variation) 등에도 불구하고, 출력 전압 레벨이 일정할 수 있게 된다.
도 13은 전류 스티어링 디지털 아날로그 변환회로의 내부 회로도의 일예이다.
도면을 참조하면, 전류 스티어링 디지털 아날로그 변환회로(1208a)는, 캘리브레이션 모드시 오프되는 전류 캐스케이드부(1310), 디지털 신호를 아날로그로 변환하는 디지털 아날로그 변환부(1320)을 구비할 수 있다.
디지털 아날로그 변환부(1320)는 복수의 스위칭 소자를 구비할 수 있으며, 도면에서는 NMOS 타입을 예시하나, 이에 한정되지 않으며, PMOS 타입도 가능하다.
한편, 디지털 아날로그 변환부(1320)는 single polarity current cell로서 구현될 수 있다.
전류 스티어링 디지털 아날로그 변환회로(1208a)는, 캘리브레이션 모드에서 복수의 스윕 전류를 출력하며, 캘리브레이션 모드 종료 이후, 전송 데이터를 변환하여 아날로그 신호로 변환하여 출력할 수 있다.
도 14는 전류 스티어링 디지털 아날로그 변환회로의 내부 회로도의 다른 예이다.
도면을 참조하면, 전류 스티어링 디지털 아날로그 변환회로(1208b)는, 디지털 신호를 아날로그로 변환하는 디지털 아날로그 변환부(1420)을 구비할 수 있다.
디지털 아날로그 변환부(1420)는 복수의 스위칭 소자를 구비할 수 있으며, 도면에서는 NMOS 타입을 예시하나, 이에 한정되지 않으며, PMOS 타입도 가능하다.
한편, 디지털 아날로그 변환부(1420)는 sdual polarity current cell로서 구현될 수 있다.
전류 스티어링 디지털 아날로그 변환회로(1208b)는, 캘리브레이션 모드에서 복수의 스윕 전류를 출력하며, 캘리브레이션 모드 종료 이후, 전송 데이터를 변환하여 아날로그 신호로 변환하여 출력할 수 있다.
도 15는 본 발명의 실시예에 따른 송수신 회로의 출력 구동 회로의 다른 예이다.
도면을 참조하면, 본 발명의 실시예에 따른 송수신 회로의 출력 구동 회로(1500)는, 데이터 전송을 위한 출력 구동 회로일 수 있다.
송수신 회로의 출력 구동 회로(1500)는, 복수의 스윕 전류를 출력하는 전류 스윕 회로(1010), 캘리브레이션 모드에서 복수의 스윕 전류를 출력하며, 캘리브레이션 모드 종료 후 전송 데이터(TX data)를 변환하여 출력하는 전류 스티어링 디지털 아날로그 변환회로(1519), 전압 모드로 동작하는 전압 구동부(1520), 트랜스포머(1545), 및 외부 입출력단(1548)을 구비할 수 있다.
한편, 도 15의 송수신 회로의 출력 구동 회로(1500)는, 도 12의 송수신 회로의 출력 구동 회로(1200)와 달리, 전류 선택기(1504) 등의 위치가, 전압 구동부(1520)의 출력단에 접속되는 것에 그 차이가 있다.
송수신 회로의 출력 구동 회로(1500)는, 복수의 스윕 전류 중 기준 전압과의 비교를 통해, 최적의 전류를 선택하는 전류 선택기(1504), 전류 선택기(1020)에서 출력되는 전류에 대응하는 전압과 기준 전압을 비교하는 비교기(CMP)를 구비할 수 있다.
한편, 송수신 회로의 출력 구동 회로(1500)는, 캘리브레이션 모드 종료 후, 선택된 전류를 출력하는 전류 출력기(1503)를 더 구비할 수 있다.
이에 따라, 캘리브레이션 모드에서, 전류 스윕 회로(1010)로부터의 복수의 스윕 전류가 전류 스티어링 디지털 아날로그 변환회로(1519)와 전압 구동부(1520)를 통해 전류 선택기(1020)로 입력되며, 전류 선택기(1020)가 동작하여, 기준 전압과의 비교를 통해, 최적의 전류를 선택한다.
그리고, 캘리브레이션 모드 종료 이후, 전류 선택기(1020), 전류 스윕 회로(1010)는 그 동작을 정지하며, 전류 스티어링 디지털 아날로그 변환회로(1519)가 전송 데이터(TX data)를 변환하여 출력하며, 전류 출력기(1503)가 선택된 전류를 계속 출력하며, 선택된 최적의 전류를 이용하여, 전송 데이터와 관련된 신호가, 트랜스포머(1545), 및 외부 입출력단(1548)으로 출력될 수 있게 된다.
결국, 도 15에 따르면 송수신 회로의 출력 구동 회로(1500)에 의해, 스윙 레벨(swing level)을 일정하게 유지할 수 있게 되며, 전압 모드에서 바이어스(bias)나 트랜지스터의 변화(variation) 등에도 불구하고, 출력 전압 레벨이 일정할 수 있게 된다.
한편, 도 10 내지 도 16에서 기술한 캘리브레이션 회로(100) 또는 출력 구동 회로(1200,1500) 등은, 이더넛 단자와 접속되는 송수신 회로 내에 구비될 수 있다. 이때의 송수신 회로는, 도 4 또는 도 5의 송수신 회로일 수 있다.
그리고, 도 4, 도 5, 도 10 내지 도 16의 송수신 회로 등은, 도 2의 신호 처리 장치(170) 내에 구비되거나, 또는 이더넷 단자(ETH)와 신호 처리 장치(170)의 사이에 별도로 구비될 수도 있다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (12)

  1. 송수신 회로를 구비하는 신호 처리 장치에 있어서,
    상기 송수신 회로는,
    복수의 스윕 전류를 출력하는 전류 스윕 회로;
    상기 전류 스윕 회로에 접속되며, 복수의 스윕 전류 중 기준 전압과의 비교를 통해, 소정의 전류를 선택하는 전류 선택기;
    상기 전류 선택기에서 출력되는 전압과 기준 전압을 비교하는 비교기;를 구비하는 것을 특징으로 하는 신호 처리 장치.
  2. 제1항에 있어서,
    상기 송수신 회로는,
    상기 전류 선택기의 출력단과 접지단 사이에 접속되는 저항 소자와 스위칭을 수행하는 스위칭 소자를 더 구비하는 것을 특징으로 하는 신호 처리 장치.
  3. 제2항에 있어서,
    상기 비교기는,
    상기 전류 선택기에서 출력되는 전류와 상기 저항 소자의 저항값에 대응하는 전압과 기준 전압을 비교하고, 비교 결과를 전류 선택기에 피드백하는 것을 특징으로 하는 신호 처리 장치.
  4. 제1항에 있어서,
    상기 전류 스윕 회로는,
    캘리브레이션 모드에서, 복수의 스윕 전류를 순차적으로 출력하는 것을 특징으로 하는 신호 처리 장치.
  5. 제1항에 있어서,
    상기 송수신 회로는,
    캘리브레이션 모드에서 상기 전류 스윕 회로로부터의 스윕 전류를 출력하며, 상기 캘리브레이션 모드 종료 후, 전송 데이터를 변환하여 출력하는 디지털 아날로그 변환 회로;를 더 구비하는 것을 특징으로 하는 신호 처리 장치.
  6. 제5항에 있어서,
    상기 송수신 회로는,
    상기 캘리브레이션 모드에서 상기 전류 선택기에서 선택된 전류를, 상기 캘리브레이셩 모드 종료 이후, 출력하는 전류 출력기;를 더 포함하는 것을 특징으로 하는 신호 처리 장치.
  7. 제6항에 있어서,
    상기 송수신 회로는,
    상기 전류 선택기 또는 상기 전류 출력기에서 출력되는 전류를 스위칭하는 스위칭부;
    상기 전류 선택기 또는 상기 전류 출력기에서 출력되는 전류에 기초하여, 전압 모드로 동작하는 전압 구동부;를 더 포함하는 것을 특징으로 하는 신호 처리 장치.
  8. 제6항에 있어서,
    상기 송수신 회로는,
    상기 전류 선택기의 출력단과 접지단 사이에 접속되는 저항 소자와 스위칭을 수행하는 스위칭 소자를 구비하는 전압 발생부;
    상기 전류 출력기의 출력단과 접지단 사이에 접속되는 제2 저항 소자와 스위칭을 수행하는 제2 스위칭 소자를 구비하는 제2 전압 발생부;를 더 구비하는 것을 특징으로 하는 신호 처리 장치.
  9. 제5항에 있어서,
    상기 캘리브레이션 모드 종료 이후, 상기 전류 선택기와, 상기 전류 스윕 회로는 동작을 정지하는 것을 특징으로 하는 신호 처리 장치.
  10. 제5항에 있어서,
    상기 디지털 아날로그 변환 회로의 출력단에 배치되는 전압 구동부;를 더 포함하고,
    상기 전류 선택기는, 상기 전압 구동부의 출력단에 접속되는 것을 특징으로 하는 신호 처리 장치.
  11. 제10항에 있어서,
    상기 송수신 회로는,
    상기 전압 구동부의 출력단에 접속되며, 상기 캘리브레이션 모드에서 상기 전류 선택기에서 선택된 전류를, 상기 캘리브레이셩 모드 종료 이후, 출력하는 전류 출력기;를 더 포함하는 것을 특징으로 하는 신호 처리 장치.
  12. 디스플레이;
    상기 디스플레이에 표시 데이터를 출력하는 신호 처리부;를 포함하고,
    상기 신호 처리부는,
    제1항 내지 제11항 중 어느 한 항의 신호 처리 장치를 포함하는 것을 특징으로 하는 영상표시장치.
PCT/KR2020/002278 2020-02-18 2020-02-18 신호 처리 장치 및 이를 구비하는 영상표시장치 WO2021167114A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2020/002278 WO2021167114A1 (ko) 2020-02-18 2020-02-18 신호 처리 장치 및 이를 구비하는 영상표시장치
US17/904,368 US20230059987A1 (en) 2020-02-18 2020-02-18 Signal processing device and image display device comprising same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/002278 WO2021167114A1 (ko) 2020-02-18 2020-02-18 신호 처리 장치 및 이를 구비하는 영상표시장치

Publications (1)

Publication Number Publication Date
WO2021167114A1 true WO2021167114A1 (ko) 2021-08-26

Family

ID=77390814

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/002278 WO2021167114A1 (ko) 2020-02-18 2020-02-18 신호 처리 장치 및 이를 구비하는 영상표시장치

Country Status (2)

Country Link
US (1) US20230059987A1 (ko)
WO (1) WO2021167114A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080238482A1 (en) * 2007-03-27 2008-10-02 Kathy Tian Transmitter swing control circuit and method
KR20110003725A (ko) * 2009-07-06 2011-01-13 삼성전자주식회사 출력 전압의 스윙 폭을 제어하는 송수신기 및 그 방법
US8860469B1 (en) * 2012-07-13 2014-10-14 Altera Corporation Apparatus and methods for transmitter output swing calibration
KR101884291B1 (ko) * 2011-12-07 2018-08-03 삼성전자 주식회사 디스플레이장치 및 그 제어방법
US20190094896A1 (en) * 2017-09-26 2019-03-28 Kabushiki Kaisha Toshiba Power supply device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI400452B (zh) * 2009-01-23 2013-07-01 Mstar Semiconductor Inc 電流校正方法及其控制電路
US8253440B2 (en) * 2009-08-31 2012-08-28 Intel Corporation Methods and systems to calibrate push-pull drivers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080238482A1 (en) * 2007-03-27 2008-10-02 Kathy Tian Transmitter swing control circuit and method
KR20110003725A (ko) * 2009-07-06 2011-01-13 삼성전자주식회사 출력 전압의 스윙 폭을 제어하는 송수신기 및 그 방법
KR101884291B1 (ko) * 2011-12-07 2018-08-03 삼성전자 주식회사 디스플레이장치 및 그 제어방법
US8860469B1 (en) * 2012-07-13 2014-10-14 Altera Corporation Apparatus and methods for transmitter output swing calibration
US20190094896A1 (en) * 2017-09-26 2019-03-28 Kabushiki Kaisha Toshiba Power supply device

Also Published As

Publication number Publication date
US20230059987A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
WO2019035657A1 (en) IMAGE DISPLAY APPARATUS
WO2021040447A1 (en) Image display apparatus
WO2019078542A1 (en) IMAGE DISPLAY APPARATUS
WO2020060186A1 (ko) 영상표시장치
WO2021167114A1 (ko) 신호 처리 장치 및 이를 구비하는 영상표시장치
WO2017164608A1 (en) Image display apparatus
WO2020235698A1 (ko) 유기 발광 다이오드 표시 장치
WO2020138962A1 (ko) 영상표시장치
WO2016072639A1 (en) Image display apparatus and method of displaying image
WO2022092534A1 (ko) 디스플레이 장치 및 그의 로컬 디밍 제어 방법
WO2021107558A1 (en) Display apparatus and method of controlling the same
WO2019078541A1 (en) IMAGE DISPLAY APPARATUS
WO2021167113A1 (ko) 신호 처리 장치 및 이를 구비하는 영상표시장치
WO2021010529A1 (ko) 디스플레이 장치
WO2020060187A1 (ko) 영상표시장치
WO2021085699A1 (ko) 방송 수신 장치 및 그 동작방법
WO2020130233A1 (ko) 유기 발광 다이오드 표시 장치
WO2021177479A1 (ko) 신호 처리 장치, 및 이를 구비하는 영상표시장치
WO2022114685A1 (ko) 클럭 분배 장치, 및 이를 구비하는 신호처리장치, 영상표시장치
WO2022055004A1 (ko) 전송 인터페이스 장치 및 이를 구비하는 신호처리장치
WO2021172630A1 (ko) 신호 처리 장치 및 이를 구비하는 영상표시장치
WO2021221195A1 (ko) 신호 처리 장치 및 이를 구비하는 영상표시장치
WO2021221191A1 (ko) 신호 처리 장치, 및 이를 구비하는 전자 기기
WO2023234445A1 (ko) 디스플레이 장치 및 그의 동작 방법
WO2022075586A1 (ko) 물리적 복제 방지 장치, 및 이를 구비하는 신호처리장치, 영상표시장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20919613

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20919613

Country of ref document: EP

Kind code of ref document: A1