JP2006115489A - インピーダンス調整回路とそれを備える集積回路及びそれを利用した出力ドライバのインピーダンス調整方法 - Google Patents
インピーダンス調整回路とそれを備える集積回路及びそれを利用した出力ドライバのインピーダンス調整方法 Download PDFInfo
- Publication number
- JP2006115489A JP2006115489A JP2005276474A JP2005276474A JP2006115489A JP 2006115489 A JP2006115489 A JP 2006115489A JP 2005276474 A JP2005276474 A JP 2005276474A JP 2005276474 A JP2005276474 A JP 2005276474A JP 2006115489 A JP2006115489 A JP 2006115489A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pull
- impedance
- replica
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
Abstract
【解決手段】較正回路、第1レジスタ、及び第2レジスタを備えることを特徴とするインピーダンス調整回路である。較正回路は、較正端子に連結された外部抵抗に内部電圧を供給して基準電流を生成し、基準電流、第1及び第2基準電圧、及び第1及び第2インピーダンス制御信号に応答して第1及び第2較正信号を出力する。第1レジスタは、第1較正信号に応答して第1インピーダンス制御信号のビット値を増減させる。第2レジスタは、第2較正信号に応答して第2インピーダンス制御信号のビット値を増減させる。これにより、出力ドライバにより伝送される信号のスキューを減少させることができる。
【選択図】図4
Description
本発明が解決しようとする他の技術的課題は、伝送信号のスキューが減少するように出力ドライバのインピーダンスを調節するインピーダンス調整回路を備える集積回路を提供するところにある。
本発明が解決しようとするさらに他の技術的課題は、伝送信号のスキューを減少させる出力ドライバのインピーダンス調節方法を提供するところにある。
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
101…較正回路
102…第1レジスタ
103…第2レジスタ
110…第1較正回路
111…較正端子
112…第1電流源
113…第1比較器
114…第2電流源
115…プルダウン回路
116…第2比較器
117…第1スイッチング回路
118…第2スイッチング回路
120…第2較正回路
121…第3電流源
122…プルアップ回路
123…電流ミラー回路
124…第3比較器
125…第3スイッチング回路
Claims (33)
- 可変インピーダンス回路のインピーダンスを制御するインピーダンス調整回路において、
前記可変インピーダンス回路の複製を備え、基準電流に応答して前記可変インピーダンス回路の複製で発生する電圧に基づいて、前記可変インピーダンス回路に対するインピーダンス制御信号を発生させる較正回路を備えることを特徴とするインピーダンス調整回路。 - 前記較正回路は、
前記較正回路と連結される基準抵抗に基づいて前記基準電流を発生させることを特徴とする請求項1に記載のインピーダンス調整回路。 - 前記較正回路は、
前記可変インピーダンス回路の前記複製内の電流と前記基準抵抗内の電流とをマッチングさせることを特徴とする請求項2に記載のインピーダンス調整回路。 - 前記可変インピーダンス回路は、
集積回路装置の外部信号ノードに連結されるプルアップ回路及び/またはプルダウン回路で構成されることを特徴とする請求項2に記載のインピーダンス調整回路。 - 前記可変インピーダンス回路は、外部ソース及び/または負荷に連結された単一のノードと連結されるプルアップ回路及び/またはプルダウン回路で構成され、
前記可変インピーダンス回路の前記複製は、前記プルダウン回路の複製及び前記プルアップ回路の複製を備え、
前記較正回路は、前記プルダウン回路の前記複製内の電流を発生させ、前記プルダウン回路の前記複製内の前記電流に応答して前記プルダウン回路の前記複製で発生した電圧に基づいて、前記プルダウン回路及び前記プルダウン回路の前記複製に第1インピーダンス制御信号を印加し、
前記較正回路は、前記プルアップ回路の前記複製内の電流を発生させ、前記プルアップ回路の前記複製内の前記電流に応答して前記プルアップ回路の前記複製で発生した電圧に基づいて、前記プルアップ回路及び前記プルアップ回路の前記複製に第2インピーダンス制御信号を印加することを特徴とする請求項2に記載のインピーダンス調整回路。 - 前記プルアップ回路及び前記プルダウン回路は、
出力ドライバ及び/またはオンダイのターミネーター中に備えられることを特徴とする請求項5に記載のインピーダンス調整回路。 - 前記較正回路は、
前記基準抵抗内の電流と前記プルダウン回路の前記複製内の電流とをマッチングさせる第1電流ミラーと、
前記プルダウン回路の前記複製の電圧と第1基準電圧とを実質的に等しくするために、前記プルダウン回路の前記複製の電圧に応答して前記第1インピーダンス制御信号を発生させる第1インピーダンス制御信号発生部と、
前記基準抵抗内の電流と前記プルアップ回路内の電流とをマッチングさせる第2電流ミラーと、
前記プルアップ回路の前記複製の電圧と第2基準電圧とを実質的に等しくするために、前記プルアップ回路の前記複製の電圧に応答して前記第2インピーダンス制御信号を発生させる第2インピーダンス制御信号発生部と
を備えることを特徴とする請求項6に記載のインピーダンス調整回路。 - 前記第1インピーダンス制御信号発生部は、
前記プルダウン回路の前記複製の電圧と前記第1基準電圧とを比較して第1比較信号を発生させる第1比較部と、
前記第1比較信号に応答して第1インピーダンス制御信号を増減させる第1レジスタと
を備え、
前記第2インピーダンス制御信号発生部は、
前記プルアップ回路の前記複製の電圧と前記第2基準電圧とを比較して第2比較信号を発生させる第2比較部と、
前記第2比較信号に応答して第2インピーダンス制御信号を増減させる第2レジスタと
を備えることを特徴とする請求項7に記載のインピーダンス調整回路。 - 前記第1基準電圧は、ロジックハイ基準電圧とロジックロー基準電圧のうちいずれか一つであり、
前記第2基準電圧は、前記ロジックハイ基準電圧と前記ロジックロー基準電圧のうち残りの一つであることを特徴とする請求項7に記載のインピーダンス調整回路。 - 前記プルダウン回路及び前記プルアップ回路は出力ドライバに備えられ、
前記第1基準電圧は前記ロジックロー基準電圧で、前記第2基準電圧は前記ロジックハイ基準電圧で構成されることを特徴とする請求項9に記載のインピーダンス調整回路。 - 前記プルダウン回路及び前記プルアップ回路は出力ドライバに備えられ、
前記第1基準電圧は前記ロジックハイ基準電圧で、前記第2基準電圧は前記ロジックロー基準電圧で構成されることを特徴とする請求項9に記載のインピーダンス調整回路。 - 前記較正回路は、
前記基準抵抗内の電流と、前記可変インピーダンス回路の前記複製内の電流とをマッチングさせる電流ミラーと、
前記可変インピーダンス回路の前記複製の電圧と前記基準電圧とを実質的に等しくするために、前記可変インピーダンス回路の前記複製の電圧に応答して前記インピーダンス制御信号を発生させるインピーダンス制御信号発生部と、を備えることを特徴とする請求項2に記載のインピーダンス調整回路。 - 前記インピーダンス制御信号発生部は、
前記可変インピーダンス回路の前記複製の電圧と前記基準電圧とを比較して比較信号を発生させる比較器と、
前記比較信号に応答して前記インピーダンス制御信号を増加及び/または減少させるレジスタと
を備えることを特徴とする請求項12に記載のインピーダンス調整回路。 - 前記比較器は第1比較器を構成し、
前記電流ミラーは、
電流制御信号に応答して前記基準抵抗内の電流を発生させる第1電流ソースと、
前記電流制御信号に応答して前記可変インピーダンス回路の前記複製内の前記電流を発生させる第2電流ソースと、
前記基準電圧と、前記基準抵抗内の電流に応答して前記基準抵抗で発生した電圧とを比較して前記電流制御信号を発生させる第2比較器と
を備えることを特徴とする請求項13に記載のインピーダンス調整回路。 - 前記比較器は第1比較器を構成し、
前記基準電圧は第1基準電圧を構成し、
前記電流ミラーは、
電流制御信号に応答して前記基準抵抗内の前記電流を発生させる第1電流ソースと、
前記電流制御信号に応答して前記可変インピーダンス回路の前記複製内の前記電流を発生させる第2電流ソースと、
第2基準電圧と、前記基準抵抗内の電流に応答して前記基準抵抗で発生した電圧をと比較して前記電流制御信号を発生させる第2比較器と
を備えることを特徴とする請求項13に記載のインピーダンス調整回路。 - 前記可変インピーダンス回路及び前記可変インピーダンス回路の前記複製それぞれは、
前記インピーダンス制御信号に応答して選択的に並列に連結される複数の抵抗を備えることを特徴とする請求項2に記載のインピーダンス調整回路。 - 前記較正回路は、
集積回路の外部ターミナルに前記基準抵抗を連結させるために前記集積回路内に備えられることを特徴とする請求項2に記載のインピーダンス調整回路。 - 可変インピーダンス回路は、集積回路の外部信号ノードに連結されるプルダウン回路及び/またはプルアップ回路を備え、
前記可変インピーダンス回路と結合される請求項1に記載のインピーダンス調整回路を備える集積回路。 - 外部信号ノードに連結される可変インピーダンスプルダウン回路及び可変インピーダンスプルアップ回路と、
前記可変インピーダンスプルダウン及びプルアップ回路のための第1及び第2インピーダンス制御信号をそれぞれ発生させる第1較正回路と、
プルダウン及びプルアップ回路のための第3及び第4インピーダンス制御信号をそれぞれ発生させる第2較正回路と、
前記第1ないし第4インピーダンス制御信号を受信し、選択制御信号の第1状態に応答して前記第1及び第3インピーダンス制御信号それぞれを前記可変インピーダンスプルアップ及びプルダウン回路に印加し、前記選択制御信号の第2状態に応答して前記第2及び第4インピーダンス制御信号それぞれを前記可変インピーダンスプルアップ及びプルダウン回路に印加する選択回路と
を備えることを特徴とする集積回路装置。 - 前記選択制御信号の第1状態は、前記可変インピーダンスプルアップ及びプルダウン回路が出力ドライバとして動作するときに該当し、
前記選択制御信号の第2状態は、前記可変インピーダンスプルアップ及びプルダウン回路がオンダイターミネーターとして動作するときに該当することを特徴とする請求項19に記載の集積回路装置。 - 前記第1較正回路は、前記プルダウン回路の第1複製及び前記プルアップ回路の第1複製で構成され、第1基準電流に応答して前記プルダウン回路の前記第1複製及び前記プルダウン回路の前記第1複製それぞれで発生した電圧によって、前記第1及び第2インピーダンス制御信号それぞれを発生させ、
前記第2較正回路は、前記プルダウン回路の第2複製及び前記プルアップ回路の第2複製で構成され、第2基準電流に応答して前記プルダウン回路の前記第2複製及び前記プルダウン回路の前記第2複製それぞれで発生した電圧によって、前記第3及び第4インピーダンス制御信号それぞれを発生させることを特徴とする請求項19に記載の集積回路装置。 - 前記第1及び第2較正回路は、
前記第1及び第2較正回路それぞれに連結された第1及び第2抵抗に基づいて、前記第1及び第2基準電流を発生させることを特徴とする請求項21に記載の集積回路装置。 - 前記第1較正回路は、前記プルダウン回路の前記第1複製内の電流と前記第1基準抵抗内の電流とをマッチングさせ、前記プルダウン回路の前記第1複製内の前記電流に応答して前記プルダウン回路の前記第1複製で発生した電圧に基づいて、前記第1インピーダンス制御信号を発生させ、
前記第1較正回路は、前記プルアップ回路の前記第1複製内の電流と前記第1基準抵抗内の電流とをマッチングさせ、前記プルアップ回路の前記第1複製内の前記電流に応答して前記プルアップ回路の前記第1複製で発生した電圧に基づいて、前記第2インピーダンス制御信号を発生させ、
前記第2較正回路は、前記プルダウン回路の前記第2複製内の電流と前記第2基準抵抗内の電流とをマッチングさせ、前記プルダウン回路の前記第2複製内の前記電流に応答して前記プルダウン回路の前記第2複製で発生した電圧に基づいて、前記第3インピーダンス制御信号を発生させ、
前記第2較正回路は、前記プルアップ回路の前記第2複製内の電流と前記第2基準抵抗内の電流とをマッチングさせ、前記プルアップ回路の前記第2複製内の前記電流に応答して前記プルアップ回路の前記第2複製で発生した電圧に基づいて、前記第4インピーダンス制御信号を発生させることを特徴とする請求項22に記載の集積回路装置。 - 前記第1較正回路は、
前記第1インピーダンス制御信号を保存する第1レジスタと、
前記保存された第1インピーダンス制御信号を受信し、前記第1インピーダンス制御信号を反転して、前記第2インピーダンス制御信号を発生させる第1インバータと
を備え、
前記第2較正回路は、
前記第3インピーダンス制御信号を保存する第2レジスタと、
前記保存された第3インピーダンス制御信号を受信し、前記第3インピーダンス制御信号を反転して、前記第4インピーダンス制御信号を発生させる第2インバータと
を備えることを特徴とする請求項19に記載の集積回路装置。 - 可変インピーダンス回路のインピーダンスを制御する方法において、
基準電流に応答して前記可変インピーダンス回路の複製で電圧を発生させるステップと、
前記可変インピーダンス回路の前記複製の電圧に基づいて、前記可変インピーダンス回路に対するインピーダンス制御信号を発生させるステップと
を備えることを特徴とする方法。 - 前記方法は、
基準抵抗に基づいて前記基準電流を発生させるステップをさらに備えることを特徴とする請求項25に記載の方法。 - 前記基準電流に応答して前記可変インピーダンス回路の電圧を発生させるステップは、
前記可変インピーダンス回路の前記複製内の電流と前記基準抵抗内の電流とをマッチングさせて、前記可変インピーダンス回路の電圧を発生させることを特徴とする請求項26に記載の方法。 - 前記可変インピーダンス回路は、外部ソース及び/または負荷に連結された単一ノードと連結されるプルアップ回路及び/またはプルダウン回路で構成され、
前記可変インピーダンス回路の前記複製は、前記プルダウン回路の複製と前記プルアップ回路の複製とを備え、
前記方法は、
前記プルダウン回路の前記複製内の電流を発生させるステップと、
前記プルダウン回路の前記複製内の前記電流に応答して前記プルダウン回路の前記複製で発生した電圧に基づいて、前記プルダウン回路及び前記プルダウン回路の前記複製に第1インピーダンス制御信号を印加するステップと、
前記プルアップ回路の前記複製内の電流を発生させるステップと、
前記プルアップ回路の前記複製内の前記電流に応答して前記プルアップ回路の前記複製で発生した電圧に基づいて、前記プルアップ回路及び前記プルアップ回路の前記複製に第2インピーダンス制御信号を印加するステップと
を備えることを特徴とする請求項25に記載の方法。 - 前記プルアップ回路及び前記プルダウン回路は、
出力ドライバ及び/またはオンダイターミネーター中に備えられることを特徴とする請求項28に記載の方法。 - 前記方法銀前記基準抵抗内の電流と前記プルダウン回路の前記複製内の電流とをマッチングさせるステップと、
前記プルダウン回路の前記複製の電圧と第1基準電圧とを実質的に等しくするために、前記プルダウン回路の前記複製の電圧に応答して前記第1インピーダンス制御信号を発生させるステップと、
前記基準抵抗内の電流と前記プルアップ回路内の電流とをマッチングさせるステップと、
前記プルアップ回路の前記複製の電圧と第2基準電圧とを実質的に等しくするために、前記プルアップ回路の前記複製の電圧に応答して前記第2インピーダンス制御信号を発生させるステップと
を備えることを特徴とする請求項28に記載の方法。 - 前記第1基準電圧は、ロジックハイ基準電圧とロジックロー基準電圧のうちいずれか一つであり、
前記第2基準電圧は、前記ロジックハイ基準電圧と前記ロジックロー基準電圧のうち残りの一つであることを特徴とする請求項30に記載の方法。 - 前記プルダウン回路及び前記プルアップ回路は出力ドライバに備えられ、
前記第1基準電圧は前記ロジックロー基準電圧で、前記第2基準電圧は前記ロジックハイ基準電圧で構成されることを特徴とする請求項31に記載の方法。 - 前記プルダウン回路及び前記プルアップ回路は出力ドライバに備えられ、
前記第1基準電圧は前記ロジックハイ基準電圧で、前記第2基準電圧は前記ロジックロー基準電圧で構成されることを特徴とする請求項31に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0081109 | 2004-10-11 | ||
KR1020040081109A KR100699828B1 (ko) | 2004-10-11 | 2004-10-11 | 임피던스 교정 회로와 이를 포함하는 집적 회로 및 이를이용한 출력 드라이버의 임피던스 조절 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006115489A true JP2006115489A (ja) | 2006-04-27 |
JP5572277B2 JP5572277B2 (ja) | 2014-08-13 |
Family
ID=36120792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005276474A Expired - Fee Related JP5572277B2 (ja) | 2004-10-11 | 2005-09-22 | インピーダンス調整回路とそれを備える集積回路及びそれを利用した出力ドライバのインピーダンス調整方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7295033B2 (ja) |
JP (1) | JP5572277B2 (ja) |
KR (1) | KR100699828B1 (ja) |
DE (1) | DE102005048575A1 (ja) |
TW (1) | TWI259477B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009100340A (ja) * | 2007-10-18 | 2009-05-07 | Elpida Memory Inc | 半導体装置、およびドライバ制御方法 |
US7830285B2 (en) | 2008-07-10 | 2010-11-09 | Lantiq Deutschland Gmbh | Circuit with calibration circuit portion |
US8085061B2 (en) | 2006-08-29 | 2011-12-27 | Elpida Memory, Inc. | Output circuit of semiconductor device |
JP2013207360A (ja) * | 2012-03-27 | 2013-10-07 | Fujitsu Ltd | ドライバ回路及び半導体装置 |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7285978B1 (en) * | 2005-07-15 | 2007-10-23 | National Semiconductor Corporation | Circuit and method for impedance calibration of output impedance of LVDS driver |
JP2007201882A (ja) * | 2006-01-27 | 2007-08-09 | Toshiba Corp | 半導体集積回路 |
US7391229B1 (en) * | 2006-02-18 | 2008-06-24 | Altera Corporation | Techniques for serially transmitting on-chip termination control signals |
KR100738961B1 (ko) * | 2006-02-22 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 메모리의 출력 드라이빙 장치 |
KR100846387B1 (ko) * | 2006-05-31 | 2008-07-15 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 온도 정보 출력 장치 |
JP4205741B2 (ja) | 2006-08-21 | 2009-01-07 | エルピーダメモリ株式会社 | キャリブレーション回路を有する半導体装置及びキャリブレーション方法 |
US7661051B2 (en) * | 2007-04-04 | 2010-02-09 | Lsi Corporation | System to reduce programmable range specifications for a given target accuracy in calibrated electronic circuits |
US10608634B2 (en) | 2007-06-08 | 2020-03-31 | Conversant Intellectual Property Management Inc. | Dynamic impedance control for input/output buffers |
KR100861373B1 (ko) * | 2007-06-27 | 2008-10-02 | 주식회사 하이닉스반도체 | 스큐신호 생성회로 및 이를 이용한 반도체 메모리 장치 |
TW200912591A (en) * | 2007-09-07 | 2009-03-16 | Realtek Semiconductor Corp | Calibration device and method for chip output current |
US8040164B2 (en) * | 2007-09-27 | 2011-10-18 | Cypress Semiconductor Corporation | Circuits and methods for programming integrated circuit input and output impedances |
US7876123B2 (en) * | 2007-10-09 | 2011-01-25 | Lsi Corporation | High speed multiple memory interface I/O cell |
US7991573B2 (en) * | 2007-12-19 | 2011-08-02 | Qimonda Ag | Integrated circuit including calibration circuit |
KR100893579B1 (ko) * | 2008-03-03 | 2009-04-17 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 장치의 캘리브래이션 회로 및캘리브래이션 방법 |
US20100128177A1 (en) * | 2008-11-25 | 2010-05-27 | Mediatek Inc. | Signal processing units capable of providing plug-in detection |
FR2945375B1 (fr) * | 2009-05-07 | 2012-02-10 | Continental Automotive France | Port d'entree configurable de calculateur electronique de vehicule automobile |
WO2010137088A1 (ja) * | 2009-05-29 | 2010-12-02 | パナソニック株式会社 | インターフェース回路 |
US20110195679A1 (en) * | 2010-02-11 | 2011-08-11 | Qualcomm Incorporated | Ic component benchmarking without external references |
KR20110096845A (ko) * | 2010-02-23 | 2011-08-31 | 삼성전자주식회사 | 캘리브레이션 회로 |
KR101047062B1 (ko) | 2010-04-30 | 2011-07-06 | 주식회사 하이닉스반도체 | 임피던스 조정 회로 및 이를 이용한 반도체 장치 |
KR101110795B1 (ko) | 2010-10-15 | 2012-02-27 | 주식회사 하이닉스반도체 | 임피던스 코드 생성회로 및 이를 포함하는 반도체 장치 |
JP5569381B2 (ja) * | 2010-12-15 | 2014-08-13 | 富士通株式会社 | 半導体装置、回路基板装置及び情報処理装置 |
CN102075089B (zh) * | 2011-02-25 | 2012-10-03 | 电子科技大学 | 带有数字校正功能的功率变换器 |
KR20150113587A (ko) * | 2014-03-31 | 2015-10-08 | 에스케이하이닉스 주식회사 | 반도체 장치 |
KR102001693B1 (ko) * | 2014-11-20 | 2019-07-18 | 에스케이하이닉스 주식회사 | 데이터 송신 장치 |
CN104834341B (zh) * | 2015-05-13 | 2016-07-06 | 灿芯半导体(上海)有限公司 | 一种接口电路中的输出阻抗调整电路 |
US9548734B1 (en) * | 2015-12-26 | 2017-01-17 | Intel Corporation | Smart impedance matching for high-speed I/O |
JP6807642B2 (ja) | 2016-01-08 | 2021-01-06 | ザインエレクトロニクス株式会社 | 送信装置 |
KR20170143127A (ko) | 2016-06-20 | 2017-12-29 | 삼성전자주식회사 | 터미네이션 저항을 보정하는 반도체 메모리 장치 및 그것의 터미네이션 저항 보정 방법 |
US10892923B2 (en) * | 2018-02-08 | 2021-01-12 | Socionext Inc. | Signal output circuit, transmission circuit and integrated circuit |
US10778212B1 (en) | 2019-09-05 | 2020-09-15 | Analog Devices, Inc. | Variable impedance switching control |
US11152944B2 (en) * | 2019-09-13 | 2021-10-19 | Advanced Micro Devices, Inc. | Termination calibration scheme using a current mirror |
US11626873B2 (en) * | 2021-05-24 | 2023-04-11 | Nanya Technology Corporation | Off chip driver circuit, off chip driver system, and method for operating an off chip driver circuit |
KR102636020B1 (ko) * | 2022-07-15 | 2024-02-08 | 고려대학교 산학협력단 | Zq 교정이 가능한 pam-4 송신기 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0715475A (ja) * | 1991-06-28 | 1995-01-17 | At & T Corp | デジタル制御回路 |
JPH11340810A (ja) * | 1998-05-25 | 1999-12-10 | Toshiba Corp | 半導体装置 |
JP2000151384A (ja) * | 1998-11-04 | 2000-05-30 | Agilent Technol Inc | デジタル制御出力ドライバ及びインピ―ダンス整合方法 |
JP2002111474A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | 半導体装置 |
JP2003298395A (ja) * | 2002-04-04 | 2003-10-17 | Mitsubishi Electric Corp | 差動終端抵抗調整回路 |
JP2004007617A (ja) * | 2002-05-22 | 2004-01-08 | Samsung Electronics Co Ltd | 半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5606275A (en) * | 1995-09-05 | 1997-02-25 | Motorola, Inc. | Buffer circuit having variable output impedance |
US6560290B2 (en) | 1998-01-20 | 2003-05-06 | Silicon Image, Inc. | CMOS driver and on-chip termination for gigabaud speed data communication |
KR100488538B1 (ko) * | 1998-06-19 | 2005-09-02 | 삼성전자주식회사 | 임피던스조정회로를구비한반도체장치 |
KR100422441B1 (ko) * | 1998-12-08 | 2004-05-17 | 삼성전자주식회사 | 임피던스 조절기능을 갖는 반도체 장치 |
JP3515025B2 (ja) | 1999-09-22 | 2004-04-05 | 株式会社東芝 | 半導体装置 |
KR100375986B1 (ko) | 2000-11-27 | 2003-03-15 | 삼성전자주식회사 | 프로그래머블 임피던스 제어회로 |
KR100394586B1 (ko) * | 2000-11-30 | 2003-08-14 | 삼성전자주식회사 | 임피던스 제어회로 |
KR100446292B1 (ko) * | 2001-12-22 | 2004-09-01 | 삼성전자주식회사 | 능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법 |
KR100465759B1 (ko) * | 2002-06-14 | 2005-01-13 | 삼성전자주식회사 | 반도체 장치 |
KR100532426B1 (ko) * | 2003-03-25 | 2005-11-30 | 삼성전자주식회사 | 온-칩 터미네이션 저항의 미스매치를 보상할 수 있는반도체 장치 |
-
2004
- 2004-10-11 KR KR1020040081109A patent/KR100699828B1/ko not_active IP Right Cessation
-
2005
- 2005-09-19 TW TW094132264A patent/TWI259477B/zh not_active IP Right Cessation
- 2005-09-22 JP JP2005276474A patent/JP5572277B2/ja not_active Expired - Fee Related
- 2005-10-05 DE DE102005048575A patent/DE102005048575A1/de not_active Withdrawn
- 2005-10-11 US US11/247,846 patent/US7295033B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0715475A (ja) * | 1991-06-28 | 1995-01-17 | At & T Corp | デジタル制御回路 |
JPH11340810A (ja) * | 1998-05-25 | 1999-12-10 | Toshiba Corp | 半導体装置 |
JP2000151384A (ja) * | 1998-11-04 | 2000-05-30 | Agilent Technol Inc | デジタル制御出力ドライバ及びインピ―ダンス整合方法 |
JP2002111474A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | 半導体装置 |
JP2003298395A (ja) * | 2002-04-04 | 2003-10-17 | Mitsubishi Electric Corp | 差動終端抵抗調整回路 |
JP2004007617A (ja) * | 2002-05-22 | 2004-01-08 | Samsung Electronics Co Ltd | 半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8085061B2 (en) | 2006-08-29 | 2011-12-27 | Elpida Memory, Inc. | Output circuit of semiconductor device |
JP2009100340A (ja) * | 2007-10-18 | 2009-05-07 | Elpida Memory Inc | 半導体装置、およびドライバ制御方法 |
US7830285B2 (en) | 2008-07-10 | 2010-11-09 | Lantiq Deutschland Gmbh | Circuit with calibration circuit portion |
JP2013207360A (ja) * | 2012-03-27 | 2013-10-07 | Fujitsu Ltd | ドライバ回路及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI259477B (en) | 2006-08-01 |
KR100699828B1 (ko) | 2007-03-27 |
TW200612442A (en) | 2006-04-16 |
DE102005048575A1 (de) | 2006-04-20 |
US7295033B2 (en) | 2007-11-13 |
JP5572277B2 (ja) | 2014-08-13 |
US20060087339A1 (en) | 2006-04-27 |
KR20060032095A (ko) | 2006-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5572277B2 (ja) | インピーダンス調整回路とそれを備える集積回路及びそれを利用した出力ドライバのインピーダンス調整方法 | |
US7091761B2 (en) | Impedance controlled output driver | |
US7859296B2 (en) | Calibration circuit, on die termination device and semiconductor memory device using the same | |
US8553471B2 (en) | Data output buffer and memory device | |
JP3515025B2 (ja) | 半導体装置 | |
JP4169402B2 (ja) | デュアルゲートトランジスタデバイスを持つ定電流cmos出力ドライバ回路 | |
US7508232B2 (en) | Data output driver | |
US8120381B2 (en) | Impedance adjusting device | |
US7863927B2 (en) | Semiconductor device | |
US7564270B1 (en) | Differential output driver | |
US7952388B1 (en) | Semiconductor device | |
US7193431B2 (en) | Resistance compensation method, circuit having a resistance compensation function, and circuit resistance test method | |
US11335386B1 (en) | Calibration circuit and semiconductor device including the same | |
US10491216B2 (en) | Termination circuit, semiconductor device and operating method thereof | |
KR100568875B1 (ko) | 반도체 장치에서의 출력 드라이버 | |
KR20180023344A (ko) | 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템 | |
US11972833B2 (en) | Calibration circuit and semiconductor device including the same | |
US8638152B2 (en) | Signal transmission circuits | |
KR20070116363A (ko) | 반도체 메모리의 온 다이 터미네이션 장치 | |
JPH10327133A (ja) | 同時双方向伝送装置 | |
KR20100077642A (ko) | 온 다이 터미네이션 장치 및 제어방법, 그를 포함하는 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140416 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140603 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140630 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5572277 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |