JPH0715475A - デジタル制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 集積回路の製造上バラツキを最小にする為に
入出力端で、管理されたインピーダンス値を提供するこ
と。 【構成】 本発明のデジタル制御回路においては、集積
回路トランジスタのサイズをデジタル的に制御すること
を特徴とする。このデジタル制御トランジスタは、集積
回路の出力端末に接続される制御インピーダンスとして
機能する。ここでは、複数のトランジスタが制御信号に
より、イネーブルされ、このイネーブルされたトランジ
スタの集合は、従来のトランジスタに入力される入力信
号に応答する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、集積回路に関し、特に
集積回路の動作を促進するような素子の有効サイズの変
動を制御することに関する。

【０００２】

【従来の技術】集積回路の性能のばらつきはその製造プ
ロセスが所望の正確さでもって行われないことに起因す
る。実際、同一の半導体ウェハで異なる場所から形成さ
れるＩＣの間にさえばらつきがある。この特性のばらつ
きには遅延特性、スピード特性（周波数応答）、および
電力消費などがある。ＩＣの設計者はそのＩＣの設計に
あたって、この特性のばらつきを考慮に入れなければな
らない。従って、ＩＣの設計者はＩＣの特性の内で最悪
のものを想定して設計する必要がある。

【０００３】この個々のＩＣの特性のばらつきを小さく
できれば、歩留まりが向上することになる。バイポラＥ
ＣＬ技術では、集積回路内の熱放散の自己制御は可能で
あるが、ＭＯＳ集積回路においては、固有の異なる動作
モードのため、そのようなことは不可能である。このＭ
ＯＳ集積回路に対する唯一の解決方法は回路の製造後、
使用に合う集積回路を選択する以外にない。集積回路内
の周波数特性と電力消費に関連する問題は集積回路の入
力、出力端末に現れる特定インピーダンスに関連する。

【０００４】信号がＩＣ端末を出て、信号パスに沿っ
て、相当な距離を流れ、他のＩＣ端末に入ると、信号パ
スに沿ったインピーダンス不整合から信号反射が発生す
る。この信号反射はデジタルおよびアナログのいずれに
おいても重大な問題である。信号パスを特定インピーダ
ンスを有する伝送線とみなすと、この好ましくない信号
反射を除去するには、伝送ラインの特性インピーダンス
に等しい値を有するインピーダンスを有する送信、およ
び／または受信で終端させることである。

【０００５】

【発明が解決しようとする課題】高周波信号が相当な距
離を信号パスを通過できる集積回路を提供、使用とする
ものである。このためには、集積回路は入力、または出
力端で、特定のよく管理されたインピーダンス値を有す
る必要がある。このような終端インピーダンスに必要な
一般的要件は正の信号と負の信号の両方に対し、インピ
ーダンス値が等しいことである。この条件が比較的緩和
されたものとしては、単一極性の信号を送受信する場合
である。この例としては、集積回路がデジタルで、信号
を送る場合である。同じことが集積回路のパワーについ
ても言える。パワーが分配されるときには、出力インピ
ーダンスは伝送ラインの特性インピーダンスに等しくな
ければならない。伝送ラインが存在しない場合でさえ最
適なパワー伝送には、信号ソースの出力インピーダンス
は負荷インピーダンスに等しくなければならない。

【０００６】固体回路のＩＥＥＥジャーナル第２３巻第
２号のページ４５７〜４６４、１９８８年４月号の「自
己終端低電圧スウイングＣＭＯＳ出力ドライバ」と題す
る論文によれば、その出力端末が特定の管理出力インピ
ーダンスを有するデジタル信号を生成するＣＭＯＳ回路
が開示されている。この装置の出力バッファはＮ−チャ
ンネルのトランジスタのドレインに接続されたドレイン
を有するＰ−チャンネルトランジスタの直列接続からな
り、この二つのトランジスタのソースはその出力源に接
続される。この２個のトランジスタのドレインが接続さ
れる接合点は出力端末にも接続されている。各トランジ
スタのゲートは個別のプレドライブ回路により駆動さ
れ、このプレドライブ回路はそれぞれのトランジスタを
交互にイネーブルし、制御する。各プレドライブ回路は
各トランジスタのゲートソース電圧を特定のレベルにセ
ットし、このトランジスタがその端末に所定のインピー
ダンスを表すようにする。

【０００７】このプレドライブ回路は定電圧源と可変電
圧源との間に接続されたデジタルインバータである。こ
の各プレドライブ回路はデジタル入力信号に応答する。
一方のプレドライブ回路のデジタル信号は他方のプレド
ライブ回路のデジタル信号の論理反転したものである。

【０００８】上記の装置はいくつかの欠点がある。各プ
レドライブ回路は制御可能なアナログ電圧を必要とし、
この電圧のレベルは変化する動作条件下でも維持され、
この電圧を生成する回路は設計が難しく、たくさんの素
子を有し、電力を非常に消費する。また、ノイズも問題
である。

【０００９】

【課題を解決する手段】前記課題を解決する為に、本発
明のデジタル制御回路においては、集積回路トランジス
タのサイズをデジタル的に制御することを特徴とする。
このようなデジタル制御は、例えば、ＭＯＳトランジス
タを並列に接続することにより、達成される。ある種の
応用では、このデジタル制御トランジスタは、集積回路
の出力端末に接続される制御インピーダンスとして機能
する。ここでは、複数のトランジスタが制御信号によ
り、イネーブルされ、このイネーブルされたトランジス
タの集合は、従来のトランジスタに入力される入力信号
に応答する。別の応用においては、このデジタル制御ト
ランジスタは、集積回路の入力端末で制御インピーダン
スとして機能し、トランジスタをイネーブルし、それに
より、有効インピーダンスを決定する制御信号のみが採
用される。又、別の応用では、トランジスタのサイズの
デジタル制御は、有効トランジスタのスピード電力消費
を制御する為に採用される。このような制御は、集積回
路の製造上の変動を減らす為に行われる。或いは、この
ような制御は、全体の回路の動作特性のフィードバック
制御回路の部分として実行される。このようなフィード
バックの応用において、トランジスタのサイズを制御す
るデジタル信号は、回路の動作を評価することから得ら
れる。製造上のバラツキを制御する応用においては、ト
ランジスタのサイズを制御するデジタル信号は、基準要
素に関連する集積回路のパラメータを測定することから
得られる。

【００１０】

【実施例】図１において、出力端末１０はデジタル信号
を伝送ライン２００に伝送している。機能回路１００は
出力端末１０に関連し、他の端末（入力または出力）を
有する。同図において、機能回路１００は独立し、機能
回路１００と他の端末との関係は扱わないものとする。
出力端末１０に関連する機能回路１００の出力ドライブ
ステージはインピーダンス１１と１３とで表す。インピ
ーダンス１１の一端は接地電位に、他端はスイッチ１２
の一端に接続される。このスイッチ１２の他端は出力端
末１０に接続されている。同様にインピーダンス１３は
一定付加電位（ーＶ）とスイッチ１４の一端に接続され
ている。このスイッチ１４の他端は出力端末１０に接続
される。

【００１１】スイッチ１４はデジタル入力信号Ｓinによ
り制御され、スイッチ１２はその論理反転信号−Ｓinに
より制御される。スイッチ１４が閉、スイッチ１２が開
の場合、伝送ライン２００からの電流は一定付加電位に
流れ、この電流はインピーダンス１３を流れる。スイッ
チ１４が開、スイッチ１２が閉の時は、接地電位からの
電流は伝送ライン２００に流れ込み、この電流はインピ
ーダンス１１を流れる。理想的にはインピーダンス１１
と１３は等しい値を有し、伝送線の特性インピーダンス
に応答し、例えば、その値は５０オームである。

【００１２】インピーダンス１１と１３の値を等しくす
るために、あるいは、所定の値にするためには、以下の
ように行う。まず、ＭＯＳ集積回路内でインピーダンス
を形成するには、ターン−オンしているＭＯＳトランジ
スタを使用する。トランジスタがターン−オンする電圧
は、生成されるインピーダンス値の制御方法を提供し、
一方、トランジスタのサイズ（大きさ）は、形成される
インピーダンス値に対する別の制御方法を提供する。本
発明の原理は、インピーダンスの別の実現方法を提供す
るものであるが、本明細書では最も一般的なアプローチ
を開示する。次に、現在の設計技術では、同一の環境下
で同様の特性を示す集積回路ＭＯＳトランジスタを製造
することはできる。そのため、インピーダンス１１と１
３をほぼ同一の値に、あるいは、所定の比率に形成する
ことは難しいことではない。しかし、特定の値を有する
インピーダンス１１と１３を常に作り出すことは困難で
ある。このため、本発明では、インピーダンス１１と１
３の値は回路の動作の間、デジタル的に制御される。

【００１３】図２は図１のブロック図である。同図にお
いて、デジタルインピーダンス２０はＳinと負電圧源に
応答する。同様に、デジタルインピーダンス３０はーＳ
in（インバータ１５を介して）と接地電位（０Ｖ）に応
答する。デジタルインピーダンス２０と３０の出力２３
と３３は出力端末１０に入力される。前記のデジタル制
御方法を提供するために、デジタルインピーダンス２０
はデジタル制御信号バス２１に応答し、デジタルインピ
ーダンス３０はデジタル制御信号バス３１に応答する。

【００１４】図３はデジタルインピーダンス２０の詳細
実施例である。デジタルインピーダンス３０も実質的に
同一構成である。これは基本的にデジタルサイズのトラ
ンジスタである。ＭＯＳトランジスタ２４が出力２２と
２３との間に並列に配置されている。「インピーダンス
制御」の応用において、この構成は抵抗性パスの並列接
続を表す。トランジスタ２４の数は設計的事項である。
各トランジスタ２４はＮＡＮＤゲート２５により、ゲー
ト端子で制御される。ＮＡＮＤゲート２５は二つの入力
ゲートを有する。ＮＡＮＤゲート２５の一つの入力ゲー
トはデジタルインピーダンスブロックであるデジタルサ
イズのブロックの入力端末２６に接続される。ＮＡＮＤ
ゲート２５の残りの入力端子はデジタル制御信号バス２
１に接続される。

【００１５】図３のデジタルインピーダンス２０の考え
方は、トランジスタ２４は制御信号により完全にターン
−オンされ、それにより、低インピーダンス状態に置か
れる。充分な数のトランジスタ２４を低インピーダンス
状態に置くことによって、端末２２と２３との間の有効
低インピーダンス値は所望のレベルまで低下される。こ
れは、単にコンダックタンスの付加である。

【００１６】図３は抵抗の並列接続として図示されてい
るが、本発明の原理は、抵抗の直列接続、あるいは、抵
抗の直列接続および並列接続でもよい。この実施例で
は、トランジスタ２４はｐチャンネルではなく、ｎチャ
ンネルで、ＮＡＮＤゲート２５はＮＡＮＤゲートではな
く、ＡＮＤゲートでもよい。別の応用例では、ＮＡＮＤ
ゲート２５はＯＲ、ＮＯＲ、ＥＸＯＲゲートでも良い。

【００１７】図３の構成において、トランジスタ２４は
同一の大きさである。このような構成の場合、デジタル
制御信号バス２１によりイネーブル（導通）される各ト
ランジスタ２４は一定の増分量で、出力２２と２３との
間のコンダクタンスを増加させる。この構成により、出
力２２と２３との間のコンダクタンスに線形の階段状の
調整機能を提供できる。トランジスタ２４の大きさに対
する他のアプローチは、互いに関連するトランジスタ２
４のインピーダンスを２の累乗にすることである。すな
わち、第１の最小トランジスタがコンダクタンスＸを有
するとすると、第２のトランジスタは同じ長さで、倍の
幅となり、そのコンダクタンスは、２Ｘで、ｎ番目のト
ランジスタは２ⁿ倍の幅で、コンダクタンスは２ⁿＸであ
る。

【００１８】この２の累乗のアプローチは同一のサイズ
のトランジスタを採用するアプローチよりも平列パスの
数が少なくてすむ（この２進アプローチに対するｌｏｇ
Ｋ個のトランジスタ対同一インピーダンス値アプローチ
のＫ個のトランジスタの比である）。しかし、所定のト
ランジスタがイネーブルされた時に、前にイネーブルさ
れたすべてのトランジスタはデスエーブル（非導通）さ
れなければならないというタイミングの問題がある（例
えば、０１１１１１１１から１０００００００へのスイ
ッチングの場合）。

【００１９】トランジスタ２４の大きさを決定する別の
アプローチは、トランジスタ２４を複数のサブセットに
グループ分けすることである。二つのサブセットが用い
られる場合には、一つのサブセットのトランジスタが全
体のインピーダンスを粗く調節し、他のサブセットのト
ランジスタが最終的に全体のインピーダンスを微調整す
る。もちろん、複数ののサブセットは「相関」粗さ調整
機能を提供するよう用いられる。粗／微調整の実施例で
は、例えば、微調整用サブセットのトランジスタの全体
の幅は粗調整用サブセットの単一トランジスタの幅に等
しく、各サブセットには１６個のトランジスタが含まれ
る。

【００２０】図４はインピーダンス制御信号を生成する
回路を表す。特に、図２のデジタルインピーダンス２０
に対してインピーダンス制御信号２１を生成する回路で
ある。図４の回路は基本的にホイーストンブリッジであ
る。インピーダンス４１は対地電位端末とバランス端末
５１との間に接続され、インピーダンス４２は負電位端
末（ーＶ）とバランス端末５１との間に接続され、基準
インピーダンス４３は対地電位端末とバランス端末５２
との間に接続され、デジタルインピーダンス４４は負電
位端末（ーＶ）とバランス端末５２との間に接続され
る。インピーダンス４１と４２の値は適宜なものであ
る。しかし、その間では所定の比率を有する。デジタル
インピーダンス４４はホイーストンブリッジを粗くバラ
ンスさせるために制御するインピーダンスで、基準イン
ピーダンス４３は基準のインピーダンス値を有する。こ
のホイーストンブリッジをバランスさせるには、インピ
ーダンス４１と４２の比が重要なので、これらのインピ
ーダンスは集積回路の上で形成される。デジタルインピ
ーダンス４４は制御インピーダンスで、集積回路の上で
形成され、集積回路の製造品質をテストするものであ
る。基準インピーダンス４３は正確に形成されなければ
ならない唯一のインピーダンスである。もちろん、イン
ピーダンス４１と４２は集積回路の上で形成されなけれ
ばならないものではないが、それらが集積回路の上で形
成される場合には、互いに既知の比率と特性を有するよ
う注意深く製造する必要がある。この仕様条件を満足す
る構成は集積回路基板の上に高濃度で塗布されたポリシ
リコン層内に形成された抵抗を有することである。

【００２１】実際の構成においては、デジタルインピー
ダンス４４の基準インピーダンス４３に対する比がイン
ピーダンス４２のインピーダンス４１に対する比と等し
くない場合には、バランス端末５１と５２との間に電圧
差が発生する。この電圧差はコンパレータ５３により測
定される。このホイーストンブリッジをバランスさせる
目的は、この電圧をゼロにするためである。この目的は
コンバータ５４にクロック信号とコンパレータ５３の出
力を加えることによりクロック方式で実現できる。この
クロック信号はオーシレータ５５から生成される。

【００２２】コンバータ５４はデジタル信号のセットを
生成し、この信号はデジタルインピーダンス４４のイン
ピーダンス制御バスに入力される。デジタルインピーダ
ンス４４の抵抗性パスの並列構成が同一サイズのトラン
ジスタを有する場合には、コンバータ５４は双方向シフ
トレジスターでもって実現される。この双方向シフトレ
ジスターは、レフト−シフト入力は論理レベル１を、ラ
イト−シフト入力は論理レベル０を提供する。コンパレ
ータ５３の出力は、このシフトレジスターが右にシフト
すべきか、左にシフトすべきかを決定する。コンパレー
タ５３の出力がバランス端末５２の電圧がバランス端末
５１の電圧以下であることを指示した場合には、ゼロを
シフトレジスターに入力する必要がある。

【００出力２３】デジタルインピーダンス４４の抵抗性
パスの並列構成が、上記の２進法により構成されたトラ
ンジスタを有する場合には、コンバータ５４はアップ／
ダウンカウンターにより実現され、このカウンターはク
ロック信号により前進し、カウンターのアップ／ダウン
制御はコンパレータ５３に応答する。コンパレータ５３
の出力がバランス端末５２の電圧はバランス端末５１の
電圧よりも低いことを指示する場合は、このカウンター
のカウントを減少させ、その結果、アップ／ダウン制御
はカウント−ダウンのセットになる。

【００２４】デジタルインピーダンス４４の抵抗性パス
の並列構成が、粗／微制御構成によるトランジスタのサ
ブセットを有する場合は、コンバータ５４は若干複雑に
なる。この場合、コンバータ５４は上記の２進アップ／
ダウンカウンターとこのアップ／ダウンカウンターに応
答する複数のサブコンバータにより実現される。このサ
ブコンバータは２進数を１の等価数に変換する。二つの
サブセットがあり、小さいトランジスタのサブセット
が、大きなトランジスタのサブセットの単一のトランジ
スタの幅に１６個のトランジスタの全部の合計幅が等し
い場合は、第１のサブコンバータはアップ／ダウンカウ
ンターの４個の下位ビットに接続され、第２のサブコン
バータはアップ／ダウンカウンターの高次ビットに接続
される。

【００２５】上述したように、図４のホイーストンブリ
ッジはデジタルインピーダンス４４の上で動作し、この
デジタルインピーダンス４４は集積回路の特性のみを評
価する。特に、デジタルインピーダンス４４は公称値か
ら集積回路特性の変化を評価する。この評価値はコンバ
ータ５４により生成される制御信号に反映される。デジ
タルインピーダンス２０がデジタルインピーダンス４４
の構成と互換性があるように構成されると、デジタルイ
ンピーダンス４４に入力される制御信号はデジタルイン
ピーダンス２０に直接入力されうる。例えば、デジタル
インピーダンス４４内の並列抵抗性パスが全て同一のイ
ンピーダンス値の場合は、デジタルインピーダンス２０
内の並列抵抗性パスも同じく同一のインピーダンス値
で、その結果、コンバータ５４により生成される制御信
号は直接デジタル制御信号バス２１に入力される。デジ
タルインピーダンス２０の抵抗性パスの抵抗値は、デジ
タルインピーダンス４４の抵抗性パスの抵抗値と同一で
ある必要はない。しかし、それらが同一でない場合に
は、デジタルインピーダンス２０の有効インピーダンス
はデジタルインピーダンス４４の有効インピーダンスと
は異なり、しかし、それらの値の比は一定に保持される
必要がある。実際には、異なる抵抗構成法はデジタルイ
ンピーダンス４４よりもデジタルインピーダンス２０内
にある（例えば、一方は２進値法で、他方は等インピー
ダンス値法である）。しかし、そのような場合には、デ
ジタルインピーダンス２０の制御信号は異なる系に対応
するよう適当に変換されなければならない。そのような
変換はコンバータ５４とデジタル制御信号バス２１との
間に挿入される個別の変換器（図示せず）により実現さ
れる。上記のサブコンバータはこのような変換器であ
る。

【００２６】コンパレータ５３にかかる差動電圧が最小
になると、図４の回路の動作は発信し、コンパレータ５
３の出力は、論理レベル１と論理レベル０との間で規則
正しく変化する。この発信は実際問題ではないが、この
発信信号がデジタルインピーダンス２０に対する制御信
号へ到達するのを阻止することが重要である。このよう
に阻止することの利点は、デジタル情報をデジタルイン
ピーダンス２０に伝送する信号線は後続のクロック期
間、別のレベルに低下されるべきであるレベルに連続的
に上昇してはらならないからである。これはパワーを保
持し、スイッチングにより導入される不必要なノイズの
注入を阻止する。図４において、この阻止は、ディテク
タ５６とレジスター５７により実行される。ディテクタ
５６はコンパレータ５３に接続され、コンパレータ５３
の論理出力の１と０（すなわち、１と０対の選択）のシ
ーケンスが現れるのを検知するセットである。このシー
ケンスを検知すると、ディテクタ５６はデスエーブル信
号を生成し、それをレジスター５７に入力する。レジス
ター５７はコンバータ５４の出力に接続され、コンバー
タ５４の出力の各変化は、デスエーブル信号がレジスタ
ー５７の出力を凍結するまでレジスター５７の出力に反
映する。レジスター５７の出力はコンパレータ５３が１
と０のシーケンスを出力し続ける限り、凍結されてい
る。

【００２７】図４において、レジスター５７の出力は図
３のデジタル制御信号バス２１に入力されるデジタル信
号である。実際には、レジスター５７はその状態をまれ
にしか変えないので、図４のホイーストンブリッジと図
３のＮＡＮＤゲートとの間のデータ速度は非常に低い。
信号線を生成するのが非常に高価である場合（例えば、
信号線が基板の大部分を占める場合）、図４のブリッジ
から図３のＮＡＮＤゲートへの情報は直列的に転送され
る。これは、コンバータ５４のシフト−ライト／シフト
−レフト信号を図３への回路（コンバータ５４と同様な
コンバータが含まれる）に直接送ることにより実現され
る。

【００２８】デジタルインピーダンス２０に入力される
制御信号は、デジタルインピーダンス３０に入力される
制御信号とは異なる場合が多い。これはデジタルインピ
ーダンス２０のトランジスタはデジタルインピーダンス
３０のトランジスタにはないバックゲートバイアス効果
があるからである。

【００２９】図５はデジタルインピーダンス３０に対す
る制御信号３１を生成する回路を表す。この回路は図４
と実質に同一であるが、図４では基準インピーダンス４
３が採用され、図５ではデジタルインピーダンス４５が
用いられる点で異なる。デジタルインピーダンス４５と
図４のデジタルインピーダンス４４と同一であり、デジ
タルインピーダンス４５はデジタルインピーダンス４４
により（レジスター５７を介して）制御される。図５に
おいては、デジタルインピーダンス４６が制御され、調
整されるインピーダンスである。

【００３０】上記したように、図４と図５の回路で生成
されるデジタル制御信号により駆動されるインピーダン
スの正確さは、ａ）インピーダンス４１と４２との比の
正確さと、ｂ）基準インピーダンス４３の絶対インピー
ダンス値の正確さに関係する。絶対値的な意味におい
て、正確でなければならない要素は基準インピーダンス
４３だけであるので、図１−５に含まれる他の要素のす
べては集積回路基板内に機能回路１００とともに形成さ
れうる。基準インピーダンス４３に関しては、基板の上
に正確なインピーダンス値を形成する技術が開発される
までは、基準インピーダンス４３がＩＣチップ要素とは
別の形で実現される。もちろん、ある条件下では、正確
な抵抗はレーザトリミング、リンクのレーザ／電気的切
断でシリコン上で形成される。

【００３１】同一、あるいは、目的に応じた特性を有す
るよう大きな回路に対しては、唯一の基準インピーダン
ス４３が必要である。同一のインピーダンスが必要とさ
れ、これらのインピーダンスがデジタルインピーダンス
２０が受けるのと同一の変化を受ける場合には、デジタ
ルインピーダンス２０へ入力される制御信号は、出力端
末と負固定ポテンシャルとの間に接続されるすべてのイ
ンピーダンスに入力され、デジタルインピーダンス３０
に入力される制御信号は、出力端末と接地電位との間に
接続されるすべてのインピーダンスに入力される。デジ
タルインピーダンス２０のインピーダンス値と他のイン
ピーダンスの値との間に一定の関係がある場合には、変
換回路をデジタルインピーダンス２０とこれら異なるイ
ンピーダンスの制御端末との間に挿入する。このことは
図６には示され、図６では制御信号生成器１１０は、デ
ジタル信号を機能回路１００のデジタル制御インピーダ
ンス１０３とデジタル制御インピーダンス１０５に転送
し、トランスレータ１０２がこれらの信号を変換し、そ
れを機能回路１００の他の制御インピーダンス（例え
ば、デジタル制御インピーダンス１０４）に転送する。
基準源１２０は機能回路１００とは独立している。トラ
ンスレータ１０２はプログラム制御のもとでは調整可能
であり、図７では、トランスレータ１０６−１０９、１
１１で示されている。

【００３２】図３において、デジタルインピーダンス２
０は入力信号（端末２６）により制御されるインピーダ
ンスを形成する。入力端末２６の制御信号は適切な入力
信号が与えられると、インピーダンスをイネーブルし、
それ以外はデスエーブルする。これにより、図１のスイ
ッチ動作を行い、デジタルインピーダンス２０のデジタ
ル制御信号の機能をサーブする。デジタルインピーダン
ス２０は単なるインピーダンスではなく、制御インピー
ダンス信号伝送要素である。端末が情報を受信するのに
使用される場合には、そのようなスイッチ動作は端末の
インピーダンスには必要ないものである。所定値の固定
入力インピーダンスがあればよい。このことは図３のＮ
ＡＮＤゲート２５をデジタル制御信号バス２１の制御信
号に応答するインバータでもって置換することにより達
成される。あるいは、デジタルインピーダンスが入力終
端インピーダンスの機能をサーブするようなある種の応
用においては、このインピーダンスは入力端末２６にお
ける信号によりデスエーブルされうる。

【００３３】ある場合には、入力端末に入力される信号
は単一方向性、すなわち、電流は常に端末を介して、例
えば、端末を介して一方向に流れる。この電流は大きな
値と小さな値の間で変わり、しかし、単一方向性であ
る。信号源がエミッタ接続された論理デバイス（ＥＣ
Ｌ）の場合、このような条件が存在する。ある条件にお
いては、図２に示すように、二つのデジタルインピーダ
ンスを具備する必要がない。一つで充分である。

【００３４】端末において、パワーが一方向に分配され
るような応用においては、他の方向に同一のインピーダ
ンスを具備する必要はない。例えば、レーザダイオード
を駆動する集積回路はパワーを論理レベル１の場合のみ
ダイオードに伝播する。この場合、図２のデジタルイン
ピーダンスの一つだけが必要である。

【００３５】上記の説明は、主に回路の端末におけるイ
ンピーダンスの値を制御する問題について述べたが、集
積回路においては、正確なインピーダンス値を得ること
は非常に重要である。しかし、本発明は集積回路内で他
の要素を製造する際のばらつぎを制御する、および、そ
のような回路の動作特性を正確に制御する場合に適用さ
れる。例えば、ＭＯＳトランジスタを前記のトランジス
タとして使用する場合の特性の制御である。

【００３６】集積回路が設計されると、回路の製造の前
にその設計を解析し、回路の部分を特定し、特定の要
素、すなわち、トランジスタ動作を解析する。一般的
に、設計者の興味あるパラメーターは、回路のスピー
ド、回路を介しての信号の遅延、回路の電力消費であ
る。回路内において、クリテカルな素子を特定すると、
設計者はその設計をすべてのクリテカルなトランジスタ
をデジタル的に変更し得る等価物（図３）でもって置換
する。かくして、トランジスタを製造するに際し、期待
したものと異なるトランジスタが生成される場合には、
その製造過程において、デジタル的な等価物でもって調
整する。トランジスタの有効サイズを減少すると、スピ
ードが落ち、インピーダンスが増加し、その電力消費が
減少する。

【００３７】機能回路１００のクリテカルなトランジス
タに影響する能力は図１に示され、機能回路１００はデ
ジタルインピーダンス２０、または、デジタルインピー
ダンス３０と同一で、機能回路１００の位置に依存す
る。この能力は機能回路１００内に出力端末１０１を正
確に配置することは回路そのものに依存し、本発明の一
部を構成しないために単なる例示である。

【００３８】上記の説明は、端末インピーダンスを制御
するため、あるいは、集積回路の機能回路内の素子の製
造上の変化を保証するために、トランジスタの有効なサ
イズを制御することについて上記の説明はなされたもの
である。これは、基準インピーダンス４３とＩＣサンプ
リングデジタルインピーダンス４４を有するホイースト
ンブリッジにより達成される。このブリッジの構成はト
ランジスタの有効サイズを制御する信号を生成する。し
かし、デジタルサイズとトランジスタの有効サイズの制
御は基準からの集積回路の変位を測定するのに限定され
るものではない。トランジスタの有効サイズは、機能回
路そのもの機能の有効性の測定からも制御される。これ
は従来のフィードバック、あるいは、フィードフォワー
ドモードにより、トランジスタのデジタルサイズ制御を
利用している。

【００３９】図８は、集積回路で構成される基準源１２
０が端末１２２のレーザーダイオード１２１に接続され
る構成を示している。レーザーダイオード１２１の光出
力はファイバ１２３に接合され、遠端で光ディテクタ１
２４に入力される。光ディテクタ１２４の電子出力はピ
ーク検知手段１２５に入力され、このピーク検知手段１
２５は受信信号ピークを所定のしきい値と比較する。図
４のコンバータ５４とは異なる回路では、受信したピー
ク信号が所望のピーク信号、すなわち、所定のしきい値
により特定される値に如何に近いかを表すデジタル信号
が生成される。このデジタル信号はパス１２６を介して
集積回路１２０に転送され、そこで、適当にバッファさ
れ、デジタル制御駆動回路１２７に入力される。このデ
ジタル制御駆動回路１２７はレーザーダイオード１２１
を端末１２２を介して駆動し、レーザーダイオード１２
１に注入されるパワーの量に影響する。

【００４０】

【発明の効果】以上述べた如く、本発明の制御回路によ
れば、

【図面の簡単な説明】

【図１】出力駆動回路のブロック図である。

【図２】図１の部分拡大ブロック図で、出力駆動要素に
接続する信号を表す図である。

【図３】図２の二重のブロック図である。

【図４】二重を制御する回路図である。

【図５】図２の三重を制御する回路図である。

【図６】回路要素の異なるセットがデジタル制御信号に
より制御される状態を表す図である。

【図７】異なる回路要素の異なる制御信号がプロセッサ
制御により制御されている状態を表す図である。

【図８】デジタルサイズとトランジスタが機能フィート
バックを介して制御されている状態を表す図である。

【符号の説明】

１０ 出力端末 １１ インピーダンス １２ スイッチ １３ インピーダンス １４ スイッチ １５ インバータ ２０ デジタルインピーダンス ２１ デジタル制御信号バス ２３ 出力 ２４ ＭＯＳトランジスタ ２５ ＮＡＮＤゲート ２６ 入力端末 ３０ デジタルインピーダンス ３１ デジタル制御信号バス ３３ 出力 ４１ インピーダンス ４２ インピーダンス ４３ 基準インピーダンス ４４ デジタルインピーダンス ４５ デジタルインピーダンス ４６ デジタルインピーダンス ５１ バランス端末 ５２ バランス端末 ５３ コンパレータ ５４ コンバータ ５５ オーシレータ ５６ ディテクタ ５７ レジスター １００ 機能回路 １０２ トランスレータ １０３ デジタル制御インピーダンス １０４ デジタル制御インピーダンス １０５ デジタル制御インピーダンス １０６ トランスレータ １０７ トランスレータ １０８ トランスレータ １０９ トランスレータ １１０ 制御信号生成器 １２０ 基準源（集積回路） １２１ レーザーダイオード １２２ 端末 １２３ ファイバ １２４ 光ディテクタ １２５ ピーク検知手段 １２６ パス １２７ デジタル制御駆動回路 ２００ 伝送ライン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 タデュー ジョン ガバラ アメリカ合衆国 18078 ペンシルヴァニ ア シュネックスヴィル、ペンヒル ドラ イヴ 11 (72)発明者 スコット キャロル ナウアー アメリカ合衆国 07092 ニュージャージ ー マウンテンサイド、サミットレーン 1081

Claims (10)

【特許請求の範囲】
1. 【請求項１】 出力端末に接続される出力信号を生成す
   るデジタル制御回路において、 一定の電気的特性を有する基準源と、 前記出力信号と前記出力端末との間に挿入される出力イ
   ンピーダンス回路と、前記基準源に応答して、前記出力
   端末に出力インピーダンスを設定するインピーダンス制
   御回路とを有することを特徴とするデジタル制御回路。
2. 【請求項２】 一対の端末と、前記一対の端末の間の電
   気的特性を変化させるデジタル信号ポートとを有し、集
   積回路上に形成されたデジタル制御モジュールと、 前記回路の第１ポートと第２ポートとの間に接続される
   基準源と、 前記回路の第２ポートと第３端末との間に接続されるデ
   ジタル制御基準モジュールと、 前記回路の第１ポートとバランス端末の間に接続される
   第１要素と、 前記回路の前記第３端末とバランス端末との間に接続さ
   れた第２要素と、 前記バランス端末と前記第２ポートとの間に接続され
   て、前記デジタル制御基準モジュールを制御するデジタ
   ル信号を生成し、前記デジタル信号ポートに入力される
   デジタル信号を生成するコンパレータモジュールとから
   なり、 前記デジタル制御基準モジュールは、前記集積回路上に
   形成され、前記基準源は、前記集積回路の上には形成さ
   れないことを特徴とするデジタル制御回路。
3. 【請求項３】 前記基準源は、インピーダンス素子であ
   ることを特徴とする請求項２の回路。
4. 【請求項４】 前記コンパレータモジュールは、 前記バランス端末と前記第２ポートとの間に接続された
   コンパレータと、 クロックパルス生成手段と、 前記コンパレータと前記クロックパルス生成手段とに応
   答し、前記デジタル制御基準モジュールを制御するため
   の前記制御信号を生成するコンバータとを含むことを特
   徴とする請求項２の回路。
5. 【請求項５】 前記コンパレータに応答し、前記コンパ
   レータにより生成される所定の信号シーケンスを検知す
   るシーケンスディテクタと、 前記コンバータと前記シーケンスディテクタとに応答
   し、前記デジタル信号を生成するレジスターとを含むこ
   とを特徴とする請求項４の回路。
6. 【請求項６】 デジタル制御信号に応答して、前記パワ
   ー消失要素のパワー消失特性を、１レベルの変化は公称
   パワー消失特性の１／４以下の変化を形成させる増分ス
   テップでもって、修正する手段を有する集積回路基板上
   に形成されたパワー消失要素と、 前記回路の第１ポートと第端末との間に接続されるデジ
   タル制御基準モジュールと、 前記回路の第２ポートとバランス端末の間に接続された
   第１要素と、 前記回路の前記第端末とバランス端末との間に接続され
   た第２要素と、 前記回路の第１ポートと第２ポートとの間に接続される
   基準源と前記バランス端末と前記第２ポートとの間に接
   続されて、前記デジタル制御基準モジュールを制御する
   デジタル信号を生成し、前記要素のパワー消失特性を変
   化させる手段に入力されるデジタル信号を生成するコン
   パレータモジュールとからなり、 前記デジタル制御基準モジュールは、前記集積回路上に
   形成され、 前記基準源は、前記集積回路の上には形成されないこと
   を特徴とするデジタル制御回路。
7. 【請求項７】 前記基準源は、インピーダンス素子であ
   ることを特徴とする請求項６の回路。
8. 【請求項８】 集積回路上に形成され、デジタルインピ
   ーダンス制御信号に応答して、端末と内点との間で信号
   を送受信し、前記インピーダンス制御信号により決定さ
   れるインピーダンスを前記端末に生成する端末インピー
   ダンスモジュールと、 第１固定ポテンシャル端子に接続されるリードと、第１
   バランス端末に接続されるリードとを有する第１ブリッ
   ジインピーダンスと、 第２固定ポテンシャルの端末に接続されるリードと、前
   記第１バランス端末に接続されるリードとを有する第２
   ブリッジインピーダンスと、 第２固定ポテンシャルの前記端末に接続されるリード
   と、第２バランス端末に接続されるリードとを有する切
   り替え可能インピーダンスモジュールと、 第１固定ポテンシャルと第２バランス端末との間に接続
   された基準インピーダンスと、 前記第１バランス端末と前記第２バランス端末との間の
   ポテンシャル差を測定し、前記差を指示する制御信号を
   生成するコンパレータとからなり、 前記制御信号は、前記ポテンシャル差を最小にするよう
   切り替え可能インピーダンスモジュールを制御するため
   に、前記切り替え可能インピーダンスモジュールに入力
   され、 前記制御信号に応答して前記デジタルインピーダンス制
   御信号を生成する手段と、 からなり前記デジタル制御基準モジュールは、前記集積
   回路上に形成され、 前記基準源は、前記集積回路の上には形成されないこと
   を特徴とするデジタル制御回路。
9. 【請求項９】 駆動制御信号に応答し、その出力端末に
   接続されるトランジスタの並列相互接続を有するデジタ
   ル制御信号駆動モジュールと、 前記駆動信号モジュールからの出力信号に応答する信号
   利用手段と、 前記信号駆動モジュールから受信された信号のレベルを
   決定し、デジタル駆動信号を生成する手段と、 前記デジタル駆動信号から、前記駆動制御信号を生成す
   る手段と、 からなることを特徴とするデジタル制御回路。
10. 【請求項１０】 出力端末に接続されるトランジスタの
    並列相互接続を有するデジタル制御信号駆動モジュール
    と、 前記端末に接続される光放射素子と、 前記光放射素子からの光にその一端が結合される光ファ
    イバと、 他端の光ファイバからの光に接続される光検知器と、 前記光検知器に応答し、デジタル制御信号を生成する信
    号変換手段と、 前記光検知器の出力点に有効論理レベルを維持するた
    め、前記デジタル制御信号を前記信号駆動モジュールに
    入力する手段とからなることを特徴とするデジタル制御
    回路。