JP4169402B2 - デュアルゲートトランジスタデバイスを持つ定電流ｃｍｏｓ出力ドライバ回路 - Google Patents
デュアルゲートトランジスタデバイスを持つ定電流ｃｍｏｓ出力ドライバ回路 Download PDFInfo
- Publication number
- JP4169402B2 JP4169402B2 JP27368098A JP27368098A JP4169402B2 JP 4169402 B2 JP4169402 B2 JP 4169402B2 JP 27368098 A JP27368098 A JP 27368098A JP 27368098 A JP27368098 A JP 27368098A JP 4169402 B2 JP4169402 B2 JP 4169402B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- drain
- source
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体デバイス間のデータ伝送に、そしてより特定すれば、定電流用途のためのドレイン電流制御されたＣＭＯＳ出力ドライバ回路に関する。
【０００２】
【従来の技術】
高い周波数でのデータ伝送用途においては、信号反射を避けるため、標準的には伝送ラインおよび終端抵抗器を用いてデータ伝送が行われている。信号反射は入力／出力信号に歪みおよび／またはリンギングを生じさせることがある。特に、終端抵抗器は、伝送ラインの端末のいずれかに、または終端および始端の両方に設けられる。そのような単数または複数の終端抵抗器の値は固定されていないが、標準的な値は５０、６０、７５または１００オームである。そのような単数または複数の終端抵抗器はスタブシリーズターミネーテッドロジック（ＳＳＴＬ）ＥＩＡ／ＪＥＤＥＣ標準に説明されているように、グランドに、デバイス電源に、または外部的に設けられた基準電圧に接続される。
【０００３】
たとえば、図１はチップＡ内に設けられた、そして出力バッファとして考慮される１つのオフチップドライバ（ＯＣＤ）回路を描いている。ＯＣＤの標準的な用途は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスのような半導体メモリデバイスから他のデバイス（レシーバ）への出力データビットを駆動することである。そのようなＯＣＤは標準的に、データ伝送システムの適切な動作を確実にするため、データビットを受け取るデバイスの入力段においてスイングする特定の電圧が与えられるべきである。そのような特定の電圧スイングを確実にするため、制御可能な電流ソース（ｐチャンネルトランジスタ）および電流シンク（ｎチャンネルトランジスタ）を設けることはＯＣＤにとって好都合である。そのような場合においては、制御された電流は終端抵抗器ＲＴの両端に電圧降下を生じさせ、これが入力回路（レシーバ／チップＢ）の入力電圧ＶＩＮとして用いられる。
【０００４】
出力電流制御されたドライバ回路を開発する試みが行われてきた。たとえば、１９９６年２月２７日出願の（デス・ロジエルズ他による）米国特許第５，４９５，１８４号は、高速低電力ＣＭＯＳポジティブシフトＥＣＬ Ｉ／Ｏトランスミッタを開示している。このトランスミッタは、４つのＣＭＯＳトランジスタのトーテムポール構造を含んでいる。上部２つのＣＭＯＳトランジスタは、ＰＭＯＳデバイスであり、そして下部の２つのトランジスタは、ＮＭＯＳデバイスである。上部および下部トランジスタは、ソース電圧電源ＶＳＳか、またはドレイン電圧電源のいずれかから、抵抗性終端負荷Ｒｔに流れる電流を交互的にターンオンおよびオフする出力電流スイッチとして機能する。中間の２つのデバイスは、ＤＣ電圧基準に接続されている。このＤＣ電圧は、精密電流ソースを用いて負荷に供給される、そして精密電流シンクを用いて負荷から失われる電流の精密な量を制御する。精密電流ソースおよび電流シンクのための基準電圧は、バンドギャップ基準源によって制御される抵抗ラダーおよび電流ソースとして知られる負フィードバック回路を用いる。デス・ロジエルズ他のトランスミッタにおける配置は、ＥＣＬレベルのオンチップ基準を可能とし、そしてプロセス、電圧および温度における変化に関わりなく、基準電圧および電流の制御を可能とする。内部ＥＣＬ基準レベル信号ＶＯＬおよびＶＯＨは出力レベルを制御するのに用いられる。オペアンプは、それぞれのトランジスタを駆動し、電流ソースおよびシンクトランジスタのドレインにおける電圧をＥＣＬ基準入力ＶＯＨおよびＶＯＬに等しくさせる。これらの制御電圧は、レプリカ段を通精密な電流を発生させ、そしてまた出力段にも加えられる。基準制御回路における全てのデバイスは、ＤＣ電力消費を節減するよう定められる。しかし、デス・ロジエルズ他のトランスミッタによって発生されるＤＣ電圧基準は、負荷に供給される、そして負荷から失われる電流を制御するものであり、抵抗性終端負荷Ｒｔに結合された外部基準電圧を考慮していないという不都合がある。結果としてデス・ロジエルズ他による出力ドライバは、種々のデータ伝送標準に適応する上で厳しく制限される。
【０００５】
【発明が解決しようとする課題】
抵抗性終端負荷に結合された外部基準電圧変動を考慮した、定電流用途のためのドレイン電流制御されたＣＭＯＳ出力ドライバ回路を提供することが望まれている。
【０００６】
【課題を解決するための手段】
本発明の課題は、１つのソーストランジスタおよび１つのドレイントランジスタを含む１つのデュアルゲートｐＦＥＴデバイスを含み、
各トランジスタはそれぞれゲート端子、ソース端子およびドレイン端子とを有し、
ソーストランジスタのソース端子は電源Ｖに動作的に結合し、
ソーストランジスタのドレイン端子はドレイントランジスタのソース端子に動作的に結合し、
ドレイントランジスタのドレイン端子は出力ドライバ回路の出力端子に動作的に結合し、
１つのソーストランジスタおよび１つのドレイントランジスタを含む１つのデュアルゲートｎＦＥＴデバイスを含み、
各トランジスタはそれぞれゲート端子、ソース端子およびドレイン端子とを有し、
ソーストランジスタのソース端子はグランド電位に動作的に結合し、
ソーストランジスタのドレイン端子はドレイントランジスタのソース端子に動作的に結合し、
ドレイントランジスタのドレイン端子は出力ドライバ回路の出力端子に動作的に結合し、
デュアルゲートｐＦＥＴデバイスのソーストランジスタのゲート端子に動作的に結合し、電源ＶからデュアルゲートｐＦＥＴデバイスのソーストランジスタを通って流れる電流をターンオンおよびオフさせる第１スイッチと、
デュアルゲートｎＦＥＴデバイスのソーストランジスタのゲート端子に動作的に結合し、デュアルゲートｎＦＥＴデバイスのソーストランジスタを通ってグランド電位に流れる電流をターンオンおよびオフさせる第２スイッチとを含み、
第１出力端子および第２出力端子を持つバイアス発生器を含み、
第１出力端子はデュアルゲートｐＦＥＴデバイスのドレイントランジスタのゲート端子に動作的に結合して、ドレイントランジスタに第１バイアス電圧を提供し、
第１バイアス電圧は抵抗性終端負荷と関連した基準電圧の関数であり、デュアルゲートｐＦＥＴデバイスのドレイントランジスタによって抵抗性終端負荷に提供される電流の量を実質的に制御し、
第２出力端子はデュアルゲートｎＦＥＴデバイスのドレイントランジスタのゲート端子に動作的に結合して、ドレイントランジスタに第２バイアス電圧を提供し、
第２バイアス電圧は抵抗性終端負荷と関連した基準電圧の関数であり、抵抗性終端負荷によってデュアルゲートｎＦＥＴデバイスのドレイントランジスタに提供される電流の量を実質的に制御するように構成して解決される。
【０００７】
【発明の実施の形態】
本発明の１つの特色においては、抵抗性終端負荷に動作的に結合された１つの出力端子を持つ１つの出力ドライブ回路は、１つのデュアルゲートｐＦＥＴデバイスと、１つのデュアルゲートｎＦＥＴデバイスと、第１スイッチング装置と、第２スイッチング装置と、バイアス発生用装置とを含んでいる。デュアルゲートｐＦＥＴデバイスは、１つのソーストランジスタおよび１つのドレイントランジスタを含み、各トランジスタはそれぞれ１つのゲート端子、１つのソース端子および１つのドレイン端子を有している。ソーストランジスタのソース端子は、電圧源Ｖに動作的に結合し、ソーストランジスタのドレイン端子は、ドレイントランジスタのソース端子に動作的に結合し、ドレイントランジスタのドレイン端子は出力ドライブ回路の出力端子に動作的に結合している。デュアルゲートｎＦＥＴデバイスは、１つのソーストランジスタおよび１つのドレイントランジスタを含んでおり、各トランジスタはそれぞれ１つのゲート端子、１つのソース端子および１つのドレイン端子を有している。ソーストランジスタのソース端子はグランド電位に動作的に結合し、ソーストランジスタのドレイン端子はドレイントランジスタのソース端子に動作的に結合し、ドレイントランジスタのドレイン端子は出力ドライバ回路の出力端子に動作的に結合している。第１スイッチング装置は、デュアルゲートｐＦＥＴデバイスのソーストランジスタのゲート端子に動作的に結合されて、電圧源ＶからデュアルゲートｐＦＥＴデバイスのソーストランジスタを通って流れる電流をターンオンおよびオフさせる。第２スイッチング装置は、デュアルゲートｎＦＥＴデバイスのソーストランジスタのゲート端子に動作的に結合されて、デュアルゲートｎＦＥＴデバイスのソーストランジスタを通してグランド電位に流れる電流をターンオンおよびターンオフさせる。バイアス発生用装置は、デュアルゲートｐＦＥＴデバイスのドレイントランジスタのゲート端子に動作的に結合されている第１出力端子を有し、そしてドレイントランジスタに第１バイアス電圧を提供する。第１バイアス電圧は抵抗性終端負荷に関連した基準電圧の関数であり、そしてデュアルゲートｐＦＥＴデバイスのドレイントランジスタによって抵抗性終端負荷に供給される電流の量を実質的に制御する。バイアス発生装置はまた、デュアルゲートｎＦＥＴデバイスのドレイントランジスタのゲート端子に動作的に結合した第２出力端子を有しており、ドレイントランジスタに第２バイアス電圧を提供する。第２バイアス電圧は抵抗性終端負荷に関連した基準電圧の関数であり、そして抵抗性終端負荷によってデュアルゲートｎＦＥＴデバイスのドレイントランジスタに提供される電流の量を実質的に制御する。
【０００８】
本発明の別の特色においては、抵抗性終端負荷に動作的に結合された１つの出力端子を持つ１つの出力ドライバ回路が、１つのデュアルゲートｐＦＥＴデバイスと、１つのデュアルゲートｎＦＥＴデバイスと、第１スイッチング装置と、第２スイッチング装置と、そしてバイアス発生装置とを含んでいる。デュアルゲートｐＦＥＴデバイスは、１つのソーストランジスタと１つのドレイントランジスタとを含み、各トランジスタはそれぞれ１つのゲート端子、１つのソース端子および１つのドレイン端子を有している。ソーストランジスタのソース端子は、電圧源Ｖに動作的に結合し、ソーストランジスタのドレイン端子はドレイントランジスタのソース端子に動作的に結合し、ドレイントランジスタのドレイン端子は出力ドライバ回路の出力端子に動作的に結合している。デュアルゲートｎＦＥＴデバイスは１つのソーストランジスタと、１つのドレイントランジスタを含み、各トランジスタはそれぞれ１つのゲート端子、１つのソース端子および１つのドレイン端子を有している。ソーストランジスタのソース端子はグランド電位に動作的に結合し、ソーストランジスタのドレイン端子はドレイントランジスタのソース端子に動作的に結合し、ドレイントランジスタのドレイン端子は出力ドライバ回路の出力端子に動作的に結合している。第１スイッチング装置はデュアルゲートｐＦＥＴデバイスのドレイントランジスタのゲート端子に動作的に結合して、デュアルゲートｐＦＥＴデバイスのソーストランジスタから流れる電流をターンオンおよびオフさせる。第２スイッチング装置は、デュアルゲートｎＦＥＴデバイスのドレイントランジスタのゲート端子に動作的に結合して、デュアルゲートｎＦＥＴデバイスのソーストランジスタに流れる電流をターンオンおよびオフさせる。バイアス発生装置は、デュアルゲートｐＦＥＴデバイスのソーストランジスタのゲート端子に動作的に結合している第１出力端子を有し、そしてソーストランジスタに第１バイアス電圧を提供する。第１バイアス電圧は、抵抗性終端負荷に関連する基準電圧の関数であり、そしてデュアルゲートｐＦＥＴデバイスのドレイントランジスタを通して抵抗性終端負荷に提供される電流の量を実質的に制御する。バイアス発生装置はまた、デュアルゲートｎＦＥＴデバイスのソーストランジスタのゲート端子に動作的に結合している第２出力端子を有し、そしてソーストランジスタに第２バイアス電圧を提供する。第２バイアス電圧は抵抗性終端負荷に関連する基準電圧の関数であり、そして抵抗性終端負荷によって提供され、デュアルゲートｎＦＥＴデバイスのドレイントランジスタを通る電流の量を実質的に制御する。
【０００９】
本発明の出力ドライバ回路によって供給され、そして失われる電流の量を実質的に制御するために用いられるバイアス電圧を発生するため、バイアス電圧発生器がカレントミラー回路装置および多段回路装置を含むのが好都合であることは明らかである。出力ドライバ回路の望ましい実施例と同様、そのようなバイアス発生装置の望ましい実施例も本明細中に詳細に説明される。
【００１０】
都合良いことに、本発明は（半導体メモリデバイス内のオフチップドライバ、ＯＣＤとして利用することが好都合な）定電流用途のためのドレイン電流制御されるＣＭＯＳ出力ドライバ回路を提供する。ここにおいては、たとえばＳＳＴＬ＿２、ＳＳＴＬ＿３、ＨＳＴＬ、ＥＣＬにおいて外部抵抗性終端負荷が用いられる。（デュアルゲートｐＦＥＴデバイスによって供給される）プルアップパスおよび（デュアルゲートｎＦＥＴデバイスによって失われる）プルダウンパスにおけるドレイン電流は、それぞれ本発明の回路によって発生されるゲートバイアス電圧によって制御される。これは外部終端基準電圧を都合良く考慮に入れている。
【００１１】
本発明のこれらの、そして他の目的、特色および利点は本発明の説明的な実施例の以下の詳細な説明から明らかとなるであろう。それらは添付図面とともに読まれるべきものである。
【００１２】
【実施例】
最初に図２を参照すると、抵抗性終端負荷に定ドレイン電流制御を提供するための本発明による出力ドライバ回路の第１の実施例が描かれている。本発明の出力ドライバ回路は、例えばＤＲＡＭデバイスのような、半導体メモリデバイスにおけるオフチップドライバ（ＯＣＤ）として使用するのに好都合であるが、しかし、本発明はそれに限定されることなく、そしてそのような独特の出力ドライバ回路は、当業技術者によって意図される他の種々のデータ伝送用途においても用いることができるということは明らかである。述語「チップ」および「外部」を描いている図２における破線は、出力ドライバ回路がチップまたは半導体デバイスの１部として形成され、そこからデータが駆動されるということを表すことを意図している。破線の外側のコンポーネントはこのため、チップの外側にあり、そして本発明の出力ドライバ回路の範囲外である。明確に言えば、出力ドライバ回路１０は、出力ドライバ回路のプルアップパスを形成する１つのデュアルゲートｐチャンネル電界効果トランジスタ（ｐＦＥＴ）デバイス１２を含んでいる。デュアルゲートｐＦＥＴデバイス１２自体は、ソーストランジスタ１２Ａおよびドレイントランジスタ１２Ｂを含んでおり、各々は、１つのソース端子（Ｓ）、１つのゲート端子（Ｇ）および１つのドレイン端子（Ｄ）を有している。ソーストランジスタ１２Ａのソース端子は、外部的にチップに提供される電圧源Ｖ（すなわちチップ電源）に接続されている。ドレイントランジスタ１２Ｂのドレイン端子は、出力ドライバ回路１０の出力端子に接続される。
【００１３】
出力ドライバ回路はまた、出力ドライバ回路のプルダウンパスを形成するデュアルゲートｎチャンネル電界効果トランジスタ（ｎＦＥＴ）デバイス１４をも含んでいる。デュアルゲートｎＦＥＴデバイス１４自体は、１つのドレイントランジスタ１４Ａと１つのソーストランジスタ１４Ｂとを含んでおり、各々は１つのソース端子（Ｓ）、１つのゲート端子（Ｇ）および１つのドレイン端子（Ｄ）を有している。ソーストランジスタ１４Ｂのソース端子は、グランド電位に接続されている。さらに、ソーストランジスタ１４Ｂのドレイン端子は、ドレイントランジスタ１４Ａのソース端子に接続されている。ドレイントランジスタ１４Ａのドレイン端子は、出力ドライバ回路１０の出力端子に接続されている。
【００１４】
ｐＦＥＴデバイスのソーストランジスタ１２Ａのゲート端子は、スイッチングインバータ１６の出力端子に接続され、ｎＦＥＴデバイスのソーストランジスタ１４Ｂのゲート端子はスイッチングインバータ１８の出力端子に接続されている。ｐチャンネル入力信号ＩＮ＿Ｐに応答して、スイッチングデバイス１６は、ソーストランジスタ１２Ａをターンオンおよびオフさせるのに用いられ、それによって電圧源ＶからデュアルゲートｐＦＥＴデバイスのソーストランジスタ１２Ａを通って流れる電流をターンオンおよびオフさせる。同様に、ｎチャンネル入力信号ＩＮ＿Ｎに応答して、スイッチングデバイス１８は、ソーストランジスタ１４Ｂをターンオンおよびオフさせるのに用いられ、それによってデュアルゲートｎＦＥＴデバイスのソーストランジスタ１４Ｂを通るグランド電位へ流れる電流をターンオンおよびオフさせる。
【００１５】
ｐＦＥＴデバイスのドレイン端子１２Ｂのゲート端子は、バイアス発生器２０の第１出力端子に接続される。以下に詳細に説明されるように、バイアス発生器２０は、バイアス電圧ｖＢＬＡＳＰを発生し、そしてｖＢＬＡＳＰをドレイントランジスタＢのゲート端子に提供して、ｐＦＥＴデバイスのドレイントランジスタ１２Ｂによって提供される電流の量を実質的に制御する。同様に、ｎＦＥＴデバイスのドレイン端子１４Ａのゲート端子は、バイアス発生器２０の第２出力端子に接続される。バイアス発生器２０は、以下に詳細に説明されるようにバイアス電圧ｖＢＬＡＳＮを発生し、そしてｖＢＬＡＳＮをドレイントランジスタ１４Ａのゲート端子に提供して、ｎＦＥＴデバイスのドレイントランジスタ１４Ａに提供される電流の量を実質的に制御する。
【００１６】
ドレイントランジスタ１２Ｂおよび１４Ａのドレイン端子の接合において形成される出力ドライバ回路１０の出力端子は終端抵抗器２２の第１端子に接続され、一方終点抵抗器２２の第２端子は、外部基準電圧源ＶＴＴに接続される。出力ドライバ回路１０の出力端子もまた回路１０からデータを受け取る（示されていない）デバイスの入力にも接続される。コンポーネント間のそのような望ましい接続性が与えられるときの、出力ドライバ回路１０の動作が説明される。
【００１７】
内部（チップ）電源電圧および外部基準電圧がある許容範囲内で同時に変化するときにも、本発明の出力ドライバ回路はＰＦＥＴプルアップパスおよびｎＦＥＴプルダウンパスの両方に定電流を供給する。トランジスタ１２Ａ、１２Ｂ、１４Ａおよび１４Ｂ（および本明細で開示させる他の全てのトランジスタ）のような、ＣＭＯＳトランジスタドレイン電流は、実質的にゲート対ソース電圧によって制御されることは明らかである。こうして、本発明に従ってゲート電圧（たとえばｖＢＬＡＳＰ、ＶＢＬＡＳＮ）を発生させ、そしてそれぞれそのような電圧をドレイントランジスタ（または別の実施例において説明されるようにソーストランジスタ）もゲート端子に加えることにより、各パス（プルアップおよびプルダウン）のドレイン電流が都合良く制御され、その結果一定電流がそこに提供される。この特定の実施例においては、ソーストランジスタは、プルアップおよびプルダウンパスを効果的にイネーブルし、そしてディスエーブルするのに用いられる。（しかし、別の実施例においては、後に説明されるようにドレイントランジスタがこの機能を提供する）。
【００１８】
例として、終端抵抗器２２は、５０オームの値を持つように描かれている。終端抵抗器の値は、出力ドライバ回路によって供給される／失われるべき電流に、そしてレシーバの入力電圧に相当して選択される。こうして、図２に示される例に従えば、１つの５０オーム終端抵抗器が出力ドライバ回路の出力端子において約８ミリアンペア（ｍＡ）の一定電流を生じさせる結果となり、こうして、レシーバへの入力において、約±４００ミリボルト（ｍＶ）の電圧降下が生じさせる。この例においては、±４００ｍＶは、レシーバによって必要とされる入力電圧である。
【００１９】
このようにして、信号ＩＮ＿Ｐが論理ハイ（約５ボルト）であり、信号ＩＮ＿Ｎもまた論理ハイであるとき、スイッチングインバータ１６は、論理ロー（約０ボルト）を出力し、これはソーストランジスタ１２Ａをターンオンさせ、ｐＦＥＴプルアップパスをイネーブルとし、一方スイッチングインバータ１８は論理ローを出力し、これはソーストランジスタ１４Ｂをターンオフさせ、ｎＦＥＴプルダウンパスをディスエーブルとする。プルアップパスがイネーブルされ、そしてプルダウンパスがディスエーブルされると、トランジスタ１２Ｂのゲート端子へのｖＢＬＡＳＰの印加はプルアップパスによって供給されるべき望ましいドレイン電流（たとえば約８ｍＡ）を生じさせる。
【００２０】
反対に、信号ＩＮ＿Ｎが論理ローであり、そして信号ＩＮ＿Ｐもまた論理ローであるとき、スイッチングインバーター１８は論理ハイを出力し、これはソーストランジスタ１４Ｂをターンオンさせ、ｎＦＥＴプルダウンパスをイネーブルとし、一方スイッチングインバータ１６は論理ハイを出力し、これはソーストランジスタ１２ＡをターンオフさせてｐＦＥＴプルアップパスをディスエーブルとする。プルダウンパスがイネーブルされ、そしてプルアップパスがディスエーブルであるため、トランジスタ１４Ａのゲート端子へのｖＢＬＡＳＮへの印加はプルダウンパスによって失われるべき望ましいドレイン電流（例えば８ｍＡ）を生じさせる。
【００２１】
図３を参照すると、バイアス電圧（ｖＢＬＡＳＰおよびｖＢＬＡＳＮ）を発生するためのバイアス発生器２０の第１実施例が示されている。後に説明されるように、バイアス発生器２０は、３つの相互接続された段によって都合良く形成されていることは明らかである。ｖＢＬＡＳＰおよびｖＢＬＡＳＮを発生させるために、バイアス発生器回路に加えられる電圧は、ＶＩＮＴとして表されている内部電源電圧、ＣＭＮとして示されているバンドギャップ基準電圧および外部終端抵抗器２２（図２）の基準電圧（ＶＴＴ）である。後に説明されるように、ＣＭＮ（バンドギャップ基準）は、外部基準電圧の関数としてバイアス発生器回路の第１段を通して流れる保証電流である高度に精密な一定基準電圧であることが理解されるべきである。
【００２２】
こうして、第１段は、ドレイントランジスタＰ１Ｂに直列に接続されたソーストランジスタＰ１ＡからなるデュアルゲートｐＦＥＴトランジスタデバイスで形成されている。デュアルゲートｐＦＥＴデバイスＰ１Ａ／Ｐ１Ｂは、電源Ｖ（すなわちトランジスタ１２Ａ（図２）に接続されている電圧源と同じ）と抵抗器Ｒ１との間に直列的に接続されている。抵抗器Ｒ１は、直列的に抵抗器Ｒ２に接続されている。第１段はまた、ドレイントランジスタＮ１Ａに直列に接続されたソーストランジスタＮ１ＢからなるデュアルゲートｎＦＥＴトランジスタデバイスをも含んでいる。デュアルゲートｎＦＥＴデバイスＮ１Ａ／Ｎ１Ｂは、グランドと抵抗器Ｒ２との間に直列に接続されている。第１段はまた、抵抗器Ｒ１とＲ２との間の接合点に接続された反転端子およびＶＴＴに接続された非反転端子とを持つ第１オペアンプＩＶＴＴをも含んでいる。第１オペアンプＩＶＴＴの出力端子は、ドレイントランジスタＰ１Ｂのゲート端子に接続される。ソーストランジスタＰ１Ａのゲート端子はグランドに接続される。ソーストランジスタＮ１ＢおよびドレイントランジスタＮ１Ａの両方のゲート端子は、ＣＭＮに接続される。
【００２３】
第１段におけるｐＦＥＴデバイスＰ１Ａ／Ｐ１Ｂに類似して、第２段は、ドレイントランジスタＰ２Ｂに直列に接続されたソーストランジスタＰ２ＡからなるデュアルゲートｐＦＥＴトランジスタデバイスを含んでいる。デュアルゲートｐＦＥＴデバイスＰ２Ａ／Ｐ２Ｂは、電圧源Ｖと抵抗器Ｒ３との間に直列に接続される。第２段はまた、ドレイントランジスタＮ２Ａに直列に接続されたソーストランジスタＮ２ＢからなるデュアルゲートｎＦＥＴトランジスタデバイスをも含んでいる。デュアルゲートｎＦＥＴデバイスＮ２Ａ／Ｎ２Ｂは、グランドと抵抗器Ｒ３との間に直列に接続される。第２段はまた、抵抗器Ｒ３と、ｎＦＥＴデバイスＮ２Ａ／Ｎ２Ｂとの間の接合点に接続された反転端子、および抵抗器Ｒ２とｎＦＥＴデバイスＮ１Ａ／Ｎ１Ｂ（第１段）との間の接合部に接続された非反転端子とを有する第２オペアンプＩＮをも含んでいる。第２オペアンプＩＮの出力端子は、ドレイントランジスタＮ２Ａのゲート端子に接続される。ソーストランジスタＮ２Ｂのゲート端子は、内部電圧電源ＶＩＮＴに接続される。電圧ＶＩＮＴが電圧Ｖより小さいか、または等しいことが望ましいのは明らかである。ｐＦＥＴソーストランジスタＰ２Ａのゲート端子は、グランドに接続され、一方Ｐ２Ｂのゲート端子は第１オペアンプＩＶＴＴの出力端子に接続される。後に説明されるように、第２オペアンプＩＮの出力端子はまた、出力ドライバ回路のプルダウンパスにバイアス電圧ｖＢＬＡＳＮを提供する。
【００２４】
第３段は、ドレイントランジスタＰ３Ｂに直列に接続されたソーストランジスタＰ３ＡからなるデュアルゲートｐＦＥＴトランジスタデバイスを含んでいる。デュアルゲートｐＦＥＴデバイスＰ３Ａ／Ｐ３Ｂは、電圧源Ｖと抵抗器Ｒ４との間に直列に接続される。第３段もまた、ｎＦＥＴデバイスＮ２Ａ／Ｎ２Ｂ（第２段）と類似して、ドレイントランジスタＮ３Ａに直列に接続されたソーストランジスタＮ３ＢからなるデュアルゲートｎＦＥＴデバイスをも含んでいる。デュアルゲートｎＦＥＴデバイスＮ３Ａ／Ｎ３Ｂは、グランドと抵抗器Ｒ４との間に直列に接続される。第３段はまた、抵抗器Ｒ４とｐＦＥＴデバイスＰ３Ａ／Ｐ３Ｂとの間の接合点に接続される反転端子と、そして抵抗器Ｒ１とｐＦＥＴデバイスＰ１Ａ／Ｐ１Ｂ（第１段）との間の接合点に接続される非反転端子とを有する第３オペアンプＩＰをも含んでいる。第３オペアンプＩＰの出力端子は、ドレイントランジスタＰ３Ｂのゲート端子に接続される。ソーストランジスタＰ３Ａのゲート端子はグランドに接続される。ｎＦＥＴソーストランジスタＮ３Ｂのゲート端子は、ＶＩＮＴに接続され、一方Ｎ３Ａのゲート端子は第２オペアンプＩＮの出力端子に接続される。後に説明されるように、第３オペアンプＩＰの出力端子もまた出力ドライバ回路のプルアップパスにバイアス電圧ｖＢＬＡＳＰを提供する。３段におけるコンポーネント間のそのような望ましい接続性が与えられたので、バイアス発生器２０の動作が説明される。
【００２５】
ｎＦＥＴデバイスＮ１Ａ／Ｎ１Ｂへの電圧ＣＭＮの提供は、第１段を通して流れる、たとえば１００マイクロアンペア（μＡ）の、電流を生じさせる。第１段を通る電流は、抵抗器Ｒ１およびＲ２の両端に電圧降下を生じさせる。抵抗器Ｒ１およびＲ２の値は外部終端抵抗器２２（図２）に相当するように選択されるのは明らかである。すなわち、終端抵抗器２２が５０オームであることが望ましい、そして出力ドライバ回路によって供給または失われるべき電流が約８ｍＡである以前の例を参照し、そして第１段を通る電流が約１００μＡと仮定すれば、Ｒ１およびＲ２の値は４Ｋオームとなるよう選択するのが望ましい。こうして、（レシーバの入力電圧要求を満足させるために）５０オーム終端抵抗器両端に約４００ｍＶの電圧降下が要求されていると仮定すれば、約４００ｍＶの相当する電圧が各抵抗器Ｒ１およびＲ２それぞれの両端に要求される。Ｒ１両端の電圧降下は、ＰＲＥＦとして示され、一方、Ｒ２両端の電圧降下は、ＮＲＥＦとして示されている。
【００２６】
ドレイントランジスタＰ１ＢおよびＰ２Ｂのゲート端子に提供される前にＶＴＴを規制するために、Ｒ１およびＲ２の間の電圧、すなわちＣＶＴＴ、とともに、終端抵抗器２２の外部基準電圧である電圧ＶＴＴがオペアンプＩＶＴＴに提供される。このことは、外部基準電圧ＶＴＴにおけるいかなる変化もオペアンプＩＶＴＴによって保証され、ＩＶＴＴは規制されたＶＴＴ電圧、すなわちＶＴＴＲｅｇを出力する。電圧ＶＴＴＲｅｇは、ドレイントランジスタＰ１Ｂ（第１段）およびＰ２Ｂ（第２段）のゲート端子の両方に提供され、電流がバイアス発生器回路のそれぞれの段を通って流れることを可能とする。デュアルゲートｐＦＥＴデバイスＰ１Ａ／Ｐ１ＢおよびデュアルゲートｐＦＥＴデバイスＰ２Ａ／Ｐ２Ｂがカレントミラー回路を形成し、Ｐ１Ａ／Ｐ１Ｂデバイスを通って流れる、たとえば１００μＡの同じ電流がＰ２Ａ／Ｐ２Ｂデバイスを通って流れることが理解される。
【００２７】
各トランジスタがそれと関連する（幅／長さ比として示される）チャンネル幅およびチャンネル長さを有していることは明らかである。測定の単位は示されていないが、マイクロメータ（μｍ）であることが望ましい。トランジスタのそのような特性は実質的にトランジスタの容量を決定する。こうして、Ｐ２Ａ／Ｐ２Ｂデバイスに関してＰ１Ａ／Ｐ１Ｂデバイスがミラーとなるためには、それらの幅／長さ比が実質的に等しく、たとえば４０／１、となるように選択される。
【００２８】
さらに、電圧ＮＲｅｆ（例えばＶＴＴ−４００ｍＶ）は、Ｒ３とデュアルゲートｎＦＥＴデバイスＮ２Ａ／Ｎ２Ｂとの間の接合点における電圧、すなわちＴＮ、と共にオペアンプＩＮに提供される。そのような入力に応答して、オペアンプＩＮはｎチャンネルバイアス電圧ｖＢＬＡＳＮを発生し、この電圧は出力ドライバ回路のドレイントランジスタ１４Ａ（図２）に提供される。加えて、オペアンプＩＮの出力はドレイントランジスタＮ２ＡおよびＮ３Ａのゲート端子に提供される。デュアルゲートｎＦＥＴデバイスＮ２Ａ／Ｎ２ＢおよびデュアルゲートｎＦＥＴデバイスＮ３Ａ／Ｎ３Ｂは、カレントミラー回路を形成し、Ｎ２Ａ／Ｎ２Ｂデバイスを通って流れるのと同じ電流、たとえば１００μＡ、がＮ３Ａ／Ｎ３Ｂデバイスを通って流れる。こうして、Ｎ３Ａ／Ｎ３ＢデバイスがＮ２Ａ／Ｎ２Ｂデバイスをミラーするために、それらの幅／長さ比は実質的に等しく、たとえば２／０．４、となるように選択される。
【００２９】
しかし、Ｎ２Ａ／Ｎ２Ｂデバイス（およびＮ３Ａ／Ｎ３Ｂデバイス）のチャンネル幅／長さ比が、出力ドライバ回路のデュアルゲートｎＦＥＴデバイス１４のチャンネル幅／長さ比に相当するよう選択されることに注目することは重要である。すなわち、各トランジスタ（ソースおよびドレイントランジスタの両方）のチャンネル長さが実質的に他トランジスタと等しく、例えば０．４、なるように選択される。しかし、トランジスタＮ２Ａ、Ｎ３Ａ、Ｎ２ＢおよびＮ３Ｂのチャンネル幅は、トランジスタ１４Ａおよび１４Ｂのチャンネル幅に比例するように選択され、この比例はデバイスを流れるそれぞれの電流の間に望まれる比例に等しくなる。その結果、ｎＦＥＴデバイス１４によって失われるべき電流が約８ｍＡであり、そして各トランジスタ１４Ａおよび１４Ｂに関するチャンネル幅が１６０であるように選択され、そしてＮ２Ａ／Ｎ２Ｂデバイス（そして、Ｎ３Ａ／Ｎ３Ｂデバイス）を通って流れる電流が約１００μＡであると仮定すれば、Ｎ２Ａ／Ｎ２ＢおよびＮ３Ａ／Ｎ３Ｂデバイスのトランジスタのチャンネル幅は２（すなわち１６０／２＝８０、そして８０×１００μＡ＝８ｍＡ）となるよう選択される。
【００３０】
さらにまた、電圧ＰＲｅｆ（たとえばＶＴＴ÷４００ｍＶ）がＲ４とデュアルゲートｐＦＥＴデバイスＰ３Ａ／Ｐ３Ｂの間の接合部における電圧、すなわちＴＰとともにオペアンプＩＰに提供される。そのような入力に応答して、オペアンプＩＰは、ｐチャンネルバイアス電圧ｖＢＬＡＳＰを発生し、この電圧は出力ドライバ回路のドレイントランジスタ１２Ｂ（図２）に提供される。加えて、オペアンプＩＰの出力は、ドレイントランジスタＰ３Ｂのゲートターミナルに提供される。
【００３１】
デュアルゲートｎＦＥＴデバイス１４に対するＮ２Ａ／Ｎ２ＢおよびＮ３Ａ／Ｎ３Ｂデバイスのチャンネル幅／長さ比の対応と同様に、Ｐ３Ａ／Ｐ３Ｂデバイスのチャンネル幅／長さ比は出力ドライバ回路のデュアルゲートｐＦＥＴデバイス１２のそれに対応する。こうして、（ソースおよびドレイントランジスタ両方の）各トランジスタのチャンネル長さが実質的にトランジスタの間で例えば０．５に等しくなるように選択され、一方トランジスタＰ３ＡおよびＰ３Ｂのチャンネル幅はトランジスタ１２Ａおよび１２Ｂのチャンネル幅に比例するように選択され、この比例はデバイスを通って流れるそれぞれの電流の間に必要な比例に等しくされる。結果として、ｐＦＥＴデバイス１２によって失われる電流が約８ｍＡであり、そして各トランジスタ１２Ａおよび１２Ｂに関するチャンネル幅が４００となるよう選択され、そしてＰ３Ａ／Ｐ３Ｂデバイスを通って流れる電流が約１００μＡであると仮定すれば、Ｐ３Ａ／Ｐ３Ｂデバイスのトランジスタのチャンネル幅は５（すなわち、４００／５は８０に等しく、そして８０×１００μＡ＝８ｍＡ）となるように選択される。
【００３２】
抵抗器Ｒ３およびＲ４は、バイアス発生器回路の第２および第３段においてそれぞれ設けられ、各段においてｎチャンネルおよびｐチャンネルトランジスタのソースおよびドレインにおける電圧降下を提供する。この電圧降下は第１段における抵抗器Ｒ１およびＲ２の直列組み合わせによって提供される電圧降下と等しくなる。こうして、Ｒ１およびＲ２が各々４Ｋオーム（こうして８Ｋオームの直列組み合わせとなる）であり、Ｒ３およびＲ４が各々８Ｋオームであることが好都合であるように選択されたと仮定する。しかも、図２に関して説明された信号ＩＮ＿ＰおよびＩＮ＿Ｎ には、ＶＩＮＴが提供されていることに注目するのは重要である。もし、ＶＩＮＴがＶよりも小さければ、１２Ａのゲートにおいてハイ（Ｖ）を確実とするため、インバータ１６の代わりに、トランジスタ１２Ａの入力をゲートする１つのレベルシフタが必要である。もし、ＶがＶＩＮＴに等しければ、インバータ１６の電源はＶまたはＶＩＮＴに接続されることができる。しかし、上で指摘したように、もしＶがＶＩＮＴよりも高ければ、インバータ１６はＶ（または用いられているレベルシフタ）に接続されねばならず、そうでなければトランジスタ１２Ａは適切にターンオフできない。インバータ１８はＶまたはＶＩＮＴに接続されることができる。バイアス電圧ｖＢＬＡＳＮは完全な定電圧ではないことに注目すべきである。すなわち、ｖＢＬＡＳＮは、外部基準電圧ＶＴＴとともに、そしてプロセス許容範囲内および温度とともに変化する。バイアス電圧ｖＢＬＡＳＰはまた、それら要素の関数として変化し、さらに加えて出力ドライバ回路が形成されているチップの電源電圧Ｖトランジスタ共に変化する。
【００３３】
図４を参照すると、バイアス発生器２０の別の実施例が示されている。バイアス発生器２０’は、実質的に図３のバイアス発生器２０に類似であり、単なる例外はデュアルゲートトランジスタデバイスＰ１Ａ／Ｐ１Ｂ、Ｐ２Ａ／Ｐ２ＢおよびＮ１Ａ／Ｎ１Ｂが単独のトランジスタデバイスＰ１、Ｐ２およびＮ１によってそれぞれ置換されていることである。特に、電源Ｖが内部電源ＶＩＮＴよりも高く、内部回路がそのようなトランジスタ両端の電圧を分割／分配するときには、デュアルゲートトランジスタＰ１Ａ／Ｐ１Ｂ、Ｐ２Ａ／Ｐ２ＢおよびＮ１Ａ／Ｎ１Ｂの使用が望ましい。その他の点では、バイアス２０’は、図３に関連して説明されたバイアス発生器２０と全く同じように動作する。
【００３４】
上の実施例は、約５０オームの終端抵抗器２２に関連して本発明の出力ドライバによって約８ｍＡが供給され、そして失われるという動作を説明していることは明らかである。しかし、終端抵抗器が約２５オームであり、そして出力ドライバ回路が約１６ｍＡを供給し、そして失わせるものであるならば、トランジスタ１２Ａおよび１２Ｂおよびトランジスタ１４Ａおよび１４Ｂのチャンネル幅は異なってくる。こうして、バイアス発生器回路において前に説明されたトランジスタに関する比例を維持するためには、トランジスタ１２Ａおよび１２Ｂのチャンネル幅は８００とされ、そしてトランジスタ１４Ａおよび１４Ｂのチャンネル幅は３２０となる。
【００３５】
５０オーム終端（８ｍＡ）に関する本発明の出力ドライバ回路１０の、プルアップパス（曲線Ａ）およびプルダウンパス（曲線Ｂ）の両方に関する出力電流の例のグラフ的な表現が図５−Ａに、そして２５オーム終端（１６ｍＡ）に関するものが図５−Ｂに示されている。図５−Ａの電流曲線は、本発明の出力ドライバ回路によって約８ｍＡの電流が交互に供給され、そして失われることが望ましい本明細で説明された例を描いている。１６ｍＡに関する類似の例が図５−Ｂに示されている。図６を参照すると、抵抗性終端負荷に一定のドレイン電流制御を提供するための本発明による出力ドライバ回路の第２の実施例が描かれている。ここでもまた、本発明のそのような出力ドライバ回路は例えばＤＲＡＭデバイスのような半導体メモリデバイス内のオフチップドライバ（ＯＣＤ）として使用されることが望ましい。出力ドライバ回路１１０は、実質的に出力ドライバ回路１０（図２）に類似であり、そしてそのため、図６におけるコンポーネントに関するすべての参照番号図２における類似コンポーネントに関する参照番号と同様であり、それらは１００だけ増加されている。
【００３６】
出力ドライバ回路１１０と出力ドライバ回路１０との間の主要な差異は、デュアルゲートｐＦＥＴおよびｎＦＥＴデバイスのそれぞれのドレインおよびソーストランジスタによって実行されている機能が変更されていることである。すなわち、（ｐＦＥＴデバイス１１２の）ソーストランジスタ１１２Ａおよび（ｎＦＥＴデバイス１１４の）１１４Ｂがそれぞれスイッチングインバータに接続されてプルアップおよびプルダウンパスをイネーブルおよびディスエーブルする代わりに、そして（ｐＦＥＴデバイス１１２の）ドレイントランジスタ１１２Ｂおよび（ｎＦＥＴデバイス１１４の）１１４Ａがバイアス発生器に接続される代わりに、回路１１０におけるソーストランジスタ１１２Ａおよび１１４Ｂはバイアス発生器１２０に接続され、一方ドレイントランジスタ１１２Ｂおよび１１４Ａはそれぞれスイッチングインバータ１１６および１１８に接続される。その結果、回路１１０におけるドレイントランジスタは、パスイネーブル／ディスエーブル機能を実行し、そしてソーストランジスタは、定電流制御機能を実行する。そうした別の配置は、回路１０と類似の機能結果を提供しながら、しかも出力ドライバ回路のハイインピーダンス状態に出力ドライバ回路の入力容量を改善することは明らかである。換言すれば、（プルアップおよびプルダウン出力トランジスタの両方がターンオフである）ハイインピーダンスにおいては、出力ドライバ回路は出力ノードにおいてある容量を有している。容量の量は拡散エリア（トランジスタ１２および１４のジャンクション）および出力トランジスタのゲートに向かうエリアに依存する。図２における配置は、スイッチングトランジスタがデュアルゲートトランジスタのソース側にあり、そして（ｖＢＬＡＳＰおよびｖＢＬＡＳＮに接続された）ドレイントランジスタがターンオンするものである。（「レシーバへ」と示されている）出力ノードにおける接合部およびゲートエリアは比較的ハイであり、そしてそれに関連する容量もそのようである。しかし、図６の配置においては、デュアルゲートトランジスタデバイスの両方のドレイントランジスタがハイインピーダンス状態においてはターンオフされており、そして出力ノードにおける接合エリアは両方のトランジスタのドレインに制限されているため、ゲートエリアはより小さくされる。結果として、回路１１０の出力ノードにおける容量は、回路１０の出力における容量よりも比較的小さくなる。それでもなお、終端抵抗器１２２に関して５０オームの同じ終点抵抗を仮定し、そして（示されていない）レシーバの入力電圧が約±４００ｍＶであると仮定すれば、プルアップパス（ｐＦＥＴデバイス１１２）は約８ｍＡを都合良く供給し、そしてプルダウンパス（ｎＦＥＴデバイス１１４）は約８ｍＡを都合良く失う。
【００３７】
図７は、バイアス発生器１２０の望ましい形態の詳細を描いている。バイアス発生器１２０もまた、実質的にバイアス発生器２０（図３）と明らかに類似であるが、デバイス１１２および１１４のドレインおよびソーストランジスタのそれぞれの機能に類似するものは、回路１０のデバイス１２および１４に比較して変更されており、各ソースおよびドレイントランジスタ機能は、バイアス発生器１２０内のｐＦＥＴおよびｎＦＥＴデバイスの中で交換されている。実際、バイアス発生器１２０内で用いられている参照番号および電圧名称は、バイアス発生器２０において用いられたそれらと同じである。バイアス発生器１２０によれば、第１オペアンプＩＶＴＴの出力端子はＰ１ＡおよびＰ２Ａのそれぞれのゲート端子に接続され、一方Ｐ２ＢおよびＰ１Ｂのそれぞれのゲート端子はグランドに接続される。さらにバイアス発生器１２０においては、第２オペアンプＩＮの出力端子はＮ２ＢおよびＮ３Ｂのそれぞれのゲート端子に接続され、一方Ｎ２ＡおよびＮ３Ａのそれぞれのゲート端子はＶＩＮＴに接続される。さらに、第３オペアンプＩＰの出力端子はＰ３Ａのゲート端子に接続され、一方Ｐ３Ｂのゲート端子はグランドに接続される。その他の点では、ｖＢＬＡＳＰおよびｖＢＬＡＳＮはバイアス発生器２０に関して上で説明されたと全く同様の方法で発生される。
【００３８】
図８を参照すると、バイアス発生器回路２０（図３）とバイアス発生器回路２０’（図４）との間の関係と類似して、別のバイアス発生器回路１２０’は実質的にバイアス発生器回路１２０に類似しており、回路２０および２０’に関して上で説明されたと同じ理由で、単独トランジスタＰ１、Ｐ２およびＮ１それぞれがデュアルゲートトランジスタデバイスＰ１Ａ／Ｐ１Ｂ、Ｐ２Ａ／Ｐ２Ｂ、およびＮ１Ａ／Ｎ１Ｂを置換していることが例外である。こうして、回路１２０’の出力は、回路１２０のそれと全く同じである。
【００３９】
図５−Ａおよび図５−Ｂと類似して、本発明の出力ドライバ回路１１０のプルアップパス（曲線Ａ）およびプルダウンパス（曲線Ｂ）の両方に関する出力電流の例のグラフ的な表現が図９−Ａおよび図９−Ｂに示されている。図９−Ａにおける電流曲線は、本発明の出力ドライバ回路によって約８ｍＡの電流（５０オーム終端）が交互的に供給され、そして失われることが望ましい、本明細に説明された例を描いており、一方図９−Ｂにおける電流曲線は１６ｍＡ（２５オーム終端）の例を描いている。
【図面の簡単な説明】
【図１】外部終端抵抗器を用いる一般的な高い周波数のアプリケーションデータ伝送装置の図である。
【図２】本発明の出力ドライバ回路の１つの実施例の回路図である。
【図３】本発明の出力ドライバ回路のバイアス発生器の１つの実施例の回路図である。
【図４】図３に示される出力ドライバ回路の別の実施例の回路図である。
【図５】本発明の出力ドライバ回路の出力電流のグラフ的な表現を描いた図である。
【図６】本発明の出力ドライバ回路の別の実施例の回路図である。
【図７】本発明の出力ドライバ回路のバイアス発生器の別の実施例の回路図である。
【図８】図７に示される出力ドライバ回路の別の実施例の回路図である。
【図９】本発明の出力ドライバ回路の出力電流のグラフ的な表現を描いた図である。
【符号の説明】
１０ 出力ドライバ回路
１２ ｐＦＥＴ
１４ ｎＦＥＴ
１６，１８ スイッチングインバータ
２０ バイアス発生器
２２ 終端抵抗器
１１０ 出力ドライバ回路
１１２ ｐＦＥＴ
１１４ ｎＦＥＴ
１１６ スイッチングインバータ
１２０ バイアス発生器
Ｒｔ 抵抗性終端負荷
ＶＳＳ ソース電圧電源
【発明の属する技術分野】
本発明は半導体デバイス間のデータ伝送に、そしてより特定すれば、定電流用途のためのドレイン電流制御されたＣＭＯＳ出力ドライバ回路に関する。
【０００２】
【従来の技術】
高い周波数でのデータ伝送用途においては、信号反射を避けるため、標準的には伝送ラインおよび終端抵抗器を用いてデータ伝送が行われている。信号反射は入力／出力信号に歪みおよび／またはリンギングを生じさせることがある。特に、終端抵抗器は、伝送ラインの端末のいずれかに、または終端および始端の両方に設けられる。そのような単数または複数の終端抵抗器の値は固定されていないが、標準的な値は５０、６０、７５または１００オームである。そのような単数または複数の終端抵抗器はスタブシリーズターミネーテッドロジック（ＳＳＴＬ）ＥＩＡ／ＪＥＤＥＣ標準に説明されているように、グランドに、デバイス電源に、または外部的に設けられた基準電圧に接続される。
【０００３】
たとえば、図１はチップＡ内に設けられた、そして出力バッファとして考慮される１つのオフチップドライバ（ＯＣＤ）回路を描いている。ＯＣＤの標準的な用途は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスのような半導体メモリデバイスから他のデバイス（レシーバ）への出力データビットを駆動することである。そのようなＯＣＤは標準的に、データ伝送システムの適切な動作を確実にするため、データビットを受け取るデバイスの入力段においてスイングする特定の電圧が与えられるべきである。そのような特定の電圧スイングを確実にするため、制御可能な電流ソース（ｐチャンネルトランジスタ）および電流シンク（ｎチャンネルトランジスタ）を設けることはＯＣＤにとって好都合である。そのような場合においては、制御された電流は終端抵抗器ＲＴの両端に電圧降下を生じさせ、これが入力回路（レシーバ／チップＢ）の入力電圧ＶＩＮとして用いられる。
【０００４】
出力電流制御されたドライバ回路を開発する試みが行われてきた。たとえば、１９９６年２月２７日出願の（デス・ロジエルズ他による）米国特許第５，４９５，１８４号は、高速低電力ＣＭＯＳポジティブシフトＥＣＬ Ｉ／Ｏトランスミッタを開示している。このトランスミッタは、４つのＣＭＯＳトランジスタのトーテムポール構造を含んでいる。上部２つのＣＭＯＳトランジスタは、ＰＭＯＳデバイスであり、そして下部の２つのトランジスタは、ＮＭＯＳデバイスである。上部および下部トランジスタは、ソース電圧電源ＶＳＳか、またはドレイン電圧電源のいずれかから、抵抗性終端負荷Ｒｔに流れる電流を交互的にターンオンおよびオフする出力電流スイッチとして機能する。中間の２つのデバイスは、ＤＣ電圧基準に接続されている。このＤＣ電圧は、精密電流ソースを用いて負荷に供給される、そして精密電流シンクを用いて負荷から失われる電流の精密な量を制御する。精密電流ソースおよび電流シンクのための基準電圧は、バンドギャップ基準源によって制御される抵抗ラダーおよび電流ソースとして知られる負フィードバック回路を用いる。デス・ロジエルズ他のトランスミッタにおける配置は、ＥＣＬレベルのオンチップ基準を可能とし、そしてプロセス、電圧および温度における変化に関わりなく、基準電圧および電流の制御を可能とする。内部ＥＣＬ基準レベル信号ＶＯＬおよびＶＯＨは出力レベルを制御するのに用いられる。オペアンプは、それぞれのトランジスタを駆動し、電流ソースおよびシンクトランジスタのドレインにおける電圧をＥＣＬ基準入力ＶＯＨおよびＶＯＬに等しくさせる。これらの制御電圧は、レプリカ段を通精密な電流を発生させ、そしてまた出力段にも加えられる。基準制御回路における全てのデバイスは、ＤＣ電力消費を節減するよう定められる。しかし、デス・ロジエルズ他のトランスミッタによって発生されるＤＣ電圧基準は、負荷に供給される、そして負荷から失われる電流を制御するものであり、抵抗性終端負荷Ｒｔに結合された外部基準電圧を考慮していないという不都合がある。結果としてデス・ロジエルズ他による出力ドライバは、種々のデータ伝送標準に適応する上で厳しく制限される。
【０００５】
【発明が解決しようとする課題】
抵抗性終端負荷に結合された外部基準電圧変動を考慮した、定電流用途のためのドレイン電流制御されたＣＭＯＳ出力ドライバ回路を提供することが望まれている。
【０００６】
【課題を解決するための手段】
本発明の課題は、１つのソーストランジスタおよび１つのドレイントランジスタを含む１つのデュアルゲートｐＦＥＴデバイスを含み、
各トランジスタはそれぞれゲート端子、ソース端子およびドレイン端子とを有し、
ソーストランジスタのソース端子は電源Ｖに動作的に結合し、
ソーストランジスタのドレイン端子はドレイントランジスタのソース端子に動作的に結合し、
ドレイントランジスタのドレイン端子は出力ドライバ回路の出力端子に動作的に結合し、
１つのソーストランジスタおよび１つのドレイントランジスタを含む１つのデュアルゲートｎＦＥＴデバイスを含み、
各トランジスタはそれぞれゲート端子、ソース端子およびドレイン端子とを有し、
ソーストランジスタのソース端子はグランド電位に動作的に結合し、
ソーストランジスタのドレイン端子はドレイントランジスタのソース端子に動作的に結合し、
ドレイントランジスタのドレイン端子は出力ドライバ回路の出力端子に動作的に結合し、
デュアルゲートｐＦＥＴデバイスのソーストランジスタのゲート端子に動作的に結合し、電源ＶからデュアルゲートｐＦＥＴデバイスのソーストランジスタを通って流れる電流をターンオンおよびオフさせる第１スイッチと、
デュアルゲートｎＦＥＴデバイスのソーストランジスタのゲート端子に動作的に結合し、デュアルゲートｎＦＥＴデバイスのソーストランジスタを通ってグランド電位に流れる電流をターンオンおよびオフさせる第２スイッチとを含み、
第１出力端子および第２出力端子を持つバイアス発生器を含み、
第１出力端子はデュアルゲートｐＦＥＴデバイスのドレイントランジスタのゲート端子に動作的に結合して、ドレイントランジスタに第１バイアス電圧を提供し、
第１バイアス電圧は抵抗性終端負荷と関連した基準電圧の関数であり、デュアルゲートｐＦＥＴデバイスのドレイントランジスタによって抵抗性終端負荷に提供される電流の量を実質的に制御し、
第２出力端子はデュアルゲートｎＦＥＴデバイスのドレイントランジスタのゲート端子に動作的に結合して、ドレイントランジスタに第２バイアス電圧を提供し、
第２バイアス電圧は抵抗性終端負荷と関連した基準電圧の関数であり、抵抗性終端負荷によってデュアルゲートｎＦＥＴデバイスのドレイントランジスタに提供される電流の量を実質的に制御するように構成して解決される。
【０００７】
【発明の実施の形態】
本発明の１つの特色においては、抵抗性終端負荷に動作的に結合された１つの出力端子を持つ１つの出力ドライブ回路は、１つのデュアルゲートｐＦＥＴデバイスと、１つのデュアルゲートｎＦＥＴデバイスと、第１スイッチング装置と、第２スイッチング装置と、バイアス発生用装置とを含んでいる。デュアルゲートｐＦＥＴデバイスは、１つのソーストランジスタおよび１つのドレイントランジスタを含み、各トランジスタはそれぞれ１つのゲート端子、１つのソース端子および１つのドレイン端子を有している。ソーストランジスタのソース端子は、電圧源Ｖに動作的に結合し、ソーストランジスタのドレイン端子は、ドレイントランジスタのソース端子に動作的に結合し、ドレイントランジスタのドレイン端子は出力ドライブ回路の出力端子に動作的に結合している。デュアルゲートｎＦＥＴデバイスは、１つのソーストランジスタおよび１つのドレイントランジスタを含んでおり、各トランジスタはそれぞれ１つのゲート端子、１つのソース端子および１つのドレイン端子を有している。ソーストランジスタのソース端子はグランド電位に動作的に結合し、ソーストランジスタのドレイン端子はドレイントランジスタのソース端子に動作的に結合し、ドレイントランジスタのドレイン端子は出力ドライバ回路の出力端子に動作的に結合している。第１スイッチング装置は、デュアルゲートｐＦＥＴデバイスのソーストランジスタのゲート端子に動作的に結合されて、電圧源ＶからデュアルゲートｐＦＥＴデバイスのソーストランジスタを通って流れる電流をターンオンおよびオフさせる。第２スイッチング装置は、デュアルゲートｎＦＥＴデバイスのソーストランジスタのゲート端子に動作的に結合されて、デュアルゲートｎＦＥＴデバイスのソーストランジスタを通してグランド電位に流れる電流をターンオンおよびターンオフさせる。バイアス発生用装置は、デュアルゲートｐＦＥＴデバイスのドレイントランジスタのゲート端子に動作的に結合されている第１出力端子を有し、そしてドレイントランジスタに第１バイアス電圧を提供する。第１バイアス電圧は抵抗性終端負荷に関連した基準電圧の関数であり、そしてデュアルゲートｐＦＥＴデバイスのドレイントランジスタによって抵抗性終端負荷に供給される電流の量を実質的に制御する。バイアス発生装置はまた、デュアルゲートｎＦＥＴデバイスのドレイントランジスタのゲート端子に動作的に結合した第２出力端子を有しており、ドレイントランジスタに第２バイアス電圧を提供する。第２バイアス電圧は抵抗性終端負荷に関連した基準電圧の関数であり、そして抵抗性終端負荷によってデュアルゲートｎＦＥＴデバイスのドレイントランジスタに提供される電流の量を実質的に制御する。
【０００８】
本発明の別の特色においては、抵抗性終端負荷に動作的に結合された１つの出力端子を持つ１つの出力ドライバ回路が、１つのデュアルゲートｐＦＥＴデバイスと、１つのデュアルゲートｎＦＥＴデバイスと、第１スイッチング装置と、第２スイッチング装置と、そしてバイアス発生装置とを含んでいる。デュアルゲートｐＦＥＴデバイスは、１つのソーストランジスタと１つのドレイントランジスタとを含み、各トランジスタはそれぞれ１つのゲート端子、１つのソース端子および１つのドレイン端子を有している。ソーストランジスタのソース端子は、電圧源Ｖに動作的に結合し、ソーストランジスタのドレイン端子はドレイントランジスタのソース端子に動作的に結合し、ドレイントランジスタのドレイン端子は出力ドライバ回路の出力端子に動作的に結合している。デュアルゲートｎＦＥＴデバイスは１つのソーストランジスタと、１つのドレイントランジスタを含み、各トランジスタはそれぞれ１つのゲート端子、１つのソース端子および１つのドレイン端子を有している。ソーストランジスタのソース端子はグランド電位に動作的に結合し、ソーストランジスタのドレイン端子はドレイントランジスタのソース端子に動作的に結合し、ドレイントランジスタのドレイン端子は出力ドライバ回路の出力端子に動作的に結合している。第１スイッチング装置はデュアルゲートｐＦＥＴデバイスのドレイントランジスタのゲート端子に動作的に結合して、デュアルゲートｐＦＥＴデバイスのソーストランジスタから流れる電流をターンオンおよびオフさせる。第２スイッチング装置は、デュアルゲートｎＦＥＴデバイスのドレイントランジスタのゲート端子に動作的に結合して、デュアルゲートｎＦＥＴデバイスのソーストランジスタに流れる電流をターンオンおよびオフさせる。バイアス発生装置は、デュアルゲートｐＦＥＴデバイスのソーストランジスタのゲート端子に動作的に結合している第１出力端子を有し、そしてソーストランジスタに第１バイアス電圧を提供する。第１バイアス電圧は、抵抗性終端負荷に関連する基準電圧の関数であり、そしてデュアルゲートｐＦＥＴデバイスのドレイントランジスタを通して抵抗性終端負荷に提供される電流の量を実質的に制御する。バイアス発生装置はまた、デュアルゲートｎＦＥＴデバイスのソーストランジスタのゲート端子に動作的に結合している第２出力端子を有し、そしてソーストランジスタに第２バイアス電圧を提供する。第２バイアス電圧は抵抗性終端負荷に関連する基準電圧の関数であり、そして抵抗性終端負荷によって提供され、デュアルゲートｎＦＥＴデバイスのドレイントランジスタを通る電流の量を実質的に制御する。
【０００９】
本発明の出力ドライバ回路によって供給され、そして失われる電流の量を実質的に制御するために用いられるバイアス電圧を発生するため、バイアス電圧発生器がカレントミラー回路装置および多段回路装置を含むのが好都合であることは明らかである。出力ドライバ回路の望ましい実施例と同様、そのようなバイアス発生装置の望ましい実施例も本明細中に詳細に説明される。
【００１０】
都合良いことに、本発明は（半導体メモリデバイス内のオフチップドライバ、ＯＣＤとして利用することが好都合な）定電流用途のためのドレイン電流制御されるＣＭＯＳ出力ドライバ回路を提供する。ここにおいては、たとえばＳＳＴＬ＿２、ＳＳＴＬ＿３、ＨＳＴＬ、ＥＣＬにおいて外部抵抗性終端負荷が用いられる。（デュアルゲートｐＦＥＴデバイスによって供給される）プルアップパスおよび（デュアルゲートｎＦＥＴデバイスによって失われる）プルダウンパスにおけるドレイン電流は、それぞれ本発明の回路によって発生されるゲートバイアス電圧によって制御される。これは外部終端基準電圧を都合良く考慮に入れている。
【００１１】
本発明のこれらの、そして他の目的、特色および利点は本発明の説明的な実施例の以下の詳細な説明から明らかとなるであろう。それらは添付図面とともに読まれるべきものである。
【００１２】
【実施例】
最初に図２を参照すると、抵抗性終端負荷に定ドレイン電流制御を提供するための本発明による出力ドライバ回路の第１の実施例が描かれている。本発明の出力ドライバ回路は、例えばＤＲＡＭデバイスのような、半導体メモリデバイスにおけるオフチップドライバ（ＯＣＤ）として使用するのに好都合であるが、しかし、本発明はそれに限定されることなく、そしてそのような独特の出力ドライバ回路は、当業技術者によって意図される他の種々のデータ伝送用途においても用いることができるということは明らかである。述語「チップ」および「外部」を描いている図２における破線は、出力ドライバ回路がチップまたは半導体デバイスの１部として形成され、そこからデータが駆動されるということを表すことを意図している。破線の外側のコンポーネントはこのため、チップの外側にあり、そして本発明の出力ドライバ回路の範囲外である。明確に言えば、出力ドライバ回路１０は、出力ドライバ回路のプルアップパスを形成する１つのデュアルゲートｐチャンネル電界効果トランジスタ（ｐＦＥＴ）デバイス１２を含んでいる。デュアルゲートｐＦＥＴデバイス１２自体は、ソーストランジスタ１２Ａおよびドレイントランジスタ１２Ｂを含んでおり、各々は、１つのソース端子（Ｓ）、１つのゲート端子（Ｇ）および１つのドレイン端子（Ｄ）を有している。ソーストランジスタ１２Ａのソース端子は、外部的にチップに提供される電圧源Ｖ（すなわちチップ電源）に接続されている。ドレイントランジスタ１２Ｂのドレイン端子は、出力ドライバ回路１０の出力端子に接続される。
【００１３】
出力ドライバ回路はまた、出力ドライバ回路のプルダウンパスを形成するデュアルゲートｎチャンネル電界効果トランジスタ（ｎＦＥＴ）デバイス１４をも含んでいる。デュアルゲートｎＦＥＴデバイス１４自体は、１つのドレイントランジスタ１４Ａと１つのソーストランジスタ１４Ｂとを含んでおり、各々は１つのソース端子（Ｓ）、１つのゲート端子（Ｇ）および１つのドレイン端子（Ｄ）を有している。ソーストランジスタ１４Ｂのソース端子は、グランド電位に接続されている。さらに、ソーストランジスタ１４Ｂのドレイン端子は、ドレイントランジスタ１４Ａのソース端子に接続されている。ドレイントランジスタ１４Ａのドレイン端子は、出力ドライバ回路１０の出力端子に接続されている。
【００１４】
ｐＦＥＴデバイスのソーストランジスタ１２Ａのゲート端子は、スイッチングインバータ１６の出力端子に接続され、ｎＦＥＴデバイスのソーストランジスタ１４Ｂのゲート端子はスイッチングインバータ１８の出力端子に接続されている。ｐチャンネル入力信号ＩＮ＿Ｐに応答して、スイッチングデバイス１６は、ソーストランジスタ１２Ａをターンオンおよびオフさせるのに用いられ、それによって電圧源ＶからデュアルゲートｐＦＥＴデバイスのソーストランジスタ１２Ａを通って流れる電流をターンオンおよびオフさせる。同様に、ｎチャンネル入力信号ＩＮ＿Ｎに応答して、スイッチングデバイス１８は、ソーストランジスタ１４Ｂをターンオンおよびオフさせるのに用いられ、それによってデュアルゲートｎＦＥＴデバイスのソーストランジスタ１４Ｂを通るグランド電位へ流れる電流をターンオンおよびオフさせる。
【００１５】
ｐＦＥＴデバイスのドレイン端子１２Ｂのゲート端子は、バイアス発生器２０の第１出力端子に接続される。以下に詳細に説明されるように、バイアス発生器２０は、バイアス電圧ｖＢＬＡＳＰを発生し、そしてｖＢＬＡＳＰをドレイントランジスタＢのゲート端子に提供して、ｐＦＥＴデバイスのドレイントランジスタ１２Ｂによって提供される電流の量を実質的に制御する。同様に、ｎＦＥＴデバイスのドレイン端子１４Ａのゲート端子は、バイアス発生器２０の第２出力端子に接続される。バイアス発生器２０は、以下に詳細に説明されるようにバイアス電圧ｖＢＬＡＳＮを発生し、そしてｖＢＬＡＳＮをドレイントランジスタ１４Ａのゲート端子に提供して、ｎＦＥＴデバイスのドレイントランジスタ１４Ａに提供される電流の量を実質的に制御する。
【００１６】
ドレイントランジスタ１２Ｂおよび１４Ａのドレイン端子の接合において形成される出力ドライバ回路１０の出力端子は終端抵抗器２２の第１端子に接続され、一方終点抵抗器２２の第２端子は、外部基準電圧源ＶＴＴに接続される。出力ドライバ回路１０の出力端子もまた回路１０からデータを受け取る（示されていない）デバイスの入力にも接続される。コンポーネント間のそのような望ましい接続性が与えられるときの、出力ドライバ回路１０の動作が説明される。
【００１７】
内部（チップ）電源電圧および外部基準電圧がある許容範囲内で同時に変化するときにも、本発明の出力ドライバ回路はＰＦＥＴプルアップパスおよびｎＦＥＴプルダウンパスの両方に定電流を供給する。トランジスタ１２Ａ、１２Ｂ、１４Ａおよび１４Ｂ（および本明細で開示させる他の全てのトランジスタ）のような、ＣＭＯＳトランジスタドレイン電流は、実質的にゲート対ソース電圧によって制御されることは明らかである。こうして、本発明に従ってゲート電圧（たとえばｖＢＬＡＳＰ、ＶＢＬＡＳＮ）を発生させ、そしてそれぞれそのような電圧をドレイントランジスタ（または別の実施例において説明されるようにソーストランジスタ）もゲート端子に加えることにより、各パス（プルアップおよびプルダウン）のドレイン電流が都合良く制御され、その結果一定電流がそこに提供される。この特定の実施例においては、ソーストランジスタは、プルアップおよびプルダウンパスを効果的にイネーブルし、そしてディスエーブルするのに用いられる。（しかし、別の実施例においては、後に説明されるようにドレイントランジスタがこの機能を提供する）。
【００１８】
例として、終端抵抗器２２は、５０オームの値を持つように描かれている。終端抵抗器の値は、出力ドライバ回路によって供給される／失われるべき電流に、そしてレシーバの入力電圧に相当して選択される。こうして、図２に示される例に従えば、１つの５０オーム終端抵抗器が出力ドライバ回路の出力端子において約８ミリアンペア（ｍＡ）の一定電流を生じさせる結果となり、こうして、レシーバへの入力において、約±４００ミリボルト（ｍＶ）の電圧降下が生じさせる。この例においては、±４００ｍＶは、レシーバによって必要とされる入力電圧である。
【００１９】
このようにして、信号ＩＮ＿Ｐが論理ハイ（約５ボルト）であり、信号ＩＮ＿Ｎもまた論理ハイであるとき、スイッチングインバータ１６は、論理ロー（約０ボルト）を出力し、これはソーストランジスタ１２Ａをターンオンさせ、ｐＦＥＴプルアップパスをイネーブルとし、一方スイッチングインバータ１８は論理ローを出力し、これはソーストランジスタ１４Ｂをターンオフさせ、ｎＦＥＴプルダウンパスをディスエーブルとする。プルアップパスがイネーブルされ、そしてプルダウンパスがディスエーブルされると、トランジスタ１２Ｂのゲート端子へのｖＢＬＡＳＰの印加はプルアップパスによって供給されるべき望ましいドレイン電流（たとえば約８ｍＡ）を生じさせる。
【００２０】
反対に、信号ＩＮ＿Ｎが論理ローであり、そして信号ＩＮ＿Ｐもまた論理ローであるとき、スイッチングインバーター１８は論理ハイを出力し、これはソーストランジスタ１４Ｂをターンオンさせ、ｎＦＥＴプルダウンパスをイネーブルとし、一方スイッチングインバータ１６は論理ハイを出力し、これはソーストランジスタ１２ＡをターンオフさせてｐＦＥＴプルアップパスをディスエーブルとする。プルダウンパスがイネーブルされ、そしてプルアップパスがディスエーブルであるため、トランジスタ１４Ａのゲート端子へのｖＢＬＡＳＮへの印加はプルダウンパスによって失われるべき望ましいドレイン電流（例えば８ｍＡ）を生じさせる。
【００２１】
図３を参照すると、バイアス電圧（ｖＢＬＡＳＰおよびｖＢＬＡＳＮ）を発生するためのバイアス発生器２０の第１実施例が示されている。後に説明されるように、バイアス発生器２０は、３つの相互接続された段によって都合良く形成されていることは明らかである。ｖＢＬＡＳＰおよびｖＢＬＡＳＮを発生させるために、バイアス発生器回路に加えられる電圧は、ＶＩＮＴとして表されている内部電源電圧、ＣＭＮとして示されているバンドギャップ基準電圧および外部終端抵抗器２２（図２）の基準電圧（ＶＴＴ）である。後に説明されるように、ＣＭＮ（バンドギャップ基準）は、外部基準電圧の関数としてバイアス発生器回路の第１段を通して流れる保証電流である高度に精密な一定基準電圧であることが理解されるべきである。
【００２２】
こうして、第１段は、ドレイントランジスタＰ１Ｂに直列に接続されたソーストランジスタＰ１ＡからなるデュアルゲートｐＦＥＴトランジスタデバイスで形成されている。デュアルゲートｐＦＥＴデバイスＰ１Ａ／Ｐ１Ｂは、電源Ｖ（すなわちトランジスタ１２Ａ（図２）に接続されている電圧源と同じ）と抵抗器Ｒ１との間に直列的に接続されている。抵抗器Ｒ１は、直列的に抵抗器Ｒ２に接続されている。第１段はまた、ドレイントランジスタＮ１Ａに直列に接続されたソーストランジスタＮ１ＢからなるデュアルゲートｎＦＥＴトランジスタデバイスをも含んでいる。デュアルゲートｎＦＥＴデバイスＮ１Ａ／Ｎ１Ｂは、グランドと抵抗器Ｒ２との間に直列に接続されている。第１段はまた、抵抗器Ｒ１とＲ２との間の接合点に接続された反転端子およびＶＴＴに接続された非反転端子とを持つ第１オペアンプＩＶＴＴをも含んでいる。第１オペアンプＩＶＴＴの出力端子は、ドレイントランジスタＰ１Ｂのゲート端子に接続される。ソーストランジスタＰ１Ａのゲート端子はグランドに接続される。ソーストランジスタＮ１ＢおよびドレイントランジスタＮ１Ａの両方のゲート端子は、ＣＭＮに接続される。
【００２３】
第１段におけるｐＦＥＴデバイスＰ１Ａ／Ｐ１Ｂに類似して、第２段は、ドレイントランジスタＰ２Ｂに直列に接続されたソーストランジスタＰ２ＡからなるデュアルゲートｐＦＥＴトランジスタデバイスを含んでいる。デュアルゲートｐＦＥＴデバイスＰ２Ａ／Ｐ２Ｂは、電圧源Ｖと抵抗器Ｒ３との間に直列に接続される。第２段はまた、ドレイントランジスタＮ２Ａに直列に接続されたソーストランジスタＮ２ＢからなるデュアルゲートｎＦＥＴトランジスタデバイスをも含んでいる。デュアルゲートｎＦＥＴデバイスＮ２Ａ／Ｎ２Ｂは、グランドと抵抗器Ｒ３との間に直列に接続される。第２段はまた、抵抗器Ｒ３と、ｎＦＥＴデバイスＮ２Ａ／Ｎ２Ｂとの間の接合点に接続された反転端子、および抵抗器Ｒ２とｎＦＥＴデバイスＮ１Ａ／Ｎ１Ｂ（第１段）との間の接合部に接続された非反転端子とを有する第２オペアンプＩＮをも含んでいる。第２オペアンプＩＮの出力端子は、ドレイントランジスタＮ２Ａのゲート端子に接続される。ソーストランジスタＮ２Ｂのゲート端子は、内部電圧電源ＶＩＮＴに接続される。電圧ＶＩＮＴが電圧Ｖより小さいか、または等しいことが望ましいのは明らかである。ｐＦＥＴソーストランジスタＰ２Ａのゲート端子は、グランドに接続され、一方Ｐ２Ｂのゲート端子は第１オペアンプＩＶＴＴの出力端子に接続される。後に説明されるように、第２オペアンプＩＮの出力端子はまた、出力ドライバ回路のプルダウンパスにバイアス電圧ｖＢＬＡＳＮを提供する。
【００２４】
第３段は、ドレイントランジスタＰ３Ｂに直列に接続されたソーストランジスタＰ３ＡからなるデュアルゲートｐＦＥＴトランジスタデバイスを含んでいる。デュアルゲートｐＦＥＴデバイスＰ３Ａ／Ｐ３Ｂは、電圧源Ｖと抵抗器Ｒ４との間に直列に接続される。第３段もまた、ｎＦＥＴデバイスＮ２Ａ／Ｎ２Ｂ（第２段）と類似して、ドレイントランジスタＮ３Ａに直列に接続されたソーストランジスタＮ３ＢからなるデュアルゲートｎＦＥＴデバイスをも含んでいる。デュアルゲートｎＦＥＴデバイスＮ３Ａ／Ｎ３Ｂは、グランドと抵抗器Ｒ４との間に直列に接続される。第３段はまた、抵抗器Ｒ４とｐＦＥＴデバイスＰ３Ａ／Ｐ３Ｂとの間の接合点に接続される反転端子と、そして抵抗器Ｒ１とｐＦＥＴデバイスＰ１Ａ／Ｐ１Ｂ（第１段）との間の接合点に接続される非反転端子とを有する第３オペアンプＩＰをも含んでいる。第３オペアンプＩＰの出力端子は、ドレイントランジスタＰ３Ｂのゲート端子に接続される。ソーストランジスタＰ３Ａのゲート端子はグランドに接続される。ｎＦＥＴソーストランジスタＮ３Ｂのゲート端子は、ＶＩＮＴに接続され、一方Ｎ３Ａのゲート端子は第２オペアンプＩＮの出力端子に接続される。後に説明されるように、第３オペアンプＩＰの出力端子もまた出力ドライバ回路のプルアップパスにバイアス電圧ｖＢＬＡＳＰを提供する。３段におけるコンポーネント間のそのような望ましい接続性が与えられたので、バイアス発生器２０の動作が説明される。
【００２５】
ｎＦＥＴデバイスＮ１Ａ／Ｎ１Ｂへの電圧ＣＭＮの提供は、第１段を通して流れる、たとえば１００マイクロアンペア（μＡ）の、電流を生じさせる。第１段を通る電流は、抵抗器Ｒ１およびＲ２の両端に電圧降下を生じさせる。抵抗器Ｒ１およびＲ２の値は外部終端抵抗器２２（図２）に相当するように選択されるのは明らかである。すなわち、終端抵抗器２２が５０オームであることが望ましい、そして出力ドライバ回路によって供給または失われるべき電流が約８ｍＡである以前の例を参照し、そして第１段を通る電流が約１００μＡと仮定すれば、Ｒ１およびＲ２の値は４Ｋオームとなるよう選択するのが望ましい。こうして、（レシーバの入力電圧要求を満足させるために）５０オーム終端抵抗器両端に約４００ｍＶの電圧降下が要求されていると仮定すれば、約４００ｍＶの相当する電圧が各抵抗器Ｒ１およびＲ２それぞれの両端に要求される。Ｒ１両端の電圧降下は、ＰＲＥＦとして示され、一方、Ｒ２両端の電圧降下は、ＮＲＥＦとして示されている。
【００２６】
ドレイントランジスタＰ１ＢおよびＰ２Ｂのゲート端子に提供される前にＶＴＴを規制するために、Ｒ１およびＲ２の間の電圧、すなわちＣＶＴＴ、とともに、終端抵抗器２２の外部基準電圧である電圧ＶＴＴがオペアンプＩＶＴＴに提供される。このことは、外部基準電圧ＶＴＴにおけるいかなる変化もオペアンプＩＶＴＴによって保証され、ＩＶＴＴは規制されたＶＴＴ電圧、すなわちＶＴＴＲｅｇを出力する。電圧ＶＴＴＲｅｇは、ドレイントランジスタＰ１Ｂ（第１段）およびＰ２Ｂ（第２段）のゲート端子の両方に提供され、電流がバイアス発生器回路のそれぞれの段を通って流れることを可能とする。デュアルゲートｐＦＥＴデバイスＰ１Ａ／Ｐ１ＢおよびデュアルゲートｐＦＥＴデバイスＰ２Ａ／Ｐ２Ｂがカレントミラー回路を形成し、Ｐ１Ａ／Ｐ１Ｂデバイスを通って流れる、たとえば１００μＡの同じ電流がＰ２Ａ／Ｐ２Ｂデバイスを通って流れることが理解される。
【００２７】
各トランジスタがそれと関連する（幅／長さ比として示される）チャンネル幅およびチャンネル長さを有していることは明らかである。測定の単位は示されていないが、マイクロメータ（μｍ）であることが望ましい。トランジスタのそのような特性は実質的にトランジスタの容量を決定する。こうして、Ｐ２Ａ／Ｐ２Ｂデバイスに関してＰ１Ａ／Ｐ１Ｂデバイスがミラーとなるためには、それらの幅／長さ比が実質的に等しく、たとえば４０／１、となるように選択される。
【００２８】
さらに、電圧ＮＲｅｆ（例えばＶＴＴ−４００ｍＶ）は、Ｒ３とデュアルゲートｎＦＥＴデバイスＮ２Ａ／Ｎ２Ｂとの間の接合点における電圧、すなわちＴＮ、と共にオペアンプＩＮに提供される。そのような入力に応答して、オペアンプＩＮはｎチャンネルバイアス電圧ｖＢＬＡＳＮを発生し、この電圧は出力ドライバ回路のドレイントランジスタ１４Ａ（図２）に提供される。加えて、オペアンプＩＮの出力はドレイントランジスタＮ２ＡおよびＮ３Ａのゲート端子に提供される。デュアルゲートｎＦＥＴデバイスＮ２Ａ／Ｎ２ＢおよびデュアルゲートｎＦＥＴデバイスＮ３Ａ／Ｎ３Ｂは、カレントミラー回路を形成し、Ｎ２Ａ／Ｎ２Ｂデバイスを通って流れるのと同じ電流、たとえば１００μＡ、がＮ３Ａ／Ｎ３Ｂデバイスを通って流れる。こうして、Ｎ３Ａ／Ｎ３ＢデバイスがＮ２Ａ／Ｎ２Ｂデバイスをミラーするために、それらの幅／長さ比は実質的に等しく、たとえば２／０．４、となるように選択される。
【００２９】
しかし、Ｎ２Ａ／Ｎ２Ｂデバイス（およびＮ３Ａ／Ｎ３Ｂデバイス）のチャンネル幅／長さ比が、出力ドライバ回路のデュアルゲートｎＦＥＴデバイス１４のチャンネル幅／長さ比に相当するよう選択されることに注目することは重要である。すなわち、各トランジスタ（ソースおよびドレイントランジスタの両方）のチャンネル長さが実質的に他トランジスタと等しく、例えば０．４、なるように選択される。しかし、トランジスタＮ２Ａ、Ｎ３Ａ、Ｎ２ＢおよびＮ３Ｂのチャンネル幅は、トランジスタ１４Ａおよび１４Ｂのチャンネル幅に比例するように選択され、この比例はデバイスを流れるそれぞれの電流の間に望まれる比例に等しくなる。その結果、ｎＦＥＴデバイス１４によって失われるべき電流が約８ｍＡであり、そして各トランジスタ１４Ａおよび１４Ｂに関するチャンネル幅が１６０であるように選択され、そしてＮ２Ａ／Ｎ２Ｂデバイス（そして、Ｎ３Ａ／Ｎ３Ｂデバイス）を通って流れる電流が約１００μＡであると仮定すれば、Ｎ２Ａ／Ｎ２ＢおよびＮ３Ａ／Ｎ３Ｂデバイスのトランジスタのチャンネル幅は２（すなわち１６０／２＝８０、そして８０×１００μＡ＝８ｍＡ）となるよう選択される。
【００３０】
さらにまた、電圧ＰＲｅｆ（たとえばＶＴＴ÷４００ｍＶ）がＲ４とデュアルゲートｐＦＥＴデバイスＰ３Ａ／Ｐ３Ｂの間の接合部における電圧、すなわちＴＰとともにオペアンプＩＰに提供される。そのような入力に応答して、オペアンプＩＰは、ｐチャンネルバイアス電圧ｖＢＬＡＳＰを発生し、この電圧は出力ドライバ回路のドレイントランジスタ１２Ｂ（図２）に提供される。加えて、オペアンプＩＰの出力は、ドレイントランジスタＰ３Ｂのゲートターミナルに提供される。
【００３１】
デュアルゲートｎＦＥＴデバイス１４に対するＮ２Ａ／Ｎ２ＢおよびＮ３Ａ／Ｎ３Ｂデバイスのチャンネル幅／長さ比の対応と同様に、Ｐ３Ａ／Ｐ３Ｂデバイスのチャンネル幅／長さ比は出力ドライバ回路のデュアルゲートｐＦＥＴデバイス１２のそれに対応する。こうして、（ソースおよびドレイントランジスタ両方の）各トランジスタのチャンネル長さが実質的にトランジスタの間で例えば０．５に等しくなるように選択され、一方トランジスタＰ３ＡおよびＰ３Ｂのチャンネル幅はトランジスタ１２Ａおよび１２Ｂのチャンネル幅に比例するように選択され、この比例はデバイスを通って流れるそれぞれの電流の間に必要な比例に等しくされる。結果として、ｐＦＥＴデバイス１２によって失われる電流が約８ｍＡであり、そして各トランジスタ１２Ａおよび１２Ｂに関するチャンネル幅が４００となるよう選択され、そしてＰ３Ａ／Ｐ３Ｂデバイスを通って流れる電流が約１００μＡであると仮定すれば、Ｐ３Ａ／Ｐ３Ｂデバイスのトランジスタのチャンネル幅は５（すなわち、４００／５は８０に等しく、そして８０×１００μＡ＝８ｍＡ）となるように選択される。
【００３２】
抵抗器Ｒ３およびＲ４は、バイアス発生器回路の第２および第３段においてそれぞれ設けられ、各段においてｎチャンネルおよびｐチャンネルトランジスタのソースおよびドレインにおける電圧降下を提供する。この電圧降下は第１段における抵抗器Ｒ１およびＲ２の直列組み合わせによって提供される電圧降下と等しくなる。こうして、Ｒ１およびＲ２が各々４Ｋオーム（こうして８Ｋオームの直列組み合わせとなる）であり、Ｒ３およびＲ４が各々８Ｋオームであることが好都合であるように選択されたと仮定する。しかも、図２に関して説明された信号ＩＮ＿ＰおよびＩＮ＿Ｎ には、ＶＩＮＴが提供されていることに注目するのは重要である。もし、ＶＩＮＴがＶよりも小さければ、１２Ａのゲートにおいてハイ（Ｖ）を確実とするため、インバータ１６の代わりに、トランジスタ１２Ａの入力をゲートする１つのレベルシフタが必要である。もし、ＶがＶＩＮＴに等しければ、インバータ１６の電源はＶまたはＶＩＮＴに接続されることができる。しかし、上で指摘したように、もしＶがＶＩＮＴよりも高ければ、インバータ１６はＶ（または用いられているレベルシフタ）に接続されねばならず、そうでなければトランジスタ１２Ａは適切にターンオフできない。インバータ１８はＶまたはＶＩＮＴに接続されることができる。バイアス電圧ｖＢＬＡＳＮは完全な定電圧ではないことに注目すべきである。すなわち、ｖＢＬＡＳＮは、外部基準電圧ＶＴＴとともに、そしてプロセス許容範囲内および温度とともに変化する。バイアス電圧ｖＢＬＡＳＰはまた、それら要素の関数として変化し、さらに加えて出力ドライバ回路が形成されているチップの電源電圧Ｖトランジスタ共に変化する。
【００３３】
図４を参照すると、バイアス発生器２０の別の実施例が示されている。バイアス発生器２０’は、実質的に図３のバイアス発生器２０に類似であり、単なる例外はデュアルゲートトランジスタデバイスＰ１Ａ／Ｐ１Ｂ、Ｐ２Ａ／Ｐ２ＢおよびＮ１Ａ／Ｎ１Ｂが単独のトランジスタデバイスＰ１、Ｐ２およびＮ１によってそれぞれ置換されていることである。特に、電源Ｖが内部電源ＶＩＮＴよりも高く、内部回路がそのようなトランジスタ両端の電圧を分割／分配するときには、デュアルゲートトランジスタＰ１Ａ／Ｐ１Ｂ、Ｐ２Ａ／Ｐ２ＢおよびＮ１Ａ／Ｎ１Ｂの使用が望ましい。その他の点では、バイアス２０’は、図３に関連して説明されたバイアス発生器２０と全く同じように動作する。
【００３４】
上の実施例は、約５０オームの終端抵抗器２２に関連して本発明の出力ドライバによって約８ｍＡが供給され、そして失われるという動作を説明していることは明らかである。しかし、終端抵抗器が約２５オームであり、そして出力ドライバ回路が約１６ｍＡを供給し、そして失わせるものであるならば、トランジスタ１２Ａおよび１２Ｂおよびトランジスタ１４Ａおよび１４Ｂのチャンネル幅は異なってくる。こうして、バイアス発生器回路において前に説明されたトランジスタに関する比例を維持するためには、トランジスタ１２Ａおよび１２Ｂのチャンネル幅は８００とされ、そしてトランジスタ１４Ａおよび１４Ｂのチャンネル幅は３２０となる。
【００３５】
５０オーム終端（８ｍＡ）に関する本発明の出力ドライバ回路１０の、プルアップパス（曲線Ａ）およびプルダウンパス（曲線Ｂ）の両方に関する出力電流の例のグラフ的な表現が図５−Ａに、そして２５オーム終端（１６ｍＡ）に関するものが図５−Ｂに示されている。図５−Ａの電流曲線は、本発明の出力ドライバ回路によって約８ｍＡの電流が交互に供給され、そして失われることが望ましい本明細で説明された例を描いている。１６ｍＡに関する類似の例が図５−Ｂに示されている。図６を参照すると、抵抗性終端負荷に一定のドレイン電流制御を提供するための本発明による出力ドライバ回路の第２の実施例が描かれている。ここでもまた、本発明のそのような出力ドライバ回路は例えばＤＲＡＭデバイスのような半導体メモリデバイス内のオフチップドライバ（ＯＣＤ）として使用されることが望ましい。出力ドライバ回路１１０は、実質的に出力ドライバ回路１０（図２）に類似であり、そしてそのため、図６におけるコンポーネントに関するすべての参照番号図２における類似コンポーネントに関する参照番号と同様であり、それらは１００だけ増加されている。
【００３６】
出力ドライバ回路１１０と出力ドライバ回路１０との間の主要な差異は、デュアルゲートｐＦＥＴおよびｎＦＥＴデバイスのそれぞれのドレインおよびソーストランジスタによって実行されている機能が変更されていることである。すなわち、（ｐＦＥＴデバイス１１２の）ソーストランジスタ１１２Ａおよび（ｎＦＥＴデバイス１１４の）１１４Ｂがそれぞれスイッチングインバータに接続されてプルアップおよびプルダウンパスをイネーブルおよびディスエーブルする代わりに、そして（ｐＦＥＴデバイス１１２の）ドレイントランジスタ１１２Ｂおよび（ｎＦＥＴデバイス１１４の）１１４Ａがバイアス発生器に接続される代わりに、回路１１０におけるソーストランジスタ１１２Ａおよび１１４Ｂはバイアス発生器１２０に接続され、一方ドレイントランジスタ１１２Ｂおよび１１４Ａはそれぞれスイッチングインバータ１１６および１１８に接続される。その結果、回路１１０におけるドレイントランジスタは、パスイネーブル／ディスエーブル機能を実行し、そしてソーストランジスタは、定電流制御機能を実行する。そうした別の配置は、回路１０と類似の機能結果を提供しながら、しかも出力ドライバ回路のハイインピーダンス状態に出力ドライバ回路の入力容量を改善することは明らかである。換言すれば、（プルアップおよびプルダウン出力トランジスタの両方がターンオフである）ハイインピーダンスにおいては、出力ドライバ回路は出力ノードにおいてある容量を有している。容量の量は拡散エリア（トランジスタ１２および１４のジャンクション）および出力トランジスタのゲートに向かうエリアに依存する。図２における配置は、スイッチングトランジスタがデュアルゲートトランジスタのソース側にあり、そして（ｖＢＬＡＳＰおよびｖＢＬＡＳＮに接続された）ドレイントランジスタがターンオンするものである。（「レシーバへ」と示されている）出力ノードにおける接合部およびゲートエリアは比較的ハイであり、そしてそれに関連する容量もそのようである。しかし、図６の配置においては、デュアルゲートトランジスタデバイスの両方のドレイントランジスタがハイインピーダンス状態においてはターンオフされており、そして出力ノードにおける接合エリアは両方のトランジスタのドレインに制限されているため、ゲートエリアはより小さくされる。結果として、回路１１０の出力ノードにおける容量は、回路１０の出力における容量よりも比較的小さくなる。それでもなお、終端抵抗器１２２に関して５０オームの同じ終点抵抗を仮定し、そして（示されていない）レシーバの入力電圧が約±４００ｍＶであると仮定すれば、プルアップパス（ｐＦＥＴデバイス１１２）は約８ｍＡを都合良く供給し、そしてプルダウンパス（ｎＦＥＴデバイス１１４）は約８ｍＡを都合良く失う。
【００３７】
図７は、バイアス発生器１２０の望ましい形態の詳細を描いている。バイアス発生器１２０もまた、実質的にバイアス発生器２０（図３）と明らかに類似であるが、デバイス１１２および１１４のドレインおよびソーストランジスタのそれぞれの機能に類似するものは、回路１０のデバイス１２および１４に比較して変更されており、各ソースおよびドレイントランジスタ機能は、バイアス発生器１２０内のｐＦＥＴおよびｎＦＥＴデバイスの中で交換されている。実際、バイアス発生器１２０内で用いられている参照番号および電圧名称は、バイアス発生器２０において用いられたそれらと同じである。バイアス発生器１２０によれば、第１オペアンプＩＶＴＴの出力端子はＰ１ＡおよびＰ２Ａのそれぞれのゲート端子に接続され、一方Ｐ２ＢおよびＰ１Ｂのそれぞれのゲート端子はグランドに接続される。さらにバイアス発生器１２０においては、第２オペアンプＩＮの出力端子はＮ２ＢおよびＮ３Ｂのそれぞれのゲート端子に接続され、一方Ｎ２ＡおよびＮ３Ａのそれぞれのゲート端子はＶＩＮＴに接続される。さらに、第３オペアンプＩＰの出力端子はＰ３Ａのゲート端子に接続され、一方Ｐ３Ｂのゲート端子はグランドに接続される。その他の点では、ｖＢＬＡＳＰおよびｖＢＬＡＳＮはバイアス発生器２０に関して上で説明されたと全く同様の方法で発生される。
【００３８】
図８を参照すると、バイアス発生器回路２０（図３）とバイアス発生器回路２０’（図４）との間の関係と類似して、別のバイアス発生器回路１２０’は実質的にバイアス発生器回路１２０に類似しており、回路２０および２０’に関して上で説明されたと同じ理由で、単独トランジスタＰ１、Ｐ２およびＮ１それぞれがデュアルゲートトランジスタデバイスＰ１Ａ／Ｐ１Ｂ、Ｐ２Ａ／Ｐ２Ｂ、およびＮ１Ａ／Ｎ１Ｂを置換していることが例外である。こうして、回路１２０’の出力は、回路１２０のそれと全く同じである。
【００３９】
図５−Ａおよび図５−Ｂと類似して、本発明の出力ドライバ回路１１０のプルアップパス（曲線Ａ）およびプルダウンパス（曲線Ｂ）の両方に関する出力電流の例のグラフ的な表現が図９−Ａおよび図９−Ｂに示されている。図９−Ａにおける電流曲線は、本発明の出力ドライバ回路によって約８ｍＡの電流（５０オーム終端）が交互的に供給され、そして失われることが望ましい、本明細に説明された例を描いており、一方図９−Ｂにおける電流曲線は１６ｍＡ（２５オーム終端）の例を描いている。
【図面の簡単な説明】
【図１】外部終端抵抗器を用いる一般的な高い周波数のアプリケーションデータ伝送装置の図である。
【図２】本発明の出力ドライバ回路の１つの実施例の回路図である。
【図３】本発明の出力ドライバ回路のバイアス発生器の１つの実施例の回路図である。
【図４】図３に示される出力ドライバ回路の別の実施例の回路図である。
【図５】本発明の出力ドライバ回路の出力電流のグラフ的な表現を描いた図である。
【図６】本発明の出力ドライバ回路の別の実施例の回路図である。
【図７】本発明の出力ドライバ回路のバイアス発生器の別の実施例の回路図である。
【図８】図７に示される出力ドライバ回路の別の実施例の回路図である。
【図９】本発明の出力ドライバ回路の出力電流のグラフ的な表現を描いた図である。
【符号の説明】
１０ 出力ドライバ回路
１２ ｐＦＥＴ
１４ ｎＦＥＴ
１６，１８ スイッチングインバータ
２０ バイアス発生器
２２ 終端抵抗器
１１０ 出力ドライバ回路
１１２ ｐＦＥＴ
１１４ ｎＦＥＴ
１１６ スイッチングインバータ
１２０ バイアス発生器
Ｒｔ 抵抗性終端負荷
ＶＳＳ ソース電圧電源
Claims (28)
- 抵抗性終端負荷に動作的に結合した出力端子を持つ出力ドライバ回路において、
１つのソーストランジスタおよび１つのドレイントランジスタを含む１つのデュアルゲートｐＦＥＴデバイスを含み、
各トランジスタはそれぞれゲート端子、ソース端子およびドレイン端子とを有し、
ソーストランジスタのソース端子は電源Ｖに動作的に結合し、
ソーストランジスタのドレイン端子はドレイントランジスタのソース端子に動作的に結合し、
ドレイントランジスタのドレイン端子は出力ドライバ回路の出力端子に動作的に結合し、
１つのソーストランジスタおよび１つのドレイントランジスタを含む１つのデュアルゲートｎＦＥＴデバイスを含み、
各トランジスタはそれぞれゲート端子、ソース端子およびドレイン端子とを有し、
ソーストランジスタのソース端子はグランド電位に動作的に結合し、
ソーストランジスタのドレイン端子はドレイントランジスタのソース端子に動作的に結合し、
ドレイントランジスタのドレイン端子は出力ドライバ回路の出力端子に動作的に結合し、
デュアルゲートｐＦＥＴデバイスのソーストランジスタのゲート端子に動作的に結合し、電源ＶからデュアルゲートｐＦＥＴデバイスのソーストランジスタを通って流れる電流をターンオンおよびオフさせる第１スイッチと、
デュアルゲートｎＦＥＴデバイスのソーストランジスタのゲート端子に動作的に結合し、デュアルゲートｎＦＥＴデバイスのソーストランジスタを通ってグランド電位に流れる電流をターンオンおよびオフさせる第２スイッチとを含み、
第１出力端子および第２出力端子を持つバイアス発生器を含み、
第１出力端子はデュアルゲートｐＦＥＴデバイスのドレイントランジスタのゲート端子に動作的に結合して、ドレイントランジスタに第１バイアス電圧を提供し、
第１バイアス電圧は抵抗性終端負荷と関連した外部基準電圧の関数であり、デュアルゲートｐＦＥＴデバイスのドレイントランジスタによって抵抗性終端負荷に提供される電流の量を実質的に制御し、
第２出力端子はデュアルゲートｎＦＥＴデバイスのドレイントランジスタのゲート端子に動作的に結合して、ドレイントランジスタに第２バイアス電圧を提供し、
第２バイアス電圧は抵抗性終端負荷と関連した外部基準電圧の関数であり、抵抗性終端負荷によってデュアルゲートｎＦＥＴデバイスのドレイントランジスタに提供される電流の量を実質的に制御する、
ことを特徴とする出力ドライバ回路。 - 第１スイッチが１つのスイッチングインバータを含む、請求項１記載の出力ドライバ回路。
- 第２スイッチが１つのスイッチングインバータを含む、請求項１記載の出力ドライバ回路。
- ソースおよびドレイントランジスタがＣＭＯＳトランジスタである、請求項１記載の出力ドライバ回路。
- バイアス発生器がさらに第１段を含み、
第１段が、
第１電源に応答し、そして第１段を通して電流が流れることを可能とする１つのｎＦＥＴデバイスと、
抵抗性終端負荷に関連した外部基準電圧と、そして第１段を通る電流に応答して、そして外部基準電圧に関連した変動を規制する１つのオペアンプと、
規制された外部基準電圧に応答し、そして第１段を通して電流が流れることを可能とする１つのｐＦＥＴデバイスと、
第１段を通る電流に応答し、そしてその両端に第１電圧降下を提供する第１抵抗器と、
第１段を通る電流に応答し、そしてその両端に第２電圧降下を提供する第２抵抗器とを含む、請求項１記載の出力ドライバ回路。 - ｐＦＥＴデバイスがさらに、ドレイントランジスタに直列に接続された１つのソーストランジスタを含み、
各トランジスタは１つのゲート端子を有し、ソーストランジスタのゲート端子はグランドに接続され、
ドレイントランジスタのゲート端子は規制された外部基準電圧に接続される、請求項５記載の出力ドライバ回路。 - ｎＦＥＴデバイスがさらに、ドレイントランジスタに直列に接続された１つのソーストランジスタを含み、
各トランジスタは１つのゲート端子を有し、
ソースおよびドレイントランジスタのゲート端子が第１電源に接続される、請求項５記載の出力ドライバ回路。 - 第１電源がバンドギャップ基準電源である、請求項５記載の出力ドライバ回路。
- バイアス発生器がさらに第２段を含み、
第２段が、
規制された外部基準電圧に応答し、そして第１段を通して流れる電流に実質的に等価な電流が第２段を通して流れることを可能とする１つのｐＦＥＴデバイスと、
第１段の第２抵抗器両端の電圧降下および第２段を通る電流に応答する１つのオペアンプと、
オペアンプおよび内部電源に応答し、そして第２段を通して電流が流れることを可能とする１つのｎＦＥＴデバイスと、
第２段を流れる電流に応答し、そして第１段の第１および第２抵抗器両端の電圧降下の和に実質的に等しい電圧降下を提供する１つの抵抗器とを含み、
第２オペアンプが第１バイアス電圧を発生する、請求項５記載の出力ドライバ回路。 - ｐＦＥＴデバイスがさらに、ドレイントランジスタに直列に接続された１つのソーストランジスタを含み、
各トランジスタはゲート端子を有し、
ソーストランジスタのゲート端子はグランドに接続され、
ドレイントランジスタのゲート端子が規制された外部基準電圧に接続される、請求項９記載の出力ドライバ回路。 - ｎＦＥＴデバイスがさらに、ドレイントランジスタに直列に接続された１つのソーストランジスタを含み、
各トランジスタはゲート端子を有し、
ソーストランジスタのゲート端子が内部電源に接続され、
ドレイントランジスタのゲート端子が第２バイアス電圧に接続される、請求項９記載の出力ドライバ回路。 - バイアス発生器がさらに第３段を含み、
第３段が、
第２段オペアンプおよび内部電源に応答し、そして第３段を通して電流が流れることを可能とする１つのｎＦＥＴデバイスと、
第１段の第１抵抗両端の第１電圧降下および第３段を通る電流に応答する１つのオペアンプと、
第３段オペアンプに応答し、そして第３段を通して電流が流れることを可能とする１つのｐＦＥＴデバイスと、
第３段を通る電流に応答し、そして第１段の第１および第２抵抗器両端の電圧降下の和に実質的に等価な電圧降下を提供する１つの抵抗器とを含み、
第３オペアンプが第２バイアス電圧を発生する、請求項９記載の出力ドライバ回路。 - ｐＦＥＴデバイスがさらに、ドレイントランジスタに直列に接続された１つのソーストランジスタを含み、
各トランジスタが１つのゲート端子を有し、
ソーストランジスタのゲート端子がグランドに接続され、
ドレイントランジスタのゲート端子が第１バイアス電圧に接続される、請求項１２記載の出力ドライバ回路。 - ｎＦＥＴデバイスがさらに、ドレイントランジスタに直列に接続された１つのソーストランジスタを含み、
各トランジスタがゲート端子を有し、
ソーストランジスタのゲート端子が内部電源に接続され、
ドレイントランジスタのゲート端子が第２バイアス電圧に接続される、請求項１２記載の出力ドライバ回路。 - 抵抗性終端負荷に動作的に結合した出力端子を持つ出力ドライバ回路において、
１つのソーストランジスタおよび１つのドレイントランジスタを含む１つのデュアルゲートｐＦＥＴデバイスを含み、
各トランジスタはそれぞれゲート端子、ソース端子およびドレイン端子を有し、
ソーストランジスタのソース端子は電源Ｖに動作的に結合し、
ソーストランジスタのドレイン端子はドレイントランジスタのソース端子に動作的に結合し、
ドレイントランジスタのドレイン端子は出力ドライバ回路の出力端子に動作的に結合し、
１つのソーストランジスタおよび１つのドレイントランジスタを含む１つのデュアルゲートｎＦＥＴデバイスを含み、
各トランジスタはそれぞれゲート端子、ソース端子およびドレイン端子を有し、
ソーストランジスタのソース端子はグランド電位に動作的に結合し、
ソーストランジスタのドレイン端子はドレイントランジスタのソース端子に動作的に結合し、
ドレイントランジスタのドレイン端子は出力ドライバ回路の出力端子に動作的に結合し、
第１スイッチを含み、
第１スイッチはデュアルゲートｐＦＥＴデバイスのドレイントランジスタのゲート端子に動作的に結合して、デュアルゲートｐＦＥＴデバイスのソーストランジスタから流れる電流をターンオンおよびオフさせ、
第２スイッチを含み、
第２スイッチはデュアルゲートｎＦＥＴデバイスのドレイントランジスタのゲート端子ら動作的に結合して、デュアルゲートｎＦＥＴデバイスのソーストランジスタに流れる電流をターンオンおよびオフさせ、
第１出力端子と第２出力端子とを有するバイアス発生器を含み、
第１出力端子はデュアルゲートｐＦＥＴデバイスのソーストランジスタのゲート端子に動作的に結合して、ソーストランジスタに第１バイアス電圧を提供し、
第１バイアス電圧は抵抗性終端負荷と関連する外部基準電圧の関数であり、そしてデュアルゲートｐＦＥＴデバイスのドレイントランジスタへの、そしてそれを通って抵抗性終端負荷に提供される電流の量を実質的に制御し、
第２出力端子はデュアルゲートｎＦＥＴデバイスのソーストランジスタのゲート端子に動作的に結合して、ソーストランジスタに第２バイアス電圧を提供し、
第２バイアス電圧は抵抗性終端負荷と関連する外部基準電圧の関数であり、そして抵抗性終端負荷によってデュアルゲートｎＦＥＴデバイスのドレイントランジスタへの、そしてそれを通って提供される電流の量を実質的に制御する、
ことを特徴とする出力ドライバ回路。 - 第１スイッチが１つのスイッチングインバータを含む、請求項１５記載の出力ドライバ回路。
- 第２スイッチが１つのスイッチングインバータを含む、請求項１５記載の出力ドライバ回路。
- ソースおよびドレイントランジスタがＣＭＯＳトランジスタである、請求項１５記載の出力ドライバ回路。
- バイアス発生用装置がさらに、第１段を含み、
第１段が、
第１電源に応答し、そして第１段を通して電流が流れることを可能とする１つのｎＦＥＴデバイスと、
抵抗性終端負荷に関連する外部基準電圧および第１段を通る電流に応答し、そして外部基準電圧に関連する変動を規制する１つのオペアンプと、
規制された外部基準電圧に応答し、そして第１段を通して電流が流れることを可能とする、ｐＦＥＴデバイスと、
第１段を流れる電流に応答し、そしてその両端に第１電圧降下を提供する第１抵抗器と、
第１段を流れる電流に応答し、そしてその両端に第２電圧降下を提供する第２抵抗器とを含む、請求項１５記載の出力ドライバ回路。 - ｐＦＥＴデバイスがさらに、ドレイントランジスタに直列に接続されたソーストランジスタを含み、
各トランジスタがゲート端子を有し、
ドレイントランジスタのゲート端子がグランドに接続され、
ソーストランジスタのゲート端子が規制された外部基準電圧に接続されている、請求項１９記載の出力ドライバ回路。 - ｎＦＥＴデバイスがさらに、ドレイントランジスタに直列に接続された１つのソーストランジスタを含み、
各トランジスタはゲート端子を有し、
ソースおよびドレイントランジスタのゲート端子が第１電源に接続されている、請求項１９記載の出力ドライバ回路。 - 第１電源がバンドギャップ基準電源である、請求項１９記載の出力ドライバ回路。
- バイアス発生用装置がさらに、第２段を含み、
第２段が、
規制された外部基準電圧に応答して、そして第１段を通って流れる電流に実質的に等価な電流が第２段を通して流れることを可能とする１つのｐＦＥＴデバイスと、
第１段の第２抵抗器両端の電圧降下および第２段を通る電流に応答する１つのオペアンプと、
オペアンプおよび内部電源に応答し、そして第２段を通して電流が流れることを可能とする１つのｎＦＥＴデバイスと、
第２段を流れる電流に応答し、そして第１段の第１および第２抵抗器両端の電圧降下の和に実質的に等価な電圧降下を提供する抵抗器とを含み、
第２オペアンプが第１バイアス電圧を発生する、請求項１９記載の出力ドライバ回路。 - ｐＦＥＴデバイスがさらに、ドレイントランジスタに直列に接続されたソーストランジスタを含み、
各トランジスタはゲート端子を有し、
ドレイントランジスタのゲート端子はグランドに接続され、
ソーストランジスタのゲート端子が規制された外部基準電圧に接続されている、請求項２３記載の出力ドライバ回路。 - ｎＦＥＴデバイスがさらに、ドレイントランジスタに直列に接続されたソーストランジスタを含み、
各トランジスタはゲート端子を有し、
ドレイントランジスタのゲート端子が内部電源に接続され、
ソーストランジスタのゲート端子が第２バイアス電圧に接続される、請求項２３記載の出力ドライバ回路。 - バイアス発生用装置がさらに、第３段を含み、
第３段が、
第２段オペアンプおよび内部電源に応答し、そして第３段を通して電流が流れることを可能とする１つのｎＦＥＴデバイスと、
第１段の第１抵抗器両端の第１電圧ドロップおよび第３段を通る電流に応答する１つのオペアンプと、
第３段オペアンプに応答し、第３段を通して電流が流れることを可能とする１つのｐＦＥＴデバイスと、
第３段を流れる電流に応答し、そして第１段の第１および第２抵抗器両端の電圧降下の和に実質的に等価な電圧降下を提供する１つの抵抗器とを含み、
第３オペアンプが第２バイアス電圧を発生する、請求項２３記載の出力ドライバ回路。 - ｐＦＥＴデバイスがさらに、ドレイントランジスタに直列に接続されたソーストランジスタを含み、
各トランジスタはゲート端子を有し、
ドレイントランジスタのゲート端子がグランドに接続され、
ソーストランジスタのゲート端子が第１バイアス電圧に接続される、請求項２６記載の出力ドライバ回路。 - ｎＦＥＴデバイスがさらに、ドレイントランジスタに直列に接続されたソーストランジスタを含み、
各トランジスタがゲート端子を有し、
ドレイントランジスタのゲート端子が内部電源に接続され、
ソーストランジスタのゲート端子が第２バイアス電圧に接続される、請求項２６記載の出力ドライバ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/940862 | 1997-09-29 | ||
| US08/940,862 US5939937A (en) | 1997-09-29 | 1997-09-29 | Constant current CMOS output driver circuit with dual gate transistor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163715A JPH11163715A (ja) | 1999-06-18 |
| JP4169402B2 true JP4169402B2 (ja) | 2008-10-22 |
Family
ID=25475550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27368098A Expired - Fee Related JP4169402B2 (ja) | 1997-09-29 | 1998-09-28 | デュアルゲートトランジスタデバイスを持つ定電流ｃｍｏｓ出力ドライバ回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5939937A (ja) |
| EP (1) | EP0905902B1 (ja) |
| JP (1) | JP4169402B2 (ja) |
| KR (1) | KR100522284B1 (ja) |
| CN (1) | CN1285170C (ja) |
| DE (1) | DE69838633T2 (ja) |
| TW (1) | TW388981B (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3954198B2 (ja) * | 1998-06-01 | 2007-08-08 | 富士通株式会社 | 出力回路、レベルコンバータ回路、論理回路、及び、オペアンプ回路 |
| JP3252903B2 (ja) * | 1999-05-28 | 2002-02-04 | 日本電気株式会社 | インタフェース回路 |
| US6255867B1 (en) | 2000-02-23 | 2001-07-03 | Pericom Semiconductor Corp. | CMOS output buffer with feedback control on sources of pre-driver stage |
| US6462613B1 (en) | 2000-06-20 | 2002-10-08 | Infineon Technologies Ag | Power controlled input receiver |
| US6960806B2 (en) | 2001-06-21 | 2005-11-01 | International Business Machines Corporation | Double gated vertical transistor with different first and second gate materials |
| US6492212B1 (en) | 2001-10-05 | 2002-12-10 | International Business Machines Corporation | Variable threshold voltage double gated transistors and method of fabrication |
| KR100465599B1 (ko) * | 2001-12-07 | 2005-01-13 | 주식회사 하이닉스반도체 | 데이타 출력 버퍼 |
| WO2004027995A2 (en) * | 2002-09-19 | 2004-04-01 | Sun Microsystems, Inc. | Integrated circuit comprising an sstl (stub series terminated logic) pre-driver stage using regulated power supply and method for performing an sstl operation |
| US6873503B2 (en) | 2002-09-19 | 2005-03-29 | Sun Microsystems, Inc. | SSTL pull-up pre-driver design using regulated power supply |
| US6778013B1 (en) | 2003-02-21 | 2004-08-17 | Analog Devices, Inc. | Buffer amplifier structures with enhanced linearity |
| JP4125723B2 (ja) * | 2003-03-06 | 2008-07-30 | 富士通株式会社 | 定電流駆動回路 |
| US6958626B2 (en) * | 2003-07-31 | 2005-10-25 | Infineon Technologies Ag | Off chip driver |
| TWI235293B (en) * | 2004-03-11 | 2005-07-01 | Winbond Electronics Corp | Source and sink voltage regulator |
| JP2006128506A (ja) * | 2004-10-29 | 2006-05-18 | Sharp Corp | トレンチ型ｍｏｓｆｅｔ及びその製造方法 |
| KR101169263B1 (ko) * | 2004-12-13 | 2012-08-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 이를 이용하는 전자 기기 |
| KR100673900B1 (ko) * | 2005-03-21 | 2007-01-25 | 주식회사 하이닉스반도체 | 반도체 소자의 데이터 입력 버퍼 |
| KR100735752B1 (ko) * | 2005-08-18 | 2007-07-06 | 삼성전자주식회사 | 스윙 리미터 |
| KR100696959B1 (ko) | 2005-09-29 | 2007-03-20 | 주식회사 하이닉스반도체 | 플립플롭회로 |
| US7474552B2 (en) * | 2006-03-08 | 2009-01-06 | Infineon Technologies Ag | Integrated semiconductor memory device |
| JP2010178094A (ja) * | 2009-01-30 | 2010-08-12 | Fujitsu Semiconductor Ltd | 半導体集積回路装置 |
| JP4997453B2 (ja) * | 2009-09-25 | 2012-08-08 | 独立行政法人産業技術総合研究所 | 二重絶縁ゲート電界トランジスタを用いたｍｏｓトランジスタ回路およびそれを用いたｃｍｏｓトランジスタ回路、ｓｒａｍセル回路、ｃｍｏｓ−ｓｒａｍセル回路、集積回路 |
| US8174308B2 (en) * | 2009-11-02 | 2012-05-08 | Nanya Technology Corp. | DC slope generator |
| CN103794620B (zh) * | 2010-12-14 | 2016-08-24 | 桑迪士克科技有限责任公司 | 具有三个用于行选择的器件驱动器的三维非易失性存储器 |
| JP5947099B2 (ja) * | 2011-05-20 | 2016-07-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8618842B2 (en) * | 2011-09-30 | 2013-12-31 | Qualcomm Incorporated | Differential PVT/timing-skew-tolerant self-correcting circuits |
| JP5294282B2 (ja) * | 2011-12-19 | 2013-09-18 | 独立行政法人産業技術総合研究所 | 二重絶縁ゲート電界トランジスタを用いたｍｏｓトランジスタ回路およびそれを用いたｃｍｏｓトランジスタ回路、ｓｒａｍセル回路、ｃｍｏｓ−ｓｒａｍセル回路、集積回路 |
| JP5246566B2 (ja) * | 2011-12-19 | 2013-07-24 | 独立行政法人産業技術総合研究所 | 二重絶縁ゲート電界トランジスタを用いたｍｏｓトランジスタ回路およびそれを用いたｃｍｏｓトランジスタ回路、ｓｒａｍセル回路、ｃｍｏｓ−ｓｒａｍセル回路、集積回路 |
| TWI580189B (zh) | 2011-12-23 | 2017-04-21 | 半導體能源研究所股份有限公司 | 位準位移電路及半導體積體電路 |
| KR101989571B1 (ko) * | 2012-06-27 | 2019-06-14 | 삼성전자주식회사 | 고전압 및 와이드 랜지 전압 동작을 위한 출력 드라이버 및 그것을 사용한 데이터 출력 드라이빙 회로 |
| JP6027806B2 (ja) * | 2012-07-25 | 2016-11-16 | ラピスセミコンダクタ株式会社 | 出力バッファ及び半導体装置 |
| US8766674B1 (en) * | 2013-03-15 | 2014-07-01 | Qualcomm Incorporated | Current-mode buffer with output swing detector for high frequency clock interconnect |
| US9774324B2 (en) * | 2014-12-05 | 2017-09-26 | Intel Corporation | Biasing scheme for high voltage circuits using low voltage devices |
| US10003192B2 (en) * | 2015-09-28 | 2018-06-19 | Nxp B.V. | Bus interfaces with unpowered termination |
| TWI680366B (zh) * | 2018-08-24 | 2019-12-21 | 新唐科技股份有限公司 | 單一電晶體控制的穩壓器及應用此穩壓器的積體電路 |
| CN112286273B (zh) * | 2020-09-28 | 2021-11-19 | 青岛海泰新光科技股份有限公司 | 一种高性能恒流装置和方法 |
| CN114265038B (zh) * | 2021-11-22 | 2024-02-09 | 电子科技大学 | 一种具有温度补偿效应的高精度开关式移相单元 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4782250A (en) * | 1987-08-31 | 1988-11-01 | International Business Machines Corporation | CMOS off-chip driver circuits |
| US5151619A (en) * | 1990-10-11 | 1992-09-29 | International Business Machines Corporation | Cmos off chip driver circuit |
| US5144165A (en) * | 1990-12-14 | 1992-09-01 | International Business Machines Corporation | CMOS off-chip driver circuits |
| US5206544A (en) * | 1991-04-08 | 1993-04-27 | International Business Machines Corporation | CMOS off-chip driver with reduced signal swing and reduced power supply disturbance |
| US5430387A (en) * | 1992-09-16 | 1995-07-04 | International Business Machines Corporation | Transition-controlled off-chip driver |
| US5453705A (en) * | 1993-12-21 | 1995-09-26 | International Business Machines Corporation | Reduced power VLSI chip and driver circuit |
| US5440258A (en) * | 1994-02-08 | 1995-08-08 | International Business Machines Corporation | Off-chip driver with voltage regulated predrive |
| CA2124745C (en) * | 1994-05-31 | 2001-11-20 | Brian D. Gerson | High-speed cmos pseudo-ecl output driver |
| US5414314A (en) * | 1994-06-09 | 1995-05-09 | Maxim Integrated Products | High swing interface stage |
| US5434519A (en) * | 1994-10-11 | 1995-07-18 | International Business Machines Corporation | Self-resetting CMOS off-chip driver |
| US5668488A (en) * | 1994-11-17 | 1997-09-16 | Advanced Micro Devices, Inc. | Input buffer for a high density programmable logic device |
| US5495184A (en) * | 1995-01-12 | 1996-02-27 | Vlsi Technology, Inc. | High-speed low-power CMOS PECL I/O transmitter |
| US5635861A (en) * | 1995-05-23 | 1997-06-03 | International Business Machines Corporation | Off chip driver circuit |
| US5629634A (en) * | 1995-08-21 | 1997-05-13 | International Business Machines Corporation | Low-power, tristate, off-chip driver circuit |
-
1997
- 1997-09-29 US US08/940,862 patent/US5939937A/en not_active Expired - Lifetime
-
1998
- 1998-07-18 DE DE69838633T patent/DE69838633T2/de not_active Expired - Lifetime
- 1998-07-18 EP EP98113434A patent/EP0905902B1/en not_active Expired - Lifetime
- 1998-07-23 TW TW087112054A patent/TW388981B/zh not_active IP Right Cessation
- 1998-09-21 CN CNB981196691A patent/CN1285170C/zh not_active Expired - Fee Related
- 1998-09-28 JP JP27368098A patent/JP4169402B2/ja not_active Expired - Fee Related
- 1998-09-29 KR KR10-1998-0040460A patent/KR100522284B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0905902B1 (en) | 2007-10-31 |
| US5939937A (en) | 1999-08-17 |
| DE69838633D1 (de) | 2007-12-13 |
| CN1285170C (zh) | 2006-11-15 |
| JPH11163715A (ja) | 1999-06-18 |
| KR100522284B1 (ko) | 2005-12-21 |
| EP0905902A2 (en) | 1999-03-31 |
| CN1221256A (zh) | 1999-06-30 |
| EP0905902A3 (en) | 2003-01-29 |
| DE69838633T2 (de) | 2008-08-28 |
| TW388981B (en) | 2000-05-01 |
| KR19990030235A (ko) | 1999-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4169402B2 (ja) | デュアルゲートトランジスタデバイスを持つ定電流ｃｍｏｓ出力ドライバ回路 | |
| JP3334548B2 (ja) | 定電流駆動回路 | |
| US7248079B2 (en) | Differential buffer circuit with reduced output common mode variation | |
| JP5572277B2 (ja) | インピーダンス調整回路とそれを備える集積回路及びそれを利用した出力ドライバのインピーダンス調整方法 | |
| US6236239B1 (en) | Output buffer circuit achieving stable operation and cost reduction | |
| US6593795B2 (en) | Level adjustment circuit and data output circuit thereof | |
| JP3487723B2 (ja) | インタフェース回路及び信号伝送方法 | |
| JP3171175B2 (ja) | 差動トライステート発生方法及び差動トライステート回路 | |
| US8390318B2 (en) | Semiconductor device having calibration circuit for adjusting output impedance of output buffer circuit | |
| JP2813103B2 (ja) | 半導体集積回路 | |
| US6686779B2 (en) | Driver circuit for differentially outputting data from internal circuitry of an LSI to outside the LSI | |
| KR100484257B1 (ko) | 반도체 소자의 차동증폭형 입력 버퍼 | |
| US7167052B2 (en) | Low voltage differential amplifier circuit for wide voltage range operation | |
| JP3561716B1 (ja) | 定電圧回路 | |
| JPH1174777A (ja) | 半導体装置の入力バッファ | |
| JPH11250686A (ja) | 半導体メモリ装置のための電流ミラ―タイプの感知増幅器 | |
| KR100390994B1 (ko) | 반도체 메모리 소자의 전압 발생장치 | |
| US20030071661A1 (en) | Input circuit | |
| JP3627947B2 (ja) | 半導体装置のデータ伝送回路 | |
| JPH0210763A (ja) | 半導体集積回路 | |
| JP3195257B2 (ja) | 半導体集積回路 | |
| KR100365942B1 (ko) | 데이타출력버퍼 | |
| JPH03222195A (ja) | センス増幅回路 | |
| JP2004088319A (ja) | 遅延素子回路、電圧制御発振回路、および電圧制御遅延線回路 | |
| KR19980050134A (ko) | 반도체 소자의 시간 지연 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050905 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080118 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080415 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080418 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080519 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080709 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080805 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |