JP3627947B2 - 半導体装置のデータ伝送回路 - Google Patents
半導体装置のデータ伝送回路 Download PDFInfo
- Publication number
- JP3627947B2 JP3627947B2 JP26431596A JP26431596A JP3627947B2 JP 3627947 B2 JP3627947 B2 JP 3627947B2 JP 26431596 A JP26431596 A JP 26431596A JP 26431596 A JP26431596 A JP 26431596A JP 3627947 B2 JP3627947 B2 JP 3627947B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- data transmission
- voltage
- output node
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置におけるデータ伝送回路に関し、特に、半導体メモリ装置のデータ伝送経路に有用なデータ伝送回路に関するものである。
【0002】
【従来の技術】
メモリなど半導体装置の高集積・大容量化に伴い、半導体素子の動作電流を抑制するための多様な手段が施されている。半導体素子の動作電流消費を最小化する一例として、データ伝送線路による電流消費を最小化する技術がある。このデータ伝送線路による消費電流を抑える代表的な技術が、「ISSCC 1994, pp 142〜143 “A 256MbDRAM with 100MHz Serial I/O Ports for Storage of Moving Pictures ”」に開示されている。この先行技術は、SHT回路(Suppressed High Differential Transfer Circuit) を使用したもので、これを簡単に説明すれば次のようなものである。
【0003】
図1に示すデータ伝送回路は、上記先行技術に開示されたデータ伝送回路の要部のみを示したものである。1対の入力信号対を送るデータライン対RD,RDB、例えばセンスアンプによるセンシングビットライン対がすべて論理“ハイ”にプリチャージされている状態では等化信号(equalizing signal) EQが論理“ハイ”で入力される。従って、データ伝送ライン対DB,DBBはNMOSトランジスタM7の導通により等化状態になる。この等化状態から、等化信号EQが論理“ロウ”に変化し、伝送パルスPS1が論理“ハイ”に変わると、まず、データ伝送ライン対DB,DBBのそれぞれにドレインが接続されたNMOSトランジスタM1,M2の共通ソース接続ノードN1は、NMOSトランジスタM5のチャネルを通じて接地電圧Vssのレベルに変化する。また、データ伝送ライン対DB,DBBのそれぞれにドレインが接続されたNMOSトランジスタM3,M4の共通ソース接続ノードN2は、NMOSトランジスタM6のチャネルを通じて供給される伝送電圧VINTLのレベルに上昇する。
【0004】
このような状態で、データライン対RD,RDBのうちデータラインRDBが論理“ロウ”に変化したと仮定すれば、データラインRDは相補データ信号のため論理“ハイ”に維持されるので、データラインRDにゲート接続されたNMOSトランジスタM1,M4は導通、データラインRDBにゲート接続されたNMOSトランジスタM2,M3は非導通となる。従って、データ伝送ラインDBのレベルはNMOSトランジスタM1の導通及びNMOSトランジスタM3の非導通により接地電圧Vssへ遷移する一方、データラインDBBのレベルはNMOSトランジスタM2に非導通及びNMOSトランジスタM4の導通により伝送電圧VINTLへ遷移する。
【0005】
これに続いて、データ伝送ライン対DB,DBBに伝送されたデータを受信するための制御パルスPS2Bを論理“ハイ”から“ロウ”に変化させてデータ受信部を動作させると、ソースが電源電圧Vccに接続されたPMOSトランジスタM8が導通する。このPMOSトランジスタM8の導通により、データ伝送ライン対DB,DBBのそれぞれにゲート接続されたPMOSトランジスタM9,M10のソースに電源電圧Vccが供給される。このとき、PMOSトランジスタM9,M10のゲート電圧が相違するので、これらPMOSトランジスタM9,M10のチャネル伝導度(channel conductance) は異なることになる。本例の場合データ伝送ラインDBの方がデータ伝送ラインDBBよりもレベルが低いので、PMOSトランジスタM9のチャネル伝導度がPMOSトランジスタM10のチャネル伝導度より大きい状態にある。これに従って、PMOSトランジスタM9のドレインノードN3は電源電圧Vcc、PMOSトランジスタM10のドレインノードN4は接地電圧Vssの各レベルにデベロープ(Develop) されることになる。ドレインノード即ち出力ノードN3が論理“ハイ”にプルアップされるのにつれてNMOSトランジスタM15が導通するので、ノードN4は確実に接地電圧Vssへプルダウンされ、一方、NMOSトランジスタM14は非導通の状態にある。
【0006】
以上の結果、制御パルスPS2Bが論理“ロウ”遷移すると、インバータINV1,INV2からは、データ伝送ライン対DB,DBBに従うノードN3,N4の電圧変化に応じて論理“ハイ”又は論理“ロウ”がそれぞれ出力される。尚、NMOSトランジスタM11,M12,M13は、制御パルスPS2Bが論理“ハイ”の状態にあるときに導通してノードN3,N4を接地電圧Vssのレベルにプリチャージ・等化する機能をもつ。
【0007】
【発明が解決しようとする課題】
図1に示したような構成を有する従来のデータ伝送回路は、データ伝送ライン対DB,DBBの電圧振幅を小さくするためにデータ伝送ライン専用の伝送電圧VINTLを発生して使用している。このため、より小さいチップ面積内での実施には困難であるし、伝送電圧VINTL用の電源線をチップ内に配線しなければならないという不具合がある。
【0008】
そこで本発明の目的は、別途のデータ伝送用の伝送電圧を使用せずともデータ伝送ラインの電圧振幅を小さくしてデータ伝送回路の消費電力を抑制することができ、より実装面積が小さくてすむデータ伝送回路を提供することにある。
【0009】
【課題を解決するための手段】
このために本発明による半導体装置のデータ伝送回路は、入力信号対が同一論理のときにデータ伝送ライン対に第1電圧を設定し、そして入力信号対が相補論理になるとこれに応答してデータ伝送ライン対の両インピーダンスを互いに異ならせるインピーダンス変更手段と、感知ノード対に設定される伝送電圧を伝送信号に応答してデータ伝送ライン対へ伝達する伝送電圧伝達手段と、出力ノード対へ第2電圧を供給する動作電圧提供手段と、感知ノード対と出力ノード対との間を接続して感知ノード対に伝送電圧を設定し、そして一方の感知ノードと出力ノードとの間の伝導度を他方の出力ノードの電圧に従い変化させる感知手段と、を備えてなることを特徴とする。
【0010】
この場合のインピーダンス変更手段は、第1電圧とデータ伝送ライン対との間にチャネルを設け、ゲートに入力信号対を入力するようにしたMOSトランジスタ対で構成することができる。また、伝送電圧伝達手段は、感知ノード対とデータ伝送ライン対との間にチャネルを設け、ゲートに伝送信号を入力するようにしたMOSトランジスタ対で構成することができる。更に、動作電圧提供手段は、第2電圧と出力ノード対との間に設けたダイオード形のMOSトランジスタで構成することができる。そして、感知手段は、感知ノード対と出力ノード対との間にチャネルを設け、ゲートを他方の出力ノードへ接続するようにしたMOSトランジスタ対で構成することができる。
【0011】
或いは、本発明による半導体装置のデータ伝送回路は、入力信号対に従いデータ伝送ライン対の両インピーダンスを互いに異ならせるインピーダンス変更手段と、制御信号に応答してデータ伝送ライン対に第1電圧を設定する初期電圧設定手段と、感知ノード対に設定される伝送電圧を伝送信号に応答してデータ伝送ライン対へ伝達する伝送電圧伝達手段と、出力ノード対へ第2電圧を供給する動作電圧提供手段と、感知ノード対と出力ノード対との間を接続して感知ノード対に伝送電圧を設定し、そして一方の感知ノードと出力ノードとの間の伝導度を他方の出力ノードの電圧に従い変化させる感知手段と、を備えてなることを特徴とする。
【0012】
この場合のインピーダンス変更手段は、第1電圧とデータ伝送ライン対との間にチャネルを設け、ゲートに入力信号対を入力するようにしたMOSトランジスタ対で構成することができる。また、初期電圧設定手段は、第1電圧とデータ伝送ライン対との間にチャネルを設け、ゲートに制御信号を入力するようにしたMOSトランジスタ対で構成することができる。更に、伝送電圧伝達手段は、感知ノード対とデータ伝送ライン対との間にチャネルを設け、ゲートに伝送信号を入力するようにしたMOSトランジスタ対で構成することができる。このときには伝送信号と制御信号を互いに逆位相の信号とすることが可能である。また更に、動作電圧提供手段は、第2電圧と出力ノード対との間に設けたダイオード形のMOSトランジスタで構成することができる。そして、感知手段は、感知ノード対と出力ノード対との間にチャネルを設け、ゲートを他方の出力ノードへ接続するようにしたMOSトランジスタ対で構成することができる。
【0013】
【発明の実施の形態】
以下、本発明の実施形態につき添付図面を参照して詳細に説明する。
【0014】
図2に、データ伝送回路の回路例を示す。即ち、データ伝送用に別途発生した伝送電圧を使用することなく、1つの伝送信号に応答して1対のデータ端子又はデータライン対RD,RDBによる入力信号対のデータを伝送するように構成されている。図3には、そのデータ伝送動作を説明する動作タイミングが示されている。
【0015】
例えばデータドライバから延びたデータライン対RD,RDBの入力信号対が両方とも第1論理の例えば論理“ハイ”の待機状態で入力されると、このデータライン対RD,RDBの論理“ハイ”は、データ伝送ライン対DB,DBBの一端部に設けたインピーダンス変更手段のNMOSトランジスタM21,M22のゲートへ印加される。NMOSトランジスタM21,M22のドレインはそれぞれデータ伝送ライン対DB,DBBの一方に接続されており、ソースは第1電圧の例えば接地電圧Vssへ共通に接続されている。従って、データライン対RD,RDBの両方が待機の論理“ハイ”になる場合、NMOSトランジスタM21,M22が導通し、これによりデータ伝送ライン対DB,DBBは両方とも接地電圧Vssのレベルに初期設定される。この待機状態において伝送パルス(伝送信号)PS1は第2論理の例えば論理“ロウ”で入力されるので、データ伝送ライン対DB,DBBの他端部にそれぞれ接続された伝送電圧伝達手段のNMOSトランジスタM23,M24はすべて非導通にある。
【0016】
このとき、NMOSトランジスタM23,M24のドレインノードである感知ノード対N1,N2には、電源電圧Vccの1/2のレベルの伝送電圧がセットされる。即ち、図2の回路に第2電圧の例えば電源電圧Vccが供給されると、電源電圧Vccと出力ノード対N3,N4の間にそれぞれダイオード形態(相手方の出力ノードへゲート交差接続するなども可)で設けられた動作電圧提供手段のPMOSトランジスタM27,M28が導通し、出力ノード対N3,N4にはVcc−Vtp(VtpはPMOSトランジスタM27,M28のしきい値電圧)の電圧がプリチャージされる。そして、この出力ノード対N3,N4にそれぞれゲートが交差接続された感知手段のNMOSトランジスタM25,M26が導通するので、感知ノード対N1,N2にはそれぞれ、Vcc−Vtp−Vtn(VtnはNMOSトランジスタM25,M26のしきい値電圧)の伝送電圧がプリチャージされる。
【0017】
このような待機状態から、データライン対RD,RDBの一方、例えばデータラインRDBが論理“ロウ”に変化すると、NMOSトランジスタM21は導通を維持する一方、NMOSトランジスタM22は非導通の状態になり、この例ではデータ伝送ラインDBBのインピーダンスが変更され、データ伝送ライン対DB,DBBの両インピーダンスが互いに異なる状態、つまりデータ伝送ラインDBは低抵抗且つデータ伝送ラインDBBは高抵抗の状態になる。そして、伝送パルスPS1が論理“ハイ”へ遷移するとNMOSトランジスタM23,M24が導通し、感知ノード対N1,N2がデータ伝送ライン対DB,DBBとそれぞれ接続されて伝送電圧が伝達される。従って、これによる電流がデータ伝送ライン対DB,DBBのそれぞれに流れることになる。
【0018】
このとき、データ伝送ラインDBに接続されたNMOSトランジスタM21の導通、データ伝送ラインDBBに接続されたNMOSトランジスタM22の非導通によるインピーダンスの変更に従い、所定の時間後にはデータ伝送ライン対DB,DBのライン間に一定の電位差が発生する。即ち本例の場合、データ伝送ラインDBは導通しているNMOSトランジスタM21のチャネルを通じて接地接続されているので初期設定の接地電圧を維持し、一方データ伝送ラインDBBは、NMOSトランジスタM22により接地接続が遮断されているので、NMOSトランジスタM24を介し流入する電荷量とデータ伝送ラインDBBのキャパシタンスC22,C24及びライン抵抗R22によって決定される一定の伝送電圧を有するとになる。
【0019】
このように伝送パルスPS1の論理“ハイ”活性化によりデータ伝送ライン対DB,DBBの対間に差が発生すると、その差に応じて感知ノード対N1,N2の電圧が変化することになる。即ち本例の場合、感知ノードN1は、データ伝送ラインDBの低抵抗に従い論理“ロウ”にプルダウンされ、感知ノードN2は、データ伝送ラインDBBの高抵抗に従いVcc−Vtp−Vtnの伝送電圧を維持する。感知ノードN1がプルダウンされると、NMOSトランジスタM25を介して出力ノードN3の電圧が論理“ロウ”へ低くなり、この出力ノードN3にゲート接続されたNMOSトランジスタM26が非導通化されることになる。従って、出力ノードN4は、PMOSトランジスタM28を介し提供される電源電圧Vccによる論理“ハイ”を出力する。その結果、データライン対RD,RDBの入力状態に連動する出力OUT,OUTBが発生される。
【0020】
以上のように、この実施形態のデータ伝送回路は、別途発生の伝送電圧を使用せずとも内部的に低電圧の伝送電圧がデータ伝送ラインに設定されてデータを伝送可能であることがわかる。尚、データライン対RD,RDBのうちデータラインRDBが論理“ハイ”から“ロウ”へ遷移するときの動作を説明したが、逆位相のデータ信号が入力されるときでも同過程によりデータ伝送可能であることは容易に理解されよう。
【0021】
図4はデータ伝送回路の別の実施形態を示す回路図で、図2に示した構成に加えてデータ伝送ライン対DB,DBBに接地電圧Vssを初期設定する専用の初期電圧設定手段を設けたものである。即ち、図2に示した実施形態の場合、データ伝送ライン対DB,DBBに接地電圧Vssを初期設定するためにはデータライン対RD,RDBの両方を待機状態で論理“ハイ”にしてNMOSトランジスタM21,M22を導通させなければならないという制約条件を解消している。
【0022】
データ伝送ライン対DB,DBBの対間に付加した初期電圧設定手段は、各ソースが接地電圧Vssに接続されると共にドレインがデータ伝送ライン対DB,DBBの一方へそれぞれ接続され、ゲートに制御パルス(制御信号)PWBを入力する2つのNMOSトランジスタ30,32で構成されている。このような初期電圧設定手段を加えたデータ伝送回路の基本動作は図2の実施形態と同様であるが、但し、制御パルスPWBが論理“ハイ”で入力されればデータ伝送ライン対DB,DBBの初期設定が行われるようになっており、データライン対RD,RDBを待機状態で同じ論理にセットする必要がないようにされている。制御パルスPWBは、図3に示すように伝送パルスPS1と逆位相とするだけでよい。
【0023】
【発明の効果】
本発明によれば、データ伝送のために別途発生の伝送電圧を供給することなくデータ伝送ラインの電圧変動幅を抑えて伝送することが可能であり、また構成素子もより簡素化されるので、消費電力の減少が図られると共に実装面積が最小化され、高集積化に有利である。
【図面の簡単な説明】
【図1】従来のデータ伝送回路の回路図。
【図2】本発明によるデータ伝送回路の第1実施形態を示す回路図。
【図3】本発明によるデータ伝送回路の動作タイミングを示す電圧波形図。
【図4】本発明によるデータ伝送回路の第2実施形態を示す回路図。
【符号の説明】
M21,M22 インピーダンス変更手段
M23,M24 伝送電圧伝達手段
M25,M26 感知手段
M27,M28 動作電圧提供手段
N1,N2 感知ノード
N3,N4 出力ノード
Claims (12)
- 入力信号対が同一論理のときにデータ伝送ライン対に第1電圧を設定し、そして入力信号対が相補論理になるとこれに応答してデータ伝送ライン対の両インピーダンスを互いに異ならせるインピーダンス変更手段と、感知ノード対に設定される伝送電圧を伝送信号に応答してデータ伝送ライン対へ伝達する伝送電圧伝達手段と、出力ノード対へ第2電圧を供給する動作電圧提供手段と、感知ノード対と出力ノード対との間を接続して感知ノード対に伝送電圧を設定し、そして一方の感知ノードと出力ノードとの間の伝導度を他方の出力ノードの電圧に従い変化させる感知手段と、を備えてなることを特徴とする半導体装置のデータ伝送回路。
- インピーダンス変更手段は、第1電圧とデータ伝送ライン対との間にチャネルを設け、ゲートに入力信号対を入力するようにしたMOSトランジスタ対で構成される請求項1記載のデータ伝送回路。
- 伝送電圧伝達手段は、感知ノード対とデータ伝送ライン対との間にチャネルを設け、ゲートに伝送信号を入力するようにしたMOSトランジスタ対で構成される請求項1又は請求項2記載のデータ伝送回路。
- 動作電圧提供手段は、第2電圧と出力ノード対との間に設けたダイオード形のMOSトランジスタで構成される請求項1〜3のいずれか1項に記載のデータ伝送回路。
- 感知手段は、感知ノード対と出力ノード対との間にチャネルを設け、ゲートを他方の出力ノードへ接続するようにしたMOSトランジスタ対で構成される請求項1〜4のいずれか1項に記載のデータ伝送回路。
- 入力信号対に従いデータ伝送ライン対の両インピーダンスを互いに異ならせるインピーダンス変更手段と、制御信号に応答してデータ伝送ライン対に第1電圧を設定する初期電圧設定手段と、感知ノード対に設定される伝送電圧を伝送信号に応答してデータ伝送ライン対へ伝達する伝送電圧伝達手段と、出力ノード対へ第2電圧を供給する動作電圧提供手段と、感知ノード対と出力ノード対との間を接続して感知ノード対に伝送電圧を設定し、そして一方の感知ノードと出力ノードとの間の伝導度を他方の出力ノードの電圧に従い変化させる感知手段と、を備えてなることを特徴とする半導体装置のデータ伝送回路。
- インピーダンス変更手段は、第1電圧とデータ伝送ライン対との間にチャネルを設け、ゲートに入力信号対を入力するようにしたMOSトランジスタ対で構成される請求項6記載のデータ伝送回路。
- 初期電圧設定手段は、第1電圧とデータ伝送ライン対との間にチャネルを設け、ゲートに制御信号を入力するようにしたMOSトランジスタ対で構成される請求項6又は請求項7記載のデータ伝送回路。
- 伝送電圧伝達手段は、感知ノード対とデータ伝送ライン対との間にチャネルを設け、ゲートに伝送信号を入力するようにしたMOSトランジスタ対で構成される請求項6〜8のいずれか1項に記載のデータ伝送回路。
- 伝送信号と制御信号が互いに逆位相の信号である請求項9記載のデータ伝送回路。
- 動作電圧提供手段は、第2電圧と出力ノード対との間に設けたダイオード形のMOSトランジスタで構成される請求項6〜10のいずれか1項に記載のデータ伝送回路。
- 感知手段は、感知ノード対と出力ノード対との間にチャネルを設け、ゲートを他方の出力ノードへ接続するようにしたMOSトランジスタ対で構成される請求項6〜11のいずれか1項に記載のデータ伝送回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950033822A KR0153602B1 (ko) | 1995-10-04 | 1995-10-04 | 반도체 메모리 장치의 데이타 고속 전송회로 |
KR1995P33822 | 1995-10-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09153784A JPH09153784A (ja) | 1997-06-10 |
JP3627947B2 true JP3627947B2 (ja) | 2005-03-09 |
Family
ID=19429134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26431596A Expired - Fee Related JP3627947B2 (ja) | 1995-10-04 | 1996-10-04 | 半導体装置のデータ伝送回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5818266A (ja) |
JP (1) | JP3627947B2 (ja) |
KR (1) | KR0153602B1 (ja) |
DE (1) | DE19640823C2 (ja) |
GB (1) | GB2306027B (ja) |
TW (1) | TW312791B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2368434B (en) * | 2000-05-05 | 2003-01-22 | Ind Tech Res Inst | Transmitter |
TW499794B (en) | 2000-05-05 | 2002-08-21 | Ind Tech Res Inst | Receiver and transmitter for signal transmission |
US8149039B1 (en) * | 2008-09-30 | 2012-04-03 | Clemson University | Integrated picosecond pulse generator circuit |
KR101198252B1 (ko) | 2010-08-31 | 2012-11-07 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62114190A (ja) * | 1985-11-13 | 1987-05-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
ATE73255T1 (de) * | 1986-11-18 | 1992-03-15 | Siemens Ag | Digitalverstaerkeranordnung in integrierten schaltungen. |
JPS6410493A (en) * | 1987-07-02 | 1989-01-13 | Mitsubishi Electric Corp | Charge transfer type sense amplifier |
JPH0762955B2 (ja) * | 1989-05-15 | 1995-07-05 | 株式会社東芝 | ダイナミック型ランダムアクセスメモリ |
JP3101297B2 (ja) * | 1990-03-30 | 2000-10-23 | 株式会社東芝 | 半導体メモリ装置 |
KR0121777B1 (ko) * | 1994-05-23 | 1997-12-05 | 김영환 | 고속 동작용 감지 증폭기 |
-
1995
- 1995-10-04 KR KR1019950033822A patent/KR0153602B1/ko not_active IP Right Cessation
-
1996
- 1996-09-23 TW TW085111645A patent/TW312791B/zh not_active IP Right Cessation
- 1996-10-02 DE DE19640823A patent/DE19640823C2/de not_active Expired - Fee Related
- 1996-10-04 GB GB9620676A patent/GB2306027B/en not_active Expired - Lifetime
- 1996-10-04 JP JP26431596A patent/JP3627947B2/ja not_active Expired - Fee Related
- 1996-10-04 US US08/725,737 patent/US5818266A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5818266A (en) | 1998-10-06 |
GB9620676D0 (en) | 1996-11-20 |
GB2306027A (en) | 1997-04-23 |
DE19640823A1 (de) | 1997-04-10 |
KR0153602B1 (ko) | 1998-12-01 |
JPH09153784A (ja) | 1997-06-10 |
DE19640823C2 (de) | 2001-02-22 |
KR970023402A (ko) | 1997-05-30 |
TW312791B (ja) | 1997-08-11 |
GB2306027B (en) | 1997-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5939937A (en) | Constant current CMOS output driver circuit with dual gate transistor devices | |
US6331791B1 (en) | Charge-redistribution low-swing differential logic circuit | |
US7233172B2 (en) | Differential amplifier circuit capable of accurately amplifying even high-speeded signal of small amplitude | |
US8891318B2 (en) | Semiconductor device having level shift circuit | |
KR950002077B1 (ko) | 출력 전압 레벨을 임시로 시프트하는 고속 출력 버퍼 장치 | |
US7583110B2 (en) | High-speed, low-power input buffer for integrated circuit devices | |
JP3627947B2 (ja) | 半導体装置のデータ伝送回路 | |
US8856577B2 (en) | Semiconductor device having multiplexer | |
JP3783889B2 (ja) | ビットラインプリチャージ回路 | |
KR20010051076A (ko) | 버퍼회로 | |
US7296173B2 (en) | Semiconductor integrated circuit | |
JP3159359B2 (ja) | 半導体装置 | |
KR100434966B1 (ko) | 출력 드라이버 | |
JP3935266B2 (ja) | 電圧検知回路 | |
KR0177752B1 (ko) | 반도체 메모리 장치의 데이타 고속 전송 회로 | |
KR20030000843A (ko) | 센스 앰프의 이중 전원공급회로 | |
KR20000043230A (ko) | 데이타 입력버퍼 | |
JPH09161486A (ja) | 半導体集積回路装置 | |
KR100293826B1 (ko) | 출력버퍼회로_ | |
KR940002860B1 (ko) | 램 리드/라이트 회로 | |
KR100356796B1 (ko) | 반도체 소자의 출력버퍼회로 | |
KR960008930B1 (ko) | 출력회로 | |
JP2011091543A (ja) | 信号伝送回路 | |
JPH11163712A (ja) | 信号伝送回路 | |
JP2004005403A (ja) | 1/2電源電圧発生回路及び半導体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040902 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041203 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |