JP4125723B2

JP4125723B2 - 定電流駆動回路

Info

Publication number: JP4125723B2
Application number: JP2004569103A
Authority: JP
Inventors: 裕司田村; 友行大塚
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2003-03-06
Filing date: 2003-03-06
Publication date: 2008-07-30
Anticipated expiration: 2023-03-06
Also published as: JPWO2004079472A1; WO2004079472A1; US20050168269A1; US6975162B2

Description

本発明は光通信装置及び光システム等で用いられている定電流駆動回路に関するものである。

定電流駆動回路は、デバイス特性を利用した回路構成例、高精度回路例や高精度低消費電力構成例等が一般的に用いられている。

（１）デバイス特性を利用した回路構成例
図１３Ａ及び図１３Ｂは従来のデバイス特性を利用した定電流駆動回路の回路構成例を示す図である。図１３ＡはＦＥＴによる構成例、図１３Ｂはバイポーラトランジスタによる構成例である。図１３Ａに示すように、定電流駆動回路は、電源２とグラウンド４との間に、Ｎ型ＦＥＴ（ＮＦＥＴ）６及び負荷８が直列に接続され、ＮＦＥＴ６のソース−ゲート間に入力電圧１０が接続されてソース・ゲート間ｉ定電圧が印加されて、電源２から負荷８側へ定電流が流れる。

一方、図１３Ｂに示す定電流駆動回路は、電源１０とグラウンド１２との間に、負荷１４、ＮＰＮトランジスタ（Ｔｒ）１６及び抵抗１８が直列に接続され、Ｔｒ１６のベースとグラウンド間に入力電圧２０が接続され、電源１０から負荷１２、Ｔｒ１６及び抵抗１８を通してグラウンド１２側へ定電流が流れる。

（２）高精度回路例
図１４は従来の定電流駆動回路の高精度回路例を示す図である。図１４に示すように、電源２０とグラウンド２２との間に、ＮＰＮトランジスタ（Ｔｒ）２４、負荷２６及び抵抗２８が直列に接続され、差動アンプ３０のプラス端子には入力電圧、マイナス端子には一端が接地されたモニタ抵抗２８の他端に接続されている。差動アンプ３０は負荷２６に流れる負荷電流が定電流となるようにベースに制御電圧を印加する。

（３）高精度低消費電力回路例
図１５は従来の定電流駆動回路の高精度低消費電力回路例を示す図である。図１５に示すように、電源４０とグラウンド４２との間に、ＰＦＥＴ４４とダイオード４６が直列に接続され、ＰＦＥＴ４４のドレインとグラウンド４２との間に、コイル４８、負荷５０及びモニタ抵抗５２が直列に接続されている。ダイオード４６はアノードがグラウンド４２、カソードがＰＦＥＴ４４のドレインに接続されている。差動アンプ５４のマイナス側がモニタ抵抗５２の他端に接続され、プラス側が入力電圧Ｖｉｎに接続され、コンパレータ５６のプラス側に差動アンプ５４の出力側が接続され、プラス端子に三角波発生回路５８の出力側が接続されている。差動アンプ５４は入力電圧と駆動電流に対応する電圧との差分をとり、三角波発生回路５８及びコンパレータ５６により差動アンプ５４の出力電圧レベルに該当するパルス幅に変換して、パルス信号をＦＥＴ４４のゲートに出力する。
ＦＥＴ４４はゲートにハイレベルが印加されるとオフ、ローレベルが印加されるとオンし、パルス幅に応じた時間だけオフする。ＰＦＥＴ４４がオンすると、電源４０側からＦＥＴ４４、コイル４８、負荷５０及びモニタ抵抗５２を経由して、グラウンド４２に負荷電流が流れる。

一方、ＰＦＥＴ４４がオフすると、コイル４８のＦＥＴ４４との接続点の電位が下がり、ダイオード４６がオンし、グラウンド４２側からコイル４８を通って負荷５０側へ負荷電流が流れることにより負荷電流が平滑化される。負荷電流が定電流となるようにパルス信号がＦＥＴ４４のゲートに印加されて負荷電流が定電流に収束する。

先行技術文献としては以下の特許文献があった。

特許文献は、定電圧を外部に出力する低消費電圧回路のプリチャージ回路に、2つの高速定電圧回路の出力をスイッチ回路を通して接続することにより、待機状態から動作状態に高速に移行し、安定状態では低消費電流を実現する技術を開示している。
特開２０００−８９８３７号公報

しかしながら、従来の定電流駆動回路では以下のような問題点があった。

図１３Ａ，１３Ｂに示したデバイス特性を利用した回路構成例では、使用デバイスの電圧と電流の関係を示す個別特性を利用した回路構成であり、回路構成は単純であるが、個別バラツキ及び温度等の環境変化に依存して負荷電流が変化してしまうという問題点がある。図１４に示した高精度回路例では、電流モニタ抵抗により電流モニタ電圧を生成し、負帰還をかけることにより、使用デバイスの依存性を抑圧し高精度な負荷電流を駆動する回路であるが、制御トランジスタが電力を消費することにより負荷電流を制御するため、回路消費電力が多いという問題点があった。図１５に示した高精度低消費電力回路例では、高精度回路例と同様に負帰還をかけることにより高精度な制御が可能な構成であるが、制御デバイス（ＦＥＴ４４）のパルス制御構成とすることにより、制御デバイスではスイッチング動作のみとし、制御デバイスの消費電力を抑圧する回路構成であるが、応答速度が遅く高速応答できない。

このように、デバイス特性を利用した回路構成及び高精度回路では、負荷への供給電流と同電流が各トランジスタに流れるため、回路と負荷とを合わせた消費電力は、電源電圧×供給電流となり、負荷が消費する電力以外に電源電圧に依存する回路消費電力が存在する。この消費電力は無駄な消費電力である。高精度低消費電力では、理想回路において、負荷及びモニタ抵抗以外の消費電力は０であり、消費電力上は理想であるが、パルス波形をダイオード及びコイルにより平滑化する構成であるため、少なくともパルス周期以上の高速応答は不可能である。

また、特許文献は、高速立ち上げ且つ低消費な回路を実現する点ではことについては本願発明と目的を同じくするが、定電圧回路であり、定電流駆動回路である本願発明に適用することはできない。即ち、特許文献では本願発明の課題を解決することができない。

本発明の目的は、高速応答特性を確保しつつ低消費電力化を行うことが可能な回路構成であり、不要な回路消費電力を抑圧する定電流回路を提供し、この定電流回路を用いることにより、電源供給電力の増加を抑え最小の放熱構造で対応可能な光通信装置を提供することである。

本発明の一側面によれば、負荷回路に定電流を供給する定電流駆動回路であって、第１差分検出信号の信号レベルに応じたパルス幅のパルス信号に変換するパルス幅変換回路と前記パルス信号に基づいてオン／オフするスイッチと前記負荷回路に平滑化された第１負荷電流を供給する平滑化回路とを有する第１ドライバ回路と、前記第１負荷電流に応じた第１電圧に変換して第１電流検出信号を出力する第１電流検出回路と、第２差分検出信号の信号レベルに基づいて、前記負荷回路に第２負荷電流を供給する第２ドライバ回路と、前記第２負荷電流に応じた第２電圧に変換して第２電流検出信号を出力する第２電流検出回路と、前記第１電流検出信号と入力電圧との差分が０となるように前記第１差分検出信号を算出する第１差分検出回路と、前記第１電流検出信号と入力電圧との差分電圧を検出して第３差分検出信号を出力する第２差分検出回路と、前記第３差分検出信号と前記第２電流検出信号との差分電圧を検出して前記第２差分検出信号を出力する第３差分検出回路とを具備したことを特徴とする定電流駆動回路が提供される。

本発明の他の側面によれば、負荷回路に定電流を供給する定電流駆動回路であって、第１差分検出信号の信号レベルに応じたパルス幅のパルス信号に変換するパルス幅変換回路と前記パルス信号に基づいてオン／オフするスイッチと前記負荷回路に平滑化された第１負荷電流を供給する平滑化回路とを有する第１ドライバ回路と、前記第１負荷電流に応じた第１電圧に変換して第１電流検出信号を出力する第１電流検出回路と、第２差分検出信号の信号レベルに基づいて、前記負荷回路に第２負荷電流を供給する第２ドライバ回路と、前記第１負荷電流と第２負荷電流の合成負荷電流に応じた第２電圧に変換して第２電流検出信号を出力する第２電流検出回路と、前記第１電流検出信号と入力電圧との差分が０となるように前記第１差分検出信号を算出する第１差分検出回路と、前記入力電圧と前記第２電流検出信号との差分電圧を検出して前記第２差分検出信号を出力する第２差分検出回路とを具備したことを特徴とする定電流駆動回路が提供される。

本発明の更に他の側面によれば、負荷回路に定電流を供給する定電流駆動回路であって、第１差分検出信号の信号レベルに応じたパルス幅のパルス信号に変換するパルス幅変換回路と前記パルス信号に基づいてオン／オフするスイッチと前記負荷回路に平滑化された第１負荷電流を供給する平滑化回路とを有する第１ドライバ回路と、第２差分検出信号の信号レベルに基づいて、前記負荷回路に第２負荷電流を供給する第２ドライバ回路と、前記第１負荷電流及び前記第２負荷電流の合成電流に応じた第１電圧に変換して第１電流検出信号を出力する第１電流検出回路と、前記第２負荷電流に応じた第２電圧に変換して第２電流検出信号を出力する第２電流検出回路と、前記第１電流検出信号と入力電圧との差分が０となるように前記第１差分検出信号を算出する第１差分検出回路と、前記第１電流検出信号と入力電圧との差分電圧を検出して第３差分検出信号を出力する第２差分検出回路と、前記第３差分検出信号と前記第２電流検出信号との差分電圧を検出して前記第２差分検出信号を出力する第３差分検出回路とを具備したことを特徴とする定電流駆動回路が提供される。

本発明によると、大電流駆動において、無駄な回路消費電力を抑圧しつつ、高速応答可能な駆動回路が実現でき、光通信の分野において、特性劣化を招かず低消費電力化が可能となるため、高電力に対応した回路部品が不要で、かつ余計な放熱構造を必要とせず、より小型、低コストな装置が実現可能となる。

本発明の実施形態を説明する前に本発明の原理の説明をする。図１は本発明の第１原理図である。図１に示すように、定電流駆動回路は、第１電流駆動回路１００及び第２電流駆動回路１０２を具備する。第１電流駆動回路１００は、第１差分検出回路１１０、第１ドライバ回路１１２及び第１電流検出回路１１４を有する。第２電流駆動回路１０２は、第２差分検出回路１２０、第３差分検出回路１２２、第２ドライバ回路１２４及び第２電流検出回路１２６を有する。第１差分検出回路１１０は、入力電圧Ｖｉと、第１電流検出回路１１４による第１ドライバ回路１１２の第１駆動電流Ｉ１に該当する電圧を示す第１電流検出信号との差が０となるような第１差分検出信号を出力する。

第１ドライバ回路１１２は、第１差分検出信号に従って第１駆動電流Ｉ１を負荷８０に供給する。第１電流検出回路１１４は第１駆動電流Ｉ１に該当する電圧である第１電流検出信号を第１差分検出回路１１０に出力する。これにより、第１駆動電流Ｉ１が入力電圧Ｖｉに該当する定電流に一致するよう制御される。このとき、第１ドライバ部１１２が低消費電力であるが入力電圧Ｖｉの変化に高速に追従できない回路であるとする。

第２差分検出回路１２０は、入力電圧Ｖｉと第１電流検出信号との差分を算出して、第２差分検出信号を出力する。第３差分検出回路１２２は、第２差分検出信号と第２ドライバ回路１２４の第２駆動電流Ｉ２に該当する電圧を示す第２電流検出信号との差分を算出して、第３差分検出信号を出力する。第３差分検出信号は、第１駆動電流Ｉ１と第２駆動電流との合成電流が定電流に比較して不足／過剰である量を示す。第２ドライバ回路１２４は第２差分検出信号に従って第２駆動電流Ｉ２を増加／減少させる。このとき、第２ドライバ回路１２４が高速に第３差分検出信号の変化に追従できるものとすると、第１ドライバ回路１１２が低速のために第１駆動電流が定電流に一致できていないときでも、第１駆動電流と第２駆動電流の合成電流が高速に定電流に一致する。第１駆動電流Ｉ１が入力電圧Ｖｉに該当する電圧に一致すると、第２駆動電流Ｉ２は０となり、第２ドライバ回路１２４は消費電力を消費することがない。

図２は本発明の第２原理図である。図２に示すように、定電流駆動回路は、第１電流駆動回路１５０及び第２電流駆動回路１５２を具備する。第１電流駆動回路１５０は、第１差分検出回路１６０、第１ドライバ回路１６２及び第１電流検出回路１６４を有する。第２電流駆動回路１５２は、第２差分検出回路１７０、第２ドライバ回路１７２及び第２電流検出回路１７４を有する。第１差分検出回路１６０は、入力電圧Ｖｉと、第１電流検出回路１６４による第１ドライバ回路１６２の第１駆動電流Ｉ１に該当する電圧を示す第１電流検出信号との差が０となるような第１差分検出信号を出力する。第１ドライバ回路１６２は、第１差分検出信号に従って第１駆動電流Ｉ１を出力する。第１電流検出回路１６４は第１駆動電流Ｉ１に該当する電圧を示す第１電流検出信号を第１差分検出回路１６０に出力する。

第２差分検出回路１７０は、入力電圧Ｖｉと、第１駆動電流Ｉ１と第２駆動電流Ｉ２の合成電流に該当する電圧を示す第２電流検出信号との差分を算出し、第２差分検出信号を出力する。第２ドライバ回路１７２は、第２差分検出信号に従って第２駆動電流Ｉ２を増加／減少させる。これにより、第１駆動電流Ｉ１が定電流よりも不足／過剰であれば、その不足／過剰分を補うよう第２駆動電流Ｉ２が負荷８０に流れるので第１駆動電流Ｉ１と第２駆動電流Ｉ２の合成電流が入力伝電圧Ｖｉに該当する定電流に高速に一致すると共に、第１駆動電流Ｉ１が定電流に一致すると第２駆動電流Ｉ２が０となるよう制御されるので第２ドライバ回路１６２が動作を停止し消費電力が抑制される。

第１実施形態
図３は本発明の第１実施形態による定電流駆動回路の構成図である。図３に示すように、定電流駆動回路は、第１ドライバ回路２００、第２ドライバ回路２０２、第１電流検出回路２０４、第１差分検出回路２０６、第２差分検出回路２０８、第２電流検出回路２１０及び第３差分検出回路２１２を具備する。

第１ドライバ回路２００は、低消費定電流駆動回路であり、三角波発生器２５３、コンパレータ２５４、ＰＦＥＴ（スイッチ）Ｑ１、チョークコイルＬ及びダイオードＤを有する。三角波発生器２５３は、一定の電圧の範囲（例えば、＋０Ｖ〜５Ｖ）で一定周期の三角波Ｖ４を発生する回路である。コンパレータ２５４は、プラス端子に入力された三角波Ｖ４の電圧レベルとマイナス端子に入力された第１差分検出回路２０６の出力信号である第１差分検出信号Ｖ２の電圧レベルとを比較して、三角波Ｖ４の電圧レベルが大であればハイレベル、第１差分検出信号Ｖ２の電圧レベルが小であればローベルのパルス信号Ｖ５を出力することにより、第１差分検出信号Ｖ２の電圧レベルに該当するパルス幅のパルス信号Ｖ５を出力する。三角波発生回路２５３及びコンパレータ２５４はパルス幅変換器である。スイッチＱ１は、パルス信号Ｖ５が、ハイでオフ、ローでオンするスイッチであり、例えば、ゲートにパルス信号Ｖ５が入力され、ソースが電源２００に接続されたＰＦＥＴである。トランジスタＱ１はＯＮ／ＯＦＦ動作を目的とする回路素子であり、ＭＯＳ及びバイポーラ構成の何れのトランジスタ素子でも適用可能である。チョークコイルＬ及びダイオードＤは、負荷８０への駆動電流を平滑化する回路である。チョークコイルＬは、一端がＦＥＴＱ１のドレイン及び他端が第１電流検出回路２０４に接続され、スイッチＱ１がオンのとき電気エネルギーを蓄積し、オフするとスイッチＱ１に接続される端子の電圧Ｖ６が低下することにより、ダイオードＤをオンして、電気エネルギーを負荷８０側へ放出して、駆動電流Ｉ１を平滑化する。ダイオードＤは、スイッチＱ１がＯＮの時ＯＦＦ、スイッチＱ１がＯＦＦするとオンしてチョークコイルＬに蓄積された電気エネルギーをグラウンド２５２から負荷８０へ放出するために還流経路を確保する目的とした回路素子であり、同機能を有する素子であれば適用可能である。また、駆動電流Ｉ１の経路に、電流平滑化を目的とした容量（コンデンサ）を接続しても良い。

第２ドライバ回路２０２は、第３差分検出信号Ｖ８の電圧に該当する第２駆動電流を負荷８０に供給／第１駆動電流Ｉ１の一部を吸い込む回路であり、第１トランジスタ２６０＃１及び第２トランジスタ２６０＃２を有する。第１トランジスタＱ２は、第３差分検出信号Ｖ８がプラスのとき、第３差分検出信号Ｖ８の値に相当する電流Ｉ３を負荷８０に供給し、マイナスのとき、電流Ｉ３の供給を停止する回路であり、例えば、一端が第２電流検出回路２１２の出力側に接続され、他端がＱ２のベースに接続されたベース抵抗２７０＃１及びコレクタが電源２５０に接続され、エミッタが第２電流検出回路２１２の入力側に接続されたＮＰＮトランジスタＱ２とにより構成される。

第２トランジスタ２６０＃２は、第３差分検出信号Ｖ８がマイナスのとき、駆動電流Ｉ１の一部の第３差分検出信号Ｖ８の値に相当する電流（電流Ｉ４とは逆方向）をグラウンド２５２側へ引き込み、プラスのとき、電流Ｉ４の引き込みを停止する回路であり、例えば、一端が第２電流検出回路２１２の出力側に接続され、他端がＱ３のベースに接続されたベース抵抗２７０＃２及びコレクタが第１電流検出回路２１０の入力側に接続され、コレクタがグラウンド２５２に接続されたＰＮＰトランジスタＱ３より構成される。即ち、不足電流は第１トランジスタ２６０＃１により、過剰電流は第２トランジスタ２６０＃２により制御する。尚、トランジスタＱ２，Ｑ３は上記機能を果すものであれば、バスポーラに限らずＭＯＳトランジスタ等他の回路素子であっても良い。また、トランジスタＱ２，Ｑ３の不動作電圧を縮小する目的で第２電流検出回路２１２とベース抵抗２７０＃２間又はベース抵抗２７０＃２と第２トランジスタ２６０＃２のベース間にダイオードを付加する構成であっても良い。

第１電流検出回路２０４は、第１ドライバ回路２００による駆動電流Ｉ１を検出して、第１電流検出信号Ｖ３を出力する回路であり、モニタ抵抗３００及びオペアンプ３０２を含む。抵抗３００は、駆動電流Ｉ１を電圧に変換するモニタ抵抗である。オペアンプ３０２は、モニタ抵抗３００の両端の電位差を算出し、第１電流検出信号Ｖ３を出力する。

第１差分検出回路２０６は、入力電圧Ｖ１と第１電流検出信号Ｖ３との差分が０になるように、第１差分検出信号Ｖ２を出力する回路であり、例えば、プラス端子に入力電圧Ｖ１、マイナス端子に第１電流検出信号Ｖ３を入力して、その差分を算出する差動アンプである。回路２０６はＶ１とＶ３の差が０となるように、Ｖ２を出力する回路であることから、Ｖ２＝０、Ｉ１＝０、Ｖ２電圧増加に従いＩ１増加となる動作を想定していることから、Ｉ１が定電流となり一定でも、ドライバ回路２００が定電流Ｉ１を維持する必要があることから、Ｖ２は一定状態でも０でなくある電圧を有する構成となっている。

第２差分検出回路２０８は、入力電圧Ｖ１と第１電流検出信号Ｖ３との差分を算出して、第２差分検出信号Ｖ７を出力する、例えば、プラス端子に入力電圧Ｖ１、マイナス端子に第１電流検出信号Ｖ３を入力して、その差分を算出する差動アンプである。この第１差分検出回路２０６と第２差分検出回路２０８は、回路上は同一構造となっているが上記目的が異なるために、例えば、Ｉ１が定電流となり一定となったとき、第１ドライバ回路２０２では定電流Ｉ１を維持する必要があるので第１差分検出信号Ｖ２が０ではないが、第２ドライバ回路２０２を駆動する必要がないので、第２差分検出信号Ｖ７が０となる。

第２電流検出回路２１０は、第２ドライバ回路２０２による駆動電流Ｉ２に該当する電圧を示す第２電流検出信号Ｖ３を出力する回路であり、例えば、モニタ抵抗３５０及び差動アンプ３５２である。抵抗３５０は、駆動電流Ｉ２を電圧に変換するモニタ抵抗である。差動アンプ３５２は、モニタ抵抗３５０の両端の電位差を算出して、第２電流検出信号Ｖ９を出力する。

第３差分検出回路２１２は、第２差分検出信号Ｖ７と第２電流検出信号Ｖ９の電圧差を算出して、第３差分検出信号Ｖ８を出力する。第２差分検出信号Ｖ７は、入力電圧Ｖ１と第１電流検出信号Ｖ３との差分電圧、即ち、第１ドライバ回路２００による駆動電流の不足電流又は余剰電流に相当する電圧であるが、第２ドライバ回路２０２による駆動電流Ｉ２の相当電圧Ｖ９を減算することにより、第２ドライバ回路２０２による駆動電流Ｉ２を算出するものである。負荷８０は、レーザダイオードなどであり、一方の端子（プラス側）が定電流駆動回路の出力側に接続され、他端（マイナス側）がグラウンド２５２に接地されている。

図４は図３のタイムチャートである。以下、図４を参照して、図３の動作説明をする。

（１）駆動電流Ｉ１
図３４示すように入力電圧Ｖ１が第１差分検出回路２０６及び第２差分検出回路２０８に入力されている。こごは、入力電圧Ｖ１が時刻ｔ１で立ちあがり、時刻ｔ２で立ち下がるものとする。第１電流検出回路２０４は、図３に示す第１電流検出信号Ｖ３を第１及び第２差分検出回路２０６及び２０８に入力する。第１差分検出回路２０６は入力電圧Ｖｉと信号Ｖ３の差分が０となるような第１差分検出信号Ｖ２を出力する。第２差分検出回路２０６は、一力電圧Ｖ１と信号Ｖ３の電圧の差分を算出して、第２差分検出信号Ｖ７を出力する。

三角波発生器２５２は一定周期で三角波Ｖ４を発生している。コンパレータ２５４は、三角波Ｖ４と信号Ｖ２とを比較して、Ｖ４＞Ｖ２ならば、ハイ、Ｖ４≦Ｖ２ならば、ローとなるパルス信号Ｖ５をＰＦＥＴＱ１のゲートに出力する。ＰＦＥＴＱ１は、パルス信号Ｖ５がローならばオンして、チョークコイルＬ及び抵抗３００を通して負荷８０側に駆動電流Ｉ１を供給する。Ｉ１’は正確な波形、Ｉ１は平滑化された波形である。このとき、ダイオードＤは逆バイアスされるためオフしている。ＰＦＥＴＱ１は、パルス信号Ｖ５がハイならばオフするが、チョークコイルＬのＰＦＥＴＱ１側の電圧Ｖ６が低下し、ダイオードＤが順バイアスされてオンし、チョークコイルＬに蓄積されたエネルギーがグラウンド２５２、チョークコイルＬ及びモニタ抵抗３００を通して負荷８０側へ放出されることから駆動電流Ｉ１は平滑化される。第１電流検出回路２０４は駆動電流Ｉ１を電圧に変換して、第１及び第２差分検出回路２０６及び２０８に出力することにより駆動電流Ｉ１が定電圧に収束するよう制御される。しかし、駆動電流Ｉ１は入力制御電圧Ｖ１の応答に対し、チョークコイルＬのインダクタンスに依存し高速応答できずに、図４に示すように、Ｖｉｎの変化とＩ１に差分が生じる。

（２）駆動電流Ｉ２
入力電圧Ｖ１と第１電流検出信号Ｖ３の差分電圧が第２差分検出信号Ｖ７であり、第３差分検出回路２１２に入力されている。第２電流検出回路２５２は、駆動電流Ｉ２を電圧に変換した第２電流検出信号Ｖ９を第３差分検出回路２１２に出力する。第３差分検出回路２１２は、第２差分検出信号Ｖ７と第２電流検出信号Ｖ９とを比較し、差分が０となるよう電圧Ｖ８をトランジスタＱ２，Ｑ３のベースに入力する。ここで、差分電圧Ｖ８は、第２電流Ｉ２による不足電流／余剰電流であり、図４に示すように、不足電流の時（例えば、Ｖｉｎの立ち上り時）は正、過剰電流の時（例えば、Ｖｉｎの立下り時）は負の値である。

トランジスタＱ２は、図４に示すように、ベース電圧が正になる（例えば、Ｖｉｎの立ち上がり時）とオンして電流Ｉ３を負荷８０側に供給し、ベース電圧が負又は０になる（例えば、Ｖｉｎが立下り時）とオフして電流Ｉ３の供給を停止する。一方、トランジスタＱ３は、図４に示すように、ベース電圧が負になるとオンして電流Ｉ１の一部の電流Ｉ４を吸い込み、ベース電圧が正又は０になるとオフして電流Ｉ４の吸い込みを停止する。即ち、Ｉ１不足時はトランジスタＱ２から電流Ｉ３（電流Ｉ２）が流れ、Ｉ１と合成されて負荷８０に電流を流す。また、Ｉ１過剰時は、トランジスタＱ３により過剰電流Ｉ４（電流Ｉ２）をＩ１から分岐され、Ｉ１から過剰分を減少した電流が負荷８０に流れる。これにより、電流Ｉ３，Ｉ４との合成電流は高速にＶｉｎに該当する定電流に収束する。

ところで、図４に示すように電流Ｉ１が定電流に収束すると第２差分検出信号Ｖ７の電圧が０となり、電流Ｉ２が０となるよう制御されて第３差分検出信号Ｖ８の電圧が０となり、トランジスタＱ２，Ｑ３がオフする。これにより、負荷８０へ定電流が供給されると共にトラジスタＱ２，Ｑ３が共にオフして第２ドライバ回路２０２における消費電力が抑制される。

第２実施形態
図５は本発明の第２実施形態による定電流駆動回路の構成図であり、図３中の構成要素と実質的に同一の構成要素には同一の符号を附している。本実施形態では、第２電流検出回路５００が駆動電流Ｉ１，Ｉ２の合成電流を電圧に変換した第２電流検出信号Ｖ８を第２差分検出回路５０２に出力し、第２差分検出回路５０２が入力電圧Ｖ１と第２差分検出信号Ｖ８との差分電圧Ｖ７を第２ドライバ回路２０２に出力する。第２電流検出回路５００は、例えば、モニタ抵抗５１０及び差動アンプで構成する。モニタ５１０は、駆動電流Ｉ１と駆動電流Ｉ２の合成電流を電圧に変換するモニタ抵抗である。差動アンプ５１２は、モニタ抵抗５１０の両端の電位差を算出して、第２電流検出信号Ｖ８を出力する。

図６は図５のタイムチャートである。以下、図６を参照して図５の動作説明をする。

（１）駆動電流Ｉ１
第１ドライバ回路２００は第１実施形態と同様に動作するので説明を省略する。

（２）駆動電流Ｉ２
第２電流検出回路５００は、図６に示すように、駆動電流Ｉ１，Ｉ２の合成電流を電圧に変換した第２電流検出信号Ｖ８を第２差分検出回路５０２に出力する。入力電圧Ｖ１と合成電流を電圧に変換した第２電流検出信号Ｖ８との差分電圧がドライバ２０２の駆動電流Ｉ２であることから、第２差分検出回路５０２は、入力電圧Ｖ１と第２電流検出信号Ｖ８７とを比較し、図６に示すように、差分が０となる電圧Ｖ８をトランジスタＱ２，Ｑ３のベースに入力する。この差分検出信号Ｖ８は第１実施形態のものと実質的に同一であるので、以後の説明を省略する。これにより、第１実施形態と同様の効果が得られる。

第３実施形態
図７は本発明の第３実施形態による定電流駆動回路の構成図であり、図３中の構成要素と実質的に同一の構成要素には同一の符号を附している。本実施形態では、第１電流検出回路６００を一端をグラウンド２５２に接続し、他端を負荷８０のマイナス端子に接続したモニタ抵抗６５０により構成し、駆動電流Ｉ１とＩ２の合成電流を電圧に変換した第１電流検出信号を出力する。第１及び第２差分検出回路６０２は、入力電圧Ｖｉと第１電流検出信号の差分が０となるように、第１差分検出信号を出力する。第２差分検出回路６０４は、入力電圧Ｖｉと第１電流検出信号の差分を算出し、第２差分検出信号を出力する。第１ドライバ回路２００により駆動電流Ｉ１は駆動電流Ｉ２との合成電流が定電流に一致するように制御される。合成電流が定電流に一致すると、第２ドライバ回路２０２により駆動電流Ｉ２が０となるよう制御される。この結果、電流Ｉ１は電流Ｉ２が減少又は増加した分だけ増加又は減少するよう制御されることより、駆動電流Ｉ１が定電流に一致、駆動電流Ｉ２が０となるように制御される。これより、駆動電流Ｉ２が０となると、トランジスタＱ２，Ｑ３が共にオフすることから、第２ドライバ回路２０２の消費電力が抑制される。負荷８０のプラス側は第１ドライバ回路２００及び第２ドライバ回路２０２の出力側に接続され、マイナス側はモニタ６５０の他端に接続されている。これにより、第１電流検出回路６００の回路構成を簡単にすることができる。

第４実施形態
図８は本発明の第４実施形態による定電流駆動回路の構成図であり、図３中の構成要素と実質的に同一の構成要素には同一の符号を附している。本実施形態では、第２電流検出回路７００を一端をクラウンド２５２に接続し、他端を負荷８０のマイナス端子に接続したモニタ抵抗７５０により構成し、駆動電流Ｉ１とＩ２の合成電流を電圧に変換した第２電流検出信号を出力する。負荷８０のプラス側は第１ドライバ回路２００及び第２ドライバ回路２０２の出力側に接続され、マイナス側はモニタ抵抗７５０の他端に接続されている。これにより、第２電流検出回路７００の回路構成を簡単にすることができる。図７の動作は第２実施形態の動作と実質的に同一である。

第５実施形態
図９は本発明の第５実施形態による光増幅器の構成図である。図９に示すように、光増幅器８００は、半導体光増幅であり、光増幅部８０２及び電流駆動回路８０４を具備する。光増幅部８０２は駆動電流値に対応した利得又は出力を光入力信号に与える機能を有する。電流駆動回路８０４は、本発明の第１〜第４実施形態のいずれかの電流駆動回路であり、入力電圧として外部又は光増幅器８００の内部から利得又は出力制御信号が入力されている。光増幅器８００は、定電流状態では、ほぼ一定利得動作となるが、利得一定動作ではないとき出力一定動作とさせる場合、光出力に対応した出力制御信号（Ｖｉｎ）を生成することにより、電流駆動回路８０４により高速に光出力制御が実現できる。そのため、出力一定制御を行う場合、光出力の先に図示しない光出力モニタ部を設け、所望出力に対応した基準電圧と光出力モニタ部の出力とを比較し、出力制御信号（Ｖｉｎ）を生成する構成となる。電流駆動回路８０４の出力側には光増幅器８０２に接続されている。

第６実施形態
図１０は本発明の第６実施形態による信号光源の構成例を示す図である。図１０に示すように、信号光源８５０は、電流駆動回路８５２、半導体レーザ（ＬＤ）８５４及び変調器８５６を具備する。信号光源８５０では光出力一定制御を行うことにより、ＬＤや変調器の変動を抑圧することが可能となる。電流駆動回路８５２は第１〜第４実施形態のいずれかの電流駆動回路である。電流駆動回路８５２の出力側はＬＤ８５４のプラス電極に接続されている。ＬＤ８５４は電流駆動回路８５４の駆動電流に応じたパワーのレーザを発光する。変調器８５６には外部より送信信号が入力され、ＬＤ８５４からの入力信号光を送信信号により変調して、光信号を出力する。電流駆動回路８５２に外部又は信号光源８５０内部から出力制御信号を与えることにより信号光源出力を制御可能となる。出力一定制御を行う場合、光出力の先に図示しない光出力モニタ部を設け、所望出力に対応した基準電圧と光出力モニタ部の出力とを比較し、出力制御信号（Ｖｉｎ）を生成する構成となる。

第７実施形態
図１１は本発明の第７実施形態による光増幅器の構成例を示す図である。図１１に示すように、光増幅器９００は、電流駆動回路９０２、ＬＤ９０４及び光増幅部９０６を具備する。電流駆動回路９０２は第１〜第４実施形態のいずれかの電流駆動回路である。電流駆動回路９０２の出力側はＬＤ９０４のプラス電極に接続されている。電流駆動回路９０２は、ＬＤ９０４を電流駆動し、ＬＤ９０４からの光出力は光増幅部９０６に入力する。光増幅部９０６は、ＬＤ９０４からの光出力に対応した利得で光出力を出力する。電流駆動回路９０２に外部又は光増幅器９００の内部から利得又は出力制御信号を与えることにより光増幅器９００の利得又は出力を制御可能である。本構成での光増幅器９００は、増幅媒体に光ファイバを用いたＥＤＦＡ(Erbium Doped Fiber Amp.)やラマン効果を用いたRamman Amp.などがある。出力制御信号は第５実施形態と同様のものである。

第８実施形態
図１２は本発明の第８実施形態による光通信装置の構成例を示す図である。図１２に示すように、光通信装置は、送信端局９５０、第１中継器９５２＃ｉ（ｉ＝１…）、第２中継器９５４＃ｉ（ｉ＝１，…）及び受信端局９５６を具備し、送信端局９５０から受信端局９５６に伝送信号を伝送する装置である。送信端局９５０は、信号光源９６０及び光増幅器９６２を有する。信号光源９６０は図１０中の信号光源８５０と実質的に同一である。光増幅器９６２は、図９中の光増幅器８００又は図１１中の光増幅器９００と実質的に同一である。第１中継器９５２＃ｉは、光増幅器９７０＃ｉを有する。光増幅器９７０＃ｉは、図９中の光増幅器８００又は図１１中の光増幅器９００と実質的に同一である。第２中継器９５４＃ｉは、光／電気変換器９８０＃ｉ及び信号光源９８２＃ｉを有する。光／電気変換器９８０＃ｉは光／電気変換を行う。信号光源９８２＃ｉは図１０中の信号光源８５０と実質的に同一である。受信端局９５６は、光増幅器９９０及び光／電気変換器９９２を有する。光増幅器９９０は、図９中の光増幅器８００又は図１１中の光増幅器９００と実質的に同一である。光／電気変換器９９２は光／電気変換を行う。

送信信号は送信端局９５０内の信号光源９６０に入力されて、光増幅器９６２により増幅されて伝送路ファイバ９５８＃１へ入力される。伝送路ファイバ９５８＃１を伝送し減衰した光信号は、第１中継器９５２＃１内の光増幅器９７０＃１へ入力されて増幅されて、伝送路ファイバ９５８＃２に入力される。伝送路ファイバ９５８＃２を伝送し減衰した光信号は、第２中継器９５４＃１内の光／電気変換器９８０＃１へ入力され、一旦、光／電気変換器９８０＃１で電気信号に変換された後、信号光源９８２＃１で光信号へと変換されて、伝送路ファイバ９５８＃３に入力される。伝送路ファイバ９５８＃３を伝送し減衰した光信号は、受信端局９５０内の光増幅器９９０に入力され、増幅された後、光／電気変換器９９２により電気変換され伝送信号を伝送する。尚、光通信装置の構成例において、光増幅器９６２，９７０＃１，９９０を使用しない場合もある。また、中継器９５４＃ｉの構成において、受信側に光増幅器を具備する構成、送信側に光増幅器を具備する構成もある。

図１は本発明の第１原理図である。図２は本発明の第２原理図である。図３は本発明の第１実施形態による定電流駆動回路の構成図である。図４は図３のタイムチャートである。図５は本発明の第２実施形態による定電流駆動回路の構成図である。図６は図５のタイムチャートである。図７は本発明の第３実施形態による定電流駆動回路の構成図である。図８は本発明の第４実施形態による定電流駆動回路の構成図である。図９は本発明の第５実施形態による光増幅器の構成図である。図１０は本発明の第６実施形態による信号光源の構成図である。図１１は本発明の第７実施形態による光増幅器の構成図である。図１２は本発明の第８実施形態による光通信装置の構成図である。図１３Ａは従来の定電流駆動回路の構成図である。図１３Ｂは従来の定電流駆動回路の構成図である。図１４は従来の定電流駆動回路の構成図である。図１５は従来の定電流駆動回路の構成図である。

Claims

負荷回路に定電流を供給する定電流駆動回路であって、
第１差分検出信号の信号レベルに応じたパルス幅のパルス信号に変換するパルス幅変換回路と前記パルス信号に基づいてオン／オフするスイッチと前記負荷回路に平滑化された第１負荷電流を供給する平滑化回路とを有する第１ドライバ回路と、
前記第１負荷電流に応じた第１電圧に変換して第１電流検出信号を出力する第１電流検出回路と、
第２差分検出信号の信号レベルに基づいて、前記負荷回路に第２負荷電流を供給する第２ドライバ回路と、
前記第２負荷電流に応じた第２電圧に変換して第２電流検出信号を出力する第２電流検出回路と、
前記第１電流検出信号と入力電圧との差分が０となるように前記第１差分検出信号を算出する第１差分検出回路と、
前記第１電流検出信号と入力電圧との差分電圧を検出して第３差分検出信号を出力する第２差分検出回路と、
前記第３差分検出信号と前記第２電流検出信号との差分電圧を検出して前記第２差分検出信号を出力する第３差分検出回路と、
を具備したことを特徴とする定電流駆動回路。
負荷回路に定電流を供給する定電流駆動回路であって、
第１差分検出信号の信号レベルに応じたパルス幅のパルス信号に変換するパルス幅変換回路と前記パルス信号に基づいてオン／オフするスイッチと前記負荷回路に平滑化された第１負荷電流を供給する平滑化回路とを有する第１ドライバ回路と、
前記第１負荷電流に応じた第１電圧に変換して第１電流検出信号を出力する第１電流検出回路と、
第２差分検出信号の信号レベルに基づいて、前記負荷回路に第２負荷電流を供給する第２ドライバ回路と、
前記第１負荷電流と第２負荷電流の合成負荷電流に応じた第２電圧に変換して第２電流検出信号を出力する第２電流検出回路と、
前記第１電流検出信号と入力電圧との差分が０となるように前記第１差分検出信号を算出する第１差分検出回路と、
前記入力電圧と前記第２電流検出信号との差分電圧を検出して前記第２差分検出信号を出力する第２差分検出回路と、
を具備したことを特徴とする定電流駆動回路。
負荷回路に定電流を供給する定電流駆動回路であって、
第１差分検出信号の信号レベルに応じたパルス幅のパルス信号に変換するパルス幅変換回路と前記パルス信号に基づいてオン／オフするスイッチと前記負荷回路に平滑化された第１負荷電流を供給する平滑化回路とを有する第１ドライバ回路と、
第２差分検出信号の信号レベルに基づいて、前記負荷回路に第２負荷電流を供給する第２ドライバ回路と、
前記第１負荷電流及び前記第２負荷電流の合成電流に応じた第１電圧に変換して第１電流検出信号を出力する第１電流検出回路と、
前記第２負荷電流に応じた第２電圧に変換して第２電流検出信号を出力する第２電流検出回路と、
前記第１電流検出信号と入力電圧との差分が０となるように前記第１差分検出信号を算出する第１差分検出回路と、
前記第１電流検出信号と入力電圧との差分電圧を検出して第３差分検出信号を出力する第２差分検出回路と、
前記第３差分検出信号と前記第２電流検出信号との差分電圧を検出して前記第２差分検出信号を出力する第３差分検出回路と、
を具備したことを特徴とする定電流駆動回路。
前記第２ドライバは、前記第２差分検出信号の信号レベルに応じて、前記負荷回路に第２負荷電流の供給又は供給停止をする第１トランジスタ及び前記第１負荷電流の一部の電流の引き込み又は引き込み停止をする第２トランジスタを具備したことを特徴とする請求項１、２又は３記載の定電流駆動回路。
駆動電流に基づいて光入力信号を増幅する光増幅部と、前記光増幅部の光出力の光パワーに基づいて当該光パワーが所望となるよう制御するための出力制御信号を前記入力電圧として入力し、前記第１及び第２負荷電流の合成電流を前記駆動電流として出力する請求項１，２又は３記載の定電流駆動回路を具備したことを特徴とする光増幅器。
駆動電流に基づいて光信号を出力する半導体レーザと、前記光信号を送信信号に基づいて変調して変調光信号を出力する変調器と、前記変調器の変調光信号の光パワーが所望となるよう制御するための出力制御信号を前記入力電圧として入力し、前記第１及び第２負荷電流の合成電流を前記駆動電流として出力する請求項１，２又は３記載の電流駆動回路を具備したことを特徴とする信号光源。
駆動電流に基づいて光信号を出力する半導体レーザと、光入力信号を増幅する光増幅部と、前記光増幅部の光出力する光パワーが所望となるよう制御するための出力制御信号を前記入力電圧として入力し、前記第１及び第２負荷電流の合成電流を前記駆動電流として出力する請求項１，２又は３記載の定電流駆動回路を具備したことを特徴とする光増幅器。
伝送信号を増幅する請求項５又は７記載の光増幅器を有する送信端局と、受信光信号を増幅する請求項５又は７記載の光増幅器を有する第１中継器と、請求項６記載の信号光源を有する第２中継器と、受信信号を増幅する請求項５又は７記載の光増幅器を有する受信端局とを具備したことを特徴とする光通信装置。
前記負荷回路は一端が接地されており、前記第１電流検出回路は一端が前記第１ドライバ回路の出力側に接続され、他端が前記負荷回路の他端に接続された第１抵抗を含み、前記第２電流検出回路は一端が前記第２ドライバ回路の出力側に接続され、他端が前記負荷回路の他端に接続された第２抵抗を含むことを特徴とする請求項１記載の定電流駆動回路。
前記負荷回路は一端が接地されており、前記第１電流検出回路は一端が前記第１ドライバ回路の出力側に接続され、他端が前記第２ドライバ回路の出力側に接続された第１抵抗を含み、前記第２電流検出回路は一端が前記第１抵抗の他端に接続され、他端が前記負荷回路の他端に接続された第２抵抗を含むことを特徴とする請求項２記載の定電流駆動回路。
前記負荷回路は一端が前記第１ドライバ回路及び前記第２ドライバ回路の出力側に接続されており、前記第１電流検出回路は一端が前記第１ドライバ回路の出力側に接続され、他端が前記第２ドライバ回路の出力側に接続された第１抵抗を含み、前記第２電流検出回路は一端が前記負荷回路の他端に接続され、他端が接地された第２抵抗で構成されたことを特徴とする請求項２記載の定電流駆動回路。
前記負荷回路は一端が前記第１ドライバ回路及び前記第２ドライバ回路の出力側に接続されており、前記第１電流検出回路は一端が前記負荷回路の他端に接続され、他端が前記接地された第１抵抗で構成され、前記第２電流検出回路は一端が前記第２ドライバ回路の出力側に接続され、他端が前記負荷回路の一端に接続された第２抵抗を含むことを特徴とする請求項３記載の定電流駆動回路。