KR20080017973A - 데이터 전송회로 및 그 방법 - Google Patents

Abstract

여기에 개시된 데이터 전송회로는 입력신호를 전송로를 통하여 수신부에 전송하는 메인 라인 드라이버 블럭; 상기 전송되는 입력신호의 전압레벨을 엠퍼시스하는 프리엠퍼시스 블럭; 그리고 상기 프리엠퍼시스 블럭을 제어하는 프리엠퍼시스 컨트롤러를 포함하며, 상기 프리엠퍼시스 컨트롤러는 상기 전송로의 전송상태를 파악하고 상기 전송로의 전송상태에 따라 상기 입력신호의 천이시 상기 전송로로 공급되는 전류의 양이 증가되도록 상기 프리엠퍼시스 블럭의 프리엠퍼시스 레벨을 조절한다.

Description

데이터 전송회로 및 그 방법{DATA TRANSMITTER AND METHOD THEREOF}

도 1은 본 발명에 따른 데이터 송수신 시스템을 보여주는 블럭도이다.

도 2는 도 1에 도시된 데이터 전송회로를 도시한 회로도이다.

도 3은 메인 라인 드라이버만을 통하여 데이터를 전송한 것을 도시한 타이밍도이다.

도 4은 메인 라인 드라이버를 통하여 나온 데이터의 출력전압에 프리엠퍼시스 장치를 적용한 타이밍도이다.

도 5는 채널의 상태에 따른 프리엠퍼시스의 레벨을 조절하는 데이터 전송방법에 관하여 도시한 순서도이다.

도 6는 도 2에 도시된 Vi, Evi 신호와 출력신호를 도시한 타이밍도이다.

도 7는 도 6에 도시된 t1, t2 시간 동안 본 발명의 동작을 도시한 회로도이다.

도 8은 도 6에 도시된 t3 시간동안 sel = 0 인 경우 본 발명의 동작을 도시한 회로도이다.

도 9은 도 6에 도시된 t3 시간동안 sel = 1인 경우 본 발명의 동작을 도시한 회로도이다.

*도면의 주요 부분에 대한 부호의 설명*

10 : 메인 라인 드라이버 블럭 20 : 프리엠퍼시스 블럭

30 : 프리엠퍼시스 컨트롤러 40 : 입력단

100 : 데이터 전송회로

본 발명은 데이터 전송회로에 관한 것으로, 구체적으로는 고속 데이터 전송에 사용되는 라인 드라이버(Line Driver)의 프리엠퍼시스의 레벨 조정에 관한 것이다.

데이터 전송 속도가 증가함에 따라 전송선에서 고주파(High Frequency) 대역의 신호의 감쇄가 심하게 발생하게 된다. 따라서, 신호가 진행함에 따라 고주파 대역의 신호의 스윙 폭은 저주파(Low Frequency) 대역의 신호보다 현저하게 줄어들게 된다. 따라서, 고주파 대역의 신호를 보상해 주기 위해 고주파 신호의 스윙 폭을 저주파 신호의 스윙 폭보다 크게 만들어 주는 데 이를 프리엠퍼시스(Pre-emphasis)라 한다.

현재 고속 전송기(High Speed Transmitter)에서 사용되는 전류형 라인 드라이버(Current Mode Line Driver)의 오픈 드레인(Open Drain) 방식의 경우 스윙(Swing) 폭을 높이기 위해서는 많은 전류가 필요하다. 따라서, 전류의 양을 줄이기 위하여 제안된 하프-전원전압 라인 드라이버(Half-VDD Line Driver)는 소비전력을 반으로 줄여 준다.

그러나, 하프-전원전압 라인 드라이버는 원하는 밴드위스(Bandwidth)를 만족하지 못할 뿐만 아니라, 전송 속도가 증가함에 따라 전송선에서의 고주파 성분의 감쇄를 보상해 주어야 하는 문제점이 있다.

따라서 본 발명의 목적은 원하는 밴드위스를 만족하는 데이터 전송회로를 제공하는 데 있다.

본 발명의 또 다른 목적은 데이터 전송에 있어서 고주파 성분의 감쇄를 보상해 주는 데이터 전송회로를 제공하는 데 있다.

상기의 과제를 이루기 위하여 본 발명에 의한 데이터 전송회로는 입력신호를 전송로를 통하여 수신부에 전송하는 메인 라인 드라이버 블럭; 상기 전송되는 입력신호의 전압레벨을 엠퍼시스하는 프리엠퍼시스 블럭; 그리고 상기 프리엠퍼시스 블럭을 제어하는 프리엠퍼시스 컨트롤러를 포함하며, 상기 프리엠퍼시스 컨트롤러는 상기 전송로의 전송상태를 파악하고 상기 전송로의 전송상태에 따라 상기 입력신호의 천이시 상기 전송로로 공급되는 전류의 양이 증가되도록 상기 프리엠퍼시스 블럭의 프리엠퍼시스 레벨을 조절한다.

이 실시예에 있어서, 상기 프리엠퍼시스 블럭은 상기 입력신호 전송시에 상기 입력신호의 고주파 성분의 감쇄를 보상하기 위하여 상기 입력신호를 프리엠퍼시스한다.

이 실시예에 있어서, 상기 프리엠퍼시스 블럭은 상기 입력신호 전송시에 상 기 입력신호의 밴드위스를 높인다.

이 실시예에 있어서, 상기 프리엠퍼시스 블럭은 상기 입력신호 전송시에 상기 입력신호의 전압스윙 폭을 높인다.

이 실시예에 있어서, 상기 프리엠퍼시스 블럭은 상기 입력신호 전송시에 상기 입력신호의 스루 레이트를 올린다.

이 실시예에 있어서, 상기 프리엠퍼시스 컨트롤러는 상기 전송로의 전송상태를 나타내는 제어신호를 발생하고, 상기 프리엠퍼시스 블럭은 상기 제어신호에 응답하여 프리엠퍼시스 레벨을 조절한다.

이 실시예에 있어서, 상기 프리엠퍼시스 블럭은 상기 제어신호가 상기 전송로의 전송상태가 좋음을 나타낼때 상기 프리엠퍼시스 레벨을 낮추는 것을 특징으로 한다.

이 실시예에 있어서, 상기 프리엠퍼시스 블럭은 상기 제어신호가 상기 전송로의 전송상태가 나쁨을 나타낼때 상기 프리엠퍼시스 레벨을 높이는 것을 특징으로 한다.

프리엠퍼시스 장치를 포함하는 데이터 전송회로에 있어서; 시험 전송을 하는 단계; 상기 시험 전송을 통하여 채널의 전송상태를 판단하는 단계; 전송상태가 좋은 경우 프리엠퍼시스의 레벨을 낮게 하고, 전송상태가 나쁜 경우 프리엠퍼시스의 레벨을 높게 하는 단계를 포함하는 데이터 전송 방법.

(실시예)

이하 본 발명에 따른 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.

도 1은 본 발명에 따른 데이터 송수신 시스템을 보여주는 블럭도이다. 도 1을 참조하면, 데이터 송신회로(100)는 메인 라인 드라이버 블럭(10), 프리엠퍼시스 블럭(20), 프리엠퍼시스 컨트롤러(30)와 입력단(40)으로 구성된다.

입력단(40)은 저속의 병렬 입력신호를 고속의 직렬 입력신호(Vi, Vib)를 변환하여 메인 라인 드라이버 블럭(10)으로 전송한다. 또한 입력단(40)은 프리엠퍼시스 블럭(20)의 입력신호(Evi, Evib)를 생성하여 전송한다.

메인 라인 드라이버 블럭(10)은 고속의 직렬(Serial) 입력 신호(Vi, Vib)를 수신단(200)에 전달하는 역할을 수행한다.

전송선(300)에서 데이터 전송 속도가 증가함에 따라 데이터내의 고주파 대역에서 데이터 신호의 감쇄가 두드러지게 발생한다. 따라서, 프리엠퍼시스 블럭(20)은 고주파 대역에서 데이터 신호의 전류를 증가시켜줌으로써 고주파 대역에서의 신호의 스루 레이트(Slew Rate)를 증가시키고, 원하는 밴드위스를 만족하게 하는 역할을 수행한다.

프리엠퍼시스 컨트롤러(30)는 시험전송을 통하여 채널(300)의 상태를 파악하고 프리엠퍼시스 블럭(20)의 프리엠퍼시스 레벨을 조절하는 역할을 수행한다.

도 2는 도 1에 도시된 데이터 전송회로를 도시한 회로도이다. 도 2에 따르면, 데이터 전송회로(100)는 메인 라인 드라이버(Main Line Driver) 블럭(10)과 프리엠퍼시스 블럭(20)으로 구성된다.

메인 라인 드라이버 블럭(10)은 NMOS 트랜지스터(Transistor)들과 PMOS 트랜지스터들을 연결하고 스윙의 중심을 하프-전원전압(Half-VDD)로 고정함으로써 더 작은 전류로 동작이 가능하다. 하지만, 데이터 전송회로(100)는 PMOS 트랜지스터의 스위칭(Switching) 스피드가 느리고, 원하는 밴드위스를 만족하지 못한다. 따라서, 메인 라인 드라이버 블럭(10)에 프리엠퍼시스 블럭(20)을 결합한다.

메인 라인 드라이버 블럭(10)은 입력신호(Vi, Vib), 출력신호(out, outb), 전원전류(I_main), 2개의 NMOS 트랜지스터와 2개의 PMOS 트랜지스터로 구성된다.

PMOS 트랜지스터의 드레인(Drain)은 NMOS 트랜지스터의 소스(Source)와 연결된다. PMOS 트랜지스터와 NMOS 트랜지스터의 게이트(Gate)에는 입력신호 (Vi, Vib)가 연결되어 입력신호 (Vi, Vib)에 의하여 PMOS 트랜지스터와 NMOS 트랜지스터가 제어된다. 두 개의 PMOS 트랜지스터의 소스는 전원전류(I_main)에 연결된다. 각 PMOS 트랜지스터의 드레인는 출력 신호(out, outb)와 하프 전원전압(Half-VDD)이 달려있는 저항(R)에 연결된다.

프리엠퍼시스 블럭(20)은 데이터의 천이(Transition)가 발생하는 경우 메인 라인 드라이버 블럭의 전류와 프리엠퍼시스 블럭의 전류가 합쳐지게 됨으로써 순간적으로 쓰루 레이트(Slew Rate)를 올리게 한다. 따라서, 데이터 전송회로(100)는 원하는 밴드위스를 만족하게 되고, 채널 전송에 있어서 데이터의 고주파 성분에 대한 감쇄를 보상할 수 있다.

프리엠퍼시스 블럭(20)은 입력신호(Vi, Vib, Evi, Evib), 출력신호(out, outb), 전원전류(I_pre), 2개의 NMOS 트랜지스터, 2개의 PMOS 트랜지스터와 2개의 먹스(MUX:Multiplexor)로 구성된다.

PMOS 트랜지스터의 드레인(Drain)은 NMOS 트랜지스터의 소스(Source)와 연결된다. 두 개의 PMOS 트랜지스터의 게이트는 입력신호(Evi, Evib)가 연결된다. 두 개의 NMOS 트랜지스터의 게이트에는 먹스의 출력이 연결된다. 두 개의 먹스의 입력신호는 (Evi, Vi)와 제어 신호(Sel)이다. 각 PMOS 트랜지스터의 소스에는 전원전류(I_pre)이 연결된다. 각 PMOS 트랜지스터의 드레인은 출력 신호(out, outb)에 각각 연결된다.

도 3은 메인 라인 드라이버만을 통하여 데이터를 전송한 것을 도시한 타이밍도이다. 도 3에 따르면, 데이터의 고주파 성분이 채널(Channel)을 통하여 전송되면 채널상에 존재하는 기생 캐패시터의 영향에 의하여 고주파 성분의 출력전압이 감소하게 된다. 즉, 데이터의 고주파 성분의 출력전압 감소로 인하여 원하는 밴드위스를 만족하기 어렵다. 따라서, 라인 드라이버는 데이터 성분중에 고주파 성분의 감쇄를 보상하기 위하여 프리엠퍼시스 장치를 사용한다.

도 4은 메인 라인 드라이버를 통하여 나온 데이터의 출력전압에 프리엠퍼시스 장치를 적용한 타이밍도이다. 도 4에 따르면, 고주파 성분의 다음 단의 프리엠퍼시스를 설정하여 출력전압을 증폭한다. 프리엠퍼시스가 적용된 데이터를 채널을 통하여 전송하면 데이터의 고주파 성분이 감쇄되지 않는다.

채널의 전송상태가 좋고 나쁨에 따라 전송 데이터의 고주파 성분이 감쇄되는 양이 달라진다. 즉, 채널의 전송상태가 좋다는 것은 전송 데이터의 손실이 적은 것을 의미하고, 채널의 전송상태가 나쁘다는 것은 전송 데이터의 손실이 많은 것을 의미한다. 따라서, 채널의 전송상태에 따라 프리엠퍼시스의 레벨을 조절한다.

도 5는 채널의 상태에 따른 프리엠퍼시스의 레벨을 조절하는 데이터 전송방법에 관하여 도시한 순서도이다. 도 1과 도 5에 따르면, S100 단계에서는 프리엠퍼시스 컨트롤러(30)는 채널(300)의 전송상태를 판단하기 위하여 시험 전송을 실시한다. S110 단계에서 프리엠퍼시스 컨트롤러(30)는 채널의 전송상태가 좋은가를 판단한다. 만약 채널의 전송상태가 좋다면 전송되는 데이터의 고주파 성분의 감쇄가 적고, 채널의 전송상태가 나쁘다면 전송되는 데이터의 고주파 성분의 감쇄가 많다. 따라서, 프리엠퍼시스 컨트롤러(30)는 채널의 전송상태를 파악하여 프리엠퍼시스의 레벨을 조절한다.

만약 채널의 전송상태가 좋다면 S120 단계를 수행하고, 채널의 전송상태가 좋지 않다면 S130 단계를 수행한다.

도 6는 도 2에 도시된 Vi, Evi 신호와 출력신호를 도시한 타이밍도이다. 도 2과 도 6를 참조하면, Vi 신호는 데이터 입력 신호이다. EVi 신호는 프리엠퍼시스를 만들기 위하여 Vi 신호를 1 싸이클(Cycle) 딜레이(Delay)를 주어 쉬프트(Shift)한 후 인버전(Inversion)시킨 신호이다. 1 싸이클이란 데이터 스트림(Stream)에서 가장 짧게 시간 동안 데이터 천이가 발생하는 경우 데이터 천이가 발생한 데이터 구간의 시간을 의미한다.

메인 라인 드라이버 블럭(10)에서 데이터 천이가 발생하는 경우 메인 라인 드라이버 블럭(10)의 전류(I_main)와 프리엠퍼시스 블럭(20)의 전류(I_pre)가 합쳐진 전 류(I_main + I_pre)가 저항(R)을 통해 흐르게 된다. 프리엠퍼시스 블럭(20)을 통하여 저항(R)에 흐르는 전류(I_main + I_pre)의 증가는 순간적으로 스루 레이트를 증가시킨다. 스루 레이트의 증가는 밴드위스를 향상시키는 역할을 한다.

프리엠퍼시스 블럭(20)은 Sel 신호에 의하여 프리엠퍼시스 레벨을 조절한다. 예를 들면, 채널의 전송상태가 좋은 경우는 Sel = 1을 설정하여 프리엠퍼시스 레벨을 낮출 수 있고, 채널의 전송상태가 나쁜 경우는 Sel = 0을 설정하여 프리엠퍼시스 레벨을 높일 수 있다.

Sel = 0 인 경우 메인 라인 드라이버(10)에 의한 출력전압과 Sel = 1 인 경우 메인 라인 드라이버(10)의 출력전압은 프리엠퍼시스의 레벨이 다르다. 예를 들면, 프리엠퍼시스의 레벨 차이는 수학식 1과 수학식 2로 나타낼 수 있다.

V_A = 2R * (I_main + I_pre)

V_B = 2R * (I_main - I_pre)

V_{A -} V_B = 2R * 2I_pre

V_A' = 2R * (I_main + I_pre)

V_B' = 2R * I_main

V_A' _- V_B' = 2R * I_pre

따라서, Sel = 0 일때 프리엠퍼시스의 레벨(V_{A -} V_B)은 Sel = 1 일때 프리엠퍼시스의 레벨(V_A' _- V_B')보다 2배 크다. 즉, Sel 신호의 제어에 의하여 프리엠퍼시스의 레벨을 본래의 프리엠퍼시스의 레벨보다 절반으로 조절가능하다.

도 7는 도 6에 도시된 t1, t2 시간 동안 본 발명의 동작을 도시한 회로도이다. t1 구간은 고주파 대역구간이고, t2 구간은 저주파 대역구간이다. 프리엠퍼시스는 모든 데이터의 천이된 후 다음 싸이클의 전류를 증가시키는 역할을 수행한다. 따라서, 고주파 대역구간에서는 고주파 대역의 전류를 증가시키고, 저주파 대역구간에서는 데이터의 앞 싸이클의 전류를 증가시키는 역할을 수행한다.

도 1, 도 6과 도 7을 참조하면, 프리엠퍼시스 블럭(20)의 먹스의 입력신호 Vi와 Evi가 동일하므로 프리엠퍼시스 컨트롤러(30)의 제어신호(sel)는 어떤 값이 입력되어도 동일한 결과를 나타낸다. t1 구간 또는 t2 구간 동안 출력 신호(out)는 메인 라인 드라이브 블럭(10)의 전원전류(I_main)와 프리엠퍼시스 블럭(20)의 전원전류(I_pre)는 같은 방향으로 흐른다. 따라서, 출력신호(out)는 I_{main +} I_pre 이다.

도 8은 도 6에 도시된 t3 시간동안 sel = 0 인 경우 본 발명의 동작을 도시한 회로도이다. 도 1, 도 6과 도 8을 참조하면, 프리엠퍼시스 컨트롤러(30)의 제어신호(sel)가 0 인 경우 입력신호 (Vi, Vib, Evi, Evib)에 의하여 PMOS 트랜지스터와 NMOS 트랜지스터는 턴온(Turn on)된다. t3 시간 동안 출력 신호(out)는 메인 라인 드라이브 블럭(10)의 전원전류(I_main)와 프리엠퍼시스 블럭(20)의 전원전류(I_pre) 는 서로 다른 방향으로 흐른다. 따라서, 출력신호(out)은 I_{main -} I_pre 이다.

도 9은 도 6에 도시된 t3 시간동안 sel = 1인 경우 본 발명의 동작을 도시한 회로도이다. 도 1, 도 6과 도 9을 참조하면, 프리엠퍼시스 컨트롤러(30)의 제어신호(sel)가 1인 경우 입력신호 (Vi, Vib, Evi, Evib)에 의하여 PMOS 트랜지스터와 NMOS 트랜지스터는 턴온된다. t3 시간 동안 출력 신호(out)는 메인 라인 드라이브 블럭(10)의 전원전류(I_main)만이 흐른다. 따라서, 출력신호(out)은 I_main 이다.

따라서, 데이터 전송회로(100)는 프리엠퍼시스 컨트롤러(30)에 의한 제어신호(sel)에 따라 출력전류의 양을 제어한다.

이에 대해 본 발명은, 하프-전원전압을 포함하는 라인 드라이버에 프리엠퍼시스 구조를 추가함으로써 원하는 밴드위스와 전압의 스윙 폭을 만족시킬 수 있다. 또한, 채널의 상태가 좋고 나쁨에 따라 전송된 데이터의 고주파 성분이 감쇄되는 양이 증감하므로 전류가 아닌 시그널을 이용하여 프리엠퍼시스의 레벨을 조절할 수 있다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 것을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해 져야 할 것이다.

본 발명에 의하면, 원하는 밴드위스와 전압의 스윙 폭을 만족시킬 수 있다.

또한, 채널의 상태가 좋고 나쁨에 따라 전송된 데이터의 고주파 성분이 감쇄되는 양이 증감하므로 전류가 아닌 시그널을 이용하여 프리엠퍼시스의 레벨을 조절하는 데이터 전송회로를 제공하는데 있다.

Claims (10)

1. 입력신호를 전송로를 통하여 수신부에 전송하는 메인 라인 드라이버 블럭;

   상기 전송되는 입력신호의 전압레벨을 엠퍼시스하는 프리엠퍼시스 블럭; 그리고

   상기 프리엠퍼시스 블럭을 제어하는 프리엠퍼시스 컨트롤러를 포함하며,

   상기 프리엠퍼시스 컨트롤러는 상기 전송로의 전송상태를 파악하고 상기 전송로의 전송상태에 따라 상기 입력신호의 천이시 상기 전송로로 공급되는 전류의 양이 증가되도록 상기 프리엠퍼시스 블럭의 프리엠퍼시스 레벨을 조절하는 데이터 전송회로.
2. 제 1 항에 있어서,

   상기 프리엠퍼시스 블럭은 상기 입력신호 전송시에 상기 입력신호의 고주파 성분의 감쇄를 보상하기 위하여 상기 입력신호를 프리엠퍼시스하는 것을 포함하는 데이터 전송회로.
3. 제 1 항에 있어서,

   상기 프리엠퍼시스 블럭은 상기 입력신호 전송시에 상기 입력신호의 밴드위스를 높이는 것을 특징으로 하는 데이터 전송회로.
4. 제 1 항에 있어서,

   상기 프리엠퍼시스 블럭은 상기 입력신호 전송시에 상기 입력신호의 전압스윙 폭을 높이는 것을 특징으로 하는 데이터 전송회로.
5. 제 1 항에 있어서,

   상기 프리엠퍼시스 블럭은 상기 입력신호 전송시에 상기 입력신호의 스루 레이트를 올리는 것을 특징으로 하는 데이터 전송회로.
6. 제 1 항에 있어서,

   상기 프리엠퍼시스 컨트롤러는 상기 전송로의 전송상태를 나타내는 제어신호를 발생하고, 상기 프리엠퍼시스 블럭은 상기 제어신호에 응답하여 프리엠퍼시스 레벨을 조절하는 데이터 전송회로.
7. 제 6 항에 있어서,

   상기 프리엠퍼시스 블럭은 상기 제어신호가 상기 전송로의 전송상태가 좋음을 나타낼때 상기 프리엠퍼시스 레벨을 낮추는 것을 특징으로 하는 데이터 전송회로.
8. 제 6 항에 있어서,

   상기 프리엠퍼시스 블럭은 상기 제어신호가 상기 전송로의 전송상태가 나쁨 을 나타낼때 상기 프리엠퍼시스 레벨을 높이는 것을 특징으로 하는 데이터 전송회로.
9. 프리엠퍼시스 장치를 포함하는 데이터 전송회로에 있어서;

   시험 전송을 하는 단계;

   상기 시험 전송을 통하여 채널의 전송상태를 판단하는 단계;

   전송상태가 좋은 경우 프리엠퍼시스의 레벨을 낮게 하고, 전송상태가 나쁜 경우 프리엠퍼시스의 레벨을 높게 하는 단계를 포함하는 데이터 전송 방법.
10. 제 1 항에 기재된 데이터 전송회로를 포함하는 데이터 송수신 시스템.

Images