JPS5892139A - Ｅｃｌ終端回路 - Google Patents
Ｅｃｌ終端回路Info
- Publication number
- JPS5892139A JPS5892139A JP56190308A JP19030881A JPS5892139A JP S5892139 A JPS5892139 A JP S5892139A JP 56190308 A JP56190308 A JP 56190308A JP 19030881 A JP19030881 A JP 19030881A JP S5892139 A JPS5892139 A JP S5892139A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- resistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＢＣＬ終端回路、特に、８０５回路で伝送線
路を駆動する場合に伝送線路の両端を終端するためのＢ
ＣＬ終端回路に関する。
路を駆動する場合に伝送線路の両端を終端するためのＢ
ＣＬ終端回路に関する。
第１図は従来のＢＣＬ終端回路の一例を示す回路図で、
ＥＣＬ回路１０がらＥＣＬ回ｊｉ！２ｏへ信号を伝送す
る場合に用いられるＦｉＣＬ終端回路を示している。
ＥＣＬ回路１０がらＥＣＬ回ｊｉ！２ｏへ信号を伝送す
る場合に用いられるＦｉＣＬ終端回路を示している。
伝送線路３０はＥＣＬ回路１ｏがらＥＣＬ回路２０へ信
号を伝送するためのものであり、第１図には示され【い
ないが実際には直流抵抗ｒ￥もっている。
号を伝送するためのものであり、第１図には示され【い
ないが実際には直流抵抗ｒ￥もっている。
ＥＣＬ回路２０には終端抵抗４０が接続されている。
ＥＣＬ回路１０および２０は一般的なＥＣＬ回路である
ので詳細な動作説明は省略するがＢＣＬ回路２０では入
力端子１３における端子電圧ＶｔＳと比較電圧ｖＩＩＦ
ｍとを比較して端子電圧Ｖｉａ ｂ”ｌｘければ出力端
子１４における端子電圧ｖ１４が高レベルになり、低け
れば端子電圧ｙ、が低レベルになるよう動作する。
ので詳細な動作説明は省略するがＢＣＬ回路２０では入
力端子１３における端子電圧ＶｔＳと比較電圧ｖＩＩＦ
ｍとを比較して端子電圧Ｖｉａ ｂ”ｌｘければ出力端
子１４における端子電圧ｖ１４が高レベルになり、低け
れば端子電圧ｙ、が低レベルになるよう動作する。
ＥＣＬ回路１０もＥＣＬ回路２０と同様な動作をする。
いま、ＥＣＬ回路ｌＯの出力端子１２に壊ける端子電圧
ｖ２が高レベルのとき高レベル電圧Ｖ□。
ｖ２が高レベルのとき高レベル電圧Ｖ□。
低レベルのとき像レベル電圧Ｖ１！とじ、またＥＣＬ回
路回路２人０ 高レベルのとき高レベル電圧η，低レベルのとき低レベ
ル電圧ｖ８１，とすると ΔＶ□ーｖ１，Ｈ−■□。
路回路２人０ 高レベルのとき高レベル電圧η，低レベルのとき低レベ
ル電圧ｖ８１，とすると ΔＶ□ーｖ１，Ｈ−■□。
および
”ｖＮＬ−ｖＩＩＰ − ｖｌ １Ｌ
で表される雑音余裕ΔＶ□，ΔｖＮＬが大きければ各−
雑音の影響を受けにくいため回路にとっては都合がよい
ことになる。
雑音の影響を受けにくいため回路にとっては都合がよい
ことになる。
電源電圧Ｖ！は終端抵抗４０の一方の端子に接続された
電源から供給されるものであへ端子電圧Ｖｌ震ｔより低
い電圧にされる。また、比較゛電圧、ＶＩＩＰはＥＣＩ
，回路１０，２０の基準電圧であり雑音余裕ΔＶＰＩＨ
，ΔＶＮＬを最大にするため一般に）ｆ （Ｖｌ １
１ ＋ Ｖｌ２Ｌ）＝ ＶＩＩＦとなるよう設定され
る。
電源から供給されるものであへ端子電圧Ｖｌ震ｔより低
い電圧にされる。また、比較゛電圧、ＶＩＩＰはＥＣＩ
，回路１０，２０の基準電圧であり雑音余裕ΔＶＰＩＨ
，ΔＶＮＬを最大にするため一般に）ｆ （Ｖｌ １
１ ＋ Ｖｌ２Ｌ）＝ ＶＩＩＦとなるよう設定され
る。
第２図は第１図に示すような接続にした場合の伝送線路
３０の各部における電圧な示す電圧分布図である。
３０の各部における電圧な示す電圧分布図である。
第２図かられかるよ５に出力端子の端子電圧Ｖ１ｇが高
レベル電圧ｖｉｓａのときの入力端子１３の端子電圧Ｖ
１ｍが低レベル電圧ＶＩＩＬのとき入力端子となる。
レベル電圧ｖｉｓａのときの入力端子１３の端子電圧Ｖ
１ｍが低レベル電圧ＶＩＩＬのとき入力端子となる。
つまり入力端子１３での雑音余裕Δ■□，Δ■−４この
ため、この雑音余裕はアンバランスとなり実質的に減少
する。
ため、この雑音余裕はアンバランスとなり実質的に減少
する。
すなわち、従来の１ｉｌｃＬ終端回路は雑音余裕がアン
バランスとなり、実質的に減少するという欠点があった
。
バランスとなり、実質的に減少するという欠点があった
。
本発明の目的は雑音余裕なバランスさせて実質的に雑音
余裕の減少を防止できるｇ Ｃ Ｔ，終端回路を提供す
るこＥにある。
余裕の減少を防止できるｇ Ｃ Ｔ，終端回路を提供す
るこＥにある。
すなわち、本発明の目的は伝送線路の直流抵抗によりて
高レベル側の雑音余裕が減少し低レベル側の雑音余裕が
増加するというような雑音余裕のアンバランスをなくし
直流抵抗ｒがあっても高レベル側と低レベル備の雑音余
裕を等しく、実質的に最大とすることができるＥＣＬ終
端回路を提供することにある。
高レベル側の雑音余裕が減少し低レベル側の雑音余裕が
増加するというような雑音余裕のアンバランスをなくし
直流抵抗ｒがあっても高レベル側と低レベル備の雑音余
裕を等しく、実質的に最大とすることができるＥＣＬ終
端回路を提供することにある。
本発明のＥＣＬ終端回路は、伝送線路の一端に□接続さ
れた第１のＢＣＬ回路の出力端子の第１状態を示す第１
の出力電圧および第２状態を示す第２の出力電圧のいず
れよりも低い電源電圧をもつ第１の電源と、前記第１の
出力電圧と前記第２の出力電圧との中間の電源電圧をも
つ第２の電源と前記出力端子と前記＃Ｉｌの電源との間
に接続された第１の抵抗と、前記伝送線路の他端に接続
された＃！２のＥＣＬ回路の入力端子と前記第２の電源
との間に接続された第２の一抗とを含んで構成さ減る。
れた第１のＢＣＬ回路の出力端子の第１状態を示す第１
の出力電圧および第２状態を示す第２の出力電圧のいず
れよりも低い電源電圧をもつ第１の電源と、前記第１の
出力電圧と前記第２の出力電圧との中間の電源電圧をも
つ第２の電源と前記出力端子と前記＃Ｉｌの電源との間
に接続された第１の抵抗と、前記伝送線路の他端に接続
された＃！２のＥＣＬ回路の入力端子と前記第２の電源
との間に接続された第２の一抗とを含んで構成さ減る。
さらに、本発明のＥＣＬ回路は、第２の電源および第２
の抵抗のかわりにこれと！価となる複数の抵抗と電源を
用いて構成される。
の抵抗のかわりにこれと！価となる複数の抵抗と電源を
用いて構成される。
さらに、本発明のＥＣＬｉ端回路は、絽ｌの電源および
第１の抵抗のかわりに定電流源回路を用いて構成される
。
第１の抵抗のかわりに定電流源回路を用いて構成される
。
すなわち、本発明のＥＣＬＩ！！端回路は、ＥＣＬ回路
の低レベル側の出力電圧よりも低い第１の電源と低レベ
ルと高レベル出力電圧の中間の電圧にある第２の電源と
前記回路の出力端子と第１の電源との間にｉ！続された
第１の抵抗と前記回路の出力端子に接続された伝送線路
の先端と前記第２の電源との間に接続された第２の抵抗
とを含んで構成される。
の低レベル側の出力電圧よりも低い第１の電源と低レベ
ルと高レベル出力電圧の中間の電圧にある第２の電源と
前記回路の出力端子と第１の電源との間にｉ！続された
第１の抵抗と前記回路の出力端子に接続された伝送線路
の先端と前記第２の電源との間に接続された第２の抵抗
とを含んで構成される。
さらに、本発明のＥＣＬ終端回路は、第２の抵抗と第２
の電源の代りにこれと等価となる複数の抵抗と電源とを
含んで構成される。
の電源の代りにこれと等価となる複数の抵抗と電源とを
含んで構成される。
さらに、本発明のＢＣＬ終端回路は館１の抵抗と第１の
電源の代りに定電源を含んで構成される。
電源の代りに定電源を含んで構成される。
次に、本発明の原理を第３図を用いて説吋する。
いま、端子電圧篤、が高レベル電圧ｖ１□□であるとき
、伝送線路３０に流れる電流ＩＨは集線に示す向きに流
れる。
、伝送線路３０に流れる電流ＩＨは集線に示す向きに流
れる。
したがって、端子電圧ｖｌｓは出力端子１２より電圧降
下分子＠ＩＨだけ低い電圧となる。それゆえ、電圧降下
分子＠ＩＨだけ雑音余裕が減少する。
下分子＠ＩＨだけ低い電圧となる。それゆえ、電圧降下
分子＠ＩＨだけ雑音余裕が減少する。
次に、端子電圧ｖ１．が低レベル電圧Ｖｌ！Ｌであると
き伝送線路３０に流れる電流ＩＬは点線に示す向きに流
れる。
き伝送線路３０に流れる電流ＩＬは点線に示す向きに流
れる。
したがって、端子電圧Ｖ’ｓは出力端子１２より電圧降
下分子・工、だけ高い電圧となる。それゆえ電圧降下分
子・ＩＬだけ雑音余裕が減少する。
下分子・工、だけ高い電圧となる。それゆえ電圧降下分
子・ＩＬだけ雑音余裕が減少する。
であるから、
とすると、 ＩＨ＝ＩＬ となり高レベル側、低レベ
ル側の雑音余裕のバランスがとれ最大の雑音余裕を得る
ことができる。
ル側の雑音余裕のバランスがとれ最大の雑音余裕を得る
ことができる。
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第４図は本発明の第１の実施例を示す回路図である。
なお、第４図では、伝送線路３０の直流抵抗ｒを線路の
中央に書いであるがこれは線路の全長にわたって分布し
ているものであり便宜上このように図示した。
中央に書いであるがこれは線路の全長にわたって分布し
ているものであり便宜上このように図示した。
抵抗Ｒ７は高レベル電圧Ｖ１２Ｈと低レベル電圧を供給
する電源と入力端子１３の間に接続される。
する電源と入力端子１３の間に接続される。
出力端子１２が高レベル電圧Ｖ、２．のときは伝送−路
３０の上を出力端子１２から入力端子１３に向り【電流
が流れるが、低レベル電圧Ｖ１２Ｌのときは入力端子ｌ
“３から出力端子１２に向って流れる。
３０の上を出力端子１２から入力端子１３に向り【電流
が流れるが、低レベル電圧Ｖ１２Ｌのときは入力端子ｌ
“３から出力端子１２に向って流れる。
しかし、伝送線路３０はＢＣＬ回路１０のエンツタに接
続されているためＥＣＬ回路１０はこの電流を引込むこ
とができない。抵抗Ｒ１はこの電流を流し七やるため本
発１ｊｉＫより追加した抵抗である。
続されているためＥＣＬ回路１０はこの電流を引込むこ
とができない。抵抗Ｒ１はこの電流を流し七やるため本
発１ｊｉＫより追加した抵抗である。
第４図に示す実施例で雑音余裕ΔＶｌｉＨｅΔ■Ｎφを
最大となるようすを第５図を用いて説明する。
最大となるようすを第５図を用いて説明する。
出力端子１２における高レベル電圧Ｖ１２Ｈは一〇８Ｖ
、低レヘ／”１＆圧ＶｔｚＬ）！、−１．６Ｖ、電源電
圧ｖ′Ｔハ本発明により高レベル電圧Ｖ１２．と低レベ
ル電圧、ｖｌｇＬの中間の電圧−１，２ｖに設定する。
、低レヘ／”１＆圧ＶｔｚＬ）！、−１．６Ｖ、電源電
圧ｖ′Ｔハ本発明により高レベル電圧Ｖ１２．と低レベ
ル電圧、ｖｌｇＬの中間の電圧−１，２ｖに設定する。
出力端子１２が高レベル電圧ｖ１２Ｈであるとき、入力
端子１３の高レベル電圧ｖＨ，Ｈは直流抵抗ｒのために
−０，８４Ｖとなる。また、出力端子１２が低レベル電
圧Ｖ１２Ｌであるとき、入力端子１３のｖｔｎＬは−１
，５６Ｖとなる。
端子１３の高レベル電圧ｖＨ，Ｈは直流抵抗ｒのために
−０，８４Ｖとなる。また、出力端子１２が低レベル電
圧Ｖ１２Ｌであるとき、入力端子１３のｖｔｎＬは−１
，５６Ｖとなる。
ここで、比較電圧ＶＲＩＦは−１，２ｖであるので結局
雑音余裕は 高レベル側では、ｘｖＮＨ＝ ０．３６Ｖ （−−０，
ｇ４Ｖ＋１．２Ｖ）低１７ ヘ／Ｉ／ １１ ハ、”ｖ
ＮＬ −０，３６Ｖ （＝−１，２Ｖ＋１．５６
Ｖ ）となり、高レベル側と低レベル側はバランスし最
大の雑音余裕を得ることができる。
雑音余裕は 高レベル側では、ｘｖＮＨ＝ ０．３６Ｖ （−−０，
ｇ４Ｖ＋１．２Ｖ）低１７ ヘ／Ｉ／ １１ ハ、”ｖ
ＮＬ −０，３６Ｖ （＝−１，２Ｖ＋１．５６
Ｖ ）となり、高レベル側と低レベル側はバランスし最
大の雑音余裕を得ることができる。
第６図は本発明の第２の実施例を示す回路図である。
抵抗１９はＧＮＤと入力端子１３の間に接続され抵抗２
１は入力端子１３と電源電圧Ｖｍｇ（＝−５，２■）を
供給する電源との間に接続されているｔこれは抵抗値と
電源電圧の関係から第４躬に示す抵抗几、と電源電圧賃
を供給する電源とで構成する回路と等価であり本発明に
含まれる１、また、トランジスタ１７、抵抗Ｒ１，およ
び定電圧源■ｃｃは定電流回路を構成しこれも本発明に
含まれる。
１は入力端子１３と電源電圧Ｖｍｇ（＝−５，２■）を
供給する電源との間に接続されているｔこれは抵抗値と
電源電圧の関係から第４躬に示す抵抗几、と電源電圧賃
を供給する電源とで構成する回路と等価であり本発明に
含まれる１、また、トランジスタ１７、抵抗Ｒ１，およ
び定電圧源■ｃｃは定電流回路を構成しこれも本発明に
含まれる。
本発明のｆＡＣＬ＠端回路は、出力端子に抵抗を接続す
るとともに入力端子に抵抗を介して接続する電源の電圧
を出力端子におけるλ値状態を示す電圧の中間に設定す
ることにより、高レベル側と低レベル側の雑音余裕をパ
ツンスさせ最大の雑音余裕を得ることかできるという効
果がある。
るとともに入力端子に抵抗を介して接続する電源の電圧
を出力端子におけるλ値状態を示す電圧の中間に設定す
ることにより、高レベル側と低レベル側の雑音余裕をパ
ツンスさせ最大の雑音余裕を得ることかできるという効
果がある。
第１ｗＪは従来のＥＩＣＬ終端回路の一例を含む回路図
、第２Ｅは第１図に示す伝送線路の各部の電圧を示す電
圧分布図、第３図は本発明で得られる効果の原理をｌＫ
明するための原理説明図、第４図は本発明の第１の実施
例を含む回路図、第５図は第４図に示す伝送線路の各部
の電圧を示す電圧分布図、第６図は本発明の第２の実施
例を含む回路図である。 １０．２０・・・・・・ＥＣＬ回路、３０・・・・・・
伝送線路、４０、Ｒ，、Ｒ，・・・・・・抵抗、ｒ・・
・・・・直流抵抗、１１．１３・・・・・・入力端子、
１２．１４・・・・・・出力端子、ｖｉ、、Ｖ、、・・
・・・・端子電圧、Ｖｓ＊ｉｔ、 ＶＩＩＭ、 Ｖｌｌ
ｌｉ・・・・・・高し’ヘルを圧、■！Ｌ、 ＶＩＩＬ
、 ＶＩＩＬ・・・・・・低レベル電圧Ｖｎｉ＋ｒ −
−比較電圧、Ｖ、ｒ 、ｖＴ’ 、ｖ、、・・・・・・
電源電圧、ＩＨ＊ＩＬ・・・・・・電流。
、第２Ｅは第１図に示す伝送線路の各部の電圧を示す電
圧分布図、第３図は本発明で得られる効果の原理をｌＫ
明するための原理説明図、第４図は本発明の第１の実施
例を含む回路図、第５図は第４図に示す伝送線路の各部
の電圧を示す電圧分布図、第６図は本発明の第２の実施
例を含む回路図である。 １０．２０・・・・・・ＥＣＬ回路、３０・・・・・・
伝送線路、４０、Ｒ，、Ｒ，・・・・・・抵抗、ｒ・・
・・・・直流抵抗、１１．１３・・・・・・入力端子、
１２．１４・・・・・・出力端子、ｖｉ、、Ｖ、、・・
・・・・端子電圧、Ｖｓ＊ｉｔ、 ＶＩＩＭ、 Ｖｌｌ
ｌｉ・・・・・・高し’ヘルを圧、■！Ｌ、 ＶＩＩＬ
、 ＶＩＩＬ・・・・・・低レベル電圧Ｖｎｉ＋ｒ −
−比較電圧、Ｖ、ｒ 、ｖＴ’ 、ｖ、、・・・・・・
電源電圧、ＩＨ＊ＩＬ・・・・・・電流。
Claims (3)
- （１）伝送線路の一端にＩｉ！絖された第１の８０５回
路の出力端子の第１状態を示す嬉１の出力電圧および第
２状態を示す第２の出力電圧のいずれよりも低い電源電
圧をもつ第１のｔＦＡと、前記 第１の出力電圧と前記
第２の出力電圧との中間の電源電圧をもつ第２の電源と
、前記出力端子と前記第１の電源との関Ｋｉｉ絖された
第１の抵抗と、前記伝送線路の他端に＊＊＊された第２
の８０５回路の入力端子と前記第２の電源との間に接続
された第２の抵抗とを含むことを特徴とするＩｃＬ終端
回路０ - （２） 特許請求の範囲（１）項記載のｆｓ２の電源
および第２の抵抗のかわりにこれと等価となる複数の抵
抗と電源を用いたことを特徴とする特許請求の範囲（１
）項記載のＥＣＬ終端回路。 - （３）％許晴求の範囲（１）項記載の第１の電源および
第１の抵抗のかわりに定電流源回路を用いたことを特徴
とする特許請求の範囲（１）項記載のＥＣＬ終端回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190308A JPS5892139A (ja) | 1981-11-27 | 1981-11-27 | Ｅｃｌ終端回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190308A JPS5892139A (ja) | 1981-11-27 | 1981-11-27 | Ｅｃｌ終端回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5892139A true JPS5892139A (ja) | 1983-06-01 |
| JPH05891B2 JPH05891B2 (ja) | 1993-01-07 |
Family
ID=16255995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190308A Granted JPS5892139A (ja) | 1981-11-27 | 1981-11-27 | Ｅｃｌ終端回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892139A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61152124A (ja) * | 1984-12-26 | 1986-07-10 | Hitachi Ltd | 集積回路の出力バツフア |
| JPS631113A (ja) * | 1986-06-20 | 1988-01-06 | Fujitsu Ltd | 半導体集積回路 |
| JPH04299613A (ja) * | 1991-03-27 | 1992-10-22 | Nippon Avionics Co Ltd | Ｅｃｌ終端回路 |
| US5457406A (en) * | 1992-03-17 | 1995-10-10 | Hitachi, Ltd. | Bidirectional signal transmission circuit and terminator |
| US5523703A (en) * | 1993-09-17 | 1996-06-04 | Fujitsu Limited | Method and apparatus for controlling termination of current driven circuits |
| JP2001007865A (ja) * | 1999-04-21 | 2001-01-12 | Matsushita Electric Ind Co Ltd | 信号送受信装置 |
| US6768334B1 (en) | 1999-04-21 | 2004-07-27 | Matsushita Electric Industrial Co., Ltd. | Signal transmitting receiving apparatus |
-
1981
- 1981-11-27 JP JP56190308A patent/JPS5892139A/ja active Granted
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61152124A (ja) * | 1984-12-26 | 1986-07-10 | Hitachi Ltd | 集積回路の出力バツフア |
| JPS631113A (ja) * | 1986-06-20 | 1988-01-06 | Fujitsu Ltd | 半導体集積回路 |
| JPH0518486B2 (ja) * | 1986-06-20 | 1993-03-12 | Fujitsu Kk | |
| JPH04299613A (ja) * | 1991-03-27 | 1992-10-22 | Nippon Avionics Co Ltd | Ｅｃｌ終端回路 |
| US5457406A (en) * | 1992-03-17 | 1995-10-10 | Hitachi, Ltd. | Bidirectional signal transmission circuit and terminator |
| US5523703A (en) * | 1993-09-17 | 1996-06-04 | Fujitsu Limited | Method and apparatus for controlling termination of current driven circuits |
| JP2001007865A (ja) * | 1999-04-21 | 2001-01-12 | Matsushita Electric Ind Co Ltd | 信号送受信装置 |
| US6768334B1 (en) | 1999-04-21 | 2004-07-27 | Matsushita Electric Industrial Co., Ltd. | Signal transmitting receiving apparatus |
| US6985007B2 (en) | 1999-04-21 | 2006-01-10 | Matsushita Electric Industrial Co., Ltd. | Signal transmitting receiving apparatus |
| US7012447B2 (en) | 1999-04-21 | 2006-03-14 | Matsushita Electric Industrial Co., Ltd. | Signal transmitting receiving apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05891B2 (ja) | 1993-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5477170A (en) | Comparator capable of preventing large noise voltage | |
| JPS5892139A (ja) | Ｅｃｌ終端回路 | |
| JPS614310A (ja) | レベルシフト回路 | |
| JPS63211414A (ja) | 基準電圧発生回路 | |
| US4825104A (en) | Comparator | |
| US4270166A (en) | Circuit arrangement for producing a regulated high DC voltage from a three-phase current | |
| US4841565A (en) | Monolithically integratable telephone circuit for feeding a subscriber's telephone line | |
| JP3743125B2 (ja) | クランプ回路 | |
| US3771053A (en) | Potentiometer using a voltage follower circuit | |
| JPS5676840A (en) | Decoder circuit | |
| JPS58121814A (ja) | 振幅制限回路 | |
| JP2581388B2 (ja) | データ反転回路 | |
| JPH05150736A (ja) | インピーダンス変換回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPH0562842B2 (ja) | ||
| EP0487037B1 (en) | Holding circuit | |
| JPH0614528Y2 (ja) | Ｅｃｌ出力信号伝送回路 | |
| JPS6355802B2 (ja) | ||
| JPH0328603Y2 (ja) | ||
| JPH0191520A (ja) | 電荷ポンプ回路 | |
| JPS60100217A (ja) | 直流電源回路 | |
| JPS63257326A (ja) | スイツチ回路 | |
| JPH01166611A (ja) | コンパレータ | |
| JPS5829888B2 (ja) | 利得制御回路 |