JPH0191520A - 電荷ポンプ回路 - Google Patents
電荷ポンプ回路Info
- Publication number
- JPH0191520A JPH0191520A JP63115942A JP11594288A JPH0191520A JP H0191520 A JPH0191520 A JP H0191520A JP 63115942 A JP63115942 A JP 63115942A JP 11594288 A JP11594288 A JP 11594288A JP H0191520 A JPH0191520 A JP H0191520A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- turned
- current
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005086 pumping Methods 0.000 title 1
- 230000004044 response Effects 0.000 claims abstract description 7
- 230000008859 change Effects 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 abstract description 9
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
- H03K17/6242—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only and without selecting means
- H03K17/625—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only and without selecting means using current steering means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/066—Generating pulses having essentially a finite slope or stepped portions having triangular shape using a Miller-integrator
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、２本の入ツノ線の入力パルスを、入力情報
に関係する出力電流に変換することが出来る高周波電荷
ポンプ及び積分回路に関する。
に関係する出力電流に変換することが出来る高周波電荷
ポンプ及び積分回路に関する。
５０メガヘルツ又はそれ以上の周波数で動作し得る高周
波電荷ポンプは、多くの用途で必要な個別部品、並びに
回路の通路内に集積ＰＮＰトランジスタを使うことに伴
う漂遊静電容量の為に、設計が困難である。現在製造さ
れているＰＮＰトランジスタは、高周波特性が良くない
。
波電荷ポンプは、多くの用途で必要な個別部品、並びに
回路の通路内に集積ＰＮＰトランジスタを使うことに伴
う漂遊静電容量の為に、設計が困難である。現在製造さ
れているＰＮＰトランジスタは、高周波特性が良くない
。
−形式の電荷ポンプは三状態ゲート方式を外部直列抵抗
と共に用いて、能動フィルタを駆動する充電及び放電電
流を決定する。この方式はＰＮＰトランジスタを使うの
に比べると幾分かの改良であるが、個別抵抗に伴う漂遊
静電容量の為に、高周波性能を犠牲にしている。従って
、電荷ポンプ／積分回路で速度を改善する為には、信号
通路からＰＮＰトランジスタ及び外部抵抗の両方を除い
た回路を開発することが必要である。
と共に用いて、能動フィルタを駆動する充電及び放電電
流を決定する。この方式はＰＮＰトランジスタを使うの
に比べると幾分かの改良であるが、個別抵抗に伴う漂遊
静電容量の為に、高周波性能を犠牲にしている。従って
、電荷ポンプ／積分回路で速度を改善する為には、信号
通路からＰＮＰトランジスタ及び外部抵抗の両方を除い
た回路を開発することが必要である。
問題点を解決するための手段及び作用
この発明の一実施例では、降Ｆ抵抗と、該降下紙、抗に
結合されていて、何れもｌ３１１辻する対応する入力信
号に応答して、前記降下抵抗に電流を通し又は通さなく
なる様に作用しく９る一対の差動電流方向ぎめベアを設
【ノる。入力を降下抵抗に結合した積分回路が、降Ｆｔ
抗の両端の電圧変化によって生ずる電流を積分する。
結合されていて、何れもｌ３１１辻する対応する入力信
号に応答して、前記降下抵抗に電流を通し又は通さなく
なる様に作用しく９る一対の差動電流方向ぎめベアを設
【ノる。入力を降下抵抗に結合した積分回路が、降Ｆｔ
抗の両端の電圧変化によって生ずる電流を積分する。
降下抵抗を集積することが好ましい。差動ベアを使うこ
とにより、信号通路にＰＮＰトランジスタを使う必要を
避けることが出来る。集積抵抗を使うことにより、外部
抵抗に関連する比較的大きい漂遊静電寄倒が避けられる
。
とにより、信号通路にＰＮＰトランジスタを使う必要を
避けることが出来る。集積抵抗を使うことにより、外部
抵抗に関連する比較的大きい漂遊静電寄倒が避けられる
。
１サイクル当たりの正味の出力電流が非常に正確に入力
情報と関係を持ち、この状態は温度及び半導体プロセス
の変動に対しても維持され、サイクルが完全である場合
、非常に小さい洩れ電流を達成することが出来る。
情報と関係を持ち、この状態は温度及び半導体プロセス
の変動に対しても維持され、サイクルが完全である場合
、非常に小さい洩れ電流を達成することが出来る。
この発明に特有と考えられる新規な特徴は特許請求の範
囲に記載しであるが、この発明自体並びにその他の特徴
及び利点は、以下図面について詳しく説明Ｊ°るところ
から明らかになろう。
囲に記載しであるが、この発明自体並びにその他の特徴
及び利点は、以下図面について詳しく説明Ｊ°るところ
から明らかになろう。
実 施 例
第１図には、従来の電荷ポンプの一方式が示されている
。この場合、キャパシタ１４が、ベース線２ｏの低レベ
ル信号に応答して、定電流源１２からＰＮＰトランジス
タ１０を介して充電され、又は線２２の高レベル信号に
応答して、定電流発生器１８がＮＰＮトランジスタ１６
を介して通す電流によって放電させられる。ＰＮＰトラ
ンジスタ１０を使うことが、回路の速度を制限する。
。この場合、キャパシタ１４が、ベース線２ｏの低レベ
ル信号に応答して、定電流源１２からＰＮＰトランジス
タ１０を介して充電され、又は線２２の高レベル信号に
応答して、定電流発生器１８がＮＰＮトランジスタ１６
を介して通す電流によって放電させられる。ＰＮＰトラ
ンジスタ１０を使うことが、回路の速度を制限する。
この発明の好ましい実施例の電荷ポンプ／積分回路が第
２図に示されており、一対の差動スイッチ３１．３３が
抵抗４２に結合されている。差動ベア３１はＮＰＮトラ
ンジスタ３０．３２で構成され、トランジスタ３ｏのコ
レクタが高圧電源端子６４に直結であり、トランジスタ
３２のコレクタが抵抗４２の一端に接続されている。抵
抗４２の他端が高圧端子６４に接続される。トランジス
タ３０．３２のエミッタが一緒になって、定電流発生器
３８に接続される。トランジスタ３０のベースが、アー
スに接続された抵抗５６によってバイアスされる。入力
信号Ａがダイオード６６を介してトランジスタ３００ベ
ースに結合される。差動ベア３３がトランジスタ３４．
３６で構成され、トランジスタ３４のコレクタが抵抗４
２の一端並びにエミッタ・フォロワ・トランジスタ７０
０ベースに接続される。トランジスタ７０のエミッタが
並列逆接続のショットキー・ダイオード７１゜７３を介
して抵抗４６の一端に接続される。ショットキー・ダイ
オード７１．７３は、電圧Ｖｒｅ４を中心として約０．
６ボルトの小さな不感帯を作り、この為トランジスタ７
０のエミッタの小さなオフセットが洩れ電流の原因にな
らない。抵抗４６が、演算増幅器５０及びフィードバッ
ク・キャパシタ４８で構成された積分回路の入力抵抗を
形成する。演算増幅器５０の非反転入力が基準電圧５２
に結合される。他方のＮＰＮトランジスタ３６のコレク
タが高圧端子６４に結合される。トランジスタ３４．３
６のエミッタが共に定電流発生器４０に接続される。ト
ランジスタ３２．３４のベースが、抵抗ストリング６０
．６２によってバイアスされる。トランジスタ３６のベ
ースが、アースに接続された抵抗５８によってバイアス
される。入力信号Ｂがダイオード６８を介してトランジ
スタ３６のベースに供給される。
２図に示されており、一対の差動スイッチ３１．３３が
抵抗４２に結合されている。差動ベア３１はＮＰＮトラ
ンジスタ３０．３２で構成され、トランジスタ３ｏのコ
レクタが高圧電源端子６４に直結であり、トランジスタ
３２のコレクタが抵抗４２の一端に接続されている。抵
抗４２の他端が高圧端子６４に接続される。トランジス
タ３０．３２のエミッタが一緒になって、定電流発生器
３８に接続される。トランジスタ３０のベースが、アー
スに接続された抵抗５６によってバイアスされる。入力
信号Ａがダイオード６６を介してトランジスタ３００ベ
ースに結合される。差動ベア３３がトランジスタ３４．
３６で構成され、トランジスタ３４のコレクタが抵抗４
２の一端並びにエミッタ・フォロワ・トランジスタ７０
０ベースに接続される。トランジスタ７０のエミッタが
並列逆接続のショットキー・ダイオード７１゜７３を介
して抵抗４６の一端に接続される。ショットキー・ダイ
オード７１．７３は、電圧Ｖｒｅ４を中心として約０．
６ボルトの小さな不感帯を作り、この為トランジスタ７
０のエミッタの小さなオフセットが洩れ電流の原因にな
らない。抵抗４６が、演算増幅器５０及びフィードバッ
ク・キャパシタ４８で構成された積分回路の入力抵抗を
形成する。演算増幅器５０の非反転入力が基準電圧５２
に結合される。他方のＮＰＮトランジスタ３６のコレク
タが高圧端子６４に結合される。トランジスタ３４．３
６のエミッタが共に定電流発生器４０に接続される。ト
ランジスタ３２．３４のベースが、抵抗ストリング６０
．６２によってバイアスされる。トランジスタ３６のベ
ースが、アースに接続された抵抗５８によってバイアス
される。入力信号Ｂがダイオード６８を介してトランジ
スタ３６のベースに供給される。
動作について説明すると、信号Ｂは通常紙であって、ト
ランジスタ３６は、アースに結合された抵抗５８により
、オフにバイアスされる。従って、トランジスタ３４が
オンであって、そのエミッタに結合された定電流源４０
の電流条件に従って、抵抗４２に電流を通す。同時に、
トランジスタ３０のベースに加わる高レベルの信号Ａが
、このトランジスタをオンに保ち、定電？１ｉＥＩ３８
の電流条件を満たす。この為、トランジスタ３２はオフ
に保たれる。
ランジスタ３６は、アースに結合された抵抗５８により
、オフにバイアスされる。従って、トランジスタ３４が
オンであって、そのエミッタに結合された定電流源４０
の電流条件に従って、抵抗４２に電流を通す。同時に、
トランジスタ３０のベースに加わる高レベルの信号Ａが
、このトランジスタをオンに保ち、定電？１ｉＥＩ３８
の電流条件を満たす。この為、トランジスタ３２はオフ
に保たれる。
第３図に示す様に、信号Ｂが高になると、それがトラン
ジスタ３６をターンオンすると共に、トランジスタ３４
をターンオフする。従って、トランジスタ３２．３４の
コレクタの電圧Ｃが高になり、線５４に出る積分器から
の出力りが、キャパシタ４８の充電につれて低下する。
ジスタ３６をターンオンすると共に、トランジスタ３４
をターンオフする。従って、トランジスタ３２．３４の
コレクタの電圧Ｃが高になり、線５４に出る積分器から
の出力りが、キャパシタ４８の充電につれて低下する。
信号Ｂが再び低になり、信号Ａも低になると、トランジ
スタ３４がターンオンし、トランジスタ３２もターンオ
ンし、共に抵抗４２に電流を通す。
スタ３４がターンオンし、トランジスタ３２もターンオ
ンし、共に抵抗４２に電流を通す。
従って、積分器の入力の電圧Ｃは最小値に下がり、フィ
ードバック・キャパシタ４８を放電し、こうして出力が
前のレベルに戻る様に上昇する。
ードバック・キャパシタ４８を放電し、こうして出力が
前のレベルに戻る様に上昇する。
然し、第３図の第２組のパルスで示す様に、信号Ｂが信
号へより長い間オンに止まると、キャパシタ４８の充電
が、放電よりも一層長い期間にわたって起こり、線５４
に出る出力電圧りに正味の低下が生ずる。同様に、信号
Ｂが信号へよりも短い期間の間、オンに止まると、線５
４の出力電圧りが上界する。この代わりに、信号Ａのパ
ルスの持続時間を変え、出力りを上昇又は下降させるこ
とが出来る。
号へより長い間オンに止まると、キャパシタ４８の充電
が、放電よりも一層長い期間にわたって起こり、線５４
に出る出力電圧りに正味の低下が生ずる。同様に、信号
Ｂが信号へよりも短い期間の間、オンに止まると、線５
４の出力電圧りが上界する。この代わりに、信号Ａのパ
ルスの持続時間を変え、出力りを上昇又は下降させるこ
とが出来る。
第４図に示す様に、第２図の回路を構成する他の電荷ポ
ンプ回路７２と共に、降ド抵抗４２及びポンプ抵抗４６
を半導体チップ７０に集積することにより、外部抵抗に
関連する小さい並列漂遊静電容量が避けられる。この静
電容量は非常に小さいけれども、高い切換え速度で電流
設定抵抗４６と並列の平均交流結合により、ショットキ
ー・ダイオードの対７１．７３が持つ非直線性並びに演
算増幅器５０の有限の帯域幅の為に、正味の不平衡誤差
が生ずる。更に、ＰＮＰトランジスタを使っていないの
で、ＰＮＰトランジスタの低い周波数制限が避けられる
。
ンプ回路７２と共に、降ド抵抗４２及びポンプ抵抗４６
を半導体チップ７０に集積することにより、外部抵抗に
関連する小さい並列漂遊静電容量が避けられる。この静
電容量は非常に小さいけれども、高い切換え速度で電流
設定抵抗４６と並列の平均交流結合により、ショットキ
ー・ダイオードの対７１．７３が持つ非直線性並びに演
算増幅器５０の有限の帯域幅の為に、正味の不平衡誤差
が生ずる。更に、ＰＮＰトランジスタを使っていないの
で、ＰＮＰトランジスタの低い周波数制限が避けられる
。
この発明を実施例について説明したが、以上の説明はこ
の発明を制限するものと解してはならない。図示の実施
例の種々の変更並びにこの発明のその他の実施例は、以
上の説明から当業者に容易に考えられよう。従って、特
許請求の範囲は、この発明の範囲内に含まれるこの様な
全ての変更及び実施例を包括するものであることを承知
されたい。
の発明を制限するものと解してはならない。図示の実施
例の種々の変更並びにこの発明のその他の実施例は、以
上の説明から当業者に容易に考えられよう。従って、特
許請求の範囲は、この発明の範囲内に含まれるこの様な
全ての変更及び実施例を包括するものであることを承知
されたい。
以上の説明に関連して更に下記の項を開示する。
（１） 降４下抵抗と、該降下抵抗に結合されていて
、一対の入力信号に応答して、該降下抵抗に電流を通さ
ないか、第１レベルの電流を通すか、又は該第１レベル
の電流より大きな第２レベルの電流を通す様に作用する
電流方向ぎめ回路と、入力が前記降下抵抗に結合されて
いて、前記降下抵抗に流れる第１レベルの電流によって
定められた電圧からの、該抵抗の両端の電圧の変化によ
って起こる電流を積分する積分回路とを有する電荷ポン
プ回路。
、一対の入力信号に応答して、該降下抵抗に電流を通さ
ないか、第１レベルの電流を通すか、又は該第１レベル
の電流より大きな第２レベルの電流を通す様に作用する
電流方向ぎめ回路と、入力が前記降下抵抗に結合されて
いて、前記降下抵抗に流れる第１レベルの電流によって
定められた電圧からの、該抵抗の両端の電圧の変化によ
って起こる電流を積分する積分回路とを有する電荷ポン
プ回路。
（２） 第１項に記載した電荷ポンプ回路に於いて、
電流方向ぎめ回路が２つの差動電流方向ぎめベア回路を
有する電荷ポンプ回路。
電流方向ぎめ回路が２つの差動電流方向ぎめベア回路を
有する電荷ポンプ回路。
（３） 第２項に記載した電荷ポンプ回路に於いて、
各々の電流方向ぎめベアが、一対のＮＰＮトランジスタ
を持ち、その一方のコレクタが前記降下抵抗の一端に結
合され、他方のコレクタ及び前記降下抵抗の他端が高圧
源に結合され、各ベアのエミッタが共通に対応する定電
流発生器に結合されている電荷ポンプ回路。
各々の電流方向ぎめベアが、一対のＮＰＮトランジスタ
を持ち、その一方のコレクタが前記降下抵抗の一端に結
合され、他方のコレクタ及び前記降下抵抗の他端が高圧
源に結合され、各ベアのエミッタが共通に対応する定電
流発生器に結合されている電荷ポンプ回路。
（４） 第３項に記載した電荷ポンプ回路に於いて、
前記積分器が、第１の端がエミッタ・フォロワを介して
、前記降下抵抗と前記一方のトランジスタのコレクタの
接続点に結合され、第２の端が演算増幅器の反転入力に
結合されている積分器ポンプ抵抗と、前記演算増幅器の
反転入力及び出力の間に結合されたキャパシタと、前記
演算増幅器の非反転入力に結合された基準電圧とを含み
、前記基準電圧の値が、第１レベルの電流だけが前記降
下抵抗に流れる時の前記接続点の電圧に等しい電荷ポン
プ回路。
前記積分器が、第１の端がエミッタ・フォロワを介して
、前記降下抵抗と前記一方のトランジスタのコレクタの
接続点に結合され、第２の端が演算増幅器の反転入力に
結合されている積分器ポンプ抵抗と、前記演算増幅器の
反転入力及び出力の間に結合されたキャパシタと、前記
演算増幅器の非反転入力に結合された基準電圧とを含み
、前記基準電圧の値が、第１レベルの電流だけが前記降
下抵抗に流れる時の前記接続点の電圧に等しい電荷ポン
プ回路。
（５） ポンプ抵抗と、該降下抵抗の第１の端に結合
された一対の差動電流方向ぎめベアとを有し、各ベアは
、関連した対応する入力信号に応答して、降Ｆ抵抗に電
流を通し又は通さなくなる様に作用し得る電荷ポンプ回
路。
された一対の差動電流方向ぎめベアとを有し、各ベアは
、関連した対応する入力信号に応答して、降Ｆ抵抗に電
流を通し又は通さなくなる様に作用し得る電荷ポンプ回
路。
（６） 第５項に記載した電荷ポンプ回路に於いて、
積分器が、一方のベアだけが前記ポンプ抵抗に電流を通
す時の電圧の値からの、前記接続点に於ける電圧によっ
て生ずる電流の差を積分する電荷ポンプ回路。
積分器が、一方のベアだけが前記ポンプ抵抗に電流を通
す時の電圧の値からの、前記接続点に於ける電圧によっ
て生ずる電流の差を積分する電荷ポンプ回路。
（７） 第５項に記載した電荷ポンプ回路に於いて、
前記降下抵抗及びポンプ抵抗が前記電荷ポンプ回路と共
に半導体チップに集積されているｍ ？４ポンプ回路。
前記降下抵抗及びポンプ抵抗が前記電荷ポンプ回路と共
に半導体チップに集積されているｍ ？４ポンプ回路。
（８） 第５項に記載した電荷ポンプ回路に於いて、
各々の差動ベアが一対のＮＰＮトランジスタを持ち、そ
の一方のコレクタが前記降下抵抗の一端に結合され、他
方のコレクタ及び前記降下抵抗の細端が高圧源に結合さ
れ、各ペアのエミッタが共通に対応する定電流発生器に
結合されている電荷ポンプ回路。
各々の差動ベアが一対のＮＰＮトランジスタを持ち、そ
の一方のコレクタが前記降下抵抗の一端に結合され、他
方のコレクタ及び前記降下抵抗の細端が高圧源に結合さ
れ、各ペアのエミッタが共通に対応する定電流発生器に
結合されている電荷ポンプ回路。
（９） 第６項に記載した電荷ポンプ回路に於いて、
前記積分器が、第１の端がエミッタ・フォロワを介して
前記降下抵抗及び前記一方のトランジスタのコレクタの
接続点に結合され、且つ第２の端が演算増幅器の反転入
力に結合された積分器ポンプ抵抗と、前記演算増幅器の
反転入力及び出力の間に結合されたキャパシタと、前記
演算増幅器の非反転入力に結合された基準電圧とを含み
、該基準電圧の値が、一方の差動ペアだけが前記降下抵
抗に電流を通す時の前記接続点の電圧に等しい電荷ポン
プ回路。
前記積分器が、第１の端がエミッタ・フォロワを介して
前記降下抵抗及び前記一方のトランジスタのコレクタの
接続点に結合され、且つ第２の端が演算増幅器の反転入
力に結合された積分器ポンプ抵抗と、前記演算増幅器の
反転入力及び出力の間に結合されたキャパシタと、前記
演算増幅器の非反転入力に結合された基準電圧とを含み
、該基準電圧の値が、一方の差動ペアだけが前記降下抵
抗に電流を通す時の前記接続点の電圧に等しい電荷ポン
プ回路。
（１０）第６項に記載した電荷ポンプ回路に於いて、前
記降下抵抗及び積分器の入力の間にエミッタ・フォロワ
が接続され、該エミッタ・フォロワの−Ｌミッタと該エ
ミッタ・フォロワに対する入力の間に一対の並列逆接続
のショットキー・ダイオードを接続した電荷ポンプ回路
。
記降下抵抗及び積分器の入力の間にエミッタ・フォロワ
が接続され、該エミッタ・フォロワの−Ｌミッタと該エ
ミッタ・フォロワに対する入力の間に一対の並列逆接続
のショットキー・ダイオードを接続した電荷ポンプ回路
。
（１１）降下抵抗と、この降下抵抗に結合した一対の差
動電流方向ぎめペアとを設ける。各々のペアは、関連す
る対応した入力信号に応答して、この抵抗に電流を通し
又は、通さなくなる様に作用し得る。積分器がエミッタ
・フォロワを介して抵抗の一端に結合され、一方のペア
だけが抵抗に電流を通す時に設定された電圧からの、電
圧の差による電流を積分する。この抵抗は、電荷ポンプ
及び積分回路の他の部分と共に、半導体チップに一緒に
集積することが好ましい。
動電流方向ぎめペアとを設ける。各々のペアは、関連す
る対応した入力信号に応答して、この抵抗に電流を通し
又は、通さなくなる様に作用し得る。積分器がエミッタ
・フォロワを介して抵抗の一端に結合され、一方のペア
だけが抵抗に電流を通す時に設定された電圧からの、電
圧の差による電流を積分する。この抵抗は、電荷ポンプ
及び積分回路の他の部分と共に、半導体チップに一緒に
集積することが好ましい。
第１図は従来の電荷ポンプの回路図、第２図はこの発明
の好ましい実施例の電荷ポンプ／積分器の回路図、第３
図は回路内の種々の点に於ける波形を示す波形図、第４
図は半導体チップ上にポンプ抵抗及び降下抵抗を集積し
た電荷ポンプの斜視図である。 主な符号の説明 ３１．３３：差動ベア ４２：降下抵抗 ４６：抵抗 ４８：キャパシタ ５０：演算増幅器 Δ、Ｂ：入力
の好ましい実施例の電荷ポンプ／積分器の回路図、第３
図は回路内の種々の点に於ける波形を示す波形図、第４
図は半導体チップ上にポンプ抵抗及び降下抵抗を集積し
た電荷ポンプの斜視図である。 主な符号の説明 ３１．３３：差動ベア ４２：降下抵抗 ４６：抵抗 ４８：キャパシタ ５０：演算増幅器 Δ、Ｂ：入力
Claims (1)
- （１）降下抵抗と、該降下抵抗に結合されていて、一対
の入力信号に応答して、該降下抵抗に電流を通さないか
、第１レベルの電流を通すか、又は該第１レベルの電流
より大きな第２レベルの電流を通す様に作用する電流方
向ぎめ回路と、入力が前記降下抵抗に結合されていて、
前記降下抵抗に流れる第１レベルの電流によつて定めら
れた電圧からの、該抵抗の両端の電圧の変化によって起
こる電流を積分する積分回路とを有する電荷ポンプ回路
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US049632 | 1987-05-13 | ||
| US07/049,632 US4798973A (en) | 1987-05-13 | 1987-05-13 | High frequency charge pump/integrator circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0191520A true JPH0191520A (ja) | 1989-04-11 |
Family
ID=21960851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63115942A Pending JPH0191520A (ja) | 1987-05-13 | 1988-05-12 | 電荷ポンプ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4798973A (ja) |
| JP (1) | JPH0191520A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003280113A1 (en) * | 2002-11-28 | 2004-06-18 | Koninklijke Philips Electronics N.V. | High-speed class-ab transconductance stage |
| WO2012106002A1 (en) * | 2010-06-07 | 2012-08-09 | The Board Of Regents Of The University Of Taxas System | Multijunction hybrid solar cell with parallel connection and nanomaterial charge collecting interlayers |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60148220A (ja) * | 1984-01-13 | 1985-08-05 | Nec Corp | チヤ−ジポンプ回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3432650A (en) * | 1964-11-10 | 1969-03-11 | Northern Electric Co | Signal multiplier providing an output signal substantially free of components proportional to the individual input signals |
| US3621281A (en) * | 1969-09-12 | 1971-11-16 | Ferroxcube Corp | Linear rise and fall time current generator |
| US4374335A (en) * | 1980-05-19 | 1983-02-15 | Precision Monolithics, Inc. | Tuneable I.C. active integrator |
| US4687953A (en) * | 1986-04-18 | 1987-08-18 | Advanced Micro Devices, Inc. | Dynamic ECL line driver circuit |
-
1987
- 1987-05-13 US US07/049,632 patent/US4798973A/en not_active Expired - Lifetime
-
1988
- 1988-05-12 JP JP63115942A patent/JPH0191520A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60148220A (ja) * | 1984-01-13 | 1985-08-05 | Nec Corp | チヤ−ジポンプ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4798973A (en) | 1989-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4525682A (en) | Biased current mirror having minimum switching delay | |
| JPH0191520A (ja) | 電荷ポンプ回路 | |
| US5262690A (en) | Variable delay clock circuit | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| US4636659A (en) | Sample and hold circuit | |
| US3986055A (en) | Voltage-frequency and frequency-voltage reciprocal converter | |
| JPH0232719B2 (ja) | ||
| US4600897A (en) | Voltage-controlled oscillator of emitter-coupled astable multivibrator type | |
| JP2543725Y2 (ja) | 発振回路 | |
| JP2821612B2 (ja) | 出力回路 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPS6243367B2 (ja) | ||
| JP2581388B2 (ja) | データ反転回路 | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JP3316374B2 (ja) | 発振装置 | |
| SU1094150A1 (ru) | Преобразователь уровней | |
| JPH0562842B2 (ja) | ||
| JP2796866B2 (ja) | チャージポンプ回路 | |
| JP3194738B2 (ja) | Ｃｒ発振回路 | |
| KR880002867Y1 (ko) | 집적회로 내의 단안정 멀티 바이브레이터 회로 | |
| JPS634965B2 (ja) | ||
| JPH0342010B2 (ja) | ||
| JPS58121199A (ja) | サンプルホ−ルド回路 | |
| JPH0193919A (ja) | レベルシフト回路 | |
| JPH0541635A (ja) | 発振回路 |