JPS634965B2 - - Google Patents
Info
- Publication number
- JPS634965B2 JPS634965B2 JP57054707A JP5470782A JPS634965B2 JP S634965 B2 JPS634965 B2 JP S634965B2 JP 57054707 A JP57054707 A JP 57054707A JP 5470782 A JP5470782 A JP 5470782A JP S634965 B2 JPS634965 B2 JP S634965B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- resistor
- collector
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 22
- 230000010355 oscillation Effects 0.000 description 25
- 238000007599 discharging Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、のこぎり波発生回路に関するもの
で、集積回路化した場合における発振周波数の温
度ドリフトに対する１）温度係数が小さい２）温
度係数のバラツキ幅が小さい、という利点に加え
て製造上生じる発振レベル及び発振周波数のバラ
ツキに対して極めて良好なのこぎり波発生回路を
提供するものである。
で、集積回路化した場合における発振周波数の温
度ドリフトに対する１）温度係数が小さい２）温
度係数のバラツキ幅が小さい、という利点に加え
て製造上生じる発振レベル及び発振周波数のバラ
ツキに対して極めて良好なのこぎり波発生回路を
提供するものである。
従来から、周波数50Hzもしくは60Hzで発振する
TV用の垂直偏向回路や低い周波数でのPLL回路
等に用いられるのこぎり波発生回路としては種々
なものが開発されているが、自走発振時における
バラツキに対して今一つ満足できるものが少なか
つた。例えば、現在実用化されているこの種の発
振回路の一例を第１図に示すが、この発振回路で
は、発振の時定数を定めるのに、通常用いるごと
くキヤパシタと抵抗を用いてその時定数に基くキ
ヤパシタの充放電を利用したものであるが、その
充放電の限度レベルを設定するため、三つのトラ
ンジスタQ12，Q14およびQ17のエミツタを共通接
続して差動特性をもたせQ12のベースに充放電用
キヤパシタC01の端子電圧を加え、他の二つのト
ランジスタQ14，Q17のベースにはそれぞれ発振
波形の上限及び下限を決定する基準バイアスが
夫々独立に加えられている。その値はV53点で2/
３Vcc，V51点で1/3Vcc（Vccは電源電圧）に選ば
れている。
TV用の垂直偏向回路や低い周波数でのPLL回路
等に用いられるのこぎり波発生回路としては種々
なものが開発されているが、自走発振時における
バラツキに対して今一つ満足できるものが少なか
つた。例えば、現在実用化されているこの種の発
振回路の一例を第１図に示すが、この発振回路で
は、発振の時定数を定めるのに、通常用いるごと
くキヤパシタと抵抗を用いてその時定数に基くキ
ヤパシタの充放電を利用したものであるが、その
充放電の限度レベルを設定するため、三つのトラ
ンジスタQ12，Q14およびQ17のエミツタを共通接
続して差動特性をもたせQ12のベースに充放電用
キヤパシタC01の端子電圧を加え、他の二つのト
ランジスタQ14，Q17のベースにはそれぞれ発振
波形の上限及び下限を決定する基準バイアスが
夫々独立に加えられている。その値はV53点で2/
３Vcc，V51点で1/3Vcc（Vccは電源電圧）に選ば
れている。
次に、第１図の発振回路の動作を図に基いて説
明する。先ず、電源電圧Vccが印加されると、ト
ランジスタQ14，Q17のベースには抵抗分割によ
つてただちに所定のバイアス電圧が加えられる
が、キヤパシタC01の両端には抵抗R01とC01との
時定数に基く充電々流によつてR01の電圧降下を
生じVccからこれを引いた電圧が加えられる。従
つて、キヤパシタC01の両端の電位は０から徐々
にC01×R01の時定数にしたがつて上昇する。トラ
ンジスタQ12のベース電圧が、Q14のベース電圧
V53に接近するとQ12が導通をはじめ、抵抗R23に
電圧降下が生じる。この電圧によつてトランジス
タQ11に電流が流れはじめて抵抗R21の電圧降下
がふえる。これによりトランジスタQ10，Q13が
同時に導通を開始すると、トランジスタQ13は
Q14のベースバイアス抵抗であるR26を短絡する
ため、V53の電位は急激にさがりトランジスタ
Q14はカツトオフになる。よつてトランジスタ
Q12には勢いよく電流が流れ、トランジスタQ11，
Q13は完全導通となる。かくしてキヤパシタC01に
たくわえられた電荷は、抵抗R17およびトランジ
スタQ10を通じて放電される。キヤパシタC01と
R17の時定数に基いて時間とともにC01の電圧VS2
は下降し、V51の電圧に近くなつてくるとQ12に
は電流が次第にながれなくなつてくる。よつて、
トランジスタQ11，Q10，Q13は同時にカツトオフ
に近くなる。こうなると、トランジスタQ17が導
通をはじめてトランジスタQ15，Q16を導通させ、
トランジスタQ11に減少しながらも流れこんでい
る電流をうばつてしまうため、トランジスタ
Q13，Q10の電流カツトオフは急激に生じる。ト
ランジスタQ10，Q13がカツトオフになると、ト
ランジスタQ14のベース電位が急上昇してもとに
もどるため、トランジスタQ17もカツトオフにな
り、同時にキヤパシタC01には抵抗R01を通じて再
び充電が開始される。この後、前述した動作が生
じ、結局発振がくり返される。
明する。先ず、電源電圧Vccが印加されると、ト
ランジスタQ14，Q17のベースには抵抗分割によ
つてただちに所定のバイアス電圧が加えられる
が、キヤパシタC01の両端には抵抗R01とC01との
時定数に基く充電々流によつてR01の電圧降下を
生じVccからこれを引いた電圧が加えられる。従
つて、キヤパシタC01の両端の電位は０から徐々
にC01×R01の時定数にしたがつて上昇する。トラ
ンジスタQ12のベース電圧が、Q14のベース電圧
V53に接近するとQ12が導通をはじめ、抵抗R23に
電圧降下が生じる。この電圧によつてトランジス
タQ11に電流が流れはじめて抵抗R21の電圧降下
がふえる。これによりトランジスタQ10，Q13が
同時に導通を開始すると、トランジスタQ13は
Q14のベースバイアス抵抗であるR26を短絡する
ため、V53の電位は急激にさがりトランジスタ
Q14はカツトオフになる。よつてトランジスタ
Q12には勢いよく電流が流れ、トランジスタQ11，
Q13は完全導通となる。かくしてキヤパシタC01に
たくわえられた電荷は、抵抗R17およびトランジ
スタQ10を通じて放電される。キヤパシタC01と
R17の時定数に基いて時間とともにC01の電圧VS2
は下降し、V51の電圧に近くなつてくるとQ12に
は電流が次第にながれなくなつてくる。よつて、
トランジスタQ11，Q10，Q13は同時にカツトオフ
に近くなる。こうなると、トランジスタQ17が導
通をはじめてトランジスタQ15，Q16を導通させ、
トランジスタQ11に減少しながらも流れこんでい
る電流をうばつてしまうため、トランジスタ
Q13，Q10の電流カツトオフは急激に生じる。ト
ランジスタQ10，Q13がカツトオフになると、ト
ランジスタQ14のベース電位が急上昇してもとに
もどるため、トランジスタQ17もカツトオフにな
り、同時にキヤパシタC01には抵抗R01を通じて再
び充電が開始される。この後、前述した動作が生
じ、結局発振がくり返される。
ところが、この第１のごとき発振回路では、発
振回路を構成するトランジスタQ14，Q17及びQ18
のベースバイアス回路がそれぞれ独立になつてい
るため、同一チツプ上においても、各トランジス
タ，抵抗等の素子の微小なバラツキの影響でバイ
アス点が一定せずにバラツキが大きくなり、発振
周波数のバラツキとなつて製造上選別あるいは外
部定数での調整を余儀なくされる。一方、各トラ
ンジスタ素子のhFEのバラツキによる各トランジ
スタのベース電流のバラツキによつて、バイアス
抵抗の電圧降下のうちベース電流に基く部分がバ
ラツいて、発振周波数及びその温度係数あるいは
発振振幅のバラツキが大きい欠点をもつ。その
上、ベース電流を無視するためにバイアス抵抗を
小さくし回路電流を十分に流した場合、バイアス
が２つもあり回路電流がむだに流すことになる。
振回路を構成するトランジスタQ14，Q17及びQ18
のベースバイアス回路がそれぞれ独立になつてい
るため、同一チツプ上においても、各トランジス
タ，抵抗等の素子の微小なバラツキの影響でバイ
アス点が一定せずにバラツキが大きくなり、発振
周波数のバラツキとなつて製造上選別あるいは外
部定数での調整を余儀なくされる。一方、各トラ
ンジスタ素子のhFEのバラツキによる各トランジ
スタのベース電流のバラツキによつて、バイアス
抵抗の電圧降下のうちベース電流に基く部分がバ
ラツいて、発振周波数及びその温度係数あるいは
発振振幅のバラツキが大きい欠点をもつ。その
上、ベース電流を無視するためにバイアス抵抗を
小さくし回路電流を十分に流した場合、バイアス
が２つもあり回路電流がむだに流すことになる。
本発明の目的は、少なくとも発振周波数および
発振振幅のバラツキを小さくしたのこぎり波発生
回路を提供することにある。
発振振幅のバラツキを小さくしたのこぎり波発生
回路を提供することにある。
本発明による回路は、第１および第２の電位端
子間に直列に接続された複数の電圧降下手段を有
しこれら電圧降下手段同土の異なる接続点から第
１および第２のバイアス電圧をそれぞれ発生する
バイアス回路と、夫々のエミツタが電流源に共通
接続された第１、第２および第３のトランジスタ
と、第１のトランジスタのコレクタにコレクタが
ベースに第１の抵抗を介してエミツタがそれぞれ
接続された第４のトランジスタと、この第４のト
ランジスタのベースと第２の電位端子との間に接
続され並列に結合されたコンデンサおよび第２の
抵抗を有する時定数回路と、第２のトランジスタ
のベースに第３の抵抗を介してエミツタが接続さ
れ第１の電位端子にコレクタが接続されベースに
第１のバイアス電圧を受ける第５のトランジスタ
と、第３のトランジスタのコレクタにコレクタが
ベースに第４の抵抗を介してエミツタがそれぞれ
接続されベースに第２のバイアス電圧を受ける第
６のトランジスタと、第４のトランジスタのベー
スと第１の電位端子との間に直列に接続された第
５の抵抗および第７のトランジスタを有し第２の
トランジスタのコレクタ電流に応答してこの第７
のトランジスタを導通せしめる手段と、第１のト
ランジスタのコレクタ電流に応答して第７のトラ
ンジスタを遮断せしめると共に第２のトランジス
タのベースに供給されるべき電流を第３の抵抗を
介して第２の電位端子に側路する手段とを備え
る。
子間に直列に接続された複数の電圧降下手段を有
しこれら電圧降下手段同土の異なる接続点から第
１および第２のバイアス電圧をそれぞれ発生する
バイアス回路と、夫々のエミツタが電流源に共通
接続された第１、第２および第３のトランジスタ
と、第１のトランジスタのコレクタにコレクタが
ベースに第１の抵抗を介してエミツタがそれぞれ
接続された第４のトランジスタと、この第４のト
ランジスタのベースと第２の電位端子との間に接
続され並列に結合されたコンデンサおよび第２の
抵抗を有する時定数回路と、第２のトランジスタ
のベースに第３の抵抗を介してエミツタが接続さ
れ第１の電位端子にコレクタが接続されベースに
第１のバイアス電圧を受ける第５のトランジスタ
と、第３のトランジスタのコレクタにコレクタが
ベースに第４の抵抗を介してエミツタがそれぞれ
接続されベースに第２のバイアス電圧を受ける第
６のトランジスタと、第４のトランジスタのベー
スと第１の電位端子との間に直列に接続された第
５の抵抗および第７のトランジスタを有し第２の
トランジスタのコレクタ電流に応答してこの第７
のトランジスタを導通せしめる手段と、第１のト
ランジスタのコレクタ電流に応答して第７のトラ
ンジスタを遮断せしめると共に第２のトランジス
タのベースに供給されるべき電流を第３の抵抗を
介して第２の電位端子に側路する手段とを備え
る。
このように、第１および第２のバイアス電圧発
生回路を一つにまとめており、また発振動作のた
めの各トランジスタをダーリントン接続構成とし
て必要なベース電流を大幅に減少させている。さ
らに、ダーリントン接続を前段トランジスタのエ
ミツタを抵抗を介して後段トランジスタのベース
に接続するという構成を採用しており、第２のト
ランジスタのベースに供給されるべき電流をその
ベース抵抗を介して側路している。したがつて、
第２のトランジスタの導通、遮断にともなう第１
のバイアス電圧の変動は充分に抑圧される。第
１、第３および第４の抵抗は第１、第２および第
３のトランジスタのベース電流を補償している。
よつて、本発明による回路は発振周波数および発
振振幅の変動、バラツキが充分に小さいのこぎり
波信号を発生している。
生回路を一つにまとめており、また発振動作のた
めの各トランジスタをダーリントン接続構成とし
て必要なベース電流を大幅に減少させている。さ
らに、ダーリントン接続を前段トランジスタのエ
ミツタを抵抗を介して後段トランジスタのベース
に接続するという構成を採用しており、第２のト
ランジスタのベースに供給されるべき電流をその
ベース抵抗を介して側路している。したがつて、
第２のトランジスタの導通、遮断にともなう第１
のバイアス電圧の変動は充分に抑圧される。第
１、第３および第４の抵抗は第１、第２および第
３のトランジスタのベース電流を補償している。
よつて、本発明による回路は発振周波数および発
振振幅の変動、バラツキが充分に小さいのこぎり
波信号を発生している。
以下、図面を参照して本発明を詳述する。
第２図は、本発明に基づくバイアスを一箇所に
まとめたもので、説明を簡便にするため電流の温
度補償は省いてある。次に、第２図について説明
する。ダーリントン接続された三組のトランジス
タ対Q53，Q54，Q58，Q59，Q63，Q64のエミツタ
は共通接続されていて、トランジスタQ59，Q64
はバイアス回路から抵抗分割によつて所定の電圧
を加えている。バイアス回路はツエナーダイオー
ドD12の両端の電圧をトランジスタQ66のベース
で受け、そのエミツタ電圧を抵抗R66，R67，
R68，の三つで電圧分割してそれぞれバイアス電
圧をトランジスタQ64，Q59のベースに加えてい
る。したがつて、抵抗R66乃至R68間のバラツキ
は充分に抑制され安定なバイアス電圧が発生す
る。ダーリントン接続した三組のトランジスタの
各々の接続上で、例えばトランジスタQ53のエミ
ツタから抵抗R54を介してトランジスタQ54のベ
ースに接続し、トランジスタQ54のエミツタが他
の組のQ58，Q63のエミツタと共通接続している。
他の組のトランジスタ対Q58，Q59，Q63，Q64に
対しても同じように抵抗R62，R64が接続されて
いる。ダーリントン接続構成により必要なベース
電流は充分に小さくなり、ベース電流にもとづく
抵抗R66、R67の電圧降下は非常に小さくなり、
バイアス電圧がトランジスタのhFEのバラツキの
影響を実質的に受けなくなる。
まとめたもので、説明を簡便にするため電流の温
度補償は省いてある。次に、第２図について説明
する。ダーリントン接続された三組のトランジス
タ対Q53，Q54，Q58，Q59，Q63，Q64のエミツタ
は共通接続されていて、トランジスタQ59，Q64
はバイアス回路から抵抗分割によつて所定の電圧
を加えている。バイアス回路はツエナーダイオー
ドD12の両端の電圧をトランジスタQ66のベース
で受け、そのエミツタ電圧を抵抗R66，R67，
R68，の三つで電圧分割してそれぞれバイアス電
圧をトランジスタQ64，Q59のベースに加えてい
る。したがつて、抵抗R66乃至R68間のバラツキ
は充分に抑制され安定なバイアス電圧が発生す
る。ダーリントン接続した三組のトランジスタの
各々の接続上で、例えばトランジスタQ53のエミ
ツタから抵抗R54を介してトランジスタQ54のベ
ースに接続し、トランジスタQ54のエミツタが他
の組のQ58，Q63のエミツタと共通接続している。
他の組のトランジスタ対Q58，Q59，Q63，Q64に
対しても同じように抵抗R62，R64が接続されて
いる。ダーリントン接続構成により必要なベース
電流は充分に小さくなり、ベース電流にもとづく
抵抗R66、R67の電圧降下は非常に小さくなり、
バイアス電圧がトランジスタのhFEのバラツキの
影響を実質的に受けなくなる。
次に動作を説明する。電源電圧をVcc端子に加
えると、キヤパシタC02は抵抗R53を通して充電さ
れる。抵抗R53につながるトランジスタQ56，Q57
のトランジスタは電源ONと同時にトランジスタ
Q59，Q62が作動するため、機を一つにして電流
が流れはじめる。コンデンサC02の両端の電位は、
R53×C02で決まる時定数で０から次第に立上るの
で、当初は低くてトランジスタQ53，Q54はオフ
状態となつている。このため、トランジスタQ55
もオフである。したがつて、トランジスタQ61も
オフとなつているため、トランジスタQ57のコレ
クタ電流はすべてトランジスタQ56のベースに流
入して急激にキヤパシタC02を充電しようとする。
えると、キヤパシタC02は抵抗R53を通して充電さ
れる。抵抗R53につながるトランジスタQ56，Q57
のトランジスタは電源ONと同時にトランジスタ
Q59，Q62が作動するため、機を一つにして電流
が流れはじめる。コンデンサC02の両端の電位は、
R53×C02で決まる時定数で０から次第に立上るの
で、当初は低くてトランジスタQ53，Q54はオフ
状態となつている。このため、トランジスタQ55
もオフである。したがつて、トランジスタQ61も
オフとなつているため、トランジスタQ57のコレ
クタ電流はすべてトランジスタQ56のベースに流
入して急激にキヤパシタC02を充電しようとする。
次に、キヤパシタC02の充電が進んでこの両端
の電位が上り、トランジスタQ58で決つていた共
通エミツタの電位に対するトランジスタQ54ので
きまる電位を越える程にトランジスタQ53のベー
ス電位が上昇してくると、トランジスタQ54が急
速に導通をはじめ、それと反対にトランジスタ
Q58はカツトオフになる。そうなると、トランジ
スタQ54のコレクタ電流によつて抵抗R55が電位
降下し、その結果トランジスタQ55が導通する。
このため、抵抗R58の電圧降下がふえ、トランジ
スタQ60，Q61をドライブ可能とすると、これら
が導通開始する。そうすると、トランジスタ
Q56，Q58のベースに流れていた電流は、トラン
ジスタQ61，Q60に吸いとられて、Q56，Q58は急
速にカツトオフに至る。と同時にキヤパシタC02
の充電が止まる。この瞬間のC02の両端の電圧が
発振電圧の上限レベルを定める。トランジスタ
Q60が導通しても、抵抗R66に流れる電流はトラ
ンジスタQ59のベース電流の変化して示されてわ
ずかであり、したがつてバイアス電圧の変動は充
分に小さい。キヤパシタC02の充電が止まるとC02
に蓄えられた電荷は抵抗R02を通じて放電開始す
る。放電に伴つてキヤパシタC02の両端の電位は
さがつてゆくが、前記共通エミツタの電位がトラ
ンジスタQ63で決まるエミツタ電位になるまで、
トランジスタQ54は導通をつづける（キヤパシタ
C02の放電々流の一部でベース駆動しているため）
ため、この間はトランジスタQ58はカツトオフで
あり、トランジスタQ63で決まるエミツタ電位に
なつたときトランジスタQ54はカツトオフとな
り、その為にトランジスタQ55，Q60，Q61が再び
カツトオフになる。この点で、キヤパシタC02の
放電が止まり、発振電圧の最下点を決定する。ト
ランジスタQ54がカツトオフになり、トランジス
タQ58が導通をはじめると、Q58で決まるエミツ
タ電位が高いので、トランジスタQ63もカツトオ
フになり、キヤパシタC02には再び充電が開始さ
れ、発振がくり返される。
の電位が上り、トランジスタQ58で決つていた共
通エミツタの電位に対するトランジスタQ54ので
きまる電位を越える程にトランジスタQ53のベー
ス電位が上昇してくると、トランジスタQ54が急
速に導通をはじめ、それと反対にトランジスタ
Q58はカツトオフになる。そうなると、トランジ
スタQ54のコレクタ電流によつて抵抗R55が電位
降下し、その結果トランジスタQ55が導通する。
このため、抵抗R58の電圧降下がふえ、トランジ
スタQ60，Q61をドライブ可能とすると、これら
が導通開始する。そうすると、トランジスタ
Q56，Q58のベースに流れていた電流は、トラン
ジスタQ61，Q60に吸いとられて、Q56，Q58は急
速にカツトオフに至る。と同時にキヤパシタC02
の充電が止まる。この瞬間のC02の両端の電圧が
発振電圧の上限レベルを定める。トランジスタ
Q60が導通しても、抵抗R66に流れる電流はトラ
ンジスタQ59のベース電流の変化して示されてわ
ずかであり、したがつてバイアス電圧の変動は充
分に小さい。キヤパシタC02の充電が止まるとC02
に蓄えられた電荷は抵抗R02を通じて放電開始す
る。放電に伴つてキヤパシタC02の両端の電位は
さがつてゆくが、前記共通エミツタの電位がトラ
ンジスタQ63で決まるエミツタ電位になるまで、
トランジスタQ54は導通をつづける（キヤパシタ
C02の放電々流の一部でベース駆動しているため）
ため、この間はトランジスタQ58はカツトオフで
あり、トランジスタQ63で決まるエミツタ電位に
なつたときトランジスタQ54はカツトオフとな
り、その為にトランジスタQ55，Q60，Q61が再び
カツトオフになる。この点で、キヤパシタC02の
放電が止まり、発振電圧の最下点を決定する。ト
ランジスタQ54がカツトオフになり、トランジス
タQ58が導通をはじめると、Q58で決まるエミツ
タ電位が高いので、トランジスタQ63もカツトオ
フになり、キヤパシタC02には再び充電が開始さ
れ、発振がくり返される。
第３図は、実際に本発明を応用した回路で、第
２図における抵抗R56，R61をトランジスタQ67，
Q68でおきかえ、トランジスタQ55，Q57のベー
ス・エミツタ間電圧の温度変化を補償し、発振の
温度安定度を基本的に完壁なものになしたもので
あり、その他の回路素子の記号はすべて第２図と
共通に示してある。本発明の発振回路の出力は、
基本的に発振条件を指定するキヤパシタC01（第１
図），C02（第２図）の両端の電圧を増幅回路をへ
てとり出す。
２図における抵抗R56，R61をトランジスタQ67，
Q68でおきかえ、トランジスタQ55，Q57のベー
ス・エミツタ間電圧の温度変化を補償し、発振の
温度安定度を基本的に完壁なものになしたもので
あり、その他の回路素子の記号はすべて第２図と
共通に示してある。本発明の発振回路の出力は、
基本的に発振条件を指定するキヤパシタC01（第１
図），C02（第２図）の両端の電圧を増幅回路をへ
てとり出す。
第１図は従来のノコギリ波発生回路の一例を示
す回路図、第２図は本発明の基本的回路を示す回
路図、第３図は本発明の具体的構成の一実施例を
示す回路図である。 Ｑ……トランジスタ、Ｄ……ダイオード、Ｒ…
…抵抗、Ｃ……コンデンサ。
す回路図、第２図は本発明の基本的回路を示す回
路図、第３図は本発明の具体的構成の一実施例を
示す回路図である。 Ｑ……トランジスタ、Ｄ……ダイオード、Ｒ…
…抵抗、Ｃ……コンデンサ。
Claims (1)
- １ 第１および第２の電位端子間に直列に接続さ
れた複数の電圧降下手段を有しこれら電圧降下手
段同士の異なる接続点から第１および第２のバイ
アスを発生するバイアス回路と、夫々のエミツタ
が電流源に共通接続された第１、第２および第３
のトランジスタと、前記第１のトランジスタのコ
レクタにコレクタがベースに第１の抵抗を介して
エミツタがそれぞれ接続された第４のトランジス
タと、並列に結合されたコンデンサおよび第２の
抵抗を有し前記第４のトランジスタのベースと前
記第２の電位端子との間に接続された時定数回路
と、前記第２のトランジスタのベースに第３の抵
抗を介してエミツタが接続され前記第１の電位端
子にコレクタが接続されベースに前記１のバイア
ス電圧を受ける第５のトランジスタと、前記第３
のトランジスタのコレクタにコレクタがベースに
第４の抵抗を介してエミツタがそれぞれ接続され
ベースに前記第２のバイアス電圧を受ける第６の
トランジスタと、前記第４のトランジスタのベー
スと前記第１の電位端子との間に直列に接続され
た第５の抵抗および第７のトランジスタを有し前
記第２のトランジスタのコレクタ電流に応答して
前記第７のトランジスタを導通せしめる手段と、
前記第１のトランジスタのコレクタ電流に応答し
て前記第７のトランジスタを遮断せしめると共に
前記第２のトランジスタのベースに供給されるべ
き電流を前記第３の抵抗を介して前記第２の電位
端子に側路する手段とを備えるのこぎり波発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5470782A JPS58172015A (ja) | 1982-04-01 | 1982-04-01 | のこぎり波発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5470782A JPS58172015A (ja) | 1982-04-01 | 1982-04-01 | のこぎり波発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58172015A JPS58172015A (ja) | 1983-10-08 |
| JPS634965B2 true JPS634965B2 (ja) | 1988-02-01 |
Family
ID=12978266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5470782A Granted JPS58172015A (ja) | 1982-04-01 | 1982-04-01 | のこぎり波発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58172015A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3132992B2 (ja) * | 1995-10-31 | 2001-02-05 | 三菱電機株式会社 | ロータ組立装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4989464A (ja) * | 1972-12-26 | 1974-08-27 | ||
| JPS5457943A (en) * | 1977-10-18 | 1979-05-10 | Toshiba Corp | Schmitt trigger circuit |
-
1982
- 1982-04-01 JP JP5470782A patent/JPS58172015A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4989464A (ja) * | 1972-12-26 | 1974-08-27 | ||
| JPS5457943A (en) * | 1977-10-18 | 1979-05-10 | Toshiba Corp | Schmitt trigger circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58172015A (ja) | 1983-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4525682A (en) | Biased current mirror having minimum switching delay | |
| JPH0324813A (ja) | 差動し張発振器 | |
| JP2883953B2 (ja) | 弛張発振器 | |
| US5420530A (en) | Voltage comparator with hysteresis | |
| KR960016010B1 (ko) | 지연-펄스 발생기 | |
| JPS634965B2 (ja) | ||
| US4071832A (en) | Current controlled oscillator | |
| US4274066A (en) | Quartz crystal oscillator | |
| US4336507A (en) | Current output relaxation oscillator | |
| US4255721A (en) | Temperature compensated integratable RC oscillator | |
| US4642579A (en) | IC low-capacitance, low-frequency, low-current, non-radiating oscillator | |
| JPH0451091B2 (ja) | ||
| JPS6131643B2 (ja) | ||
| US4798973A (en) | High frequency charge pump/integrator circuit | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JPH069583Y2 (ja) | 定電圧電源回路 | |
| JP3316374B2 (ja) | 発振装置 | |
| JPH0127295Y2 (ja) | ||
| SU1169132A1 (ru) | Формирователь радиоимпульсов | |
| JPS5911228B2 (ja) | 垂直偏向回路 | |
| JPS6025146Y2 (ja) | トランジスタ発振回路 | |
| JPH0233407Y2 (ja) | ||
| JPS5811763B2 (ja) | デンアツセイギヨハツシンキ | |
| JPH02890B2 (ja) | ||
| JPH06216722A (ja) | 三角波発振回路 |