JPH02890B2 - - Google Patents
Info
- Publication number
- JPH02890B2 JPH02890B2 JP58116971A JP11697183A JPH02890B2 JP H02890 B2 JPH02890 B2 JP H02890B2 JP 58116971 A JP58116971 A JP 58116971A JP 11697183 A JP11697183 A JP 11697183A JP H02890 B2 JPH02890 B2 JP H02890B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- capacitor
- comparator
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 24
- 230000010356 wave oscillation Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 5
- 238000007599 discharging Methods 0.000 description 3
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Description
【発明の詳細な説明】
発明の技術分野
本発明は、のこぎり波発振回路に関し、特に外
部制御電圧に比例した周期を有するのこぎり波信
号を出力する発振回路に関する。
部制御電圧に比例した周期を有するのこぎり波信
号を出力する発振回路に関する。
技術の背景
例えば、テレビジヨン等における偏向回路に使
用されるのこぎり波発振回路においては、該発振
回路から出力されるのこぎり波信号の周期または
周波数と該発振回路に印加される制御電圧とが比
例関係にあることが望ましい。もし、のこぎり波
発振信号の周期または周波数と制御電圧の大きさ
とが比例関係にない場合には偏向回路に用いられ
ている自動周波数制御（AFC）回路の特性が不
安定になり高性能のAFC回路を構成することが
不可能になる。
用されるのこぎり波発振回路においては、該発振
回路から出力されるのこぎり波信号の周期または
周波数と該発振回路に印加される制御電圧とが比
例関係にあることが望ましい。もし、のこぎり波
発振信号の周期または周波数と制御電圧の大きさ
とが比例関係にない場合には偏向回路に用いられ
ている自動周波数制御（AFC）回路の特性が不
安定になり高性能のAFC回路を構成することが
不可能になる。
従来技術と問題点
第１図は、従来形の電圧制御型のこぎり波発振
回路の１例を示す。同図の回路は、コンパレータ
CMP、抵抗R1，R2，R3，R4，コンデンサC1、お
よび制御電圧源VCONTを具備する。
回路の１例を示す。同図の回路は、コンパレータ
CMP、抵抗R1，R2，R3，R4，コンデンサC1、お
よび制御電圧源VCONTを具備する。
第１図の回路においては、第２図に示すよう
に、当初コンデンサC1の電圧VCが０であるもの
とすると、コンパレータCMPの出力VOは高レベ
ルすなわちVOHとなつている。そして、コンデン
サC1の電圧VCが抵抗R4を介して除々に該高レベ
ルの電圧VOHに向つて上昇する。この時、コンパ
レータCMPの非反転入力端子の電圧V1は電源電
圧VCC、制御電圧VCONTおよびコンパレータCMP
の出力電圧VOHと各抵抗R1，R2，R3の値によつて
決定される値V1になつており、コンデンサC1の
電圧がこの電圧V1に達するとコンパレータCMP
の出力電圧VOは高レベル電圧VOHから低レベル電
圧VOLに反転する。これにより、コンデンサC1の
電圧VCは抵抗R4を介して該低レベル電圧VOLに向
つて除々に放電され、かつコンパレータCMPの
非反転入力端子の電圧が前記電圧V1よりも低い
V1′となる。そして、コンデンサC1の電圧VCが該
電圧V1′に達するとコンパレータCMPが再び反転
しその出力電圧VOが高レベル電圧VOHとなり、そ
の非反転入力端子の電圧がV1となる。以下同様
にしてコンデンサC1が充電および放電されるこ
とによつてのこぎり波信号の発振が行なわれる。
また、第１図の回路においては、制御電圧VCONT
の値を変えることによりコンパレータCMPの非
反転入力端子の電圧V1およびV1′の値を変えるこ
とが可能になり、したがつて発振出力信号の周期
を変えることができる。
に、当初コンデンサC1の電圧VCが０であるもの
とすると、コンパレータCMPの出力VOは高レベ
ルすなわちVOHとなつている。そして、コンデン
サC1の電圧VCが抵抗R4を介して除々に該高レベ
ルの電圧VOHに向つて上昇する。この時、コンパ
レータCMPの非反転入力端子の電圧V1は電源電
圧VCC、制御電圧VCONTおよびコンパレータCMP
の出力電圧VOHと各抵抗R1，R2，R3の値によつて
決定される値V1になつており、コンデンサC1の
電圧がこの電圧V1に達するとコンパレータCMP
の出力電圧VOは高レベル電圧VOHから低レベル電
圧VOLに反転する。これにより、コンデンサC1の
電圧VCは抵抗R4を介して該低レベル電圧VOLに向
つて除々に放電され、かつコンパレータCMPの
非反転入力端子の電圧が前記電圧V1よりも低い
V1′となる。そして、コンデンサC1の電圧VCが該
電圧V1′に達するとコンパレータCMPが再び反転
しその出力電圧VOが高レベル電圧VOHとなり、そ
の非反転入力端子の電圧がV1となる。以下同様
にしてコンデンサC1が充電および放電されるこ
とによつてのこぎり波信号の発振が行なわれる。
また、第１図の回路においては、制御電圧VCONT
の値を変えることによりコンパレータCMPの非
反転入力端子の電圧V1およびV1′の値を変えるこ
とが可能になり、したがつて発振出力信号の周期
を変えることができる。
ところが、第１図ののこぎり波発振回路におい
ては、制御電圧VCONTを変化させた場合にコンパ
レータCMPの非反転入力端子の電圧V1および
V1′が共に変化するため、およびコンデンサC1の
電圧VCが直線的に変化しないため、該制御電圧
VCONTの変化に対するのこぎり波信号の周期また
は周波数の変化が比例しないという不都合があつ
た。
ては、制御電圧VCONTを変化させた場合にコンパ
レータCMPの非反転入力端子の電圧V1および
V1′が共に変化するため、およびコンデンサC1の
電圧VCが直線的に変化しないため、該制御電圧
VCONTの変化に対するのこぎり波信号の周期また
は周波数の変化が比例しないという不都合があつ
た。
発明の目的
本発明の目的は、前述の従来形における問題点
に鑑み、電圧制御のこぎり波発振回路において、
１対の差動トランジスタと２個のコンパレータ等
を用いるという構想に基づき、制御電圧に比例し
た周期を有するのこぎり波信号が発振されるよう
にすることにある。
に鑑み、電圧制御のこぎり波発振回路において、
１対の差動トランジスタと２個のコンパレータ等
を用いるという構想に基づき、制御電圧に比例し
た周期を有するのこぎり波信号が発振されるよう
にすることにある。
発明の構成
そしてこの目的は、本発明によれば、定電流源
によつて充電されるキヤパシタと、該キヤパシタ
の電荷を放電するスイツチ回路と、該キヤパシタ
の電圧が反転入力端子に入力される第１のコンパ
レータと、該第１のコンパレータの出力および制
御電圧が各ベースに入力され共通エミツタが該第
１のコンパレータの非反転入力端子に接続された
１対の差動トランジスタと、該差動トランジスタ
の出力を受け該出力にもとづき前記スイツチ回路
を制御する第２のコンパレータとを具備すること
を特徴とするのこぎり波発振回路を提供すること
によつて達成される。
によつて充電されるキヤパシタと、該キヤパシタ
の電荷を放電するスイツチ回路と、該キヤパシタ
の電圧が反転入力端子に入力される第１のコンパ
レータと、該第１のコンパレータの出力および制
御電圧が各ベースに入力され共通エミツタが該第
１のコンパレータの非反転入力端子に接続された
１対の差動トランジスタと、該差動トランジスタ
の出力を受け該出力にもとづき前記スイツチ回路
を制御する第２のコンパレータとを具備すること
を特徴とするのこぎり波発振回路を提供すること
によつて達成される。
発明の実施例
以下、図面により本発明の実施例を説明する。
第３図は、本発明の１実施例に係わるのこぎり波
発振回路の概略の構成を示す。同図の回路は、１
対の差動トランジスタQ1，Q2、コンパレータ
CMP1およびCMP2、定電流回路CS1およびCS2、
コンデンサC2、コンデンサC2の電荷を放電する
ためのトランジスタQ3、および２個の抵抗Ｒ等
によつて構成される。差動トランジスタQ1およ
びQ2のベースはそれぞれコンパレータCMP1の出
力および制御電圧VSに接続されており、共通エ
ミツタはコンパレータCMP1の非反転入力端子に
接続されている。また、差動トランジスタQ1お
よびQ2のコレクタはそれぞれコンパレータCMP2
の非反転入力端子および反転入力端子に接続さ
れ、該コンパレータCMP2の出力によつてトラン
ジスタQ3がオンオフされる。
第３図は、本発明の１実施例に係わるのこぎり波
発振回路の概略の構成を示す。同図の回路は、１
対の差動トランジスタQ1，Q2、コンパレータ
CMP1およびCMP2、定電流回路CS1およびCS2、
コンデンサC2、コンデンサC2の電荷を放電する
ためのトランジスタQ3、および２個の抵抗Ｒ等
によつて構成される。差動トランジスタQ1およ
びQ2のベースはそれぞれコンパレータCMP1の出
力および制御電圧VSに接続されており、共通エ
ミツタはコンパレータCMP1の非反転入力端子に
接続されている。また、差動トランジスタQ1お
よびQ2のコレクタはそれぞれコンパレータCMP2
の非反転入力端子および反転入力端子に接続さ
れ、該コンパレータCMP2の出力によつてトラン
ジスタQ3がオンオフされる。
第３図の回路においては、第４図に示すよう
に、当初コンパレータCMP1の出力電圧Vbが高レ
ベルすなわちVOH(b)であるものとし、制御電圧VS
が電圧VOH(b)よりも低いものとすると、１対の差
動トランジスタQ1およびQ2の内トランジスタQ2
がオン状態となつている。したがつて、トランジ
スタQ1およびQ2の共通エミツタの電圧VCはVS＋
VBE2となり、この電圧コンパレータCMP1の非反
転入力端子に印加されている。ここで、VBE2はト
ランジスタQ2のベースエミツタ間電圧を示す。
また、この場合トランジスタQ1のコレクタ電圧
がトランジスタQ2のコレクタ電圧よりも低いか
らコンパレータCMP2の出力が低レベルになりト
ランジスタQ3がカツトオフしている。したがつ
て、コンデンサC2が定電流回路CS1からの電流I1
によつて充電され、電圧Vaが除々に直線的に上
昇する。コンデンサC2の端子電圧Vaが上昇して
前述の電圧VS＋VBE2に達するとコンパレータ
CMP1が反転してその出力電圧Vbが低レベルの
電圧すなわちVOL(b)となる。これにより、トラン
ジスタQ1がオン、トランジスタQ2がオフとなり、
これら各トランジスタQ1，Q2の共通エミツタの
電圧VCはVOL(b)＋VBE1となる。ここで、電圧VBE1
はトランジスタQ1のベースエミツタ間電圧を示
す。また、コンパレータCMP2の出力電圧が高レ
ベルになりトランジスタQ3がオンとなる。これ
により、コンデンサC2の電荷がトランジスタQ3
を介して急速に放電され、電圧Vaが急速に低下
する。該電圧Vaが低下して前記電圧VOL(b)＋VBE1
に達するとコンパレータCMP1が再び反転しその
出力電圧Vbが高レベルの電圧VOH(b)になる。この
様な動作を繰り返すことにより、第３図の回路は
のこぎり波電圧Vaを発生する。
に、当初コンパレータCMP1の出力電圧Vbが高レ
ベルすなわちVOH(b)であるものとし、制御電圧VS
が電圧VOH(b)よりも低いものとすると、１対の差
動トランジスタQ1およびQ2の内トランジスタQ2
がオン状態となつている。したがつて、トランジ
スタQ1およびQ2の共通エミツタの電圧VCはVS＋
VBE2となり、この電圧コンパレータCMP1の非反
転入力端子に印加されている。ここで、VBE2はト
ランジスタQ2のベースエミツタ間電圧を示す。
また、この場合トランジスタQ1のコレクタ電圧
がトランジスタQ2のコレクタ電圧よりも低いか
らコンパレータCMP2の出力が低レベルになりト
ランジスタQ3がカツトオフしている。したがつ
て、コンデンサC2が定電流回路CS1からの電流I1
によつて充電され、電圧Vaが除々に直線的に上
昇する。コンデンサC2の端子電圧Vaが上昇して
前述の電圧VS＋VBE2に達するとコンパレータ
CMP1が反転してその出力電圧Vbが低レベルの
電圧すなわちVOL(b)となる。これにより、トラン
ジスタQ1がオン、トランジスタQ2がオフとなり、
これら各トランジスタQ1，Q2の共通エミツタの
電圧VCはVOL(b)＋VBE1となる。ここで、電圧VBE1
はトランジスタQ1のベースエミツタ間電圧を示
す。また、コンパレータCMP2の出力電圧が高レ
ベルになりトランジスタQ3がオンとなる。これ
により、コンデンサC2の電荷がトランジスタQ3
を介して急速に放電され、電圧Vaが急速に低下
する。該電圧Vaが低下して前記電圧VOL(b)＋VBE1
に達するとコンパレータCMP1が再び反転しその
出力電圧Vbが高レベルの電圧VOH(b)になる。この
様な動作を繰り返すことにより、第３図の回路は
のこぎり波電圧Vaを発生する。
ところで、第３図の回路において、コンデンサ
C2の電圧が定電流I1により充電される期間におい
ては、該コンデンサC2の端子電圧VaはVa＝
（I1／Ｃ）ｔなるランプ電圧となり、該電圧は第
４図に示すようにコンパレータCMP1の低レベル
電圧VOL(b)および外部制御電圧VS等によつて決定
される２つの値の間を変化する。したがつて、充
電時間T1は次式で表わされる。
C2の電圧が定電流I1により充電される期間におい
ては、該コンデンサC2の端子電圧VaはVa＝
（I1／Ｃ）ｔなるランプ電圧となり、該電圧は第
４図に示すようにコンパレータCMP1の低レベル
電圧VOL(b)および外部制御電圧VS等によつて決定
される２つの値の間を変化する。したがつて、充
電時間T1は次式で表わされる。
T1＝C2｛（VS−VOL(b)）−（VBE1−VBE2）｝／I1……(1
) ここで、VBE1およびVBE2はそれぞれトランジス
タQ1およびQ2のベースエミツタ間電圧であり、
これらの電圧の差は極めて小さくすることが可能
であり、また電圧VOL(b)も負荷が軽い場合は制御
電圧VSに比べて無視しうる値に設定可能である。
) ここで、VBE1およびVBE2はそれぞれトランジス
タQ1およびQ2のベースエミツタ間電圧であり、
これらの電圧の差は極めて小さくすることが可能
であり、また電圧VOL(b)も負荷が軽い場合は制御
電圧VSに比べて無視しうる値に設定可能である。
したがつて、(1)式は次のように簡略化される。
T1＝C2VS／I1 ……(2)
したがつて、(2)式から明らかなように制御電圧
VSと時間T1がほぼ比例することがわかる。また、
コンデンサC2の放電はトランジスタQ3をオンと
することによつて行なつているため、該トランジ
スタQ3として比較的大型のもの等を用いること
により放電時間T2を前記充電時間T1に比べて充
分小さくすることは可能である。すなわち、時間
T2を時間T1に比べて無視しうる程度に小さくす
ることが可能であり、第３図の回路を用いること
により制御電圧VSの大きさに比例したのこぎり
波電圧を発振することが可能になる。
VSと時間T1がほぼ比例することがわかる。また、
コンデンサC2の放電はトランジスタQ3をオンと
することによつて行なつているため、該トランジ
スタQ3として比較的大型のもの等を用いること
により放電時間T2を前記充電時間T1に比べて充
分小さくすることは可能である。すなわち、時間
T2を時間T1に比べて無視しうる程度に小さくす
ることが可能であり、第３図の回路を用いること
により制御電圧VSの大きさに比例したのこぎり
波電圧を発振することが可能になる。
第５図は、第３図ののこぎり波発振回路の具体
的な回路の１例を示す。第５図においては、第３
図と同一部分は同一の参照符号で示されている。
コンパレータCMP1は、トランジスタQ4，Q5，
Q6，Q7，Q8，Q9およびダイオードD2によつて構
成され、差動トランジスタQ6，Q7を中心とする
差動増幅回路となつている。コンパレータCMP2
はトランジスタQ10，Q11，Q12，Q13、ダイオー
ドD3、および抵抗R6等によつて構成され、差動
トランジスタQ1，Q2のコレクタ電圧の高低に応
じてトランジスタQ12がオンオフし、トランジス
タQ13を介して放電用トランジスタQ3を制御して
いる。また、ダイオードD1および抵抗R5によつ
て電源電圧VCCを分割して各トランジスタQ14，
Q4，Q5，Q15，Q10，Q11のベースに印加すること
によりこれら各トランジスタのエミツタまたはコ
レクタ電流を安定化している。そして、トランジ
スタQ14がコンデンサC2を充電するための定電流
源CS1として用いられ、トランジスタQ15が差動
トランジスタQ1およびQ2の共通エミツタに接続
される定電流源CS2として用いられている。
的な回路の１例を示す。第５図においては、第３
図と同一部分は同一の参照符号で示されている。
コンパレータCMP1は、トランジスタQ4，Q5，
Q6，Q7，Q8，Q9およびダイオードD2によつて構
成され、差動トランジスタQ6，Q7を中心とする
差動増幅回路となつている。コンパレータCMP2
はトランジスタQ10，Q11，Q12，Q13、ダイオー
ドD3、および抵抗R6等によつて構成され、差動
トランジスタQ1，Q2のコレクタ電圧の高低に応
じてトランジスタQ12がオンオフし、トランジス
タQ13を介して放電用トランジスタQ3を制御して
いる。また、ダイオードD1および抵抗R5によつ
て電源電圧VCCを分割して各トランジスタQ14，
Q4，Q5，Q15，Q10，Q11のベースに印加すること
によりこれら各トランジスタのエミツタまたはコ
レクタ電流を安定化している。そして、トランジ
スタQ14がコンデンサC2を充電するための定電流
源CS1として用いられ、トランジスタQ15が差動
トランジスタQ1およびQ2の共通エミツタに接続
される定電流源CS2として用いられている。
発明の効果
上述のように本発明によれば、簡単な回路によ
り、制御電圧に比例した周期を有するのこぎり波
電圧を発振する回路を構成することが可能にな
り、このような回路を用いることにより例えばテ
レビジヨン装置のAFC回路の高性能化を図るこ
とが可能になる。
り、制御電圧に比例した周期を有するのこぎり波
電圧を発振する回路を構成することが可能にな
り、このような回路を用いることにより例えばテ
レビジヨン装置のAFC回路の高性能化を図るこ
とが可能になる。
第１図は従来形ののこぎり波発振回路の構成を
示すブロツク回路図、第２図は第１図の回路の動
作を説明するための波形図、第３図は本発明の１
実施例に係わるのこぎり波発振回路の概略の構成
を示すブロツク回路図、第４図は第３図の回路の
動作を説明するための波形図、そして第５図は第
３図の回路の具体的な構成を示す電気回路図であ
る。 CMP，CMP1，CMP2……コンパレータ、C1，
C2……コンデンサ、Ｒ，R1，R2，…，R6……抵
抗、Q1，Q2，Q3…，Q15……トランジスタ、D1，
D2，D3……ダイオード、CS1，CS2……定電流回
路。
示すブロツク回路図、第２図は第１図の回路の動
作を説明するための波形図、第３図は本発明の１
実施例に係わるのこぎり波発振回路の概略の構成
を示すブロツク回路図、第４図は第３図の回路の
動作を説明するための波形図、そして第５図は第
３図の回路の具体的な構成を示す電気回路図であ
る。 CMP，CMP1，CMP2……コンパレータ、C1，
C2……コンデンサ、Ｒ，R1，R2，…，R6……抵
抗、Q1，Q2，Q3…，Q15……トランジスタ、D1，
D2，D3……ダイオード、CS1，CS2……定電流回
路。
Claims (1)
- １ 定電流源によつて充電されるキヤパシタと、
該キヤパシタの電荷を放電するスイツチ回路と、
該キヤパシタの電圧が反転入力端子に入力される
第１のコンパレータと、該第１のコンパレータの
出力および制御電圧が各ベースに入力され共通エ
ミツタが該第１のコンパレータの非反転入力端子
に接続された１対の差動トランジスタと、該差動
トランジスタの出力を受け該出力にもとづき前記
スイツチ回路を制御する第２のコンパレータとを
具備することを特徴とするのこぎり波発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58116971A JPS6010811A (ja) | 1983-06-30 | 1983-06-30 | のこぎり波発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58116971A JPS6010811A (ja) | 1983-06-30 | 1983-06-30 | のこぎり波発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6010811A JPS6010811A (ja) | 1985-01-21 |
| JPH02890B2 true JPH02890B2 (ja) | 1990-01-09 |
Family
ID=14700283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58116971A Granted JPS6010811A (ja) | 1983-06-30 | 1983-06-30 | のこぎり波発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010811A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0459692U (ja) * | 1990-09-28 | 1992-05-21 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04354264A (ja) * | 1991-05-31 | 1992-12-08 | Matsushita Electric Ind Co Ltd | 水平発振回路 |
-
1983
- 1983-06-30 JP JP58116971A patent/JPS6010811A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0459692U (ja) * | 1990-09-28 | 1992-05-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6010811A (ja) | 1985-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4061987A (en) | Voltage-controlled type oscillator | |
| JPH0324813A (ja) | 差動し張発振器 | |
| JPH0119294B2 (ja) | ||
| US4587500A (en) | Variable reactance circuit producing negative to positive varying reactance | |
| EP0477907B1 (en) | A constant current circuit and an oscillating circuit controlled by the same | |
| JPH02890B2 (ja) | ||
| JPS632418A (ja) | 電圧制御発振器 | |
| US4233575A (en) | Wide frequency range current-controlled oscillator | |
| JP2956781B2 (ja) | エミッタ結合マルチバイブレータ回路 | |
| JPS60263507A (ja) | 発振回路 | |
| JP3036756B2 (ja) | 発振回路 | |
| KR930008429B1 (ko) | 가변 주파수 전압제어 발진회로 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JPS6131643B2 (ja) | ||
| JPH0321082Y2 (ja) | ||
| JP2885848B2 (ja) | ヒステリシス回路 | |
| JPS591004B2 (ja) | プログラマブル・ユニジャンクション・トランジスタを用いたコンパレ−タ | |
| JPS6210917A (ja) | 差動増幅型ヒステリシスコンパレ−タ回路 | |
| JP2596943B2 (ja) | 水平偏向回路 | |
| JPH057778Y2 (ja) | ||
| JPH0244174B2 (ja) | ||
| JPH0347775B2 (ja) | ||
| JPH0353803B2 (ja) | ||
| JPS634965B2 (ja) | ||
| JPH0254689B2 (ja) |