JPS58121199A - サンプルホ−ルド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、アナログ信号用のサングルホールド回路に
関する。

従来ノサングルホールド回路として、第１図の構成が知
られている。１は入力端子、２は出力端子、３，４はサ
ングル動作とホールド動作とを切換えるための制御端子
であり、トランジスタ１１．１２は入力信号電圧とホー
ルド用コンデンサ１３の端子電圧である出力信号電圧と
を比較するエミッタ結合差動トランジスタ対を構成し、
トランジスタ１４．１５はカレントミラー回路を構成し
、トランジスタ１６．１７は電流切換回路として動作す
るエミッタ結合スイッチングトランジスタ対を構成して
いる。１８は定電流源である。

このサンプルホールド回路の動作は次の通りである。ト
ランジスタ１６．１７は、制御端子３．４を通してペー
スに矩形ノｆルスが入力されることによシミ流切換動作
を行う。今、トランジスタ１６が非導通状態でかつトラ
ンジスタ１７が導通状態の時、この回路はサンプル動作
状態となる。つまシ、入力信号電圧が出力信号電圧よシ
も高い時には、トランジスタ１１が導通状態、トランジ
スタ１２が非導通状態となるので、定電流源１８に流れ
る電流Ｉｏはトランジスタ１４に流れる。この時、トラ
ンジスタ１４と１５はカレントミラー回路を構成してい
るので、トランジスタ１５を通じてコンデンサ１３に１
．と同じ充電電流が流れて出力信号電圧が上昇する。逆
に入力信号電圧が出力４ｇ号電圧よル低い時には、トラ
ンジスタ１１が非導通状態となり、トランジスタ１２が
導通状態となるので、カレントミラー回路を構成するト
ランジスタ１４．１５が非導通状態となる。従ってコン
デンサ１３の放電々流工・がトランジスタ１２．１１を
通して定電流源１８に流れるので、出力信号電圧が低下
する。こうして入力信号電圧と出力信号′嶋圧が等しく
なった時に、コンデンサ１３の光放電が行なわれなくな
って定常状態となシ、サンプル動作が完了する。一方、
トランジスタ１６が導通状態でかつトランジスタ１７が
非導通状態の時は、トランジスタ１１，１２．１４゜１
５が全て非導通状“態になシ、コンデンサ１３の接地さ
れていない方の端子が等測的に開放状態になるので、ホ
ールド動作状態となる。

このようなサンプルホールド回路では、入力（８号電圧
の変化に応じた電流がエミッタ結合差動トランジスタ対
を構成するトランジスタ１１゜１２のみならず、カレン
トミラー回路を構成するＰＮＰ　）ランジスタ１４．１
５にも流れる。しかし、特にＩＣにおいては、ＰＮＰト
ランノスタのトラフ２フ１フ周波数はＮＰＮ　）ランジ
スタのトランジシ胃ン周波数よシも低いため、結局ＰＮ
Ｐ　）ランジスタのトランジン１フ周波数によって正常
にサンプルホールドできる入力信号の変化の速さ、すな
わち最高周波数が制限された。

この発明は上記の点に鑑みてなされたもので、従来に比
べよシ変化の速い入力信号をサンプルホールドできるＩ
Ｃ化に適したサンプルホールド回路を提供することを目
的とする。

この発明は、入力信号電圧の変化による電流をＰＮＰ　
）ランジスタには流さないようにして、ＩＣ内ではＰＮ
Ｐ　）ランジスタの低いトランジシ璽ン周波数による入
力信号の最高周波数の制限をなくしたものである。

以下、この発明の実施例を図面を参照して説明する。

第２図はこの発明の一実施例に係るサンプルホールド回
路の構成を示したものである。入力端子１には第１のト
ランジスタ２１０ベースが接続されている。第１のトラ
ンジスタ２１のコレクタは定電位点である電源ｖｃｃ　
Ｋ接続され、エミッタはコレクタとベースが結合された
いわゆるダイオード接続の第２のトランジスタ２２のエ
ミッタと結合されている。すなわち、第１゜第２のトラ
ンジスタ２１．２２によってエミッタ結合差動トランジ
スタ対を構成している。

第２のトランジスタ２２のコレクタはボールド用コンデ
ンサ２３に接続されるとともに、同じくコレクタとベー
スが結合された第３のトランジスタ２４のエミッタに接
続されている。第３のトランジスタ２４はコンデンサ２
３の充電時に充電路を形成し、放電時には逆バイアスさ
れて非導通状態となるものであシ、そのコレクタは第１
の定電流源２６を介して電源ＶｃｃＫ接恍されるととも
に、第１の定電流源２５と並列に接続された第４のトラ
ンジスタ２６のエミッタに接続′されている。第４のト
ランジスタ２６のベースには、コンデンサ２ｓの端子電
圧が電圧７オロワ２７を介して印加される。電圧７オロ
ワ２７は入力インピーダンスが非ｕに高く（理想的には
無限大）、出方インピーダンスが非常に低く（理想的に
は零）、利得がほぼ１の増幅器であシ、その出力端は出
力端子２に接続されている。なお、出方端子２はコンデ
ンサ２３に直接接続されていてもよい、第４のトランジ
スタ２６および電圧フォロワ２７は、コン７”：／す２
３の放電時に第３のトランジスタ２４を逆バイアスする
ためのものである。

第５．第６のトランジスタ２１ｊ、２９によるエミッタ
結合スイッチングトランジスタ対は、第１．第２のトラ
ンジスタ２１．２２のエミッタと、第２の定電流源２５
およびＭ４のトランジスタ２６のエミッタを制御端子３
，４に加えられるサングル動作とホールド動作とを切換
えるための矩形波／臂ルスによって第２の定電流源３Ｑ
に交互に接続する電流切換回路を構成している。なお、
第１．第２の定電流源ｚｓ、ｓ。

の電流比はに２であシ、以下それぞれの電流をＩ＠ｐ２
Ｉ・で表わす。

次に、このサンプルホールド−１路の動作を貌明する。

今、第５のトランジスタ２８のペース篭ωに比べ第６の
トランジスタ２９のペース電位の方が高い時には、トラ
ンジスタ２８が非導通状態で、トランジスタ２９が導通
状態となり、第１の定電流源２５の電流ＩＯと第４のト
ランジスタ２６のエミッタ電流との和が第６のトランジ
スタ２９を通じて第２の定ｔｋ、源３ｏに流れ込む。こ
の場合、嬉４のトランジスタ２６のベースは電圧７オロ
ワ２７によってコンデンサ２３の端子電圧と同電位に保
たれ、コンデンサ２３の電位の方がトランジスタ２６の
エミッタ部位よりもベース・エミッタ間電圧ＶＢ１分（
はぼ０．７　Ｖ　）だけ尚いので、第３のトランジスタ
２４は切バイアスされて非導通状態となる。さらに第５
のトランジスタ２８が非導通状態であるから、第１．第
２のトランジスタ２１．２２もＪｌ、導通状態となるの
で、コンデンサ２３の接地されていない方の端子が等測
的に開放状態とｌす、コンデンサ２３の端子電圧は変化
しない。

これがホールド動作状態である。

一方、第５のトランジスタ２８０ベースｉｔ位の方が第
５のトランジスタ２９０ベース電位よシも高い時には、
トランジスタ２８が導通状態でトランジスタ２９が非導
通状態となることＫより、サンゾル動作状態となる。す
なわち、例えば入力信号電圧の方が出力信号電圧つまり
コンデンサ２３の端子電圧よりも高い時は、第１のトラ
ンジスタ２１が導通状態で、第２のトランジスタ２２が
非導通状態となり、第２の定電流源３Ｑを流れる電流２
１．は、電源ＶＣＣからトランジスタ２１を通して供給
される。さらに第１の定電流源２５の電流ｔｏは、トラ
ンジスタ２２と２９が非導通状態なので、第３のトラン
ジスタ２４のベース・エミッタ間電圧によって非導通状
態に保たれる。

以上のサンプル動作状態をまとめると、入力信号電圧の
方が出力電圧よシも高い時には、電流工・によってコン
デンサ２Ｓが充電され、入力信号電圧が出力信号電圧よ
シも低い時には、亀流１．によってコンデンサ２３が放
電され、＃ｌ終的には入力信号電圧とコンデンサ２３の
端子室１トつまり出力信号電圧とが一致して定常状態に
到るということになる。

この構成によれば、入力信号電圧の変化に応じた信号′
（流が流れるのはトランジスタ２１゜２２．２４．２６
のみであシ、これらは全てＩＣ内でもトランジシ譜ン周
波数が比較的高いＮＰＮ　）ランジスタであるから、Ｐ
ＮＰトランジスタにも信号電流が流れる従来の構成に比
べよシ変化の速い入力信号をサンプルホールドすること
がｉ］能となる。すなわち、第２図において第１の定電
流源２５けＰＮＰ　）ランジスタで構成されるが、この
ＰＮＰ　）ランジスタに流れる電流は一定の直流電流で
あるから、そのトラフジ２１フ周波数は入力信号の最高
周波数を制限する要因とならない。そしてＩＣ化する場
合、第１の定電流源２５に用いるＰＮＰ　）ランジスタ
はトランジシラン周波数がバーチカル型に比べさらに低
いラテラル型のもので十分なので、製造上およびコスト
面でも有利となる。

第３図はこの発明の他の実施例を示したもので、第１．
第２のトランジスタ２１．２２のエミッタ側に抵抗３１
．３２を挿入してトランジスタ：２１．２２による差動
トランジスタ対の相互コンダクタンスを下げ、入力信号
に乗っている雑音の影響を軽減した例である。

第４図は第３図の実施例をさらに改良した実施例を示し
たもので、１つの抵抗４０によって同じ目的を達成して
いる。この場合、電流切換Ｌ＋＋スタ 回路はトラ”’ｆ’Ｔ’　、　４２およびａ３，４４に
よる２組のエミッタ結合スイッチングトランジスタ対処
よって構成され、各々のトランジスタ対の一方のトラン
ジスタ４１．４３のコレクタが第１．第２のトランジス
タ２１．２２のエミッタにそれぞれ接続され、他方のト
ランジスタ４２．４４のコレクタが第１の定電流源２５
および第４のトランジスタ２６のエミッタに共通接続さ
れている。そして各々のトランジスタ対のエミッタ結合
点は、個別に設けられた第２の定電流源４５．４６に接
続されている。この実施例は相互コンダクタンスを下げ
るための抵抗が１個で済むため、第３図の実施例におけ
るような抵抗の相対精度が問題とならなくなり、よりｒ
ｃ化に適している。

【図面の簡単な説明】

第１図は従来のサンプルホールド回路の一例を示す回路
図、第２図〜第４図はこの発明の実施例に係るサンプル
ホールド回路の回路図である。 ｌ・・・入力端子、２−・出力端子、Ｊ、４−・・制御
端子、２１・・・第１のトランジスタ、２２・・・第２
のトランジスタ、Ｘ：ｔ−・・ホールド用コンデンサ、
２４・・・第３のトランジスタ、ＸＳ−・・第１の定電
流源、２６・・・第４のトランジスタ、２７・・・電圧
フォロワ、２８．２９．４１．４２．４３ｍ４４・・・
電流切換回路を構成するトランジスタ、３０．４５．４
６・・・第２の定電流源、３１゜３２．４０・・・抵抗
。 第１図 ｊ１２！！！ ［ｌ

Claims (1)

1. 【特許請求の範囲】 （＋、１　　ペースが入力端子に接続され友コレクタが
   一定電位点に接続された第１のトランジスタのエミッタ
   に、コレクタとペースが結合された第２のトランジスタ
   のエミッタを結合し、この第２のトランジスタのコレク
   タをホールド用コンデンサに接続するとともに、コレク
   タとペースが結合された第３のトランジスタのエミッタ
   に接続し、この第３のトランジスタのコレクタ金弟１の
   定電流源およびこれに並列接続され前記コンデンサの端
   子電圧が電圧フォロワを介してペースに印加される第４
   のトランジスタのエミッタに接続し、前記第１の定電流
   源および第４のトランジスタのエミッタと、前記第１．
   第２のトランジスタのエミッタとを電流切換回路によっ
   て第２の定電流源に交互に接続するように構成され、前
   記第１．第２のトランジスタのエミッタが前記第２の定
   電波υに接続されたときは前記第３のトランジスタのエ
   ミッタ電流または前記第２のトランジスタのコレクタ電
   流によって前記コンデンサの充ｔまたは放Ｘを行ない、
   前記第１の定電流源および前記第４のトランジスタのエ
   ミッタが前記第２の定電流源に接続されたときは前記第
   ４のトランジスタのペース・エミッタ間電圧によシ前記
   第３のトランジスタを逆バイアスにして前記コンデンサ
   の端子電圧を一定に保持するようにしたことを特徴とす
   るサンプルホールド回路。 （２）電流切換回路は、第１．第２のトランジスタのエ
   ミッタ結合点に一方のコレクタが接続され、第１の定電
   流源および第４のトランジスタのエミッタに他方のコレ
   クタが接続され、エミッタ結合点が第２の定電流源に接
   続されたエミッタ結合スイッチングトランジスタ対によ
   って構成されることを特徴とする特許艙求の範囲第１項
   記載のサンプルボールド回路。 （３）第１．ｉ２のトランジスタのエミッタは１つの抵
   抗を介して結合され、電流切換回路は各々の一方のコレ
   クタが第１．第２のトランジスタのエミッタにそれぞれ
   接続され、各々の他方のコレクタが第１の定電流源およ
   び第４のトランジスタのエミッタに共通接続され、各々
   のエミッタ結合点が個別に設けられた第２の定電流源に
   接続された２組のエミッタ結合スイッチングトランジス
   タ対によって構成されることを特徴とする特許請求の範
   囲第１項記載のサンプルホールド回路。