JPH0342010B2 - - Google Patents
Info
- Publication number
- JPH0342010B2 JPH0342010B2 JP59277685A JP27768584A JPH0342010B2 JP H0342010 B2 JPH0342010 B2 JP H0342010B2 JP 59277685 A JP59277685 A JP 59277685A JP 27768584 A JP27768584 A JP 27768584A JP H0342010 B2 JPH0342010 B2 JP H0342010B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- transistors
- base
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 230000010355 oscillation Effects 0.000 description 6
- 238000007599 discharging Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000010356 wave oscillation Effects 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、制御電圧によつて発振周波数が変
化する電圧制御発振器に関する。
化する電圧制御発振器に関する。
従来、電圧制御発振器にはエミツタカツプル型
のマルチバイブレータが用いられているが、この
ようなタイプの電圧制御発振器を半導体集積回路
で構成しようとすると、外部接続するコンデンサ
のために２端子が必要である。
のマルチバイブレータが用いられているが、この
ようなタイプの電圧制御発振器を半導体集積回路
で構成しようとすると、外部接続するコンデンサ
のために２端子が必要である。
このため、半導体集積回路で構成される電圧制
御発振器は、コンデンサ接続用の端子が少ない三
角波発振のものが一般的である。
御発振器は、コンデンサ接続用の端子が少ない三
角波発振のものが一般的である。
しかしながら、従来の三角波発振の電圧制御発
振器は、その内部に設置される電流ミラー回路の
精度、トランジスタのPNP型とNPN型のスイツ
チング速度などにおいて問題があり、高周波域で
の使用は直線性が悪いなどの欠点がある。また、
従来の電圧制御発振器では、デユーテイが50％の
パルスを得難いという欠点があつた。
振器は、その内部に設置される電流ミラー回路の
精度、トランジスタのPNP型とNPN型のスイツ
チング速度などにおいて問題があり、高周波域で
の使用は直線性が悪いなどの欠点がある。また、
従来の電圧制御発振器では、デユーテイが50％の
パルスを得難いという欠点があつた。
そこで、この発明は、高周波特性を改善すると
ともに、出力周波数に無関係にデユーテイが50％
の出力パルスが得られる電圧制御発振器の提供を
目的とする。
ともに、出力周波数に無関係にデユーテイが50％
の出力パルスが得られる電圧制御発振器の提供を
目的とする。
即ち、この発明の電圧制御発振器は、エミツタ
を共通に接続するとともにベースに共通の第１の
バイアス電圧VBが加えられた第１及び第２のト
ランジスタ８，１０からなる第１の差動回路５８
が設置され、エミツタを共通に接続した第３及び
第４のトランジスタ１２，１４からなる第２の差
動回路５９が設置され、前記第１の差動回路に直
列に接続された第５のトランジスタ１６のエミツ
タと前記第２の差動回路に直列に接続された第６
のトランジスタ１８のエミツタとを第１の抵抗３
４で結合するとともに、ベースに共通に第２のバ
イアス電圧VAが加えられた第３の差動回路６０
が設置され、定電流を発生するとともに、前記第
５及び第６のトランジスタのエミツタ側から定電
流を引き込む定電流源（トランジスタ２０，２２
及びダイオード３２）が設置され、この定電流源
から前記定電流を受けて前記第２及び第３のトラ
ンジスタのコレクタ側に前記定電流を供給する電
流ミラー回路（トランジスタ２６，２８，３０）
が設置され、前記第６のトランジスタ１８のベー
スに加えられた制御電圧Viを制御電流に変換する
電圧電流変換回路６と、この電圧電流変換回路の
前記第２及び第３のトランジスタ１０，１２のコ
レクタに接続され、そのコレクタに取り出される
出力電流によつて充電又は放電されるコンデンサ
６２と、定電流を発生する定電流源（トランジス
タ８６，８８，９０，９２，９４）が設置され、
エミツタが共通に接続されるとともに前記定電流
源の定電流によつてエミツタ電流が与えられる第
７及び第８のトランジスタ７４，７６が設置され
るとともに前記第７のトランジスタのコレクタ側
に第２の抵抗９８、前記第８のトランジスタのコ
レクタ側に第３の抵抗１００が直列に接続された
差動回路が設置され、前記第７のトランジスタと
ベースが共通に接続されるとともにベース・エミ
ツタ間に第４の抵抗９６が接続された第９のトラ
ンジスタ７８が設置され、前記第８のトランジス
タ７６とベースが共通に接続されるとともにベー
ス・エミツタ間に第５の抵抗１０２が接続された
第10のトランジスタ８０が設置され、前記第８の
トランジスタ７６のコレクタにベースが接続され
て導通時、前記第７及び第９のトランジスタ７
４，７８のベースに電源側から電流を流す第11の
トランジスタ８２が設置され、前記第７のトラン
ジスタ７４のコレクタにベースが接続されてその
導通時の電流を前記第８及び第10のトランジスタ
７６，８０のベーズに流す第12のトランジスタ８
４が設置され、前記第10のトランジスタ８０のエ
ミツタ電位を前記電圧電流変換回路６の第３のト
ランジスタ１２のベースに加えるとともに、前記
第９のトランジスタ７８のエミツタ電位を前記電
圧電流変換回路６の前記第４のトランジスタ１４
のベースに加える電圧設定回路６３と、エミツタ
が共通に接続されるとともにエミツタ側に定電流
源（トランジスタ７０）が設置されて定電流がエ
ミツタ側から引かれる第13及び第14のトランジス
タ６６，６８からなる差動回路を備え、前記第13
のトランジスタのベースに前記コンデンサの充電
電圧が加えられ、前記第１４のトランジスタ６８
のベースに前記第７及び第９のトランジスタ７
４，７８のベースが接続され、前記第13のトラン
ジスタ６６のコレクタが前記第８のトランジスタ
７６のコレクタに接続され、前記第14のトランジ
スタ６８のコレクタが前記第７のトランジスタ７
４のコレクタに接続され、前記コンデンサの充電
電圧と前記電圧設定回路の設定電位とを比較し、
両者の大小関係を表す出力を発生する電圧比較回
路６４とを備えたことを特徴とする。
を共通に接続するとともにベースに共通の第１の
バイアス電圧VBが加えられた第１及び第２のト
ランジスタ８，１０からなる第１の差動回路５８
が設置され、エミツタを共通に接続した第３及び
第４のトランジスタ１２，１４からなる第２の差
動回路５９が設置され、前記第１の差動回路に直
列に接続された第５のトランジスタ１６のエミツ
タと前記第２の差動回路に直列に接続された第６
のトランジスタ１８のエミツタとを第１の抵抗３
４で結合するとともに、ベースに共通に第２のバ
イアス電圧VAが加えられた第３の差動回路６０
が設置され、定電流を発生するとともに、前記第
５及び第６のトランジスタのエミツタ側から定電
流を引き込む定電流源（トランジスタ２０，２２
及びダイオード３２）が設置され、この定電流源
から前記定電流を受けて前記第２及び第３のトラ
ンジスタのコレクタ側に前記定電流を供給する電
流ミラー回路（トランジスタ２６，２８，３０）
が設置され、前記第６のトランジスタ１８のベー
スに加えられた制御電圧Viを制御電流に変換する
電圧電流変換回路６と、この電圧電流変換回路の
前記第２及び第３のトランジスタ１０，１２のコ
レクタに接続され、そのコレクタに取り出される
出力電流によつて充電又は放電されるコンデンサ
６２と、定電流を発生する定電流源（トランジス
タ８６，８８，９０，９２，９４）が設置され、
エミツタが共通に接続されるとともに前記定電流
源の定電流によつてエミツタ電流が与えられる第
７及び第８のトランジスタ７４，７６が設置され
るとともに前記第７のトランジスタのコレクタ側
に第２の抵抗９８、前記第８のトランジスタのコ
レクタ側に第３の抵抗１００が直列に接続された
差動回路が設置され、前記第７のトランジスタと
ベースが共通に接続されるとともにベース・エミ
ツタ間に第４の抵抗９６が接続された第９のトラ
ンジスタ７８が設置され、前記第８のトランジス
タ７６とベースが共通に接続されるとともにベー
ス・エミツタ間に第５の抵抗１０２が接続された
第10のトランジスタ８０が設置され、前記第８の
トランジスタ７６のコレクタにベースが接続され
て導通時、前記第７及び第９のトランジスタ７
４，７８のベースに電源側から電流を流す第11の
トランジスタ８２が設置され、前記第７のトラン
ジスタ７４のコレクタにベースが接続されてその
導通時の電流を前記第８及び第10のトランジスタ
７６，８０のベーズに流す第12のトランジスタ８
４が設置され、前記第10のトランジスタ８０のエ
ミツタ電位を前記電圧電流変換回路６の第３のト
ランジスタ１２のベースに加えるとともに、前記
第９のトランジスタ７８のエミツタ電位を前記電
圧電流変換回路６の前記第４のトランジスタ１４
のベースに加える電圧設定回路６３と、エミツタ
が共通に接続されるとともにエミツタ側に定電流
源（トランジスタ７０）が設置されて定電流がエ
ミツタ側から引かれる第13及び第14のトランジス
タ６６，６８からなる差動回路を備え、前記第13
のトランジスタのベースに前記コンデンサの充電
電圧が加えられ、前記第１４のトランジスタ６８
のベースに前記第７及び第９のトランジスタ７
４，７８のベースが接続され、前記第13のトラン
ジスタ６６のコレクタが前記第８のトランジスタ
７６のコレクタに接続され、前記第14のトランジ
スタ６８のコレクタが前記第７のトランジスタ７
４のコレクタに接続され、前記コンデンサの充電
電圧と前記電圧設定回路の設定電位とを比較し、
両者の大小関係を表す出力を発生する電圧比較回
路６４とを備えたことを特徴とする。
したがつて、この発明の電圧制御発振器では、
制御電圧に応動してコンデンサの充放電電流が制
御されることにより、コンデンサの充電時間又は
放電時間が制御される結果、制御電圧に応じた発
振周波数が得られる。
制御電圧に応動してコンデンサの充放電電流が制
御されることにより、コンデンサの充電時間又は
放電時間が制御される結果、制御電圧に応じた発
振周波数が得られる。
また、この電圧制御発振器では、スイツチング
速度の高速化が図られるとともに、定電流回路構
成であるため、制御電圧による発振周波数の変更
に無関係にデユーテイが50％の出力が得られる。
速度の高速化が図られるとともに、定電流回路構
成であるため、制御電圧による発振周波数の変更
に無関係にデユーテイが50％の出力が得られる。
以下、この発明の実施例を図面を参照して詳細
に説明する。
に説明する。
第１図はこの発明の電圧制御発振器の実施例を
示している。
示している。
第１図において、この電圧制御発振器には、入
力端子２に信号源４から与えられる制御電圧を電
流に変換するために電圧電流変換回路６が設置さ
れている。この電圧電流変換回路６は、NPN型
トランジスタからなる第１のトランジスタ８、第
２のトランジスタ１０、第３のトランジスタ１
２、第４のトランジスタ１４、第５のトランジス
タ１６、第６のトランジスタ１８とともにトラン
ジスタ２０，２２，２４、電流ミラー回路を構成
するPNP型トランジスタ２６，４８，３０、
NPN型トランジスタからなる定電流源としての
ダイオード３２、第１の抵抗としての可変抵抗３
４、周波数を制御するための可変抵抗３６、抵抗
３８、４０，４２，４４，４６，４８，５０，５
２および電圧源５４，５６で構成されている。す
なわち、一対のトランジスタ８，１０で第１の差
動回路５８が形成され、一対のトランジスタ１
２，１４で第２の差動回路５９が構成され、トラ
ンジスタ１６，１８で第３の差動回路６０が構成
されており、この電圧電流変換回路６は２重平衡
型差動回路で構成されている。トランジスタ８，
１０のベースには電圧源５４から第１のバイアス
電圧VBが加えられ、トランジスタ１６，１８の
ベースには電圧源５６から一定の第２のバイアス
電圧VAが加えられている。トランジスタ２０，
２２，２４のベースには、ダイオード３２、可変
抵抗３６および抵抗４２によつて一定のバイアス
電圧が加えられ、トランジスタ２４に流れる電流
は、トランジスタ２６，２８，３０からなる電流
ミラー回路を介してトランジスタ１０，１２のコ
レクタ側に加えられている。
力端子２に信号源４から与えられる制御電圧を電
流に変換するために電圧電流変換回路６が設置さ
れている。この電圧電流変換回路６は、NPN型
トランジスタからなる第１のトランジスタ８、第
２のトランジスタ１０、第３のトランジスタ１
２、第４のトランジスタ１４、第５のトランジス
タ１６、第６のトランジスタ１８とともにトラン
ジスタ２０，２２，２４、電流ミラー回路を構成
するPNP型トランジスタ２６，４８，３０、
NPN型トランジスタからなる定電流源としての
ダイオード３２、第１の抵抗としての可変抵抗３
４、周波数を制御するための可変抵抗３６、抵抗
３８、４０，４２，４４，４６，４８，５０，５
２および電圧源５４，５６で構成されている。す
なわち、一対のトランジスタ８，１０で第１の差
動回路５８が形成され、一対のトランジスタ１
２，１４で第２の差動回路５９が構成され、トラ
ンジスタ１６，１８で第３の差動回路６０が構成
されており、この電圧電流変換回路６は２重平衡
型差動回路で構成されている。トランジスタ８，
１０のベースには電圧源５４から第１のバイアス
電圧VBが加えられ、トランジスタ１６，１８の
ベースには電圧源５６から一定の第２のバイアス
電圧VAが加えられている。トランジスタ２０，
２２，２４のベースには、ダイオード３２、可変
抵抗３６および抵抗４２によつて一定のバイアス
電圧が加えられ、トランジスタ２４に流れる電流
は、トランジスタ２６，２８，３０からなる電流
ミラー回路を介してトランジスタ１０，１２のコ
レクタ側に加えられている。
トランジスタ１０，１２のコレクタに形成され
た端子６１には、充放電用のコンデンサ６２が接
続され、その充電電流または放電電流はトランジ
スタ１０，１２のコレクタ側から与えられる。
た端子６１には、充放電用のコンデンサ６２が接
続され、その充電電流または放電電流はトランジ
スタ１０，１２のコレクタ側から与えられる。
このコンデンサ６２の端子電圧と、電圧設定回
路６３で設定される上限基準電圧および下限基準
電圧とを比較するために電圧比較器６４が設置さ
れ、この電圧比較器６４はNPN型の第13のトラ
ンジスタ６６、第14のトランジスタ６８、定電流
源を成すトランジスタ７０および抵抗７２で構成
されている。トランジスタ６６，６８は差動回路
を構成しており、電圧比較器６４は差動比較器で
構成されている。
路６３で設定される上限基準電圧および下限基準
電圧とを比較するために電圧比較器６４が設置さ
れ、この電圧比較器６４はNPN型の第13のトラ
ンジスタ６６、第14のトランジスタ６８、定電流
源を成すトランジスタ７０および抵抗７２で構成
されている。トランジスタ６６，６８は差動回路
を構成しており、電圧比較器６４は差動比較器で
構成されている。
また、電圧設定回路６３は、第７のトランジス
タ７４、第８のトランジスタ７６、第９のトラン
ジスタ７８、第10のトランジスタ８０、第11のト
ランジスタ８２、第12のトランジスタ８４、定電
流源してのトランジスタ８６，８８，９０，９
２，９４、第２の抵抗９８、第３の抵抗１００、
第４の抵抗９６、第５の抵抗１０２及び抵抗１０
４，１０６，１０８，１１０，１１２で構成さ
れ、トランジスタ７６のコレクタに出力端子１１
４が形成されている。トランジスタ７４，７６は
差動回路を構成し、トランジスタ８６，８８，９
０のベースには、トランジスタ９２，９４および
抵抗１１０，１１２からなる定電圧回路によつて
一定のバイアス電圧が与えられている。トランジ
スタ８０のエミツタにはトランジスタ１２のベー
ス接続され、トランジスタ７８のエミツタにはト
ランジスタ１４のベースが接続されている。
タ７４、第８のトランジスタ７６、第９のトラン
ジスタ７８、第10のトランジスタ８０、第11のト
ランジスタ８２、第12のトランジスタ８４、定電
流源してのトランジスタ８６，８８，９０，９
２，９４、第２の抵抗９８、第３の抵抗１００、
第４の抵抗９６、第５の抵抗１０２及び抵抗１０
４，１０６，１０８，１１０，１１２で構成さ
れ、トランジスタ７６のコレクタに出力端子１１
４が形成されている。トランジスタ７４，７６は
差動回路を構成し、トランジスタ８６，８８，９
０のベースには、トランジスタ９２，９４および
抵抗１１０，１１２からなる定電圧回路によつて
一定のバイアス電圧が与えられている。トランジ
スタ８０のエミツタにはトランジスタ１２のベー
ス接続され、トランジスタ７８のエミツタにはト
ランジスタ１４のベースが接続されている。
そして、正側ラインに形成された電源端子１１
６と接地側ラインとの間には、電源が接続され、
Vccはその電圧である。
６と接地側ラインとの間には、電源が接続され、
Vccはその電圧である。
以上の構成に基づき、その動作を第２図を参照
して説明する。
して説明する。
(a) 電圧電流変換回路６の動作
トランジスタ２０，２２に流れる電流を、ト
ランジスタ３０に流れる電流をとするとき、入
力端子２に信号源４から制御電圧Vi＋ΔViが与
えられたとき、トランジスタ１６に流れる電流を
−Δ、トランジスタ１８に流れる電流を＋
Δとする。ΔViは制御電圧の変動分、±Δは
その変動に対応した電流の変動分である。このと
き、トランジスタ１０に流れ込む電流は、（−
Δ）／２となる。
ランジスタ３０に流れる電流をとするとき、入
力端子２に信号源４から制御電圧Vi＋ΔViが与
えられたとき、トランジスタ１６に流れる電流を
−Δ、トランジスタ１８に流れる電流を＋
Δとする。ΔViは制御電圧の変動分、±Δは
その変動に対応した電流の変動分である。このと
き、トランジスタ１０に流れ込む電流は、（−
Δ）／２となる。
変動電流分Δ／２がない場合には、トランジ
スタ１０に流れる電流は／２となり、このと
き、トランジスタ１２，１４のベース電位は、ト
ランジスタ１２が導通、あるいはトランジスタ１
４が導通する形で印加され、その結果、トランジ
スタ１２，１４はスイツチング動作をする。その
ため、トランジスタ１２に流れる電流は、電流値
で与えられ、またその値が零となる。トランジ
スタ１２に流れる電流がのときは、コンデンサ
６２が流れる電流は／２となり、その放電電流
はトランジスタ１０，１２に流れ込み、その電流
値は／２で与えられる。ここで、トランジスタ
１２に流れる電流が零のとき、コンデンサ６２に
流れ込む電流は／２で与えられる。
スタ１０に流れる電流は／２となり、このと
き、トランジスタ１２，１４のベース電位は、ト
ランジスタ１２が導通、あるいはトランジスタ１
４が導通する形で印加され、その結果、トランジ
スタ１２，１４はスイツチング動作をする。その
ため、トランジスタ１２に流れる電流は、電流値
で与えられ、またその値が零となる。トランジ
スタ１２に流れる電流がのときは、コンデンサ
６２が流れる電流は／２となり、その放電電流
はトランジスタ１０，１２に流れ込み、その電流
値は／２で与えられる。ここで、トランジスタ
１２に流れる電流が零のとき、コンデンサ６２に
流れ込む電流は／２で与えられる。
また、電流変動分Δがある場合には、トラン
ジスタ１２が導通状態のとき、コンデンサ６２に
流れ込む電流は、 −（＋Δ）−（−Δ）／２ ＝−（−Δ）／２ ……(1) となり、これが放電電流となる。また、トランジ
スタ１４が導通のときは、コンデンサ６２に流れ
込む電流は、 −（＋Δ）／２＝（＋Δ）／２ ……(2) となり、これが充電電流となる。
ジスタ１２が導通状態のとき、コンデンサ６２に
流れ込む電流は、 −（＋Δ）−（−Δ）／２ ＝−（−Δ）／２ ……(1) となり、これが放電電流となる。また、トランジ
スタ１４が導通のときは、コンデンサ６２に流れ
込む電流は、 −（＋Δ）／２＝（＋Δ）／２ ……(2) となり、これが充電電流となる。
(b) 電圧比較器６４および電圧設定回路６３の動
作 トランジスタ６６のベースに加えられるコンデ
ンサ６２の端子電圧が、トランジスタ８２のエミ
ツタからトランジスタ６８のベースに加えられる
上限基準電圧VHより少しでも高くなると、トラ
ンジスタ６６は導通状態、トランジスタ６８は非
導通状態となり、このとき、トランジスタ７４の
ベース電位はトランジスタ７６のベース電位に比
較して低Ｌレベルに移行するので、トランジスタ
７６が導通状態、トランジスタ７４は非導通状態
となる。すなわち、トランジスタ２０，２２およ
びダイオード２４で定電流源が構成されている。
作 トランジスタ６６のベースに加えられるコンデ
ンサ６２の端子電圧が、トランジスタ８２のエミ
ツタからトランジスタ６８のベースに加えられる
上限基準電圧VHより少しでも高くなると、トラ
ンジスタ６６は導通状態、トランジスタ６８は非
導通状態となり、このとき、トランジスタ７４の
ベース電位はトランジスタ７６のベース電位に比
較して低Ｌレベルに移行するので、トランジスタ
７６が導通状態、トランジスタ７４は非導通状態
となる。すなわち、トランジスタ２０，２２およ
びダイオード２４で定電流源が構成されている。
トランジスタ６６，７６が導通すると、抵抗１
００に電流が流れて電圧降下が発生し、抵抗１０
０の端子は高レベルから低レベルに移行する。こ
の場合、抵抗９８の端子は、低レベルから高レベ
ルに移行する。
００に電流が流れて電圧降下が発生し、抵抗１０
０の端子は高レベルから低レベルに移行する。こ
の場合、抵抗９８の端子は、低レベルから高レベ
ルに移行する。
この場合、トランジスタ７６は、その導通状態
が深くなると同時に、トランジスタ７４は、その
非導通状態が深くなり、この結果、安定状態でラ
ツチ状態となる。また、トランジスタ８０のエミ
ツタ電位、すなわち、トランジスタ１２のベース
電位もＬレベルからＨレベルに移行し、同時に、
トランジスタ８０のエミツタ電位、すなわち、ト
ランジスタ１４のベース電位は高レベルから低レ
ベルに移行する。この結果、トランジスタ１２，
１４は完全なスイツチング動作となるので、トラ
ンジスタ１２が導通し、電流を吸い込む。このた
め、コンデンサ６２への充電が解除され、コンデ
ンサ６２は放電が開始される。
が深くなると同時に、トランジスタ７４は、その
非導通状態が深くなり、この結果、安定状態でラ
ツチ状態となる。また、トランジスタ８０のエミ
ツタ電位、すなわち、トランジスタ１２のベース
電位もＬレベルからＨレベルに移行し、同時に、
トランジスタ８０のエミツタ電位、すなわち、ト
ランジスタ１４のベース電位は高レベルから低レ
ベルに移行する。この結果、トランジスタ１２，
１４は完全なスイツチング動作となるので、トラ
ンジスタ１２が導通し、電流を吸い込む。このた
め、コンデンサ６２への充電が解除され、コンデ
ンサ６２は放電が開始される。
そして、コンデンサ６２の端子電圧が低下し、
トランジスタ６６のベース電位が、トランジスタ
６８のベース電位より少し高くなると、トランジ
スタ７４が導通し、同時にトランジスタ７８のエ
ミツタ電位が低レベルから高レベルに移行し、ま
た、これとは逆にトランジスタ８０のエミツタ電
位が高レベルから低レベルに移行する。この結
果、トランジスタ１４が導通し、トランジスタ１
２の導通が解除される。このとき、コンデンサ６
２は充電状態に移行する。
トランジスタ６６のベース電位が、トランジスタ
６８のベース電位より少し高くなると、トランジ
スタ７４が導通し、同時にトランジスタ７８のエ
ミツタ電位が低レベルから高レベルに移行し、ま
た、これとは逆にトランジスタ８０のエミツタ電
位が高レベルから低レベルに移行する。この結
果、トランジスタ１４が導通し、トランジスタ１
２の導通が解除される。このとき、コンデンサ６
２は充電状態に移行する。
このようにコンデンサ６２は充放電が繰り返さ
れ、その端子電圧は、第２図のＡに示す三角波電
圧となる。VHdは上限側ピーク値、VLdは下限側
ピーク値である。また、トランジスタ７４のベー
スには第２図のＢに示すB1の電圧、トランジス
タ７６のベースには、第２図のＢに示すB2の電
圧が発生し、トランジスタ７４のコレクタには第
２図のＣに示す電圧が発生し、トランジスタ７６
のコレクタには、第２図のＤに示す電圧が発生
し、その電圧が発振出力V0として出力端子１１
４から取り出される。
れ、その端子電圧は、第２図のＡに示す三角波電
圧となる。VHdは上限側ピーク値、VLdは下限側
ピーク値である。また、トランジスタ７４のベー
スには第２図のＢに示すB1の電圧、トランジス
タ７６のベースには、第２図のＢに示すB2の電
圧が発生し、トランジスタ７４のコレクタには第
２図のＣに示す電圧が発生し、トランジスタ７６
のコレクタには、第２図のＤに示す電圧が発生
し、その電圧が発振出力V0として出力端子１１
４から取り出される。
ここで、コンデンサ６２の容量をＣ、第２図に
おいて、Ｔを周期、Ｖを電圧振幅とすると、発振
周波数ｆは、 ｆ＝１／Ｔ＝Ｉ／4CV ……(3) となり、可変抵抗３４の設定抵抗値をＲとする
と、 ΔI＝ΔVi／Ｒであるから、変動周波数Δfは、 ΔI＝ΔI／4CV ＝（ΔVi／Ｒ）／4CV ＝ΔVi／4CVR ……(4) となる。したがつて、周波数制御感度βは、 β＝Δf0／ΔVi＝１／4CVR（Hz／Ｖ） ……(5) となる。
おいて、Ｔを周期、Ｖを電圧振幅とすると、発振
周波数ｆは、 ｆ＝１／Ｔ＝Ｉ／4CV ……(3) となり、可変抵抗３４の設定抵抗値をＲとする
と、 ΔI＝ΔVi／Ｒであるから、変動周波数Δfは、 ΔI＝ΔI／4CV ＝（ΔVi／Ｒ）／4CV ＝ΔVi／4CVR ……(4) となる。したがつて、周波数制御感度βは、 β＝Δf0／ΔVi＝１／4CVR（Hz／Ｖ） ……(5) となる。
このような電圧制御発振器では、電流の変動を
伴うスイツチング回路部を総てNPN型トランジ
スタを用いており、しかも、電圧電流変換回路６
と電圧設定回路６３とで構成されるSRフリツプ
フロツプ回路を正帰還型として構成しているた
め、高周波数特性が良好になる。
伴うスイツチング回路部を総てNPN型トランジ
スタを用いており、しかも、電圧電流変換回路６
と電圧設定回路６３とで構成されるSRフリツプ
フロツプ回路を正帰還型として構成しているた
め、高周波数特性が良好になる。
従来のトリガパルス回路では、動作が遅く、２
組のコンパレータが必要であるとともに、バイア
ス回路も必要であり、回路構成が複雑になるなど
の欠点があつたのに対し、これらの欠点が除か
れ、特に、電圧設定回路６３に用いているRSフ
リツプフロツプ回路では、トリガパルスの与え方
に特徴がある。すなわち、電圧比較器６４のバイ
アス、すなわち、トリガ回路６８のベースがRS
フリツプフロツプ回路の出力部に接続されている
結果、電圧比較器６４が作動入力で動作するよう
になつており、高速トリガパルス回路を構成して
いる。これが、RSフリツプフロツプ回路の正帰
還動作と相まつてトリガパレス回路が正帰還型と
なつている。このため、電圧設定回路６３は、総
合的に見て正帰還型となり、従来のものと比較す
ると、１つの電圧比較器６４で構成できる点で回
路構成が簡略化され、RSフリツプフロツプ回路
の出力がバイアスを兼用しているため、バイアス
回路が不要となり、差動入力で高速動作が実現で
きるなどの利点がある。
組のコンパレータが必要であるとともに、バイア
ス回路も必要であり、回路構成が複雑になるなど
の欠点があつたのに対し、これらの欠点が除か
れ、特に、電圧設定回路６３に用いているRSフ
リツプフロツプ回路では、トリガパルスの与え方
に特徴がある。すなわち、電圧比較器６４のバイ
アス、すなわち、トリガ回路６８のベースがRS
フリツプフロツプ回路の出力部に接続されている
結果、電圧比較器６４が作動入力で動作するよう
になつており、高速トリガパルス回路を構成して
いる。これが、RSフリツプフロツプ回路の正帰
還動作と相まつてトリガパレス回路が正帰還型と
なつている。このため、電圧設定回路６３は、総
合的に見て正帰還型となり、従来のものと比較す
ると、１つの電圧比較器６４で構成できる点で回
路構成が簡略化され、RSフリツプフロツプ回路
の出力がバイアスを兼用しているため、バイアス
回路が不要となり、差動入力で高速動作が実現で
きるなどの利点がある。
以上説明したように、この発明によれば、スイ
ツチング速度が高速化されて高周波特性が良好に
なるとともに、半導体集積回路で構成して安定し
た発振動作を得ることができ、しかも、発振周波
数に無関係にデユーテイが50％の出力を得ること
ができる。
ツチング速度が高速化されて高周波特性が良好に
なるとともに、半導体集積回路で構成して安定し
た発振動作を得ることができ、しかも、発振周波
数に無関係にデユーテイが50％の出力を得ること
ができる。
第１図はこの発明の電圧制御発振器の実施例を
示す回路図、第２図はその動作を示す説明図であ
る。 VA……第２のバイアス電圧、VB……第１のバ
イアス電圧、Vi……制御電圧、６……電圧電流変
換回路、８……第１のトランジスタ、１０……第
２のトランジスタ、１２……第３のトランジス
タ、１４……第４のトランジスタ、１６……第５
のトランジスタ、１８……第６のトランジスタ、
２０，２２……トランジスタ（定電流源）、２６，
２８，３０……トランジスタ（電流ミラー回路）、
３２……ダイオード（定電流源）、３４……可変
抵抗（第１の抵抗）、５８……第１の差動回路、
５９……第２の差動回路、６２……コンデンサ、
６３……電圧設定回路、６６……第13のトランジ
スタ、６８……第14のトランジスタ、７０……ト
ランジスタ（定電流源）、７４……第７のトラン
ジスタ、７６……第８のトランジスタ、７８……
第９のトランジスタ、８０……第10のトランジス
タ、８２……第11のトランジスタ、８４……第12
のトランジスタ、８６，８８，９０，９２，９４
……トランジスタ（定電流源）、９６……第４の
抵抗、９８……第２の抵抗、１００……第３の抵
抗、１０２……第５の抵抗。
示す回路図、第２図はその動作を示す説明図であ
る。 VA……第２のバイアス電圧、VB……第１のバ
イアス電圧、Vi……制御電圧、６……電圧電流変
換回路、８……第１のトランジスタ、１０……第
２のトランジスタ、１２……第３のトランジス
タ、１４……第４のトランジスタ、１６……第５
のトランジスタ、１８……第６のトランジスタ、
２０，２２……トランジスタ（定電流源）、２６，
２８，３０……トランジスタ（電流ミラー回路）、
３２……ダイオード（定電流源）、３４……可変
抵抗（第１の抵抗）、５８……第１の差動回路、
５９……第２の差動回路、６２……コンデンサ、
６３……電圧設定回路、６６……第13のトランジ
スタ、６８……第14のトランジスタ、７０……ト
ランジスタ（定電流源）、７４……第７のトラン
ジスタ、７６……第８のトランジスタ、７８……
第９のトランジスタ、８０……第10のトランジス
タ、８２……第11のトランジスタ、８４……第12
のトランジスタ、８６，８８，９０，９２，９４
……トランジスタ（定電流源）、９６……第４の
抵抗、９８……第２の抵抗、１００……第３の抵
抗、１０２……第５の抵抗。
Claims (1)
- 【特許請求の範囲】 １ エミツタを共通に接続するとともにベースに
共通の第１のバイアス電圧が加えられた第１及び
第２のトランジスタからなる第１の差動回路が設
置され、エミツタを共通に接続した第３及び第４
のトランジスタからなる第２の差動回路が設置さ
れ、前記第１の差動回路に直列に接続された第５
のトランジスタのエミツタと前記第２の差動回路
に直列に接続された第６のトランジスタのエミツ
タとを第１の抵抗で結合するとともに、ベースに
共通に第２のバイアス電圧が加えられた第３の差
動回路が設置され、定電流を発生するとともに、
前記第５及び第６のトランジスタのエミツタ側か
ら定電流を引き込む定電流源が設置され、この定
電流源から前記定電流を受けて前記第２及び第３
のトランジスタのコレクタ側に前記定電流を供給
する電流ミラー回路が設置され、前記第６のトラ
ンジスタのベースに加えられた制御電圧を制御電
流に変換する電圧電流変換回路と、 この電圧電流変換回路の前記第２及び第３のト
ランジスタのコレクタに接続され、そのコレクタ
に取り出される出力電流によつて充電又は放電さ
れるコンデンサと、 定電流を発生する定電流源が設置され、エミツ
タが共通に接続されるとともに前記定電流源の定
電流によつてエミツタ電流が与えられる第７及び
第８のトランジスタが設置されるとともに前記第
７のトランジスタのコレクタ側に第２の抵抗、前
記第８のトランジスタのコレクタ側に第３の抵抗
が直列に接続された差動回路が設置され、前記第
７のトランジスタとベースが共通に接続されると
ともにベース・エミツタ間に第４の抵抗が接続さ
れた第９のトランジスタが設置され、前記第８の
トランジスタとベースが共通に接続されるととも
にベース・エミツタ間に第５の抵抗が接続された
第10のトランジスタが設置され、前記第８のトラ
ンジスタのコレクタにベースが接続されて導通
時、前記第７及び第９のトランジスタのベースに
電源側から電流を流す第11のトランジスタが設置
され、前記第７のトランジスタのコレクタにベー
スが接続されてその導通時の電流を前記第８及び
第10のトランジスタのベースに流す第12のトラン
ジスタが設置され、前記第10のトランジスタのエ
ミツタ電位を前記電圧電流変換回路の第３のトラ
ンジスタのベースに加えるとともに、前記第９の
トランジスタのエミツタ電位を前記電圧電流変換
回路の前記第４のトランジスタのベースに加える
電圧設定回路と、 エミツタが共通に接続されるとともにエミツタ
側に定電流源が設置され、エミツタ側から定電流
が前記定電流源に引かれる第13及び第14のトラン
ジスタからなる差動回路を備え、前記第13のトラ
ンジスタのベースに前記コンデンサの充電電圧が
加えられ、前記第14のトランジスタのベースに前
記第７及び第９のトランジスタのベースが接続さ
れ、前記第13のトランジスタのコレクタが前記第
８のトランジスタのコレクタに接続され、前記第
14のトランジスタのコレクタが前記第７のトラン
ジスタのコレクタに接続され、前記コンデンサの
充電電圧と前記電圧設定回路の設定電位とを比較
し、両者の大小関係を表す出力を発生する電圧比
較回路と、 を備えたことを特徴とする電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59277685A JPS61159813A (ja) | 1984-12-31 | 1984-12-31 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59277685A JPS61159813A (ja) | 1984-12-31 | 1984-12-31 | 電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61159813A JPS61159813A (ja) | 1986-07-19 |
| JPH0342010B2 true JPH0342010B2 (ja) | 1991-06-25 |
Family
ID=17586874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59277685A Granted JPS61159813A (ja) | 1984-12-31 | 1984-12-31 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61159813A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58103221A (ja) * | 1981-12-15 | 1983-06-20 | Sony Corp | 可変発振器 |
-
1984
- 1984-12-31 JP JP59277685A patent/JPS61159813A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58103221A (ja) * | 1981-12-15 | 1983-06-20 | Sony Corp | 可変発振器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61159813A (ja) | 1986-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0324813A (ja) | 差動し張発振器 | |
| US4611136A (en) | Signal delay generating circuit | |
| JP2883953B2 (ja) | 弛張発振器 | |
| EP0477907B1 (en) | A constant current circuit and an oscillating circuit controlled by the same | |
| US4418323A (en) | Oscillator having capacitor charged and discharged by current mirror circuits | |
| JPS632418A (ja) | 電圧制御発振器 | |
| US4636659A (en) | Sample and hold circuit | |
| JPH0342010B2 (ja) | ||
| JPS6271320A (ja) | 電流制御発振器 | |
| US3076152A (en) | Stabilized duty cycle modulated multivibrator | |
| JP2838212B2 (ja) | のこぎり波発振器段 | |
| JPS6410134B2 (ja) | ||
| KR890004648B1 (ko) | 전압제어 발진기 | |
| JP2812739B2 (ja) | 三角波発生器 | |
| US4798973A (en) | High frequency charge pump/integrator circuit | |
| JP2821612B2 (ja) | 出力回路 | |
| JPS5816271Y2 (ja) | 非安定マルチバイブレ−タ | |
| KR930008429B1 (ko) | 가변 주파수 전압제어 발진회로 | |
| JPS61145905A (ja) | Ｆｍ復調回路 | |
| JPH053933B2 (ja) | ||
| JP3586973B2 (ja) | スイッチング回路 | |
| KR910004855Y1 (ko) | 지연 회로 | |
| JPH11150448A (ja) | 発振回路 | |
| JP3272205B2 (ja) | 発振回路 | |
| JPH0821835B2 (ja) | 電圧制御発振回路 |