JP3272205B2 - 発振回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチバイブレー
タを使用した発振回路に関するもので、特に周囲温度の
変化に対しても、一定の発振周波数を得ることのできる
発振回路に関する。

【０００２】

【従来の技術】マルチバイブレータを使用した発振回路
が知られている。マルチバイブレータを使用した発振回
路では、発振子としてコンデンサだけを使用して構成で
きるので、発振回路をＩＣ化するのに最適である。前記
コンデンサの容量値程度であれば、ＩＣに内蔵可能であ
る。

【０００３】図２はそのようなマルチバイブレータを使
用した発振回路を示す回路図で、コレクタが第１負荷
（１）に接続されエミッタがコンデンサ（２）の一端に
接続された第１トランジスタ（３）と、コレクタが第２
負荷（４）に接続されエミッタが前記コンデンサ（２）
の他端に接続された第２トランジスタ（５）と、コレク
タが前記コンデンサ（２）の一端に接続され電流源を構
成する第３トランジスタ（６）と、コレクタが前記コン
デンサ（２）の他端に接続され電流源を構成する第４ト
ランジスタ（７）と、前記第３又は第４トランジスタ
（６）（７）に定電流を供給する第５トランジスタ
（８）と、前記第１負荷（１）及び又は前記第２負荷
（４）の出力信号に応じて、前記第１及び第４トランジ
スタ（３）（７）と、前記第２及び第３トランジスタ
（５）（６）とを交互に導通させるようにバイアスを与
えるバイアス回路（９）と、出力端子（１０）（１１）
とを備えている。

【０００４】次に、発振原理について簡単に説明する。
今、図２の点Ａが「Ｈ」レベルで、点Ｂが「Ｌ」レベル
であったとする。すると、トランジスタ（１２）のエミ
ッタ側の電位が上昇して全体的に「Ｈ」レベルとなる。
又、トランジスタ（１３）のエミッタ側の電位が低下し
て全体的に「Ｌ」レベルとなる。

【０００５】その為、前記第１及び第４トランジスタ
（３）（７）のベースには「Ｌ」レベルの電圧が印加さ
れ、前記第２及び第３トランジスタ（５）（６）のベー
スには「Ｈ」レベルの電圧が印加される。前記第２及び
第３トランジスタ（５）（６）のベースに「Ｈ」レベル
の電圧が印加されると、定電流を供給する第５トランジ
スタ（８）に流れる電流Ｉが両トランジスタを介して流
れることとなる。

【０００６】すると、コンデンサ（２）には図示の方向
の充電が行われ、第２トランジスタ（５）のエミッタ電
圧が上昇する。第２トランジスタ（５）のエミッタ電圧
が上昇すると第２トランジスタ（５）は、オフする。す
ると、点Ｂの電圧が「Ｈ」レベルとなり、トランジスタ
（１３）のエミッタ側の電位が上昇して全体的に「Ｈ」
レベルとなる。

【０００７】すると、第１及び第４トランジスタ（３）
（７）のベースには「Ｈ」レベルの電圧が印加され、第
１及び第４トランジスタ（３）（７）がオンする。第１
及び第４トランジスタ（３）（７）がオンすると、点Ａ
の電圧が「Ｌ」レベルとなり、トランジスタ（１２）の
エミッタ側の電位が低下して全体的に「Ｌ」レベルとな
る。

【０００８】その為、コンデンサ（２）には図示の方向
と逆の方向の充電が行われ、同様の動作を繰り返すこと
になる。つまり、前記第１及び第４トランジスタ（３）
（７）と、前記第２及び第３トランジスタ（５）（６）
とを交互に導通させるようにバイアス回路（９）が動作
し、その結果、出力端子（１０）（１１）に発振出力信
号が得られる。

【０００９】出力端子（１０）（１１）に得られる発振
出力信号の発振周波数Ｆは、

【００１０】

【数２】

【００１１】となる。但し、Ｉは前記第５トランジスタ
（８）の定電流値、Ｃは前記コンデンサ（２）の容量
値、Ｖは前記第１負荷（１）、前記第２負荷（４）に発
生する信号の振幅である。従って、図２の回路によれ
ば、マルチバイブレータを使用した発振回路を構成する
ことができる。

【００１２】

【発明が解決しようとする課題】しかしながら、図２の
発振回路では発振出力信号中にノイズが混入されてしま
う、という問題があった。図２において、電源端子（１
４）の電圧（＋ＶB）中にノイズが含まれていると、該
ノイズが抵抗（１５）（１６）により分割されてトラン
ジスタ（８）のベースに印加されてしまう。すると、ト
ランジスタ（８）に流れる電流Ｉ中にノイズが含まれ
て、結果として発振回路の発振出力信号中にノイズが混
入されてしまう。

【００１３】

【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、コレクタが第１負荷に接続されエミ
ッタがコンデンサの一端に接続された第１トランジスタ
と、コレクタが第２負荷に接続されエミッタが前記コン
デンサの他端に接続された第２トランジスタと、コレク
タが前記コンデンサの一端に接続され電流源を構成する
第３トランジスタと、コレクタが前記コンデンサの他端
に接続され電流源を構成する第４トランジスタと、エミ
ッタに抵抗が接続され前記第３及び第４トランジスタに
流れる電流の電流源を構成する第５トランジスタと、前
記第２及び第３トランジスタのベースにバイアスを加
え、前記第１負荷の出力信号に応じて前記第２及び第３
トランジスタを同時にオンさせて前記コンデンサを一方
の方向で充電する第１の帰還路を構成する第１のバイア
ス回路と、前記第１及び第４トランジスタのベースにバ
イアスを加え、前記第２負荷の出力信号に応じて前記第
１及び第４トランジスタを同時にオンさせて前記コンデ
ンサを他方の方向で充電する第２の帰還路を構成する第
２のバイアス回路とを備える発振回路において、ベース
が前記第５トランジスタのベースに、エミッタがダイオ
ードに接続された第３のバイアス回路を設け、前記ダイ
オードの両端電圧が前記第５トランジスタのエミッタに
接続された前記抵抗に印加されるようにしたことを特徴
とする。又、本発明は、コレクタが第１負荷に接続され
エミッタがコンデンサの一端に接続された第１トランジ
スタと、コレクタが第２負荷に接続されエミッタが前記
コンデンサの他端に接続された第２トランジスタと、コ
レクタが前記コンデンサの一端に接続され電流源を構成
する第３トランジスタと、コレクタが前記コンデンサの
他端に接続され電流源を構成する第４トランジスタと、
エミッタに抵抗が接続され前記第３及び第４トランジス
タに流れる電流の電流源を構成する第５トランジスタ
と、前記第２及び第３トランジスタのベースにバイアス
を加え、前記第１負荷の出力信号に応じて前記第２及び
第３トランジスタを同時にオンさせて前記コンデンサを
一方の方向で充電する第１の帰還路を構成する第１のバ
イアス回路と、前記第１及び第４トランジスタのベース
にバイアスを加え、前記第２負荷の出力信号に応じて前
記第１及び第４トランジスタを同時にオンさせて前記コ
ンデンサを他方の方向で充電する第２の帰還路を構成す
る第２のバイアス回路とを備える発振回路において、ベ
ースが前記第５トランジスタのベースに、エミッタがダ
イオードに接続された第３のバイアス回路と、ＰＮ接合
素子と複数の抵抗の直列回路を備え、該ＰＮ接合素子の
立ち上がり電圧と前記複数の抵抗の抵抗比に応じた電圧
で前記第１及び第２負荷の出力信号レベルを制限するリ
ミッタを設け、前記複数の抵抗の抵抗比を調整して前記
第１及び第２トランジスタのコレクタから得られる発振
出力信号の周波数が温度変化によらず一定となるように
したことを特徴とする。

【００１４】

【発明の実施の形態】図１は、本発明の発振回路を示す
もので、（２０）は、抵抗（２１）（２２）、トランジ
スタ（２３）乃至（２７）からなり、点Ａ及び点Ｂの電
圧のレベルを制限するリミッタ、（２８）はトランジス
タ（２９）（３０）、ダイオード（３１）、抵抗（３
２）（１５）を備えるバイアス回路である。

【００１５】尚、図１において、図２と同一の回路素子
については同一の符号を付し説明を省略する。図１にお
いては、トランジスタ（８）のベースにトランジスタ
（２９）とダイオード（３１）の２つのＰＮ接合素子の
立ち上がり電圧が印加される。ここで、トランジスタ
（８）とトランジスタ（２９）の立ち上がり電圧は等し
くなるので、抵抗（３３）Ｒ３にはダイオード（３１）
の電圧が加わる。ダイオード（３１）のインピーダンス
は、非常に小さいので、電源端子（１４）の電圧（＋Ｖ
B）中にノイズが含まれていても前記インピーダンスに
より大きく減衰させられる。

【００１６】そのため、抵抗（３３）に流れる電流には
ノイズの混入がなくなり、出力端子（１０）（１１）の
発振出力信号にはノイズが含まれなくなる。次に、ダイ
オード（３１）によるノイズの低減について図１と図２
との比較を行う。図２の抵抗（１６）に生ずる電圧Ｖ01
と流れる電流Ｉ3は、抵抗（１５）をＲ20、抵抗（１
６）をＲ21、ＰＮ接合素子のインピーダンスをｒeとす
ると、

【００１７】

【数３】

【００１８】

【数４】

【００１９】となる。式（４）を式（３）に代入する
と、電圧Ｖ01は、

【００２０】

【数５】

【００２１】となる。式（５）を電源電圧（＋ＶB）で
微分すれば、ノイズに対する変化量が明らかとなる。即
ち、前記変化量は

【００２２】

【数６】

【００２３】となる。次に、図１のダイオード（３１）
に生ずる電圧Ｖ02と流れる電流Ｉ2は、抵抗（１５）を
Ｒ20、ＰＮ接合素子のインピーダンスをｒeとすると、

【００２４】

【数７】

【００２５】

【数８】

【００２６】となる。式（８）を式（７）に代入する
と、電圧Ｖ02は、

【００２７】

【数９】

【００２８】となる。式（９）を電源電圧（＋ＶB）で
微分すれば、ノイズに対する変化量が明らかとなる。即
ち、前記変化量は

【００２９】

【数１０】

【００３０】となる。ここで、Ｉ2＝Ｉ3＝１００マイク
ロＡ、ＶB＝５Ｖとすると、ｒe＝２６０オームとなり、
Ｖ01＝Ｖ02となる条件を加えると、 Ｒ１＝３５.４Ｋオーム Ｒ２＝ ７.３Ｋオーム Ｒ３＝３５.４Ｋオーム となる。これらを、式（６）と式（１０）に代入する
と、 デルタＶ01＝０.１７ デルタＶ02＝０.0073 となり、これらの差をデジベル表示すれば約２７.３ｄ
Ｂとなり、雑音が大きく減らせることが明らかである。

【００３１】ところが、図１のようにトランジスタ
（８）のベースにダイオード（３１）の電圧が加わる
と、周囲温度の上昇に伴い抵抗（３３）に加わる電圧が
小さくなり、電流Ｉが小さくなってしまう。すると、式
（２）の電流Ｉが小さくなり、発振周波数Ｆが小さくな
ってしまう。この際、式（２）の信号の振幅Ｖも小さく
なるがその量は抵抗変動に起因して小さい。

【００３２】そこで、本発明では、リミッタ（２０）を
利用して、その低下を防止している。トランジスタ（２
３）のエミッタに流れる電流Ｉ１は、抵抗（２１）の値
をＲ１とし、トランジスタやダイオードのＰＮ接合電圧
をＶBEとすると、

【００３３】

【数１１】

【００３４】となる。そして、抵抗（２２）の値をＲ
２、電源電圧をＶCCとすると、トランジスタ（２６）
（２７）のエミッタに生ずるリミッタ電圧ＶLは、

【００３５】

【数１２】

【００３６】となり、該電圧以下に点Ａ及び点Ｂの電圧
が下がることはない。点Ａ及び点Ｂの電圧が式（１２）
のように表せると、第１負荷（１）及び第２負荷（４）
に発生する発振信号の振幅ＶPPLは、

【００３７】

【数１３】

【００３８】となる。式（１３）においては、抵抗Ｒ１
＞抵抗Ｒ２とする。すると、電圧ＶBEには正の係数がか
かるようになる。又、式（７）の抵抗Ｒ１及びＲ２の温
度変化に起因する変動は相殺されるので、式（１３）の
変動要因は、電圧ＶBEだけである。これらの条件から、
温度が上昇すると振幅ＶPPLは小さくなる。振幅ＶPPLが
小さくなると、式（２）の振幅Ｖは小さくなり発振出力
信号の発振周波数Ｆは、大きくなる。

【００３９】従って、発振周波数Ｆは一定となる。

【００４０】

【発明の効果】以上述べた如く、本発明によれば、マル
チバイブレータ型の発振回路の発振周波数を定める第５
トランジスタのベースにＰＮ接合素子から生ずる電圧の
みを印加しているので、発振出力信号中に含まれるノイ
ズが大幅に低減される。更に、本発明によれば、第１及
び第２負荷に発生する出力信号レベルを制限するリミッ
タを設け、発振出力信号の振幅が温度変化に応じて変化
するようにしているので、発振回路の発振周波数を定め
る電流値Ｉが温度により変動しても、発振出力信号の振
幅Ｖがその変化を押さえるように働くので、全体とし
て、発振回路の発振周波数は、一定となる。

【図面の簡単な説明】

【図１】本発明の発振回路を示す回路図である。

【図２】従来の発振回路を示す回路図である。

【符号の説明】

（３） 第１トランジスタ （５） 第２トランジスタ （６） 第３トランジスタ （７） 第４トランジスタ （２０） リミッタ （２８） バイアス回路

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 コレクタが第１負荷に接続されエミッタ
   がコンデンサの一端に接続された第１トランジスタと、 コレクタが第２負荷に接続されエミッタが前記コンデン
   サの他端に接続された第２トランジスタと、 コレクタが前記コンデンサの一端に接続され電流源を構
   成する第３トランジスタと、 コレクタが前記コンデンサの他端に接続され電流源を構
   成する第４トランジスタと、エミッタに抵抗が接続され 前記第３及び第４トランジス
   タに流れる電流の電流源を構成する第５トランジスタ
   と、前記第２及び第３トランジスタのベースにバイアスを加
   え、 前記第１負荷の出力信号に応じて前記第２及び第３
   トランジスタを同時にオンさせて前記コンデンサを一方
   の方向で充電する第１の帰還路を構成する第１のバイア
   ス回路と、 前記第１及び第４トランジスタのベースにバイアスを加
   え、 前記第２負荷の出力信号に応じて前記第１及び第４
   トランジスタを同時にオンさせて前記コンデンサを他方
   の方向で充電する第２の帰還路を構成する第２のバイア
   ス回路と、 を備える発振回路において、ベースが前記第５トランジスタのベースに、エミッタが
   ダイオードに接続された第３のバイアス回路を設け、前
   記ダイオードの両端電圧が前記第５トランジスタのエミ
   ッタに接続された前記抵抗に印加されるようにしたこと
   を特徴とする 発振回路。
2. 【請求項２】コレクタが第１負荷に接続されエミッタが
   コンデンサの一端に接続された第１トランジスタと、 コレクタが第２負荷に接続されエミッタが前記コンデン
   サの他端に接続された第２トランジスタと、 コレクタが前記コンデンサの一端に接続され電流源を構
   成する第３トランジスタと、 コレクタが前記コンデンサの他端に接続され電流源を構
   成する第４トランジスタと、エミッタに抵抗が接続され 前記第３及び第４トランジス
   タに流れる電流の電流源を構成する第５トランジスタ
   と、前記第２及び第３トランジスタのベースにバイアスを加
   え、 前記第１負荷の出力信号に応じて前記第２及び第３
   トランジスタを同時にオンさせて前記コンデンサを一方
   の方向で充電する第１の帰還路を構成する第１のバイア
   ス回路と、 前記第１及び第４トランジスタのベースにバイアスを加
   え、 前記第２負荷の出力信号に応じて前記第１及び第４
   トランジスタを同時にオンさせて前記コンデンサを他方
   の方向で充電する第２の帰還路を構成する第２のバイア
   ス回路と、 を備える発振回路において、ベースが前記第５トランジスタのベースに、エミッタが
   ダイオードに接続された第３のバイアス回路と、 ＰＮ接合素子と複数の抵抗の直列回路を備え、該ＰＮ接
   合素子の立ち上がり電圧と前記複数の抵抗の抵抗比に応
   じた電圧で前記第１及び第２負荷の出力信号レベルを制
   限するリミッタを設け、前記複数の抵抗の抵抗比を調整
   して前記第１及び第２トランジスタのコレクタから得ら
   れる発振出力信号の周波数が温度変化によらず一定とな
   るようにしたことを特徴とする発振回路。
3. 【請求項３】コレクタが第１負荷に接続されエミッタが
   コンデンサの一端に接続された第１トランジスタと、 コレクタが第２負荷に接続されエミッタが前記コンデン
   サの他端に接続された第２トランジスタと、 コレクタが前記コンデンサの一端に接続され電流源を構
   成する第３トランジスタと、 コレクタが前記コンデンサの他端に接続され電流源を構
   成する第４トランジスタと、 エミッタに抵抗が接続され前記第３及び第４トランジス
   タに流れる電流の電流源を構成する第５トランジスタ
   と、 前記第２及び第３トランジスタのベースにバイアスを加
   え、前記第１負荷の出力信号に応じて前記第２及び第３
   トランジスタを同時にオンさせて前記コンデン サを一方
   の方向で充電する第１の帰還路を構成する第１のバイア
   ス回路と、 前記第１及び第４トランジスタのベースにバイアスを加
   え、前記第２負荷の出力信号に応じて前記第１及び第４
   トランジスタを同時にオンさせて前記コンデンサを他方
   の方向で充電する第２の帰還路を構成する第２のバイア
   ス回路と、 を備え、発振周波数Ｆが Ｆ＝ Ｉ/(4CV) ・・・（１） （但し、Iは前記第５トランジスタの定電流値、Cは前記
   コンデンサの容量値、Vは前記第１負荷及び前記第２負
   荷に発生する信号の振幅である） で定まる発振回路において、 ベースが前記第５トランジスタのベースに、エミッタが
   ダイオードに接続された第３のバイアス回路と、 前記第１及び第２負荷に発生する出力信号レベルを制限
   するリミッタを設け、周囲の温度変化に応じて前記定電
   流Iが変動した時に前記振幅Vを変化させて前記発振周波
   数Ｆが一定となるようにしたことを特徴とする 発振回
   路。