DE4433143A1 - Verfahren und Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen - Google Patents

Verfahren und Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen

Info

Publication number
DE4433143A1
DE4433143A1 DE4433143A DE4433143A DE4433143A1 DE 4433143 A1 DE4433143 A1 DE 4433143A1 DE 4433143 A DE4433143 A DE 4433143A DE 4433143 A DE4433143 A DE 4433143A DE 4433143 A1 DE4433143 A1 DE 4433143A1
Authority
DE
Germany
Prior art keywords
driven
current
circuits
signal
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4433143A
Other languages
English (en)
Other versions
DE4433143C2 (de
Inventor
Kanta Yamamoto
Katsuichi Ohara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE4433143A1 publication Critical patent/DE4433143A1/de
Application granted granted Critical
Publication of DE4433143C2 publication Critical patent/DE4433143C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • H04L12/40039Details regarding the setting of the power status of a node according to activity on the bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/407Bus networks with decentralised control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0298Arrangement for terminating transmission lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen, und insbesondere ein Verfahren und eine Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen in allgemeinen elektronischen Schaltungen, welche in beiden Richtungen ein stromgetriebenes Signal senden und empfangen, zum Beispiel ein ECL-Signal (Emitter-gekoppelte Logik) oder ein PCML-Signal (Pseudo-Strom Modus-Logik).
Integrierte Schaltungen werden von Jahr zu Jahr komplizierter. Es ist erforderlich, die Anzahl der Eingangs/Ausgangs-Stifte oder -Anschlüsse (I/O) dadurch zu verringern, daß die I/O-Stifte gemeinsam genutzt werden. Weiterhin ist es bei Schaltungen, welche ECL-Signale verwenden, erforderlich, Daten mit korrekter Amplitude unter Einsatz einer doppelten oder mehrfachen Abschlußsteuerung zu übertragen.
Bei einer konventionellen Abschlußschaltung für eine stromgetriebene Schaltung ist eine Abschlußschaltung nur für eine ECL-Schaltung vorgesehen, die als Empfänger dient. Diese Abschlußschaltung weist beispielsweise mehrere Widerstände und einen Kondensator auf, und wird dazu eingesetzt, sich selbst mit einer Impedanzleitung abzugleichen, beispielsweise einer 75-Ohm-Streifenleitung oder einem Koaxialkabel. Wenn jedoch im Stand der Technik Daten von einer ECL-Schaltung zu einer anderen ECL-Schaltung über die Impedanzleitung in eine Richtung übertragen werden, so arbeitet die Abschlußschaltung nur für die Empfänger-ECL-Schaltung.
Ein ECL-Signal weist eine Amplitude von beispielsweise 1,0 V auf, wobei der hohe Pegel H einen Wert von -0,8 V aufweist, und der niedrige Pegel L einen Wert von -1,8 V. Die Abschlußschaltung stellt das stromgetriebene Signal ein, also die Empfänger-ECL-Schaltung, so daß die Amplitude des Signals bei 1,0 V gehalten wird, um eine Schwellenspannung von beispielsweise -1,3 V herum. Um die Betriebsgeschwindigkeit weiter zu verbessern, kann ein PCML-Signal (Pseudo-Strom Modus-Logik) eingesetzt werden. Das PCML-Signal weist zwei Amplituden von 0,4 V und 0,8 V um Schwellenspannungen von +1,6 V bzw. +2,0 V herum auf.
Bei den PCML-Signale verwendenden PCML-Schaltungen ist es erforderlich, Daten mit korrekter Amplitude unter doppelter oder mehrfacher Abschlußsteuerung zu übertragen. Die beim Stand der Technik auftretenden Schwierigkeiten werden nachstehend noch im einzelnen unter Bezugnahme auf die beigefügten Zeichnungen erläutert.
Ein Ziel der vorliegenden Erfindung besteht in der Ausführung einer einfachen Abschlußschaltsteuerung, um eine Abnahme der Impedanz einer Ausgangsstufe jeder stromgetriebenen Schaltung zu verhindern, und ein stromgetriebenes Signal mit normaler Amplitude zu übertragen.
Gemäß der vorliegenden Erfindung wird ein Verfahren zum Steuern des Abschlusses stromgetriebener Schaltungen zur Verfügung gestellt, welche in beiden Richtungen ein stromgetriebenes Signal senden bzw. empfangen, wobei der Schritt der Übertragung des stromgetriebenen Signals von einer ersten der stromgetriebenen Schaltungen und des Empfangs des Signals durch eine zweite, zumindest eine der stromgetriebenen Schaltungen vorgesehen ist, während nur eine Abschlußschaltung an der Empfängerseite angeschlossen ist, und die anderen Abschlußschaltungen abgetrennt sind.
Das stromgetriebene Signal kann ein ECL-Signal sein, und die stromgetriebenen Schaltungen können ECL-Schaltungen sein. Das stromgetriebene Signal kann auch ein PCML-Signal sein. Die Abschlußschaltungen können über Transistoren angeschlossen und abgetrennt werden.
Die zweite stromgetriebene Schaltung kann eine einzelne Schaltung sein, und nur die Abschlußschaltung für die zweite stromgetriebene Schaltung kann angeschlossen werden, wenn die zweite stromgetriebene Schaltung das stromgetriebene Signal von der ersten stromgetriebenen Schaltung empfängt. Die Abschlußschaltung für die zweite stromgetriebene Schaltung kann in Reaktion auf ein Lese- oder Schreibsignal für einen Speicher der zweiten stromgetriebenen Schaltung angeschlossen werden, wobei das Lese- oder Schreibsignal zwischengespeichert wird, um seine aktive Periode zu verlängern.
Die zweite stromgetriebene Schaltung kann auch in vorm mehrerer Schaltungen vorgesehen sein, und die mehreren zweiten stromgetriebenen Schaltungen können das stromgetriebene Signal von der ersten stromgetriebenen Schaltung empfangen, wobei die Abschlußschaltungen für die jeweiligen zweiten stromgetriebenen Schaltungen angeschlossen sind.
Die Abschlußschaltungen für die zweiten stromgetriebenen Schaltungen können durch eine Abschlußsteuerung gesteuert werden. Die Abschlußschaltungen können angeschlossen bzw. abgetrennt in Reaktion auf Abschlußsteuersignale werden, die aus Betriebssteuersignalen zum Steuern des Betriebs der jeweiligen stromgetriebenen Schaltungen erzeugt werden. Die Abschlußschaltungen können in Reaktion auf die Betriebssteuersignale angeschlossen oder abgetrennt werden, welche dieselben Signale sind wie die Betriebssteuersignale zum Steuern der Betriebsabläufe der jeweiligen stromgetriebenen Schaltungen.
Die Abschlußschaltungen können in Reaktion auf das stromgetriebene Signal angeschlossen oder abgetrennt werden. Die Abschlußschaltungen können in Reaktion auf ein TTL-Signal, welches sich von dem stromgetriebenen Signal unterscheidet, angeschlossen oder abgetrennt werden.
Weiterhin ist gemäß der vorliegenden Erfindung ein Verfahren zum Steuern des Abschlusses stromgetriebener Schaltungen vorgesehen, welche ein stromgetriebenes Signal in beiden Richtungen senden bzw. empfangen, wobei folgende Schritte vorgesehen sind: Anschließen nur einer Abschlußschaltung für eine erste der stromgetriebenen Schaltungen, die an ein Ende eines bidirektionalen (in beiden Richtungen arbeitenden) Busses angeschlossen ist, und Abtrennen von Abschlußschaltungen für die anderen stromgetriebenen Schaltungen, wenn das stromgetriebene Signal in einer ersten Richtung über den bidirektionalen Bus übertragen wird; und Anschließen nur einer Abschlußschaltung für eine zweite der stromgetriebenen Schaltungen, die mit dem anderen Ende des bidirektionalen Busses verbunden ist, und Abtrennen von Abschlußschaltungen für die anderen stromgetriebenen Schaltungen, wenn das stromgetriebene Signal in einer zweiten Richtung zum Durchqueren des bidirektionalen Busses veranlaßt wird.
Gemäß der vorliegenden Erfindung wird weiterhin eine Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen zur Verfügung gestellt, welche bidirektional ein stromgetriebenes Signal senden bzw. empfangen, wobei ein bidirektionaler Bus zum Übertragen des stromgetriebenen Signals vorgesehen ist, und die stromgetriebenen Schaltungen an den bidirektionalen Bus angeschlossen sind; Abschlußschaltungen für die stromgetriebenen Schaltungen vorgesehen sind; eine Verbindungseinheit zum Anschluß nur der Abschlußschaltung für die stromgetriebene Schaltung vorgesehen ist, welche das stromgetriebene Signal empfängt; und eine Unterbrechungseinheit zum Abtrennen einer Abschlußschaltung für die stromgetriebene Schaltung vorgesehen ist, welche das stromgetriebene Signal überträgt, und von Abschlußschaltungen für die stromgetriebenen Schaltungen, welche das stromgetriebene Signal nicht senden oder empfangen.
Eine der stromgetriebenen Schaltungen kann das stromgetriebene Signal empfangen, und die Verbindungseinheit kann die Abschlußschaltung für die stromgetriebene Schaltung anschließen, welche das stromgetriebene Signal empfängt. Mehrere der stromgetriebenen Schaltungen können das stromgetriebene Signal empfangen, und die Verbindungseinheit kann die Abschlußschaltungen für die stromgetriebenen Schaltungen anschließen, welche das stromgetriebene Signal empfangen.
Jede der Abschlußschaltungen kann eine Widerstandseinheit und eine Kondensatoreinheit aufweisen, zum Einstellen oder Regeln der Amplitude des stromgetriebenen Signals in einem vorgegebenen Bereich, wenn die Abschlußschaltung angeschlossen ist, so daß die entsprechende stromgetriebene Schaltung das stromgetriebene Signal empfängt. Die Widerstandseinheit kann eine erste Widerstandseinheit und eine zweite Widerstandseinheit aufweisen, ein Ende der ersten Widerstandseinheit kann an den bidirektionalen Bus angeschlossen sein, das andere Ende der ersten Widerstandseinheit kann an ein Ende der zweiten Widerstandseinheit angeschlossen sein, und an ein Ende der Kondensatoreinheit, und das andere Ende der zweiten Widerstandseinheit und das andere der Kondensatoreinheit können an eine Energieversorgungsleitung über entweder die Verbindungseinheit oder die Unterbrechungseinheit angeschlossen sein.
Weiterhin wird gemäß der vorliegenden Erfindung eine Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen zur Verfügung gestellt, welche bidirektional ein stromgetriebenes Signal senden bzw. empfangen, wobei ein bidirektionaler Bus zum bidirektionalen Aussenden des stromgetriebenen Signals vorgesehen ist; eine erste der stromgetriebenen Schaltungen an ein Ende des bildrektionalen Busses angeschlossen ist; eine erste Abschlußschaltung für die erste stromgetriebene Schaltung vorgesehen ist; eine zweite der stromgetriebenen Schaltungen an das andere Ende des bidirektionalen Busses angeschlossen ist; eine zweite Abschlußschaltung für die zweite stromgetriebene Schaltung vorgesehen ist; mehrere dritte der stromgetriebenen Schaltungen an den bidirektionalen Bus zwischen der ersten und zweiten stromgetriebenen Schaltung angeschlossen sind; eine erste Steuereinheit zum Anschluß der zweiten Abschlußschaltung und zum Abtrennen der ersten Abschlußschaltung vorgesehen ist, wenn das stromgetriebene Signal von einer der stromgetriebenen Schaltungen zu einer anderen in einer Richtung von der ersten stromgetriebenen Schaltung zur zweiten stromgetriebenen Schaltung übertragen wird; und eine zweite Steuereinheit vorgesehen ist, um die erste Abschlußschaltung anzuschließen und die zweite Abschlußschaltung abzutrennen, wenn das stromgetriebene Signal von einer der stromgetriebenen Schaltungen zu einer anderen in einer Richtung von der zweiten stromgetriebenen Schaltung zur ersten stromgetriebenen Schaltung übertragen wird.
Die erste und zweite Steuereinheit können jeweils Transistoren aufweisen. Jede der Abschlußschaltungen kann mit einer Widerstandseinheit und einer Kondensatoreinheit versehen sein, zum Regeln oder Einstellen der Amplitude des stromgetriebenen Signals in einem vorbestimmten Bereich, wenn die Abschlußschaltung angeschlossen ist, so daß die entsprechende stromgetriebene Schaltung das stromgetriebene Signal empfängt.
Die Widerstandseinheit kann eine erste Widerstandseinheit und eine zweite Widerstandseinheit aufweisen, ein Ende der ersten Widerstandseinheit kann an den bidirektionalen Bus angeschlossen sein, das andere Ende der ersten Widerstandseinheit kann mit einem Ende der zweiten Widerstandseinheit und mit einem Ende der Kondensatoreinheit verbunden sein, und das andere Ende der zweiten Widerstandseinheit und das andere Ende der Kondensatoreinheit können an eine Energieversorgungsleitung über entweder die Verbindungseinheit oder die Unterbrechungseinheit angeschlossen sein.
Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele näher erläutert, aus welchen weitere Vorteile und Merkmale hervorgehen. Es zeigt:
Fig. 1 ein Schaltbild mit einem Beispiel für eine Abschlußschaltung für stromgetriebene Schaltungen nach dem Stand der Technik;
Fig. 2 ein Schaltbild mit einem Beispiel für ein Doppel-Abschlußsystem für stromgetriebene Schaltungen nach dem Stand der Technik;
Fig. 3 ein Schaltbild einer ECL-Schaltung, die als stromgetriebene Schaltung nach dem Stand der Technik arbeitet;
Fig. 4 ein Schaltbild mit einem Beispiel eines Doppel-Abschlußsystems für stromgetriebene Schaltungen nach dem Stand der Technik;
Fig. 5 ein Blockschaltbild, welches das Grundprinzip einer Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen gemäß der vorliegenden Erfindung zeigt;
Fig. 6 ein Schaltbild, welches eine Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 7 ein Schaltbild einer Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
Fig. 8 ein Schaltbild einer Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
Fig. 9 ein Blockschaltbild eines Beispiels für eine Schaltung zum Erzeugen von Steuersignalen, welche bei der Vorrichtung von Fig. 8 verwendet werden;
Fig. 10 ein Zeitablaufdiagramm zur Erläuterung des Betriebsablaufes der Vorrichtung von Fig. 8;
Fig. 11 ein Zeitdiagramm zur Erläuterung anderer Betriebsabläufe der Vorrichtung von Fig. 8;
Fig. 12 ein Schaltbild einer Abänderung der Vorrichtung von Fig. 6;
Fig. 13 ein Schaltbild einer Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen gemäß einer weiteren Ausführungsform der vorliegenden Erfindung; und
Fig. 14 ein Schaltbild einer Abänderung der Vorrichtung von Fig. 13.
Zum besseren Verständnis der vorliegenden Erfindung und der bevorzugten Ausführungsformen werden unter Bezugnahme auf die Fig. 1 bis 4 die beim Stand der Technik auftretenden Schwierigkeiten erläutert.
Fig. 1 zeigt ein Beispiel für eine konventionelle Abschlußschaltung für eine stromgetriebene Schaltung. IC-1 und IC-2 bezeichnen ECL-Schaltungen zur Übertragung von Daten, R1 und R2 sind Widerstände, C1 ist ein Kondensator, TC ist die Abschlußschaltung, und IL ist eine Impedanzleitung, beispielsweise eine 75-Ohm-Streifenleitung oder ein Koaxialkabel.
Die Abschlußschaltung TC von Fig. 1 ist mit den Widerständen R1 und R2 und dem Kondensator C1 versehen, um sich selbst mit der Impedanzleitung IL abzugleichen. Die Abschlußschaltung TC ist nur für die ECL-Schaltung IC-2 vorgesehen, die als Empfänger dient. Werden Daten von der ECL-Schaltung IC-1 auf der linken Seite in Fig. 1 zur ECL-Schaltung IC-2 auf der rechten Seite in Fig. 1 über die Impedanzleitung IL in einer Richtung übertragen, so arbeitet die Abschlußschaltung TC nur für die Empfänger-ECL-Schaltung IC-2.
In der Abschlußschaltung TC sind die Widerstände R1 und R2 in Reihe zwischen die Impedanzleitung IL, an welche die Empfänger-ECL-Schaltung IC-2 angeschlossen ist, und eine erste Energieversorgungsleitung VEE mit -5,2 V geschaltet. Der Kondensator C1 ist zwischen einen Knoten zwischen den Widerständen R1 und R2 und eine zweite Energieversorgungsleitung VCC mit 0 V geschaltet.
Fig. 2 zeigt ein OR/NOR-Gate als Beispiel für die stromgetriebene Schaltung, also die ECL-Schaltung. Das OR/NOR-Gate weist npn-Bipolartransistoren TR-101 bis TR-107 auf, sowie Widerstände R101 bis R 106. Mit A und B sind Eingänge für das OR/NOR-Gate bezeichnet, Vref bezeichnet eine Bezugsspannung, X ist ein OR-Ausgang, und XB ist ein NOR-Ausgang. Ein ECL-Signal weist eine Amplitude von beispielsweise 1,0 V auf, wobei der hohe Pegel H -0,8 V beträgt, und der niedrige Pegel L -1,8 V.
Die Abschlußschaltung regelt das stromgetriebene Signal, also das ECL-Signal, in der stromgetriebenen Empfangsschaltung, also der Empfänger-ECL-Schaltung so, daß die Amplitude des Signals bei 1,0 V um eine Schwellenspannung von beispielsweise -1,3 V herum gehalten wird. Zur weiteren Verbesserung der Betriebsgeschwindigkeit ist ein PCML-Signal (Pseudo-Strom Modus-Logik) einsetzbar. Das PCML-Signal weist zwei Amplituden von 0,4 V und 0,8 V um eine Schwellenspannung von +1,6 V bzw. +2,0 V herum auf.
Fig. 3 zeigt ein Beispiel für ein Doppel-Abschlußsystem für stromgetriebene Schaltungen nach dem Stand der Technik. IC-1 bis IC-4 bezeichnen ECL-Schaltungen zum Senden und Empfangen von Daten, R1 und R2 sind Widerstände, C1 und C2 sind Kondensatoren, TC-1 und TC-2 sind Abschlußschaltungen, und IL ist eine Impedanzleitung (eine bidirektionale Busleitung), beispielsweise eine 75-Ohm-Streifenleitung oder ein Koaxialkabel.
Das Doppel-Abschlußsystem von Fig. 3 ist bidirektional (arbeitet in beiden Richtungen). Daten werden nämlich von der ECL-Schaltung IC-3 auf der rechten Seite in Fig. 3 an die ECL-Schaltung IC-1 auf der linken Seite in Fig. 3 über die Impedanzleitung IL übertragen. Daten sind auch von der ECL-Schaltung IC-2 auf der linken Seite in Fig. 3 an die ECL-Schaltung IC-4 auf der rechten Seite in Fig. 3 über die Impedanzleitung IL übertragbar. Die Abschlußschaltung TC-1 bzw. TC-2 ist für die bidirektionale ECL-Schaltung IC-1 bzw. IC-2 vorgesehen.
Die Impedanz in Bezug auf den Emitter eines Ausgangstransistors der ECL-Schaltung IC-3 (IC-2) ist gering, und der Emitterstrom wird groß, da die Widerstände R1 bis R4 und die Kondensatoren C1 und C2 sämtlich angeschlossen sind. Die ECL-Schaltung IC-3 ist gleich dem OR/NOR-Gate von Fig. 2. Wenn das OR-Ausgangssignal X des OR/NOR-Gates (IC-3) an die ECL-Schaltung IC-1 über die Impedanzleitung IL übertragen wird, so wird die Impedanz in Bezug auf den Emitter des Ausgangstransistors TR-105 des OR-Ausgangs X klein. Daher wird ein Abfall der Ausgangsspannung infolge des Widerstands R105, der an die Basis des Ausgangstransistors TR-105 angeschlossen ist, wesentlich, wodurch der hohe Pegel H des ECL-(PCML-)Signals verringert wird, und die Amplitude dieses Signals kleiner wird. In diesem Fall werden Daten nicht korrekt übertragen.
Fig. 4 zeigt ein Beispiel für ein Mehrfach-Abschlußsystem für stromgetriebene Schaltungen nach dem Stand der Technik. Mehrfach-Abschlußschaltungen sind an einen Adressen/Datenbus angeschlossen, über welchen Daten zwischen einzelnen der stromgetriebenen Schaltungen übertragen werden, die durch ein ECL-Signal ausgewählt werden. Mit IC-1 bis IC-n sind die ECL- Schaltungen zum Senden und Empfangen von Daten bezeichnet, R01 und R02 bis Rn1 und Rn2 sind Widerstände, C1 bis Cn sind Kondensatoren, IL ist eine Impedanzleitung, und TC-1 bis TC-n sind die Abschlußschaltungen, welche die Widerstände R01 und R02 bis Rn1 und Rn2 sowie die Kondensatoren C1 bis Cn aufweisen.
Daten werden bidirektional zwischen ausgewählten Schaltungen unter den ECL-Schaltungen IC-0 bis IC-n übertragen. Die Abschlußschaltungen sind für den bidirektionalen Bus (die Impedanzleitung) IL vorgesehen.
Die Impedanz in Bezug auf den Emitter einer Ausgangsstufe einer ausgewählten Schaltung unter IC-0 bis IC-n, beispielsweise der ECL-Schaltung IC-0, ist kleiner als bei dem Doppel-Abschlußsystem von Fig. 3, da die Abschlußschaltungen TC-1 bis TC-n für die ECL-Schaltungen IC-0 bis IC-n sämtlich an den bidirektionalen Bus angeschlossen sind. Es sind nämlich zur Verringerung der Impedanz die Widerstände R01 und R02 bis Rn1 und Rn2 und die Kondensatoren C0 bis Cn sämtlich an die Impedanzleitung IL angeschlossen.
Dies führt zu einem weiteren Absinken eines Emitterstroms. Die ECL-Schaltung IC-0 ist gleich dem OR/NOR-Gate von Fig. 2. Wenn das OR-Ausgangssignal X des OR/NOR-Gates (IC-0) an die ECL-Schaltung IC-n über die Impedanzleitung IL übertragen wird, so ist die Impedanz in Bezug auf den Emitter des Ausgangstransistors TR105 des OR-Ausgangs X kleiner als jene des Doppel-Abschlußsystems von Fig. 3. Dies führt dazu, daß ein Ausgangsspannungsabfall infolge des Widerstands R105, der an die Basis des Ausgangstransistors TR-105 angeschlossen ist, einen schwerwiegenden Einfluß ausübt.
In dem Doppel-Abschlußsystem von Fig. 3 ist die Impedanz des Emitters der Ausgangsstufe beispielsweise der ECL-Schaltung IC-3, also des Emitters des Ausgangstransistors TR-105 von Fig. 2 klein, so daß der Emitterstrom ansteigt. Ist der Emitterstrom der Ausgangsstufe der ECL-Schaltung IC-3 zu hoch, so beginnt ein Strom von der Basis des Ausgangstransistors TR-105 zu dessen Emitter zu fließen, so daß das Basispotential absinkt. Dies verringert den hohen Pegel H des stromgetriebenen Signals, also des ECL- oder PCML-Signals, wodurch die Signalamplitude verringert wird.
Ein Absinken der Amplitude des stromgetriebenen Signals kann manchmal dadurch ausgeglichen werden, daß die Werte der Abschlußwiderstände etwas höher als übliche Werte gewählt werden. Allerdings müssen diese Werte der Abschlußwiderstände mit Hilfe von Berechnungen, Simulationen und Versuchen optimiert werden. Sind die Widerstandswerte zu hoch, so wird es schwierig, einen ausreichenden Emitterstrom zu erzielen, und daher wird die Amplitude des stromgetriebenen Signals nicht innerhalb eines normalen Bereiches eingestellt.
Bei dem Mehrfach-Abschlußsystem von Fig. 4 ist die Impedanz in Bezug auf den Emitter der Ausgangsstufe beispielsweise der ECL-Schaltung IC-0, also den Emitter des Ausgangstransistors TR-105 von Fig. 2 kleiner als jene des Doppel- Abschlußsystems von Fig. 3, so daß der Emitterstrom noch weiter ansteigt. Diesem Effekt kann man nicht nur dadurch begegnen, daß die Werte der Abschlußwiderstände geändert werden. Eine Erhöhung des Emitterstroms infolge einer Verringerung der Ausgangsimpedanz verringert nicht nur die Amplitude des stromgetriebenen Signals, also des ECL- oder PCML-Signals, sondern kann im schlimmsten Fall auch die Ausgangsstufe der ECL-Schaltung beschädigen.
Nachstehend werden unter Bezugnahme auf die beigefügten Zeichnungen die bevorzugten Ausführungsformen einer Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung erläutert.
Fig. 5 zeigt das Prinzip einer Vorrichtung zum Steuern oder Regeln des Abschlusses stromgetriebener Schaltungen gemäß der vorliegenden Erfindung.
Die stromgetriebenen Schaltungen senden und empfangen bidirektional ein stromgetriebenes Signal. Die vorliegende Erfindung stellt ein Verfahren zum Steuern des Abschlusses dieser stromgetriebenen Schaltungen zur Verfügung. Eine erste (1) der stromgetriebenen Schaltungen sendet das stromgetriebene Signal, und eine zweite (2) der stromgetriebenen Schaltungen empfängt das Signal. Zu diesem Zeitpunkt ist nur eine Abschlußschaltung (21) an der Empfängerseite angeschlossen (22), und die anderen Abschlußschaltungen (11) sind abgetrennt (12). Gemäß dem erfindungsgemäßen Verfahren sendet die erste stromgetriebene Schaltung 1 das stromgetriebene Signal aus, und empfängt die zweite stromgetriebene Schaltung 2 dieses Signal. Zu diesem Zeitpunkt ist ein Schalter 22 geschlossen, so daß nur die Abschlußschaltung 21 an der Empfängerseite angeschlossen ist, und ist ein Schalter 12 geöffnet, um so die andere Abschlußschaltung 11 abzutrennen.
Der Schalter 22 für die zweite stromgetriebene Schaltung 2 auf der Empfängerseite schließt daher die Abschlußschaltung 21 an, und der Schalter 12 für die erste stromgetriebene Schaltung 1 auf der Senderseite schaltet die Abschlußschaltung 11 ab bzw. unterbricht die Verbindung zu dieser. Auf diese Weise führt das erfindungsgemäße Verfahren eine einfache Abschlußschaltsteuerung durch, um eine Verringerung der Impedanz der Ausgangsstufe der stromgetriebenen Schaltung zu verhindern, so daß das stromgetriebene Signal mit korrekter Amplitude übertragen werden kann.
Fig. 6 zeigt eine Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen gemäß einer Ausführungsform der vorliegenden Erfindung. Mit IC-1 bis IC-4 sind ECL- Schaltungen zum Senden und Empfangen von Daten bezeichnet, IC-5′ ist ein Pufferverstärker, IC-6′ ist ein Inverter, und R0 bis R14 sind Widerstände. C1 und C2 sind Kondensatoren, IL ist eine Impedanzleitung mit beispielsweise -5 Ohm, NAND1 und NAND2 sind NAND-Gates, und D1 und S2 sind Dioden.
Fig. 6 zeigt ein bidirektionales Doppel-Abschlußsystem, in welchem Daten von der ECL-Schaltung IC-3 auf der rechten Seite in Fig. 6 an die ECL-Schaltung IC-1 auf der linken Seite in Fig. 6 über die Impedanzleitung IL übertragen werden, sowie von der ECL-Schaltung IC-2 auf der linken Seite in Fig. 6 an die ECL-Schaltung IC-4 auf der rechten Seite in Fig. 6 über die Impedanzleitung IL.
Wenn Daten über die Impedanzleitung IL von der ECL-Schaltung IC-2 an die ECL-Schaltung IC-4 übertragen werden, so wird ein Abschlußschaltsignal SS zur Verfügung gestellt, um nur einen letzten Abschlußblock BL-2 für die ECL-Schaltungen IC-4 und IC-3 an der rechten Seite in Fig. 6 zu verbinden, und den anderen Abschlußblock BL-1 für die ECL-Schaltungen IC-1 und IC-2 auf der linken Seite in Fig. 6 abzutrennen. Das Abschlußschaltsignal SS ist ein Gleichspannungssignal, so daß keine Kondensatoren für eine Wechselspannungs- Impedanzanpassung erforderlich sind, sondern die Widerstände R12 und R14 ausreichen.
Bei dieser Ausführungsform ist das Abschlußschaltsignal SS ein Freischaltsignal zum Steuern von Daten, welche an die ECL-Schaltungen IC-2 und IC-3 geliefert werden. Wenn das Freischaltsignal, also das Abschlußschaltsignal SS, auf hohem Pegel H liegt, so wird ein dem NAND-Gate NAND1 zugeliefertes Datensignal invertiert und außen zur Verfügung gestellt, wogegen ein dem NAND-Gate NAND2 zugeführtes Datensignal nicht außen zur Verfügung gestellt wird. Der Ausgang des NAND-Gates NAND2 wird nämlich auf einem niedrigen Pegel L festgehalten. Befindet sich das Freischaltsignal auf dem niedrigen Pegel L, so wird das dem NAND-Gate NAND1 zugeführte Datensignal nicht außen zur Verfügung gestellt. Der Ausgang des NAND-Gates NAND1 wird nämlich auf dem niedrigen Pegel L festgehalten. Andererseits wird das Datensignal für das NAND-Gate NAND1 invertiert und außen zur Verfügung gestellt.
Wenn Daten von der ECL-Schaltung IC-2 an die ECL-Schaltung IC-4 über die Impedanzleitung IL übertragen werden, so wird das Abschlußschaltsignal SS auf den hohen Pegel H gesetzt. Dies führt dazu, daß die Basis eines pnp-Bipolartransistors TR-1 -0,8 V über den Puffer IC-5′ und den Widerstand R6 empfängt. Infolge eines Spannungsabfalls der Basis- Emitterspannung VBE kann der Transistor TR-1 nicht eine Spannung von etwa 0,7 V anlegen, um einen Stromfluß durch die Diode D1 hervorzurufen. Da vom Emitter des Transistors TR-1 zu dessen Basis kein Strom fließt, ist der Transistor TR-1 abgeschaltet.
Daher fließt kein Strom durch die Widerstände R3 und R5, und erscheint eine Spannung VEE von -5,2 V an der Basis eines npn-Bipolartransistors TR-2. Daher wird auch der Transistor TR-2 abgeschaltet, und ist die Abschlußschaltung TC-1, welche die Widerstände R1 und R2 und den Kondensator C1 aufweist, von dem Block BL-1 für die ECL-Schaltungen IC-1 und IC-2 abgetrennt. Zu diesem Zeitpunkt wird das dem NAND-Gate NAND1 zugeführte Datensignal invertiert, und der ECL-Schaltung IC-2 zur Verfügung gestellt, welche es über die Impedanzleitung IL an die ECL-Schaltung IC-4 überträgt.
In dem Block BL-2 für die ECL-Schaltungen IC-3 und IC-4 wird das Abschlußschaltsignal SS an die Basis eines pnp-Bipolartransistors TR-3 über den Puffer IC-5′, den Inverter IC-6′ und den Widerstand R13 (R12) angelegt. Die Logik des Abschlußschaltsignals SS von -1,6 V wird nämlich durch den Inverter IC-6′ invertiert und der Basis des Transistors TR-3 zugeführt. Die Diode D-2 empfängt eine Spannung von etwa 0,7 V, welche als Basis-Emitterspannung VBE des Transistors TR-3 angelegt wird, um den Transistor TR-3 einzuschalten. Dann fließt ein Strom durch die Widerstände R9 und R11, so daß ein npn-Bipolartransistor TR-4 eingeschaltet wird.
Daher ist die Abschlußschaltung TC-2, welche die Widerstände R7 und R8 und den Kondensator C2 aufweist, an den Block BL-2 für die ECL-Schaltungen IC-3 und IC-4 angeschlossen. Zu diesem Zeitpunkt ist der Ausgang des NAND-Gates NAND2, der an den Eingang der ECL-Schaltung IC-3 angeschlossen ist, auf dem niedrigen Pegel L festgehalten. Die Widerstände R6 und R13 steuern die Ströme, die zu den Basen der Transistoren TR-1 und TR-3 fließen, wenn diese Transistoren eingeschaltet sind. Das ECL-Signal kann durch einen hohen Pegel H von -0,8 V, einen niedrigen Pegel L von -1,8 V, und eine Amplitude von 1,0 V festgelegt werden. Die Abschlußschaltungen TC-1 und TC-2 regeln den Pegel des stromgetriebenen Signals (ECL-Signal) in der stromgetriebenen Schaltung (ECL-Schaltung) an der Empfängerseite, so daß das ECL-Signal eine Amplitude von 1,0 V um eine Schwellenspannung von beispielsweise -1,3 V herum aufweist. Die vorliegende Erfindung ist bei Hochgeschwindigkeitsschaltungen einsetzbar, welche PCML-Signale verarbeiten, die zwei Amplituden von beispielsweise 0,4 V und 0,8 V um Schwellenspannungen von +1,6 V bzw. +2,0 V herum verwenden.
Um Daten von der ECL-Schaltung IC-3 an die ECL-Schaltung IC-1 über die Impedanzleitung IL zu übertragen, wird das Abschlußschaltsignal SS auf den niedrigen Pegel L eingestellt. Hierdurch werden die Transistoren TR-1 und TR-2 eingeschaltet. Dies führt dazu, daß die Abschlußschaltung TC-1 an den Block BL-1 für die ECL-Schaltungen IC-1 und IC-2 angeschlossen ist. Zu diesem Zeitpunkt sind die Transistoren TR-3 und TR-4 in dem Block BL-2 für die ECL-Schaltungen IC-3 und IC-4 abgeschaltet, so daß die Abschlußschaltung TC-2 von dem Block BL-2 abgetrennt ist.
Wie voranstehend erläutert wird bei dieser Ausführungsform die Abschlußschaltung auf der Empfängerseite des stromgetriebenen Signals (ECL-Signal) angeschlossen, und die Abschlußschaltung auf der Senderseite des stromgetriebenen Signals abgetrennt. Diese Ausführungsform verhindert eine Verringerung der Impedanz der Ausgangsstufe jeder stromgetriebenen Schaltung und überträgt Daten mit einer normalen Amplitude.
Fig. 7 zeigt eine Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen gemäß einer weiteren Ausführungsform der vorliegenden Erfindung. Diese Ausführungsform setzt das bidirektionale Doppel- Abschlußsystem von Fig. 6 bei Paaren von ECL-Schaltungen IC-11 und IC-21, IC-12 und IC-22, . . . , bis IC-1n und IC-2n ein.
Die ECL-Schaltungspaare IC-12 und IC-22 bis IC-1n und IC-2n sind mit pnp-Bipolartransistorpaaren TR-12 und TR-22 bis TR-1n und TR-2n versehen. Abschlußsteuerungen BL-1 und BL-2 steuern die Verbindung von Paaren von Abschlußschaltungen TC-11 und TC-21 bis TC-1n und TC-2n. Die Abschlußschaltungen TC-11 und TC-21 der ECL-Schaltungen IC-11 und IC-21 werden direkt durch die Abschlußsteuerungen BL-1 bzw. BL-2 gesteuert. Die Basen der Transistoren TR-12 bis TR-1n zum Steuern des Abschlusses der ECL-Schaltungen IC-12 bis IC-1n empfangen ein erstes Steuersignal CSA. Die Basen der Transistoren TR-22 bis TR-2n zum Steuern des Abschlusses der ECL-Schaltungen IC-22 bis IC-2n empfangen ein zweites Steuersignal CSB.
Das erste Steuersignal CSA wird von einem Knoten zwischen dem Widerstand R2 und dem Kollektor des Transistors TR-2 in dem Doppel-Abschlußsystem von Fig. 6 geholt. Das zweite Steuersignal CSB wird von einem Knoten zwischen dem Widerstand R8 und dem Kollektor des Transistors TR-4 in dem Doppel-Abschlußsystem von Fig. 6 geholt. Wenn in dem Doppel- Abschlußsystem von Fig. 6 der npn-Bipolartransistor TR-2 ausgeschaltet wird, so ist die Abschlußschaltung TC-11 abgetrennt, wenn sich das Abschluß-Schaltsignal SS auf dem hohen Pegel H befindet. In diesem Fall nimmt das erste Steuersignal CSA den hohen Pegel H an, so daß die pnp-Bipolartransistoren TR-12 bis TR-1n abgeschaltet werden, und so die Abschlußschaltungen TC-12 bis TC-1n abgetrennt werden.
Entsprechend wird, wenn der npn-Bipolartransistor TR-4 in dem Doppel-Abschlußsystem von Fig. 6 ausgeschaltet wird, die Abschlußschaltung TC-21 abgetrennt, wenn das Abschluß- Schaltsignal SS auf dem niedrigen Pegel L liegt. In diesem Fall nimmt das zweite Steuersignal CSB den hohen Pegel H an, so daß die pnp-Bipolartransistoren TR-22 bis TR-2n von Fig. 7 abgeschaltet werden. Dies führt dazu, daß die Abschlußschaltungen TC-22 bis TC-2n abgetrennt werden. Auf diese Weise ist das Doppel-Abschlußsystem von Fig. 6 bei den Paaren der ECL-Schaltungen IC-11 und IC-21 bis IC-1n und IC-2n von Fig. 7 zum bidirektionalen Übertragen von Daten einsetzbar. Die Anordnung, welche das erste und zweite Steuersignal CSA und CSB sowie die pnp-Bipolartransistorpaare TR-12 und TR-22 bis TR-1n und TR-2n verwendet, kann auf verschiedene Weisen abgeändert werden.
Fig. 8 zeigt eine Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen gemäß einer weiteren Ausführungsform der vorliegenden Erfindung. Hierbei handelt es sich um eine Mehrfach-Abschlußschaltsteuerung, die auf einem ECL-Signalbus ausgeführt wird. Über den Adressen/Datenbus wird ein ECL-Ausgang an mehrere Eingänge angeschlossen, um bidirektional Daten zu übertragen. Entsprechend Abschlußsteuersignalen S#M und S#1 bis S#n wird eine Abschlußschaltung nur für einen Eingang, welcher die Daten empfängt, angeschlossen, und werden die anderen, nämlich eine erste und dazwischenliegende Abschlußschaltungen abgetrennt, so daß der ausgewählte Eingang die Daten bei normaler Amplitude empfängt.
Der ECL-Signalbus IL ist ein bidirektionaler Bus zum Übertragen von Daten D#1 bis D#n, und ist an sämtliche ECL-Schaltungen IC-M und IC-1 bis IC-n in den Blöcken M und 1 bis n angeschlossen.
Der Block M auf der linken Seite in Fig. 8 weist einen Mikroprozessor MPU auf, um Daten aus Speichern in den anderen Blöcken 1 bis n auf der rechten Seite in Fig. 8 einzulesen, und in diese einzuschreiben. Der Block M erzeugt die Steuersignale S#1 bis S#n für die jeweiligen Blöcke entsprechend einem Schreib-Freischaltsignal WE und einem Lese-Freischaltsignal RE, um den Anschluß der Abschlußschaltungen TC-1 bis TC-n zu steuern.
Fig. 9 zeigt eine Schaltung zur Erzeugung der Steuersignale S#M und S#1 bis S#n zum Steuern des Blockes M und der Speicher der Blöcke 1 bis n. Diese Signale S#M und S#1 bis S#n werden in dem mit der MPU versehenen Block M erzeugt.
Die Fig. 10 und 11 sind Zeitablaufdiagramme, welche die Betriebsabläufe der Abschlußsteuerschaltung von Fig. 8 erläutern, wobei Fig. 10 einen Lesezyklus in dem Block M zeigt, und Fig. 11 einen Schreibzyklus in dem Block M. Mit CS ist ein Chip-Auswahlsignal bezeichnet.
Werden Daten aus jedem Block in Reaktion auf einen Anstieg des Signals RE oder WE geholt, so müssen die Daten einen gewissen Zeitraum nach dem Triggerimpuls gehalten werden. In der Schaltung von Fig. 9 verschiebt ein Flip-Flop IC-40 das Signal RE oder WE um ein Bit. Falls erforderlich kann ein festgelegter Zeitraum t-2 länger als ein Bit sein. Es ist erforderlich, einen Zyklus für einen Zugriffsvorgang in einem Lese- oder Schreibzyklus zu berücksichtigen.
In dem Lesezyklus holt sich der Block M Daten von einem der Blöcke 1 bis n. In diesem Fall werden die Abschlußsteuersignale S#M und S#1 bis S#n erzeugt, um die Abschlußschaltung TC-M (TC-M1 bis TC-ML) für den Block M zu verbinden, und die Abschlußschaltungen TC-1 bis TC-n für die Blöcke 1 bis n abzutrennen. Genauer gesagt werden diese Abschlußsteuersignale dadurch erzeugt, daß das Lese- Freischaltsignal RE durch das Flip-Flop IC-40 verschoben wird, wie in Fig. 9 gezeigt ist. Das Signal RE ist ein Signal, welches auf niedrigem Pegel aktiv ist, und um ein Bit durch das Flip-Flop IC-40 verschoben wird, und als das Abschlußsteuersignal verwendet wird.
Der Grund für die Verschiebung des Signals RE um ein Bit liegt darin, daß eine Haltezeit für die MPU sichergestellt werden soll. Ist die Haltezeit gleich Null, so wird das Signal RE nicht verschoben. Ein BCD-Dezimaldekodierer IC-30 mit negativer Logik wählt einen der Blöcke 1 bis n aus, aus welchem Daten ausgelesen werden. In Fig. 9 sind die Abschlußschaltungen an Signalleitungen für die Signalleitungen WE, RE, usw. angeschlossen, und ebenso an Adressensignalleitungen, die von einer ECL-Schaltung IC-10 zu einer ECL-Schaltung IC-20 usw. verlaufen.
In den Fig. 8 und 9 dekodiert der Dekodierer IC-30 mit negativer Logik ein Blockauswahlsignal in dem Adressenbus, um einen Block herauszufinden, auf den zugegriffen werden soll. Eine Logikschaltung, beispielsweise ein OR-Gate IC-60, berechnet ein logisches OR(ODER) des dekodierten Signals und des Schreib-Freischaltsignals WE, um die Abschlußsteuersignale S#1 bis S#n zum Steuern des Abschlusses von Adressen und Daten zu erzeugen. Hierbei liegen die Abschlußsteuersignale S#1 bis S#n jeweils auf dem niedrigen Pegel L, um die Abschlußschaltungen TC-1 bis TC-n für die Blöcke 1 bis n abzutrennen.
Das Abschlußsteuersignal S#M für den Block M zum Lesen von Daten wird auf den niedrigen Pegel L eingestellt, so daß nur die Abschlußschaltung TC-M für den Block M angeschlossen ist. Daher ist nur der letzte Block M für das ECL-Signal abgeschlossen, und die anderen Blöcke 1 bis n sind von den Abschlußschaltungen abgetrennt. Das Flip-Flop IC-50 verschiebt das Abschlußsteuersignal S#M von einer Periode t-1 um ein Bit auf t-2, um eine Periode auf niedrigem Pegel von (t-1) + (t-2) zu erzeugen, unter Berücksichtigung einer Haltezeit der MPU oder des Speichers des Blockes, auf welchen zugegriffen werden soll.
In einem Schreibzyklus überträgt der Block M Daten an einen der Blöcke 1 bis n. In diesem Fall wird die Abschlußschaltung für den Block M abgetrennt, und die Abschlußschaltung für den Block verbunden, welcher die Daten empfängt. Es wird nämlich das Abschlußsteuersignal S#M für den Block M auf den hohen Pegel H gesetzt, und nur das Abschlußsteuersignal, welches dem Block unter den Blöcken 1 bis n zugeführt wird, der entsprechend dem Chip-Auswahlsignal CS ausgewählt ist, wird auf den niedrigen Pegel L eingestellt. Dies führt dazu, daß nur die Abschlußschaltung für den Block angeschlossen ist, welcher die Daten empfangen soll.
Während des Schreibzyklusses muß das Signal WE auf niedrigem Pegel L liegen. In Abhängigkeit von verschiedenen MPUs kann sich dies ändern. Unter Berücksichtigung der Haltezeit des Speichers oder der MPU des Blockes, auf welche zugegriffen werden soll, verschiebt das Flip-Flop IC-50 das Abschlußsteuersignal S#M um ein Bit von t-1 auf t-2, um eine Periode mit niedrigem Pegel von (t-1) + (t-2) zu erzeugen. In Verbindung mit dem Adressenbus werden Daten durch den Block M immer sowohl in den Lesezyklen aus auch Schreibzyklen zur Verfügung gestellt, so daß die Abschlußschaltung für den letzten Zielblock fest angeschlossen sein kann.
Fig. 12 zeigt eine Vorrichtung zum Steuern des Abschlusses gemäß einer Abänderung der Ausführungsform von Fig. 6. Diese geänderte Ausführungsform verwendet ein TTL-Signal statt des ECL-Signals als Abschlußsteuersignal. Zum Beispiel wird ein TTL-Signal auf hohem Pegel H (= 5 V) durch einen Puffer IC-300 geführt, zu einem ECL-Pegelsignal verschoben, unter Verwendung der Spannungsabfälle infolge der Widerstände R6′ und R7′, und an die Basis eines pnp-Bipolartransistors TR-1 angelegt. Auf diese Weise kann das TTL-Signal eine Abschlußschaltung steuern.
Bei den voranstehend geschilderten Ausführungsformen werden bidirektional Daten durch ein ECL-Signal übertragen, durch Steuern von Abschlußschaltungen sowohl auf der Sende- als auch Empfangsseite, so daß nur die Abschlußschaltung für die Schaltung, welche das ECL-Signal empfängt, angeschlossen ist, und die anderen Abschlußschaltungen abgetrennt sind. Diese Vorgehensweise verhindert Schwankungen des Ausgangspegels des ECL-Signals, und überträgt Daten bei normaler Amplitude. Die Abschlußschaltungen teilen einen Bus (eine Busleitung), um die Schaltungsabmessungen zu minimalisieren. Das Abschlußsteuersignal kann nicht nur ein Signal auf dem ECL-Signalpegel sein, sondern auch ein anderes Signal wie beispielsweise ein Signal auf dem TTL-Pegel.
Fig. 13 zeigt eine Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
Blöcke 1 und 4 sind jeweils an einem Ende eines bidirektionalen Busses angeordnet, also einer Impedanzleitung IL. Nur diese Blöcke 1 und 4 sind mit Abschlußschaltungen TC-10 und TC-40 sowie mit Abschlußsteuerungen BL-10 und BL-40 versehen. Die Blöcke 1 bis 4 weisen Signalidentifizierungsschaltungen SD-1 bis SD-4 auf, um die Richtung eines stromgetriebenen Signals (eines ECL-Signals) festzustellen. Die Blöcke 2 und 3, die zwischen den Blöcken 1 und 4 angeordnet sind, sind jeweils mit einer ECL-Schaltung IC-2 bzw. IC-3 und einer Signalidentifizierungsschaltung SD-2 bzw. SD-3 versehen. Für die Blöcke 2 und 3 sind keine Abschlußschaltungen oder Abschlußsteuerungen vorgesehen.
Wenn Daten (ein stromgetriebenes Signal) in einer ersten Richtung von der ECL-Schaltung IC-4 zur ECL-Schaltung IC-1 übertragen werden, also von dem Block 4 zum Block 1 hin, so ist nur die Abschlußschaltung TC-10 für den Block 1 angeschlossen. Werden die Daten in einer zweiten Richtung von der ECL-Schaltung IC-1 zur ECL-Schaltung IC-4 übertragen, also von dem Block 1 zum Block 4, so ist nur die Abschlußschaltung TC-40 für den Block 4 angeschlossen. Genauer gesagt passiert folgendes: Wenn die Daten von der ECL-Schaltung IC-4 zu irgendeiner der ECL-Schaltungen IC-3 bis IC-1 übertragen werden, oder von der ECL-Schaltung IC-3 zu einer der ECL-Schaltungen IC-2 und IC-1, oder von der ECL-Schaltung IC-2 zur ECL-Schaltung IC-1, so stellen die Signalidentifizierungsschaltungen SD-1 bis SD-4 der Blöcke 1 bis 4 fest, daß die Daten in der ersten Richtung übertragen werden, und stellen ein Steuersignal für die Abschlußsteuerung BL-10 des Blockes 1 zur Verfügung, um die Abschlußschaltung TC-10 anzuschließen.
Wenn andererseits die Daten von der ECL-Schaltung IC-1 zu einer der ECL-Schaltungen IC-2 bis IC-4 übertragen werden, oder von der ECL-Schaltung IC-2 zu einer der ECL-Schaltungen IC-3 und IC-4, oder von der ECL-Schaltung IC-3 zur ECL-Schaltung IC-4, so stellen die Signalidentifizierungsschaltungen SD-1 bis SD-4 der Blöcke 1 bis 4 fest, daß die Daten in der zweiten Richtung übertragen werden, und liefern ein Steuersignal an die Abschlußsteuerung BL-40 des Blockes 4, um die Abschlußschaltung TC-40 anzuschließen. Obwohl Fig. 13 vier Blöcke 1 bis 4 zeigt, ist die Anzahl der Blöcke nicht auf vier beschränkt.
Im Vergleich mit der Vorrichtung von Fig. 8 ist es bei der Vorrichtung von Fig. 13 nicht erforderlich, Abschlußschaltungen (TCs) und Abschlußsteuerungen (BLs) für jeden Block vorzusehen, so daß bei der Ausführungsform von Fig. 13 die Anzahl an Signalleitungen zum Steuern der Abschlußsteuerungen verringert werden kann.
Fig. 14 ist ein Schaltbild, welches eine Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen gemäß einer Abänderung der Ausführungsform von Fig. 13 zeigt. Ahnlich wie in Fig. 13 sind Blöcke 1 und 4 an den beiden Enden eines bidirektionalen Busses IL vorgesehen. Nur diese Blöcke 1 und 4 weisen jeweils eine Abschlußschaltung TC-10 bzw. TC-40 und eine Abschlußsteuerung BL-10 bzw. BL-40 auf.
Bei dieser abgeänderten Ausführungsform stellt eine MPU 10 die Richtung übertragener Daten zur Verfügung, also eines stromgetriebenen Signals, durch Eingabe/Ausgabeschaltungen IO-1 bis IO-4, die jeweils für die Blöcke 1 bis 4 vorgesehen sind. Genauer gesagt passiert folgendes: Wenn die Daten von einer ECL-Schaltung IC-4 an eine der ECL-Schaltungen IC-3 bis IC-1 übertragen werden, oder von der ECL-Schaltung IC-3 an eine der ECL-Schaltungen IC-2 und IC-1, oder von der ECL-Schaltung IC-2 an die ECL-Schaltung IC-1, so stellt die MPU 10 ein Steuersignal für eine Abschlußsteuerung BL-10 zur Verfügung, um eine Abschlußschaltung TC-10 anzuschließen. Wenn die Daten von der ECL-Schaltung IC-1 an eine der ECL-Schaltungen IC-2 bis IC-4 übertragen werden, oder von der ECL-Schaltung IC-2 an eine der ECL-Schaltungen IC-3 und IC-4, oder von der ECL-Schaltung IC-3 an die ECL-Schaltung IC-4, so liefert die MPU 10 ein Steuersignal an die Abschlußsteuerung BL-40, um die Abschlußschaltung TC-40 anzuschließen.
Im Vergleich zur Vorrichtung von Fig. 8 ist es bei der Vorrichtung von Fig. 14 nicht erforderlich, für jeden Block die Abschlußschaltungen (TCs) und Abschlußsteuerungen (BLs) zur Verfügung zu stellen, oder Signalleitungen zum Steuern der Abschlußsteuerungen zur Verfügung zu stellen. Zusätzlich sind die Signalidentifizierungsschaltungen (SDs) von Fig. 13 nicht erforderlich, wodurch die Vorrichtung weiter vereinfacht wird.
Wie voranstehend im einzelnen erläutert erfolgt beim Verfahren und der Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen gemäß der vorliegenden Erfindung ein bidirektionales Senden und Empfangen eines stromgetriebenen Signals mit normaler Amplitude durch eine einfache Abschlußschaltsteuerung, ohne die Impedanz einer Ausgangsstufe jeder stromgetriebenen Schaltung zu verringern.
Es lassen sich zahlreiche verschiedene Ausführungsformen der vorliegenden Erfindung überlegen, ohne vom Wesen und Umfang der vorliegenden Erfindung abzuweichen, und es wird darauf hingewiesen, daß die vorliegende Erfindung nicht auf die spezifischen Ausführungsformen beschränkt ist, die in der Beschreibung erläutert wurden, sondern daß sich der Umfang und das Wesen der Erfindung aus der Gesamtheit der vorliegenden Anmeldeunterlagen ergeben.

Claims (24)

1. Verfahren zum Steuern des Abschlusses stromgetriebener Schaltungen, welche bidirektional ein stromgetriebenes Signal senden und empfangen (3), mit folgenden Schritten:
Aussenden des stromgetriebenen Signals von einer ersten (1) der stromgetriebenen Schaltungen, und empfangen des Signals durch zumindest eine zweite (2) der stromgetriebenen Schaltungen, während nur eine Abschlußschaltung (21) auf der Empfängerseite angeschlossen (22) wird, und die anderen Abschlußschaltungen (11) abgetrennt (12) werden.
2. Verfahren zum Steuern des Abschlusses stromgetriebener Schaltungen nach Anspruch 1, bei welchem die zweite stromgetriebene Schaltung einzeln vorhanden ist, und nur die Abschlußschaltung für die zweite stromgetriebene Schaltung angeschlossen ist, wenn die zweite stromgetriebene Schaltung das stromgetriebene Signal von der ersten stromgetriebenen Schaltung empfängt.
3. Verfahren zum Steuern des Abschlusses stromgetriebener Schaltungen nach Anspruch 2, bei welchem die Abschlußschaltung für die zweite stromgetriebene Schaltung in Reaktion auf ein Lese- oder Schreibsignal für einen Speicher der zweiten stromgetriebenen Schaltung angeschlossen wird, wobei das Lese- oder Schreibsignal zwischengespeichert wird, um dessen aktive Periode zu verlängern.
4. Verfahren zum Steuern des Abschlusses stromgetriebener Schaltungen nach Anspruch 1; bei welchem die zweiten stromgetriebenen Schaltungen mehrfach vorhanden sind, und die mehreren zweiten stromgetriebenen Schaltungen das stromgetriebene Signal von der ersten stromgetriebenen Schaltung empfangen, wobei die Abschlußschaltungen für die jeweiligen zweiten stromgetriebenen Schaltungen angeschlossen sind.
5. Verfahren zum Steuern des Abschlusses stromgetriebener Schaltungen nach Anspruch 4, bei welchem die Abschlußschaltungen für die zweiten stromgetriebenen Schaltungen durch eine Abschlußsteuerung gesteuert werden.
6. Verfahren zum Steuern des Abschlusses stromgetriebener Schaltungen nach einem der voranstehenden Ansprüche, bei welchem die Abschlußschaltungen in Reaktion auf Abschlußsteuersignale verbunden oder abgetrennt werden, welche aus Betriebssteuersignalen zum Steuern der Betriebsabläufe der jeweiligen stromgetriebenen Schaltungen erzeugt werden.
7. Verfahren zum Steuern des Abschlusses stromgetriebener Schaltungen nach Anspruch 6, bei welchem die Abschlußschaltungen in Reaktion auf die Betriebssteuersignale angeschlossen oder abgetrennt werden, welche die gleichen Signale sind wie die Betriebssteuersignale zum Steuern der Betriebsabläufe der jeweiligen stromgetriebenen Schaltungen.
8. Verfahren zum Steuern des Abschlusses stromgetriebener Schaltungen nach einem der Ansprüche 1 bis 5, bei welchem die Abschlußschaltungen in Reaktion auf das stromgetriebene Signal angeschlossen oder abgetrennt werden.
9. Verfahren zum Steuern des Abschlusses stromgetriebener Schaltungen nach einem der voranstehenden Ansprüche, bei welchem die Abschlußschaltungen in Reaktion auf ein TTL-Signal, welches von dem stromgetriebenen Signal verschieden ist, angeschlossen oder abgetrennt werden.
10. Verfahren zum Steuern des Abschlusses stromgetriebener Schaltungen, welche bidirektional ein stromgetriebenes Signal senden bzw. empfangen, mit folgenden Schritten:
Anschließen nur einer Abschlußschaltung für eine erste der stromgetriebenen Schaltungen, die an ein Ende eines bidirektionalen Busses angeschlossen ist, und Abtrennen von Abschlußschaltungen für die anderen stromgetriebenen Schaltungen, wenn das stromgetriebene Signal in einer ersten Richtung durch den bidirektionalen Bus übertragen wird; und
Anschließen nur einer Abschlußschaltung für eine zweite der stromgetriebenen Schaltungen, die an das andere Ende des bidirektionalen Busses angeschlossen ist, und Abtrennen von Abschlußschaltungen für die anderen stromgetriebenen Schaltungen, wenn das stromgetriebene Signal in einer zweiten Richtung durch den bidirektionalen Bus übertragen wird.
11. Verfahren zum Steuern des Abschlusses stromgetriebener Schaltungen nach einem der voranstehenden Ansprüche, bei welchem das stromgetriebene Signal ein ECL-Signal ist, und die stromgetriebenen Schaltungen ECL-Schaltungen sind.
12. Verfahren zum Steuern des Abschlusses stromgetriebener Schaltungen nach einem der Ansprüche 1 bis 10, bei welchem das stromgetriebene Signal ein PCML-Signal ist.
13. Verfahren zum Steuern des Abschlusses stromgetriebener Schaltungen nach einem der voranstehenden Ansprüche, bei welchem die Abschlußschaltungen über Transistoren angeschlossen und abgetrennt werden.
14. Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen, welche bidirektional ein stromgetriebenes Signal senden und empfangen, wobei die Vorrichtung aufweist:
einen bidirektionalen Bus zur Übertragung des stromgetriebenen Signals, wobei die stromgetriebenen Schaltungen an den bidirektionalen Bus angeschlossen sind;
für die stromgetriebenen Schaltungen vorgesehene Abschlußschaltungen;
eine Verbindungseinrichtung zum Verbinden nur der Abschlußschaltung für die stromgetriebene Schaltung, welche das stromgetriebene Signal empfängt; und
eine Unterbrechungseinrichtung zum Abt rennen einer Abschlußschaltung für die stromgetriebene Schaltung, welche das stromgetriebene Signal aussendet, und zum Abt rennen von Abschlußschaltungen für die stromgetriebenen Schaltungen, welche das stromgetriebene Signal nicht senden oder empfangen.
15. Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen nach Anspruch 14, dadurch gekennzeichnet, daß eine der stromgetriebenen Schaltungen das stromgetriebene Signal empfängt, und die Verbindungseinrichtung die Abschlußschaltung für die stromgetriebene Schaltung anschließt, welche das stromgetriebene Signal empfängt.
16. Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen nach Anspruch 14, dadurch gekennzeichnet, daß mehrere der stromgetriebenen Schaltungen das stromgetriebene Signal empfangen, und daß die Verbindungseinrichtung die Abschlußschaltungen für jene stromgetriebenen Schaltungen anschließt, welche das stromgetriebene Signal empfangen.
17. Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, daß jede der Abschlußschaltungen eine Widerstandseinrichtung und eine Kondensatoreinrichtung aufweist, um die Amplitude des stromgetriebenen Signals in einem vorbestimmten Bereich einzustellen, wenn die Abschlußschaltung angeschlossen ist, so daß die entsprechende stromgetriebene Schaltung das stromgetriebene Signal empfängt.
18. Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen nach Anspruch 17, dadurch gekennzeichnet, daß die Widerstandseinrichtung eine erste Widerstandseinrichtung und eine zweite Widerstandseinrichtung aufweist, ein Ende der ersten Widerstandseinrichtung an den bidirektionalen Bus angeschlossen ist, das andere Ende der ersten Widerstandseinrichtung an ein Ende der zweiten Widerstandseinrichtung und an ein Ende der Kondensatoreinrichtung angeschlossen ist, und das andere Ende der zweiten Widerstandseinrichtung und das andere Ende der Kondensatoreinrichtung an eine Energiequellenleitung entweder über die Verbindungseinrichtung oder die Unterbrechungseinrichtung angeschlossen sind.
19. Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen, welche bidirektinoal ein stromgetriebenes Signal senden und empfangen, wobei die Vorrichtung aufweist:
einen bidirektionalen Bus zum bidirektionalen Übertragen des stromgetriebenen Signals;
eine erste der stromgetriebenen Schaltungen, welche an ein Ende des bidirektionalen Busses angeschlossen ist;
eine für die erste stromgetriebene Schaltung vorgesehene, erste Abschlußschaltung;
eine zweite der stromgetriebenen Schaltungen, die an das andere Ende des bidirektionalen Busses angeschlossen ist;
eine für die zweite stromgetriebene Schaltung vorgesehene, zweite Abschlußschaltung;
mehrere dritte der stromgetriebenen Schaltungen, die an den bidirektionalen Bus zwischen der ersten und zweiten stromgetriebenen Schaltung angeschlossen sind;
eine erste Steuereinrichtung zum Verbinden der zweiten Abschlußschaltung und zum Abtrennen der ersten Abschlußschaltung, wenn das stromgetriebene Signal von der einen zu einer anderen stromgetriebenen Schaltung in einer Richtung von der ersten stromgetriebenen Schaltung zur zweiten stromgetriebenen Schaltung übertragen wird; und
eine zweite Steuereinrichtung zum Anschließen der ersten Abschlußschaltung und Abtrennen der zweiten Abschlußschaltung, wenn das stromgetriebene Signal von einer der stromgetriebenen Schaltungen zur anderen in einer Richtung von der zweiten stromgetriebenen Schaltung zur ersten stromgetriebenen Schaltung übertragen wird.
20. Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen nach Anspruch 19, dadurch gekennzeichnet, daß jede der Abschlußschaltungen eine Widerstandseinrichtung und eine Kondensatoreinrichtung aufweist, zur Einstellung der Amplitude des stromgetriebenen Signals in einem vorbestimmten Bereich, wenn die Abschlußschaltung angeschlossen ist, so daß die entsprechende stromgetriebene Schaltung das stromgetriebene Signal empfängt.
21. Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen nach Anspruch 20, dadurch gekennzeichnet, daß die Widerstandseinrichtung eine erste Widerstandseinrichtung und eine zweite Widerstandseinrichtung aufweist, ein Ende der ersten Widerstandseinrichtung an den bidirektionalen Bus angeschlossen ist, das andere Ende der ersten Widerstandseinrichtung an ein Ende der zweiten Widerstandseinrichtung und an ein Ende der Kondensatoreinrichtung angeschlossen ist, und das andere Ende der zweiten Widerstandseinrichtung und das andere Ende der Kondensatoreinrichtung an eine Energiequellenleitung entweder über die Verbindungseinrichtung oder die Unterbrechungseinrichtung angeschlossen sind.
22. Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen nach einem der Ansprüche 14 bis 21, dadurch gekennzeichnet, daß das stromgetriebene Signal ein ECL-Signal ist, und daß die stromgetriebenen Schaltungen ECL-Schaltungen sind.
23. Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen nach einem der Ansprüche 14 bis 21, dadurch gekennzeichnet, daß das stromgetriebene Signal ein PCML-Signal ist.
24. Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen nach einem der Ansprüche 14 bis 23, dadurch gekennzeichnet, daß die erste und zweite Steuereinrichtung jeweils Transistoren aufweist.
DE4433143A 1993-09-17 1994-09-16 Verfahren und Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen Expired - Fee Related DE4433143C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23166193 1993-09-17
JP6172433A JPH07135513A (ja) 1993-09-17 1994-07-25 電流駆動型回路の終端制御方法および装置

Publications (2)

Publication Number Publication Date
DE4433143A1 true DE4433143A1 (de) 1995-03-23
DE4433143C2 DE4433143C2 (de) 1996-06-05

Family

ID=26494788

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4433143A Expired - Fee Related DE4433143C2 (de) 1993-09-17 1994-09-16 Verfahren und Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen

Country Status (4)

Country Link
US (1) US5523703A (de)
JP (1) JPH07135513A (de)
DE (1) DE4433143C2 (de)
GB (1) GB2282035B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10130156A1 (de) * 2001-06-22 2003-01-23 Infineon Technologies Ag Verfahren und System zur bidirektionalen Signalübertragung

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587824A (en) * 1991-07-26 1996-12-24 Cybex Computer Products Corporation Open collector communications link
JPH07107020A (ja) * 1993-10-07 1995-04-21 Nec Corp 送受信装置
US6137524A (en) * 1995-10-30 2000-10-24 Zekko Corporation Transmitter and receiver circuits for transmission of voice, data and video signals for extended distances
US6037798A (en) * 1996-05-08 2000-03-14 Telefonaktiebolaget Lm Ericsson Line receiver circuit having termination impedances with transmission gates connected in parallel
DE19618527A1 (de) * 1996-05-08 1998-12-24 Ericsson Telefon Ab L M Leitungsempfängerschaltkreis
US5731711A (en) * 1996-06-26 1998-03-24 Lucent Technologies Inc. Integrated circuit chip with adaptive input-output port
US5781029A (en) * 1996-09-03 1998-07-14 Ast Research, Inc. Broadband matching technique for high speed logic and high resolution video signals
US6014037A (en) * 1997-03-27 2000-01-11 Lucent Technologies Inc. Method and component arrangement for enhancing signal integrity
US6184714B1 (en) * 1998-02-25 2001-02-06 Vanguard International Semiconductor Corporation Multiple-bit, current mode data bus
DE19840086A1 (de) * 1998-09-03 2000-03-09 Philips Corp Intellectual Pty Schaltungsanordnung zur BIAS Einstellung von Buspegeln
US6198307B1 (en) * 1998-10-26 2001-03-06 Rambus Inc. Output driver circuit with well-controlled output impedance
GB0003707D0 (en) * 2000-02-17 2000-04-05 Univ Nottingham Trent Serial communication system
US6545875B1 (en) 2000-05-10 2003-04-08 Rambus, Inc. Multiple channel modules and bus systems using same
US6424200B1 (en) * 2000-06-12 2002-07-23 Lsi Logic Corporation Termination impedance trimming circuit
US6687780B1 (en) 2000-11-02 2004-02-03 Rambus Inc. Expandable slave device system
US6459277B1 (en) * 2000-12-01 2002-10-01 Koninklijke Philips Electronics N.V. Line impedance calibration using actual impedance determination
JP3799251B2 (ja) 2001-08-24 2006-07-19 エルピーダメモリ株式会社 メモリデバイス及びメモリシステム
JP3821678B2 (ja) 2001-09-06 2006-09-13 エルピーダメモリ株式会社 メモリ装置
JP3813849B2 (ja) * 2001-09-14 2006-08-23 株式会社東芝 カード装置
US7200186B2 (en) * 2002-03-14 2007-04-03 Intel Corporation Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link
US7170949B2 (en) * 2002-03-14 2007-01-30 Intel Corporation Methods and apparatus for signaling on a differential link
US20040153611A1 (en) * 2003-02-04 2004-08-05 Sujat Jamil Methods and apparatus for detecting an address conflict
US7287126B2 (en) * 2003-07-30 2007-10-23 Intel Corporation Methods and apparatus for maintaining cache coherency
JP2006343146A (ja) * 2005-06-07 2006-12-21 Advantest Corp 試験装置
US7439760B2 (en) 2005-12-19 2008-10-21 Rambus Inc. Configurable on-die termination
JP4567762B2 (ja) * 2008-03-17 2010-10-20 株式会社日本自動車部品総合研究所 受信装置
US8396164B2 (en) * 2008-03-17 2013-03-12 Denso Corporation Receiving device including impedance control circuit and semiconductor device including impedance control circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0044397A1 (de) * 1980-07-21 1982-01-27 International Business Machines Corporation Elektronischer Schaltkreis
US4445222A (en) * 1978-10-30 1984-04-24 Christian Rovsing A/S Coupling circuit for transferring data signals at a high rate
EP0511706A2 (de) * 1991-04-29 1992-11-04 Koninklijke Philips Electronics N.V. Bidirektionales Signalübertragungssystem

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5892139A (ja) * 1981-11-27 1983-06-01 Nec Corp Ecl終端回路
CA1241084A (en) * 1985-06-10 1988-08-23 Terry O. Wilson Bidirectional bus arrangement for a digital communication system
US4713827A (en) * 1986-11-10 1987-12-15 Ncr Corporation Terminator for a cmos transceiver device
US4982115A (en) * 1989-02-02 1991-01-01 Rockwell International Corporation Digital signal direction detection circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445222A (en) * 1978-10-30 1984-04-24 Christian Rovsing A/S Coupling circuit for transferring data signals at a high rate
EP0044397A1 (de) * 1980-07-21 1982-01-27 International Business Machines Corporation Elektronischer Schaltkreis
EP0511706A2 (de) * 1991-04-29 1992-11-04 Koninklijke Philips Electronics N.V. Bidirektionales Signalübertragungssystem

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FUJITSU Data Book DB03-00921-1, 1992, Data Sheet DS03-80001-4, S. 1429-1431 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10130156A1 (de) * 2001-06-22 2003-01-23 Infineon Technologies Ag Verfahren und System zur bidirektionalen Signalübertragung
US6794894B2 (en) 2001-06-22 2004-09-21 Infineon Technologies Ag Method and system for bidirectional signal transmission
DE10130156B4 (de) * 2001-06-22 2013-08-08 Qimonda Ag Verfahren und System zur bidirektionalen Signalübertragung

Also Published As

Publication number Publication date
US5523703A (en) 1996-06-04
GB2282035B (en) 1998-02-04
JPH07135513A (ja) 1995-05-23
DE4433143C2 (de) 1996-06-05
GB9417506D0 (en) 1994-10-19
GB2282035A (en) 1995-03-22

Similar Documents

Publication Publication Date Title
DE4433143C2 (de) Verfahren und Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen
DE10314308B4 (de) Chipintegrierte Abschlussvorrichtung und Halbleiterbaustein sowie zugehöriges Steuerverfahren
DE69737731T2 (de) Integrierte Schaltung mit adaptivem Eingangs/Ausgangstor
DE102004041023B4 (de) Integrierte Schaltung und zugehöriger Halbleiterspeicherbaustein
EP1145486B1 (de) Steuer- und datenübertragungsanlage
DE10151745B4 (de) Impedanzanpassungsvorrichtung für eine Abschlussschaltung und Impedanzanpassungsverfahren dafür
DE10241451A1 (de) Speichervorrichtung
DE20023493U1 (de) Höhere Raten unterstützender USB-Sendeempfänger
DE19712840A1 (de) Schnittstellenschaltung und Verfahren zum Übertragen binärer logischer Signale mit reduzierter Verlustleistung
DE102005060042A1 (de) Treiber für Niederspannungsdifferenzsignale, der Zweige mit Serienwiderständen enthält
EP0848520A1 (de) Bussystem und Verfahren zur Datenübertragung
DE10253695A1 (de) Vorrichtung und System, welches einen selbst abgeschlossenen Treiber und einen aktiven Abschlusswiderstand für ein Hochgeschwindigkeitsinterface besitzt
DE19725710A1 (de) Verfahren und Vorrichtung zur Leistungs- und Datenübermittlung auf gemeinsamen Leitungen
WO2019016265A1 (de) Sende-/empfangseinrichtung für ein can bussystem und verfahren zur erkennung eines kurzschlusses mit einer can sende-/empfangseinrichtung
EP3665872A1 (de) Schwingungsreduktionseinheit für ein bussystem und verfahren zur reduzierung einer schwingneigung beim übergang zwischen unterschiedlichen bitzuständen
EP3744048A1 (de) Teilnehmerstation für ein serielles bussystem und verfahren zum senden einer nachricht in einem seriellen bussystem
DE2049085B2 (de) Schaltungsanordnung zur Übertragung von Daten zwischen an einer Obertragungsleitungsanordnung angeschlossenen Teilnehmerstellen
DE3434436A1 (de) Befehls-subsitutionssystem fuer eine pruefeinrichtung fuer ein datenverarbeitungssystem
EP1787206B1 (de) Anordnung zur signalübertragung
DE69728578T2 (de) Daten-Bustreiber hoher Geschwindigkeit
EP3665871A1 (de) Sende-/empfangseinrichtung für ein bussystem und verfahren zur reduzierung einer schwingneigung beim übergang zwischen unterschiedlichen bitzuständen
WO2019122211A1 (de) Teilnehmerstation für ein serielles bussystem und verfahren zum senden einer nachricht in einem seriellen bussystem
WO2019122209A1 (de) Teilnehmerstation für ein serielles bussystem und verfahren zum senden einer nachricht in einem seriellen bussystem
WO2019122212A1 (de) Teilnehmerstation für ein serielles bussystem und verfahren zum senden einer nachricht in einem seriellen bussystem
DE3789943T2 (de) Dateneingangsauswahl.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee