DE69937034T2

DE69937034T2 - Gesteuerte Stromquelle für Leitungstreiber beziehungsweise Leitungsempfänger

Info

Publication number: DE69937034T2
Application number: DE69937034T
Authority: DE
Inventors: Seiichi Minato-ku Watarai
Original assignee: NEC Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 1998-12-11
Filing date: 1999-12-10
Publication date: 2008-05-29
Anticipated expiration: 2019-12-11
Also published as: US6366126B1; EP1009136A3; EP1009136B1; JP2000183719A; DE69937034D1; KR100360507B1; KR20000048068A; EP1009136A2

Description

HINTERGRUND DER ERFINDUNG
1. Erfindungsgebiet:
Die vorliegende Erfindung betrifft eine Eingangsschaltung, eine Ausgangsschaltung und eine Eingangs/Ausgangsschaltung und ein Signalübertragungssystem, welches diese Eingangs/Ausgangsschaltung verwendet.
2. Beschreibung des Standes der Technik:
Es gibt zwei Arten zum Übertragen von Logiksignalen unter Verwendung von Übertragungssignalen kleiner Amplitude über eine Übertragungsleitung, wie beispielsweise eine Dual-Busleitung zwischen einer Anzahl integrierter Schaltungen unter Verwendung einer Kommunikationsübertragungsvorrichtung, eines Computers, etc.; einen Einphasen-Übertragungsmodus und einen Differentialübertragungsmodus.
Der Einphasen-Übertragungsmodus erlaubt die Verwendung eines Signals mit kleiner Amplitude bei der Signalübertragung, das über eine Dual-Busleitung übertragen wird, während der Differentialübertragungsmodus die Übertragung eines Signals mit kleiner Amplitude äquivalent zu einem Übertragungssignal für den Einphasen-Übertragungsmodus über eine Leitung der Dual-Busleitung erlaubt und gleichzeitig ermöglicht, dass ein Signal, welches nur durch Umwandeln der Phase des vorstehend genannten Signals kleiner Amplitude erhalten worden ist, über die andere Leitung der Dual-Busleitung übertragen wird. Im Folgenden wird der Differentialübertragungsmodus beschrieben.
Wenn ein derartiger Differentialübertragungsmodus verwendet wird, um Logiksignale unter Verwendung der vorstehend angegebenen zwei Signale über eine Dual-Busleitung zwischen einer Anzahl von integrierten Schaltungen zu übertragen, wird eine Ausgangsschaltung verwendet, die die Logiksignale auf diese Übertragungsleitungen sendet. Für den Fall, dass diese Ausgangsschaltung verwendet wird, um Logiksignale zu übertragen, repräsentiert ein zu übertragendes Logiksignal (auch Übertragungssignal genannt) jeweils einen Logikwert "1" oder "0", wenn eine der zwei Übertragungsleitungen eine Spannung mit hohem Pegel und die andere eine Spannung mit niedrigem Pegel hat, und den Logikwert "0" oder "1", wenn eine der Dual-Übertragungsleitungen eine Spannung mit niedrigem Pegel und die andere eine Spannung mit hohem Pegel hat. Wenn eine Ausgangsschaltung einen logischen Wert 1 oder 0 ausgibt, heißt das, dass sie einen Zustand 1 bzw. Zustand 0 ausgibt.
In den meisten Fällen ist eine Spannungsamplitude zwischen einem hohen Pegel und einem niedrigen Pegel dieser zwei Ausgangszustände der Wert einer Versorgungsspannung gewesen, die den integrierten Schaltungen zugeführt worden ist.
In den zurückliegenden Jahren wurde jedoch in immer häufigeren Fällen eine extrem kleine Amplitude eines Signals übertragen. In einem Fall von beispielsweise einer CMOS-Schnittstelle betrug die Amplitude ihres herkömmlichen Übertragungssignals typischerweise ungefähr 5 V oder ungefähr 3 V, was nahezu äquivalent einer Zuführspeisespannung ist. In einem Fall für beispielsweise eine kleine Amplitude einer Signalübertragung für eine LVDS-(Low Voltage Differential Signaling)-Schnittstelle ist dagegen deren Signalamplitude in den zurückliegenden Jahren ein sehr kleiner Wert von ungefähr 0,3 V.
Der Grund dafür, warum eine Signalamplitude auf einen so kleinen Wert reduziert worden ist, besteht darin, dass die Reduktion eine große Auswirkung beispielsweise auf die Verbesserung der Übertragungsrate und Senkung des Stromverbrauchs und des Rauschens hat, das während der Signalübertragung auftritt.
Es besteht somit die Notwendigkeit, eine Schnittstellenausgangsschaltung mit niedriger Amplitude zu verwenden, um ein Signal mit niedriger Amplitude zu senden, um die vorstehend genannten Effekte in einer integrierten Schaltung zu erzielen, die als Grundkonzept eine Hochgeschwindigkeitsleistung oder einen geringen Stromverbrauch hat.
Die Schnittstellenausgangsschaltung mit niedriger Amplitude, die eine derartige Anforderung erfüllt, verwendet im Allgemeinen als ihre Ausgangsamplitude eine kleine Signalamplitude, die kleiner als eine Versorgungsspannung ist, um hohe Geschwindigkeit, einen geringen Stromverbrauch und ein rauscharmes Betriebsverhalten zu erzielen. Neben den vorstehend angegebenen LVDS sind als Schnittstellenausgangsschaltung mit niedriger Amplitude eine Konfiguration von GTL (Gunning Transceiver Logic), CTT (Center Tapped Termination) und PECL (Pseudo Emitter Coupled Logic) bekannt. Für den Fall von beispielsweise einer PECL-Konfiguration dieser Schnittstellen mit niedriger Amplitude wird gegenüber ungefähr 3 V oder ungefähr 5 V als Wert deren Versorgungsspannung ungefähr 0,6 V als Amplitude eines angewandten Signals verwendet. Als ein Mittel zum Übertragen eines derartigen Signals kleiner Amplitude werden eine Abschlussspannungsquelle und ein Abschlusswiderstand verwendet.
4 zeigt ein Beispiel einer Schnittstellenschaltung mit kleiner Amplitude, die diese Konfiguration hat.
Diese Art einer Schnittstellenschaltung mit niedriger Amplitude wird in einem Signalübertragungssystem verwendet, das integrierte Schaltungen verwendet. Die in der 4 gezeigte verwendete Schnittstellenschaltung mit niedriger Amplitude ist in diesem Signalübertragungssystem zwischen dessen Busleitung 2 und den Eingangs/Ausgangsschaltungen 4₁ , 4₂ , 4₃ und 4₄ einer Anzahl von integrierten Halbleiterschaltungen IC1, IC2 bzw. IC3 vorgesehen. Die Busleitung 2 besteht aus zwei Leitungen L1 und L2 und ist über Abschlusswiderstände RL1 und RL2 an eine Abschlussstromversorgung VS angeschlossen. Diese Abschlussstromversorgung VS hat V_TT als ihren Abschlussspannungswert. Eine Eingangs/Ausgangsschaltung 41 besteht aus einer Ausgangsschaltung 4₁O und einer Eingangsschaltung 4₁I, wobei die Ausgangsschaltung 4₁O mit einem Freigabesignal EN von einer internen CMOS-Schaltung 5₁ gespeist wird. Die Ausgangsschaltung 4₁O wird bei Speisen mit dem Freigabesignal EN in einen Betriebszustand (freigegebenen Zustand) gesetzt und wenn sie nicht mit diesem gespeist wird, ist sie in einen Außerbetriebszustand (gesperrten Zustand) gesetzt, wobei ihr Ausgang gleichzeitig in einen Hochimpedanzzustand gesetzt wird. Hierbei ist anzumerken, dass das in der 4 gezeigte Bezugszeichen IN ein Eingangssignal bezeichnet, welches von der internen CMOS-Schaltung 51 an eine interne CMOS-Schaltung 41O gesandt ist, während das Bezugszeichen OUT ein Ausgangssignal bezeichnet, das von der Eingangsschaltung 41I an die interne CMOS-Schaltung 51 gesendet worden ist. Die Bezugsziffern IO₁₁ und IO₁₂ bezeichnen jeweilige Ausgangsanschlüsse der Eingangs/Ausangsschaltung 41, die mit den zwei Leitungen L1 und L2 der Busleitung 2 verbunden sind.
Die Beschreibung der Eingangs/Ausgangsschaltungen 4₂ , 4₃ und 4₄ wird hier weggelassen, weil diese die gleiche Konfiguration wie die Eingangs/Ausgangsschaltung 4₁ haben und ihre Bezugsziffern sind in den Eingangs- und Ausgangsschaltungen und der internen CMOS-Schaltung mit den Indices 2, 3 und 4 versehen.
Ein Beispiel einer als diese Eingangs/Ausgangs-Schaltungen 4₁ , 4₂ , 4₃ und 4₄ verwendeten bekannten Schaltung ist in der 5 gezeigt. Die in der 5 gezeigte Eingangs/Ausgangsschaltung 10 hat eine Ausgangsschaltung 12 und eine Eingangsschaltung 14. Die Eingangs/Ausgangsschaltung 10 kommt beispielsweise in die Eingangs/Ausgangsschaltung 41. Eine Ausgangsschaltung 12 hat: eine Eingangssignalspeiseschaltung 16 (siehe 6), die Eingangssignale eingibt; eine Referenzspannungsquelle 18; eine Differentialverstärkerstufe 20; eine Freigabe/Sperr-Zustand-Schaltschaltung 22 (siehe 7); eine Differentialverstärkerstufe 24 und eine Ausgangsstufe 26. Die Eingangsschaltung 14 hat: eine Differentialverstärkerstufe 42; eine Ausgangsstufe 44 und einen Puffer B1.
Die Eingangssignalspeiseschaltung 16 besteht aus einem Puffer 30, der an einen Eingangsanschluss 28 angeschlossen ist, und einem Inverter 32.
Die Differentialverstärkerstufe 20 hat n-Kanal-MOSFETs N1, N2 und N3 und Widerstände R1 und R2. Ein Drain des n-Kanal-MOSFET N1 ist über den Widerstand R1 mit der Spannungsquelle V_DD verbunden und seine Source ist mit dem Drain des n-Kanal-MOSFET N3 verbunden. Der Drain des n-Kanal-MOSFET N2 ist ebenfalls über den Widerstand R2 mit der Spannungsquelle V_DD verbunden und seine Source ist mit dem Drain des n-Kanal-MOSFET N3 verbunden. Die Source des n-Kanal-MOSFET N3 ist mit dem Massepotential verbunden. Das Gate des n-Kanal-MOSFET N1 ist mit dem Signalanschluss 36 der Eingangsschaltungsversorgungsschaltung verbunden. Das Gate des n-Kanal-MOSFET N2 ist mit dem Ausgangsanschluss 34 der Eingangssignal-Versorgungsschaltung 16 verbunden. Das Gate des n-Kanal-MOSFET N3 ist mit dem Ausgangsanschluss der Referenzspannungsquelle 18 verbunden. Der n-Kanal-MOSFET N3 bildet eine Stromquelle.
Der Widerstand R1 und der n-Kanal-MOSFET N1 bilden eine Zweigschaltung der Differentialverstärkerstufe 20 und der Widerstand R2 und der n-Kanal-MOSFET N2 bilden die andere Zweigschaltung der Differentialverstärkerstufe 20.
Die Freigabe/Sperr-Zustandsschaltschaltung 22 besteht aus einem Inverter 38, dessen Eingang an einen Eingangsanschluss 39 und dessen Ausgang an einen Ausgangsanschluss 40 angeschlossen ist.
Die Differentialverstärkerstufe 24 hat: n-Kanal-MOSFETs N4, N5 und N6; p-Kanal-MOSFETs P1 und P2; und Widerstände R3 und R4. Die Source des p-Kanal-MOSFET P1 ist mit der Spannungsquelle V_DD verbunden und sein Drain ist über den Widerstand R3 mit dem Drain des n-Kanal-MOSFET N4 verbunden. Die Source des n-Kanal-MOSFET N4 ist mit dem Drain des n-Kanal-MOSFET N6 verbunden. Die Source des p-Kanal-MOSFET P2 ist mit der Spannungsquelle V_DD verbunden und sein Drain ist über den Widerstand R4 mit dem Drain des n-Kanal-MOSFET N5 verbunden. Die Source des n-Kanal-MOSFET N4 ist mit dem Drain des n-Kanal-MOSFET N6 verbunden. Die Source des n-Kanal-MOSFET N6 ist mit dem Massepotential verbunden.
Das Gate des p-Kanal-MOSFET O1 und das Gate des p-Kanal-MOSFET P2 sind mit dem Ausgangsanschluss der Freigabe/Sperr-Zustandsschaltschaltung 22 verbunden. Das Gate des n-Kanal-MOSFET N4 ist mit dem Ausgangsanschluss O1 der Differentialverstärkerstufe 20 verbunden. Das Gate des n-Kanal-MOSFET N5 ist mit dem Ausgangsanschluss O2 der Differentialverstärkerstufe 20 verbunden. Das Gate des n-Kanal-MOSFET N6 ist mit dem Ausgangsanschluss der Referenzspannungsquelle 18 verbunden. Der n-Kanal-MOSFET N6 bildet eine Stromquelle.
Die Ausgangsstufe 26 hat n-Kanal-MOSFETs N7, N8, N9 und N10. Der Drain des n-Kanal-MOSFET N7 ist mit der Spannungsquelle VDD verbunden und seine Source ist mit einem Ausgangsanschluss 29 (beispielsweise IO11 in 4) verbunden. Das Gate des n-Kanal-MOSFET N7 ist mit dem Ausgangsanschluss O3 der Differentialverstärkerstufe 24 verbunden sowie auch mit dem Drain des n-Kanal-MOSFET N8 verbunden. Die Source des n-Kanal-MOSFET N8 ist mit dem Massepotential verbunden. Der Drain des n-Kanal-MOSFET N9 ist mit der Spannungsquelle V_DD verbunden und seine Source ist mit dem Ausgangsanschluss 27 (beispielsweise IO12 in 4) verbunden. Das Gate des n-Kanal-MOSFET N9 ist mit dem Ausgangsanschluss O4 der Differentialverstärkerstufe und auch mit dem Drain des n-Kanal-MOSFET N10 verbunden. Die Source des n-Kanal-MOSFET N10 ist mit dem Massepotential verbunden.
Die Differentialverstärkerstufe 42 der Eingangsschaltung 14 hat die n-Kanal-MOSFETs N11, N12, N13 und die p-Kanal-MOSFETs P3 und P4. Die Source des p-Kanal-MOSFET P3 ist mit der Spannungsquelle VDD verbunden und sein draingeschalteter N11 ist mit seiner Source an den n-Kanal-MOSFET N13 mit dem Drain des n-Kanal-MOSFET N11 verbunden. Der n-Kanal-MOSFET an seinem Drain. Der p-Kanal-MOSFET P4 ist mit seiner Source mit der Spannungsquelle verbunden und sein Drain ist mit dem Drain des n-Kanal-MOSFET N12 verbunden. Die Source des n-Kanal-MOSFET N12 ist mit dem Drain des n-Kanal-MOSFET N13 verbunden. Die Source des n-Kanal-MOSFET N13 ist mit dem Massepotential verbunden. Das Gate des p-Kanal-MOSFET P3 und das Gate des p-Kanal-MOSFET P4 sind miteinander verbunden, während das Gate und der Drain des p-Kanal-MOSFET P4 miteinander verbunden sind.
Das Gate des n-Kanal-MOSFET N11 ist mit dem Ausgangsanschluss IOA der Eingangs/Ausgangsschaltung verbunden und das Gate des n-Kanal-MOSFET N12 ist mit dem Ausgangsanschluss IOB der Eingangs/Ausgangsschaltung 10 verbunden. Das Gate des n-Kanal-MOSFET N13 ist mit dem Ausgangsanschluss der Referenzspannungsquelle verbunden. Der n-Kanal-MOSFET N13 bildet eine Stromquelle. Die p-Kanal-MOSFETs P3 und P4 bilden eine aktive Last.
Die Ausgangsstufe 44 hat einen n-Kanal-MOSFET N14 und einen p-Kanal-MOSFET P4. Die Source des p-Kanal-MOSFET P5 ist der Spannungsquelle VDD verbunden und ein Drain ist mit dem Drain des n-Kanal-MOSFET N14 verbunden. Die Source des n-Kanal-MOSFET N14 ist mit dem Massepotential verbunden. Ein Schnittpunkt zwischen dem Drain des p-Kanal-MOSFET P5 und dem Drain des n-Kanal-MOSFET N14 ist über den Puffer B1 mit dem Ausgangsanschluss OUT verbunden. Das Gate des n-Kanal-MOSFET N14 ist mit dem Ausgang der Referenzspannungsquelle 16 verbunden. Der n-Kanal-MOSFET N14 bildet eine aktive Last.
Der vorstehend genannte Puffer B1 dient zum Wiederherstellen eines Eingangsspannungspegels auf einen solchen Pegel (beispielsweise einen vollen VDD-Wert oder einen Wert, der grob äquivalent zu diesem ist), der als eine interne CMOS-Schaltung verwendet werden kann.
Im Folgenden werden die Funktionsweisen der Eingangs/Ausgangsschaltung dieser Konfiguration anhand der 4 bis 8 beschrieben.
Hierbei wird ein solcher Fall beschrieben, dass ein hoher Pegel des Freigabesignals, welches die Ausgangsschaltung 12 (beispielsweise die Ausgangsschaltung 4₁0 in 4) in einen Freigabezustand versetzt, dem Eingangsanschluss 39 der Freigabe/Sperr-Zustandsschaltschaltung 22 zugeführt wird, und bei dem die hintere Flanke eines Eingangssignals an dem Eingangsanschluss 28 der Eingangssignal-Speiseschaltung 16 eingegeben wird (Periode ➀ in 8). Das Freigabesignal auf hohem Pegel setzt die Ausgangsschaltung in einen Ausgabezustand, d. h. einen freigegebenen Zustand.
Wenn dieses Eingangssignal eingegeben ist, wird der n-Kanal-MOSFET N1 an seinem Gate mit einer Hochpegelspannung gespeist (Periode ➀ in 8B), der n-Kanal-MOSFET N2 der Differentialverstärkerstufe 20 wird an seinem Gate mit einer Niedrigpegelspannung gespeist (Periode ➀ in 8-A), um den n-Kanal-MOSFET N1 in einen leitenden Zustand zu bringen (im Nachfolgenden als "eingeschaltet" bezeichnet) und um den n-Kanal-MOSFET N2 in einen nichtleitenden Zustand (im Nachfolgenden als "abgeschaltet" ausgedrückt) zu bringen.
Durch den n-Kanal-MOSFET N3, der für die Differentialverstärkerstufe 20 eine Stromquelle bildet, fließt ungeachtet dessen, ob die Transistoren, welche eine Zweigschaltung der Differentialverstärkerstufe 20 bilden, ständig ein Strom I1 (siehe I1 in 8).
Somit wird an der Differentialverstärkerstufe 20 an deren Ausgangsanschluss O1 eine Niedrigpegelspannung ausgegeben und an deren Ausgangsanschluss O2 eine Hochpegelspannung ausgegeben.
Eine Niedrigpegelspannung von der Freigabe/Sperr-Zustandsschaltschaltung 22 wird auch an die Gates der p-Kanal-MOSFETs P1 und P2 der Differentialverstärkerstufe 24 angelegt, wodurch diese Transistoren P1 und P2 eingeschaltet werden.
Dann wird von dem Ausgangsanschluss O1 der Differentialverstärkerstufe 20 an das Gate des n-Kanal-MOSFET N4 eine Niedrigpegelspannung angelegt und gleichzeitig wird vom Ausgangsanschluss O2 an das Gate des n-Kanal-MOSFET N5 eine Hochpegelspannung angelegt, wodurch der n-Kanal-MOSFET N4 ausgeschaltet wird und der n-Kanal-MOSFET N5 eingeschaltet wird.
Somit wird von dem Ausgangsanschluss O3 der Differentialverstärkerstufe 24 eine Hochpegelspannung ausgegeben und von dem Ausgangsanschluss O4 eine Niedrigpegelspannung ausgegeben.
Von der Freigabe/Sperr-Zustandsschaltschaltung 22 wird auch eine Niedrigpegelspannung an die Gates der n-Kanal-MOSFETs N8 und N10 der Ausgangsstufe 26 angelegt (Periode ➀ in der 8-C), wodurch diese Transistoren ausgeschaltet werden.
Dann wird von dem Ausgangsanschluss O3 der Differentialverstärkerstufe 24 eine Hochpegelspannung an das Gate des n-Kanal-MOSFET N7 der Ausgangsstufe angelegt und gleichzeitig wird von dem Ausgangsanschluss O4 an das Gate des n-Kanal-MOSFET N9 eine Niedrigpegelspannung angelegt. Diese beiden Transistoren N7 und N9 sind immer im Ein-Zustand, weil sie eine Sourcefolgerschaltung bilden und somit so funktionieren, dass sie einen Pegel eines Signaleingangs an ihre jeweiligen Gates schieben.
Daher wird ein Niedrigpegelsignal IOA von der Ausgangsstufe 26 an einen Ausgangsanschluss 27 ausgegeben (Periode ➀ in 8-IOA) und ein Hochpegelsignal IOB derselben an den anderen Ausgangsanschluss 29 ausgegeben (Periode ➀ in der 8-IOB).
Somit werden das an den Ausgangsanschluss 27 ausgegebene Niedrigpegelsignal und das an den Ausgangsanschluss 29 ausgegebene Hochpegelsignal kombiniert, um einen Signalausgabezustand zu repräsentieren (beispielsweise einen Binärwert "0", der durch die Zustände dieser Signalausgänge repräsentiert ist), der über die Busleitung 2 auf die anderen integrierten Schaltungen übertragen wird.
Es wird hierbei angenommen, dass beispielsweise der vorstehend genannte Binärwert "0" von der Eingangs/Ausgangsschaltung 4₂ eines in der 4 gezeigten Signalübertragungssystems auf die Eingangs/Ausgangsschaltung 4₃ einer identischen Halbleiter schaltung IC1 übertragen wird. In diesem Fall ist die Ausgangsschaltung 4₃O der Eingangs/Ausgangsschaltung 4₃ durch das Freigabesignal EN, welches von der internen CMOS-Schaltung 5₃ zugeführt worden ist, in einen Hochimpedanzzustand gesetzt. Die Eingangsschaltung 4₃I empfängt den Binärwert "0", der über die Busleitung 2 übertragen worden ist, und gibt diesen an die interne CMOS-Schaltung 5₃ aus. Die interne CMOS-Schaltung 5₃ empfängt somit den Binärwert "0".
Obwohl die Eingangsschaltung 4₁1 und 4₄I der Eingangs/Ausgangsschaltungen 4₁ und 4₄ auch den Binärwert "0" empfangen und diesen jeweils ausgeben, sind in diesem Fall ihre entsprechenden internen CMOS-Schaltungen 5₁ und 5₄ zu diesem Zeitpunkt nicht in dem Betriebszustand zum Empfangen des Binärwerts "0" von ihren entsprechenden Eingangsschaltungen 4₁I bzw. 4₄I, so dass sie nur den Binärwert "0" empfangen, der an ihrem Eingang zugeführt worden ist und sie das Signal nicht verarbeiten, d. h. dass sie den Binärwert "0" nicht erkennen.
Wie vorstehend erwähnt, wird der auf die Busleitung 2 übertragene Binärwert "0" auch an der Eingangsschaltung 41 der Eingangs/Ausgangsschaltung 41 selbst eingegeben, die diesen Binärwert "0" übertragen hat, d. h. an der Eingangsschaltung 14 in der 5.
Die Niedrigpegel- und Hochpegelspannungen, die in Kombination diesen Binärwert "0" repräsentieren, werden an der Differentialverstärkerstufe 42 eingegeben. Durch diesen Differentialverstärker 42 fließt immer ein Strom I2 (der als I2 in 8 gezeigt ist).
Die vorstehend genannte Niedrigpegelspannung wird an das Gate des n-Kanal-MOSFET N11 dieses Differentialverstärkers angelegt und die Hochpegelspannung wird an das Gate des n-Kanal-MOSFET N12 angelegt, so dass der n-Kanal-MOSFET N11 abgeschaltet und der n-Kanal-MOSFET N12 eingeschaltet wird.
Hiermit wird eine Hochpegelspannung an das Gate des p-Kanal-MOSFET angelegt, um die Leitfähigkeit des MOSFET P5 zu verringern, wodurch ein Strom gesenkt wird, der durch diesen MOSFET P5 fließt (Periode ➀ in 8-I3). Die Reduktion der Leitfähig keit dieses MOSFET P5 bewirkt, dass eine Niedrigpegelspannung an den Puffer B1 angelegt wird. Der Puffer B1 klemmt dann die so angelegt Niedrigpegelspannung an einen CMOS-Niedrigpegel. Dann wird die so an einen CMOS-Pegel geklemmte Niedrigpegelspannung an dem Ausgangsanschluss OUT der Eingangsschaltung 14 bereitgestellt. Daher besteht keine Möglichkeit, dass durch die CMOS-Transistoren der internen CMOS-Schaltung ein Durchgangsstrom fließt.
Wenn ein hoher Pegel des Eingangssignals IN an den Eingangsanschluss 28 der Eingangssignal-Speiseschaltung 16 eingegeben wird (Periode ➀ in 8), werden ebenfalls zwei Signale auf die Busleitung 2 übertragen und gleichzeitig wird eine Hochpegelspannung, die dem Binärwert "1" entspricht, repräsentiert durch die Ausgangszustände (ein Hochpegelzustand des Ausgangsanschlusses 27 und ein Niedrigpegelzustand am Anschluss 29) (Periode ➁ in den IOA und IOB) dieser übertragenen zwei Signale an dem Ausgangsanschluss 46 der Eingangsschaltung 14 ausgegeben (Periode ➁ in der 8-OUT). Diese Hochpegelspannung wird auch als ein hoher CMOS-Pegel abgegriffen. Auch in diesem Fall besteht keine Möglichkeit, dass durch die MOC-Transistoren der internen CMOS-Schaltung ein Durchgangsstrom fließt.
Wenn die Ausgangsschaltung 12 kein Signal überträgt und dies nicht muss, wird das Freigabesignal EN, das an die Freigabe/Sperr-Zustandsschaltschaltung 22 an seinem Eingangsanschluss 39 angelegt wird, niedrig (Perioden ➃ und die folgenden in der 8), was die Ausgangsschaltung 12 in den Sperrzustand setzt. Wenn die Freigabe/Sperr-Zustandsschaltschaltung 22 eine Hochpegelspannung erzeugt (Perioden ➃ und die folgenden in der 8-C), um die p-Kanal-MOSFETs P1 und P2 auszuschalten und die n-Kanal-MOSFETs N8 und N10 einzuschalten und die n-Kanal-MOSFETs N7 und N9 des Differentialverstärkers 24 der Ausgangsschaltung 12 auszuschalten, wird dadurch die Ausgangsschaltung 12 sperrend (Nicht-Betriebszustand). Zu diesem Zeitpunkt sind die n-Kanal-MOSFETs N7 und N9 im Aus-Zustand, so dass zwischen den Ausgangsanschlüssen 27 und 29 ein Hochimpedanzzustand geschaffen ist (Perioden ➃ Hz und die darauf folgenden in den IOA und IOB).
Daher ist diese herkömmliche Ausgangsschaltung 12 der Eingangs/Ausgangsschaltung 10 mit einem Mittel versehen, das die Schaltung 12 zum Sparen von Strom in einen Außerbetriebszustand setzt.
Somit dient das Freigabesignal EN dazu, eine Ausgangsspannung mit niedrigem Pegel zu schaffen, um die n-Kanal-MOSFETs N7 und N9 abzuschalten, wodurch ein Hochimpedanzzustand des Ausgangs erzielt wird.
Hierbei ist anzumerken, dass die Ausgangsanschlüsse 27 und 29 in diesem Hochimpedanzzustand einen Spannungspegel VTT der Abschlussspannungsversorgung annehmen. Dieser Spannungspegel VTT ist an der Mitte zwischen hohen und niedrigen Pegeln des Signals, repräsentiert durch die IOA und IOB, präsent (Periode ➃ in den 8-IOA und 8-IOB). Die Perioden ➄ und die folgenden in den 8-IOA und 8-IOB zeigen an, dass von einer in Frage stehenden integrierten Halbleiterschaltung selbst oder irgendeiner anderen über die Busleitung 2 an die Ausgangsanschlüsse 27 und 29, die von der Eingangsschaltung 14 aus gesehen Eingangsanschlüsse sind, ein Eingangssignal angelegt wird.
Wenn daher über die Busleitung 2 von einer in Frage stehenden integrierten Halbleiterschaltung oder irgendeiner anderen an die Ausgangsanschlüsse 27 und 29 der Ausgangsschaltung 12 in einem Hochimpedanzzustand ein Eingangssignal angelegt wird, nehmen diese Ausgangsanschlüsse 27 und 29 einen Spannungspegel dieses Eingangssignals an (Perioden ➄ und folgende in der 8).
Ein Hauptzweck der Ausgangsschaltung 12 dieser herkömmlichen Eingangs/Ausgangschaltung 10 ist es, einen niedrigen Pegel des Freigabesignals EN bereitzustellen, um die p-Kanal-MOSFETs P1 und P2 sowie auch die n-Kanal-MOSFETs N7 und N9 auszuschalten, um so den Ausgangsanschluss in einen Hochimpedanzzustand zu bringen.
Wenn ein Hochimpedanzzustand so erzielt wird, verschwendet die Differentialverstärkerstufe 24 der Ausgangsschaltung 12 sicher keinen Strom; ungeachtet dessen kann der Stromverbrauch als Ganzes nicht eliminiert werden, weil in der Differentialverstärkerstufe 24 immer ein Strom id fließt.
Obwohl bis zu einem gewissen Maß an der Ausgangsschaltung 12 Strom gespart wird, ist dies jedoch nicht genug.
Wenn die Eingangsschaltung 14 vom Standpunkt der Stromeinsparung wie vorstehend angegeben, betrachtet wird, ist diese Schaltung 14 mit keinem Stromsparmittel versehen, weil ihre Differentialverstärkerstufe und Ausgangsstufe immer elektrifiziert ist.
Daher haben die herkömmlichen Eingangs/Ausgangsschaltungen immer noch Probleme zu lösen.
Auch die offengelegte japanischen Patentveröffentlichung Sho-60-143498 zeigt nur eine Schaltung zur Unterbrechung des Sendens der Ausgangssignale und sagt nichts über das Sparen von Strom an der Schaltung durch Unterbrechen des Sendens des Ausgangssignals.
Auch wenn die Ausgangsschaltung 12 der Eingangs/Ausgangsschaltung 10 arbeitet, gibt die herkömmliche Eingangsschaltung 14 an ihrem Ausgangsanschluss einen Spannungspegel aus, der den Binärwertsignalen entspricht, welche über die Busleitung 2 von der Ausgangsschaltung 12 übertragen werden.
Wenn hiermit die Ausgangsschaltung 12 ein Signal sendet, verarbeitet im Allgemeinen die interne CMOS-Schaltung, die mit der Ausgangsschaltung 14 verbunden ist, nicht das ankommende Signal und erkennt dieses nicht. Wenn daher die interne CMOS-Schaltung ihren Betrieb beginnt, wird ein Signal, das von der Eingangsschaltung empfangen werden soll, d. h. ein Signal eines erwarteten Werts, nicht in allen Fällen von der Eingangsschaltung 14 ausgegeben.
Selbst wenn die Eingangsschaltung 14 ein Signal mit erwartetem Wert ausgibt, besteht keine Möglichkeit, dass die interne CMOS-Schaltung Fehlerdaten empfängt, insoweit als das gleiche Signal wie das Signal mit dem erwarteten Wert von einer in Frage stehenden integrierten Halbleiterschaltung oder irgendeiner anderen eingegeben wird; wenn jedoch ein von dem von der Eingangsschaltung 14 ausgegebenen Signal unterschiedliches Signal von der in Frage stehenden integrierten Halbleiterschaltung oder irgendeiner anderen eingegeben wird, kann sie Fehlerdaten empfangen, was einen Nachteil bilden kann.
Eine Eingangs/Ausgangsschaltung gemäß dem Oberbegriff des Hauptanspruchs ist aus der US-A-5,592,509 bekannt.
ZUSAMMENFASSUNG DER ERFINDUNG
Angesichts des Vorstehenden ist es eine erste Aufgabe der vorliegenden Erfindung, eine Eingangsschaltung, eine Ausgangsschaltung, eine Eingangs/Ausgangsschaltung und ein Signalübertragungssystem, das mit derselben Eingangs/Ausgangsschaltung versehen ist, zu schaffen, die einen Stromverbrauch einsparen kann, indem sie ein Steuersignal verwendet, um einen Ausgangsanschluss in einen hohen Impedanzzustand zu setzen.
Es ist eine zweite Aufgabe der vorliegenden Erfindung, eine Eingangsschaltung, eine Ausgangsschaltung, eine Eingangs/Ausgangsschaltung und ein Signalübertragungssystem zu schaffen, das von der Eingangsschaltung ein Signal mit einem erwarteten Wert ausgeben kann, der auf der Basis eines Steuersignals gegeben ist, welches einen Ausgangsanschluss in einen Hochimpedanzzustand setzt.
Diese Aufgaben werden durch die Merkmale des Hauptanspruchs gelöst.
Vorteilhafte Ausführungsformen sind in den Unteransprüchen angegeben.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die vorstehenden und weitere Aufgaben, Vorteile und Merkmale der vorliegenden Erfindung gehen aus der folgenden Beschreibung anhand der begleitenden Zeichnungen im Einzelnen hervor, in welchen zeigt:
1 ein Schaltbild, das eine Konfiguration einer Eingangs/Ausgangsschaltung angibt, die in einem Signalübertragungssystem gemäß einer Ausführungsform der vorliegenden Erfindung vorgesehen ist;
2 ein Schaltbild einer Konfiguration einer Ein/Aus-Schaltsteuerschaltung der in der 1 gezeigten Eingangs/Ausgangsschaltung;
3 einen Zeitablaufplan der Funktionsweisen der in der 1 gezeigten Eingangs/Ausgangsschaltung;
4 ein Blockschaltbild einer Konfiguration eines Signalübertragungssystems, welches herkömmliche integrierte Halbleiterschaltungen verwendet;
5 ein Schaltbild einer Konfiguration einer Eingangs/Ausgangsschaltung des in der 4 gezeigten Signalübertragungssystems;
6 ein Schaltbild einer Eingangssignal-Speiseschaltung des in der 4 gezeigten Signalübertragungssystems;
7 ein Schaltbild einer Konfiguration einer Freigabe/Sperr-Zustandsschaltschaltung des in der 4 gezeigten Signalübertragungssystems; und
8 einen Zeitablaufplan der Funktionsweisen einer Eingangs/Ausgangsschaltung des in der 4 gezeigten Signalübertragungssystems.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Im Folgenden werden bevorzugten Ausführungsformen der vorliegenden Erfindung anhand der Zeichnungen beschrieben.
Eine Eingangs/Ausgangsschaltung gemäß einer Ausführungsform wie in 1 gezeigt bezieht sich auf eine solche Schaltung, die ein Steuersignal verwendet, welches einen Ausgangsanschluss einer Ausgangsschaltung, die eine Eingangs/Ausgangsschaltung bildet, die für ein Signalübertragungssystem vorgesehen ist, einen Hochimpedanzzustand setzt, um den Stromverbrauch der Ausgangsschaltung und einer Eingangsschaltung einzusparen und gleichzeitig bei Nichtbetrieb der Eingangsschaltung an deren Ausgangsanschluss ein Signal eines erwarteten Werts auf der Basis des vorstehend genannten Steuersignals auszugeben, wobei deren Schaltung 10A und Ausgangsschaltung 12 sich von der Ausgangsschaltung 12 der herkömmlichen Eingangs/Ausgangsschaltung 10 dadurch unterscheiden, dass diese eine Referenzspannungsquelle 18 und eine Ein/Aus-Schaltsteuerschaltung 19 zwischen den Differentialverstärkerstufen 20 und 24 hat. Auch eine Eingangsschaltung 14A unterscheidet sich von der herkömmlichen Eingangsschaltung 14 dadurch, dass sie aufweist: eine Differentialverstärkerstufe 42A; eine Ausgangsstufe 44A; eine ODER-Schaltung 45; eine Stromquelle 18; und eine Ein/Aus-Schaltsteuerschaltung 47, die zwischen der Differentialverstärkerstufe 42A und der Ausgangsstufe 44A vorgesehen ist. Diese später beschriebenen Unterschiede sind ziemlich klein, wobei die Konfigurationen der Differentialverstärkerstufe 42A und der Ausgangsstufe 44A weitgehend die gleichen wie der Differentialverstärkerstufe 42 und der Ausgangsstufe 44 der herkömmlichen Eingangsschaltung 14 sind.
Die Ein/Aus-Schaltsteuerschaltung 19, die zu der Ausgangsschaltung 12A einen Unterschied bildet, besteht aus n-Kanal-MOSFETs N15 und N16; einem Inverter 38; und einem Puffer 43.
Der Inverter 38 und der Puffer 43, die zusammen eine Ein/Aus-Schaltsteuersignalerzeugungsschaltung 22A bilden, sind mit ihren Eingängen an den Eingangsanschluss angeschlossen, an welchen das Freigabesignal wie in 2 gezeigt, zugeführt wird, wobei ein Ausgang des Inverters 38 an den Ausgangsanschluss 40 und ein Ausgang des Puffers 43 an den Ausgangsanschluss 41 angeschlossen ist.
Der n-Kanal-MOSFET N15 ist mit seinem Drain mit dem Ausgangsanschluss der Referenzspannungsquelle verbunden und mit seiner Source mit dem Gate des n-Kanal-MOSFET N3 der Differentialverstärkerstufe 20 und dem n-Kanal-MOSFET N6 der Differentialverstärkerstufe 24 verbunden. Der n-Kanal-MOSFET N16 ist mit seinem Drain mit der Source des n-Kanal-MOSFET N15 und mit einem Verbindungspunkt zwischen dem Gate des n-Kanal-MOSFET N3 und dem Gate des n-Kanal-MOSFET N6 verbunden und seine Source ist mit dem Massepotential verbunden. Das Gate des n-Kanal-MOSFET N15 ist mit dem Ausgangsanschluss 41 der Ein/Aus-Schaltsteuersignalerzeugungsschaltung 22A verbunden und das Gate des n-Kanal-MOSFET N16 ist mit dem Ausgangsanschluss 40 derselben Schaltung 22A verbunden.
Die Eingangsschaltung hat die folgenden vier Unterschiede.
Ein erster Unterschied besteht darin, dass die Referenzspannungsquelle 18 als ein Ausgang vorgesehen ist und dass die Ein/Aus-Schaltsteuerschaltung 47 zwischen dem Gate des n-Kanal-MOSFET N13 der Differentialverstärkerstufe 42 und dem Gate des n-Kanal-MOSFET N14 der Ausgangsstufe 44 vorgesehen ist. Die Ein/Aus-Schaltsteuerschaltung 47 besteht aus den n-Kanal-MOSFETs N17 und N18.
Das heißt, der n-Kanal-MOSFET N17 ist mit seinem Drain an den Ausgangsanschluss der Referenzspannungsquelle 18 angeschlossen und seine Source ist an das Gate des n-Kanal-MOSFET N13 der Differentialverstärkerstufe 42 und das Gate des n-Kanal-MOSFET N14 der Ausgangsstufe 44 angeschlossen. Der n-Kanal-MOSFET N18 ist mit seinem Drain an die Source des n-Kanal-MOSFET N17 und einen Verbindungspunkt zwischen dem Gate des n-Kanal-MOSFET N13 und dem Gate des n-Kanal-MOSFET N14 angeschlossen und seine Source ist mit dem Massepotential verbunden. Das Gate des n-Kanal-MOSFET N17 ist mit dem Ausgangsanschluss 40 der Ein/Aus-Schaltsteuersignalerzeugungsschaltung 22A verbunden und das Gate des n-Kanal-MOSFET N18 ist mit dem Ausgangsanschluss 41 dieser Schaltung 22A verbunden.
Ein zweiter Unterschied besteht darin, dass der p-Kanal-MOSFET P6 in der Differentialverstärkerstufe der herkömmlichen Schaltung 14 vorgesehen ist. Das heißt, dieser Unterschied besteht darin, dass der p-Kanal-MOSFET P6 mit seiner Source mit der Spannungsquelle VDD verbunden ist und mit seinem Drain mit dem Gate des p-Kanal- MOSFET P3 und dem Gate des p-Kanal-MOSFET P4 des Differentialverstärkers 42 der herkömmlichen Eingangsschaltung 14 verbunden ist und dass der p-Kanal-MOSFET P6 mit seinem Gate auch mit dem Ausgangsanschluss 40 der Ein/Aus-Schaltsteuersignalerzeugungsschaltung 22A verbunden ist. Die Differentialverstärkerstufe mit diesem Unterschied ist durch die Bezugsziffer 42A bezeichnet.
Ein dritter Unterschied besteht darin, dass ein p-Kanal-MOSFET P7 in der Ausgangsstufe der herkömmlichen Eingangsschaltung 14 vorgesehen ist. Das heißt, der Unterschied besteht darin, dass der p-Kanal-MOSFET P7 mit seiner Source mit der Spannungsquelle VDD verbunden ist und mit seinem Drain mit dem Drain des n-Kanal-MOSFET N11 der Differentialverstärkerstufe 42 und einem Gate des p-Kanal-MOSFET P5 der Ausgangsstufe 44 der herkömmlichen Eingangsschaltung 14 verbunden ist und sein Gate auch mit dem Ausgangsanschluss 40 der Ein/Aus-Schaltsteuersignalerzeugungsschaltung 22A verbunden ist. Die Ausgangsstufe mit diesem Unterschied ist durch die Bezugsziffer 44A bezeichnet.
Der letzte Unterschied besteht darin, dass an dem Ausgang der Ausgangsstufe 44 die ODER-Schaltung 45 vorgesehen ist. Das heißt, der Unterschied besteht darin, dass die ODER-Schaltung einen Eingang hat, der mit einem Verbindungspunkt zwischen dem Drain des n-Kanal-MOSFET N14 und dem Drain des p-Kanal-MOSFET P5 der Ausgangsstufe 44 verbunden ist und ihr anderer Eingang mit dem Ausgangsanschluss 41 der Ein/Aus-Schaltsteuersignalerzeugungsschaltungseinrichtung 22A verbunden ist. Diese ODER-Schaltung 45 funktioniert so, dass sie einen Spannungspegel ihres eigenen Eingangs an den Spannungspegel einer internen CMOS-Schaltung klemmt.
Daher wird die Beschreibung dieser in den 5-7 gezeigten Komponenten weggelassen, weil diese gleichen Komponenten durch die gleichen Bezugsziffern wie die in den 1 und 2 bezeichnet sind.
Als Nächstes werden die Funktionsweisen dieser Ausführungsform anhand der 1, 2, 3 und 6 beschrieben.
Die Grundbetriebsweisen zum Eingeben und Ausgeben eines Signals sind bei dieser Ausführungsform grob die gleichen wie anhand der 5-8 beschrieben.
Ein großer Unterschied zwischen diesen besteht darin, dass, wenn die Ausgangsschaltung 12A mit einem hohen Pegel des Freigabesignals gespeist wird und in Betrieb ist, die Eingangsschaltung 14A keinen Strom verbraucht, während andererseits, wenn die Eingangsschaltung 14A mit einem niedrigen Pegel des Freigabesignals gespeist wird und in Betrieb ist, die Ausgangsschaltung 12A keinen Strom verbraucht.
Zusätzlich ist diese Ausführungsform so konfiguriert, dass, wenn die Eingangsschaltung 14A mit einem hohen Pegel des Freigabesignals gespeist wird und nicht in Betrieb ist, von ihrem Ausgangsanschluss an die mit diesem Ausgangsanschluss verbundene interne CMOS-Schaltung ein Signal geleitet wird, welches einen an der internen CMOS-Schaltung erwarteten Wert repräsentiert.
Bevor dies beschrieben wird, werden zunächst die Operationen der Ausgangsschaltung 12A in einem Zustand beschrieben, bei dem diese mit dem vorstehend genannten hohen Pegel des Freigabesignals EN gespeist wird.
In diesem Fall wird, wenn an den FREIGABE-Eingangsanschluss 39 der Ein/Aus-Schaltsteuersignalerzeugungsschaltung 22A ein Freigabesignal mit hohem Pegel eingegeben wird (Periode ➀ in der 3-EN) an dem Ausgangsanschluss 40 der Ein/Aus-Schaltsteuersignalerzeugungsschaltung 22A ein Signal C mit niedrigem Pegel ausgegeben (Periode ➀ in der 3-C) und an dem Ausgangsanschluss 41 ein Signal D mit hohem Pegel ausgegeben (Periode ➀ in 3-C). Wenn ein Binärwert-Eingangssignal wie in der 3-IN an der Eingangssignal-Speiseschaltung 16 an deren Eingangsanschluss 28 eingegeben wird, während ein Freigabesignal mit hohem Pegel angelegt wird (Periode ➀ in 3-IN), wird ein Signal A mit niedrigem Pegel wie in der Periode ➀ in 3-A gezeigt, an dem Ausgangsanschluss 34 der Eingangssignal-Speiseschaltung 16 ausgegeben und gleichzeitig wird ein Signal B mit einem solchen hohen Pegel wie in der Periode ➀ in 3-B gezeigt, an dem Ausgangsanschluss 36 der Eingangssignal-Speiseschaltung 16 ausgegeben.
Da das Signal D auf einem hohen Pegel ist und das Signal C auf einem niedrigen Pegel ist, werden hierbei der n-Kanal-MOSFET N15 der Ausgangsschaltung 14A eingeschaltet und deren n-Kanal-MOSFET N16 ausgeschaltet, wodurch verursacht wird, dass der n-Kanal-MOSFET N3 der Differentialverstärkerstufe 20 und der n-Kanal-MOSFET N6 der Differentialverstärkerstufe 24 als eine Stromquelle arbeiten. Durch den n-Kanal-MOSFET N3 fließt ein Strom I1 (Periode ➀ in 3-I1). Daher arbeitet die Differentialverstärkerstufe 20 wie die in der 5 gezeigte herkömmliche Schaltung.
Zu diesem Zeitpunkt arbeitet der n-Kanal-MOSFET N6 ebenfalls als eine Stromquelle, wobei das Signal C auf einem niedrigen Pegel ist, um die p-Kanal-MOSFETs O1 und P2 einzuschalten, so dass die Differentialverstärkerstufe 24 ebenfalls wie die in der 5 gezeigte herkömmliche Schaltung arbeitet.
Da das Signal C auf einem niedrigen Pegel ist, werden auch die n-Kanal-MOSFETs N8 und N10 ausgeschaltet, was bewirkt, dass die Ausgangsstufe 26 ebenfalls wie die herkömmliche in der 5 gezeigte Schaltung arbeitet.
Somit werden wie bei der herkömmlichen Schaltung gemäß 5 beschrieben, von den Ausgangsanschlüssen 27 und 29 der Ausgangsschaltung 12A die Ausgangssignale IOA und IOB ausgegeben, die dem Eingangssignal IN entsprechen (Periode ➀ in den 3-IOA und 3-IOB).
Als Nächstes werden die Funktionsweisen der Eingangsschaltung 14A für den Fall beschrieben, dass diese mit dem Freigabesignal EN auf dem hohen Pegel gespeist wird.
Da das Signal D auf einem hohen Pegel ist und das Signal C auf einem niedrigen Pegel ist, wird der n-Kanal-MOSFET N17 abgeschaltet und der n-Kanal-MOSFET N18 eingeschaltet, so dass der n-Kanal-MOSFET N13 nicht als eine Stromquelle arbeitet. Da her fließt kein Strom durch den n-Kanal-MOSFET N13 (Periode ➀ in 3-I2). Da der n-Kanal-MOSFET N13 auf solche Weise nicht als Stromquelle arbeitet und zusätzlich dazu der p-Kanal-MOSFET P6 eingeschaltet ist, um dadurch die p-Kanal-MOSFETs P3 und P4 auszuschalten, wird an dem Differentialverstärker 42A kein Strom verbraucht. Da an das Gate des n-Kanal-MOSFET N14 eine Niedrigpegelspannung angelegt wird, fließt durch den FET N14 kein Strom (Periode ➀ in 3-I3), somit wird verhindert, dass dieser als eine aktive Last wirkt. Daher wird an der Ausgangsstufe 44A kein Strom verbraucht.
Durch die Ausgangsstufe 44A fließt ebenfalls kein Strom, wenn sowohl der p-Kanal-MOSFET P5 als auch der n-Kanal-MOSFET N14 ausgeschaltet sind, und daher hat die Stufe 44A ihren Ausgangsanschluss in einem Hochimpedanzzustand. Das Signal D wird auf einen hohen Pegel gesetzt, die ODER-Schaltung 45 gibt ein Hochpegelsignal aus (Periode ➀ in 4-OUT).
Da die ODER-Schaltung 45 ihren Ausgang an den Ausgangsanschluss der Ausgangsstufe 44A angeschlossen hat, ist es daher möglich, einer internen CMOS-Schaltung ein Signal mit einem erwarteten Wert, der von der internen CMOS-Schaltung erforderlich ist, zuzuführen, die mit dem Ausgangsanschluss OUT der Eingangsschaltung 14A verbunden ist. Der erwartete Wert ist bei dieser Ausführungsform ein hoher Pegel. Ein erwarteter Wert bezieht sich hierbei auf einen Wert, der den gleichen Pegel hat wie ein Signal, welches als erstes von der Eingangschaltung 14A empfangen wird, wenn diese ihren Betrieb initiiert. Ein Beispiel zur Validierung eines Initialwerts (erwarteten Werts) eines bei dieser Initiation der Eingangsoperationen empfangenen Signals ist ein Hochgeschwindigkeits-Serienbus-Schnittstellenmodus genannt IEEE1394. Der IEEE1394-Übertragungsmodus wird verwendet, um einen Datenteil und ein Datenabstimmungssignal unter Verwendung von zwei Kombinationen von Differentialsignalen (vier Signalen) zu übertragen; bei dieser Ausfürungsform werden zwei Kombinationen von solch einer Eingangs/Ausgangsschaltung 10A wie in der 1 gezeigt, verwendet, um die vorstehend genannten Daten und das Datenabstimmungssignal zu übertragen und zu empfangen.
In dem IEEE1394-Übertragungsmodus empfängt eine Eingangsschaltung bevor sie ein Datensignal empfängt, sicher ein Datenabstimmungssignal, genannt Datenpräfix, dessen Logik auf solche Weise vordefiniert ist, dass die erste Kombination der vorstehend genannten zwei Signalkombinationen logisch immer "1" anzeigt und die zweite Kombination "0" anzeigt.
Wenn daher eine Eingangsschaltung 14A verwendet wird, beispielsweise wie eine Eingangsschaltung für die vorstehend genannte erste Kombination, stimmt der vorstehend genannte erwartete Wert mit einem Signal überein, welches als erstes bei der Initialisierung der Eingangsoperationen empfangen worden ist.
Für einen erwarteten Wert von "0" der zweiten Kombination andererseits ist es ausreichend, die ODER-Schaltung in der Eingangsschaltung 14A nur durch eine UND-Schaltung zu ersetzen und gleichzeitig das Signal C anstatt des Signals D zu verwenden.
Wenn die Eingangsoperationen initiiert werden, kann die Eingangsschaltung die Logik des vorstehend genannten Datenabstimmungssignals auf die folgende Stufe der internen CMOS-Schaltung ohne einen Fehler übertragen.
Wenn das Freigabesignal EN von einem hohen Pegel auf einen niedrigen Pegel umgeschaltet wird, wird ein Signal C mit hohem Pegel an dem Ausgangsanschluss 40 der Ein/Aus-Schaltsteuersignalerzeugungsschaltung 22A und ein Signal D mit niedrigem Pegel an dessen Ausgangsanschluss 41 ausgegeben.
Dann ist der n-Kanal-MOSFET N15 ausgeschaltet und der n-Kanal-MOSFET N16 eingeschaltet. Dabei arbeitet keiner der n-Kanal-MOSFETs N3 und N6 als eine Stromquelle. Daher wird an der Differentialverstärkerstufe 20 kein Strom verbraucht.
Somit arbeitet der n-Kanal-MOSFET N6 auch nicht als eine Stromquelle und zusätzlich hierzu sind die p-Kanal-MOSFETs P1 und P2 ausgeschaltet, an der Differentialverstärkerstufe 24 wird kein Strom verbraucht.
Zu diesem Zeitpunkt ist wie bei der herkömmlichen Eingangs/Ausgangsschaltung der Spannungspegel eines Ausgangs, der von der Differentialverstärkerstufe 24A an dessen Ausgangsanschlüssen O3 und O4 bereitgestellt wird, auf das Massepotential gesetzt, weil die n-Kanal-MOSFETs N8 und N10 eingeschaltet sind, wodurch die n-Kanal-MOSFETs N7 und N9, die die Ausgangsstufe 26 der Ausgangsschaltung 12A bilden, vollständig abgeschaltet sind.
Daher ist zwischen den Ausgangsanschlüssen OUTA und OUTB der Ausgangsstufe 26 ein Hochimpedanzzustand gesetzt.
Die Operationen, welche von einem Zeitpunkt an, zu dem der Hochimpedanzzustand gesetzt ist, bis zu einem Zeitpunkt, zu welchem ein Eingangssignal von einer in Frage stehenden integrierten Halbleiterschaltung oder irgendeiner anderen auf die Eingangsschaltung der zugehörigen Eingangs/Ausgangsschaltung übertragen wird, sind die gleichen wie diejenigen, die anhand der 5 bis 8 beschrieben worden sind (Periode ➄ und die darauf folgenden in 3).
Somit ist es bei einer Konfiguration gemäß der vorliegenden Ausführungsform in einem derartigen Signalübertragungssystem, das mit einer Eingangs/Ausgangsschaltung versehen ist, bei der die Ausgangsanschlüsse 27 und 29 der Ausgangsschaltung 12A der Eingangs/Ausgangsschaltung 10A als Ausgangsanschlüsse, die mit der Busleitung 2 verbunden sind, dienen und gleichzeitig als Eingangsanschlüsse der Eingangsschaltung 14A dienen, wenn ein Steuersignal (Niedrigpegel-Freigabesignal), welches die Ausgangsanschlüsse der Ausgangsschaltung 12A in einen Hochimpedanzzustand bringt, an die Ausgangsschaltung 12A und die Eingangsschaltung 14A angelegt wird, ist es möglich, damit zu beginnen, die Eingangsschaltung 14A mit Leistung zu speisen, damit diese in Betrieb gesetzt wird und gleichzeitig das Zuführen von Leistung an die Aus gangsschaltung 12A zu stoppen und auch wenn das vorstehend genannte Steuersignal weder an die Ausgangsschaltung 12A noch an die Eingangsschaltung 14A angelegt ist, ist es ebenfalls möglich, das Beginnen mit dem Zuführen von Leistung an die Ausgangsschaltung 12A zu starten, um diese zu betreiben und gleichzeitig die Zufuhr von Leistung an die Eingangsschaltung 14A zu stoppen. Daher ist es möglich, den Stromverbrauch an der Ausgangsschaltung 12A und der Eingangsschaltung 14A durch die Verwendung des Steuersignals zu eliminieren, welches den Ausgangsanschluss der Ausgangsschaltung 12A in einen Hochimpedanzzustand bringt.
Wenn die Eingangsschaltung 14A nicht in Betrieb ist, selbst wenn sie mit dem Steuersignal gespeist wird, welches den Ausgangsanschluss der Ausgangsschaltung 12A in einen Hochimpedanzzustand bringt, kann, wenn eine Signalverarbeitungsschaltung, die mit dem Ausgangsanschluss der Eingangsschaltung 14A verbunden ist, beginnt ein Signal von der Eingangsschaltung 14A zu empfangen, ein Signal mit einem solchen Pegel, der von der Eingangsschaltung 14A ausgegeben werden soll, das heißt ein Signal von einem erwarteten Wert, von der ODER-Schaltung 45 auf der Basis des vorstehend genannten Steuersignals ausgegeben werden.
Da ein Signal mit einem erwarteten Wert auf der Basis des Steuersignals von der Eingangsschaltung 14A ausgegeben werden kann, besteht keine Möglichkeit, dass die interne CMOS-Schaltung fehlerhafte Daten empfängt.
Es ist klar zu ersehen, dass die vorliegende Erfindung nicht auf die vorstehenden Ausführungsformen begrenzt ist, sondern ohne Abweichen vom Umfang der Patentansprüche geändert und modifiziert werden kann. Beispielsweise kann das Freigabesignal der Ausgangsschaltung 12A und der Eingangsschaltung 14A über eine Anzahl von separaten Eingangsanschlüssen anstatt des herkömmlichen einen Anschlusses zugeführt werden. Die separaten Signale können auch auf solche Weise verwendet werden, dass eines der Signale die Ausgangsschaltung in einen Außerbetriebszustand bringen würde, um dessen Ausgangsanschlüsse in einen Hochimpedanzzustand zu bringen und gleichzeitig die Eingangsschaltung in Betrieb setzt und das andere Signal würde die Ausgangsschaltung in Betrieb setzen und gleichzeitig die Eingangsschaltung außer Betrieb setzen.
Die Ein/Aus-Schaltsteuerung unter Verwendung des Freigabesignals kann auch durch eine Schaltvorrichtung durchgeführt werden, die mit der Stromquelle in Reihe geschaltet ist.
Als ein Signal von einem erwarteten Wert kann auch eine Niedrigpegelspannung ausgegeben werden. Um den erwarteten Wert auszugeben, wird eine UND-Schaltung verwendet.
Wie vorstehend angegeben, wird gemäß einer Konfiguration der vorliegenden Erfindung in einer Eingangs/Ausgangsschaltung, bei der die Ausgangsanschlüsse einer Ausgangsschaltung mit den Eingangsanschlüssen einer Eingangsschaltung verbunden sind oder in einem Signalübertragungssystem, das mit einer derartigen Eingangs/Ausgangsschaltung versehen ist, wenn ein Steuersignal, das die Ausgangsanschlüsse der Ausgangsschaltung in einen Hochimpedanzzustand bringt, an die Ausgangs- und Eingangsschaltung angelegt wird, Leistung an die Eingangsschaltung geleitet, um diese zu betreiben und gleichzeitig die Ausgangsschaltung gestoppt und wenn das vorstehend genannte Steuersignal weder an die Ausgangsschaltung noch an die Eingangsschaltung geleitet wird, wird der Ausgangsschaltung Leistung zugeführt, um diese zu betreiben und gleichzeitig wird die Eingangsschaltung gestoppt, so dass das Steuersignal die Ausgangsanschlüsse der Ausgangsschaltung in einen Hochimpedanzzustand bringen kann und gleichzeitig als ein Ein/Aus-Schaltsteuersignal in den Ausgangs- und Eingangsschaltung dient, so dass ein Hochimpedanzzustand der Ausgangsanschlüsse der Ausgangsschaltung selbst dann geschaffen wird, wenn diese nicht in Betrieb ist und gleichzeitig in der Eingangsschaltung Stromverbrauch gespart wird. Es ist auch möglich, Stromverbrauch zu sparen, wenn die Eingangsschaltung in Betrieb ist.
Da in der Konfiguration eine Eingangsschaltung als eine Schaltung verwendet wird, die ein Signal eines erwarteten Werts auf der Basis des Steuersignals ausgeben kann, wel ches die Ausgangsanschlüsse einer Ausgangsschaltung in einen Hochimpedanzzustand bringt, wird es somit möglich, an der Eingangsschaltung ein Signal von einem erwarteten Wert auf der Basis des zugehörigen Steuersignals auszugeben.
Daher ist es nicht möglich, dass eine Signalverarbeitungsschaltung, die mit der Eingangsschaltung verbunden ist, fehlerhafte Daten empfängt.
Es ist somit klar zu ersehen, dass die vorliegende Erfindung nicht auf die vorstehenden Ausführungsformen begrenzt ist, sondern ohne Abweichen vom Umfang der Ansprüche zu ändern und zu modifizieren ist.

Claims

Eingangs-/Ausgangs-Schaltung (10A) mit: einer Ausgangsschaltung (12A) mit einem Eingangsanschluss, einer ersten Differentialverstärkerstufe und einer ersten Stromzufuhr-Steuerschaltung (19), und einer Eingangsschaltung (14A) mit einem Eingangsanschluss, der mit dem Ausgangsanschluss verbunden ist, einer zweiten Differentialverstärkerstufe und einer zweiten Stromzuführ-Steuerschaltung (47) und mit einer solchen Konfiguration, dass, wenn ein Steuersignal an die Ausgangsschaltung (12A) angelegt wird, der Ausgangsanschluss derselben in einen hohen Impedanzzustand gebracht wird, wobei die Eingangs-/Ausgangs-Schaltung (10A) dadurch gekennzeichnet ist, dass die erste Differentialverstärkerstufe eine erste Stromquelle aufweist, die zweite Differentialverstärkerstufe eine zweite Stromquelle aufweist, die zweite Stromzufuhr-Steuerschaltung (47) die zweite Stromquelle einschaltet, um die Eingangsschaltung (14A) mit Strom zu speisen, wenn das Steuersignal angelegt ist und die zweite Stromquelle zum Speisen der Eingangsschaltung (14A) mit Strom abschaltet, wenn das Steuersignal nicht angelegt ist, und die erste Stromzufuhr-Steuerschaltung (19) die erste Stromquelle zum Speisen der Ausgangsschaltung (12A) mit Strom einschaltet, wenn das Steuersignal nicht an die Ausgangsschaltung (12A) angelegt ist und die erste Stromquelle zum Speisen der Ausgangsschaltung (12A) mit Strom abschaltet, wenn das Steuersignal an die Ausgangsschaltung (12A) angelegt ist.
Eingangs-/Ausgangs-Schaltung (10A) nach Anspruch 1, dadurch gekennzeichnet, dass das Steuersignal von einem Signalanschluss an die Eingangsschaltung (14A) und die Ausgangsschaltung (12A) angelegt wird.
Eingangs-/Ausgangs-Schaltung (10A) gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass die zweite Stromzuführ-Steuerschaltung (47) im Betrieb eine aktive Last einer Ausgangsstufe, die innerhalb der Eingangsschaltung (14A) vorgesehen ist, EIN/AUS-schaltet.
Eingangs-/Ausgangs-Schaltung (10A) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine Signalausgangsschaltung (45), die ein Signal eines erwarteten Werts, basierend auf dem Steuersignal, ausgibt, in der Eingangsschaltung (14A) vorgesehen ist, um ein Signal eines erwarteten Werts von der Signalausgangsschaltung (45) an einen Ausgangsanschluss der Eingangsschaltung (14A), basierend auf dem an diese angelegten Steuersignal auszugeben, wobei der erwartete Wert als ein Wert definiert ist, der den gleichen Pegel wie das Signal hat, das zuerst von der Eingangsschaltung (14A) empfangen wird, wenn der Betrieb der Eingangsschaltung (14A) initiiert wird.