DE10314308A1

DE10314308A1 - Chipintegrierte Abschlussvorrichtung und Halbleiterbaustein sowie zugehöriges Steuerverfahren

Info

Publication number: DE10314308A1
Application number: DE10314308A
Authority: DE
Inventors: Ho-Young Song; Seong-Jin Jang
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2002-04-19
Filing date: 2003-03-25
Publication date: 2003-11-06
Anticipated expiration: 2023-03-26
Also published as: US6809546B2; JP4061231B2; KR20030083237A; CN1452242A; CN100341147C; KR100468728B1; DE10314308B4; JP2003347923A; US20030197525A1

Abstract

Die Erfindung bezieht sich auf eine chipintegrierte Abschlussvorrichtung mit einem chipintegrierten Abschluss (210), der wenigstens einen Abschlusswiderstand (R1TERM, R2TERM) umfasst, und auf einen diese enthaltenden Halbleiterbaustein (200) sowie auf ein zugehöriges Steuerverfahren. DOLLAR A Erfindungsgemäß ist eine Abschlusssteuerschaltung (220) vorgesehen, die in Abhängigkeit von einem Ausgangsfreigabesignal (OE), das eine Datenausgabeschaltung (230, 240) freischaltet oder sperrt, den chipintegrierten Abschluss an- oder abschaltet. DOLLAR A Verwendung z. B. für integrierte Halbleiterschaltkreise hoher Betriebsgeschwindigkeit.

Description

Die Erfindung betrifft eine chipintegrierte ("on-chip") Abschlussvorrichtung nach dem Oberbegriff des Patentanspruchs 1 und einen diese enthaltenden Halbleiterbaustein nach dem Oberbegriff des Patentanspruchs 9 sowie ein zugehöriges Steuerverfahren.

Im Allgemeinen treten beim Übertragen eines Datensignals mit einer hohen Geschwindigkeit zwischen Schaltkreisbausteinen Reflektionen des Datensignals auf, wenn die Bausteine nicht impedanzangepasst sind. Deshalb benötigt ein Informationssignalaustauschsystem einen Abschlusswiderstand, der einen Datenbus zur Impedanzanpassung abschließt. Der Abschlusswiderstand unterdrückt die Reflektionen eines empfangenen Signals, um die Integrität des übertragenen Signals zu erhöhen.

Der Abschlusswiderstand kann innerhalb oder außerhalb eines integrierten Halbleiterchips angeordnet sein, der nachfolgend auch einfach als Halbleiterchip oder als Halbleiterbaustein bezeichnet wird. Der Abschlusswiderstand in einem Halbleiterbaustein wird normalerweise als chipintegrierter Abschluss oder aktiver Abschluss bezeichnet.

Um effektiv in einem Halbleiterbaustein genutzt werden zu können, sollte der chipintegrierte Abschluss in Abhängigkeit von einer Betriebsart des Halbleiterbausteins unter Berücksichtigung von Leistungsaufnahme und Signalintegrität passend angesteuert werden. In anderen Worten ausgedrückt, sollte der chipintegrierte Abschluss abhängig davon, ob die Betriebsart ein Eingabemodus oder ein Ausgabemodus oder ein Ausschaltmodus ist, unterschiedlich angesteuert werden.

Jedoch ist aus dem Stand der Technik keine spezielle Vorrichtung, wie eine Schaltung bekannt, um einen in einem Halbleiterchip integrierten Abschluss anzusteuern, und deshalb wird der chipintegrierte Abschluss nur in Abhängigkeit von einem von außen in den Halbleiterbaustein eingegebenen Steuersignal gesteuert. Weil keine Vorrichtung zur Steuerung eines chipintegrierten Abschlusses aus dem Stand der Technik bekannt ist, ist der Abschlusswiderstand ständig zwischen einem Eingangs-/Ausgangsknoten und einer Abschlussspannung VTERM und/oder einem Massepotential eingeschleift. Dadurch wird zwischen der Abschlussspannung VTERM und Masse ein Strompfad gebildet, wodurch eine unnötige Leistungsaufnahme hervorgerufen wird. Außerdem ist in diesem Fall der Pegel eines Ausgangssignals niedriger als normal. Daher gibt es einen Bedarf an einem passenden An- oder Abschalten des chipintegrierten Abschlusses.

Fig. 1 zeigt ein Schaltbild eines Halbleiterbausteins mit einem herkömmlichen chipintegrierten Abschluss 110. Der chipintegrierte Abschluss 110 wird von einem Abschlusstreibersignal TE gesteuert, das von außerhalb in den Halbleiterbaustein eingegeben wird.

Der chipintegrierte Abschluss 110 umfasst einen ersten und einen zweiten Abschlusswiderstand R1 und R2 und einen ersten und einen zweiten Schalter S11 und S12. Wenn der erste Schalter S11 leitend geschaltet wird, wird der erste Abschlusswiderstand R1 mit der Abschlussspannung VTERM verbunden, und wenn der zweite Schalter S12 leitend geschaltet wird, wird der zweite Abschlusswiderstand R2 mit der Massespannung verbunden. Hierbei werden der erste und der zweite Schalter S11 und S12 in Abhängigkeit vom Ausgangs-Abschlusstreibersignal TE leitend oder sperrend geschaltet.

Wie in Fig. 1 dargestellt ist, wird der chipintegrierte Abschluss 110 in Abhängigkeit vom Abschlusstreibersignal TE gesteuert, das von außerhalb in den Halbleiterbaustein eingegeben wird. Eine Steuerung des integrierten Abschlusses zu gewünschten Zeitpunkten wird normalerweise nicht erreicht. So sendet beispielsweise, wenn Daten von einem ersten Halbleiterbaustein zu einem zweiten Halbleiterbaustein übertragen werden, der erste Halbleiterbaustein das Abschlusstreibersignal TE zum zweiten Halbleiterbaustein, um einen im zweiten Halbleiterbaustein integrierten Abschluss zu betreiben. Nach einem vorbestimmten Zeitintervall sendet dann der erste Halbleiterbaustein die Daten zum zweiten Halbleiterbaustein. Nach Beendigung der Datenübertragung deaktiviert der erste Halbleiterbaustein das Abschlusstreibersignal TE nach einem vorbestimmten Zeitintervall.

Wenn der chipintegrierte Abschluss 110 von einem von außerhalb des Halbleiterbausteins eingegebenen Signal asynchron gesteuert wird, wird die zusätzliche Zeitspanne benötigt, um die Datenübertragung zu beginnen und zu beenden. In dieser Hinsicht ist kein chipintegrierter Abschluss für einen Halbleiterbaustein verfügbar, der mit hoher Geschwindigkeit arbeitet. Außerdem benötigt ein Halbleiterbaustein mit einem chipintegrierten Abschluss eine komplexe Schaltung, um den chipintegrierten Abschluss durch Empfang eines externen Signals zu steuern und dieses Signal in ein internes Signal umzuwandeln.

Aus diesen Gründen benötigt ein Halbleiterbaustein mit einem chipintegrierten Abschluss zusätzlich eine Steuerschaltung, die den chipintegrierten Abschluss zu gewünschten Zeitpunkten an- oder abschaltet und ein externes und/oder ein internes, im Halbleiterbaustein erzeugtes Signal benutzt, um den Leistungsverbrauch zu verkleinern und eine Datenübertragung mit hoher Geschwindigkeit zu ermöglichen. Nachfolgend wird eine Kombination einer solchen Steuerschaltung und eines chipintegrierten Abschlusses als chipintegrierte Abschlussvorrichtung bezeichnet.

Es ist Aufgabe der Erfindung, einen Halbleiterbaustein, einen chipintegrierten Abschluss und ein zugehöriges Steuerverfahren anzugeben, bei denen der chipintegrierte Abschluss zu gewünschten Zeiten von einem Signal gesteuert wird, das von einem Halbleiterbaustein erzeugt wird, wodurch die Effektivität einer Datenübertragung erhöht wird und Zeitverluste reduziert werden.

Die Erfindung löst diese Aufgabe durch eine chipintegrierte Abschlussvorrichtung mit den Merkmalen des Anspruchs 1 und einen zugehörigen integrierten Halbleiterbaustein mit den Merkmalen des Anspruchs 9 sowie durch ein Steuerverfahren mit den Merkmalen des Anspruchs 12.

Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Gemäß einer vorteilhaften Ausführungsform der Erfindung kann der chipintegrierte Abschluss sowohl durch ein Ausgangsfreigabesignal als auch durch ein anderes internes Signal gesteuert werden. Entsprechend einer Ausführung eines Ausgangstreibers kann die Struktur des chipintegrierten Abschlusses und einer Abschlusssteuerschaltung variieren.

Bei einer anderen vorteilhaften Ausführungsform der Erfindung wird der chipintegrierte Abschluss durch ein internes Signal gesteuert, das als Ausgangsfreigabesignal zur Steuerung der Freigabe oder Sperrung des Ausgangstreibers beispielsweise durch eine Verzögerungsregelschleife in Synchronisation mit einem externen Taktsignal erzeugt wird. Dadurch wird ein Zeitverlust gegenüber einem chipintegrierten Abschluss verkleinert, der von einem externen Signal asynchron gesteuert wird, und die Effektivität einer Datenübertragung wird erhöht.

Aus den genannten Gründen wird durch die erfindungsgemäße chipintegrierte Abschlussvorrichtung bei einem System mit erfindungsgemäßem Halbleiterbaustein ein Betrieb mit einer hohen Geschwindigkeit ermöglicht. Zusätzlich kann der chipintegrierte Abschluss von einem anderen Signal sowie von dem Ausgangsfreigabesignal gesteuert werden, wodurch der Leistungsverbrauch reduziert wird.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt. Es zeigen:
Fig. 1 ein Schaltbild eines Halbleiterbausteins mit einem herkömmlichen chipintegrierten Abschluss;
Fig. 2 ein Schaltbild eines ersten Ausführungsbeispiels eines erfindungsgemäßen Halbleiterbausteins mit einem chipintegrierten Abschluss;
Fig. 3 ein Schaltbild eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Halbleiterbausteins mit einem chipintegrierten Abschluss; und
Fig. 4 ein Schaltbild eines dritten Ausführungsbeispiels eines erfindungsgemäßen Halbleiterbausteins mit einem chipintegrierten Abschluss.
Vor der Beschreibung von praktischen Ausführungsbeispielen anhand der Fig. 2 bis Fig. 4 wird für ein besseres Verständnis das Konzept der Erfindung kurz beschrieben.
Mehrere Halbleiterchips sind darauf ausgelegt, Daten über einen gleichen Anschluss auszugeben oder zu empfangen, d. h. eine Mehrzahl von Halbleiterchips teilt sich zum Empfangen oder Ausgeben von Daten den gleichen Anschluss. Ein solcher Anschluss wird auch als bidirektionaler Eingangs/Ausgangs-Anschluss bezeichnet. Ein Halbleiterbaustein mit wenigstens einem bidirektionalen Eingangs/Ausgangs-Anschluss oder einer bidirektionalen Eingangs/Ausgangs-Einheit benötigt ein Ausgangsfreigabesignal OE, um einen Ausgangstreiber nur während einer Datenausgabe anzuschalten. Bei der vorliegenden Erfindung wird ein chipintegrierter Abschluss in Abhängigkeit von einem Ausgangsfreigabesignal OE an- oder abgeschaltet, das in einem Halbleiterbaustein mit wenigstens einer bidirektionalen Eingangs/Ausgangs-Einheit benutzt wird.
Fig. 2 zeigt ein Schaltbild eines ersten Ausführungsbeispiels eines erfindungsgemäßen Halbleiterchips 200 mit einem chipintegrierten Abschluss. Wie aus Fig. 2 ersichtlich ist, umfasst der Halbleiterbaustein 200 einen chipintegrierten Abschluss 210, eine Abschlusssteuerschaltung 220, Datenausgabeschaltungen 230 und 240 und eine Dateneingabeschaltung 250.
Die Datenausgabeschaltungen 230 und 240 umfassen einen Ausgangspuffer 240 und einen Ausgangstreiber 230 und geben über einen nicht dargestellten, mit einer Anschlussfläche 260 verbundenen Daten- Anschluss Ausgabedaten O_DATA aus dem Halbleiterbaustein 200 aus.
Die Dateneingabeschaltung 250 empfängt über den Daten-Anschluss und die Anschlussfläche 260 Daten I DATA von außerhalb und verarbeitet die Daten I_DATA. Grundsätzlich bilden die Datenausgabeschaltungen 230 und 240 und die Dateneingabeschaltung 250 zusammen eine Dateneingabe-/Datenausgabeschaltung, die für jeden Daten- Anschluss vorhanden ist.
Die Dateneingabe-/Datenausgabeschaltung, die Daten über den gleichen Anschluss ein- und ausgibt, ist eine sogenannte bidirektionale Eingangs-/Ausgangsschaltung oder ein bidirektionaler Puffer. Im Fall, dass eine bidirektionale Eingangs-/Ausgangsschaltung benutzt wird, wird ein Ausgangsfreigabesignal OE benutzt, um den Ausgangstreiber 230 nur während der Datenausgabe anzuschalten.
Der chipintegrierte Abschluss 210 umfasst einen ersten und einen zweiten Abschlusswiderstand R1TERM und R2TERM und einen ersten und einen zweiten Schalter PM2 und NM2. Der erste und der zweite Abschlusswiderstand R1TERM und R2TERM sind jeweils mit der Anschlussfläche 260 elektrisch verbunden. Der erste Schalter PM2 ist zwischen einer Abschlussspannung VTERM und dem ersten Abschlusswiderstand R1TERM eingeschleift und steuert eine Verbindung zwischen dem ersten Abschlusswiderstand R1TERM und der Abschlussspannung VTERM. Der zweite Schalter NM2 ist zwischen dem zweiten Abschlusswiderstand R2TERM und der Massespannung eingeschleift und steuert eine Verbindung zwischen dem zweiten Abschlusswiderstand R2TERM und der Massespannung.
Der erste bzw. der zweite Abschlusswiderstand R1TERM und R2TERM sind mit der Anschlussspannung VTERM bzw. mit der Massespannung verbunden und fungieren als Abschlusswiderstände.
Der erste Schalter PM2 wird in Abhängigkeit von einem ersten Abschlusssteuersignal ST1 leitend geschaltet, und der erste Abschlusswiderstand R1TERM wird mit der Abschlussspannung VTERM verbunden, wenn der erste Schalter PM2 leitend geschaltet ist. Der zweite Schalter NM2 wird in Abhängigkeit von einem zweiten Abschlusssteuersignal ST2 leitend geschaltet, und der zweite Abschlusswiderstand R2TERM wird mit der Massespannung verbunden, wenn der zweite Schalter NM2 leitend geschaltet ist.
Bei diesem Ausführungsbeispiel ist der erste Schalter PM2 ein PMOS- Transistor, der in Abhängigkeit vom ersten Abschlusssteuersignal ST1 gesteuert wird, und der zweite Schalter NM2 ist ein NMOS-Transistor, der in Abhängigkeit vom zweiten Abschlusssteuersignal ST2 gesteuert wird.
Das erste und das zweite Abschlusssteuersignal ST1 und ST2 werden von der Abschlusssteuerschaltung 220 ausgegeben. Die Abschlusssteuerschaltung 220 empfängt das Ausgangsfreigabesignal OE und erzeugt das erste und das zweite Abschlusssteuersignal ST1 und ST2.
Genauer gesagt erzeugt die Abschlusssteuerschaltung 220, wenn das Ausgangsfreigabesignal OE auf einen vorbestimmten ersten Pegel aktiviert wird, der nachfolgend o.B.d.A. als hoher Pegel angenommen wird, das erste Abschlusssteuersignal ST1 mit einem hohen Pegel und das zweite Abschlusssteuersignal ST2 mit einem vorbestimmten zweiten Pegel, der nachfolgend o.B.d.A. als niedriger Pegel angenommen wird. Als Ergebnis werden sowohl der erste Schalter PM2 als auch der zweite Schalter NM2 sperrend geschaltet und der erste und der zweite Abschlusswiderstand R1TERM bzw. R2TERM werden von der Abschlussspannung VTERM bzw. von der Massespannung getrennt. Deshalb fungieren dann der erste und der zweite Abschlusswiderstand R1TERM und R2TERM nicht als Abschlusswiderstände. Hierbei bedeutet die Tatsache, dass der erste und der zweite Abschlusswiderstand R1TERM bzw. R2TERM von der Abschlussspannung VTERM bzw. der Massespannung getrennt sind, dass der chipintegrierte Abschluss 210 abgeschaltet ist.
Andererseits erzeugt die Abschlusssteuerschaltung 220, wenn das Ausgangsfreigabesignal OE auf einem niedrigen Pegel inaktiv ist, das erste Abschlusssteuersignal ST1 mit einem niedrigen Pegel und das zweite Abschlusssteuersignal ST2 mit einem hohen Pegel. Als Ergebnis werden sowohl der erste Schalter PM2 als auch der zweite Schalter NM2 leitend geschaltet und der erste und der zweite Abschlusswiderstand R1TERM bzw. R2TERM werden mit der Anschlussspannung VTERM bzw. mit der Massespannung verbunden. Deshalb fungieren dann der erste und der zweite Abschlusswiderstand R1TERM und R2TERM als Abschlusswiderstände. Hierbei bedeutet die Tatsache, dass der erste und der zweite Abschlusswiderstand R1TERM bzw. R2TERM mit der Abschlussspannung VTERM bzw. der Massespannung verbunden sind, dass der chipintegrierte Abschluss 210 angeschaltet ist.
Während das Ausgangsfreigabesignal OE aktiviert ist, ist der Ausgangstreiber 230 freigegeben und gibt die Ausgangsdaten O_DATA nach außen ab. Das Ausgangsfreigabesignal OE wird in einem Ausgabemodus des Halbleiterbausteins 200 auf einen hohen Pegel aktiviert, wenn die Ausgangsdaten O_DATA vom Halbleiterbaustein 200 nach außen übertragen werden. Im Gegensatz dazu wird, wenn das Ausgangsfreigabesignal OE inaktiv ist, der Ausgangstreiber 230 gesperrt und deshalb kann der Halbleiterbaustein 200 Daten von außerhalb empfangen.
Daraus ergibt sich, dass die Abschlusssteuerschaltung 220 den chipintegrierten Abschluss 210 während des Ausgabemodus des Halbleiterbausteins 200 abschaltet, d. h. wenn der Ausgangstreiber freigeschaltet ist, und den chipintegrierten Abschluss 210 während eines Nichtausgabemodus des Halbleiterbausteins 200 anschaltet, d. h. wenn der Ausgangstreiber 230 gesperrt ist.
Nachfolgend werden beispielhaft Strukturen des Ausgangstreibers 230 und des Ausgangspuffers 240 im Detail beschrieben, welche die Datenausgangsschaltungen 230 und 240 bilden.
Zuerst treibt der Ausgangstreiber 230 einen Eingangs-/Ausgangsknoten NIO auf einen vorbestimmten Spannungspegel, um Daten aus dem Halbleiterbaustein 200 nach außen zu übertragen. Der in Fig. 2 dargestellte Ausgangstreiber 230 ist als Gegentakttreiber mit einem Pull-up- Transistor PM1 und einem Pull-down-Transistor NM1 ausgeführt. Der Pull-up-Transistor PM 1 wird in Abhängigkeit von einem Pull-up-Treibersignal SUP leitend geschaltet und treibt den Eingangs-/Ausgangsknoten NIO auf einen Versorgungsspannungspegel VDDQ. Der Pull-down-Transistor NM1 wird in Abhängigkeit von einem Pull-down-Treibersignal SDN leitend geschaltet und treibt den Eingangs-/Ausgangsknoten NIO auf einen Massespannungspegel. Hierbei sind das Pull-up-Treibersignal SUP und das Pull-down-Treibersignal SDP Ausgangstreiber- Treibersignale.
Das Pull-up-Treibersignal SUP und das Pull-down-Treibersignal SDN werden durch die Ausgangsdaten O_DATA und das Ausgangsfreigabesignal OE festgelegt. Der Ausgangspuffer 240 empfängt die Ausgangsdaten O_DATA und das Ausgangsfreigabesignal OE und gibt das Pullup-Treibersignal SUP und das Pull-down-Treibersignal SDN aus.
Während das Ausgangsfreigabesignal OE auf einem hohen Pegel aktiviert ist, erreichen das Pull-down-Treibersignal SDN und das Pull-up- Treibersignal SUP einen Inversionspegel der Ausgangsdaten O_DATA. Das bedeutet, wenn die Ausgangsdaten O_DATA auf einem hohen Pegel sind, nehmen das Pull-down-Treibersignal SDN und das Pull-up- Treibersignal SUP einen niedrigen Pegel ein, und wenn die Ausgangsdaten O_DATA auf einem niedrigen Pegel sind, nehmen das Pull-down- Treibersignal SDN und das Pull-up-Treibersignal SUP einen hohen Pegel ein.
Wenn der Pegel der Ausgangsdaten O_DÀTA niedrig ist, wird der Pulldown-Transistor NM1 leitend und der Pull-up-Transistor PM1 sperrend geschaltet, wodurch der Eingangs-/Ausgangsknoten NIO auf einen Massespannungspegel getrieben wird. Wenn der Pegel der Ausgangsdaten O_DÀTA hoch ist, wird der Pull-up-Transistor PM1 leitend und der Pull-down-Transistor NM1 sperrend geschaltet, wodurch der Eingangs-/ Ausgangsknoten NIO auf einen Versorgungsspannungspegel VDDQ getrieben wird. Somit nimmt das Pull-down-Treibersignal SDP einen niedrigen Pegel ein, wenn das Ausgangsfreigabesignal OE auf einem niedrigen Pegel inaktiviert ist, und das Pull-up-Treibersignal SUP nimmt unabhängig von den Ausgangsdaten O_DATA einen hohen Pegel ein. Als Ergebnis werden sowohl der Pull-down-Transistor NM 1 als auch der Pull-up-Transistor PM 1 sperrend geschaltet und der Ausgangstreiber 230 ist gesperrt.
Vorzugsweise ist die Abschlusssteuerschaltung 220 eine Kopie des Ausgangspuffers 240, so dass sie im wesentlichen die gleiche Verzögerungszeit wie der Ausgangspuffer 240 hat. Vorzugsweise ist in anderen Worten ausgedrückt die Zeitspanne, die vom Ausgangspuffer 240 benötigt wird, um den Ausgangstreiber 230 in Abhängigkeit vom Ausgangsfreigabesignal OE an- oder abzuschalten, im wesentlichen gleich der Zeitspanne, die von der Abschlusssteuerschaltung 220 benötigt wird, um den chipintegrierten Abschluss 210 in Abhängigkeit vom Ausgangsfreigabesignal OE an- oder abzuschalten. Durch die Tatsache, dass die Abschlusssteuerschaltung 220 und der Ausgangspuffer 240 im wesentlichen die gleiche Verzögerungszeit haben, ist es ersichtlich, dass die Verzögerungszeit, die sie haben, innerhalb eines vorbestimmten Fehlerbereichs liegt.
Zusammenfassend gesagt, wird der chipintegrierte Abschluss 210 ausgeschaltet, wenn das Ausgangsfreigabesignal OE aktiviert ist, wodurch eine Verkleinerung des Ausgangssignalpegels vermieden wird. Zudem ist bei einer erfindungsgemäßen chipintegrierten Abschlussvorrichtung die Leistungsaufnahme geringer als bei einem chipintegrierten Abschluss, der die ganze Zeit angeschaltet ist.
Das Ausgangsfreigabesignal OE wird in Abhängigkeit von einem äußeren Taktsignal durch eine Verzögerungs- oder Phasenregelschleife abgestimmt. Durch die Verwendung dieser Eigenschaft des Ausgangsfreigabesignals OE ist es möglich, den Betrieb eines chipintegrierten Abschlusses zu steuern. Das bedeutet, dass der chipintegrierte Abschluss 210 in Synchronisation mit dem Ausgangsfreigabesignal an- und abgeschaltet wird, wodurch die Zeitverluste reduziert werden. Deshalb ermöglicht es ein erfindungsgemäßer, in einem Halbleiterbaustein chipintegrierter Abschluss einem System mit einem solchen Halbleiterbaustein, mit einer hohen Geschwindigkeit zu arbeiten.
Fig. 3 zeigt ein Schaltbild eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Halbleiterchips 300 mit einem chipintegrierten Abschluss 310. Wie aus Fig. 3 ersichtlich ist, umfasst der Halbleiterbaustein 300 den chipintegrierten Abschluss 310, eine Abschlusssteuerschaltung 320, Datenausgabeschaltungen 330 und 340 und eine Dateneingabeschaltung 350.
Die Datenausgabeschaltungen 330 und 340 umfassen einen Ausgangspuffer 340 und einen Ausgangstreiber 330. In diesem Ausführungsbeispiel haben die Datenausgabeschaltungen 330 und 340 und die Dateneingabeschaltung 350 den gleichen Aufbau und die gleiche Funktion wie die in Fig. 2 dargestellten Datenausgabeschaltungen 230 und 240 und die Dateneingabeschaltung 250 und deshalb kann auf eine wiederholte Beschreibung dieses Aufbaus und dieser Funktion verzichtet werden.
Der chipintegrierte Abschluss 310 hat den gleichen Aufbau und die gleiche Funktion wie der in Fig. 2 dargestellte chipintegrierte Abschluss 210 und deshalb wird ebenfalls auf eine wiederholte Beschreibung verzichtet.
Die Abschlusssteuerschaltung 320 erzeugt unter Benutzung eines vorbestimmten Abschlusstreibersignals TE zusammen mit dem Ausgangsfreigabesignal OE ein erstes und ein zweites Abschlusssteuersignal ST3 und ST4. In anderen Worten ausgedrückt, kombiniert die Abschlusssteuerschaltung 320 das Ausgangsfreigabesignal OE mit dem Abschlusstreibersignal TE, um das erste und das zweite Abschlusssteuersignal ST3 und ST4 zu erzeugen. Hierbei kann das Abschlusstreibersignal TE ein Signal, das von außerhalb des Halbleiterbausteins 300 zugeführt wird, also ein externes Signal oder ein internes Signal oder eine Kombination von einem externen und einem internen Signal sein.
Die Abschlusssteuerschaltung 320 erzeugt das erste Abschlusssteuersignal ST3 mit einem hohen Pegel und das zweite Abschlusssteuersignal ST4 mit einem niedrigen Pegel, unabhängig vom Abschlusstreibersignal TE, wenn das Ausgangsfreigabesignal OE auf einem hohen Pegel aktiviert ist. Als Ergebnis werden sowohl der erste als auch der zweite Schalter PM2 und NM2 sperrend geschaltet und der erste und der zweite Abschlusswiderstand R1TERM bzw. R2TERM werden von der Abschlussspannung VTERM bzw. Massespannung getrennt. Dementsprechend ist der chipintegrierte Abschluss 310 abgeschaltet.
Hingegen erzeugt die Abschlusssteuerschaltung 320, wenn das Ausgangsfreigabesignal OE auf einem niedrigen Pegel inaktiv ist, das erste Abschlusssteuersignal ST3 und das zweite Abschlusssteuersignal ST4 in Abhängigkeit vom Abschlusstreibersignal TE. In diesem Fall hängt der Pegel des ersten Abschlusssteuersignals ST3 vom Pegel des Abschlusstreibersignals TE ab. Das heißt, wenn sowohl der Pegel des Ausgangsfreigabesignals OE als auch der Pegel des Abschlusstreibersignals TE niedrig sind, nimmt das erste Abschlusssteuersignal ST3 einen hohen Pegel ein und das zweite Abschlusssteuersignal ST4 nimmt einen niedrigen Pegel ein, wodurch der integrierte Abschluss 310 abgeschaltet wird. Andererseits nehmen, wenn das Ausgangsfreigabesignal OE einen niedrigen Pegel und das Abschlusstreibersignal TE einen hohen Pegel einnehmen, das erste Abschlusssteuersignal ST3 einen niedrigen Pegel und das zweite Abschlusssteuersignal ST4 einen hohen Pegel ein, wodurch der chipintegrierte Abschluss 310 angeschaltet wird.
Bei diesem Ausführungsbeispiel ist die Abschlusssteuerschaltung 320 mit einem ersten und einem zweiten Inverter 322 und 324, einem NOR- Gatter 326 und einem NAND-Gatter 328 realisiert. Vorzugsweise ist die Abschlusssteuerschaltung 320 eine Kopie des Ausgangspuffers 340, so dass sie im wesentlichen die gleiche Verzögerungszeit wie der Ausgangspuffer 340 hat. Das bedeutet, dass vorzugsweise die Zeitspanne, die vom Ausgangspuffer 340 benötigt wird, um den Ausgangstreiber 330 in Abhängigkeit vom Ausgangsfreigabesignal OE an- bzw. abzuschalten, im wesentlichen gleich der Zeitspanne ist, die von der Abschlusssteuerschaltung 320 benötigt wird, um den chipintegrierten Abschluss 310 in Abhängigkeit vom Ausgangsfreigabesignal OE an- oder abzuschalten.
Der in Fig. 3 dargestellte chipintegrierte Abschluss 310 ist so ausgelegt, dass er nur angeschaltet wird, wenn das Abschlusstreibersignal TE aktiviert ist. Deshalb ist der Leistungsverbrauch im chipintegrierten Abschluss 310 geringer als im in Fig. 2 dargestellten chipintegrierten Abschluss 210.
Wie aus Fig. 3 ersichtlich ist, kann die erfindungsgemäße Abschlusssteuerschaltung 320 ein anderes Signal zusammen mit dem Ausgangsfreigabesignal OE benutzen, um den chipintegrierten Abschluss 310 zu steuern. So kann beispielsweise für den Fall, dass ein internes Signal einen Abschaltmodus des Halbleiterbausteins 300 anzeigt, dieses Signal benutzt werden, um den chipintegrierten Abschluss 310 zu steuern, wodurch der Energieverbrauch des chipintegrierten Abschlusses minimiert werden kann.
Fig. 4 zeigt ein Schaltbild eines dritten Ausführungsbeispiels eines erfindungsgemäßen Halbleiterchips 400 mit einem chipintegrierten Abschluss 410. Wie aus Fig. 4 ersichtlich ist, umfasst der Halbleiterbaustein 400 den chipintegrierten Abschluss 410, eine Abschlusssteuerschaltung 420, Datenausgabeschaltungen 430 und 440 und eine Dateneingabeschaltung 450.
Die Dateneingabeschaltung 450 hat den gleichen Aufbau und die gleiche Funktion wie die Dateneingabeschaltung 250 von Fig. 2, deshalb wird hier auf eine wiederholte Beschreibung von deren Aufbau und Funktion verzichtet.
Der in Fig. 4 dargestellte Ausgangstreiber 430 ist ein offener Drain- Treiber, der einen ersten und einen zweiten Treibertransistor NM4 und NM3 umfasst. Der erste und der zweite Treibertransistor NM4 und NM3 sind jeweils NMOS-Transistoren und in Reihe zwischen dem Eingangs-/ Ausgangsknoten NIO und der Massespannung eingeschleift. Eine Gate- Spannung VGATE ist an das Gate des ersten Treibertransistors NM4 angelegt und ein Ausgangstreiber-Treibersignal SDR wird an das Gate des zweiten Treibertransistors NM3 angelegt. Die Positionen des ersten und des zweiten Treibertransistors NM4 und NM3 können auch miteinander vertauscht werden. Hierbei liegt ein Pegel der Gate-Spannung VGATE innerhalb eines vorgegebenen Bereichs, wenn der erste Treibertransistor NM4 leitend geschaltet ist.
Der zweite Treibertransistor NM3 wird in Abhängigkeit vom Ausgangstreiber-Treibersignal SDR leitend oder sperrend geschaltet. Wenn der zweite Treibertransistor NM3 leitend geschaltet ist, wird der Eingangs- Ausgangsknoten NIO auf den Massespannungspegel getrieben, und wenn der zweite Treibertransistor NM3 sperrend geschaltet ist, ist der Eingangs-/Ausgangsknoten NIO offen.
Der Ausgangspuffer 440 empfängt die Ausgabedaten O_DATA und das Ausgangsfreigabesignal OE und gibt das Ausgangstreiber-Treibersignal SDR aus.
Während das Ausgangsfreigabesignal OE aktiviert ist, nimmt das Ausgangstreiber-Treibersignal SDR einen Inversionspegel der Ausgangsdaten O_DATA ein. Das bedeutet, wenn die Ausgangsdaten O_DATA auf einem hohen Pegel sind, nimmt das Ausgangstreiber-Treibersignal SDR einen niedrigen Pegel ein, und wenn die Ausgangsdaten O_DATA auf einem niedrigen Pegel sind, nimmt das Ausgangstreiber-Treibersignal SDR einen hohen Pegel ein.
Wenn der Pegel der Ausgangsdaten O_DÀTA niedrig ist, wird folglich der zweite Treibertransistor NM3 leitend geschaltet, und der Eingangs-I Ausgangsknoten NIO wird auf einen Massespannungspegel getrieben. Wenn der Pegel der Ausgangsdaten O_DÀTA hoch ist, wird das Ausgangstreiber-Treibersignal SDR abgeschaltet und der Eingangs-/Ausgangsknoten NIO ist offen.
Der chipintegrierte Abschluss 410 umfasst einen Abschlusswiderstand R1TERM und einen Schalter PM3. Der Abschlusswiderstand R1TERM ist elektrisch mit einer Anschlussfläche 460 verbunden. Der Schalter PM3 ist zwischen der Abschlussspannung VTERM und dem Abschlusswiderstand R1TERM eingeschleift und steuert die Verbindung zwischen dem Abschlusswiderstand R1TERM und der Abschlussspannung VTERM.
Der Schalter PM3 wird in Abhängigkeit von einem Abschlusssteuersignal ST5 leitend geschaltet, und der Abschlusswiderstand R1TERM wird mit der Abschlussspannung VTERM verbunden, wenn der Schalter PM3 leitend geschaltet ist. Hierbei ist der Schalter PM3 als PMOS-Transistor ausgeführt.
Das Abschlusssteuersignal ST5 wird von der Abschlusssteuerschaltung 420 erzeugt. Die Abschlusssteuerschaltung 420 empfängt das Ausgangsfreigabesignal OE und erzeugt das Abschlusssteuersignal ST5. Die Abschlusssteuerschaltung 420 erzeugt das Abschlusssteuersignal ST5 mit einem hohen Pegel, wenn das Ausgangsfreigabesignal OE auf einem hohen Pegel aktiviert ist. Als Ergebnis wird der Schalter PM3 sperrend geschaltet, der Abschlusswiderstand R1TERM wird von der Abschlussspannung getrennt und der chipintegrierte Abschluss 410 ist abgeschaltet.
Andererseits erzeugt die Abschlusssteuerschaltung 420 das Abschlusssteuersignal ST5 mit einem niedrigen Pegel, wenn das Ausgangsfreigabesignal OE auf einem niedrigen Pegel inaktiviert ist. Als Ergebnis ist der Schalter PM3 leitend geschaltet, der Abschlusswiderstand R1TERM ist mit der Abschlussspannung VTERM verbunden und der chipintegrierte Abschluss 410 ist angeschaltet.
Bei diesem Ausführungsbeispiel ist die Abschlusssteuerschaltung 420 durch einen Inverter 422 und ein NOR-Gatter 424 realisiert. Vorzugsweise ist die Abschlusssteuerschaltung 420 eine Kopie des Ausgangspuffers 440, so dass sie im wesentlichen die gleiche Verzögerungszeit wie der Ausgangspuffer 440 hat. Das bedeutet in anderen Worten ausgedrückt, dass die Zeitspanne, die vom Ausgangspuffer 440 benötigt wird, um den Ausgangstreiber 430 in Abhängigkeit vom Ausgangsfreigabesignal OE an- oder abzuschalten, im wesentlichen gleich der Zeitspanne ist, die von der Abschlusssteuerschaltung 420 benötigt wird, um den chipintegrierten Abschluss 410 in Abhängigkeit vom Ausgangsfreigabesignal OE an- oder abzuschalten.

Claims

1. Chipintegrierte Abschlussvorrichtung in einem Halbleiterbaustein (200, 300, 400), mit
einem chipintegrierten Abschluss (210, 310, 410), der wenigstens einen Abschlusswiderstand (R1TERM, R2TERM) umfasst, gekennzeichnet durch
eine Abschlusssteuerschaltung (220, 320, 420) zum An- oder Abschalten des chipintegrierten Abschlusses (210, 310, 410) in Abhängigkeit von einem Ausgangsfreigabesignal (OE), das eine Datenausgabeschaltung (230, 240, 330, 340, 430, 440) des Halbleiterbausteins (200, 300, 400) freischaltet oder sperrt.

2. Abschlussvorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Abschlusssteuerschaltung (220, 320, 420) den chipintegrierten Abschluss (210, 310, 410) in Abhängigkeit von einer Aktivierung des Ausgangsfreigabesignal (OE) abschaltet und in Abhängigkeit von einer Inaktivierung des Ausgangsfreigabesignals (OE) anschaltet.

3. Abschlussvorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine Zeitdauer, die von der Abschlusssteuerschaltung (220, 320, 420) benötigt wird, um den chipintegrierten Abschluss (210, 310, 410) in Abhängigkeit vom Ausgangsfreigabesignal (OE) an- oder abzuschalten, im wesentlichen gleich der Zeitdauer ist, die benötigt wird, um die Datenausgabeschaltung (230, 240, 330, 340, 430, 440) in Abhängigkeit vom Ausgangsfreigabesignal (OE) freizuschalten oder zu sperren.

4. Abschlussvorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Abschlusssteuerschaltung (220, 320, 420) eine Kopie einer Schaltung (240, 340, 440) umfasst, die im wesentlichen die gleiche Verzögerungszeit hat wie eine Schaltung (240, 340, 440), welche die Datenausgabeschaltung (230, 240, 330, 340, 430, 440) in Abhängigkeit vom Ausgangsdatenfreigabesignal (OE) freischaltet oder sperrt.

5. Abschlussvorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Abschlusssteuerschaltung (320) den chipintegrierten Abschluss (310) in Abhängigkeit von einem vorbestimmten Abschlusstreibersignal (TE) sowie dem Ausgangsfreigabesignal (OE) an- oder abschaltet.

6. Abschlussvorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der chipintegrierte Abschluss (210, 310) folgende Elemente umfasst:
einen ersten und einen zweiten Abschlusswiderstand (R1TERM, R2TERM), die elektrisch mit einer Anschlussstelle (260, 360) verbunden sind,
einen ersten Schalter (PM2), um den ersten Abschlusswiderstand (R1TERM) mit einer vorbestimmten Abschlussspannung (VTERM) elektrisch zu verbinden, und
einen zweiten Schalter (NM2), um den zweiten Abschlusswiderstand (R2TERM) mit einer vorbestimmten Massespannung elektrisch zu verbinden.

7. Abschlussvorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Abschlusssteuerschaltung (220, 320) in Abhängigkeit vom Ausgangsfreigabesignal (OE) ein erstes Abschlusssteuersignal (ST1, ST3) erzeugt, um den ersten Schalter (PM2) leitend oder sperrend zu schalten, und ein zweites Abschlusssteuersignal (ST2, ST4) erzeugt, um den zweiten Schalter (NM2) leitend oder sperrend zu schalten.

8. Abschlussvorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der chipintegrierte Abschluss (410) folgende Elemente umfasst:
einen Abschlusswiderstand (R1TERM), der mit einer Anschlussstelle (460) elektrisch verbunden ist, und
einen Schalter (PM3), der den Abschlusswiderstand (R1TERM) mit einer vorbestimmten Abschlussspannung (VTERM) elektrisch verbindet.

9. Halbleiterbaustein mit
einer Datenausgabeschaltung, die einen Ausgangspuffer (240, 340, 440) zum Erzeugen eines Ausgangstreiber-Treibersignals (SUP, SDN, SDR) in Abhängigkeit von Ausgabedaten (O_DATA) und einem vorbestimmten Ausgangsfreigabesignal (OE) und einen Ausgangstreiber (230, 330, 430) zum Übertragen der Ausgabedaten (O_DATA) aus dem Halbleiterbaustein (200, 300, 400) nach außen in Abhängigkeit von dem Ausgangstreiber-Treibersignal (SUP, SDN, SDR) umfasst, gekennzeichnet durch
eine chipintegrierte Abschlussvorrichtung nach einem der Ansprüche 1 bis 8.

10. Halbleiterbaustein nach Anspruch 9, gekennzeichnet durch eine Dateneingabeschaltung zum Empfangen von Daten von außerhalb über eine Anschlussstelle (260, 360, 460).

11. Halbleiterbaustein nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass der Ausgangstreiber ein Gegentakttreiber (230, 330) oder ein offener Drain-Treiber (430) ist.

12. Verfahren zur Steuerung eines chipintegrierten Abschlusses (210, 310, 410) in einem Halbleiterbaustein (200, 300, 400), der wenigstens eine bidirektionale Dateneingabe-/Datenausgabeeinheit, einen Ausgangstreiber (240, 340, 440) zum Übertragen von Ausgangsdaten (O_DATA) aus dem Halbleiterbaustein (200, 300, 400) nach außen und wenigstens einen Abschlusswiderstand (R1TERM, R2TERM) umfasst, dadurch gekennzeichnet, dass der chipintegrierte Abschluss (210, 310, 410) in Abhängigkeit von einem Ausgangsfreigabesignal (OE), das zum Freigeben oder Sperren des Ausgangstreibers (240, 340, 440) erzeugt wird, an- oder abgeschaltet wird, wobei der chipintegrierte Abschluss (210, 310, 410) in Reaktion auf eine Aktivierung des Ausgangsfreigabesignals (OE) abgeschaltet wird und in Reaktion auf eine Inaktivierung des Ausgangsfreigabesignals (OE) angeschaltet wird.

13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass zum Anschalten oder Abschalten des chipintegrierten Abschlusses (210, 310, 410) ein vorbestimmtes Abschlusstreibersignal (TE) in Verbindung mit dem Ausgangsfreigabesignal (OE) verwendet wird.