KR20070069972A

KR20070069972A - 반도체 집적회로 소자의 구동 전류 조절 장치

Info

Publication number: KR20070069972A
Application number: KR1020050132734A
Authority: KR
Inventors: 여정현
Original assignee: 동부일렉트로닉스 주식회사
Priority date: 2005-12-28
Filing date: 2005-12-28
Publication date: 2007-07-03
Also published as: US7429878B2; US20070146009A1

Abstract

본 발명에 따른 반도체 집적회로 소자의 구동 전류 조절 장치는 입출력 포트를 전원 단자 또는 접지 단자와 선택적으로 연결하는 구동단과, 입출력 포트와 구동단을 통해 연결되어 있는 조절단을 포함한다. 조절단은 전원 단자와 입출력 포트를 연결하는 풀업 스위치와 접지 단자와 입출력 포트를 선택적으로 연결하는 풀다운 스위치를 포함하며, 구동단은 (1) 소스가 전원 단자와 연결되고, 게이트에 제1 허가 신호(enable signal)가 입력되며 드레인이 출력 노드에 연결되어 있는 PMOS 트랜지스터와, (2) 소스가 접지 단자와 연결되고 게이트에 제2 허가 신호가 입력되며, 드레인이 출력 노드에 연결되어 있는 NMOS 트랜지스터를 포함한다. 조절단은 (1A) 소스가 전원 단자와 연결되고 게이트는 접지 단자와 연결되며 드레인은 풀업 스위치와 연결되는 PMOS 트랜지스터와, (1B) 소스가 접지 단자와 연결되고 게이트는 전원 단자와 연결되며 드레인은 풀다운 스위치와 연결되는 NMOS 트랜지스터를 포함하도록 구성된다. 따라서, 구동전류를 필요에 따라 임의로 조절할 수 있으며, 불필요한 전류를 줄이고 반도체 IC 소자가 사용되는 시스템에 가장 적합한 구동능력을 제공할 수 있으며, 잡음 방지 및 저전력 구현에 탁월한 효과가 생긴다.

입출력 포트, 구동 전류, 풀업(pull up), 풀다운(pull down)

Description

반도체 집적회로 소자의 구동 전류 조절 장치{Apparatus for Controlling Drive Capacity in Semiconductor Integrated Circuit Devices}

도 1은 본 발명에 따른 반도체 집적회로 소자의 구동 전류 조절 장치의 동작예를 설명하기 위한 회로도.

도 2는 본 발명에 따른 반도체 집적회로 소자의 구동 전류 조절 장치의 또 다른 동작예를 설명하기 위한 회로도.

본 발명은 반도체 회로 기술에 관한 것으로서, 좀 더 구체적으로는 반도체 집적회로(IC: Integrated Circuit) 소자의 입출력 포트에 대한 전류 구동 능력을 조절할 수 있는 장치에 관한 것이다.

반도체 IC 소자는 외부 장치와 입출력 포트를 통해 전기적 신호를 주고받는다. 입출력 포트는 반도체 소자 내부의 입출력 구동회로(driver)와 연결되어 있는데, 구동회로는 PMOS 트랜지스터와 NMOS 트랜지스터가 양(+)의 전원과 접지 사이에 직렬로 연결된 구조로 되어 있고, PMOS 트랜지스터와 NMOS 트랜지스터는 각각의 허가 신호(enable signal)에 의해 턴온/턴오프(turn on/turn off)가 제어된다. 예컨 대, 입출력 포트에 데이터 "1"을 출력하기 위해서는 PMOS 트랜지스터의 게이트에 "0"의 허가 신호를 입력하고, NMOS 트랜지스터의 게이트에 "0"의 허가 신호를 입력한다. 그러면, PMOS 트랜지스터의 소스에 연결되어 있는 양의 전원 단자를 통해 전하가 입출력 포트로 전달되어 출력 포트에는 "1"이 출력된다. 한편, 입출력 포트에 데이터 "0"을 출력하기 위해서는 NMOS 트랜지스터의 게이트에 "1"의 허가 신호를 입력하고, PMOS 트랜지스터의 게이트에 "1"의 허가 신호를 입력한다. 그러면, NMOS 트랜지스터의 소스에 연결되어 있는 접지 단자를 통해 출력 포트의 전하가 빠져 나가므로 출력 포트에는 "0"이 출력된다.

이와 같이 반도체 IC 소자의 입출력 구동 회로는 그 구동 능력이 구동 회로를 구성하는 PMOS 트랜지스터와 NMOS 트랜지스터의 물리적인 크기(즉, 트랜지스터의 폭과 길이)에 따라 결정된다. 반도체 IC 소자 내부 동작을 위해 필요한 전류에 비해, 외부 장치에 전기적 신호를 출력해야 하는 입출력 포트에는 훨씬 더 큰 전류가 필요하므로, 구동 회로에 사용되는 트랜지스터의 크기는 반도체 IC 소자 내부 회로를 위한 트랜지스터에 비해 그 크기가 아주 더 크다.

그런데 반도체 IC 소자가 연결되는 외부 장치는 매우 다양하기 때문에, 구동 회로를 최적으로 설계하더라도 구동 회로의 전류 구동 능력이 부족한 경우가 생길 수 있고, 이와 반대로 전류 구동 능력이 필요 이상으로 높을 수도 있다. 전류 구동 능력이 부족한 경우에는 동작 속도가 떨어지거나 심한 경우에는 외부 장치를 구동하지 못하는 문제가 생길 수 있다. 한편, 전류 구동 능력이 너무 강한 경우에는 외부 장치에 불필요한 잡음을 제공하는 결과가 생긴다.

본 발명의 목적은 반도체 IC 소자의 전류 구동 능력을 필요에 따라 다양하게 조절할 수 있는 회로 장치를 제공하는 것이다.

본 발명의 목적은 반도체 IC 소자가 외부 장치를 구동하지 못하거나 동작 속도가 저하되는 것을 방지하고, 외부 장치에 잡음을 제공하는 것을 방지하기 위한 것이다.

본 발명에 따른 구동 전류 조절 장치는 입출력 포트를 전원 단자 또는 접지 단자와 선택적으로 연결하는 구동단과, 상기 입출력 포트와 구동단을 통해 연결되어 있는 조절단을 포함한다. 조절단은 상기 전원 단자와 입출력 포트를 연결하는 풀업 스위치와 상기 접지 단자와 입출력 포트를 선택적으로 연결하는 풀다운 스위치를 포함하며, 구동단은 (1) 소스가 전원 단자와 연결되고, 게이트에 제1 허가 신호(enable signal)가 입력되며 드레인이 출력 노드에 연결되어 있는 PMOS 트랜지스터와, (2) 소스가 접지 단자와 연결되고 게이트에 제2 허가 신호가 입력되며, 드레인이 출력 노드에 연결되어 있는 NMOS 트랜지스터를 포함한다.

본 발명에서는 조절단을 (1A) 소스가 전원 단자와 연결되고 게이트는 접지 단자와 연결되며 드레인은 풀업 스위치와 연결되는 PMOS 트랜지스터와, (1B) 소스가 접지 단자와 연결되고 게이트는 전원 단자와 연결되며 드레인은 풀다운 스위치와 연결되는 NMOS 트랜지스터를 포함하도록 구성하거나, (2A) 소스가 전원 단자와 연결되고 게이트는 풀업 스위치와 연결되며 드레인은 출력 노드와 연결되는 PMOS 트랜지스터와, (2B) 소스가 접지 단자와 연결되고 게이트는 풀다운 스위치와 연결되며 드레인은 출력 노드와 연결되는 NMOS 트랜지스터를 포함하도록 구성할 수도 있으며, (3A) 소스가 풀업 스위치를 통해 전원 단자와 연결되고 게이트는 접지 단자와 연결되며 드레인은 출력 노드와 연결되는 PMOS 트랜지스터와, (3B) 소스가 풀다운 스위치를 통해 접지 단자와 연결되고 게이트는 전원 단자와 연결되며 드레인은 출력 노드와 연결되는 NMOS 트랜지스터를 포함하도록 구성할 수도 있다.

풀업 스위치에는 제1 스위치 허가 신호가 입력되고 풀다운 스위치에는 제2 스위치 허가 신호가 입력되는데, 상기 제1 스위치 허가 신호와 제2 스위치 허가 신호는 풀업 스위치와 풀다운 스위치가 동시에 선택되지 않도록 그 값을 조절하여야 한다.

구현예

이하 도면을 참조로 본 발명의 구체적인 구현예에 대해 설명한다.

도 1은 본 발명에 따른 구동 전류 조절 장치의 동작예를 설명하기 위한 회로도이다.

도 1에서 보는 것처럼, 본 발명에 따른 구동 전류 조절 장치는 입출력 포트(5)와 바로 연결되어 있는 구동단(10)과 이 구동단(10)을 통해 입출력 포트(5)와 연결되어 있는 조절단(20)을 포함한다.

구동단(10)은 종래 입출력 구동회로와 마찬가지로 구동 PMOS 트랜지스터(12)와 구동 NMOS 트랜지스터(14)로 구성되어 있다. 구동 PMOS 트랜지스터(12)는 소스가 전원 Vdd에 연결되고, 게이트는 제1 허가 신호 단자( 13)와 연결되며, 드레인은 출력 노드 No과 연결되어 있다. 구동 NMOS 트랜지스터(14)는 소스가 접지에 연결되고 게이트는 제2 허가 신호 단자(15)와 연결되며, 드레인은 출력 노드 No과 연결되어 있다. 제1 허가 신호 단자(13)에서 나오는 제1 허가 신호 EN1은 제2 허가 신호 단자(15)에서 나오는 제2 허가 신호 EN2와 그 값이 항상 같다. 따라서, 구동 PMOS 트랜지스터(12)와 구동 NMOS 트랜지스터(14)는 어떠한 경우에도 동시에 턴온되지 않고, 허가 신호 EN1, EN2의 값에 따라 항상 어느 한 트랜지스터만 턴온된다. 입출력 포트에 데이터 "1"을 출력하기 위해서는 허가 신호 EN1을 "0"으로 하여 PMOS 트랜지스터(12)만 턴온시켜 입출력 단자(5)가 전원 Vdd에 연결되도록 하고, 입출력 포트에 데이터 "0"을 출력하려면 허가 신호 EN2를 "1"로 하여 NMOS 트랜지스터(12)만 턴온시켜 입출력 단자(5)가 접지와 연결되도록 한다.

조절단(20)은 출력 노드 N0을 중심으로 전원 Vdd과 접지 사이에 직렬로 연결되는 3개의 조절단 즉, 제1 조절단(20a), 제2 조절단(20b), 제3 조절단(20c)를 포함한다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 조절단(20)의 개수는 도 1에 나타낸 것에 한정되지 않고 조절하고자 하는 구동 전류에 따라 그 수를 늘리거나 줄일 수 있다는 것을 쉽게 이해할 것이다. 즉, 조절단의 수에 따라 본 발명의 기술적 범위가 달라지는 것이 아니다.

각각의 조절단(20a, 20b, 20c)은 구동단(10)과 마찬가지로 소스가 전원 Vdd에 연결된 PMOS 트랜지스터(22, 32, 42)와 소스가 접지에 연결되어 있는 NMOS 트랜지스터(24, 34, 44)로 구성되어 있다. 조절단(20a, 20b, 20c) 각각의 피모드 트랜 지스터(22, 32, 42)의 게이트는 접지와 연결되어 있고, NMOS 트랜지스터(24, 34, 44)의 게이트는 전원과 연결되어 있다. PMOS 트랜지스터(22, 32, 42)의 드레인은 스위치(27, 37, 47)를 통해 출력 노드 No와 연결되어 있고, NMOS 트랜지스터(24, 34, 44)의 드레인은 스위치(29, 39, 49)를 통해 출력 노드 No와 연결되어 있다. 조절단의 PMOS 트랜지스터(22, 32, 42)와 연결되어 있는 스위치들(27, 37, 47)은 출력 노드 No를 고전압으로 올리는 역할을 하므로 이를 풀업(pull up) 스위치단이라고 하고, 각각의 스위치를 제1 풀업 스위치(27), 제2 풀업 스위치(37), 제3 풀업 스위치(47)라 한다. 또한, 조절단의 NMOS 트랜지스터(24, 34, 44)와 연결되어 있는 스위치들(29, 39, 49)은 출력 노드 No를 접지로 떨어뜨리는 역할을 하므로 이를 풀다운(pull down) 스위치단이라고 하고, 각각의 스위치를 제1 풀다운 스위치(29), 제2 풀다운 스위치(39), 제3 풀다운 스위치(49)라 한다.

풀업 스위치단에는 단자(23)를 통해 제1 스위치 허가 신호(enable signal) SEN1이 공급되고 풀다운 스위치단에는 단자(25)를 통해 제2 스위치 허가 신호 SEN2이 공급된다. 도 1에는 단자(23)에서 나온 하나의 신호선을 통해 제1 스위치 허가 신호 SEN1이 풀업 스위치단에 공급되고, 단자(25)에서 나온 하나의 신호선을 통해 제2 스위치 허가 신호 SEN2가 풀다운 스위치단에 공급되는 것으로 나타내었지만, 각각의 풀업 스위치(27, 37, 47)와 풀다운 스위치(29, 39, 49)에는 별도의 신호선을 통해 스위치 허가 신호 SEN1, SEN2가 공급된다. 즉, 제1 스위치 허가 신호 SEN1은 3개의 풀업 스위치(27, 37, 47)를 임의로 선택할 수 있고, 제2 스위치 허가 신호 SEN2도 3개의 풀다운 스위치(29, 39, 49)를 임의로 선택할 수 있다. 다만, 풀업 스위치와 풀다운 스위치를 동시에 선택되지 않도록 스위치 허가 신호 SEN1과 SEN2의 값을 정해야 한다. 또한, 스위치를 선택할 때에는 출력 노드 No 또는 입출력 포트(5)와 가까이에 있는 스위치부터 차례대로 선택되도록 하는 것이 바람직하다. 풀업 스위치와 풀다운 스위치는 그 저항을 최소로 하여 스위치 소자로 인해 구동전류가 영향을 받지 않도록 해야 한다.

이와 같이 구동단(10)과 조절단(20)을 포함하도록 전류구동 회로(100)를 구성하면 스위치 선택 신호 SEN1, SEN2를 통해 원하는 만큼의 조절단(20)의 PMOS 트랜지스터 또는 NMOS 트랜지스터를 턴온시킴으로써 구동 회로(100)의 전류구동 능력을 조절할 수 있다.

도 1의 예에서는 제1 스위치 허가 신호 SEN1이 제1 풀업 스위치(27)와 제2 풀업 스위치(29)를 턴온시키고, 제2 스위치 허가 신호 SEN2는 "0"으로 한 경우를 보여준다. 풀업 스위치를 선택한 경우이므로, 구동단(10)의 제1 허가 신호 EN1과 제2 허가 신호 EN2는 모두 "0"이다. 따라서, 출력 노드 No를 통해 출력 단자(5)로 흐르는 전류는 구동단(10)의 PMOS 트랜지스터(12)를 통한 전류 I₀, 제1 풀업 스위치(27)와 연결된 PMOS 트랜지스터(22)를 통한 전류 I₁, 제2 풀업 스위치(37)와 연결된 PMOS 트랜지스터(32)를 통한 전류 I₂의 합 즉, I₀+I₁+I₂가 구동 전류가 된다. 따라서 전체 구동 전류는 구동단(10)만을 사용한 경우에 비해 I₁+I₂만큼 증가한다.

도 2는 본 발명에 따른 구동 전류 조절 장치의 또 다른 동작예를 설명하기 위한 회로도이다.

도 2의 예는 구동단(10)의 제1 허가 신호 EN1과 제2 허가 신호 EN2를 모두 "1"로 하여 NMOS 트랜지스터(14)를 턴온시키고, 조절단(20)의 제1 풀다운 스위치(29)만 온시켜 NMOS 트랜지스터(24)만 턴온시킨다. 따라서, 입출력 단자(5)의 전류는 구동단(10)의 NMOS 트랜지스터(14)를 통한 전류 -I₀과 조절단(20)의 NMOS 트랜지스터(24)를 통한 전류 -I₁의 합이 되어 구동회로(100)의 구동전류가 증가한다.

지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.

예를 들면, 도 1과 도 2에서는 조절단(20)의 풀업 스위치단과 풀다운 스위치단이 PMOS 트랜지스터의 드레인과 출력 노드 및 NMOS 트랜지스터의 드레인과 출력 노드 사이에 연결되어 있는 것으로 나타내었지만, PMOS 트랜지스터의 소스와 전원 단자 Vdd 사이에 풀업 스위치를 연결하고, NMOS 트랜지스터의 소스와 접지 사이에 풀다운 스위치를 연결하는 것도 가능하다. 또한, PMOS 트랜지스터의 게이트에 풀업 스위치를 연결하고, NMOS 트랜지스터의 게이트에 풀다운 스위치를 연결하는 것도 가능하다. 스위치를 트랜지스터의 게이트에 연결하도록 구성하면, 조절단(20)의 PMOS 트랜지스터와 NMOS 트랜지스터가 항상 턴온 상태에 있는 도 1, 도 2의 예 와 달리 스위치 허가 신호 SEN1, SEN2가 입력되어야 비로소 트랜지스터가 턴온된다.

본 발명에 따르면 전류구동 회로에 구동단 이외에 조절단을 추가함으로써 구동전류를 필요에 따라 임의로 조절할 수 있다. 따라서, 불필요한 전류를 줄이고 반도체 IC 소자가 사용되는 시스템에 가장 적합한 구동능력을 제공할 수 있으며, 잡음 방지 및 저전력 구현에 탁월한 효과가 생긴다.

또한, 구동전류를 조절할 수 있는 반도체 IC 소자를 제공함으로써 이 소자를 다른 반도체 IC 소자와 연결할 때 출력값의 전이 시간(high/low transition time)을 자유롭게 맞출 수 있으므로 연결 유연성을 확보할 수 있다.

Claims

반도체 집적회로 소자에 사용되는 구동 회로의 구동 전류를 조절하는 장치로서,

입출력 포트를 전원 단자 또는 접지 단자와 선택적으로 연결하는 구동단과,

상기 입출력 포트와 구동단을 통해 연결되어 있는 조절단을 포함하며,

상기 조절단은 상기 전원 단자와 입출력 포트를 연결하는 풀업 스위치와 상기 접지 단자와 입출력 포트를 선택적으로 연결하는 풀다운 스위치를 포함하는 것을 특징으로 하는 구동 전류 조절 장치.
제1항에서,

상기 구동단은 소스가 전원 단자와 연결되고, 게이트에 제1 허가 신호(enable signal)이 입력되며, 드레인이 출력 노드에 연결되어 있는 PMOS 트랜지스터와, 소스가 접지 단자와 연결되고 게이트에 제2 허가 신호가 입력되며, 드레인이 출력 노드에 연결되어 있는 NMOS 트랜지스터를 포함하며,

상기 제1 허가 신호와 제2 허가 신호는 그 값이 동일하고,

상기 조절단은 (1) 소스가 전원 단자와 연결되고 게이트는 접지 단자와 연결되며 드레인은 상기 풀업 스위치와 연결되는 PMOS 트랜지스터와, (2) 소스가 접지 단자와 연결되고 게이트는 전원 단자와 연결되며 드레인은 상기 풀다운 스위치와 연결되는 NMOS 트랜지스터를 포함하며,

상기 풀업 스위치와 풀다운 스위치는 한쪽이 상기 출력 노드와 연결되어 있고,

상기 출력 노드는 입출력 노드와 연결되어 있는 것을 특징으로 하는 구동 전류 조절 장치.
제1항에서,

상기 구동단은 소스가 전원 단자와 연결되고, 게이트에 제1 허가 신호(enable signal)이 입력되며, 드레인이 출력 노드에 연결되어 있는 PMOS 트랜지스터와, 소스가 접지 단자와 연결되고 게이트에 제2 허가 신호가 입력되며, 드레인이 출력 노드에 연결되어 있는 NMOS 트랜지스터를 포함하며,

상기 제1 허가 신호와 제2 허가 신호는 그 값이 동일하고,

상기 조절단은 (1) 소스가 전원 단자와 연결되고 게이트는 풀업 스위치와 연결되며 드레인은 출력 노드와 연결되는 PMOS 트랜지스터와, (2) 소스가 접지 단자와 연결되고 게이트는 풀다운 스위치와 연결되며 드레인은 출력 노드와 연결되는 NMOS 트랜지스터를 포함하며,

상기 출력 노드는 입출력 노드와 연결되어 있는 것을 특징으로 하는 구동 전류 조절 장치.
제1항에서,

상기 구동단은 소스가 전원 단자와 연결되고, 게이트에 제1 허가 신호(enable signal)이 입력되며, 드레인이 출력 노드에 연결되어 있는 PMOS 트랜지스 터와, 소스가 접지 단자와 연결되고 게이트에 제2 허가 신호가 입력되며, 드레인이 출력 노드에 연결되어 있는 NMOS 트랜지스터를 포함하며,

상기 제1 허가 신호와 제2 허가 신호는 그 값이 동일하고,

상기 조절단은 (1) 소스가 풀업 스위치를 통해 전원 단자와 연결되고 게이트는 접지 단자와 연결되며 드레인은 출력 노드와 연결되는 PMOS 트랜지스터와, (2) 소스가 풀다운 스위치를 통해 접지 단자와 연결되고 게이트는 전원 단자와 연결되며 드레인은 출력 노드와 연결되는 NMOS 트랜지스터를 포함하며,

상기 출력 노드는 입출력 노드와 연결되어 있는 것을 특징으로 하는 구동 전류 조절 장치.
제1항에서,

상기 풀업 스위치에는 제1 스위치 허가 신호가 입력되고 상기 풀다운 스위치에는 제2 스위치 허가 신호가 입력되며, 상기 제1 스위치 허가 신호와 제2 스위치 허가 신호는 풀업 스위치와 풀다운 스위치가 동시에 선택되지 않도록 그 값이 조절되는 것을 특징으로 하는 구동 전류 조절 장치.