KR20090131020A - 반도체 메모리 장치 및 이 장치의 온 다이 터미네이션 회로 - Google Patents

반도체 메모리 장치 및 이 장치의 온 다이 터미네이션 회로 Download PDF

Info

Publication number
KR20090131020A
KR20090131020A KR1020080056774A KR20080056774A KR20090131020A KR 20090131020 A KR20090131020 A KR 20090131020A KR 1020080056774 A KR1020080056774 A KR 1020080056774A KR 20080056774 A KR20080056774 A KR 20080056774A KR 20090131020 A KR20090131020 A KR 20090131020A
Authority
KR
South Korea
Prior art keywords
odt
signals
signal
normal
driving
Prior art date
Application number
KR1020080056774A
Other languages
English (en)
Inventor
현동호
김진성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080056774A priority Critical patent/KR20090131020A/ko
Priority to US12/469,446 priority patent/US8044680B2/en
Publication of KR20090131020A publication Critical patent/KR20090131020A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 장치 및 이 장치의 온 다이 터미네이션 회로를 공개한다. 이 회로는 복수개의 단자들 각각에 연결되고, 정상 모드 동작시에 복수개의 ODT 구동신호들 각각에 응답하여 상기 단자를 터미네이션 값으로 터미네이션하는 복수개의 ODT 구동기들을 각각 구비하고, ODT 테스트 모드 동작시에 상기 복수개의 ODT 구동신호들에 응답하여 상기 복수개의 ODT 구동기들 중 하나의 구동기가 선택되어 ODT 출력 구동신호를 각각 출력하는 복수개의 ODT 구동부들, 및 상기 정상 모드 동작시에 복수개의 ODT 제어신호들에 응답하여 상기 복수개의 ODT 구동 신호들을 발생하고, 상기 ODT 테스트 모드 동작시에 상기 복수개의 ODT 제어 신호들 중 하나를 선택하여 상기 복수개의 ODT 구동 신호들 중 하나를 활성화하는 복수개의 구동신호 발생부들을 구비하고, 상기 ODT 테스트 모드 동작시에 상기 복수개의 구동신호 발생부들 각각에 의해서 선택되는 ODT 제어신호가 서로 상이한 것을 특징으로 한다. 따라서, ODT 테스트 모드 동작시 반도체 메모리 장치의 온 다이 터미네이션 회로가 어떤 저항값을 가지는 터미네이션 저항으로 동작하는지, 또한 노멀 온 다이 터미네이션 모드로 동작하는지 다이나믹 온 다이 터미네이션 모드로 동작하는지를 알 수 있다.

Description

반도체 메모리 장치 및 이 장치의 온 다이 터미네이션 회로{Semiconductor memory device and on-die termination circuit}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 온 다이 터미네이션 제어신호를 출력할 수 있는 반도체 메모리 장치 및 이 장치의 온 다이 터미네이션 회로에 관한 것이다.
반도체 메모리 장치는 메모리 컨트롤러와 데이터 신호 등을 주고받는다. 이 때, 신호 반사 등을 최소화함으로써 신호 충실도(signal integrity)를 향상시키기 위해 터미네이션 저항이 이용된다. 터미네이션 저항은 반도체 메모리 장치 내부에 위치할 수도 있는데, 반도체 메모리 장치 내부에 위치한 터미네이션 저항을 온 다이 터미네이션 저항이라고 하고, 온 다이 터미네이션 저항을 포함하고 제어하는 회로를 온 다이 터미네이션 회로라고 한다.
또한, 노멀 동작 시와 라이트 동작 시 신호 충실도를 최적화시키는 터미네이션 저항이 다르기 때문에, 라이트 시 신호 충실도를 높이기 위해 DDR3(double data rate, third generation)에서는 다이나믹 온 다이 터미네이션 모드를 추가하였다. 또한, 반도체 메모리 장치를 다양한 시스템에서 사용 가능하도록 하기 위해 반도체 메모리 장치는 노멀 온 다이 터미네이션 모드 및 다이나믹 온 다이 터미네이션 모드 각각에서도 사용자가 터미네이션 저항을 다양하게 선택할 수 있도록 구성된다.
그런데, 종래의 반도체 메모리 장치의 경우, ODT 테스트시 반도체 메모리 장치가 노멀 온 다이 터미네이션 모드로 동작하는지, 다이나믹 온 다이 터미네이션 모드로 동작하는지, 또는 어떤 저항값을 가지는 터미네이션 저항으로 온 다이 터미네이션 회로가 동작하는지 검사할 수 있는 방법이 없다는 문제가 있다.
도 1은 종래의 온 다이 터미네이션 회로를 포함하는 반도체 메모리 장치(100)의 실시예의 일부분의 블록도를 나타낸 것으로서, 반도체 메모리 장치(100)는 명령어 디코더(10), 제어신호 발생부(20), 복수개의 구동신호 발생부들(30-1, 30-2, 30-3, ...), 및 복수개의 ODT 구동부들(40-1, 40-2, 40-3, ...)로 구성되어 있으며, 제어신호 발생부(20)는 선택부(22) 및 저항코드 발생부(24)로 구성되어 있다.
도 1에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
명령어 디코더(10)는 메모리 컨트롤러(미도시)로부터 인가되는 명령어(com)에 응답하여 노멀 ODT 인에이블 신호(NOR_ODTEN) 또는 다이나믹 ODT 인에이블 신호(DYN_ODTEN)를 활성화시킨다. 예를 들면, 명령어 디코더(10)는 노멀 동작 시에는 ODT 신호에 응답하여 노멀 ODT 인에이블 신호(NOR_ODTEN)를 활성화시키고, 라이트 동작 시에는 라이트 명령에 응답하여 다이나믹 ODT 인에이블 신호(DYN_ODTEN)를 활성화시키고, 리드 동작 시에는 리드 명령에 응답하여 노멀 ODT 인에이블 신호(NOR_ODTEN) 및 다이나믹 ODT 인에이블 신호(DYN_ODTEN)를 모두 비활성화시키도 록 구성될 수 있다.
제어신호 발생부(20)는 명령어 디코더(10)로부터 출력된 노멀 ODT 인에이블 신호(NOR_ODTEN) 또는 다이나믹 ODT 인에이블 신호(DYN_ODTEN)에 응답하여 복수개의 ODT 제어 신호들(Rt_C)을 출력한다. 선택부(22)는 모드 레지스터 셋(mode register set) 등으로 구성될 수 있으며, 명령어 디코더(10)로부터 출력된 노멀 ODT 인에이블 노멀 ODT 인에이블 신호(NOR_ODTEN) 또는 다이나믹 ODT 인에이블 신호(DYN_ODTEN)에 응답하여 복수개의 저항 선택 신호들(Rt_S)을 출력한다. 저항코드 발생부(24)는 선택부(22)로부터 출력된 복수개의 저항 선택 신호들(Rt_S)에 응답하여 복수개의 ODT 제어 신호들(Rt_C)을 출력한다.
복수개의 구동신호 발생부들(30-1, 30-2, 30-3, ...) 각각은 명령어 디코더(10)로부터 출력되는 노멀 ODT 인에이블 신호(NOR_ODTEN) 및 다이나믹 ODT 인이에블 신호(DYN_ODTEN)와 제어신호 발생부(20)로부터 출력되는 복수개의 ODT 제어 신호(Rt_C)에 응답하여 복수개의 ODT 구동 신호들(ODT_EN)을 출력한다.
복수개의 ODT 구동부들(40-1, 40-2, 40-3, ...) 각각은 해당하는 구동신호 발생부(30-1, 30-2, 30-3, ...)로부터 출력되는 ODT 구동 신호(ODT_EN)에 응답하여 데이터 패드들(DQ1, DQ2, DQ3, ...)을 소정의 터미네이션 전압 및 소정의 터미네이션 저항으로 터미네이션 한다.
도 2는 도 1에 나타낸 종래의 반도체 메모리 장치의 제어신호 발생부(20)의 저항코드 발생부(24)의 실시예를 나타낸 것으로서, 저항코드 발생부(24)는 노멀 저항코드 발생부(24-1) 및 다이나믹 저항코드 발생부(24-2)로 구성되어 있다.
도 2에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
노멀 저항코드 발생부(24-1)는 NOR 게이트들(NOR) 및 인버터들(IV)로 구성되고, 선택부(22)로부터 출력된 저항 선택 신호(Rt_s) 중 노멀 저항 선택 신호들(NORODT30, NORODT60, NORODT120)에 응답하여 노멀 저항 코드 신호들(MRS_ODT30, MRS_ODT60, MRD_ODT120)을 출력한다. 또한, 다이나믹 저항코드 발생부(24-2)는 NOR 게이트들(NOR) 및 인버터들(IV)로 구성되고, 선택부(22)로부터 출력된 저항 선택 신호(Rt_S) 중 다이나믹 저항 선택 신호들(DYNODT30, DYNODT60, DYNODT120)에 응답하여 다이나믹 저항 코드 신호들(DYN_ODT30, DYN_ODT60, DYN_ODT120)를 출력한다.
도 1 및 도 2를 참조하여 제어신호 발생부(20)의 동작을 설명하면 다음과 같다.
선택부(22)로부터 출력되는 저항 선택 신호(Rt_S)는 노멀 저항 선택 신호들(NORODT30, NORODT60, NORODT120) 및 다이나믹 저항 선택 신호들(DYNODT30, DYNODT60, DYNODT120)로 구성되며, 저항코드 발생부(24)로부터 출력되는 ODT 제어 신호(Rt_C)는 노멀 저항 코드 신호들(MRS_ODT30, MRS_ODT60, MRD_ODT120) 및 다이나믹 저항 코드 신호들(DYN_ODT30, DYN_ODT60, DYN_ODT120)로 구성된다.
선택부(22)는 명령어 디코더(10)로부터 출력되는 노멀 ODT 인에이블 신호(NOR_ODTEN)에 응답하여 노멀 저항 선택 신호들(NORODT30, NORODT60, NORODT120) 중 하나를 "1"로 출력하고, 다이나믹 ODT 인에이블 신호(DYN_ODTEN)에 응답하여 다이나믹 저항 선택 신호들(DYNODT30, DYNODT60, DYNODT120) 중 하나를 "1"로 출력한다.
노멀 저항코드 발생부(24-1)는 노멀 저항 선택 신호(NORODT30, NORODT60, NORODT120)에 응답하여 노멀 저항 코드 신호들(MRS_ODT30, MRS_ODT60, MRD_ODT120)을 출력한다. 즉, 노멀 저항 선택 신호(NORODT30)가 "1"이면, 모두 "1"인 노멀 저항 코드 신호들(MRS_ODT30, MRS_ODT60, MRS_ODT120)을 출력한다. 노멀 저항 선택 신호(NORODT60)가 "1"이면, "1"인 노멀 저항 코드 신호들(MRS_ODT60, MRS_ODT120)을 출력한다. 노멀 저항 선택 신호(NORODT120)가 "1"이면, "1"인 노멀 저항 코드 신호(MRS_ODT120)를 출력한다.
다이나믹 저항코드 발생부(24-2)의 동작은 노멀 저항코드 발생부(34-1)의 동작과 유사하다.
도 3은 도 1에 나타낸 종래의 반도체 메모리 장치의 구동신호 발생부(30-1, )의 실시예의 블록도를 나타낸 것으로서, 복수개의 구동신호 발생부들(30-1, 30-2, 30-3, ...)은 동일한 구성을 가지며, NAND 게이트들(NAND) 및 인버터들(IV)로 구성되어 있다.
도 1 내지 도 3을 참조하여 구동신호 발생부(30-1, 30-2, 30-3, ...)의 동작을 설명하면 다음과 같다.
구동신호 발생부(30-1, 30-2, 30-3, ...)는 명령어 디코더(10)로부터 출력되는 노멀 ODT 인에이블 신호(NOR_ODTEN) 및 다이나믹 ODT 인에이블 신호(DYN_ODTEN)와 저항코드 발생부(34)로부터 출력되는 ODT 제어 신호(Rt_C)에 응답하여 ODT 구동 신호(ODT_EN)를 출력한다. ODT 구동 신호(ODT_EN)는 풀다운 신호들(ODT30_EN, ODT60_EN, ODT120_EN) 및 풀업 신호들(ODT30_ENB, ODT60_ENB, ODT120_ENB)로 구성 된다. 즉, 구동신호 발생부(30-1)는 노멀 ODT 인에이블 신호(NOR_ODTEN)가 하이 레벨로 활성화되면 노멀 저항 코드 신호들(MRS_ODT30, MRS_ODT60, MRS_ODT120)을 풀다운 신호들(ODT30_EN, ODT60_EN, ODT120_EN)로, 노멀 저항 코드 신호들(MRS_ODT30, MRS_ODT60, MRS_ODT120)을 반전시킨 신호를 풀업 신호들(ODT30_ENB, ODT60_ENB, ODT120_ENB)로 출력하고, 다이나믹 ODT 인에이블 신호(DYN_ODTEN)가 하이 레벨로 활성화되면 다이나믹 저항 코드 신호들(DYN_ODT30, DYM_ODT60, DYN_ODT120)을 풀다운 신호들(ODT30_EN, ODT60_EN, ODT120_EN)로, 다이나믹 저항 코드 신호들(DYN_ODT30, DYM_ODT60, DYN_ODT120)을 반전시킨 신호를 풀업 신호들(ODT30_ENB, ODT60_ENB, ODT120_ENB)로 출력한다.
도 4는 도 1내지 도 3에 나타낸 종래의 반도체 메모리 장치의 ODT 테스트 모드 동작을 설명하기 위한 도면이다. 도 4에서 ODT는 메모리 컨트롤러(미도시)로부터 출력되는 ODT 신호를, DQ는 테스트 장비로 패드(DQ1, DQ2, DQ3, ...)의 전압을 측정할 경우에 나타나는 파형을 나타낸 것이다.
도 4를 참고하여 종래의 반도체 메모리 장치의 ODT 테스트 모드 동작을 설명하면 다음과 같다.
ODT 신호(ODT)가 하이 레벨로 활성화되면 명령어 디코더(10)는 노멀 ODT 인에이블 신호(NOR_ODTEN)를 활성화시킨다.
제어신호 발생부(20)의 선택부(22)는 노멀 ODT 인에이블 신호(NOR_ODTEN)에 응답하여 사용자에 의해 설정된 값에 따라 저항 선택 신호(Rt_S) 중 노멀 저항 선택 신호들(NORODT30, NORODT60, NORODT120)을 출력하고, 저항 코드 발생부(24)는 노멀 저항 선택 신호들(NORODT30, NORODT60, NORODT120)에 응답하여 노멀 저항 코드 신호들(MRS_ODT30, MRS_ODT60, MRS_ODT120)을 출력한다.
복수개의 구동신호 발생부들(30-1, 30-2, 30-3, ...)은 노멀 ODT 인에이블 신호(NOR_ODTEN) 및 노멀 저항 코드 신호들(MRS_ODT30, MRS_ODT60, MRS_ODT120)에 응답하여 ODT 구동 신호(ODT_EN)를 출력하고, 복수개의 ODT 구동부들(40-1, 40-2, 40-3, ...)은 ODT 구동 신호(ODT_EN)에 응답하여 패드들(DQ)을 소정의 터미네이션 값, 즉, 소정의 터미네이션 저항 및 소정의 터미네이션 전압으로 터미네이션한다.(t1 구간)
라이트 명령(WR)이 입력되면 명령어 디코더(10)는 다이나믹 ODT 인에이블 신호(DYN_ODTEN)를 활성화시킨다. 상술한 바와 유사하게 제어신호 발생부(20)는 사용자에 의해 설정된 값에 따라 소정의 값을 가지는 다이나믹 저항 코드 신호들(DYN_ODT30, DYN_ODT60, DYN_ODT120)을 출력하고, 구동신호 발생부들(30-1, 30-2, 30-3, ...)은 다이나믹 ODT 인에이블 신호(DYN_ODTEN) 및 다이나믹 저항 코드 신호들(DYN_ODT30, DYN_ODT60, DYN_ODT120)에 응답하여 ODT 구동 신호(ODT_EN)를 출력하고, ODT 구동부들(40-1, 40-2, 40-3, ...)은 ODT 구동 신호(ODT_EN)에 응답하여 패드(DQ)를 소정의 터미네이션 값으로 터미네이션한다.(t2 구간)
t2 구간의 터미네이션 저항은 t1 구간의 터미네이션 저항과 다른 저항값을 가진다. 따라서, 도 4에 나타낸 바와 같이 테스트 장비로 측정한 패드들(DQ1, DQ2, DQ3, ...)의 전압은 t1구간과 t2 구간이 서로 다른 값을 가지게 된다. 그러나, 테스트 장비는 테스트를 수행할 때 패드들(DQ1, DQ2, DQ3, ...)의 전압이 하이 레벨 인지 로우 레벨인지만 판단한다. 따라서, 종래의 반도체 메모리 장치의 경우, 테스트 장비는 t1 구간과 t2 구간에서 터미네이션 저항이 같은지 다른지, 또한 반도체 메모리 장치가 노멀 온 다이 터미네이션 모드로 동작하는지 다이나믹 온 다이 터미네이션 모드로 동작하는지 판단할 수가 없었다.
본 발명의 목적은 ODT 테스트 모드 동작시 온 다이 터미네이션 회로가 어떤 값을 가지는 터미네이션 저항으로 동작하는지, 또한, 노멀 온 다이 터미네이션 모드로 동작하는지 다이나믹 온 다이 터미네이션 모드로 동작하는지 알 수 있는 온 다이 터미네이션 회로를 제공하는데 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 반도체 메모리 장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 온 다이 터미네이션 회로는 복수개의 단자들 각각에 연결되고, 정상 모드 동작시에 복수개의 ODT 구동신호들 각각에 응답하여 상기 단자를 터미네이션 값으로 터미네이션하는 복수개의 ODT 구동기들을 각각 구비하고, ODT 테스트 모드 동작시에 상기 복수개의 ODT 구동신호들에 응답하여 상기 복수개의 ODT 구동기들 중 하나의 구동기가 선택되어 ODT 출력 구동신호를 각각 출력하는 복수개의 ODT 구동부들, 및 상기 정상 모드 동작시에 복수개의 ODT 제어신호들에 응답하여 상기 복수개의 ODT 구동 신호들을 발생하고, 상기 ODT 테스트 모드 동작시에 상기 복수개의 ODT 제어 신호들 중 하나를 선택하여 상기 복수개의 ODT 구동 신호들 중 하나를 활성화하는 복수개의 구동신호 발생부들을 구비하고, 상기 ODT 테스트 모드 동작시에 상기 복수개의 구동신호 발생부들 각각에 의해서 선택되는 ODT 제어신호가 서로 상이한 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 온 다이 터미네이션 회로의 상기 복수개의 ODT 제어 신호들은 복수개의 노멀 저항 코드 신호들 및 복수개의 다이나믹 저항 코드 신호들로 구성되고, 복수개의 구동신호 발생부들 각각은 노멀 ODT 인에이블 신호 및 다이나믹 ODT 인에이블 신호를 추가적으로 입력받고, 상기 정상 모드 동작시에는 상기 노멀 ODT 인에이블 신호가 활성화되면 상기 복수개의 노멀 저항 코드 신호들을 상기 복수개의 ODT 구동 신호들로 출력하고, 상기 다이나믹 ODT 인에이블 신호가 활성화되면 상기 복수개의 다이나믹 저항 코드 신호들을 상기 복수개의 ODT 구동 신호들로 출력하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 온 다이 터미네이션 회로의 상기 복수개의 구동신호 발생부들 각각은 상기 ODT 테스트 모드 동작시 활성화되는 ODT 검사신호를 추가적으로 입력받고, 상기 ODT 테스트 모드 동작시 상기 ODT 검사신호, 상기 노멀 ODT 인에이블 신호 및 상기 다이나믹 ODT 인에이블 신호에 응답하여 상기 복수개의 노멀 저항 코드 신호들 및 상기 복수개의 다이나믹 저항 코드 신호들 중 하나를 선택하여 상기 복수개의 구동 신호들 중 하나를 활성화시키는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 온 다이 터미네이션 회로의 상기 복수개의 ODT 구동 신호들은 복수개의 풀업 신호들 및 복수개의 풀다운 신호들로 구성되고, 상기 복수개의 구동신호 발생부들 각각은 상기 ODT 테스트 모드 동작시 상기 선택된 하나의 신호를 상기 복수개의 풀업 신호들 중 하나로 출력하거나, 상기 복수개의 풀다운 신호들 중 하나로 출력하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 온 다이 터미네이션 회로의 상기 구동신호 발생부는 상기 노멀 ODT 인에이블 신호 및 상기 복수개의 노멀 저항 코드 신호들 각각이 입력되는 복수개의 제1 NAND 게이트들, 및 상기 다이나믹 ODT 인에이블 신호 및 상기 복수개의 다이나믹 저항 코드 신호들 각각이 입력되는 복수개의 제2 NAND 게이트들을 구비하고, 상기 복수개의 제1 NAND 게이트들 및 상기 복수개의 제2 NAND 게이트들 중 상기 선택된 하나의 신호가 입력되는 하나의 NAND 게이트에만 하이 레벨의 신호가 입력되고, 나머지 NAND 게이트들에는 상기 ODT 검사 신호가 입력되는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치는 외부로부터 입력되는 명령어에 응답하여 노멀 ODT 인에이블 신호 및 다이나믹 ODT 인에이블 신호를 출력하는 명령어 디코더, 상기 노멀 ODT 인에이블 신호 및 상기 다이나믹 ODT 인에이블 신호에 응답하여 복수개의 ODT 제어 신호들을 출력하고, ODT 테스트 모드 동작시 ODT 검사 신호를 활성화하는 제어신호 발생부, 복수개의 단자들 각각에 연결되고, 정상 모드 동작시에 복수개의 ODT 구동신호들 각각에 응답하여 상기 단자를 터미네이션 값으로 터미네이션 하는 복수개의 ODT 구동기들을 각각 구비하고, ODT 테스트 모드 동작시에 상기 복수개의 ODT 구동신호들에 응답하여 상기 복수개의 ODT 구동기들 중 하나의 구동기가 선택되어 ODT 출력 구동신호를 각각 출력하는 복수개의 ODT 구동부들, 및 상기 정상 모드 동작시에 상기 노멀 ODT 인에이블 신호, 상기 다이나믹 ODT 인에이블 신호, 및 상기 복수개의 ODT 제어신호들에 응답하여 상기 복수개의 ODT 구동신호들을 발생하고, 상기 ODT 테스트 모드 동작시에 상기 ODT 검사신호에 응답하여 상기 복수개의 ODT 제어신호들 중 하나를 선택하여 상기 복수개의 ODT 구동신호들 중 하나를 활성화하는 복수개의 구동신호 발생부들을 구비하고, 상기 ODT 테스트 모드 동작시에 상기 복수개의 구동신호 발생부들 각각에 의해서 선택되는 ODT 제어신호가 서로 상이한 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 상기 제어신호 발생부는 상기 노멀 ODT 인에이블 신호 및 상기 다이나믹 ODT 인에이블 신호에 응답하여 복수개의 노멀 저항 코드 신호들 및 복수개의 다이나믹 저항 코드 신호들을 상기 복수개의 ODT 제어 신호로 출력하는 모드 레지스터 셋을 구비하거나, 상기 노멀 ODT 인에이블 신호 및 상기 다이나믹 ODT 인에이블 신호에 응답하여 복수개의 노멀 저항 선택 신호들 및 복수개의 다이나믹 저항 선택 신호들을 출력하는 모드 레지스터 셋, 및 상기 복수개의 노멀 저항 선택신호들 및 상기 복수개의 다이나믹 저항 선택 신호들에 응답하여 복수개의 노멀 저항 코드 신호들 및 복수개의 다이나믹 저항 코드 신호들을 상기 복수개의 ODT 제어 신호로 출력하는 저항코드 발생부를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 상기 복수개의 ODT 구동 신호들은 복수개의 풀업 신호들 및 복수개의 풀다운 신호들로 구성되고, 상기 복수개의 구동신호 발생부들 각각은 상기 ODT 테스트 모드 동작시 상기 복수개의 ODT 제어 신호들 중 선택된 하나의 신호를 상기 복수개의 풀업 신호들 중 하나로 출력하거나, 상기 복수개의 풀다운 신호들 중 하나로 출력하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 상기 구동신호 발생부는 상기 노멀 ODT 인에이블 신호 및 상기 복수개의 노멀 저항 코드 신호들 각각이 입력되는 복수개의 제1 NAND 게이트들, 및 상기 다이나믹 ODT 인에이블 신호 및 상기 복수개의 다이나믹 저항 코드 신호들 각각이 입력되는 복수개의 제2 NAND 게이트들을 구비하고, 상기 복수개의 제1 NAND 게이트들 및 상기 복수개의 제2 NAND 게이트들 중 상기 선택된 하나의 노멀 저항 코드 신호 또는 상기 선택된 하나의 다이나믹 저항 코드 신호가 입력되는 하나의 NAND 게이트에만 하이 레벨의 신호가 입력되고, 나머지 NAND 게이트들에는 상기 ODT 검사 신호가 입력되는 것을 특징으로 한다.
따라서, 본 발명의 반도체 메모리 장치 및 이 장치의 온 다이 터미네이션 회로는 ODT 테스트 시 반도체 메모리 장치의 온 다이 터미네이션 회로가 어떤 저항값을 가지는 터미네이션 저항으로 동작하는지, 또한, 노멀 온 다이 터미네이션 모드로 동작하는지 다이나믹 온 다이 터미네이션 모드로 동작하는지 알 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명의 반도체 메모리 장치 및 이 장치의 온 다이 터미네이션 회로를 설명하면 다음과 같다.
도 5는 본 발명의 반도체 메모리 장치의 일실시예의 구성을 나타내는 것으로, 반도체 메모리 장치(110)는 명령어 디코더(10), 제어신호 발생부(21), 복수개의 구동신호 발생부(31-1, 31-2, 31-3, ...), 및 복수개의 ODT 구동부들(40-1, 40- 2, 40-3, ...)로 구성되어 있으며, 제어신호 발생부(21)는 선택부(23) 및 저항코드 발생부(24)로 구성되어 있다.
도 5에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
명령어 디코더(10), 저항코드 발생부(24), 및 복수개의 ODT 구동부들(40-1, 40-2, 40-3, ...)의 기능은 도 1에서 설명한 것과 동일하다. 또한, 저항코드 발생부(24)는 도 2에 나타낸 것과 동일한 구성을 가질 수도 있다.
제어신호 발생부(21)는 명령어 디코더(10)로부터 출력되는 노멀 ODT 인에이블 신호(NOR_ODTEN) 및 다이나믹 ODT 인에이블 신호(DYN_ODTEN)에 응답하여 복수개의 ODT 제어 신호들(Rt_C)을 출력하고, ODT 테스트 모드 동작시에는 ODT 검사 신호(/CHK_ODT)를 활성화시킨다. 선택부(23)는 모드 레지스터 셋(mode register set)등으로 구성될 수 있으며, 명령어 디코더(10)로부터 출력되는 노멀 ODT 인에이블 신호(NOR_ODTEN) 및 다이나믹 ODT 인에이블 신호(DYN_ODTEN)에 응답하여 저항 선택 신호(Rt_S)를 출력하고, 온 다이 터미네이션 테스트 모드 시에는 ODT 검사 신호(/CHK_ODT)를 활성화시킨다.
복수개의 구동신호 발생부들(31-1, 31-2, 31-3, ...) 각각은 정상 동작시에는 명령어 디코더(10)로부터 출력되는 노멀 ODT 인에이블 신호(NOR_ODTEN) 및 다이나믹 ODT 인이에블 신호(DYN_ODTEN)와 제어신호 발생부(21)로부터 출력되는 ODT 제어 신호들(Rt_C)에 응답하여 ODT 구동 신호(ODT_EN)를 출력한다. 또한, 온 다이 터미네이션 테스트 모드 시에는 명령어 디코더(10)로부터 출력되는 노멀 ODT 인에이블 신호(NOR_ODTEN) 및 다이나믹 ODT 인이에블 신호(DYN_ODTEN)와 제어신호 발생 부(21)로부터 출력되는 복수개의 ODT 제어 신호들(Rt_C) 및 ODT 검사 신호(/CHK_ODT)에 응답하여 복수개의 ODT 제어 신호들(Rt_C) 중 하나를 선택하여 복수개의 ODT 구동 신호들(ODT_EN) 중 하나로 출력한다.
즉, 저항코드 발생부(24)는 도 2에 나타낸 것과 동일한 구성을 가질 수 있다. 이 경우 복수개의 ODT 제어 신호들(Rt_C)은 노멀 저항 코드 신호들(MRS_ODT30, MRS_ODT60, MRD_ODT120) 및 다이나믹 저항 코드 신호들(DYN_ODT30, DYN_ODT60, DYN_ODT120)로 구성될 수 있으며, 복수개의 ODT 제어 신호들(Rt_C) 각각은 반도체 메모리 장치가 노멀 온 다이 터미네이션 모드로 동작하는지 다이나믹 온 다이 터미네이션 모드로 동작하는지, 또한, 어떤 터미네이션 값으로 터미네이션 하는지를 나타낸다. 예를 들면, 노멀 저항 코드 신호(MRS_ODT120)가 "1"인 경우, 반도체 메모리 장치는 노멀 온 다이 터미네이션 모드로 동작하며, 터미네이션 저항 120Ω으로 터미네이션하게 된다.
본 발명의 반도체 메모리 장치는 ODT 테스트 모드 동작시 패드들(DQ1, DQ2, DQ3, ...) 각각으로 복수개의 ODT 제어 신호들(Rt_C) 각각을 ODT 출력 구동 신호로서 출력하도록 구성된다. 따라서, ODT 테스트 모드 동작시, 테스트 장비는 패드들(DQ1, DQ2, DQ3, ...)로 출력되는 신호들을 판단함으로써 반도체 메모리 장치가 노멀 온 다이 터미네이션 모드로 동작하는지, 다이나믹 온 다이 터미네이션 모드로 동작하는지, 또한, 어떤 터미네이션 값으로 터미네이션 하는지 알 수 있다.
도 5에서는 제어신호 발생부(21)가 선택부(23) 및 저항코드 발생부(24)로 구성되는 경우를 예시하였으나, 제어신호 발생부(21)는 모드 레지스터 셋 등으로 구 성된 선택부(23)만으로 구성될 수도 있다.
도 6은 도 5에 나타낸 본 발명의 반도체 메모리 장치의 구동신호 발생부(31-1)의 일실시예를 나타낸 것으로서, NAND 게이트들(NAND11~NAND16, NAND21~NAND23, NAND31) 및 인버터(IV31, IV32)로 구성되어 있다.
도 6에 나타낸 본 발명의 구동신호 발생부(31-1)의 실시예의 경우, NAND 게이트들(NAND11~NAND16) 중 하나의 NAND 게이트(NAND16)는 하이 레벨의 신호가 입력되고, 나머지 NAND 게이트들(NAND11~NAND15)은 ODT 검사 신호(/CHK_ODT)가 입력된다. 또한, ODT 검사 신호(/CHK_ODT)는 NAND 게이트(NAND31)로도 입력된다. 또한, NAND 게이트들(NAND11, NAND13, NAND15)에는 노멀 ODT 인에이블 신호(NOR_ODTEN) 및 노멀 저항 선택 신호들(MRS_ODT30, MRS_ODT60, MRS_ODT120) 각각이 각각 입력되고, NAND 게이트들(NAND12, NAND14, NAND16)에는 다이나믹 ODT 인에이블 신호(DYN_ODTEN) 및 다이나믹 저항 선택 신호들(DYN_ODT30, DYN_ODT60, DYN_ODT120) 각각이 각각 입력된다.
도 5 및 도 6을 참고하여 본 발명의 반도체 메모리 장치의 구동신호 발생부(31-1)의 동작을 설명하면 다음과 같다.
하이 레벨의 ODT 검사 신호(/CHK_ODT)가 입력되면, 구동신호 발생부(33-1)는 도 3에서 설명한 것과 동일하게 동작한다.
로우 레벨의 ODT 검사 신호(/CHK_ODT)가 입력되면, 구동신호 발생부(33-1)는 다이나믹 ODT 인에이블 신호(DYN_ODTEN) 및 ODT 제어 신호들(Rt_C) 중 다이나믹 저항 코드 신호(DYN_ODT120)가 하이 레벨일 때만 ODT 구동 신호(ODT_EN) 중 하나의 풀업 신호(ODT120_ENB)만 로우 레벨로 활성화시킨다.
도시하지는 않았지만, 구동신호 발생부(31-2)는 NAND 게이트(NAND15)에 하이 레벨의 신호가 인가되고, NAND 게이트들(NAND11~NAND14, NAND16)에는 ODT 검사 신호(/CHK_ODT)가 입력되는 것을 제외하면 도 6에 나타낸 것과 동일한 구성을 가질 수 있다. 마찬가지로, 구동신호 발생부(31-3)의 경우 NAND 게이트(NAND14)에 하이 레벨의 신호가 인가되도록 구성될 수 있다.
즉, 구동신호 발생부들(31-1, 31-2, 31-3, ...) 각각은 NAND 게이트들(NAND11~NAND16) 중 하나의 NAND 게이트에만 하이 레벨의 신호가 입력되고, 나머지 NAND 게이트들에는 ODT 검사 신호(/CHK_ODT)가 입력되도록 구성 될 수 있다. 따라서, ODT 검사 신호(/CHK_ODT)가 로우 레벨이 되면 하이 레벨이 입력되는 NAND 게이트와 연결된 ODT 제어 신호를 선택하여 풀업 신호들(ODT30_EN, ODT60_EN, ODT120_EN) 중 하나로 출력한다.
도 7은 본 발명의 반도체 메모리 장치의 ODT 구동부(40-1)의 실시예를 나타낸 것으로서, ODT 구동부(40-1)는 풀업 트랜지스터로서의 PMOS 트랜지스터와 풀다운 트랜지스터로서의 NMOS 트랜지스터로 구성된 ODT 구동기들(40-11, 40-12, 40-13)로 구성되어 있다.
도 7에 나타낸 ODT 구동부(40-1)의 기능을 설명하면 다음과 같다.
정상 모드 동작시 ODT 구동기들(40-11, 40-12, 40-13) 각각은 해당하는 ODT 구동신호(ODT_EN)에 응답하여 단자(DQ1)를 소정의 터미네이션 값으로 터미네이션한다. 즉, DOT 구동부(40-1)는 정상 모드 동작시 ODT 구동신호들(DOT_EN)에 응답하여 단자(DQ1)를 소정의 터미네이션 값으로 터미네이션한다.
ODT 테스트 모드 동작시 ODT 구동부(40-1)는 ODT 구동신호(ODT_EN)에 응답하여 하나의 ODT 구동기가 선택되어 ODT 출력 구동 신호를 출력한다. 즉, ODT 테스트 모드 동작시 구동신호 발생부(31-1)는 ODT 제어 신호들(Rt_C) 중 다이나믹 저항 코드 신호(DYN_ODT120)가 "1"인 경우에 풀업 신호(ODT120_ENB)를 로우 레벨로 활성화시킨다. 따라서, ODT 구동기(40-13)가 선택되어 ODT 구동부(40-1)는 하이 레벨의 ODT 출력 구동 신호를 출력하게 된다. 만일 다이나믹 저항 코드 신호(DYN_ODT120)가 "0"이라면 구동신호 발생부(31-1)는 ODT 구동신호들(ODT_EN)을 모두 비활성화하고, 따라서, ODT 구동부(40-1)는 로우 레벨의 ODT 출력 구동 신호를 출력하게 된다.
ODT 구동부들(40-2, 40-3, ...)도 이와 유사한 동작을 하게 된다. 즉, ODT 구동부(40-2)는 노멀 저항 코드 신호(MRS_ODT120)가 "1"인 경우에만 하이 레벨의 ODT 출력 구동 신호를 출력하고, ODT 구동부(40-3)는 다이나믹 저항 코드 신호(DYN_ODT60)가 "1"인 경우에만 하이 레벨의 ODT 출력 구동 신호를 출력한다.
도 7에서는 ODT 구동기들(40-11, 40-12, 40-13)이 풀업 트랜지스터와 풀다운 트랜지스터로 구성된 경우를 예시하였으나, ODT 구동기들(40-11, 40-12, 40-13)은 풀업 트랜지스터만 또는 풀다운 트랜지스터만으로 구성될 수도 있다.
도 8은 본 발명의 반도체 메모리 장치의 ODT 테스트 모드 동작을 설명하기 위한 도면으로서, 반도체 메모리 장치(110)가 노멀 온 다이 터미네이션 모드에서는 터미네이션 저항이 60Ω으로 설정되고, 다이나믹 온 다이 터미네이션 모드에서는 터미네이션 저항이 120Ω으로 설정되고, 또한, 구동신호 발생부(31-1)는 저항 선택 신호들 중 다이나믹 저항 선택 신호(DYN_ODT120)가 "1"이 되면 풀업 신호(ODT120_ENB)를 로우 레벨로 출력하고, 구동신호 발생부(31-2)는 노멀 저항 선택 신호(MRS_ODT120)가 "1"이 되면 풀업 신호(ODT120_ENB)를 로우 레벨로 출력하고, 구동신호 발생부(31-3)는 저항 선택 신호들 중 다이나믹 저항 선택 신호(DYN_ODT60)가 "1"이 되면 풀업 신호(ODT60_ENB)를 로우 레벨로 출력하고, 구동신호 발생부(31-4)는 저항 선택 신호들 중 노멀 저항 선택 신호(MRS_ODT60)가 "1"이 되면 풀업 신호(ODT60_ENB)를 로우 레벨로 출력하고, 구동신호 발생부(31-5)는 저항 선택 신호들 중 다이나믹 저항 선택 신호(DYN_ODT30)가 "1"이 되면 풀업 신호(ODT30_ENB)를 로우 레벨로 출력하고, 구동신호 발생부(31-6)는 저항 선택 신호들 중 노멀 저항 선택 신호(MRS_ODT30)가 "1"이 되면 풀업 신호(ODT30_ENB)를 로우 레벨로 출력하도록 구성되어 있는 경우를 나타낸 것이다. 도 8에서 ODT는 메모리 컨트롤러로부터 출력되는 ODT 신호를 DQ1~DQ6은 패드들의 전압을 테스트 장비로 측정한 파형을 각각 나타낸 것이다.
도 2 및 도 5 내지 도 8을 참조하여 본 발명의 반도체 메모리 장치의 ODT 구동부(40-1)의 ODT 테스트 모드 동작을 설명하면 다음과 같다.
t1 구간에서, ODT 신호가 하이 레벨로 활성화되면 명령어 디코더(10)는 노멀 ODT 인에이블 신호(NOR_ODTEN)를 활성화시키고, 선택부(22)는 노멀 저항 선택 신호(NORODT60)를 "1"로 출력하고, 저항코드 발생부(24)는 노멀 저항 코드들(MRS_ODT60, MOS_ODT120)을 "1"로 출력한다. 따라서, 구동신호 발생부(31-2)는 풀업 신호(ODT120_ENB)만 로우 레벨로 활성화시키고, 구동신호 발생부(31-4)는 풀업 신호(ODT60_ENB)만 로우 레벨로 활성화시킨다. 나머지 구동신호 발생부들(31-1, 31-3, 31-5, 31-6)은 ODT 구동신호들을 모두 비활성화시킨다. 따라서, ODT 구동부(40-2)의 PMOS 트랜지스터(P3)는 온 되고, 나머지 트랜지스터들은 모두 오프되고, ODT 구동부(40-4)의 PMOS 트랜지스터(P2)는 온 되고, 나머지 트랜지스터들은 모두 오프되고, ODT 구동부들(40-1, 40-3, 40-5, 40-6)의 트랜지스터들은 모두 오프된다. 따라서, t1 구간에서 테스트 장비로 측정한 데이터는 (001010)이 된다.
t2 구간에서, 라이트 명령이 인가되면 명령어 디코더(10)는 다이나믹 ODT 인에이블 신호(DYN_ODTEN)를 활성화시키고, 선택부(22)는 다이나믹 저항 선택 신호(DYNODT120)를 "1"로 출력하고, 저항코드 발생부(24)는 다이나믹 저항 코드(DYN_ODT120)를 "1"로 출력한다. 따라서, 구동신호 발생부(31-1)는 풀업 신호(ODT120_ENB)만 로우 레벨로 활성화시키고, 나머지 구동신호 발생부들(31-2~31-6)은 ODT 구동신호들을 모두 비활성화시킨다. 따라서, ODT 구동부(40-1)의 PMOS 트랜지스터(P3)는 온 되고, 나머지 트랜지스터들은 모두 오프되고, ODT 구동부들(40-2~40-6)의 트랜지스터들은 모두 오프된다. 따라서, t2 구간에서 테스트 장비로 측정한 데이터는 (000001)이 된다.
t3 구간에서는 t1 구간에서와 마찬가지로 테스트 장비로 측정한 데이터는 (001010)이 된다.
t4 구간에서 리드 명령이 인가되면 명령어 디코더(10)는 노멀 ODT 인에이블 신호(NOR_ODTEN) 및 다이나믹 ODT 인에이블 신호(DYN_ODTEN)를 모두 비활성화시키 기 때문에 구동신호 발생부들(31-1~31-6)은 모든 ODT 구동신호들을 비활성화시킨다. 따라서, ODT 구동부들(40-1, 40-2, 40-3, ...)의 모든 트랜지스터들은 오프된다. 따라서 테스트 장비로 측정한 데이터는 (000000)이 된다.
t5 구간에서는 t1 및 t3 구간에서와 마찬가지로 테스트 장비로 측정한 데이터는 (001010)이 된다.
즉, 본 발명의 반도체 메모리 장치는 ODT 테스트 모드 동작시 도 8에 나타낸 것과 동일한 패턴의 명령을 입력한다고 가정하면 각 구간(t1~t5)에서 테스트 장비로 측정한 데이터(DATA)가 ((001010), (000001), (001010), (000000), (001010))이 된다면 온 다이 터미네이션 회로가 정상적으로 동작한다고 판단할 수 있다. 즉, 설정된 터미네이션 저항값 및 적절한 온 다이 터미네이션 모드로 동작한다고 판단할 수 있다.
도 9는 본 발명의 반도체 메모리 장치의 구동신호 발생부(31-1)의 다른 실시예를 나타낸 것으로서, NAND 게이트들(NAND11~NAND16, NAND21~NAND23, NAND31) 및 인버터들(IV31, IV32)로 구성되어 있다.
도 9에 나타낸 본 발명의 반도체 메모리 장치의 구동신호 발생부(31-1)의 다른 실시예의 동작을 설명하면 다음과 같다.
도 9에 나타낸 구동신호 발생부(31-1)는 입력되는 다이나믹 저항 코드 신호(DYN_ODT120)가 "1"인 경우, 풀다운 신호(ODT120_EN)를 하이 레벨로 활성화시키는 것을 제외하면 도 6에 나타낸 구동신호 발생부(31-1)와 동일하게 동작한다.
즉, 구동신호 발생부들(31-1~31-6)을 도 9에 나타낸 형태로 구성한다면, 도 8에 나타낸 단자의 전압들(DQ1~DQ6) 및 데이터(DATA)는 반전된 형태로 나타나게 될 것이다.
상술한 실시예에서는 제어신호 발생부(21)가 모드 레지스터 셋 등으로 구성된 선택부(23) 및 저항 코드 발생부(24)를 구비하는 경우를 설명하였지만, 제어신호 발생부(21)는 모드 레지스터 셋 등으로 구성된 선택부 만으로 구성될 수도 있다. 이 경우, 제어신호 발생부(21)는 ODT 제어 신호들을 상술한 저항 선택 신호들과 동일한 형태로 출력할 수도 있으며, 이 경우에는 ODT 구동부는 터미네이션 저항값에 따라 별도로 구성된 ODT 구동기들로 구성될 수 있다. 또한, 선택부가 노멀 ODT 인에이블 신호 및 다이나믹 ODT 인에이블 신호에 응답하여 상술한 노멀 저항 코드 신호들 및 다이나믹 저항 코드 신호들을 출력하도록 구성될 수도 있다.
또한, 상술한 실시예에서는 ODT 구동부들(40-1, 40-2, 40-3, ...)이 풀업 트랜지스터들(즉, PMOS 트랜지스터들(P1, P2, P3))과 풀다운 트랜지스터들(즉, NMOS 트랜지스터들(N1, N2, N3))로 구성된 경우를 설명하였지만, ODT 구동부들이 풀업 트랜지스터들만으로 구성되거나, 풀다운 트랜지스터들만으로 구성되는 경우에도 적용이 가능하다.
따라서, 본 발명의 반도체 메모리 장치 및 이 장치의 온 다이 터미네이션 회로는 ODT 테스트 모드 동작시 온 다이 터미네이션 회로가 어떤 저항값을 가지는 터미네이션 저항으로 동작하는지, 또한 노멀 온 다이 터미네이션 모드로 동작하는지 다이나믹 온 다이 터미네이션 모드로 동작하는지 판단하는 것이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도1은 종래의 반도체 메모리 장치의 실시예의 구성을 나타내는 것이다.
도2는 도 1에 나타낸 종래의 반도체 메모리 장치의 제어신호 발생부의 저항코드 발생부의 실시예의 구성을 나타내는 것이다.
도 3은 도 1에 나타낸 종래의 반도체 메모리 장치의 구동신호 발생부의 실시예의 구성을 나타내는 것이다.
도 4는 종래의 반도체 메모리 장치의 ODT 테스트 모드 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 반도체 메모리 장치의 실시예의 구성을 나타내는 것이다.
도 6은 도 5에 나타낸 본 발명의 반도체 메모리 장치의 구동신호 발생부의 실시예의 구성을 나타내는 것이다.
도 7은 도 5에 나타낸 본 발명의 반도체 메모리 장치의 ODT 구동부의 실시예의 구성을 나타내는 것이다.
도 8은 본 발명의 반도체 메모리 장치의 ODT 테스트 모드 동작을 설명하기 위한 도면이다.
도 9는 도 5에 나타낸 본 발명의 반도체 메모리 장치의 ODT 구동부의 다른 실시예의 구성을 나타내는 것이다.

Claims (12)

  1. 복수개의 단자들 각각에 연결되고, 정상 모드 동작시에 복수개의 ODT 구동신호들 각각에 응답하여 상기 단자를 터미네이션 값으로 터미네이션하는 복수개의 ODT 구동기들을 각각 구비하고, ODT 테스트 모드 동작시에 상기 복수개의 ODT 구동신호들에 응답하여 상기 복수개의 ODT 구동기들 중 하나의 구동기가 선택되어 ODT 출력 구동 신호를 각각 출력하는 복수개의 ODT 구동부들; 및
    상기 정상 모드 동작시에 복수개의 ODT 제어 신호들에 응답하여 상기 복수개의 ODT 구동 신호들을 발생하고, 상기 ODT 테스트 모드 동작시에 상기 복수개의 ODT 제어 신호들 중 하나를 선택하여 상기 복수개의 ODT 구동 신호들 중 하나를 활성화하는 복수개의 구동신호 발생부들을 구비하고,
    상기 ODT 테스트 모드 동작시에 상기 복수개의 구동신호 발생부들 각각에 의해서 선택되는 ODT 제어 신호가 서로 상이한 것을 특징으로 하는 온 다이 터미네이션 회로.
  2. 제1항에 있어서, 상기 복수개의 ODT 제어 신호들은
    복수개의 노멀 저항 코드 신호들 및 복수개의 다이나믹 저항 코드 신호들로 구성되고,
    복수개의 구동신호 발생부들 각각은 노멀 ODT 인에이블 신호 및 다이나믹 ODT 인에이블 신호를 추가적으로 입력받고, 상기 정상 모드 동작시에는 상기 노멀 ODT 인에이블 신호가 활성화되면 상기 복수개의 노멀 저항 코드 신호들을 상기 복수개의 ODT 구동 신호들로 출력하고, 상기 다이나믹 ODT 인에이블 신호가 활성화되면 상기 복수개의 다이나믹 저항 코드 신호들을 상기 복수개의 ODT 구동 신호들로 출력하는 것을 특징으로 하는 온 다이 터미네이션 회로.
  3. 제2항에 있어서, 상기 복수개의 구동신호 발생부들 각각은
    상기 ODT 테스트 모드 동작시 활성화되는 ODT 검사신호를 추가적으로 입력받고, 상기 ODT 테스트 모드 동작시 상기 ODT 검사신호, 상기 노멀 ODT 인에이블 신호 및 상기 다이나믹 ODT 인에이블 신호에 응답하여 상기 복수개의 노멀 저항 코드 신호들 및 상기 복수개의 다이나믹 저항 코드 신호들 중 하나를 선택하여 상기 복수개의 구동 신호들 중 하나를 활성화시키는 것을 특징으로 하는 온 다이 터미네이션 회로.
  4. 제3항에 있어서, 상기 복수개의 ODT 구동 신호들은
    복수개의 풀업 신호들 및 복수개의 풀다운 신호들로 구성되고,
    상기 복수개의 구동신호 발생부들 각각은 상기 ODT 테스트 모드 동작시 상기 선택된 하나의 신호를 상기 복수개의 풀업 신호들 중 하나로 출력하는 것을 특징으로 하는 온 다이 터미네이션 회로.
  5. 제3항에 있어서, 상기 복수개의 ODT 구동 신호들은
    복수개의 풀업 신호들 및 복수개의 풀다운 신호들로 구성되고,
    상기 복수개의 구동신호 발생부들 각각은 상기 ODT 테스트 모드 동작시 상기 선택된 하나의 신호를 상기 복수개의 풀다운 신호들 중 하나로 출력하는 것을 특징으로 하는 온 다이 터미네이션 회로.
  6. 제3항에 있어서, 상기 구동신호 발생부는
    상기 노멀 ODT 인에이블 신호 및 상기 복수개의 노멀 저항 코드 신호들 각각이 입력되는 복수개의 제1 NAND 게이트들; 및
    상기 다이나믹 ODT 인에이블 신호 및 상기 복수개의 다이나믹 저항 코드 신호들 각각이 입력되는 복수개의 제2 NAND 게이트들을 구비하고,
    상기 복수개의 제1 NAND 게이트들 및 상기 복수개의 제2 NAND 게이트들 중 상기 선택된 하나의 신호가 입력되는 하나의 NAND 게이트에만 하이 레벨의 신호가 입력되고, 나머지 NAND 게이트들에는 상기 ODT 검사 신호가 입력되는 것을 특징으로 하는 온 다이 터미네이션 회로.
  7. 외부로부터 입력되는 명령어에 응답하여 노멀 ODT 인에이블 신호 및 다이나믹 ODT 인에이블 신호를 출력하는 명령어 디코더;
    상기 노멀 ODT 인에이블 신호 및 상기 다이나믹 ODT 인에이블 신호에 응답하여 복수개의 ODT 제어 신호들을 출력하고, ODT 테스트 모드 동작시 ODT 검사 신호를 활성화하는 제어신호 발생부;
    복수개의 단자들 각각에 연결되고, 정상 모드 동작시에 복수개의 ODT 구동신호들 각각에 응답하여 상기 단자를 터미네이션 값으로 터미네이션 하는 복수개의 ODT 구동기들을 각각 구비하고, ODT 테스트 모드 동작시에 상기 복수개의 ODT 구동신호들에 응답하여 상기 복수개의 ODT 구동기들 중 하나의 구동기가 선택되어 ODT 출력 구동신호를 각각 출력하는 복수개의 ODT 구동부들; 및
    상기 정상 모드 동작시에 상기 노멀 ODT 인에이블 신호, 상기 다이나믹 ODT 인에이블 신호, 및 상기 복수개의 ODT 제어신호들에 응답하여 상기 복수개의 ODT 구동신호들을 발생하고, 상기 ODT 테스트 모드 동작시에 상기 ODT 검사신호에 응답하여 상기 복수개의 ODT 제어신호들 중 하나를 선택하여 상기 복수개의 ODT 구동신호들 중 하나를 활성화하는 복수개의 구동신호 발생부들을 구비하고,
    상기 ODT 테스트 모드 동작시에 상기 복수개의 구동신호 발생부들 각각에 의해서 선택되는 ODT 제어신호가 서로 상이한 것을 특징으로 하는 반도체 메모리 장치.
  8. 제7항에 있어서, 상기 제어신호 발생부는
    상기 노멀 ODT 인에이블 신호 및 상기 다이나믹 ODT 인에이블 신호에 응답하여 복수개의 노멀 저항 코드 신호들 및 복수개의 다이나믹 저항 코드 신호들을 상기 복수개의 ODT 제어 신호로 출력하는 모드 레지스터 셋을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제7항에 있어서, 상기 제어신호 발생부는
    상기 노멀 ODT 인에이블 신호 및 상기 다이나믹 ODT 인에이블 신호에 응답하여 복수개의 노멀 저항 선택 신호들 및 복수개의 다이나믹 저항 선택 신호들을 출력하는 모드 레지스터 셋; 및
    상기 복수개의 노멀 저항 선택신호들 및 상기 복수개의 다이나믹 저항 선택 신호들에 응답하여 복수개의 노멀 저항 코드 신호들 및 복수개의 다이나믹 저항 코드 신호들을 상기 복수개의 ODT 제어 신호로 출력하는 저항코드 발생부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제7항에 있어서, 상기 복수개의 ODT 구동 신호들은
    복수개의 풀업 신호들 및 복수개의 풀다운 신호들로 구성되고,
    상기 복수개의 구동신호 발생부들 각각은 상기 ODT 테스트 모드 동작시 상기 복수개의 ODT 제어 신호들 중 선택된 하나의 신호를 상기 복수개의 풀업 신호들 중 하나로 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제7항에 있어서, 상기 복수개의 ODT 구동 신호들은
    복수개의 풀업 신호들 및 복수개의 풀다운 신호들로 구성되고,
    상기 복수개의 구동신호 발생부들 각각은 상기 ODT 테스트 모드 동작시 상기 복수개의 ODT 제어 신호 중 선택된 하나의 신호를 상기 복수개의 풀다운 신호들 중 하나로 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제8항 또는 제9항에 있어서, 상기 구동신호 발생부는
    상기 노멀 ODT 인에이블 신호 및 상기 복수개의 노멀 저항 코드 신호들 각각이 입력되는 복수개의 제1 NAND 게이트들; 및
    상기 다이나믹 ODT 인에이블 신호 및 상기 복수개의 다이나믹 저항 코드 신호들 각각이 입력되는 복수개의 제2 NAND 게이트들을 구비하고,
    상기 복수개의 제1 NAND 게이트들 및 상기 복수개의 제2 NAND 게이트들 중 상기 선택된 하나의 노멀 저항 코드 신호 또는 상기 선택된 하나의 다이나믹 저항 코드 신호가 입력되는 하나의 NAND 게이트에만 하이 레벨의 신호가 입력되고, 나머지 NAND 게이트들에는 상기 ODT 검사 신호가 입력되는 것을 특징으로 하는 반도체 메모리 장치.
KR1020080056774A 2008-06-17 2008-06-17 반도체 메모리 장치 및 이 장치의 온 다이 터미네이션 회로 KR20090131020A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080056774A KR20090131020A (ko) 2008-06-17 2008-06-17 반도체 메모리 장치 및 이 장치의 온 다이 터미네이션 회로
US12/469,446 US8044680B2 (en) 2008-06-17 2009-05-20 Semiconductor memory device and on-die termination circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080056774A KR20090131020A (ko) 2008-06-17 2008-06-17 반도체 메모리 장치 및 이 장치의 온 다이 터미네이션 회로

Publications (1)

Publication Number Publication Date
KR20090131020A true KR20090131020A (ko) 2009-12-28

Family

ID=41414174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080056774A KR20090131020A (ko) 2008-06-17 2008-06-17 반도체 메모리 장치 및 이 장치의 온 다이 터미네이션 회로

Country Status (2)

Country Link
US (1) US8044680B2 (ko)
KR (1) KR20090131020A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9118312B2 (en) 2012-06-27 2015-08-25 SK Hynix Inc. On-die termination circuit

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101113329B1 (ko) 2010-04-01 2012-02-24 주식회사 하이닉스반도체 온다이 터미네이션 회로
KR20130033698A (ko) * 2011-09-27 2013-04-04 에스케이하이닉스 주식회사 반도체 장치
KR20140069650A (ko) * 2012-11-29 2014-06-10 에스케이하이닉스 주식회사 집적회로 및 집적회로의 동작방법
KR20150033101A (ko) * 2013-09-23 2015-04-01 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR20170005328A (ko) * 2015-07-03 2017-01-12 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
CN116126117B (zh) * 2023-04-04 2023-07-11 上海维安半导体有限公司 一种片上功耗自动管理系统及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468728B1 (ko) 2002-04-19 2005-01-29 삼성전자주식회사 반도체 집적회로의 온-칩 터미네이터, 그 제어 회로 및 그제어 방법
KR100422451B1 (ko) 2002-05-24 2004-03-11 삼성전자주식회사 온-다이 터미네이션 제어방법 및 그에 따른 제어회로
KR100882117B1 (ko) 2002-12-23 2009-02-05 주식회사 하이닉스반도체 온 다이 터미네이션 회로
US7164611B2 (en) * 2004-10-26 2007-01-16 Micron Technology, Inc. Data retention kill function
KR100753035B1 (ko) 2005-09-29 2007-08-30 주식회사 하이닉스반도체 온-다이 터미네이션 테스트 장치
KR100780949B1 (ko) 2006-03-21 2007-12-03 삼성전자주식회사 데이터 독출 모드에서 ｏｄｔ 회로의 온/오프 상태를테스트할 수 있는 반도체 메모리 장치 및 ｏｄｔ 회로의상태 테스트 방법
KR100780962B1 (ko) 2006-10-27 2007-12-03 삼성전자주식회사 다이나믹 ｏｄｔ 모드 테스트 방법 및 그 방법을 사용하는ｏｄｔ 모드 테스트 회로
KR100881131B1 (ko) * 2007-06-25 2009-02-02 주식회사 하이닉스반도체 온-다이 터미네이션 저항 측정장치 및 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9118312B2 (en) 2012-06-27 2015-08-25 SK Hynix Inc. On-die termination circuit

Also Published As

Publication number Publication date
US8044680B2 (en) 2011-10-25
US20090309628A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
KR100583636B1 (ko) 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치
US10841071B2 (en) Data communication system, data communication apparatus, and sensor apparatus
KR102129968B1 (ko) 반도체 메모리 장치 및 이를 위한 입출력 제어 회로
US7034565B2 (en) On-die termination circuit and method for reducing on-chip DC current, and memory system including memory device having the same
KR100541045B1 (ko) 듀얼 뱅크 시스템, 이 시스템에 사용을 위한 메모리, 및이 메모리의 온 다이 종단 방법
KR20090131020A (ko) 반도체 메모리 장치 및 이 장치의 온 다이 터미네이션 회로
JP2005065249A5 (ko)
KR100780949B1 (ko) 데이터 독출 모드에서 ｏｄｔ 회로의 온/오프 상태를테스트할 수 있는 반도체 메모리 장치 및 ｏｄｔ 회로의상태 테스트 방법
JP2006252769A (ja) 半導体装置及びその駆動方法
US7919988B2 (en) Output circuit and driving method thereof
KR101848776B1 (ko) 내부전압 생성회로
US20200321038A1 (en) Driver circuit equipped with power gating circuit
KR100776747B1 (ko) 반도체 메모리 장치의 로우 어드레스 제어 회로 및 방법
US7573290B2 (en) Data output driver for reducing noise
KR20190118020A (ko) 반도체 장치
JP4212451B2 (ja) 集積回路装置及びそれに用いる異種信号の同一ピン印加方法
KR20110027387A (ko) 송수신 시스템, 이 시스템의 반도체 장치, 및 이 시스템의 데이터 송수신 방법
CN106875976B (zh) 测试模式设置电路和包括其的半导体器件
KR100753080B1 (ko) 내부전원 생성장치
KR100745053B1 (ko) 출력 구동 회로
US9240246B2 (en) Semiconductor device having fuse circuit
KR20050118808A (ko) 기준전압의 레벨을 선택하기 위한 테스트모드를 갖는반도체메모리소자
US5903233A (en) Extended binary apparatus and method
KR20050058872A (ko) 반도체 메모리 장치의 입출력 회로
KR20060072527A (ko) 반도체 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application