KR20140069650A - 집적회로 및 집적회로의 동작방법 - Google Patents

집적회로 및 집적회로의 동작방법 Download PDF

Info

Publication number
KR20140069650A
KR20140069650A KR1020120137186A KR20120137186A KR20140069650A KR 20140069650 A KR20140069650 A KR 20140069650A KR 1020120137186 A KR1020120137186 A KR 1020120137186A KR 20120137186 A KR20120137186 A KR 20120137186A KR 20140069650 A KR20140069650 A KR 20140069650A
Authority
KR
South Korea
Prior art keywords
active termination
die package
termination
semiconductor device
setting code
Prior art date
Application number
KR1020120137186A
Other languages
English (en)
Inventor
정종호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120137186A priority Critical patent/KR20140069650A/ko
Priority to US13/840,939 priority patent/US8896342B2/en
Publication of KR20140069650A publication Critical patent/KR20140069650A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

ODT(On Die Termination) 회로를 각각 구비하는 다수의 반도체 장치가 포함된 다중 다이 패키지 구조를 갖는 집적회로에 관한 것으로서, 다수의 반도체 장치를 포함하는 다중 다이 패키지 구조의 집적회로에 있어서, 각각의 반도체 장치는, 액티브 터미네이션 셋팅 코드의 디스에이블 상태에서 오프(off) 제어되는 액티브 터미네이션 회로와, 다중 다이 패키지 정보신호 생성부, 및 다중 다이 패키지 정보신호에 응답하여 액티브 터미네이션 셋팅 코드를 강제로 디스에이블 상태로 전환시키기 위한 강제 종료부를 구비하는 집적회로를 제공한다.

Description

집적회로 및 집적회로의 동작방법{INTEGRATED CIRCUIT AND OPERATION METHOD FOR THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 ODT(On Die Termination) 회로를 각각 구비하는 다수의 반도체 장치가 포함된 다중 다이 패키지 구조를 갖는 집적회로에 관한 것이다.
다수의 전자 시스템은 서로 간에 정보를 주고받는 컨트롤러와 반도체 장치를 채용한다. 통상적으로, 정보는 하나 이상의 시스템 버스를 통하여 송수신된다. 이들 버스들은 전송 라인으로서 작용한다. 이에 따라, 이들 버스 라인들은 전송 라인에 결합되는 장치와 연관된 신호 반사를 고려한 설계를 요구한다. 전송 라인은, 전송 라인과 전원 노드 사이에 연결된 저항을 이용하여 터미네이션 된다.
컴퓨터와 같은 외부 시스템에 대해, 컴퓨터의 마더 보드 상에 종종 배치되는 외부 저항들에 의해 터미네이션이 제공된다. 전송 라인의 임피던스와 매칭되는 임피던스를 가지는 외부 저항이 선택되어, 다수의 집적 회로들과 접속하는 상호 접속 신호 라인과 같은 전송 라인을 터미네이션한다. 외부 저항이 전송 라인 임피던스와 매칭될 때, 신호 반사가 거의 없거나 전혀 없다. 그러나, 시스템 보드 상에 배치되는 모든 전송 라인에 대한 외부 저항은 이들 보드 상에서 큰 면적을 차지한다.
외부 저항의 대안으로서, 액티브 터미네이션으로 알려진 온 칩 터미네이션(On Chip Termination : OCT) 또는 온 다이 터미네이션(On Die Termination : ODT)이 시스템의 집적 회로에 이용된다. 액티브 터미네이션은, 예컨대, 반도체 장치와 컨트롤러 칩 셋 내부에 각각 터미네이션 저항을 삽입하고, 삽입된 저항을 필요에 따라서 온/오프시키는 방식을 통해 터미네이션 저항 값을 변경시키는 방식을 말한다. 이때, 터미네이션 저항 값을 변경시키는 방식은, 모드 레지스터 셋(Mode Register Set : MRS)과 같은 반도체 장치 내부의 설정을 조절하는 방법을 이용하여 컨트롤러로부터 제어될 수 있다.
또한, 반도체 장치의 동작에 따라 전류소모를 최소화시키기 위해 액티브 터미네이션 자체를 오프(off) 시키는 동작이 필요할 수도 있는데, 이를 위해, 종래기술에서는 모드 레지스터 셋(MRS)에서 터미네이션 설정에 관련된 값들을 모두 '0'으로 전환시키는 것과 같이 설정된 값으로 전환시키는 방법을 사용하거나, 반도체 장치에 직접적으로 입력되는 액티브 터미네이션 동작신호의 디스에이블시키는 방법을 사용할 수도 있다. 이때, 액티브 터미네이션 동작신호를 디스에이블시키는 방식이 모드 레지스터 셋(MRS)에서 터미네이션 설정에 관련된 값들을 설정된 값으로 전환시키는 방법보다 더 강력한 동작 제어 방법이다. 즉, 반도체 장치의 동작에 액티브 터미네이션 동작을 포함시키기 위해서는 무조건 액티브 터미네이션 동작신호가 인에이블되어 있어야 하지만, 반도체 장치의 동작에 액티브 터미네이션 동작을 포함시키지 않기 위해서는 액티브 터미네이션 동작신호를 디스에이블시키거나 액티브 터미네이션 동작신호를 인에이블시킨 상태에서 모드 레지스터 셋(MRS)에서 터미네이션 설정에 관련된 값들을 설정된 값으로 전환시키면 된다.
한편, DDR4 SDRAM과 같이 고속으로 동작하는 반도체 장치들은 보통 전원전압 터미네이션(VDDQ Termination) 방식을 사용하여 입/출력되는 신호의 스위칭 노이즈를 감소시킨다. 이때, 전원전압 터미네이션(VDDQ Termination) 방식을 사용하게 되면, 액티브 터미네이션 회로를 계속 온(On) 시켜도 전류 소모가 없으므로 반도체 장치의 동작에 따라 액티브 터미네이션 회로를 오프(off) 시켜주지 않아도 상관없다.
따라서, 전원전압 터미네이션(VDDQ Termination) 방식을 사용하는 반도체 장치에서는, 액티브 터미네이션 동작신호의 디스에이블 상태가 액티브 터미네이션 회로를 오프(off) 시키기 위해 사용되기보다 액티브 터미네이션에서 터미네이션 저항 값을 조절하기 위해 사용되는 것이 더 효과적일 수 있다.
도 1은 종래기술에 따라 전원전압 터미네이션(VDDQ Termination) 방식을 사용하지 않으며 액티브 터미네이션 회로를 포함하는 반도체 장치에서의 액티브 터미네이션 동작과 전원전압 터미네이션(VDDQ Termination) 방식을 사용하며 액티브 터미네이션 회로를 포함하는 반도체 장치에서의 액티브 터미네이션 동작을 비교설명하기 위해 도시한 표이다.
참고로, 전원전압 터미네이션(VDDQ Termination) 방식을 사용하지 않는 반도체 장치에는 대표적으로 DDR3 SDRAM이 있고, 전원전압 터미네이션(VDDQ Termination) 방식을 사용하는 반도체 장치에는 대표적으로 DDR4 SDRAM이 있으므로, 도 1의 표에서는 DDR3 SDRAM의 스펙(SPEC.)과 DDR4 SDRAM의 스펙(SPEC.)을 직접적으로 비교하는 방식을 사용하였으며, 이하 설명에서도 대표적으로 DDR3 SDRAM과 DDR4 SDRAM을 비교하는 방식을 사용하였다.
도 1을 참조하면, 'DDR3'는, 액티브 터미네이션 동작신호(ODT)가 로직'로우'(Low)로 디스에이블될 때, 액티브 터미네이션 동작이 오프(off)되는 것을 알 수 있다. 하지만, 액티브 터미네이션 동작신호(ODT)가 로직'하이'(High)로 인에이블될 때, 모드 레지스터 셋(MRS)에서 터미네이션 설정에 관련된 값들(A10, A9, A6, A2)을 적절하게 조절하여 터미네이션 저항 값을 조절하는 것을 알 수 있다. 또한, 모드 레지스터 셋(MRS)에서 터미네이션 설정에 관련된 값들(A10, A9, A6, A2)이 설정된 값이 되어 모두 0이 될 때 액티브 터미네이션 동작이 오프(off)되는 것을 알 수 있다. 참고로, 터미네이션 저항 값을 조절하는 동작이 'RTT_NOM'이라는 동작과 'RTT_WR'이라는 동작으로 구분되는 것을 알 수 있는데, 이는 DDR3 SDRAM의 스펙(SPEC.)에 따라 터미네이션 저항 값을 조절하는 동작을 세부적으로 구분하기 위한 것으로 이미 공지된 사항이므로 여기에서는 더 자세히 설명하지 않도록 하겠다.
그리고, 'DDR4'는, 액티브 터미네이션 동작신호(ODT)가 로직'하이'(High)로 인에이블될 때는 'DDR3'와 마찬가지로 모드 레지스터 셋(MRS)에서 터미네이션 설정에 관련된 값들(A10, A9, A6, A2)을 적절하게 조절하여 터미네이션 저항 값을 조절하는 것을 알 수 있다. 하지만, 액티브 터미네이션 동작신호(ODT)가 로직'로우'(Low)로 디스에이블될 때, 액티브 터미네이션 동작이 오프(off)되는 것이 아니라 모드 레지스터 셋(MRS)에서 터미네이션 설정에 관련된 값들(A10, A9, A6, A2)에 설정 값(A8)을 더 추가하여'RTT_PARK'라는 터미네이션 저항 값을 조절하는 동작을 수행하는 것을 알 수 있다. 따라서, 'DDR4'에서는 액티브 터미네이션을 오프(off)시키기 위해서는 모드 레지스터 셋(MRS)에서 터미네이션 설정에 관련된 값들(A10, A9, A8, A6, A2)이 설정된 값이 되어 모두 0으로 되는 방법밖에 없다는 것을 알 수 있다. 참고로, 터미네이션 저항 값을 조절하는 동작이 'RTT_NOM'이라는 동작과 'RTT_WR'이라는 동작 및 'RTT_PARK'이라는 동작으로 구분되는 것을 알 수 있는데, 이는 DDR4 SDRAM의 스펙(SPEC.)에 따라 터미네이션 저항 값을 조절하는 동작을 세부적으로 구분하기 위한 것으로 이미 공지된 사항이므로 여기에서는 더 자세히 설명하지 않도록 하겠다.
전술한 바와 같이 종래기술에 따라 전원전압 터미네이션(VDDQ Termination) 방식을 사용하는 반도체 장치에서의 액티브 터미네이션 동작을 오프(off)시키기 위해서는 반도체 장치 내부의 모드 레지스터 셋(MRS)에서 터미네이션 설정에 관련된 값을 설정된 값으로 전화시키는 방법밖에 없다는 것을 알 수 있다.
이와 같은 방식은 전원전압 터미네이션(VDDQ Termination) 방식을 사용하는 반도체 장치가 컨트롤러에 단독으로 연결되는 시스템에서는 그 동작에 아무런 영향을 끼치지 않는다.
하지만, 전원전압 터미네이션(VDDQ Termination) 방식을 사용하는 반도체 장치가 다수개 모여서 다중 다이 패키지 구조를 갖는 구성이 될 때에는 다음과 같은 문제점이 존재한다.
도 2a와 도 2b는 종래기술에 따라 전원전압 터미네이션(VDDQ Termination) 방식을 사용하지 않으며 각각 액티브 터미네이션 회로를 포함하는 다수의 반도체 장치가 다중 다이 패키지 구조를 갖는 집적회로와 전원전압 터미네이션(VDDQ Termination) 방식을 사용하며 각각 액티브 터미네이션 회로를 포함하는 다수의 반도체 장치가 다중 다이 패키지 구조를 갖는 집적회로를 서로 비교하여 설명하기 위해 도시한 블록 다이어그램이다.
참고로, 도 1에서와 마찬가지로 도 2의 블록 다이어그램에서도 전원전압 터미네이션(VDDQ Termination) 방식을 사용하지 않는 반도체 장치를 대표적하여 DDR3 SDRAM를 사용하고, 전원전압 터미네이션(VDDQ Termination) 방식을 사용하는 반도체 장치를 대표하여 DDR4 SDRAM을 사용하여 그 차이를 비교하는 방식으로 설명하도록 하겠다.
먼저, 도 2a를 참조하면, 다수의 반도체 장치(DRAM0, DRAM1) 각각이'DDR3'로 이루어져 있으며, 다수의 반도체 장치(DRAM0, DRAM1)가 다중 다이 패키지 구조를 갖고 있는 상태이기 때문에 다수의 반도체 장치(DRAM0, DRAM1)는 신호 전송 라인(DQS, DQSb, DQ0~7)을 공유하는 형태라는 것을 알 수 있다. 또한, 다수의 반도체 장치(DRAM0, DRAM1) 각각의 내부에는 액티브 터미네이션 회로(AT0, AT1)가 포함되는 것을 알 수 있다. 또한, 다수의 반도체 장치(DRAM0, DRAM1) 각각은 액티브 터미네이션 동작신호(ODT)를 입력받기 위한 패드가 존재하는 것을 알 수 있다.
이렇게, 다중 다이 패키지 구조에서는 다수의 반도체 장치(DRAM0, DRAM1)가 신호 전송 라인(DQS, DQSb, DQ0~7)을 공유하는 형태이기 때문에, 다수의 반도체 장치(DRAM0, DRAM1) 각각에 포함되는 액티브 터미네이션 회로(AT0, AT1)가 모두 동작할 필요가 없다. 즉, 액티브 터미네이션 동작이라는 것이 외부와의 임피던스 매칭을 위한 동작이기 때문에 다중 다이 패키지 구조에서는 다수의 반도체 장치(DRAM0, DRAM1) 중 어느 하나의 반도체 장치만 액티브 터미네이션 동작을 수행하고, 나머지 반도체 메모리 장치는 액티브 터미네이션 동작을 수행할 필요가 없다.
따라서, 도 2a에 도시된 다수의 반도체 장치(DRAM0, DRAM1) 각각이'DDR3'로 이루어진 다중 다이 패키지 구조에서는 다수의 반도체 장치(DRAM0, DRAM1) 중 첫 번째 반도체 장치(DRAM0)에는 액티브 터미네이션 동작신호(ODT)가 인에이블 상태(ODT0)로 입력되어 정상적으로 액티브 터미네이션 동작을 수행하고, 두 번째 반도체 장치(DRAM1)에는 액티브 터미네이션 동작신호(ODT)가 디스에이블 상태(VSS)로 입력되어 액티브 터미네이션 동작을 수행하지 않는다.
정리하면, 전원전압 터미네이션(VDDQ Termination) 방식을 사용하지 않는 반도체 장치가 다수개 모여서 다중 다이 패키지 구조를 갖는 집적회로에서는 각각의 반도체 장치로 인가되는 액티브 터미네이션 동작신호(ODT)의 인에이블 여부를 조절하는 간단한 동작만으로 액티브 터미네이션 동작을 오프(off) 제어하는 것이 가능하다.
도 2b를 참조하면, 다수의 반도체 장치(DRAM0, DRAM1) 각각이'DDR4'로 이루어져 있으며, 다수의 반도체 장치(DRAM0, DRAM1)가 다중 다이 패키지 구조를 갖고 있는 상태이기 때문에 다수의 반도체 장치(DRAM0, DRAM1)는 신호 전송 라인(DQS, DQSb, DQ0~7)을 공유하는 형태라는 것을 알 수 있다. 또한, 다수의 반도체 장치(DRAM0, DRAM1) 각각의 내부에는 액티브 터미네이션 회로(AT0, AT1)가 포함되는 것을 알 수 있다. 또한, 다수의 반도체 장치(DRAM0, DRAM1) 각각은 액티브 터미네이션 동작신호(ODT)를 입력받기 위한 패드가 존재하는 것을 알 수 있다.
이렇게, 다중 다이 패키지 구조에서는 다수의 반도체 장치(DRAM0, DRAM1)가 신호 전송 라인(DQS, DQSb, DQ0~7)을 공유하는 형태이기 때문에, 다수의 반도체 장치(DRAM0, DRAM1) 각각에 포함되는 액티브 터미네이션 회로(AT0, AT1)가 모두 동작할 필요가 없다. 즉, 액티브 터미네이션 동작이라는 것이 외부와의 임피던스 매칭을 위한 동작이기 때문에 다중 다이 패키지 구조에서는 다수의 반도체 장치(DRAM0, DRAM1) 중 어느 하나의 반도체 장치만 액티브 터미네이션 동작을 수행하고, 나머지 반도체 메모리 장치는 액티브 터미네이션 동작을 수행할 필요가 없다.
하지만, 도 2b에 도시된 다수의 반도체 장치(DRAM0, DRAM1) 각각이'DDR4'로 이루어진 다중 다이 패키지 구조에서는 다수의 반도체 장치(DRAM0, DRAM1) 중 첫 번째 반도체 장치(DRAM0)에는 액티브 터미네이션 동작신호(ODT)가 인에이블 상태(ODT0)로 입력되고, 두 번째 반도체 장치(DRAM1)에는 액티브 터미네이션 동작신호(ODT)가 디스에이블 상태(VSS)로 입력되는데도 불구하고 다수의 반도체 장치(DRAM0, DRAM1)가 모두 액티브 터미네이션 동작을 수행한다. 이렇게, 다중 다이 패키지 구조에 포함된 다수의 반도체 장치(DRAM0, DRAM1)가 모두 정상적으로 액티브 터미네이션 동작을 수행하면, 결국 정상적인 액티브 터미네이션 동작이 되지 못하게 되어 외부와의 임피던스 매칭을 정상적으로 이룰 수 없다는 문제가 발생한다.
물론, 도 2b에 도시된 것과 같이 다수의 반도체 장치(DRAM0, DRAM1) 각각이'DDR4'로 이루어진 다중 다이 패키지 구조에서도 다수의 반도체 장치(DRAM0, DRAM1) 중 어느 하나의 반도체 장치 내부의 모드 레지스터 셋(MRS) 설정 값을 조절하여 마치 액티브 터미네이션 동작이 오프(off)된 것과 같은 상태를 만드는 것이 가능하다. 하지만, 다중 다이 패키지 구조에서 어느 하나의 반도체 장치만을 선택하여 모드 레지스터 셋(MRS)을 조절하는 동작을 통해 액티브 터미네이션 동작을 오프(off)시키는 것은, 그 동작을 직접적으로 제어해야 하는 컨트롤러 입장에서는 매우 번거로운 작업이며, 결국 성능 하락을 유발하는 문제점이 있다.
정리하면, 전원전압 터미네이션(VDDQ Termination) 방식을 사용하는 반도체 장치가 다수개 모여서 다중 다이 패키지 구조를 갖는 집적회로에서는 각각의 반도체 장치로 인가되는 액티브 터미네이션 동작신호(ODT)의 인에이블 여부를 조절하는 동작만으로는 액티브 터미네이션의 동작을 오프(off) 제어할 수 없으므로, 각각의 반도체 장치의 모드 레지스터 셋(MRS)을 조절하는 방식으로 액티브 터미네이션 동작을 오프(off) 제어하여야 하는 문제점이 존재한다.
본 발명의 실시예는, 전원전압 터미네이션(VDDQ Termination) 방식을 사용하며, 액티브 터미네이션 회로가 포함된 반도체 장치가 다수개 모여서 다중 다이 패키지 구조를 갖는 집적회로에서도, 매우 간단한 제어를 통해 각각의 반도체 장치에 포함된 액티브 터미네이션 회로의 동작을 오프(off) 제어할 수 있는 회로를 제공하고 있다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 다수의 반도체 장치를 포함하는 다중 다이 패키지 구조의 집적회로에 있어서, 각각의 반도체 장치는, 액티브 터미네이션 셋팅 코드의 디스에이블 상태에서 오프(off) 제어되는 액티브 터미네이션 회로; 다중 다이 패키지 정보신호 생성부; 및 상기 다중 다이 패키지 정보신호에 응답하여 상기 액티브 터미네이션 셋팅 코드를 강제로 디스에이블 상태로 전환시키기 위한 강제 종료부를 구비하는 집적회로를 제공한다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 액티브 터미네이션 셋팅 코드의 값에 따라 그 동작이 제어되는 액티브 터미네이션 회로를 각각 구비하는 다수의 반도체 장치를 포함하는 다중 다이 패키지 구조의 집적회로의 동작방법에 있어서, 상기 다수의 반도체 장치 중 해당 반도체 장치의 다중 다이 패키지 정보신호가 인에이블 되었는지 여부를 판단하는 인에이블 판단단계; 상기 인에이블 판단단계의 동작결과 인에이블된 경우, 상기 액티브 터미네이션 셋팅 코드의 값과 상관없이 상기 해당 반도체 장치에 포함된 상기 액티브 터미네이션 회로를 강제로 오프(Off) 시키는 단계; 및 상기 인에이블 판단단계의 동작결과 디스에이블된 경우, 상기 액티브 터미네이션 셋팅 코드의 값에 따라 상기 해당 반도체 장치에 포함된 상기 액티브 터미네이션 회로의 터미네이션 저항 값을 조절하는 단계를 포함하는 집적회로의 동작방법을 제공한다.
전술한 본 발명은 전원전압 터미네이션(VDDQ Termination) 방식을 사용하며, 액티브 터미네이션 회로가 포함된 반도체 장치가 다수개 모여서 다중 다이 패키지 구조를 갖는 집적회로에서, 다중 다이 패키지 구조를 갖는지 여부를 판단할 수 있는 신호를 사용하여 각각의 반도체 장치에 포함된 액티브 터미네이션 회로의 동작을 오프(off) 제어한다. 이때, 다중 다이 패키지 구조를 갖는지 여부를 판단할 수 있는 신호는 각각의 반도체 장치 내부에 1비트의 활성화여부를 결정할 수 있는 퓨즈 회로를 사용하거나 각각의 반도체 장치에서 다른 용도로 사용되지 않는 더미 패드를 통해 외부에서 입력받는 방식을 통해 제어될 수 있으므로, 매우 간단한 제어를 통해 각각의 반도체 장치에 포함된 액티브 터미네이션 회로의 동작을 오프(off)시킬 수 있는 효과가 있다.
도 1은 종래기술에 따라 전원전압 터미네이션(VDDQ Termination) 방식을 사용하지 않으며 액티브 터미네이션 회로를 포함하는 반도체 장치에서의 액티브 터미네이션 동작과 전원전압 터미네이션(VDDQ Termination) 방식을 사용하며 액티브 터미네이션 회로를 포함하는 반도체 장치에서의 액티브 터미네이션 동작을 비교설명하기 위해 도시한 표.
도 2a와 도 2b는 종래기술에 따라 전원전압 터미네이션(VDDQ Termination) 방식을 사용하지 않으며 각각 액티브 터미네이션 회로를 포함하는 다수의 반도체 장치가 다중 다이 패키지 구조를 갖는 집적회로와 전원전압 터미네이션(VDDQ Termination) 방식을 사용하며 각각 액티브 터미네이션 회로를 포함하는 다수의 반도체 장치가 다중 다이 패키지 구조를 갖는 집적회로를 서로 비교하여 설명하기 위해 도시한 블록 다이어그램.
도 3은 본 발명의 실시예에 따라 전원전압 터미네이션(VDDQ Termination) 방식을 사용하며 각각 액티브 터미네이션 회로를 포함하는 다수의 반도체 장치가 다중 다이 패키지 구조로 이루어진 집적회로를 도시한 블록 다이어그램.
도 4는 도 3에 도시된 본 발명의 실시예에 따라 전원전압 터미네이션(VDDQ Termination) 방식을 사용하며 각각 액티브 터미네이션 회로를 포함하는 다수의 반도체 장치가 다중 다이 패키지 구조로 이루어진 집적회로의 구성요소 중 강제 종료부를 상세히 도시한 회로도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3은 본 발명의 실시예에 따라 전원전압 터미네이션(VDDQ Termination) 방식을 사용하며 각각 액티브 터미네이션 회로를 포함하는 다수의 반도체 장치가 다중 다이 패키지 구조로 이루어진 집적회로를 도시한 블록 다이어그램이다.
도 3을 참조하면, 본 발명의 실시예에 따른 집적회로(30)는, 다수의 반도체 장치(310, 320)가 다중 다이 패키지 구조를 갖는 형태로 구현되어 있는 것을 알 수 있다. 즉, 다수의 반도체 장치(310, 320)가 신호 전송 라인(TR_LINE)을 공유하는 형태로 전송 신호(TR_SIG)를 입/출력하는 것을 알 수 있다. 또한, 다수의 반도체 장치(310, 320) 각각은 액티브 터미네이션 동작신호(ODT1, ODT2)를 입력받기 위한 패드가 존재하는 것을 알 수 있다. 또한, 다수의 반도체 장치(310, 320) 각각에는 액티브 터미네이션 회로(312, 322)와, 다중 다이 패키지 정보신호 생성부(314, 324), 및 강제 종료부(316, 326)가 포함된다.
여기서, 다수의 반도체 장치(310, 320) 각각에 포함되는 액티브 터미네이션 회로(312, 322)는, 액티브 터미네이션 셋팅 코드(MR_CODE1, MR_CODE2)의 디스에이블 상태에서 오프(off) 제어된다. 구체적으로, 다수의 반도체 장치(310, 320) 각각에 포함되는 액티브 터미네이션 회로(312, 322)는, 액티브 터미네이션 셋팅 코드(MR_CODE1, MR_CODE2)가 설정된 값인 경우에 해당되는 디스에이블 상태에서 오프(off) 제어되어 아무런 동작도 수행하지 않고, 액티브 터미네이션 셋팅 코드(MR_CODE1, MR_CODE2)가 설정된 값이 아닌 경우에 해당되는 인에이블 상태에서 액티브 터미네이션 셋팅 코드(MR_CODE1, MR_CODE2)의 값이 변동하는 것에 대응하여 온(on) 제어되어 터미네이션 저항값을 조절하게 된다.
여기서, 액티브 터미네이션 셋팅 코드(MR_CODE1, MR_CODE2)는, 다수의 반도체 장치(310, 320) 각각의 내부의 모드 레지스터 셋(MRS)에서 터미네이션 설정에 관련된 값들을 의미한다. 예컨대, 도 1에서 도시된 표에서 'A10, A9, A8, A7, A6, A2'로 표시된 설정 값들을 의미한다.
또한, 액티브 터미네이션 회로(312, 322)가 오프(off) 제어된다는 의미는, 반도체 장치에서 터미네이션 저항 값을 조절하는 동작을 수행하지 않는다는 의미다.
그리고, 다수의 반도체 장치(310, 320)에 각각 포함된 다중 다이 패키지 정보신호 생성부(314, 324)는, 다중 다이 패키지 정보신호(DDP1, DDP2)를 다수의 반도체 장치(310, 320) 외부에서 각각 인가(OUT_DDP1, OUT_DDP2)받을 수도 있고, 내부에서 각각 생성(IN_DDP1, IN_DDP2)할 수도 있다.
먼저, 다중 다이 패키지 정보신호(DDP1, DDP2)를 다수의 반도체 장치(310, 320) 외부에서 각각 인가(OUT_DDP1, OUT_DDP2)받는 경우는, 다수의 반도체 장치(310, 320) 각각에 미리 설정된 패드를 통해 인가(OUT_DDP1, OUT_DDP2)받을 수 있다. 물론, 다수의 반도체 장치(310, 320) 각각이 미리 설정된 패드는 다수의 반도체 장치(310, 320) 각각에서 다른 용도로 사용되지 않는 더미 패드와 같은 임의의 패드가 될 것이다. 그 동작방법은 예컨대, 도 3에 도시된 것과 같이 다수의 반도체 장치(310, 320)가 다중 다이 패키지 구조를 갖는 형태로 구성되는 경우 다수의 반도체 장치(310, 320) 각각의 설정된 패드에 전원전압(VDD)을 인가하여 다중 다이 패키지 정보신호(DDP1, DDP2)가 인에이블된 상태가 되도록 할 수 있다. 마찬가지로, 도 3에 도시된 것과 다르게 다수의 반도체 장치(310, 320)가 각각 독립된 패키지 구조를 갖는 형태로 구성되는 경우 다수의 반도체 장치(310, 320) 각각의 설정된 패드에 접지전압(VSS)을 인가하여 다중 다이 패키지 정보신호(DDP1, DDP2)가 디스에이블된 상태가 되도록 할 수 있다.
그리고, 다중 다이 패키지 정보신호(DDP1, DDP2)를 다수의 반도체 장치(310, 320) 내부에서 각각 생성(IN_DDP1, IN_DDP2)하는 경우는, 다수의 반도체 장치(310, 320) 각각의 내부에 설정된 퓨즈 회로를 통해 생성(IN_DDP1, IN_DDP2)될 수 있다. 예컨대, 다수의 반도체 장치(310, 320) 각각의 내부에 1비트의 활성화여부를 결정할 수 있는 설정된 퓨즈 회로를 추가로 포함시킨 후, 설정된 퓨즈 회로의 파열(rupture) 여부에 따라 다중 다이 패키지 정보신호(DDP1, DDP2)의 인에이블 여부를 결정할 수 있다. 그 동작방법은 예컨대, 도 3에 도시된 것과 같이 다수의 반도체 장치(310, 320)가 다중 다이 패키지 구조를 갖는 형태로 구성되는 경우 다수의 반도체 장치(310, 320) 각각의 내부에 포함된 설정된 퓨즈 회로를 파열(rupture)시킴으로써 출력되는 신호(IN_DDP1, IN_DDP2)를 활성화시키고, 그에 따라 다중 다이 패키지 정보신호(DDP1, DDP2)가 인에이블된 상태가 되도록 할 수 있다. 마찬가지로, 도 3에 도시된 것과 다르게 다수의 반도체 장치(310, 320)가 각각 독립된 패키지 구조를 갖는 형태로 구성되는 경우 다수의 반도체 장치(310, 320) 각각의 내부에 포함된 설정된 퓨즈 회로를 파열(rupture)시키지 않음으로써 출력되는 신호(IN_DDP1, IN_DDP2)를 비활성화시키고, 그에 따라 다중 다이 패키지 정보신호(DDP1, DDP2)가 디스에이블된 상태가 되도록 할 수 있다.
참고로, 다중 다이 패키지 정보신호 생성부(314, 324)에서 생성되는 다중 다이 패키지 정보신호(DDP1, DDP2)는, 외부에서 인가(OUT_DDP1, OUT_DDP2)받는 경우와 내부에서 생성(IN_DDP1, IN_DDP2)되는 경우 중 어느 하나의 경우를 선택하여 적용될 수 있으므로, 도 3에서는 이를 점선으로 표시하였다.
그리고, 다수의 반도체 장치(310, 320) 각각에 포함된 강제 종료부(316, 326)는, 다중 다이 패키지 정보신호(DDP1, DDP2)에 응답하여 모드 레지스터 셋(MRS)에서 출력되는 터미네이션 설정에 관련된 코드(PRE_MRE_CODE1, PRE_MRE_CODE2)가 어떠한 값을 갖든지 액티브 터미네이션 회로(312, 322)로 전달되는 액티브 터미네이션 셋팅 코드(MR_CODE1, MR_CODE2)를 강제로 디스에이블 상태로 전환시키는 동작을 수행한다. 즉, 다수의 반도체 장치(310, 320) 각각에 포함된 강제 종료부(316, 326)는, 다수의 반도체 장치(310, 320) 각각에 포함된 다중 다이 패키지 정보신호(DDP1, DDP2)가 인에이블되는 것에 응답하여 모드 레지스터 셋(MRS)에서 출력되는 터미네이션 설정에 관련된 코드(PRE_MRE_CODE1, PRE_MRE_CODE2)가 어떠한 값을 갖든지 액티브 터미네이션 회로(312, 322)로 전달되는 액티브 터미네이션 셋팅 코드(MR_CODE1, MR_CODE2)의 값을 강제로 설정된 값으로 전환함으로써, 액티브 터미네이션 회로(312, 322)가 아무런 동작도 수행하지 않도록 제어한다. 하지만, 다중 다이 패키지 정보신호(DDP1, DDP2)가 디스에이블되는 경우에는 모드 레지스터 셋(MRS)에서 출력되는 터미네이션 설정에 관련된 코드(PRE_MRE_CODE1, PRE_MRE_CODE2)를 그대로 액티브 터미네이션 회로(312, 322)에 액티브 터미네이션 셋팅 코드(MR_CODE1, MR_CODE2)로서 전달함으로써, 모드 레지스터 셋(MRS)에서 출력되는 터미네이션 설정에 관련된 코드(PRE_MRE_CODE1, PRE_MRE_CODE2)의 변동이 그대로 액티브 터미네이션 회로(312, 322)의 터미네이션 저항값을 조절하는 동작에 반영되도록 한다. 즉, 다중 다이 패키지 정보신호(DDP1, DDP2)가 디스에이블되는 경우에는 종래와 같이 정상적인 액티브 터미네이션 동작이 이루어질 수 있도록 한다.
그 동작을 정리하면, 본 발명에서 실시예에 따른 집적회로(30)는, 내부에 포함된 다수의 반도체 장치(310, 320) 각각은, 다중 다이 패키지 정보신호(DDP1, DDP2)가 인에이블 되었는지 여부를 판단한 후, 판단결과에 따라 액티브 터미네이션 동작의 오프(off) 제어여부를 결정할 수 있다. 즉, 내부에 포함된 다수의 반도체 장치(310, 320) 중 해당 반도체 장치(310 or 320)의 다중 다이 패키지 정보신호(DDP1 or DDP2)가 인에이블되는 것으로 판단되는 경우 해당 반도체 장치(310 or 320)에 포함된 액티브 터미네이션 회로(312 or 322)는 오프(off) 제어되어 아무런 동작도 수행하지 않게 된다. 반대로, 내부에 포함된 다수의 반도체 장치(310, 320) 중 해당 반도체 장치(310 or 320)의 다중 다이 패키지 정보신호(DDP1 or DDP2)가 디스에이블되는 것으로 판단되는 경우 해당 반도체 장치(310 or 320)에 포함된 액티브 터미네이션 회로(312 or 322)는 온(on)제어되어 액티브 터미네이션 셋팅 코드(MR_CODE1 or MR_CODE2)의 값에 따라 터미네이션 저항을 조절하게 된다.
따라서, 도 3에 도시된 것과 같이 해당 반도체 장치(310 or 320)가 다중 다이 패키지 구조의 형태로 연결되어 잇는 상태라면, 이를 나타내는 다중 다이 패키지 정보신호(DDP1 or DDP2)의 인에이블 여부를 제어함으로써 손쉽게 해당 반도체 장치(310 or 320)에서 터미네이션 저항값을 조절하는 동작을 오프(off) 시킬 수 있는 것을 알 수 있다.
특히, 도 3과 같은 경우에서는 액티브 터미네이션 동작신호(ODT)가 인에이블되든 디스에이블되든 상관없이 해당 반도체 장치(310 or 320)에서 터미네이션 저항값을 조절하는 동작을 오프(off) 시킬 수 있다는 것을 알 수 있다. 이는, 도 2b에 도시된 'DDR4'와 같은 반도체 장치에서와 같이 해당 반도체 장치(310 or 320)가 전원전압 터미네이션(VDDQ Termination) 방식을 사용함으로 인해 액티브 터미네이션 동작신호(ODT0, ODT1)의 인에이블 여부만으로 액티브 터미네이션 회로(312 or 322)의 동작을 오프(off) 시키지 못하는 경우에도, 다중 다이 패키지 구조를 갖는지 여부를 판단한 후 그 결과에 따라 손쉽게 액티브 터미네이션 회로(312 or 322)의 동작을 오프(off)시킬 수 있다는 것을 의미한다. 이때, 해당 반도체 장치(310 or 320)의 다중 다이 패키지 구조를 갖는지 여부를 판단하는 다중 다이 패키지 정보신호(DDP1 or DDP2)는 해당 반도체 장치(310 or 320) 내부에 1비트의 활성화여부를 결정할 수 있는 퓨즈 회로를 사용하거나 해당 반도체 장치(310 or 320)에서 다른 용도로 사용되지 않는 더미 패드를 통해 외부에서 입력받는 방식을 통해 제어될 수 있으므로, 매우 간단한 제어를 통해 해당 반도체 장치(310 or 320)에 포함된 액티브 터미네이션 회로의 동작을 오프(off)시킬 수 있다는 것을 알 수 있다.
도 4는 도 3에 도시된 본 발명의 실시예에 따라 전원전압 터미네이션(VDDQ Termination) 방식을 사용하며 각각 액티브 터미네이션 회로를 포함하는 다수의 반도체 장치가 다중 다이 패키지 구조로 이루어진 집적회로의 구성요소 중 강제 종료부를 상세히 도시한 회로도이다.
도 4를 참조하면, 본 발명의 실시예에 따라 전원전압 터미네이션(VDDQ Termination) 방식을 사용하며 각각 액티브 터미네이션 회로(312, 322)를 포함하는 다수의 반도체 장치(310, 320)가 다중 다이 패키지 구조로 이루어진 집적회로(30)의 구성요소 중 강제 종료부(316, 326)는, 다중 다이 패키지 정보신호(DDP1, DDP2)의 인에이블 여부에 따라 액티브 터미네이션 셋팅 코드(MR_CODE1 or MR_CODE2)의 값을 강제로 디스에이블 시킬 수 있다는 것을 알 수 있다.
구체적으로, 다수의 반도체 장치(310, 320) 각각의 내부에 모드 레지스터 셋(MRS)에서 출력되는 터미네이션 설정에 관련된 코드(PRE_MR_CODE1, PRE_MR_CODE2)를 다중 다이 패키지 정보신호(DDP1, DDP2)의 반전신호(DDP1b DDP2b)와 논리합 연산하여 액티브 터미네이션 셋팅 코드(MR_CODE1, MR_CODE2)를 생성하고, 생성된 액티브 터미네이션 셋팅 코드(MR_CODE1, MR_CODE2)를 액티브 터미네이션 회로(312, 322)로 전달하는 낸드게이트(ND)와 인버터(INV)를 구비한다. 따라서, 다중 다이 패키지 정보신호(DDP1, DDP2)가 로직'하이'(High)로 인에이블되는 경우에는 다수의 반도체 장치(310, 320) 각각의 내부에 모드 레지스터 셋(MRS)에서 출력되는 터미네이션 설정에 관련된 코드(PRE_MR_CODE1, PRE_MR_CODE2)가 어떠한 값을 갖던지 상관없이 액티브 터미네이션 셋팅 코드(MR_CODE1, MR_CODE2)는 설정된 값으로 디스에이블되어 액티브 터미네이션 회로(312, 322)로 전달되는 것을 알 수 있다. 물론, 다중 다이 패키지 정보신호(DDP1, DDP2)가 로직'로우'(Low)로 디스에이블되는 경우에는 다수의 반도체 장치(310, 320) 각각의 내부에 모드 레지스터 셋(MRS)에서 출력되는 터미네이션 설정에 관련된 코드(PRE_MR_CODE1, PRE_MR_CODE2)가 그대로 액티브 터미네이션 셋팅 코드(MR_CODE1, MR_CODE2)로서 액티브 터미네이션 회로(312, 322)로 전달되는 것을 알 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 전원전압 터미네이션(VDDQ Termination) 방식을 사용하며 액티브 터미네이션 회로가 포함된 반도체 장치가 다수개 모여서 다중 다이 패키지 구조를 갖는 집적회로에서, 다중 다이 패키지 구조를 갖는지 여부를 판단할 수 있는 신호를 사용하여 각각의 반도체 장치에 포함된 액티브 터미네이션 회로의 동작을 오프(off) 제어하기 때문에 다중 다이 패키지 구조를 갖는지 여부만을 기준으로 각각의 반도체 장치에 포함된 액티브 터미네이션 회로의 동작을 오프(off)시킬 수 있다.
특히, 다중 다이 패키지 구조를 갖는지 여부를 판단할 수 있는 신호는 각각의 반도체 장치 내부에 1비트의 활성화여부를 결정할 수 있는 퓨즈 회로를 사용하거나 각각의 반도체 장치에서 다른 용도로 사용되지 않는 더미 패드를 통해 외부에서 입력받는 방식을 통해 제어될 수 있으므로, 매우 간단하게 다중 다이 패키지 구조를 갖는지 여부만을 기준으로 각각의 반도체 장치에 포함된 액티브 터미네이션 회로의 동작을 오프(off)시킬 수 있다는 것을 알 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
예컨대, 전술한 본 발명의 실시예에서는 다수의 반도체 장치의 개수가 2개인 경우를 설명하였지만, 다수의 반도체 장치에는 2개보다 더 많은 개수의 반도체 장치가 포함된다.
또한, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
30 : 집적회로 310, 320 : 다수의 반도체 장치
312, 322 : 액티브 터미네이션 회로
314, 324 : 다중 다이 패키지 정보신호 생성부
316, 326 : 강제 종료부

Claims (10)

  1. 다수의 반도체 장치를 포함하는 다중 다이 패키지 구조의 집적회로에 있어서, 각각의 반도체 장치는,
    액티브 터미네이션 셋팅 코드의 디스에이블 상태에서 오프(off) 제어되는 액티브 터미네이션 회로;
    다중 다이 패키지 정보신호 생성부; 및
    상기 다중 다이 패키지 정보신호에 응답하여 상기 액티브 터미네이션 셋팅 코드를 강제로 디스에이블 상태로 전환시키기 위한 강제 종료부
    를 구비하는 집적회로.
  2. 제1항에 있어서,
    상기 액티브 터미네이션 회로는,
    상기 액티브 터미네이션 셋팅 코드가 설정된 값인 경우에 해당되는 디스에이블 상태에서 오프(off)되어 아무런 동작도 수행하지 않고,
    상기 액티브 터미네이션 셋팅 코드가 상기 설정된 값이 아닌 경우에 해당되는 인에이블 상태에서 상기 액티브 터미네이션 셋팅 코드의 값에 응답하여 온(on)되어 터미네이션 저항값을 조절하는 집적회로.
  3. 제2항에 있어서,
    상기 강제 종료부는,
    상기 다중 다이 패키지 정보신호가 인에이블되는 것에 응답하여 상기 액티브 터미네이션 셋팅 코드의 값을 강제로 상기 설정된 값으로 전환함으로써 상기 액티브 터미네이션 회로가 아무런 동작도 수행하지 않도록 제어하는 집적회로.
  4. 제1항에 있어서,
    상기 다중 다이 패키지 정보신호 생성부는,
    설정된 패드를 통해 인가되는 신호를 상기 다중 다이 패키지 정보신호로서 출력하는 집적회로.
  5. 제1항에 있어서,
    상기 다중 다이 패키지 정보신호 생성부는,
    설정된 퓨즈 회로를 통해 그 논리레벨이 결정되는 신호를 상기 다중 다이 패키지 정보신호로서 출력하는 집적회로.
  6. 액티브 터미네이션 셋팅 코드의 값에 따라 그 동작이 제어되는 액티브 터미네이션 회로를 각각 구비하는 다수의 반도체 장치를 포함하는 다중 다이 패키지 구조의 집적회로의 동작방법에 있어서,
    상기 다수의 반도체 장치 중 해당 반도체 장치의 다중 다이 패키지 정보신호가 인에이블 되었는지 여부를 판단하는 인에이블 판단단계;
    상기 인에이블 판단단계의 동작결과 인에이블된 경우, 상기 액티브 터미네이션 셋팅 코드의 값과 상관없이 상기 해당 반도체 장치에 포함된 상기 액티브 터미네이션 회로를 강제로 오프(Off) 시키는 단계; 및
    상기 인에이블 판단단계의 동작결과 디스에이블된 경우, 상기 액티브 터미네이션 셋팅 코드의 값에 따라 상기 해당 반도체 장치에 포함된 상기 액티브 터미네이션 회로의 터미네이션 저항 값을 조절하는 단계
    를 포함하는 집적회로의 동작방법.
  7. 제6항에 있어서,
    상기 다수의 반도체 장치에 각각 구비된 액티브 터미네이션 회로는,
    상기 액티브 터미네이션 셋팅 코드가 설정된 값인 경우에 해당되는 디스에이블 상태에서 오프(off)되어 아무런 동작도 수행하지 않고,
    상기 액티브 터미네이션 셋팅 코드가 상기 설정된 값이 아닌 경우에 해당되는 인에이블 상태에서 상기 액티브 터미네이션 셋팅 코드의 값에 응답하여 온(on)되어 터미네이션 저항값을 조절하는 집적회로의 동작방법.
  8. 제7항에 있어서,
    상기 액티브 터미네이션 회로를 강제로 오프(Off) 시키는 단계는,
    상기 해당 반도체 장치의 상기 다중 다이 패키지 정보신호가 인에이블되는 것에 응답하여 상기 해당 반도체 장치의 상기 액티브 터미네이션 셋팅 코드의 값을 강제로 상기 설정된 값으로 전환시킴으로써 상기 해당 메모리 장치의 상기 액티브 터미네이션 회로를 강제로 오프(Off) 시키는 집적회로의 동작방법.
  9. 제6항에 있어서,
    상기 인에이블 판단단계는,
    상기 해당 메모리 장치의 설정된 패드로 인가되는 신호가 활성화되는 것에 응답하여 상기 해당 반도체 장치의 상기 다중 다이 패키지 정보신호가 인에이블된 것으로 판단하는 단계; 및
    상기 해당 메모리 장치의 상기 설정된 패드로 인가되는 신호가 비활성화되는 것에 응답하여 상기 해당 반도체 장치의 상기 다중 다이 패키지 정보신호가 디스에이블된 것으로 판단하는 단계를 포함하는 집적회로의 동작방법.
  10. 제6항에 있어서,
    상기 인에이블 판단단계는,
    상기 해당 메모리 장치 내부에 포함된 설정된 퓨즈 회로에서 출력되는 신호가 활성화되는 것에 응답하여 상기 해당 반도체 장치의 상기 다중 다이 패키지 정보신호가 인에이블된 것으로 판단하는 단계; 및
    상기 해당 메모리 장치 내부에 포함된 상기 설정된 퓨즈 회로에서 출력되는 신호가 비활성화되는 것에 응답하여 상기 해당 반도체 장치의 상기 다중 다이 패키지 정보신호가 디스에이블된 것으로 판단하는 단계를 포함하는 집적회로의 동작방법.
KR1020120137186A 2012-11-29 2012-11-29 집적회로 및 집적회로의 동작방법 KR20140069650A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120137186A KR20140069650A (ko) 2012-11-29 2012-11-29 집적회로 및 집적회로의 동작방법
US13/840,939 US8896342B2 (en) 2012-11-29 2013-03-15 Integrated circuit and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120137186A KR20140069650A (ko) 2012-11-29 2012-11-29 집적회로 및 집적회로의 동작방법

Publications (1)

Publication Number Publication Date
KR20140069650A true KR20140069650A (ko) 2014-06-10

Family

ID=50772725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120137186A KR20140069650A (ko) 2012-11-29 2012-11-29 집적회로 및 집적회로의 동작방법

Country Status (2)

Country Link
US (1) US8896342B2 (ko)
KR (1) KR20140069650A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170112289A (ko) * 2016-03-31 2017-10-12 삼성전자주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 구동 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138823B2 (en) * 2005-01-20 2006-11-21 Micron Technology, Inc. Apparatus and method for independent control of on-die termination for output buffers of a memory device
KR100734320B1 (ko) * 2006-06-16 2007-07-02 삼성전자주식회사 신호 라인을 공유하는 메모리 장치들의 온-다이 터미네이션제어 방법
KR20090131020A (ko) * 2008-06-17 2009-12-28 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 온 다이 터미네이션 회로
KR101606452B1 (ko) 2009-03-12 2016-03-28 삼성전자주식회사 아더 터미네이션을 구현하는 멀티 칩 패키지 구조의 반도체메모리 장치 및 터미네이션 제어 방법
KR20120077049A (ko) * 2010-12-30 2012-07-10 에스케이하이닉스 주식회사 다수의 칩을 포함하는 시스템과 패키지, 콘트롤러

Also Published As

Publication number Publication date
US8896342B2 (en) 2014-11-25
US20140145754A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
KR100464437B1 (ko) 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템
US6058063A (en) Integrated circuit memory devices having reduced power consumption requirements during standby mode operation
US7999579B2 (en) Output driver
US20030197525A1 (en) On-chip termination apparatus in semiconductor integrated circuit, and method for controlling the same
KR100670674B1 (ko) 반도체 메모리 장치
KR101894469B1 (ko) 제어신호생성회로 및 이를 이용한 반도체모듈 및 반도체시스템
US20040228196A1 (en) Memory devices, systems and methods using selective on-die termination
US7539826B2 (en) System, device, and method for improved mirror mode operation of a semiconductor memory device
US20090009212A1 (en) Calibration system and method
JP2009252322A (ja) 半導体メモリ装置
WO2014160009A2 (en) Microelectronic elements with master/slave configurability
US9859869B1 (en) Output circuit using calibration circuit, and semiconductor device and system including the same
US7459929B2 (en) Semiconductor integrated circuit device and on-die termination circuit
US20090002091A1 (en) On die termination device that can control terminal resistance
US9564888B2 (en) Voltage generation apparatus
KR100791075B1 (ko) 파워 업 리셋 회로 및 이를 구비한 반도체 장치
KR20140069650A (ko) 집적회로 및 집적회로의 동작방법
US7834675B2 (en) Clock control circuit and semiconductor memory device using the same
KR100323254B1 (ko) 반도체 집적 회로
US9099992B2 (en) Semiconductor devices
US8912841B1 (en) Semiconductor devices and semiconductor systems including the same
KR20120098013A (ko) 터미네이션 제어회로 및 이를 포함하는 반도체 장치
US10884961B2 (en) Dynamic termination circuit, semiconductor apparatus and system including the same
US8225417B2 (en) Circuit for controlling signal line transmitting data and method of controlling the same
KR20110133308A (ko) 반도체 메모리 장치 및 집적회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid