JP2002502147A - 直線型遷移を伴う線路駆動器 - Google Patents
直線型遷移を伴う線路駆動器Info
- Publication number
- JP2002502147A JP2002502147A JP2000529063A JP2000529063A JP2002502147A JP 2002502147 A JP2002502147 A JP 2002502147A JP 2000529063 A JP2000529063 A JP 2000529063A JP 2000529063 A JP2000529063 A JP 2000529063A JP 2002502147 A JP2002502147 A JP 2002502147A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- output
- cable driver
- output signal
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
ケーブルドライバによって受信された入力信号に応じて、実質的に直線型である出力信号を送信線において供給する、ケーブルドライバが開示されている。上記のケーブルドライバは、入力信号に応じてある順番でスイッチを動作させる複数の遅延素子が接続した、複数のスイッチを含んでいる。これらのスイッチの各々は、自身に組み合わされた電流源と出力ポートとを接続しており、出力ポートに接続された送信線において、実質的に直線型である出力信号を発生させる。出力信号が実質的に直線型であることは、電磁波による妨害が発生しないことを保証するように出力信号の指定部分の立上がり／立下がり時間が制御されることを許容しながら、データが送信線を通じて送信されるであろう速度を増大させる。
Description
【０００１】 発明の属する技術分野 本発明は、データ通信の分野に関する。より詳細には、本発明は、ケーブルド
ライバ、線路駆動器、デジタルパルスの波形整形、および立上がり／立下がりを
制御する回路に関する。
ライバ、線路駆動器、デジタルパルスの波形整形、および立上がり／立下がりを
制御する回路に関する。
【０００２】 発明の背景 送信線を通じたデジタルデータの送信は、ケーブルドライバを用いて実行され
得る。このケーブルドライバは、送信されるべき信号を受信して、上記の送信線
において対応する信号を発生させる。ケーブルドライバの設計における１つの目
標は、送信線においてデータが送信されるであろう速度（「データレート」）を
最大化することである。送信されるであろうデータレートの最大限度は、種々の
制限の中でも特に、以下の２つの理由により制限される。
得る。このケーブルドライバは、送信されるべき信号を受信して、上記の送信線
において対応する信号を発生させる。ケーブルドライバの設計における１つの目
標は、送信線においてデータが送信されるであろう速度（「データレート」）を
最大化することである。送信されるであろうデータレートの最大限度は、種々の
制限の中でも特に、以下の２つの理由により制限される。
【０００３】 ｉ．ケーブルドライバは、該ケーブルドライバの近傍にある他の装置の動作に
影響を与え得る電磁放射を発してはならない。電磁放射を回避するためには、該
ケーブルドライバの出力信号における、低レベルから高レベルおよび高レベルか
ら低レベルの遷移の、２０％−８０％間の立上がり／立下がり時間が、指定され
た最小立上がり／立下がり時間未満であってはならない。映画産業界およびテレ
ビ産業界で使用されているいくつかのケーブルドライバの場合には、映画・テレ
ビ工学会（Ｓｏｃｉｅｔｙ ｏｆ Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ ａｎｄ Ｔ
ｅｌｅｖｉｓｉｏｎ Ｅｎｇｉｎｅｅｒｉｎｇ；ＳＭＰＴＥ）が、４００ピコ秒
の最小立上がり／立下がり時間を設定している（ＳＭＰＴＥ規格２５９Ｍ：１０
ビット４：２：２コンポーネントおよびｆＳＣ複合デジタル信号シリアルデジタ
ルインターフェース参照）。
影響を与え得る電磁放射を発してはならない。電磁放射を回避するためには、該
ケーブルドライバの出力信号における、低レベルから高レベルおよび高レベルか
ら低レベルの遷移の、２０％−８０％間の立上がり／立下がり時間が、指定され
た最小立上がり／立下がり時間未満であってはならない。映画産業界およびテレ
ビ産業界で使用されているいくつかのケーブルドライバの場合には、映画・テレ
ビ工学会（Ｓｏｃｉｅｔｙ ｏｆ Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ ａｎｄ Ｔ
ｅｌｅｖｉｓｉｏｎ Ｅｎｇｉｎｅｅｒｉｎｇ；ＳＭＰＴＥ）が、４００ピコ秒
の最小立上がり／立下がり時間を設定している（ＳＭＰＴＥ規格２５９Ｍ：１０
ビット４：２：２コンポーネントおよびｆＳＣ複合デジタル信号シリアルデジタ
ルインターフェース参照）。
【０００４】 ｉｉ．ケーブルドライバは、自身の出力信号が、該出力信号の次回の遷移開始
時の直前において、その定常状態レベルの指定された誤差許容量の範囲内に置か
れることを保証することにより、該出力信号中のあらゆるジッタを最小化するべ
きである。
時の直前において、その定常状態レベルの指定された誤差許容量の範囲内に置か
れることを保証することにより、該出力信号中のあらゆるジッタを最小化するべ
きである。
【０００５】 従来技術のケーブルドライバは、抵抗容量回路を用いて出力信号の立上がり／
立下がり時間を制御している。そのような回路は、指数関数型の低レベルから高
レベルおよび高レベルから低レベルの遷移を示し、その結果、出力信号は、指定
された誤差許容量の範囲内にジッタを最小化するために落ち着くことに比較的長
い時間を要することになる。また一方、該回路は、十分に長い２０％−８０％間
の立上がり／立下がり時間をさらに有している。したがって、従来技術のケーブ
ルドライバで送信することのできるデータレートは、制限されている。
立下がり時間を制御している。そのような回路は、指数関数型の低レベルから高
レベルおよび高レベルから低レベルの遷移を示し、その結果、出力信号は、指定
された誤差許容量の範囲内にジッタを最小化するために落ち着くことに比較的長
い時間を要することになる。また一方、該回路は、十分に長い２０％−８０％間
の立上がり／立下がり時間をさらに有している。したがって、従来技術のケーブ
ルドライバで送信することのできるデータレートは、制限されている。
【０００６】 発明の概要 送信可能な最大データレートは、直線型の低レベルから高レベルおよび高レベ
ルから低レベルの出力遷移を有するようにケーブルドライバを設計することによ
り、増加させることができる。
ルから低レベルの出力遷移を有するようにケーブルドライバを設計することによ
り、増加させることができる。
【０００７】 それゆえに、本発明の目的は、実質的に直線型である低レベルから高レベルお
よび高レベルから低レベルの出力遷移を有する、改良されたケーブルドライバを
提供することである。
よび高レベルから低レベルの出力遷移を有する、改良されたケーブルドライバを
提供することである。
【０００８】 上記の改良されたケーブルドライバの最も重要な特徴は、ジッタあるいは電磁
放射の増大を伴わずに、より高いデータレートでデータを送信する能力である。
加えて、上記の改良されたケーブルは、リンギングおよびオーバーシュートの問
題を軽減させる。
放射の増大を伴わずに、より高いデータレートでデータを送信する能力である。
加えて、上記の改良されたケーブルは、リンギングおよびオーバーシュートの問
題を軽減させる。
【０００９】 ある１つの形態では、上記の改良されたケーブルドライバは、（ａ）第一およ
び第二入力端を備えた、入力信号を受信するための入力ポート；（ｂ）第一およ
び第二出力端を備えた、送信線において出力信号を送信するための出力ポート；
（ｃ）上記の出力ポートにおいて出力信号を規定するための第一抵抗および第二
抵抗であって、ここで上記の第一抵抗は、電圧源と上記の第一出力端との間を接
続しており、上記の第二抵抗は、上記の電圧源と上記の第二出力端との間を接続
しているような第一抵抗および第二抵抗；（ｄ）各々が、１つのスイッチと、電
流を発生させるために上記のスイッチと組み合わされた電流源とを備えている複
数のスイッチングステージであって、ここで上記の電流源は、その電流源自身が
組み合わされたスイッチに接続されており、上記のスイッチの各々は、上記の出
力ポートに接続されているような、複数のスイッチングステージ；（ｅ）遅延時
間を提供するための複数の遅延ステージを備えてなり、（ｆ）上記の複数のスイ
ッチングステージのうちの１つは上記の入力ポートに接続されており、かつ、上
記の出力信号の選択された部分における立上がり／立下がり時間がある選択され
た持続期間を超えるようにするために、残りの複数のスイッチングステージは、
隣り合うスイッチングステージの対のうち少なくともいくつかの間に１つの遅延
ステージを挟む形で直列に接続されている。
び第二入力端を備えた、入力信号を受信するための入力ポート；（ｂ）第一およ
び第二出力端を備えた、送信線において出力信号を送信するための出力ポート；
（ｃ）上記の出力ポートにおいて出力信号を規定するための第一抵抗および第二
抵抗であって、ここで上記の第一抵抗は、電圧源と上記の第一出力端との間を接
続しており、上記の第二抵抗は、上記の電圧源と上記の第二出力端との間を接続
しているような第一抵抗および第二抵抗；（ｄ）各々が、１つのスイッチと、電
流を発生させるために上記のスイッチと組み合わされた電流源とを備えている複
数のスイッチングステージであって、ここで上記の電流源は、その電流源自身が
組み合わされたスイッチに接続されており、上記のスイッチの各々は、上記の出
力ポートに接続されているような、複数のスイッチングステージ；（ｅ）遅延時
間を提供するための複数の遅延ステージを備えてなり、（ｆ）上記の複数のスイ
ッチングステージのうちの１つは上記の入力ポートに接続されており、かつ、上
記の出力信号の選択された部分における立上がり／立下がり時間がある選択され
た持続期間を超えるようにするために、残りの複数のスイッチングステージは、
隣り合うスイッチングステージの対のうち少なくともいくつかの間に１つの遅延
ステージを挟む形で直列に接続されている。
【００１０】 第二の形態では、上記の改良されたケーブルドライバは、（ａ）第一および第
二入力端を備えた、入力信号を受信するための入力ポート；（ｂ）第一および第
二出力端を備えた、送信線において出力信号を送信するための出力ポート；（ｃ
）上記の出力端において出力信号を規定するための第一抵抗器および第二抵抗器
であって、ここで上記の第一抵抗器は、第一電圧源と上記の第一出力端との間を
接続しており、上記の第二抵抗器は、上記の第一電圧源と上記の第二出力端との
間を接続しており、上記の第一抵抗器および上記の第二抵抗器の各々の抵抗値は
、上記の送信線のインピーダンスに等しいような第一抵抗器および第二抵抗器；
（ｄ）各々が、１つのスイッチと、電流を発生させるために上記のスイッチと組
み合わされた電流源とを備えている複数のスイッチングステージであって、ここ
で上記の電流源は、自身が組み合わされたスイッチと第二電圧源との間に接続さ
れており、上記のスイッチの各々は、自身が組み合わされた電流源を上記の第一
出力端あるいは上記の第二出力端に接続するために、かつ指定された切替時間で
上記の第一出力端と上記の第二出力端との間における切替えを行い得るように、
上記の入力ポートに接続されてかつ上記の入力信号に対する応答性を有しており
、ここで上記のスイッチの各々に対する上記の切替時間が等しいような、複数の
スイッチングステージ；（ｅ）遅延時間を提供するための複数の遅延ステージで
あって、ここで上記の遅延ステージの個数は、上記のスイッチングステージの個
数よりも１個少なく、上記の遅延ステージの各々は、上記のスイッチングステー
ジのいずれか１対のスイッチに関して、上記の入力信号に対する該スイッチの応
答を遅延させ、該スイッチがある順番で動作するようにするために、該１対のス
イッチ間に接続されており、上記の遅延ステージの各々の遅延時間は等しく、上
記の各遅延ステージの遅延時間と上記の各スイッチの切替時間は、上記の出力信
号が実質的に直線型になるように選択されているような、複数の遅延ステージを
備えてなる。
二入力端を備えた、入力信号を受信するための入力ポート；（ｂ）第一および第
二出力端を備えた、送信線において出力信号を送信するための出力ポート；（ｃ
）上記の出力端において出力信号を規定するための第一抵抗器および第二抵抗器
であって、ここで上記の第一抵抗器は、第一電圧源と上記の第一出力端との間を
接続しており、上記の第二抵抗器は、上記の第一電圧源と上記の第二出力端との
間を接続しており、上記の第一抵抗器および上記の第二抵抗器の各々の抵抗値は
、上記の送信線のインピーダンスに等しいような第一抵抗器および第二抵抗器；
（ｄ）各々が、１つのスイッチと、電流を発生させるために上記のスイッチと組
み合わされた電流源とを備えている複数のスイッチングステージであって、ここ
で上記の電流源は、自身が組み合わされたスイッチと第二電圧源との間に接続さ
れており、上記のスイッチの各々は、自身が組み合わされた電流源を上記の第一
出力端あるいは上記の第二出力端に接続するために、かつ指定された切替時間で
上記の第一出力端と上記の第二出力端との間における切替えを行い得るように、
上記の入力ポートに接続されてかつ上記の入力信号に対する応答性を有しており
、ここで上記のスイッチの各々に対する上記の切替時間が等しいような、複数の
スイッチングステージ；（ｅ）遅延時間を提供するための複数の遅延ステージで
あって、ここで上記の遅延ステージの個数は、上記のスイッチングステージの個
数よりも１個少なく、上記の遅延ステージの各々は、上記のスイッチングステー
ジのいずれか１対のスイッチに関して、上記の入力信号に対する該スイッチの応
答を遅延させ、該スイッチがある順番で動作するようにするために、該１対のス
イッチ間に接続されており、上記の遅延ステージの各々の遅延時間は等しく、上
記の各遅延ステージの遅延時間と上記の各スイッチの切替時間は、上記の出力信
号が実質的に直線型になるように選択されているような、複数の遅延ステージを
備えてなる。
【００１１】 好ましい実施形態の詳細な説明 まず、ある送信線を通じてデジタル信号を送信する従来技術のケーブルドライ
バ２０を図示した、図１を参照する。この従来技術のケーブルドライバ２０は、
入力ポート２２、スイッチ２４、電流源２６、抵抗器２８および３０、コンデン
サ３２および３４、出力ステージ３６および３８、および出力ポート４４を備え
ている。
バ２０を図示した、図１を参照する。この従来技術のケーブルドライバ２０は、
入力ポート２２、スイッチ２４、電流源２６、抵抗器２８および３０、コンデン
サ３２および３４、出力ステージ３６および３８、および出力ポート４４を備え
ている。
【００１２】 コンデンサ３２と抵抗器２８は、ＶＣＣとノード４２との間において、並列に
接続されている。コンデンサ３４と抵抗器３０は、ＶＣＣとノード４０との間に
おいて、並列に接続されている。電流源２６は、スイッチ２４とグラウンドとの
間に接続されている。スイッチ２４は、入力ポート２２において受信される入力
に対して応答性を有し、電流源２６を、ノードＨを介してノード４２に、あるい
はノードＬを介してノード４０に接続させることができる。出力ポート４４は、
出力端４６および４８を有している。
接続されている。コンデンサ３４と抵抗器３０は、ＶＣＣとノード４０との間に
おいて、並列に接続されている。電流源２６は、スイッチ２４とグラウンドとの
間に接続されている。スイッチ２４は、入力ポート２２において受信される入力
に対して応答性を有し、電流源２６を、ノードＨを介してノード４２に、あるい
はノードＬを介してノード４０に接続させることができる。出力ポート４４は、
出力端４６および４８を有している。
【００１３】 出力ステージ３６は、トランジスタＱ１と、抵抗器５０および５２を備えてい
る。トランジスタＱ１は、エミッタフォロワステージとして接続されている。ト
ランジスタＱ１のベースは、ノード４２に接続されている。トランジスタＱ１の
エミッタは、抵抗器５２を介してグラウンドに接続されており、かつ抵抗器５０
を介して出力端４６に接続されている。トランジスタＱ１のコレクタは、ＶＣＣ に接続されている。同様に、出力ステージ３８は、トランジスタＱ２と、２個の
抵抗器５４および５６を備えている。トランジスタＱ２のベースは、ノード４０
に接続されている。トランジスタＱ２のエミッタは、抵抗器５６を介してグラウ
ンドに接続されており、かつ抵抗器５４を介して出力端４８に接続されている。
トランジスタＱ２のコレクタは、ＶＣＣに接続されている。
る。トランジスタＱ１は、エミッタフォロワステージとして接続されている。ト
ランジスタＱ１のベースは、ノード４２に接続されている。トランジスタＱ１の
エミッタは、抵抗器５２を介してグラウンドに接続されており、かつ抵抗器５０
を介して出力端４６に接続されている。トランジスタＱ１のコレクタは、ＶＣＣ に接続されている。同様に、出力ステージ３８は、トランジスタＱ２と、２個の
抵抗器５４および５６を備えている。トランジスタＱ２のベースは、ノード４０
に接続されている。トランジスタＱ２のエミッタは、抵抗器５６を介してグラウ
ンドに接続されており、かつ抵抗器５４を介して出力端４８に接続されている。
トランジスタＱ２のコレクタは、ＶＣＣに接続されている。
【図１】 図１は、従来技術のケーブルドライバを図示している。
【図２】 図２は、従来技術のケーブルドライバにおける入力信号と出力信号を図示して
いる。
いる。
【図３】 図３は、従来技術のケーブルドライバが短い入力パルスを受信した際に、出力
信号に組み込まれるジッタを図示している。
信号に組み込まれるジッタを図示している。
【図４】 図４は、従来技術のケーブルドライバの出力信号における、低レベルから高レ
ベルへの遷移を図示している。
ベルへの遷移を図示している。
【図５】 図５は、改良されたケーブルドライバを、ブロック図の形式で図示している。
【図６】 図６は、改良されたケーブルドライバを構成する複数のスイッチの遷移と、該
改良されたケーブルドライバの出力信号とを図示している。
改良されたケーブルドライバの出力信号とを図示している。
【図７】 図７は、改良されたケーブルドライバを構成する複数のスイッチの遷移と、該
改良されたケーブルドライバの出力信号とを図示している。
改良されたケーブルドライバの出力信号とを図示している。
【図８】 図８は、改良されたケーブルドライバの、スイッチングステージと遅延ステー
ジを図示している。
ジを図示している。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ， ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，Ｌ Ｔ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ， ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，Ｕ Ａ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ
Claims (1)
- 【請求項１】 （ａ）第一および第二入力端を備えた、入力信号を受信する
ための入力ポートと、 （ｂ）第一および第二出力端を備えた、送信線において出力信号を送信するた
めの出力ポートと、 （ｃ）前記出力ポートにおいて出力信号を規定するための第一抵抗および第二
抵抗であって、該第一抵抗は、電圧源と前記第一出力端との間を接続しており、
該第二抵抗は、前記電圧源と前記第二出力端との間を接続しているような第一抵
抗および第二抵抗と、 （ｄ）各々が、１つのスイッチと、電流を発生させるために該スイッチと組み
合わされた電流源とを備えている複数のスイッチングステージであって、該電流
源は、該電流源自身が組み合わされたスイッチに接続されており、前記スイッチ
の各々は、前記出力ポートに接続されているような複数のスイッチングステージ
と、 （ｅ）遅延時間を提供するための複数の遅延ステージを備えてなり、 （ｆ）前記複数のスイッチングステージのうちの１つが、前記入力ポートに接
続されており、かつ、前記出力信号の選択された部分における立上がり／立下が
り時間がある選択された持続期間を超えるようにするために、残りの複数のスイ
ッチングステージが、隣り合うスイッチングステージの対のうち少なくともいく
つかの間に１つの遅延ステージを挟む形で直列に接続されていることを特徴とす
るケーブルドライバ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/010,194 US6288592B1 (en) | 1998-01-21 | 1998-01-21 | Cable driver with controlled linear rise and fall |
| US09/010,194 | 1998-01-21 | ||
| PCT/CA1999/000031 WO1999038296A1 (en) | 1998-01-21 | 1999-01-19 | Line driver with linear transitions |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002502147A true JP2002502147A (ja) | 2002-01-22 |
Family
ID=21744426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000529063A Pending JP2002502147A (ja) | 1998-01-21 | 1999-01-19 | 直線型遷移を伴う線路駆動器 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6288592B1 (ja) |
| EP (1) | EP1050137B1 (ja) |
| JP (1) | JP2002502147A (ja) |
| AT (1) | ATE283596T1 (ja) |
| AU (1) | AU2042599A (ja) |
| CA (1) | CA2318934A1 (ja) |
| DE (1) | DE69922161T2 (ja) |
| WO (1) | WO1999038296A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419149B1 (ko) * | 1999-09-22 | 2004-02-14 | 엘지전자 주식회사 | 동기식 시스템에서 이엠아이 발생 방지를 위한 동기 신호 전송 제어 장치 및 방법 |
| USRE41831E1 (en) * | 2000-05-23 | 2010-10-19 | Marvell International Ltd. | Class B driver |
| US7433665B1 (en) | 2000-07-31 | 2008-10-07 | Marvell International Ltd. | Apparatus and method for converting single-ended signals to a differential signal, and transceiver employing same |
| US6775529B1 (en) | 2000-07-31 | 2004-08-10 | Marvell International Ltd. | Active resistive summer for a transformer hybrid |
| US6462688B1 (en) * | 2000-12-18 | 2002-10-08 | Marvell International, Ltd. | Direct drive programmable high speed power digital-to-analog converter |
| US7312739B1 (en) | 2000-05-23 | 2007-12-25 | Marvell International Ltd. | Communication driver |
| US7606547B1 (en) | 2000-07-31 | 2009-10-20 | Marvell International Ltd. | Active resistance summer for a transformer hybrid |
| US6832277B2 (en) * | 2001-08-02 | 2004-12-14 | Sun Microsystems, Inc. | Method and apparatus for transmitting data that utilizes delay elements to reduce capacitive coupling |
| WO2008111060A2 (en) * | 2007-03-11 | 2008-09-18 | Sandisk Il Ltd. | A method and system for reducing the common mode interference in a differential communication channel |
| US20090153688A1 (en) * | 2007-12-13 | 2009-06-18 | Gennum Corporation | Digital Video Cable Driver |
| JP5358349B2 (ja) * | 2009-08-26 | 2013-12-04 | ザインエレクトロニクス株式会社 | データ送信回路及びデータ通信装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02303242A (ja) * | 1989-05-17 | 1990-12-17 | Nec Corp | バス中継装置 |
| JPH0752870B2 (ja) * | 1990-05-17 | 1995-06-05 | 日本電装株式会社 | 通信装置 |
| US5287386A (en) | 1991-03-27 | 1994-02-15 | Thinking Machines Corporation | Differential driver/receiver circuit |
| CA2070883A1 (en) | 1991-06-10 | 1992-12-11 | Yasunori Kanai | Waveform synthesizing circuit |
| US5446914A (en) * | 1992-12-22 | 1995-08-29 | National Semiconductor Corporation | Twisted pair and attachment unit interface (AUI) coding and transceiving circuit with full duplex, testing, and isolation modes |
| US5410188A (en) | 1992-12-22 | 1995-04-25 | National Semiconductor Corporation | Enhanced integrated waveshaping circuit |
| US5408497A (en) | 1993-07-14 | 1995-04-18 | Echelon Corporation | Transceiver for transmitting and receiving stair-stepped sinusoidal waveforms |
| US5534801A (en) | 1994-01-24 | 1996-07-09 | Advanced Micro Devices, Inc. | Apparatus and method for automatic sense and establishment of 5V and 3.3V operation |
| GB2305082B (en) | 1995-09-06 | 1999-10-06 | At & T Corp | Wave shaping transmit circuit |
-
1998
- 1998-01-21 US US09/010,194 patent/US6288592B1/en not_active Expired - Fee Related
-
1999
- 1999-01-19 JP JP2000529063A patent/JP2002502147A/ja active Pending
- 1999-01-19 WO PCT/CA1999/000031 patent/WO1999038296A1/en active IP Right Grant
- 1999-01-19 AT AT99900846T patent/ATE283596T1/de not_active IP Right Cessation
- 1999-01-19 CA CA002318934A patent/CA2318934A1/en not_active Abandoned
- 1999-01-19 EP EP99900846A patent/EP1050137B1/en not_active Expired - Lifetime
- 1999-01-19 DE DE69922161T patent/DE69922161T2/de not_active Expired - Fee Related
- 1999-01-19 AU AU20425/99A patent/AU2042599A/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US6288592B1 (en) | 2001-09-11 |
| ATE283596T1 (de) | 2004-12-15 |
| WO1999038296A1 (en) | 1999-07-29 |
| CA2318934A1 (en) | 1999-07-29 |
| EP1050137A1 (en) | 2000-11-08 |
| AU2042599A (en) | 1999-08-09 |
| EP1050137B1 (en) | 2004-11-24 |
| DE69922161T2 (de) | 2005-05-04 |
| DE69922161D1 (de) | 2004-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739707A (en) | Wave shaping transmit circuit | |
| JP3987626B2 (ja) | 改良した物理層インターフェース装置 | |
| US6477205B1 (en) | Digital data transmission via multi-valued logic signals generated using multiple drive states each causing a different amount of current to flow through a termination resistor | |
| JP2002502147A (ja) | 直線型遷移を伴う線路駆動器 | |
| EP1911232B1 (en) | Pre- and De-emphasis circuit. | |
| JPH06224731A (ja) | 制御インピーダンストランジスタスイッチング回路 | |
| CN111788797B (zh) | 用于串行总线系统的用户站和用于在串行总线系统中发送消息的方法 | |
| US6625206B1 (en) | Simultaneous bidirectional data transmission system and method | |
| AU6538996A (en) | Universal sender device | |
| US7863961B2 (en) | Vehicle communication system | |
| EP1410589B1 (en) | Transmitter with active differential termination | |
| US10425101B1 (en) | Biphase mark coding transceiver | |
| JP2002538535A (ja) | データ依存駆動強度制御ロジックを備えたバス・ドライバ | |
| CN111713073A (zh) | 用于串行总线系统的用户站和用于在串行总线系统中发送消息的方法 | |
| US5481574A (en) | Synchronization of multiple transmit/receive devices | |
| CN111713078B (zh) | 用于串行总线系统的用户站和用于在串行总线系统中发送消息的方法 | |
| JPH09139673A (ja) | デジタル／アナログ変換器 | |
| JP3496072B2 (ja) | 送受信回路 | |
| US6853685B1 (en) | Circuit arrangement for the electrically isolated transfer of digital signals | |
| EP1187411B1 (en) | Monolithic ADSL analogue front end | |
| JP3119499B2 (ja) | 符号信号分配装置 | |
| US20030184341A1 (en) | Time division multiplexed serial bus with increased bandwidth | |
| US7266624B1 (en) | Programmable layered sub-system interface | |
| US20040136521A1 (en) | Frequency dependent telecommunication hybrid circuit | |
| JPH0246047A (ja) | インターフェース用回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081001 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081010 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081031 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081110 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |