DE1904650B2

DE1904650B2 - Schaltungsanordnung zur Pegelanpassung mit komplementären Ausgangssignalen

Info

Publication number: DE1904650B2
Application number: DE19691904650
Authority: DE
Inventors: Siegfried K. Dipl.-Ing. Dr. 7300 Esslingen Wiedmann
Original assignee: IBM Deutschland GmbH
Current assignee: IBM Deutschland GmbH
Priority date: 1969-01-31
Filing date: 1969-01-31
Publication date: 1975-12-18
Also published as: DE1904650A1

Description

Zur Dekodierung einer Adresse, z. B. bei einer Speicheransteuerung, benötigt man in der Regel das wahre und das negierte Adressignal, d. h. man braucht Inverterschaltungen mit komplementären Ausgängen. Nicht selten weisen jedoch die Adressignale und die Dekodereingänge unterschiedliche Pegeiwerte auf, so daß entweder am Eingang oder am Ausgang der Inverterschaltung eine Pegelanpassung erfolgen muß. Es kommt beispielsweise häufig vor, daß die Adressignale aus einer Stromschalter-Logik (ECL) stammen, während die Dekoder mit einer gesättigten Logik (T¹L. DTL Erdarbeiten.

Es ist bereits bekannt, zur Erfüllung dieser Erfordernisse einen Stromübernahmeschalter zu wählen. Der Basis des einen Stromübernahmeschalter-Transisiors wird das Adressignal zugeführt, während die Basis des anderen Transistors auf einem Bezugspotential liegt.

Das wahre bzw. negierte Adressignal an den Kollektoren der beiden Stromübernahmeschalter-Transistoren wird je in einer Pegelanpassungsstufe an die Pegelverhältnisse der nachfolgenden Stufe angepaßt. In einer gebräuchlichen Schaltung wird die Pegelanpassung von einem in Emitterschaltung betriebenen Transistor geleistet, dessen Emitterpotential entsprechend dem gewünschten Ausgangspegel gewählt wird.

Der wesentliche Nachteil dieser gebräuchlichen Schaltung besteht in ihrer schlechten Realisierbarkeit in monolithischer Schaltkreistechnik, da für die vier Einzeltransistoren auch vier Isolationswannen erforderlich sind. Andererseits ist gerade bei einer solchen Schaltung zur Anpassung der Pegel verschiedener heute meist monolithisch ausgeführter Logik-Systeme auch deren einfache Realisierbarkeit in dieser Technologie äußerst wünschenswert.

Der Erfindung liegt die Aufgabe zugrunde, eine der gebräuchlichen Schaltungsanordnung elektrisch gleichwenige, jedoch wesentlich einfacher in monolithischer Schaiikreistechnik zu realisierende Schaltung anzugeben.

Ausgehend von einer Schaltungsanordnung mit einem Stromübernahmeschalter zur Bereitstellung ίο komplementärer Ausgangssignale und weiteren Transistorstufen zur Pegelanpassung besteht die Erfindung darin, daß die Kollektoren der beiden den Stromübernahmeschalter bildenden Transistoren je mit dem Kollektor eines weiteren Transistors verbunden sind, daß

iS die beiden weiteren Transistoren mit ihren Emittern miteinander an ein den Ausgangspegel bestimmendes Bezugspotential angeschlossen und bezüglich ihrer Kollektoren und Basen kreuzgekoppelt sind.

Gemäß einer vorteilhaften weiteren Ausbildung der Erfindung erfolgt zur Vergrößerung des Signalhubs die Kreuzkopplung über Dioden. Diese Dioden werden gemäß einem weiteren, insbesondere für die Realisierung in monolithischer Schaltkreistechnik geeigneten Ausführungsbeispiel der Erfindung als Transistoren mit einer kurzgeschlossenen Diodenstrecke ausgebildet.

Ein weiteres vorteilhaftes Ausführungsbeispiel der Erfindung jieht vor, daß die auf demselben Potential liegenden Kollektoren in einer gemeinsamen Halbleiterzone ausgebildet sind. Dieses trifft sowohl für die Transistoren des Stromübernahmeschalters als auch für die daran angeschlossenen weiteren Transistoren, insbesondere auch für die in der Kreuzkopplung eingeschalteten Transistoren zu. Schließlich kann gemäß einem Ausführungsbeispiel die Kreuzkopplung über Widerstände erfolgen.

Die Erfindung wird im folgenden an einem Ausführungsbeispiel unter Zuhilfenahme der Zeichnungen näher beschrieben. Es zeigt

F i g. 1 die Pegelverhältnisse bei verschiedenen Logiken.

F i g. 2 eine gebräuchliche Schaltungsanordnung, von der die Erfindung ausgeht und

F i g. 3 die erfindungsgemäße Schaltungsanordnung. In F i g. 1 sind die Pegelverhältnisse der Stromschal· ter-Logik (F i g. la) und der gesättigten Logik (F i g. Ib) dargestellt. Die Zuordnung der Spannungswerte zu den logischen Bedeutungen ist grundsätzlich willkürlich. In dem in F i g. 1 angenommenen praktischen Fall entspricht in der Stromschalt-Logik der binären »1« ein Spannungswert, der um mindestens 0,3 V über einer Bezugsspannung VR liegt bzw. der binären »0« ein Spannungswert von mindestens 0,3 V unterhalb dieser Bezugsspannung VR. Die Pegelverhältnisse in der gesättigten Logik sind dagegen anders (Fig. Ib). Hier entspricht in einem typischen Fall der binären »1« ein Spannungswert von mindestens 1 V oberhalb einer Bezugsspannung VR und der binären »0« ein Spannungswert von höchstens 0,3 V ebenfalls oberhalb der Bezugsspannung VR. An der Nahtstelle derart verschiedener Logik-Systeme wird also eine Schaltung zur Pegelanpassung benötigt. Sollen gleichzeitig aus einem Eingangssignal des einen. Logiksystems das wahre und das negierte entsprechende logische Signal entsprechend den Pegelverhältnissen des anderen Logiksy-

⁶S stems erhalten werden, ist zusätzlich eine diese komplementären Signale bildende Schaltung erforderlich.

In F i g. 2 ist eine gebräuchliche Schaltung zur Lieferung derartiger komplementärer Signale mit gleichzei-

liger Pegelanpassung dargestellt. Die Schaltung besteht aus einem sogenannten Stromiibernahmeschalter mit den NPN-Transistoren 71 und 72, deren Emitter miteinander und über den gemeinsamen Widerstand R 5 mit der negativen Spannungsquelle - V2 verbunden sind. Die Kollektoren dieser beiden Transistoren sind über die Arbeitswiderstände R 1 bzw. R 2 an die positive Spannung + Vl angeschlossen.

Der Basis des Transistors 71 wird das Emgangsz. B. Adressignal A zugeführt, das die in der Stromschalt-Logik üblichen Pegelverhältnisse aufweist. An der Basis des Transistors T2 liegt die Referenzspannung VR. Die an den Kollektoren der beiden Stromübernahmeschalter-Transistoren Ti und 72 zur Verfugung stehenden komplementären Signale werden je auf die Basis eines weiteren in Emitterschaltung betriebenen NPN-Transistors 73 bzw. 74 geführt. Die Emitter dieser beiden weiteren, die eigentliche Pegelanpassung leistenden Transistoren 73 und 74 sind miteinander verbunden und liegen auf einem den unteren Signalpegel bestimmenden Bezugspotential, z. B. 0 V. Der Kollektor von Transistor 4 ist mit der Ausgangsklemme 1 und über den Arbeitswiderstand R 4 mit der positiven Spannungsquelle +Vi verbunden. In entsprechender Weise ist auch der Kollektor von Transistor 73 mit der Ausgangsklemme 2 und über den Arbeitswiderstand /?3 mit der positiven Spannungsquelle +Vl verbunden. An der Ausgangsklemme 1 steht das dem Eingangssignal an der Basis von Transistor 71 entsprechende wahre bzw. an der Ausgangsklemme 2 das negierte Ausgangssignal, und zwar an die Pegelverhältnisse der gesättigten Logik angepaßt, zur Verfügung.

In F i g. 3 ist die zu der Schaltung in F i g. 2 elektrisch gleichwertige erfindungsgemäße Schaltung dargestellt. Zur besseren Vergleichbarkeit der beiden Schaltungen sind die entsprechenden Bezeichnungen gleich gewählt. Die Schaltungsanordnung gemäß der Erfindung besteht ebenfalls aus einem Stromübernahmeschalter, der aus den NPN-Transistoren 71 und 72 gebildet wird. Die Emitter der Transistoren 71 und 72 sind miteinander und über den Widerstand R 5 mit der negativen Spannungsquelle — V2 verbunden. An der Basis des Transistors 71 liegt das Eingangs- z. B. Adressignal A, das die in der Stromschalter-Logik gebräuchlichen Pegelwerte (Fig. la) aufweist. Die Basis des Transistors 72 liegt auf einem Be^ugspotential VR. Die Kollektoren der Transistoren 71 und 72 sind einmal an die Ausgangsklemmen 2 bzw. 1 der Schaltung, zum anderen über die Arbeitswiderstände R 1 bzw. R 2 an die positive Spannungsquelle + Vl angeschlossen. Die Kollektoren der Transistoren 71 und 72 sind darüberhinaus direkt mit den Kollektoren zweier weiterer NPN-Trar.sistoren 74 bzw. 73 gekoppelt, deren Emitter miteinander verbunden sind und auf einem zweiten, den unteren Ausgangspegel bestimmenden Bezugspotential, im Beispiel 0 Volt, liegen. Schließlich ist der Kollektor von Transistor 74 mit der Basis des Transistors 73 bzw. der Kollektor von 73 mit der Basis des Transistors 74 gekoppelt Wie später näher erläutert werden wird, bestimmt die Art dieser Kreuzkopplung den oberen Ausgangspegel der Schaltung.

In dem in Fig. 3 dargestellten Ausführungsbeispiel sind die Kollektoren und Basen der Transistoren 74 und 73 über die Dioden D\ bzw. D 2 kreuzgekoppelt. Die zwischen dem Kollektor von Transistor 74 und der Basis von Transistor 73 eingeschaltete Diode D 1 ist dabei mit der Basis-Emitterdiode von Transistor 73 gleichsinnig in Reihe geschaltet, während die zwischen dem Kollektor von Transistor 73 und der Basis von Transistor 74 eingeschaltete Diode D 2 gleichsinnig in Reihe zur Basis-Emitterdiode von Transistor 74 geschaltet ist. An der Ausgangsklemme 1 steht das dem Eingangssignal an der Basis von Transistor 71 entsprechende wahre und an der Ausgangsklemme 2 das entsprechende negierte Ausgangssignal, und zwar in den Pegelverhältnissen der gesättig'en Logik, zur Verfügung.

ίο Weist die Spannung an der_Basis von Transistor 1 den unteren Spannungspegel A. z. B. — 2V auf, und beträgt die Bezugsspannung an der Basis von Transistor

72 VR= —1,25 V, und nimmt man ferner für die Spannungen Vl, V2 und die Bezugsspannung der Emi^f der Transistoren 73 und 74 die in den Zeichnungen angegebenen Werte von +3V, —4V und OV an, ist Transistor 71 gesperrt und Transistor 72 leitend. Ohne die an die Kollektoren der Transistoren 71 bzw. 72 angeschlossene innere Schaltung würde an der Ausgangsklemme 1 ein Spannungswert auftreten, der sich aus der Summe der Spannung über dem Widerstand R5 und der Kollektor-Emitterspannung des leitenden Transistors 72 (etwa 0,2 V) zusammensetzt. Ein zusätzlicher Laststrom würde einen erhöhten Spannungsabfall über dem Widerstand R 5 und damit eine höchst unerwünschte Pegelverschiebung verursachen. Außerdem läge der untere Ausgangspegel durch die Höhe des durch den Widerstand /?5 fließenden Gesamtstromes die gewählte Bezugsspannung VR und die beiden Versorgungsspannungen Vl und V2 fest. Die Kollektorspannung des bei dem angenommenen Eingangspegel gesperrten Transistors 71 ist in dem erfindungsgemäßen Ausführungsbeispiel jedoch über die Diode D 1 auf die Basis des gewissermaßen parallel zu 72 geschalteten Transistors 73 gekoppelt. Gleichzeitig mit Transistor 72 wird demnach auch Transistor

73 leitend sein und damit infolge dieses iiiederohmigeren Strompfades an der Ausgangsklemme 1 einen solchen Spannungspegel erzwingen, der nur von der wählbaren Bezugsspannung am Emitter des Transistors 73 und der Kollektor-Emitterspannung des leitenden Transistors 73 bestimmt wird.

Über die Diode D 2 wird dabei gleichzeitig Transistor 74 gesperrt gehalten. Durch die Kreuzkopplung der Transistoren 73 und 74 und deren kollektormäßige Verbindung mit den zugehörigen Stromübernahmeschaher-Transisloren 72 bzw. 71 ist gewährleistet, daß die Transistoren 71 und 74 bzw. 72 und 73 jeweils den gleichen Leitzustand aufweisen. Weist das Eingangssignal an der Basis des Transistors 71, wie oben angenommen, den unteren Pegelwert A auf, sind demnach die Transistoren 71 und 74 gesperrt und die Transistoren 72 und 73 leitend. An der Ausgangsklenime 2 tritt der obere Spantiungspegel, also das negierte Eingangssignal auf. Dieser obere Spannungspegel bestimmt sich durch die Summe der beiden Spannungsabfälle über den leitenden Dioden D 1 und die Emittcr-Basisdiode des Transistors 73 (jeweils etwa 0,7 V)

Weist das Eingangssignal an der Basis von Transistor 71 dagegen den oberen Spannungspegel A auf, sind die Transistoren 71 und 74 leitend und die Transistoren T2 und 73 gesperrt. In diesem Fall tritt an der Ausgangsklemmc 1 auch der entsprechende obere Spannungspegel auf, der wiederum durch den Spannungsabfall über den leitenden Dioden D 2 und die Basis-Emitterdiode von Transistor 74 bestimmt ist. Entsprechend tritt an der Ausgangsklemme 2 das komple-

mentäre Ausgangssignal, nämlich der untere Spannungspegel, auf, der durch die Kollektor-Emitterspannung des leitenden Transistors 74 (etwa 0,2 V) und die am Emitter des Transistors 74 liegende Bezugsspannung (in diesem Fall 0 V) bestimmt ist.

Wie bereits erwähnt, bestimmen die in der Kreuzkopplung der Transistoren 73 und 74 eingeschalteten Bauelemente zusammen mit der Bezugsspannung an den Emittern von 73 und 74 den oberen Ausgangspegel der Schaltung.

Es können dementsprechend die Dioden D1 und Dl ganz wegfallen, wenn der Spannungsabfall über den Basis-Emitterdioden der Transistoren 73 bzw. Γ4 als Signalhub ausreicht. Es können aber auch zwei oder mehr Dioden hintereinander geschaltet werden, um so einen größeren Signalhub zu bekommen. Schließlich können statt der Dioden DX und D 2 auch Widerstände verwendet werden.

Während die in F i g. 1 gezeigte Schaltung bei ihrer Realisierung in monolithischer Schaltkreistechnik 4 separate Isolationswannen benötigt, kommt man bei der erfindungsgemäßen Schaltung mit der Hälfte, nämlich zwei derartigen Isolationswannen aus. Das ist deshalb möglich, weil die Transistoren 7*1 und Γ4 bzw. TI und 73 kollektormäßig auf demselben Potential liegen und demnach in einer Halbleiterzone realisiert werden können. Auch die in der Schaltung nach F i g. 2 verwendeten Dioden DX und D 2 bedingen keinen nennenswerten Mehraufwand oder gar eine zusätzliche Isolationswanne. Für diese Dioden bietet sich in äußerst vorteilhafter Weise eine Realisierung als Transistor mit kurzgeschlossener Kollektor-Basisdiode an. Die Kollektoren dieser als Dioden geschalteten Transistoren liegen dabei auf demselben Potential wie die der zwei zugehörigen Transistoren, z.B. können die Transistoren 71. 74 und die Diode D X bzw. die Transistoren 72, 73 und die Diode D 2 in jeweils einer solchen Isolationswanne ausgebildet werden.

Die Erfindung ist schließlich nicht nur auf die im Ausführungsbeispiel angenommenen Pegelverhältnisse beschränkt, sondern kann allgemein dort Anwendung finden, wo ein Signal in einem bestimmten ersten Pegelschema in das wahre und negierte Signal eines zweiten Pegelschemas ungesetzt werden soll. Die Erfindung ist ferner nicht beschränkt auf Schaltungen der Digitaltechnik, sondern kann ebensogut Anwendung in mit Differentialverstärkeranordnungen arbeitenden Analogschaltungen finden, in denen der Bezugspegel umgesetzt werden soll, um den herum die Aussteuerung erfolgt. Schließlich kann die Erfindung ebenso mit PNP-Transistoren ausgeführt werden, wozu lediglich die Polaritäten der Steuer- und Versorgungsspannungen umzupolen sind.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zur Pegelanpassung mit komplementären Ausgangssignalen, bestehend aus einem Stromübernahmeschalter zur Bereitstellung komplementärer Ausgangssignale und weiteren Transistorstufen zur Pegelanpassung, dadurch gekennzeichnet, daß die Kollektoren der beiden den Stromübernahmeschalter bildenden Transistoren (7*1, 7*2) je mit dem Kollektor eines weiteren Transistors (7"4 bzw. 7*3) verbunden sind, daß die beiden weiteren Transistoren (7~4, 7*3) mit ihren Emittern miteinander an ein den Ausgangspegel bestimmendes Bezugspotential (0 V) angeschlossen und bezüglich ihrer Kollektoren und Basen kreuzgekoppelt sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Vergrößerung des Signalhubs die Kreuzkopplung über Dioden (DX, D 2) erfolgt.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Dioden (D 1, D 2) als Transistoren mit einer kurzgeschlossenen Diodenstrecke ausgebildet sind.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die auf demselben Potential liegenden Kollektoren in einer gemeinsamen Halbleiterzone ausgebildet sind.

5. Schaltungsanordnung nach Anspruch 1 oder 4, dadurch gekennzeichnet, daß die Kreuzkopplung über Widerstände erfolgt.