DE10254618A1

DE10254618A1 - Schaltung zum Ansteuern einer Leistungsvorrichtung

Info

Publication number: DE10254618A1
Application number: DE10254618A
Authority: DE
Inventors: Hiroshi Yoshida; Yoshikazu Tanaka
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-03-19
Filing date: 2002-11-22
Publication date: 2003-10-16
Anticipated expiration: 2022-11-23
Also published as: JP2003273715A; KR100555615B1; CN100350743C; US6734706B2; JP4088466B2; CN1445927A; KR20030076181A; US20030179020A1; DE10254618B4

Abstract

Eine Ansteuerschaltung beinhaltet eine Pegelverschiebungsschaltung (10), die den Pegel der Hauptsignale, die aus EIN- und AUS-Signalen zum Vorgeben des EIN- und AUS-Vorgangs der Leistungsvorrichtung gebildet sind, versetzt und die versetzten Signale abgibt, eine Übertragungsschaltung (30), die die Hauptsignale für die Übertragung zu der Leistungsvorrichtung zwischenspeichert, eine Maskiersignalschaltung (40), die ein Maskiersignal auf der Basis der Hauptsignale erzeugt, um die Übertragung der Hauptsignale zu verhindern, wenn die Logik der EIN- und AUS-Signale gleich wird und dadurch ein falscher Betrieb verursacht würde, sowie eine Potentialdifferenz-Addierschaltung (11, 13), die eine Potentialdifferenz DELTAV zwischen einem Signal, das der Maskiersignalschaltung (40) als Hauptsignal zugeführt wird, und einem Signal schafft, das der Übertragungsschaltung (30) als Hauptsignal zugeführt wird.

Description

Die vorliegende Erfindung betrifft eine Schaltung zum Ansteuern einer Leistungsvorrichtung und insbesondere eine Technologie, mit der sich ein fehlerhafter Betrieb bzw. ein fehlerhaftes Ansprechen des auf der Seite hohen Potentials befindlichen Ausgangs aufgrund eines falschen Signals aufgrund von negativem Rauschen und dergleichen auf dem auf der Seite hohen Potentials befindlichen Referenzpotential verhindern läßt.
Fig. 9 zeigt eine Konfiguration einer bekannten Ansteuerschaltung für Leistungsvorrichtungen. Die Ansteuerschaltung ist mit einer Leistungsvorrichtung, wie zum Beispiel einem IGBT oder einem MOSFET (nicht gezeigt), verbunden und wird dazu verwendet, ein Steuersignal zum Ansteuern der Leistungsvorrichtungen zu erzeugen. Diese Ansteuerschaltung wird im folgenden beschrieben.
Die in Fig. 9 dargestellte Ansteuerschaltung ist mit einer Pegelverschiebungsschaltung 10', einer Übertragungsschaltung 30' und einer Treiberschaltung 50 ausgestattet. Die Pegelverschiebungsschaltung 10' beinhaltet Widerstände R1 und R2 sowie Hochspannungs-Feldeffekttransistoren (die nachfolgend auch als "HNMOS-Transistoren" bezeichnet werden) T1 und T2.
Die Übertragungsschaltung 30' weist ein RS-Flipflop 31, NOR-Gatter 33 und 34, NAND-Gatter 35 und 36, Inverter-Gatter 37 und 38 sowie eine Maskiersignalschaltung 40c mit einem UND-Gatter auf. Die Treiberschaltung 50 ist mit einer Leistungsvorrichtung, beispielsweise einem IGBT oder einem MOSFET, verbunden, und ihr Ausgangssignal steuert den Betrieb bzw. die Ansteuerung der Leistungsvorrichtung.
Ein Signal auf der Seite hohen Potentials, das den EIN- und AUS-Betrieb der Leistungsvorrichtung steuert, wird in die Pegelverschiebungsschaltung 10' eingespeist. Bei dem Signal auf der Seite hohen Potentials handelt es sich um ein Rechteckwellensignal; dieses wird den HNMOS-Transistoren T1 und T2 der Pegelverschiebungsschaltung 10' derart zugeführt, daß der Pegel bzw. das Niveau des auf der Seite hohen Potentials befindlichen Signals zu einem hohen Potential hin verschoben wird. Die pegelversetzten Signale (die auch als "EIN-Signal" und "AUS-Signal" bezeichnet werden) werden von der Treiberschaltung 50 durch die Inverter-Gatter 37 und 38 der Übertragungsschaltung 30' zu der Leistungsvorrichtung übertragen.
Im allgemeinen kann es sich bei einer Last der von der Ansteuerschaltung angesteuerten Leistungsvorrichtung um eine induktive Last eines Motors oder einer Leuchtstoff-Lampe handeln. Aufgrund des Einflusses einer solchen induktiven Last sowie parasitärer Induktivitätskomponenten der Verschaltung auf einer gedruckten Schaltungsplatte schwankt das auf der Seite hohen Potentials befindliche Referenzpotential (Potential an der Erdungsleitung 23) in der Treiberschaltung während Schaltvorgängen zu der negativen Seite der Masse hin (Potential an der Erdungsleitung 25), so daß das auf der Seite hohen Potentials befindliche Signal durch diese Schwankung verfälscht wird.
Dieses falsche Signal kann erzeugt werden durch Anlegen von dV/dt an das auf der Seite hohen Potentials befindliche Referenzpotential oder durch einen hohen negativen Rauschpegel in dem Referenzpotential auf der Seite mit hohem Potential.
Das falsche Signal verursacht das Fließen eines Stromes durch die Pegelverschiebungswiderstände R1 und R2, die mit der Stromversorgung 21 auf der Seite mit hohem Potential verbunden sind, und zwar aufgrund von parasitärer Kapazität oder parasitärer Dioden der HNMOS-Transistoren T1 und T2 und dergleichen, so daß es zu einem Spannungsabfall kommt. Das falsche Signal wird dann zu der Übertragungsschaltung 30' übertragen, so daß es zu einem fehlerhaften Betrieb der Leistungsvorrichtung kommt.
Die in Fig. 9 dargestellte Schaltung verwendet eine Logikfiltertechnik, um diesem fehlerhaften Betrieb entgegenzuwirken. Das heißt, die Schaltung weist eine Maskiersignalschaltung 40c auf, die ein Signal erzeugt, das das falsche bzw. verfälschte Signal aufhebt. Die Maskiersignalschaltung 40c erzeugt ein Signal (das im folgenden als "Maskiersignal" bezeichnet wird), das die "EIN"- und "AUS"- Signale maskiert, so daß diese Signale nicht zu dem RS-Flipflop 31 übertragen werden, wenn sie beide aktiv sind.
Das Maskiersignal maskiert die in die Übertragungsschaltung 31 eingespeisten "EIN"- und "AUS"-Signale, d. h. die Ausgangssignale (die im folgenden als "Hauptsignale" bezeichnet werden) der NAND-Gatter 35 und 36. Zu diesem Zeitpunkt sind die Betriebsbereiche der Hauptsignale und des Maskiersignals gleich eingestellt. Wenn jedoch ihre Betriebsbereiche verschoben werden, kann das verfälschte Signal zu der Übertragungsschaltung 30 übertragen werden. Diese Situation soll nun anhand von Fig. 10 erläutert werden.
Es sei zum Beispiel der Fall angenommen, in dem die Awsgangssignale der Pegelverschiebungsschaltung 10', d. h. die "EIN"- und "AUS"-Signale, aufgrund des Einflusses von dV/dt und dergleichen rasch abfallen, wie dies in Fig. 10A gezeigt ist. Ferner sei angenommen, daß der Pegel der Schwellenwerte der NAND-Gatter 35 und 36 sowie der Pegel des Schwellenwerts für die Maskiersignalschaltung 40c aufgrund von Verschiebung und dergleichen verschieden sind.
In Fig. 10A sind die Schwellenwerte für die NAND-Gatter 35 und 36 durch die gestrichelte Linie B' dargestellt, und der Pegel des Schwellenwerts für die Maskiersignalschaltung 40c ist durch die gestrichelte Linie A' dargestellt. In dem dargestellten Fall variieren die Hauptsignale und das Maskiersignal in der in Fig. 10B bzw. 10C dargestellten Weise.
Genauer gesagt, es wird der Bereich, in dem das Maskiersignal aktiv (d. h. HOCH) ist, schmaler als der Bereich, in dem die Hauptsignale inaktiv (d. h. NIEDRIG) werden, so daß ein Hauptsignal, das fälschlicherweise inaktiv wird, d. h. ein falsches bzw. verfälschtes Signal, nicht ausreichend maskiert werden kann. Aus diesem Grund kommt es zu einem falschen Signal in einem Zwischenspeicher-Eingangssignal, bei dem es sich um ein Setzeingangssignal des RS-Flipflops 31 handelt, wie dies in Fig. 10D dargestellt ist.
Eine Aufgabe der vorliegenden Erfindung besteht in der Überwindung des vorstehend beschriebenen Problems und somit in der Angabe einer Ansteuervorrichtung zum Ansteuern von Leistungsvorrichtungen, mit der sich das Auftreten eines falschen Signals aufgrund von negativem Rauschen, dV/dt und dergleichen auf dem Referenzpotential auf der Seite mit hohem Potential sicher verhindern läßt.
Gelöst wird diese Aufgabe durch eine Ansteuervorrichtung bzw. eine Schaltung, wie sie im Anspruch 1 angegeben ist.
Bei einer Ansteuerschaltung gemäß der vorliegenden Erfindung handelt es sich somit um eine Schaltung zum Ansteuern einer Leistungsvorrichtung, wobei die Schaltung folgendes aufweist: eine Pegelverschiebungsschaltung, die Pegel von Hauptsignalen, die EIN- und AUS-Signale zum Anweisen von EIN- bzw. AUS-Vorgängen der Leistungsvorrichtung aufweisen, versetzt und die versetzten Signale abgibt; eine Übertragungsschaltung, die die Hauptsignale für die Übertragung zu der Leistungsvorrichtung zwischenspeichert; eine Maskiersignalschaltung, die ein Maskiersignal auf der Basis der Hauptsignale erzeugt, wobei das Maskiersignal eine Übertragung der Hauptsignale verhindert, wenn die Logik der EIN- und AUS- Signale gleich wird und dadurch ein fehlerhafter Betrieb verursacht würde; sowie eine Potentialdifferenz-Addierschaltung, die eine Potentialdifferenz zwischen einem Signal, das der Maskiersignalschaltung als Hauptsignal zugeführt wird, und einem Signal schafft, das der Übertragungsschaltung als Hauptsignal zugeführt wird. Der Betriebsbereich des Maskiersignals wird somit vergrößert, und ein falsches Signal kann somit sicherer maskiert werden, so daß das Auftreten eines falschen Signals sicher verhindert werden kann.
Bei der erfindungsgemäßen Ansteuerschaltung kann die Maskiersignalschaltung ein Maskiersignal erzeugen, um eines der Hauptsignale aus einem Signal aufzuheben, das man durch Invertieren des anderen der Hauptsignale erhält. Somit ist keine mit hoher Genauigkeit erfolgende Einstellung von Schwellenwerten, Verzögerungszeit und dergleichen der logischen Gatterelemente erforderlich, die an dem Maskiersignalweg und dem Hauptsignalweg beteiligt sind, so daß sich die Ausbildungseffizienz verbessern läßt. Außerdem lassen sich die Signalschaltungen vereinfachen.
Weiterhin kann die Potentialdifferenz-Addierschaltung ein Widerstandselement aufweisen, und Vorstrom läßt sich durch geeignete Festlegung des Widerstandswertes des Widerstandselements reduzieren. Somit läßt sich ein Wärmeverlust, bei dem es sich um ein latentes Problem bei Ansteuerschaltungen handelt, verbessern.
Außerdem kann die Potentialdifferenz-Addierschaltung einen PMOS-Transistor aufweisen, und die Schwellenspannung läßt sich unter Verwendung des Back- Gate-Effekts steigern. In diesem Fall ist ein Vorteil vorhanden, wenn die Potentialdifferenz ΔV auf einen hohen Wert eingestellt ist.
Außerdem kann die Potentialdifferenz-Addierschaltung einen NMOS-Transistor aufweisen. In diesem Fall wird die Potentialdifferenz ΔV durch Strom weniger beeinflußt, wo daß der Potentialdifferenzwert stabiler wird. Der Betriebsbereich der Hauptsignale sowie der Betriebsbereich des Maskiersignals lassen sich somit stabil trennen.
Weiterhin kann die Potentialdifferenz-Addierschaltung eine Diode aufweisen. In diesem Fall kann der Wert der Potentialdifferenz ΔV mit mehreren Stufen von Dioden feiner eingestellt werden.
Zusätzlich dazu kann die Potentialdifferenz-Addierschaltung eine Zenerdiode aufweisen. In diesem Fall läßt sich ein hoher Wert der Potentialdifferenz ΔV mit einer einzigen Zenerdioden-Stufe erzielen, so daß die Auslegungsfläche reduziert werden kann.
Die Erfindung und Weiterbildungen der Erfindung werden im folgenden anhand der Beschreibung bevorzugter Ausführungsbeispiele derselben unter Bezugnahme auf die Begleitzeichnungen, in denen gleiche Teile mit gleichen Bezugszeichen bezeichnet sind, noch näher erläutert. In den Zeichnungen zeigen:
Fig. 1 eine Darstellung zur Erläuterung der Konfiguration einer Ansteuerschaltung für Leistungsvorrichtungen gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 2A eine Darstellung zur Erläuterung einer Wellenform des Ausgangssignals der Pegelverschiebungsschaltung in der Ansteuerschaltung gemäß der vorliegenden Erfindung;
Fig. 2B eine Darstellung zur Erläuterung einer Wellenform der Hauptsignale (NAND-Gatter-Ausgangssignale) in der Ansteuerschaltung gemäß der vorliegenden Erfindung;
Fig. 2C eine Darstellung zur Erläuterung einer Wellenform des Maskiersignals in der Ansteuerschaltung gemäß der vorliegenden Erfindung;
Fig. 2D eine Darstellung zur Erläuterung einer Wellenform des Eingangssignals zu der Übertragungsschaltung in der Ansteuerschaltung gemäß der vorliegenden Erfindung;
Fig. 3 eine Darstellung zur Erläuterung eines Beispiels von Potentialdifferenz-Addierschaltungen in der Ansteuerschaltung, die Widerstandselemente aufweist (zweites Ausführungsbeispiel);
Fig. 4A eine Darstellung zur Erläuterung eines Beispiels der Potentialdifferenz-Addierschaltungen in der Ansteuerschaltung, die PMOS-Transistoren aufweist (drittes Ausführungsbeispiel);
Fig. 4B eine Darstellung zur Erläuterung eines Beispiels der Potentialdifferenz-Addierschaltungen in der Ansteuerschaltung, die PMOS-Transistoren aufweist; bei denen ein Back-Gate-Effekt verwendet wird (drittes Ausführungsbeispiel);
Fig. 5 eine Darstellung zur Erläuterung eines Beispiels der Potentialdifferenz-Addierschaltungen in der Ansteuerschaltung, die NMOS-Transistoren aufweist (viertes Ausführungsbeispiel);
Fig. 6 eine Darstellung zur Erläuterung eines Beispiels der Potentialdifferenz-Addierschaltungen in der Ansteuerschaltung, die Dioden aufweist (fünftes Ausführungsbeispiel);
Fig. 7 eine Darstellung zur Erläuterung eines Beispiels der Potentialdifferenz-Addierschaltungen in der Ansteuerschaltung, die Zenerdioden aufweist (sechstes Ausführungsbeispiel);
Fig. 8 eine Darstellung zur Erläuterung einer Konfiguration der Ansteuerschaltung für Leistungsvorrichtungen gemäß einem siebten Ausführungsbeispiel;
Fig. 9 eine Darstellung zur Erläuterung einer Konfiguration einer Ansteuerschaltung für Leistungsvorrichtungen gemäß dem Stand der Technik;
Fig. 10A eine Darstellung zur Erläuterung einer Wellenform des Ausgangssignals der Pegelverschiebungsschaltung in der Ansteuerschaltung des Standes der Technik;
Fig. 10B eine Darstellung zur Erläuterung einer Wellenform der Hauptsignale (NAND-Gatter-Ausgangssignale) in der Ansteuerschaltung des Standes der Technik;
Fig. 10C eine Darstellung zur Erläuterung einer Wellenform des Maskiersignals in der Ansteuerschaltung des Standes der Technik; und
Fig. 10D eine Darstellung zur Erläuterung einer Wellenform des Eingangssignals der Übertragungsschaltung in der Ansteuerschaltung des Standes der Technik.
Im folgenden werden bevorzugte Ausführungsbeispiele der Ansteuerschaltung für Leistungsvorrichtungen gemäß der vorliegenden Erfindung unter Bezugnahme auf die Begleitzeichnungen ausführlich beschrieben.

Erstes Ausführungsbeispiel

Fig. 1 zeigt eine Konfiguration einer Schaltung zum Ansteuern von Leistungsvorrichtungen gemäß der vorliegenden Erfindung. Bei der Ansteuerschaltung handelt es sich um eine Schaltung, die ein Ansteuersignal für die Leistungsvorrichtung erzeugt und die eine Pegelverschiebungsschaltung 10, eine Übertragungsschaltung 30 und eine Treiberschaltung 50 aufweist. Die Ansteuerschaltung kann aus einer integrierten Hochspannungsschaltung (HVIC) bestehen.
Die Pegelverschiebungsschaltung 10 weist Widerstände R1 und R2 sowie Hochspannungs-Feldeffekttransistoren (HNMOS-Transistoren) T1 und T2 auf. Eine Potentialdifferenz-Addierschaltung 13 bzw. 11 ist zwischen den Widerstand R1 und den HNMOS-Transistor T1 bzw. zwischen den Widerstand R2 und den HNMOS-Transistor T2 geschaltet. Die Potentialdifferenz-Addierschaltung 11 bzw. 13 erzeugt eine Potentialdifferenz ΔV über sich selbst.
Ein Signal auf der Seite mit hohem Potential zum Vorgeben des EIN- und AUS- Betriebs der Leistungsvorrichtung wird der Pegelverschiebungsschaltung 10 zugeführt. Bei dem Signal auf der Seite mit hohem Potential handelt es sich um ein Rechteckwellensignal, und dieses Signal wird den HNMOS-Transistoren T1 und T2 der Pegelverschiebungsschaltung 10 zugeführt, um einen Pegelversatz bzw. eine Pegelverschiebung zu einem Potential zu erfahren.
Im folgenden wird das pegelversetzte Hochpotentialsignal zum Steuern der Leistungsvorrichtung in den EIN-Zustand als "EIN-Signal" bezeichnet, und das pegelversetzte Höchpotentialsignal zum Steuern der Leistungsvorrichtung in den AUS-Zustand wird als "AUS-Signal" bezeichnet. Ferner werden die miteinander kombinierten EIN- und AUS-Signale als "Hauptsignale" bezeichnet. Die von der Pegelverschiebungsschaltung 10 übertragenen Signale werden von der Treiberschaltung 50 durch die Invertergatter 37 und 38 und dergleichen der Übertragungsschaltung 30 zu der Leistungsvorrichtung übertragen.
Das Signal auf der Seite mit hohem Potential schaltet den HNMOS-Transistor T2 EIN, wenn die Leistungsvorrichtung eingeschaltet werden soll (wenn das "EIN"- Signal aktiv ist). Das Signal auf der Seite mit hohem Potential schaltet den HNMOS-Transistor T1 EIN, wenn die Leistungsvorrichtung ausgeschaltet werden soll (wenn das "AUS"-Signal aktiv ist).
Die Übertragungsschaltung 30 beinhaltet ein RS-Flipflop 31, NOR-Gatter 33 und 34, NAND-Gatter 35 und 36, Invertergatter 37 und 38 sowie eine Maskiersignalschaltung 40. Die Maskiersignalschaltung 40 weist Inverter und ein UND-Gatter auf. Die Invertergatter 27 und 38 der Übertragungsschaltung 30 sind jeweils mit den auf der Seite hohen Potentials befindlichen Enden der Potentialdifferenz- Addierschaltungen 11 und 13 der Pegelverschiebungsschaltung 10 verbunden. Die Eingänge der Invertergatter der Maskiersignalschaltung 40 sind jeweils mit den auf der Seite niedrigen Potentials befindlichen Enden der Potentialdifferenz- Addierschaltungen 11 und 13 verbunden.
Bei der Maskiersignalschaltung 40 handelt es sich um eine Schaltung, die dann, wenn das "EIN"-Signal und das "AUS"-Signal gleichzeitig aktiv werden, ein Maskiersignal erzeugt, das eine Übertragung der Hauptsignale zu dem RS-Flipflop 31 verhindert. Der Grund hierfür liegt darin, daß das RS-Flipflop 31 falsch arbeitet, wenn diese Hauptsignale übertragen werden, so wie sie sind.
In der Übertragungsschaltung 30 führt das NOR-Gatter 33 die NOR-Operation mit dem EIN-Signal (Hauptsignal), das durch das Invertergatter 37 und das NAND- Gatter 35 von der Pegelverschiebungsschaltung 10 zugeführt wird, einerseits und mit dem von der Maskiersignalschaltung 40 erzeugten Maskiersignal andererseits durch, und anschließend überträgt es das Operationsergebnis zu dem Setzeingang (S) des RS-Flipflops 31.
Das NOR-Gatter 34 führt die NOR-Operation mit dem AUS-Signal, das durch das Invertergatter 38 und das NAND-Gatter 36 von der Pegelverschiebungsschaltung 10 zugeführt wird, einerseits und mit dem von der Maskiersignalschaltung 40 erzeugten Maskiersignal andererseits durch, woraufhin es das Ergebnis der Operation zum dem Rücksetzeingang (R) des RS-Flipflops 31 überträgt.
Genauer gesagt, es sind bei der vorstehend erläuterten Ansteuerschaltung die Eingänge der Maskiersignalschaltung 40 mit den Niedrigpotentialseiten der Potentialdifferenz-Addierschaltungen 11 und 13 verbunden und die Eingänge der Übertragungsschaltung 30 mit den Hochpotentialseiten der Potentialdifferenz- Addierschaltungen 11 und 13 verbunden.
Durch diese Ausbildung wird dann, wenn die Hauptsignale aufgrund von dV/dt schwanken, eine um ΔV geringere Spannung als die der Übertragungsschaltung 30 zugeführten Hauptsignale in die Maskiersignalschaltung 40 eingespeist, so daß der Betriebsbereich der Maskiersignalschaltung 40 stärker erweitert wird als die Betriebsbereiche der NAND-Gatter 35 und 36. Somit kann das falsche Signal selbst dann sicherer maskiert werden, wenn die Schwellenwerte der Invertergatter und dergleichen verschoben sind, so daß das Auftreten eines falschen Signals verhindert werden kann.
Die Arbeitsweise dieses Prozesses wird im folgenden unter Bezugnahme auf die Fig. 2A bis 2D ausführlicher beschrieben. In Fig. 2A stellt die Linie X eine Änderung in den Ausgangssignalen (den Hauptsignalen) der Pegelverschiebungsschaltung 10 dar, die aufgrund des Einflusses von dV/dt und dergleichen rasch abgefallen sind. Die gestrichelte Linie Y stellt eine Änderung in den Eingangssignalen für die Maskiersignalschaltung 40 zu diesem Zeitpunkt dar. Die gestrichelte Linie A stellt den Schwellenwert für die logische Umkehrung der Invertergatter in der Maskiersignalschaltung 40 und der Übertragungsschaltung 30 dar.
Wie in Fig. 2A gezeigt ist, schwankt das Eingangssignal (gestrichelte Linie Y) zu der Maskiersignalschaltung 40 auf einem Niveau, das um die Potentialdifferenz ΔV niedriger ist als das Potential des Eingangssignals (Linie X) zu der Übertragungsschaltung 30. Der Bereich (Betriebsbereich), in dem das Maskiersignal aktiv ist, ist somit erweitert. Die Hauptsignale, bei denen es sich um die Ausgangssignale der NAND-Gatter 35 und 36 handelt, variieren in der in Fig. 2B gezeigten Weise, während das Maskiersignal in der in Fig. 2C gezeigten Weise variiert. Auf diese Weise wird der Bereich (Betriebsbereich), in dem das Maskiersignal aktiv ist, erweitert, so daß die Hauptsignale, die eine Schwankungskomponente beinhalten, die zur Entstehung eines falschen Signals führen kann, in ausreichender Weise maskiert werden können. Wie in Fig. 2D gezeigt ist, kommt es somit zu keinem falschen Signal in dem Zwischenspeicher-Eingangssignal, das dem Setzeingang (S) des RS-Flipflops 31 zugeführt wird.
Wie vorstehend beschrieben, wird bei dem vorliegenden Ausführungsbeispiel das Potential der Eingangssignale zum Erzeugen des Maskiersignals niedriger gemacht als das Potential der Hauptsignale, die den Ansteuervorgang der Leistungsvorrichtung steuern. Die Maskierung des falschen Signals ist somit sichergestellt, so daß ein Auftreten eines falschen Signals verhindert werden kann. Die Potentialdifferenz ΔV wird auf einen derartigen Wert gesetzt, daß die Maskierung selbst dann in ausreichender Weise durchgeführt werden kann, wenn sich die Qualitäten der Schaltungselemente verändern.

Zweites Ausführungsbeispiel

Fig. 3 veranschaulicht ein Beispiel, bei dem die Potentialdifferenz-Addierschaltungen 11 und 13 in der Ansteuerschaltung des ersten Ausführungsbeispiels Widerstandselemente aufweisen. Hierbei erhält man die Potentialdifferenz ΔV als Produkt aus dem Widerstandswert der Widerstandselemente 11a und 13a und einem Vorstrom. Geeignet festgelegte Widerstandswerte der Widerstandselemente 11a und 13a können den Vorstrom reduzieren, und somit läßt sich ein Problem in Verbindung mit einem Wärmeverlust verbessern, bei dem es sich um ein latentes Problem der vorliegenden Ansteuerschaltung handelt. Es ist darauf hinzuweisen, daß die Potentialdifferenz-Addierschaltungen 11 und 13 nicht nur eine Stufe von Widerstandselementen, sondern auch zwei oder mehr Stufen von Widerstandselementen aufweisen können.

Drittes Ausführungsbeispiel

Die Fig. 4A und 4B zeigen Beispiele, bei denen die Potentialdifferenz-Addierschaltung 11 oder 13 in der Ansteuerschaltung des ersten Ausführungsbeispiels einen PMOS-Transistor aufweist. In der in Fig. 4A gezeigten Potentialdifferenz- Addierschaltung 11b oder 13b ist ein Back-Gate-Anschluß des PMOS-Transistors mit einem Source-Anschluß verbunden, so daß die Potentiale dieser Anschlüsse gleich sein können.
Die Potentialdifferenz ΔV erhält man als Schwellenspannung Vth des PMOS-Transistors 11b oder 13b. Fig. 4B veranschaulicht ein Beispiel, bei dem wiederum der Back-Gate-Effekt des PMOS-Transistors verwendet wird. Ein Back-Gate-Anschluß des PMOS-Transistors und ein Source-Anschluß sind durch das Register verbunden, so daß zwischen ihnen eine Potentialdifferenz gebildet werden kann.
In diesem Fall steigt im Gegensatz zu dem Fall der Fig. 4A die Schwellenspannung Vth um die Potentialdifferenz zwischen den Back-Gate-Anschlüssen und den Source-Anschlüssen an, und somit steigt auch die durch die Potentialdifferenz- Addierschaltungen 11b' und 13b' gegebene Potentialdifferenz ΔV um den gleichen Betrag an.

Viertes Ausführungsbeispiel

Fig. 5 veranschaulicht ein Beispiel der Potentialdifferenz-Addierschaltungen 11 und 13 in der Ansteuerschaltung des ersten Ausführungsbeispiels, wobei die Schaltungen 11 und 13 NMOS-Transistoren aufweisen. Die Potentialdifferenz ΔV erhält man als Schwellenspannung Vth der NMOS-Transistoren 11c und 13c.
Somit wird die Potentialdifferenz ΔV durch den Stromwert weniger beeinflußt, so daß sie im Vergleich zu der Verwendung von Widerstandselementen stabiler wird. Der Betriebsbereich der Hauptsignale sowie der Betriebsbereich des Maskiersignals lassen sich somit stabil trennen.

Fünftes Ausführungsbeispiel

Fig. 6 veranschaulicht ein Beispiel der Potentialdifferenz-Addierschaltungen 11 und 13 in der Ansteuerschaltung des ersten Ausführungsbeispiels, wobei die Schaltungen 11 und 13 Dioden aufweisen. Die Potentialdifferenz ΔV erhält man als Wert Vf des Durchlaßspannungsabfalls der Dioden 11d und 13d. Der Wert Vf des Durchlaßspannungsabfalls wird somit weniger durch einen Strom beeinflußt als im Fall der Verwendung von MOS-Transistoren, so daß die Stabilität verbessert werden kann. Auch ist der Spannungsabfallwert Vf für Dioden geringer als der für Zenerdioden. Somit läßt sich der Wert der Potentialdifferenz AV mit mehreren Stufen von Dioden feiner einstellen.

Sechstes Ausführungsbeispiel

Fig. 7 veranschaulicht ein Beispiel der Potentialdifferenz-Addierschaltungen 11 und 13 in der Ansteuerschaltung des ersten Ausführungsbeispiels, wobei die Schaltungen 11 und 13 Zenerdioden aufweisen. Der Spannungsabfallwert Vf von Zenerdioden ist generell hoch. Somit läßt sich eine hohe Potentialdifferenz ΔV mit einer einzigen Stufe der Zenerdiode 11e oder 13e erzielen, so daß sich wiederum die Auslegungsfläche reduzieren läßt.

Siebtes Ausführungsbeispiel

Fig. 8 veranschaulicht eine Konfiguration der Ansteuerschaltung gemäß einem siebten Ausführungsbeispiel. Die Ansteuerschaltung des vorliegenden Ausführungsbeispiels unterscheidet sich von der des ersten Ausführungsbeispiels darin, daß das Maskiersignal für das eine Hauptsignal von dem anderen Hauptsignal erzeugt wird.
Aus diesem Grund weist die Maskiersignalschaltung 40b nur zwei Invertergatter 41 und 42 auf. Ferner unterscheidet sich das vorliegende Ausführungsbeispiel darin, daß die Invertergatter 41 und 42 an Stelle der NAND-Gatter 35 und 36 in der Übertragungsschaltung 30 der Ansteuerschaltung des ersten Ausführungsbeispiels verwendet werden.
Das NOR-Gatter 33 in der Übertragungsschaltung 30b des vorliegenden Ausführungsbeispiels maskiert das EIN-Signal als Hauptsignal mit dem Maskiersignal, das man durch Invertieren des von der Hochpotentialseite der Potentialdifferenz- Addierschaltung 13 abgegriffenen Signals erhält, das sich in der anderen Halbbrücke als derjenigen Halbbrücke befindet, von der das EIN-Signal abgegriffen wird. Das resultierende Signal wird dann zu dem Setzeingang (S) des RS-Flipflops 31 übertragen.
Das NOR-Gatter 34 maskiert das AUS-Signal als Hauptsignal mit dem Maskiersignal, das man aus der Invertierung des von der Hochpotentialseite der Potentialdifferenz-Addierschaltung 11 abgegriffenen Signals erhält, das sich in der anderen Halbbrücke als derjenigen Halbbrücke befindet, von der das AUS- Signal abgegriffen wird. Das resultierende Signal wird dann zu dem Rücksetzeingang (R) des RS-Flipflops 31 übertragen.
Die vorliegende Schaltungskonfiguration erfordert keine hohe Präzision für die Einstellung der Schwellenwerte, der Verzögerungszeit usw. von Logik-Gatterelementen, die in dem Maskiersignalweg und dem Hauptsignalweg beteiligt sind, so daß sich die Konzeptionseffizienz verbessern läßt. Ferner besteht ein Vorteil darin, daß die Maskiersignalschaltung sich mit einer geringeren Anzahl von Elementen als bei dem ersten Ausführungsbeispiel konfigurieren läßt.
Bei dem vorliegenden Ausführungsbeispiel sind die Potentialdifferenz-Addierschaltungen 11 und 13 in der Pegelverschiebungsschaltung 10 derart vorgesehen, daß sie ein Potential der Eingangssignale für eine Maskiersignalerzeugung niedriger machen als das Potential von Hauptsignalen, die den Ansteuervorgang der Leistungsvorrichtung steuern. Somit läßt sich ein falsches Signal sicherer ausschließen.

Claims

1. Ansteuerschaltung zum Ansteuern einer Leistungsvorrichtung, mit:
einer Pegelverschiebungsschaltung (10), die Pegel von Hauptsignalen, die EIN- und AUS-Signale zum Vorgeben von EIN- bzw. AUS-Vorgängen der Leistungsvorrichtung umfassen, versetzt und die versetzten Signale abgibt;
einer Übertragungsschaltung (30), die die Hauptsignale für die Übertragung zu der Leistungsvorrichtung zwischenspeichert; und mit
einer Maskiersignalschaltung (40), die ein Maskiersignal auf der Basis der Hauptsignale erzeugt, wobei das Maskiersignal eine Übertragung der Hauptsignale verhindert, wenn die Logik der EIN- und AUS-Signale gleich ist und dadurch ein falscher Betrieb verursacht würde,
gekennzeichnet durch:
eine Potentialdifferenz-Addierschaltung (11, 13), die eine Potentialdifferenz zwischen einem Signal, das der Maskiersignalschaltung (40) als Hauptsignal zugeführt wird, sowie einem Signal schafft, das der Übertragungsschaltung (30) als Hauptsignal zugeführt wird.

2. Ansteuerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Maskiersignalschaltung (40) ein Maskiersignal erzeugt, um eines der Hauptsignale aus einem Signal aufzuheben, das man durch Invertieren des anderen der Hauptsignale erhält.

3. Ansteuerschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Potentialdifferenz-Addierschaltung (11, 13) ein Widerstandselement (11a, 13a) aufweist.

4. Ansteuerschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Potentialdifferenz-Addierschaltung (11, 13) einen PMOS-Transistor (11b, 13b; 11b', 13b') aufweist.

5. Ansteuerschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Potentialdifferenz-Addierschaltung (11, 13) einen NMOS-Transistor (11c, 13c) aufweist.

6. Ansteuerschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Potentialdifferenz-Addierschaltung (11, 13) eine Diode (11d, 13d) aufweist.

7. Ansteuerschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Potentialdifferenz-Addierschaltung (11, 13) eine Zenerdiode (11e, 13e) aufweist.