CN101924460B

CN101924460B - 一种可抑制噪声的电平移位电路

Info

Publication number: CN101924460B
Application number: CN2010102441689A
Authority: CN
Inventors: 王光; 王安; 何惠森; 刘晨; 刘宏伟; 许文丹
Original assignee: XIAN NEW LIGHTING ELECTRONIC TECHNOLOGY Co Ltd
Current assignee: Xian University
Priority date: 2010-08-02
Filing date: 2010-08-02
Publication date: 2012-08-15
Anticipated expiration: 2030-08-02
Also published as: CN101924460A

Abstract

本发明公开了一种可抑制噪声的电平移位电路，包括浮动电源、双脉冲产生电路、高压电平移位电路、欠压检测电路、RS锁存器电路和驱动电路，还包括差模电流检测电路和差模噪声消除电路；差模电流检测电路用于抑制高压电平移位电路输出的共模电流信号，检测差模电流信号并将差模电流信号转换为差模电压信号输出给差模噪声消除电路；差模噪声消除电路用于接收差模电流检测电路输出的差模电压信号，消除由于高压电平移位电路不匹配引入的的差模噪声，并将差模电压信号转换为高端清零信号和高端置位信号输出给RS锁存器电路。本发明不仅可以抑制共模噪声，还可以消除差模噪声，电路结构简单，节省芯片面积，便于推广使用。

Description

一种可抑制噪声的电平移位电路

技术领域

本发明属于模拟集成电路技术领域，尤其是涉及一种可抑制噪声的电平移位电路。

背景技术

传统的电子镇流器中，一般用变压器驱动逆变电路。用变压器驱动逆变电路，不但功耗和占用面积较大，而且开关特性欠佳。利用片内集成的电平移位电路可以在无需传统变压器的情况下将低压控制信号传递给高压驱动电路，产生所需的高压驱动信号，能够节省功耗和面积，而且开关特性较好。

但是，片内集成的电平移位电路通过浮动电源供电，当高端功率管导通时，浮动电源VB和VS剧烈变化，由于高压电平移位对管寄生电容的影响，将在电平移位支路引入尖锋噪声。如果两条电平移位支路完全匹配，则两条支路同时引入相同的尖锋噪声，此种噪声称为共模噪声。如果两条电平移位支路不完全匹配，则两条支路引入尖锋噪声有差别，此种情况下的噪声称为差模噪声。应用在高压集成电路中的电平移位电路通过两支完全匹配的电平移位支路来实现，一条支路用于置位，一条支路用于清零，如果电平移位电路的置位支路与清零支路存在工艺偏差，由电平移位一条支路所引入噪声将会使另一条支路失去功能，将会引发错误逻辑，这将对高压集成电路和外部功率管产生很坏的影响。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种可抑制噪声的电平移位电路，其电路结构简单，节省芯片面积，不仅可以抑制共模噪声，还可以消除差模噪声。

为解决上述技术问题，本发明采用的技术方案是：一种可抑制噪声的电平移位电路，包括浮动电源、双脉冲产生电路、高压电平移位电路、欠压检测电路、RS锁存器电路和驱动电路，双脉冲产生电路的两个输出端接高压电平移位电路的两个输入端，高压电平移位电路将输入的双脉冲产生电路所输出的两路信号分别转换为置位电流信号和复位电流信号输出；其特征在于：还包括差模电流检测电路和差模噪声消除电路；所述差模电流检测电路的两个输入端分别与高压电平移位电路的两个输出端相接，接收高压电平移位电路输出的置位电流信号和复位电流信号，抑制置位电流信号和复位电流信号中的共模电流信号，检测置位电流信号和复位电流信号中的差模电流信号并将差模电流信号转换为差模电压信号输出给差模噪声消除电路；所述差模电压信号为置位电压信号和复位电压信号；所述差模电流检测电路由PMOS管M1和M2、电阻R1和R2以及二极管D1和D2构成；电阻R1的一端与电阻R2的一端相连，构成电阻R1和R2的公共端；PMOS管M1的栅极接电阻R1和R2的公共端，PMOS管M1的漏极接电阻R1的另一端并与二极管D1的反相端相接，PMOS管M1的源极接浮动电源的VB端；PMOS管M2的栅极接电阻R1和R2的公共端，PMOS管M2的漏极接电阻R2的另一端并与二极管D2的反相端相接，PMOS管M2的源极接浮动电源的VB端；二极管D1和D2的正向端均接浮动电源的地VS端；PMOS管M1、电阻R1的另一端和二极管D1的反相端的交汇处为差模电流检测电路的置位电流信号输入端和置位电压信号输出端；PMOS管M2、电阻R2的另一端和二极管D2的反相端的交汇处为差模电流检测电路的复位电流信号输入端和复位电压信号输出端；所述差模噪声消除电路的两个输入端分别与差模电流检测电路的两个输出端相接，接收差模电流检测电路输出的差模电压信号，消除由于高压电平移位电路中的高压电平移位对管不匹配引入的的差模噪声，并将差模电流检测电路输出的差模电压信号转换为高端清零信号和高端置位信号输出给RS锁存器电路；所述差模噪声消除电路包括迟滞比较器电路和与迟滞比较器电路相接的滤波器电路；迟滞比较器电路的两个输入端分别与差模电流检测电路的两个输出端相接，迟滞比较器电路的两个输出端分别与滤波器电路的两个输入端相接，滤波器电路的两个输出端分别为高端清零信号和高端置位信号的输出端，滤波器电路的高端清零信号输出端接RS锁存器电路的R输入端，滤波器电路的高端置位信号输出端接RS锁存器电路的S输入端；所述迟滞比较器电路由PMOS管M3、M4、M11、M12、M13和M14，NMOS管M5、M6、M7、M8、M9和M10，电阻R3、R4和R5，以及施密特触发器SMIT1和SMIT2构成；PMOS管M3的栅极为置位电压信号的输入端，与差模电流检测电路的置位电压信号输出端相接，PMOS管M3的漏极与NMOS管M5的漏极和栅极以及NMOS管M7和M8的栅极相接，PMOS管M3的源极接电阻R3的一端；PMOS管M4的栅极为复位电压信号的输入端，与差模电流检测电路的复位电压信号输出端相接，PMOS管M4的漏极与NMOS管M6的漏极和栅极以及NMOS管M9和M10的栅极相接，PMOS管M4的源极和PMOS管M3的源极以及电阻R3的一端相接；电阻R3的另一端接浮动电源VB；NMOS管M5和M6的源极均接到浮动电源的参考点VS；NMOS管M7的漏极与PMOS管M11的漏极和栅极以及PMOS管M14的栅极相接，NMOS管M7的源极接浮动电源的参考点VS；NMOS管M8的漏极与PMOS管M12的漏极以及电阻R4的一端和施密特触发器SMIT2的输入端相接，NMOS管M8的源极和电阻R4的另一端均接到浮动电源的参考点VS；NMOS管M9的漏极与PMOS管M13的漏极和栅极以及PMOS管M12的栅极相接，NMOS管M9的源极接浮动电源的参考点VS；NMOS管M10的漏极与PMOS管M14的漏极以及电阻R5的一端和施密特触发器SMIT1的输入端相接，NMOS管M10的源极和电阻R5的另一端均接到浮动电源的参考点VS；PMOS管M11、M12、M13和M14的源极均接到浮动电源VB；施密特触发器SMIT1和SMIT2的输出端为迟滞比较器电路的输出端，连接到滤波器电路的输入端；所述滤波器电路由电阻R6、电容C1和非门INV2以及电阻R7、电容C2和非门INV1构成；电阻R6的一端接施密特触发器SMIT2的输出端，电阻R6的另一端与电容C1的一端以及非门INV2的输入端相接；电容C1的另一端接浮动电源的参考点VS；非门INV2的输出端为高端清零信号的输出端，接RS锁存器电路的R输入端；电阻R7的一端接施密特触发器SMIT1的输出端，电阻R7的另一端与电容C2的一端以及非门INV1的输入端相接；电容C2的另一端接浮动电源的参考点VS；非门INV1的输出端为高端置位信号的输出端，接RS锁存器电路的S输入端。

所述高压电平移位电路包括耐高压LDMOS管LDM1和LDM2；LDMOS管LDM1的栅极和LDMOS管LDM2的栅极分别为高压电平移位电路的两个输入端，分别接双脉冲产生电路的两个输出端并接收双脉冲产生电路所输出的两路信号；LDMOS管LDM1的漏极为高压电平移位电路的置位电流信号输出端，接差模电流检测电路的置位电流信号输入端并输出置位电流信号给差模电流检测电路，LDMOS管LDM1的源极接地；LDMOS管LDM2的漏极为高压电平移位电路的复位电流信号输出端，接差模电流检测电路的复位电流信号输入端并输出复位电流信号给差模电流检测电路，LDMOS管LDM2的源极接地。

所述PMOS管M1和M2的驱动能力大于LDMOS管LDM1和LDM2的驱动能力。

本发明与现有技术相比具有以下优点：

1、本发明中的差模电流检测电路不仅可以检测当浮动电源变化时由于电平移位支路的不匹配所引入的差模噪声，还可有效的抑制当浮动电源变化时产生的共模噪声。

2、本发明中的差模噪声消除电路可以消除当浮动电源变化时由于电平移位支路的不匹配所引入的差模噪声，防止由于电平移位支路的不匹配所引入的错误逻辑，保证了系统正常运行。

3、本电路结构简单，节省了芯片面积。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为本发明的电路结构框图。

图2为高压电平移位电路与差模电流检测电路的具体电路图。

图3为差模噪声消除电路的具体电路图。

图4为本发明的时序图。

附图标记说明：

1-双脉冲产生电路； 2-高压电平移位电路；3-欠压检测电路；

4-RS锁存器电路； 5-驱动电路； 6-差模电流检测电路；

7-差模噪声消除电路；7-1-迟滞比较器电路；7-2-滤波器电路。

具体实施方式

如图1、图2所示，本发明所述的可抑制噪声的电平移位电路，包括浮动电源、双脉冲产生电路1、高压电平移位电路2、欠压检测电路3、RS锁存器电路4和驱动电路5，双脉冲产生电路1的两个输出端接高压电平移位电路2的两个输入端，高压电平移位电路2将输入的双脉冲产生电路1所输出的两路信号分别转换为置位电流信号和复位电流信号输出；其特征在于：还包括差模电流检测电路6和差模噪声消除电路7；所述差模电流检测电路6的两个输入端分别与高压电平移位电路2的两个输出端相接，接收高压电平移位电路2输出的置位电流信号和复位电流信号，抑制置位电流信号和复位电流信号中的共模电流信号，检测置位电流信号和复位电流信号中的差模电流信号并将差模电流信号转换为差模电压信号输出给差模噪声消除电路7；所述差模电压信号为置位电压信号和复位电压信号；所述差模电流检测电路6由PMOS管M1和M2、电阻R1和R2以及二极管D1和D2构成；电阻R1的一端与电阻R2的一端相连，构成电阻R1和R2的公共端；PMOS管M1的栅极接电阻R1和R2的公共端，PMOS管M1的漏极接电阻R1的另一端并与二极管D1的反相端相接，PMOS管M1的源极接浮动电源的VB端；PMOS管M2的栅极接电阻R1和R2的公共端，PMOS管M2的漏极接电阻R2的另一端并与二极管D2的反相端相接，PMOS管M2的源极接浮动电源的VB端；二极管D1和D2的正向端均接浮动电源的地VS端；PMOS管M1、电阻R1的另一端和二极管D1的反相端的交汇处为差模电流检测电路6的置位电流信号输入端和置位电压信号输出端；PMOS管M2、电阻R2的另一端和二极管D2的反相端的交汇处为差模电流检测电路6的复位电流信号输入端和复位电压信号输出端；所述差模噪声消除电路7的两个输入端分别与差模电流检测电路6的两个输出端相接，接收差模电流检测电路6输出的差模电压信号，消除由于高压电平移位电路2中的高压电平移位对管不匹配引入的的差模噪声，并将差模电流检测电路6输出的差模电压信号转换为高端清零信号和高端置位信号输出给RS锁存器电路4；所述差模噪声消除电路7包括迟滞比较器电路7-1和与迟滞比较器电路7-1相接的滤波器电路7-2；迟滞比较器电路7-1的两个输入端分别与差模电流检测电路6的两个输出端相接，迟滞比较器电路7-1的两个输出端分别与滤波器电路7-2的两个输入端相接，滤波器电路7-2的两个输出端分别为高端清零信号和高端置位信号的输出端，滤波器电路7-2的高端清零信号输出端接RS锁存器电路4的R输入端，滤波器电路7-2的高端置位信号输出端接RS锁存器电路4的S输入端；所述迟滞比较器电路7-1由PMOS管M3、M4、M11、M12、M13和M14，NMOS管M5、M6、M7、M8、M9和M10，电阻R3、R4和R5，以及施密特触发器SMIT1和SMIT2构成；PMOS管M3的栅极为置位电压信号的输入端，与差模电流检测电路6的置位电压信号输出端相接，PMOS管M3的漏极与NMOS管M5的漏极和栅极以及NMOS管M7和M8的栅极相接，PMOS管M3的源极接电阻R3的一端；PMOS管M4的栅极为复位电压信号的输入端，与差模电流检测电路6的复位电压信号输出端相接，PMOS管M4的漏极与NMOS管M6的漏极和栅极以及NMOS管M9和M10的栅极相接，PMOS管M4的源极和PMOS管M3的源极以及电阻R3的一端相接；电阻R3的另一端接浮动电源VB；NMOS管M5和M6的源极均接到浮动电源的参考点VS；NMOS管M7的漏极与PMOS管M11的漏极和栅极以及PMOS管M14的栅极相接，NMOS管M7的源极接浮动电源的参考点VS；NMOS管M8的漏极与PMOS管M12的漏极以及电阻R4的一端和施密特触发器SMIT2的输入端相接，NMOS管M8的源极和电阻R4的另一端均接到浮动电源的参考点VS；NMOS管M9的漏极与PMOS管M13的漏极和栅极以及PMOS管M12的栅极相接，NMOS管M9的源极接浮动电源的参考点VS；NMOS管M10的漏极与PMOS管M14的漏极以及电阻R5的一端和施密特触发器SMIT1的输入端相接，NMOS管M10的源极和电阻R5的另一端均接到浮动电源的参考点VS；PMOS管M11、M12、M13和M14的源极均接到浮动电源VB；施密特触发器SMIT1和SMIT2的输出端为迟滞比较器电路7-1的输出端，连接到滤波器电路7-2的输入端；所述滤波器电路7-2由电阻R6、电容C1和非门INV2以及电阻R7、电容C2和非门INV1构成；电阻R6的一端接施密特触发器SMIT2的输出端，电阻R6的另一端与电容C1的一端以及非门INV2的输入端相接；电容C1的另一端接浮动电源的参考点VS；非门INV2的输出端为高端清零信号的输出端，接RS锁存器电路4的R输入端；电阻R7的一端接施密特触发器SMIT1的输出端，电阻R7的另一端与电容C2的一端以及非门INV1的输入端相接；电容C2的另一端接浮动电源的参考点VS；非门INV1的输出端为高端置位信号的输出端，接RS锁存器电路4的S输入端。

本实施例中，所述高压电平移位电路2包括耐高压LDMOS管LDM1和LDM2；LDMOS管LDM1的栅极和LDMOS管LDM2的栅极分别为高压电平移位电路2的两个输入端，分别接双脉冲产生电路1的两个输出端并接收双脉冲产生电路1所输出的两路信号；LDMOS管LDM1的漏极为高压电平移位电路2的置位电流信号输出端，接差模电流检测电路6的置位电流信号输入端并输出置位电流信号给差模电流检测电路6，LDMOS管LDM1的源极接地；LDMOS管LDM2的漏极为高压电平移位电路2的复位电流信号输出端，接差模电流检测电路6的复位电流信号输入端并输出复位电流信号给差模电流检测电路6，LDMOS管LDM2的源极接地。

本实施例中，所述PMOS管M1和M2的驱动能力大于LDMOS管LDM1和LDM2的驱动能力。

如图1和图4所示，本发明所述的可抑制噪声的电平移位电路，其工作过程如下：CTRL_LV信号为输入给双脉冲产生电路1的低压控制信号，SET信号为CTRL_LV信号经双脉冲产生电路1后产生的第一路窄脉冲控制信号，RESET信号为CTRL_LV信号经脉冲产生电路1后产生的第二路窄脉冲控制信号。当CTRL_LV信号处于上升沿时，SET信号为高脉冲，此时，高压电平移位电路2中耐高压的LDMOS管LDM1导通，有一股电流流进LDM1的漏端，而LDM2的漏端无电流流进，LDMOS管LDM1的漏极输出置位电流信号I_SET，差模电流检测电路6滤除高压电平移位对管LDM1和LDM2上的共模电流量，检测高压电平移位对管LDM1和LDM2上的电流差值，并将其转化为差模电压信号，所述差模电压信号为置位电压信号V_SET和复位电压信号V_RESET，此差模电压信号作为差模噪声消除电路7的输入。差模噪声消除电路7检测差模电压信号，并消除高压电平移位对管LDM1和LDM2不匹配所引起的差模噪声，输出高端清零信号HV_RESET和高端置位信号HV_SET。由于窄脉冲时间比较长，产生的差模信号幅值较大且作用时间较长，此时，高端置位信号HV_SET为高电平，高端清零信号HV_RESET为低电平。如果欠压检测电路3检测到浮动电源的VB与VS处于欠压状态，欠压检测模块输出高电平，RS触发器被清零，此时，驱动电路输出的驱动信号HO一直为低电平，使外部功率管一直保持关断；如果欠压检测电路3检测到浮动电源的VB与VS未处于欠压状态，欠压检测模块输出低电平，由于高端置位信号HV_SET信号为高电平，RS触发器被置位，此时，驱动电路输出的驱动信号HO一直为高电平，使外部功率管开启。

当CTRL_LV处于下降沿时，RESET信号为高脉冲，此时，高压电平移位电路2中耐高压的LDMOS管LDM2导通，有一股电流流进LDM2的漏端，而LDM1的漏端无电流流进，LDMOS管LDM2的漏极输出复位电流信号I_RESET，差模电流检测电路6滤除高压电平移位对管LDM1和LDM2上的共模电流量，检测高压电平移位对管2LDM1和LDM2上的电流差值，并将其转化为差模电压信号，所述差模电压信号为置位电压信号V_SET和复位电压信号V_RESET，此差模电压信号作为差模噪声消除电路7的输入。差模噪声消除电路7检测差模电压信号，并消除高压电平移位对管LDM1和LDM2不匹配所引起的差模噪声，输出高端清零信号HV_RESET和高端置位信号HV_SET。由于窄脉冲时间比较长，产生的差模信号幅值较大且作用时间较长，此时，高端清零信号HV_RESET为高电平，高端置位信号HV_SET为低电平。此时，RS触发器被清零，驱动电路输出的驱动信号HO为低电平，使外部功率管关断。

具体地，结合图2，当CTRL_LV信号处于上升沿时，SET信号为高脉冲，此时，高压电平移位电路2中耐高压的LDMOS管LDM1导通，LDMOS管LDM2关闭，差模电流检测电路6作为LDM1的负载。如果不考虑PMOS管M1和M2的沟道长度调制效应，则流进LDM1漏极的电流，一半由PMOS管M1提供，另一半由PMOS管M2提供，由PMOS管M2提供的电流通过电阻R1和R2，然后流进LDMOS管LDM1的漏端，因此，在电阻R1与R2上产生的压降为

此时，差模电流检测电路6将高压电平移位电路2中高压电平移位对管LDM1和LDM2上的电流差值转换为电压差值V_RESET-V_SET，且V_RESET＞V_SET。同理，当CTRL_LV处于下降沿时，RESET信号为高脉冲，此时，高压电平移位电路2中耐高压的LDMOS管LDM1关闭，LDMOS管LDM2导通，差模电流检测电路6将高压电平移位电路2中高压电平移位对管LDM1和LDM2上的电流差值转换为电压差值V_SET-V_RESET，且V_SET＞V_RESET。

当该可抑制噪声的电平移位电路外接的功率管开启，浮动电源的VB与VS电压快速上升时，由于LDM1与LDM2的漏衬寄生电容的影响，高压电平移位对管LDM1和LDM2上均有电流流过。如果LDM1与LDM2完全匹配，则流过LDM1上的电流I_SET和流过LDM2上的电流I_RESET相等，由M1提供的电流流进LDM1，由M2提供的电流流进LDM2，且M1与M2提供的电流相等，则没有电流流过电阻R1和R2，此时，V_SET＝V_RESET。当该可抑制噪声的电平移位电路外接的高端驱动管关闭，浮动电源的VB与VS电压快速下降时，PMOS管M1和M2的寄生二极管作为高压电平移位对管LDM1与LDM2的漏衬寄生电容的泄流通路，此时，没有电流流过电阻R1和R2，V_SET＝V_RESET。因此，差模电流检测电路只检测I_SET和I_RESET两支路电流的差值，将电流的差值转换成电压的差值，而抑制其共模电流。转换公式为：

在设计电路时，一定使PMOS管M1和M2的驱动能力大于LDMOS管LDM1和LDM2的驱动能力，同时应合理选择电阻R1和R2，使V_SET或V_RESET的最低电位大于VS。当V_SET或V_RESET电压低于VS时，二极管D1或D2导通，使V_SET或V_RESET钳位至VS-VDD，其中，VDD为二极管D1或D2的导通压降。

结合图3，当CTRL_LV信号处于上升沿时，SET信号为高脉冲，此时，V_SET＜V_RESET。当PMOS管M14所提供的电流大于M10和R5的电流之和时，迟滞比较器电路7-1输出低电平，高端置位信号HV_SET为高电平，使RS锁存器电路4中的RS触发器置位，从而使驱动电路5输出的HO信号为高电平，开启外部功率管；同理，当CTRL_LV处于下降沿时，RESET信号为高脉冲，此时，V_SET＞V_RESET，高端清零信号HV_RESET为高电平，使RS锁存器电路4中的RS触发器清零，从而使驱动电路5输出的驱动信号HO为低电平，关断外部功率管。

当VB与VS电压变化时，由于LDM1和LDM2与M1和M2的不匹配，有电流流经电阻R1和R2。此时，V_SET与V_RESET存在差模噪声。当浮动电源的变化速率较小时，差模噪声的作用时间较长但幅值较小，幅值低于迟滞比较器的迟滞量，迟滞比较器电路7-1将差模噪声滤除；当浮动电源的变化速率较大时，差模噪声的作用时间较短但幅值较大，幅值高于迟滞比较器的迟滞量，使迟滞比较器翻转，差模噪声通过与迟滞比较器电路7-1相接的滤波器电路7-2滤除。

以上所述，仅是本发明的较佳实施例，并非对本发明作任何限制，凡是根据本发明技术实质对以上实施例所作的任何简单修改、变更以及等效结构变换，均仍属于本发明技术方案的保护范围内。

Claims

1.一种可抑制噪声的电平移位电路，包括浮动电源、双脉冲产生电路(1)、高压电平移位电路(2)、欠压检测电路(3)、RS锁存器电路(4)和驱动电路(5)，双脉冲产生电路(1)的两个输出端接高压电平移位电路(2)的两个输入端，高压电平移位电路(2)将输入的双脉冲产生电路(1)所输出的两路信号分别转换为置位电流信号和复位电流信号输出；其特征在于：还包括差模电流检测电路(6)和差模噪声消除电路(7)；所述差模电流检测电路(6)的两个输入端分别与高压电平移位电路(2)的两个输出端相接，接收高压电平移位电路(2)输出的置位电流信号和复位电流信号，抑制置位电流信号和复位电流信号中的共模电流信号，检测置位电流信号和复位电流信号中的差模电流信号并将差模电流信号转换为差模电压信号输出给差模噪声消除电路(7)；所述差模电压信号为置位电压信号和复位电压信号；所述差模电流检测电路(6)由PMOS管M1和M2、电阻R1和R2以及二极管D1和D2构成；电阻R1的一端与电阻R2的一端相连，构成电阻R1和R2的公共端；PMOS管M1的栅极接电阻R1和R2的公共端，PMOS管M1的漏极接电阻R1的另一端并与二极管D1的反相端相接，PMOS管M1的源极接浮动电源的VB端；PMOS管M2的栅极接电阻R1和R2的公共端，PMOS管M2的漏极接电阻R2的另一端并与二极管D2的反相端相接，PMOS管M2的源极接浮动电源的VB端；二极管D1和D2的正向端均接浮动电源的参考点VS；PMOS管M1的漏极、电阻R1的另一端和二极管D1的反相端的交汇处为差模电流检测电路(6)的置位电流信号输入端和置位电压信号输出端；PMOS管M2的漏极、电阻R2的另一端和二极管D2的反相端的交汇处为差模电流检测电路(6)的复位电流信号输入端和复位电压信号输出端；所述差模噪声消除电路(7)的两个输入端分别与差模电流检测电路(6)的两个输出端相接，接收差模电流检测电路(6)输出的差模电压信号，消除由于高压电平移位电路(2)中的高压电平移位对管不匹配引入的的差模噪声，并将差模电流检测电路(6)输出的差模电压信号转换为高端清零信号和高端置位信号输出给RS锁存器电路(4)；所述差模噪声消除电路(7)包括迟滞比较器电路(7-1)和与迟滞比较器电路(7-1)相接的滤波器电路(7-2)；迟滞比较器电路(7-1)的两个输入端分别与差模电流检测电路(6)的两个输出端相接，迟滞比较器电路(7-1)的两个输出端分别与滤波器电路(7-2)的两个输入端相接，滤波器电路(7-2)的两个输出端分别为高端清零信号和高端置位信号的输出端，滤波器电路(7-2)的高端清零信号输出端接RS锁存器电路(4)的R输入端，滤波器电路(7-2)的高端置位信号输出端接RS锁存器电路(4)的S输入端；所述迟滞比较器电路(7-1)由PMOS管M3、M4、M11、M12、M13和M14，NMOS管M5、M6、M7、M8、M9和M10，电阻R3、R4和R5，以及施密特触发器SMIT1和SMIT2构成；PMOS管M3的栅极为置位电压信号的输入端，与差模电流检测电路(6)的置位电压信号输出端相接，PMOS管M3的漏极与NMOS管M5的漏极和栅极以及NMOS管M7和M8的栅极相接，PMOS管M3的源极接电阻R3的一端；PMOS管M4的栅极为复位电压信号的输入端，与差模电流检测电路(6)的复位电压信号输出端相接，PMOS管M4的漏极与NMOS管M6的漏极和栅极以及NMOS管M9和M10的栅极相接，PMOS管M4的源极和PMOS管M3的源极以及电阻R3的一端相接；电阻R3的另一端接浮动电源的VB端；NMOS管M5和M6的源极均接到浮动电源的参考点VS；NMOS管M7的漏极与PMOS管M11的漏极和栅极以及PMOS管M14的栅极相接，NMOS管M7的源极接浮动电源的参考点VS；NMOS管M8的漏极与PMOS管M12的漏极以及电阻R4的一端和施密特触发器SMIT2的输入端相接，NMOS管M8的源极和电阻R4的另一端均接到浮动电源的参考点VS；NMOS管M9的漏极与PMOS管M13的漏极和栅极以及PMOS管M12的栅极相接，NMOS管M9的源极接浮动电源的参考点VS；NMOS管M10的漏极与PMOS管M14的漏极以及电阻R5的一端和施密特触发器SMIT1的输入端相接，NMOS管M10的源极和电阻R5的另一端均接到浮动电源的参考点VS；PMOS管M11、M12、M13和M14的源极均接到浮动电源的VB端；施密特触发器SMIT1和SMIT2的输出端为迟滞比较器电路(7-1)的输出端，连接到滤波器电路(7-2)的输入端；所述滤波器电路(7-2)由电阻R6、电容C1和非门INV2以及电阻R7、电容C2和非门INV1构成；电阻R 6的一端接施密特触发器SMIT2的输出端，电阻R6的另一端与电容C1的一端以及非门INV2的输入端相接；电容C1的另一端接浮动电源的参考点VS；非门INV2的输出端为高端清零信号的输出端，接RS锁存器电路(4)的R输入端；电阻R7的一端接施密特触发器SMIT1的输出端，电阻R7的另一端与电容C2的一端以及非门INV1的输入端相接；电容C2的另一端接浮动电源的参考点VS；非门INV1的输出端为高端置位信号的输出端，接RS锁存器电路(4)的S输入端。

2.按照权利要求1所述的一种可抑制噪声的电平移位电路，其特征在于：所述高压电平移位电路(2)包括耐高压LDMOS管LDM1和LDM2；LDMOS管LDM1的栅极和LDMOS管LDM2的栅极分别为高压电平移位电路(2)的两个输入端，分别接双脉冲产生电路(1)的两个输出端并接收双脉冲产生电路(1)所输出的两路信号；LDMOS管LDM1的漏极为高压电平移位电路(2)的置位电流信号输出端，接差模电流检测电路(6)的置位电流信号输入端并输出置位电流信号给差模电流检测电路(6)，LDMOS管LDM1的源极接地；LDMOS管LDM2的漏极为高压电平移位电路(2)的复位电流信号输出端，接差模电流检测电路(6)的复位电流信号输入端并输出复位电流信号给差模电流检测电路(6)，LDMOS管LDM2的源极接地。

3.按照权利要求1或2所述的一种可抑制噪声的电平移位电路，其特征在于：所述PMOS管M1和M2的驱动能力大于LDMOS管LDM1和LDM2的驱动能力。