CN110324027A - 一种具有电平移位功能的比较器 - Google Patents

Abstract

本发明属于半导体和集成电路技术领域，具体为一种具有电平位移功能的比较器。本发明的比较器包括级联的一个比较模块和一个锁存模块。比较模块由两个交叉耦合的比较单元组成，每个比较单元包括一个上拉电路，一个下拉电路和一个反相器电路。根据输入信号共模电平的不同，选择不同的上拉电路和下拉电路，实现应用于低输入共模电压的比较器和应用于高输入共模电压的比较器，并可以将以上两种不同的比较器的比较模块并联实现应用于宽输入共模电压的比较器。本发明比较器可同时实现电平移位和电压比较，提高速度和性能；还可完全采用标准单元，而与自动化设计流程兼容。

Description

一种具有电平移位功能的比较器

技术领域

本发明属于半导体和集成电路技术领域，具体涉及集成电路中的一种比较器电路。

背景技术

随着半导体工艺进入超深亚微米（UDSM）时代，CMOS（互补金属氧化物半导体）电路的电源电压越来越低，从1.2V到1V不等。以1.2V电源电压为例，芯片的共模电压应为0.6V。

而由于系统中不同电压域的存在，模拟电路模块可能工作在更高电压域，从1.8V到3.3V不等。因此，以1.8V为例，模拟电路模块的共模电压即为0.9V，相对比较器的共模电压即为高输入共模电压。同理，压控振荡器（VCO）电路中，振荡器的供电电压受到其他电路控制，电压必定小于1.2V，通常仅为0.8V左右。因此，振荡器的共模电压即为0.4V，相对比较器的共模电压即为低输入共模电压。

不同电压域中的信号直接交互会产生直流通路而造成静态功耗，而在传统芯片中，通常采用电平转换电路实现不同电压域之间的变换。但在高精度、低噪声容限的数模混合电路中，电平转换电路为引入额外的噪声和延时。因此，设计出一种读取差分输入信号，将比较电路和电平转换电路结合的，可以应用于宽输入共模电压的比较器电路显得尤为重要。

发明内容

本发明的目的在于提供一种具有电平移位功能的比较器，以解决对具有不同共模电压的输入差分电压进行比较时，产生的静态功耗或额外的噪声延时问题。

本发明提供的具有电平移位功能的比较器，包括级联的一个比较模块和一个锁存模块；比较模块由结构相同的第一比较单元和第二比较单元组成；一对待比较信号分别由正负输入端输入这一对比较单元，产生一对中间信号分别作为锁存模块的置位信号和复位信号，锁存模块的输出为比较器的输出端。

本发明提供的具有电平移位功能的比较器，其电路中的比较单元包括：一个上拉电路，一个下拉电路和一个反相器电路；反相器电路的输入是电路的其中一个输入，上拉电路和下拉电路具有相同的控制输入；第一比较单元的控制输入与第二比较单元的输出相连，第二比较单元的控制输入与第一比较单元的输出相连，使两个比较单元形成交叉耦合的连接方式。

本发明提供的具有电平移位功能的比较器，标准共模电压是电源电压（VDD）的一半，当输入共模电压（V_CMIN）相对于标准共模电压（V_CM）不同时，上拉电路和下拉电路具有不同的电路形式：

（1）当输入共模电压低于标准共模电压（V_CMIN<V_CM）时，上拉电路是一个具有当控制输入为逻辑0时导通、逻辑1时关断功能的开关，下拉电路是一个常通开关或一根导线使反相器电路的下方接到地（GND），构成低共模比较模块，使具有电平移位功能的比较器成为低共模比较器；

（2）当输入共模电压高于标准共模电压（V_CMIN>V_CM）时，上拉电路是一个常通开关或一根导线使反相器电路的上方接到电源（VDD），下拉电路是一个具有当控制输入为逻辑1时导通、逻辑0时关断功能的开关，构成高共模比较模块，使具有电平移位功能的比较器成为高共模比较器。

本发明提供的具有电平移位功能的比较器，当宽输入共模电压（V_CMIN与V_CM关系不确定）时，宽共模比较器可以通过以下其中一种方法实现：

（1）低共模比较模块和高共模比较模块的同名输入端短接，将低共模比较模块的一对输出取反后和高共模比较模块的一对输出进行分组，将逻辑相同的信号组成一对置位信号和一对复位信号，作为与非门型锁存模块的输入；

（2）低共模比较模块和高共模比较模块的同名输入端短接，将高共模比较模块的一对输出反相后和低共模比较模块的一对输出进行分组，将逻辑相同的信号组成一对置位信号和一对复位信号，作为或非门型锁存模块的输入。

在上述方案中，其上拉电路和下拉电路输入信号改变顺序不影响电路功能实现；在反相器电路的支路中并联逻辑相同的支路也不影响电路功能实现。因此，低共模比较模块可以选择采用交叉耦合的或非门实现；高共模比较模块可以选择采用交叉耦合的与非门实现。为改变比较器的精度和模块延时，与非门和或非门中的NMOS管以及PMOS管的尺寸大小可以有不同的选择。

本发明中，所述的具有电平移位功能的比较器，其整个电路可以全部采用标准数字单元实现，提高了速度和性能以及对自动化设计流程的兼容性。

附图说明

图1为传统的比较器电路。

图2为本发明应用于宽输入共模电压的比较器电路。

图3为本发明应用于低输入共模电压的比较器。

图4为本发明应用于高输入共模电压的比较器。

图5为本发明应用于宽输入共模电压的比较器的实施方式举例。

图6为本发明使用的与非门和或非门的实施方式举例。

具体实施方式

如图1所示，公知的比较器模块中，EN为使能信号，输入信号INP和INN控制MP2和MP3的栅端。当EN为逻辑1时，比较器复位，OUTP和OUTN都输出逻辑0。当EN为逻辑0，比较器工作。若输入信号INP比INN高，则晶体管MP3驱动能力更强，导通电流更大，由晶体管MP5和MN2组成的反相器会优先导通，OUTP通过晶体管MP5、MP3和MP1的路径被拉到高。由晶体管MP4和MN1组成的另一个反相器会与晶体管MP5和MN2组成的反相器形成一个锁存器，将输出状态保持。

公知的比较器模块对输入电压有限制。由于MP1的存在，MP2和MP3的阈值电压都相对较大，因此需要INP和INN的电压比比较器的供电电压还要低一个阈值电压，保证MP2和MP3可以导通，即输入共模电压不能过高。但同时，如果输入信号INP和INN的电压过低，MP2和MP3的驱动能力非常接近，两个支路可能同时导通，产生较大的暂稳态电流，功耗较大，即输入共模电压不能过低。因此，公知的比较器电路对输入共模电压有较为严格的限制，通常只能工作在供电电压的二分之一电平附近，应用范围有限，不适合高精度的数模混合电路。

图2为发明改进后的具有电平移位功能的比较器，包括级联的一个比较模块（100）和一个锁存模块（200）；比较模块（100）由结构相同的第一比较单元（110）和第二比较单元（120）组成；一对待比较信号分别由正负输入端（INP和INN）输入这一对比较单元，产生一对中间信号（MIDN和MIDP）分别作为锁存模块（200）的置位信号（S）和复位信号（R），锁存模块（200）的输出为比较器的输出端（OUTP和OUTN）。

比较单元（110或120）包括一个上拉电路（101），一个下拉电路（102）和一个反相器电路（103）；反相器（103）的输入是电路的其中一个输入（INP或INN），上拉电路（101）和下拉电路（102）具有相同的控制输入（FBP和FBN）；第一比较单元（110）的控制输入（FBP）与第二比较单元（120）的输出（MIDP）相连，第二比较单元（120）的控制输入（FBN）与第一比较单元（110）的输出（MIDN）相连，使一对比较单元（110和120）形成交叉耦合的连接方式。

比较器标准共模电压（V_CM）是电源电压（VDD）的一半，当输入共模电压（V_CMIN）相对于标准共模电压（V_CM）不同时，上拉电路和下拉电路具有不同的电路形式。

图3为本发明中应用于低输入共模电压的比较器。当输入共模电压低于标准共模电压（V_CMIN<V_CM）时，上拉电路是一个具有当控制输入为逻辑0时导通、逻辑1时关断功能的开关，下拉电路是一个常通开关或一根导线使反相器电路的下方接到地（GND），构成低共模比较模块，使具有电平移位功能的比较器成为低共模比较器。

若前一时刻MIDN为逻辑1，MIDP为逻辑0，当前输入信号INP比INN高，由于输入共模电压比较低，晶体管MN1比MN2先导通。因此MIDN最先被拉低，输出逻辑0。同时，MIDN控制晶体管MP4导通，所以晶体管MP2和MP4组成的上拉路径导通，MIDP被拉高，输出逻辑1。同时，MIDP使晶体管MP3关断，MIDN的上拉路径断开，输出信号锁存。尽管在最开始时MIDN的上拉路径和下拉路径都导通，但是上拉路径的晶体管堆叠较多，等效电阻较大，因此MIDN的电压相对较低，通过交叉耦合的正反馈，MIDP关断晶体管MP3实现最终输出逻辑0，从而切断直流通路，消除了静态功耗。

图4为本发明中应用于高输入共模电压的比较器。当输入共模电压高于标准共模电压（V_CMIN>V_CM）时，上拉电路是一个常通开关或一根导线使反相器电路的上方接到电源（VDD），下拉电路是一个具有当控制输入为逻辑1时导通、逻辑0时关断功能的开关，构成高共模比较模块，使具有电平移位功能的比较器成为高共模比较器。

若前一时刻MIDN为1，MIDP为逻辑0，当前输入信号INP比INN高，由于输入共模电压比较高，晶体管MP2比MP1先导通。因此MIDP最先被拉高，输出逻辑1。同时，MIDP控制晶体管MN3导通，所以晶体管MN1和MN3组成的下拉路径导通，MIDN被拉低，输出逻辑0。同时，MIDN使晶体管MN4关断，MIDP的下拉路径断开，输出信号锁存。尽管在最开始时MIDP的上拉路径和下拉路径都导通，但是下拉路径的晶体管堆叠较多，等效电阻较大，因此MIDP的电压相对较高，通过交叉耦合的正反馈，MIDN关断晶体管MN4实现最终输出逻辑1，从而切断直流通路，消除了静态功耗。

图5为本发明应用于宽输入共模电压的比较器的实施方式举例。图6为使用的与非门和或非门的实施方式举例。

电路的工作原理是：将由三输入或非门组成的应用于低输入共模电压的比较模块和由三输入与非门组成的应用于高输入共模电压的比较模块并联，组成应用于宽输入共模电压的比较模块，实现宽输入共模电压范围。整个比较模块共有三个输入端，分别为正负输入端INP和INN以及使能端EN。两个比较模块的输入端短接，应用于高输入共模电压的比较模块的使能端为EN而应用于低输入共模电压的比较模块的使能端为EN_N。整个比较模块共有四个输出端，分别为两个正输出端S1和S2以及两个负输出端R1和R2。其中S1和R1分别为应用于低输入共模电压的比较模块的输出MIDN和MIDP，而S2和R2分别为级联了反相器的应用于高输入共模电压的比较模块输出MIDP和MIDN。

当EN为逻辑0时，比较器复位。当EN为逻辑1时，比较器工作。如果输入信号INP比INN为高，应用于低输入共模电压的比较模块输出MIDN为逻辑0而MIDP为逻辑1；应用于高输入共模电压的比较模块的MIDN为逻辑0而逻辑MIDP为1，但是由于输出端接了反相器，因此，S1和S2都为逻辑0，R1和R2都为逻辑1。输出OUTP为逻辑1而OUTN为0逻辑。

当输入共模电压低于标准共模电压（V_CMIN<V_CM）时，应用于低输入共模电压的比较模块不能正常工作，输出都为逻辑0，但是应用于高输入共模电压的比较模块仍然正常工作，R2为逻辑1，因此可以得到正常的输出。同理，当输入共模电压高于标准共模电压（V_CMIN>V_CM）时，应用于高输入共模电压的比较模块不能正常工作，输出端都为逻辑1，经过反相器，S2和R2都为逻辑0，但应用于低输入共模电压的比较模块仍然工作，R1为逻辑1，因此也可以得到正常输出。

本发明也可以在应用于低输入共模电压的比较模块输出后加反相器，同时将锁存器模块替换成由与非门组成的锁存器，工作原理类似，故不再举例。

本发明中应用于宽输入共模电压的比较器分别可以简化应用于低输入共模电压的比较器电路和应用于高输入共模电压的比较器，工作原理相同，故不再举例。

本发明的具有电平移位功能的比较器，其上拉电路和下拉电路输入信号改变顺序不影响电路功能实现。在反相器电路的支路并联逻辑相同的其他MOS管也不影响电路功能实现。因此，本发明的所有电路模块均可选择由标准数字单元实现。

上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明主要技术方案的精神实质所做的修饰，都应涵盖在本发明的保护范围之内。

Claims (3)

1.一种具有电平移位功能的比较器，其特征在于，包括级联的一个比较模块（100）和一个锁存模块（200）；比较模块（100）由结构相同的第一比较单元（110）和第二比较单元（120）组成；一对待比较信号分别由正负输入端（INP和INN）输入这一对比较单元，产生一对中间信号（MIDN和MIDP）分别作为锁存模块（200）的置位信号（S）和复位信号（R），锁存模块（200）的输出为比较器的输出端（OUTP和OUTN）；

所述第一比较单元（110）或第二比较单元（120）包括：一个上拉电路（101），一个下拉电路（102）和一个反相器电路（103）；反相器（103）的输入是电路的其中一个输入（INP或INN），上拉电路（101）和下拉电路（102）具有相同的控制输入（FBP和FBN）；第一比较单元（110）的控制输入（FBP）与第二比较单元（120）的输出（MIDP）相连，第二比较单元（120）的控制输入（FBN）与第一比较单元（110）的输出（MIDN）相连，使一对比较单元（110和120）形成交叉耦合的连接方式。

2.如权利要求1所述的具有电平移位功能的比较器，其特征在于，比较器标准共模电压（V_CM）是电源（VDD）电压的一半，当输入共模电压（V_CMIN）相对于标准共模电压（V_CM）不同时，上拉电路（101）和下拉电路（102）具有不同的电路形式：

（1）当输入共模电压低于标准共模电压：V_CMIN<V_CM时，上拉电路（101）是一个具有当控制输入为逻辑0时导通、逻辑1时关断功能的开关，下拉电路（102）是一个常通开关或一根导线使反相器电路（103）的下方接到地（GND），构成低共模比较模块，使具有电平移位功能的比较器成为低共模比较器；

（2）当输入共模电压高于标准共模电压：V_CMIN>V_CM时，上拉电路（101）是一个常通开关或一根导线使反相器电路（103）的上方接到电源（VDD），下拉电路（102）是一个具有当控制输入为逻辑1时导通、逻辑0时关断功能的开关，构成高共模比较模块，使具有电平移位功能的比较器成为高共模比较器。

3.如权利要求2所述的具有电平移位功能的比较器，其特征在于，当宽输入共模电压（V_CMIN与V_CM关系不确定）时，宽共模比较器通过以下其中一种方式实现：

（1）低共模比较模块和高共模比较模块的同名输入端短接，将低共模比较模块的一对输出取反后和高共模比较模块的一对输出进行分组，将逻辑相同的信号组成一对置位信号和一对复位信号，作为与非门型锁存模块的输入；

（2）低共模比较模块和高共模比较模块的同名输入端短接，将高共模比较模块的一对输出反相后和低共模比较模块的一对输出进行分组，将逻辑相同的信号组成一对置位信号和一对复位信号，作为或非门型锁存模块的输入。